JP2004538540A - 改良型メモリモジュールアーキテクチャ - Google Patents

改良型メモリモジュールアーキテクチャ Download PDF

Info

Publication number
JP2004538540A
JP2004538540A JP2002558270A JP2002558270A JP2004538540A JP 2004538540 A JP2004538540 A JP 2004538540A JP 2002558270 A JP2002558270 A JP 2002558270A JP 2002558270 A JP2002558270 A JP 2002558270A JP 2004538540 A JP2004538540 A JP 2004538540A
Authority
JP
Japan
Prior art keywords
memory
memory module
module
asynchronous
connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002558270A
Other languages
English (en)
Inventor
アンダーソン，デイヴィッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honeywell International Inc
Original Assignee
Honeywell International Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honeywell International Inc filed Critical Honeywell International Inc
Publication of JP2004538540A publication Critical patent/JP2004538540A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports

Abstract

ダイナミックメモリデバイスだけでなく、フラッシュメモリデバイスおよびスタティックメモリデバイスをサポートするメモリモジュールアーキテクチャである。本発明によるモジュールアーキテクチャは、好ましくは既存のモジュールアーキテクチャ上のチップ選択信号の規格の適用を再定義し、フラッシュデバイスおよびスタティックＲＡＭデバイスをサポートするために必要な信号方式を提供している。また、このような改良型モジュールに対する所望の一致性およびパラメータを提供するべく、標準メモリモジュールの直列存在検出信号方式機能の使用法が修正されている。また、本発明の他の態様は、モジュールの電気エッジコネクタとは反対側の、メモリモジュールのルーズエッジを固定するためのサポート構造を提供し、それにより、ソケットコネクタ内のキーを軸とした回転に対してモジュールを固定することにより、振動および機械的衝撃に対するモジュールの抵抗力をさらに強化している。

Description

【技術分野】
【０００１】
本発明はメモリモジュールアーキテクチャに関し、詳細には、ＰｏｗｅｒＰＣと共に、メモリモジュールアプリケーションおよびその他のシステムアプリケーションをさらに柔軟にするための改良型メモリモジュール構成に関する。
【背景技術】
【０００２】
今日、計算システムには、システムの記憶容量を大きくするために、標準化されたメモリモジュールが頻繁に利用されている。メモリモジュールは、通常、標準キャリアコネクタすなわちソケットコネクタに挿入するようになされた印刷回路カード上に取り付けられた多数のチップからなっている。モジュールは、システムに容易に追加し、あるいはシステムから容易に取り外すことができるため、記憶容量を自由に構成することができる。モジュールおよびソケットは、システムバスとメモリチップの間で信号を交換するべく、標準化されたピン配列で接着されている。信号は、メモリモジュールの製造者によって選択されたモジュールおよび特定のメモリチップに使用されている特定の規格に従って、キャリアコネクタからメモリチップへ経路化されている。
【０００３】
このようなモジュールのために多数の規格が定義されている。ＪＥＤＥＣ ＪＥＳＤ２１−Ｃ標準仕様書（ｗｗｗ．ｊｅｄｅｃ．ｏｒｇでオンライン入手可能）に定義されている、いわゆる１４４ピンスモールアウトラインＤＩＭＭモジュール（「ＳＯ−ＤＩＭＭ」とも呼ばれる）は、例示的なこのような規格の１つである。１４４ピンＳＯ−ＤＩＭＭは、携帯型計算デバイスあるいは埋込みシステムのように空間に制約のあるアプリケーションに使用するための、便利でコンパクトな設計を提供している。モジュールは小型印刷回路カードであり、カード上にメモリデバイスが取り付けられ、一方のエッジは、モジュールがメインシステムボード（すなわちシステムマザーボード）上の整合コネクタに挿入されると、最大１４４個の信号の電気接続を提供している。印刷回路カードの信号トレースは、モジュールのエッジコネクタの１４４ピンに割り当てられた標準信号を、印刷回路カード上に取り付けられているメモリチップの該当するピンに接続している。システムボード上のメモリコントローラが、整合コネクタを介してこれらの標準メモリ制御信号をモジュールと交換している。
【０００４】
詳細には、１４４ピン標準モジュールは、印刷回路基板の物理面の一方の面または両面上へのメモリチップの取付けを提供している。データおよび制御信号を交換するために、通常、ＣＰＵあるいはメモリコントローラによって、メモリモジュールの一方の面またはもう一方の面上のメモリチップを選択するための選択信号がモジュールに印加されている。この選択信号は、１４４ピン標準構成に関しては、しばしば「行選択」信号と呼ばれている。メモリコントローラによって「前」面が選択されると、「前」面上のチップのみがシステムボードとの信号交換に応答する。同様に、「裏」面が選択されると、「裏」面上のチップのみがメモリコントローラの信号に応答する。
【０００５】
ほとんどのメモリモジュールおよびキャリアが、モジュール上に取り付けられた標準ＤＲＡＭメモリデバイス（ダイナミックランダムアクセスメモリ）のための信号接続を定義している。このような信号定義には、詳細にはＳＤＲＡＭ（同期ＤＲＡＭデバイス）を含むほとんどのＤＲＡＭデバイスに共通の信号が含まれている。他の形態のメモリ、詳細には非同期メモリは、通常、標準ＤＩＭＭメモリモジュール上に提供される標準信号経路に接続することはできない。たとえば、１４４ピンＳＯ−ＤＩＭＭなどの現在の標準ＤＩＭＭモジュールは、いわゆるフラッシュメモリデバイスをサポートしていない。また、このような標準ＤＩＭＭモジュールは、一般的にはスタティックＲＡＭ（ＳＲＡＭデバイス）もサポートしていない。
【０００６】
そのために、とりわけ埋込みアプリケーションに問題が生じており、特定のアプリケーションにおける特定の問題を解決するべく、広範囲にわたるさまざまなメモリデバイスがしばしば適用されている。たとえば、性質が不揮発性のフラッシュメモリデバイスは、コンピュータプログラム命令を記憶させるための多くの埋込みアプリケーションにおいてとりわけ有用であり、一方、プログラムデータの記憶および検索には標準ＳＤＲＡＭを使用することができる。このような多様なメモリデバイスをサポートすることができる単一の標準メモリモジュールは存在しないため、メモリ要求事項が変更されるか、あるいは新しいメモリコンポーネントが利用可能になる度に、多重メモリモジュールアーキテクチャおよび関連バスのための埋込みアプリケーションを設計し、かつ／またはシステムを再設計しなければならないことがしばしばである。たとえば、このような埋込みアプリケーションにおいては多くの場合、同期メモリコンポーネント（すなわちＳＤＲＡＭ）と信号を交換するための第１のメモリバス、およびフラッシュＲＡＭまたはスタティックＲＡＭなどの非同期デバイスのための個別低速メモリバスを設計しなければならないことが普通である。この余計な複雑性により、設計費および設計サイズが増加し、メモリ構成のニーズが異なる多重アプリケーションに対するシステム設計の可搬性を複雑にしている。
【０００７】
また、これは、重大な振動あるいは機械的衝撃が存在する埋込みアプリケーションに使用するこのようなメモリモジュール設計においては、ほとんどの場合に問題である。複数の標準ＤＩＭＭモジュールが１つのエッジの整合ソケットに挿入される。ＤＩＭＭモジュールのいくつかは、モジュールの両面がラッチすなわちロックされるように設計されているが、ソケットの反対側のエッジはサポートされないことがしばしばであり、振動および機械的衝撃の大きいアプリケーションにおける故障の原因になっている。詳細には、特定の共通振動モード下においては、ＳＯ−ＤＩＭＭモジュールが、ＤＩＭＭソケット中のキー部分のピボットポイントの周りにねん回することが分かっている。このような振動による十分に大きなねん回は、許容し難い、時期尚早のＤＩＭＭモジュール故障の原因になっている。
【０００８】
以上の考察から、明らかに、より広範囲にわたるさまざまなタイプのメモリデバイスを共通バス上の標準ＤＩＭＭソケットに使用することができる改良型メモリモジュールの設計が必要である。また、明らかに、振動の大きい環境あるいは重大な機械的衝撃を必然的に伴う環境により良好に耐えることができる、メモリモジュールのための改良型機械設計が必要である。
【発明の開示】
【課題を解決するための手段】
【０００９】
本発明により、前述の問題およびその他の問題が解決され、それにより、より広範囲にわたるさまざまなメモリデバイスに適応する修正メモリモジュール設計が提供され、有用な最新技術が進歩する。詳細には、本発明による修正メモリモジュールアーキテクチャにより、多数の標準信号が再定義され、標準ＤＲＡＭ ＤＩＭＭモジュールおよびＳＤＲＡＭ ＤＩＭＭモジュールに対する後方互換性を維持しつつ、フラッシュメモリコンポーネントおよびスタティックメモリコンポーネントをＤＩＭＭモジュールに利用することができる。より詳細には、好ましい例示的一実施形態では、本発明は、好ましくは標準１４４ピンＳＯ−ＤＩＭＭモジュールの行選択信号（「ＣＳ（０：１）」）を利用し、必要な選択信号および制御信号をフラッシュメモリデバイスおよびスタティックメモリデバイスに提供している。
【００１０】
さらに詳細には、メモリコントローラが、同期メモリデバイスおよび非同期メモリデバイスの両方のアクセスを同じ信号経路を介して多重化することができる場合、本発明により、同一多重化メモリコントローラバス信号を介して、典型的なＳＤＲＡＭ（または他のＤＲＡＭ）ＳＯ−ＤＩＭＭモジュールと共にＳＯ−ＤＩＭＭ構成と物理的に互換性のあるフラッシュメモリモジュールおよび他の専用メモリモジュールを使用することができる。たとえば、Ｍｏｔｏｒｏｌａの埋込みＰｏｗｅｒＰＣマイクロコンピュータ（ＭＰＣ８２４ｘその他）ファミリには、このようなメモリコントローラ、詳細にはＭＰＣ１０７メモリコントローラが含まれている。ＭＰＣ１０６またはＭＰＣ１０７メモリコントローラデバイスは、このようなメモリコントローラ機能を提供し、かつ、ＭＰＣ８２４ｘチップダイに統合されており、個別集積回路コンポーネントとして入手することができる。また、ＭＰＣ１０６またはＭＰＣ１０７メモリコントローラを個別コンポーネントとして使用したシステムも、本発明の恩恵を受けている。さらに、類似の機能を有する他のメモリコントローラも市販されており、このような類似機能を有するメモリコントローラを使用したシステムも、本発明による機能を有利に適用することができる。
【００１１】
とりわけ有用な一実施形態では、修正標準ＤＩＭＭモジュール上のフラッシュメモリデバイスおよびＳＲＡＭメモリデバイスのサポートを可能にするべく、ＪＥＤＥＣ ＪＥＳＤ２１−Ｃ １４４ピンＳＯ−ＤＩＭＭ標準メモリモジュールの信号が修正されている。詳細には、チップ選択（行選択）信号が修正され、標準ＳＤＲＡＭ（またはＤＲＡＭ）メモリコンポーネントの他に、フラッシュメモリコンポーネントおよびＳＲＡＭメモリコンポーネントに対する必要な選択を提供している。システムボード上のジャンパの設定により、好ましくはこのような追加メモリデバイスタイプがシステムのＳＯ−ＤＩＭＭソケット中に存在していることが表示されており、専用モジュールの信号方式要求事項に合致するべく、メモリコントローラとの信号交換を適合させている。単一バス構造は、同期および非同期メモリデバイスの両方の信号をサポートし、かつ、メモリコントローラを複数のＳＯ−ＤＩＭＭソケットに結合している。ＤＩＭＭソケットの各々には、フラッシュまたはＳＲＡＭ専用のメモリモジュールが実装されているか、あるいは標準ＳＤＲＡＭメモリモジュールまたはＤＲＡＭメモリモジュールが実装されている。さらに、設計は、メモリデバイスタイプの異なるコンプリメントを必要とする他のアプリケーションに容易に適用することができる。
【００１２】
この好ましい第１の例示的実施形態によれば、さまざまなメモリ構成を達成することができる。この好ましい第１の例示的実施形態のシステムには、上で参照した１４４ピンＳＯ−ＤＩＭＭ規格として定義されるモジュールと類似のＤＩＭＭモジュールが利用されている。このようなメモリモジュールでは、モジュールは、モジュール印刷回路カードの一方の面または両面に、メモリデバイスと共に実装されている。通常、一方の面のすべてのメモリデバイスが、同一の選択信号に応答している。選択信号は、上で言及したように、一般的に「行信号」と呼ばれている。本明細書において使用されているように、「行」および「面」という用語は、このようなＳＯ−ＤＩＭＭモジュールに対する同義語として使用されている。しかしながら、単一の選択信号にモジュールの一方の面のすべてのメモリデバイスが応答する必要がないことは、当分野の技術者には承知のことと思われる。そうではなく、モジュール規格によれば、モジュール上のメモリデバイスの物理的な場所は、選択信号には無関係である。したがって、本質的に同義語として「行」および「面」という用語が使用されていることによって、本発明が特定のメモリモジュール物理レイアウトに限定されるものではない。そうではなく、「行」および「面」という用語は、いずれも、第１の行選択信号に応答するモジュール上のメモリデバイスの第１のサブセット、および第２の行選択信号に応答するメモリデバイスの第２のサブセットを広義に表すべく使用されている。
【００１３】
例示的システム構成における２つのＤＩＭＭソケットの場合、標準ＳＤＲＡＭ ＳＯ−ＤＩＭＭが各ソケットに実装され、ＤＩＭＭは、単一行構成に限定されている（つまり、ＳＤＲＡＭメモリデバイスは、モジュールの唯一の行選択に応答する）。別法としては、一方のＤＩＭＭソケットのみに、二重行ＳＯ−ＤＩＭＭモジュールを実装することも可能である。二重行ＤＩＭＭは、両方の行にＳＤＲＡＭデバイスを提供することができ、あるいは一方の行にＳＤＲＡＭを提供し、もう一方の行にフラッシュデバイスまたは他の非同期デバイスを提供することができる。さらに他の別法として、第１の単一行ＤＩＭＭにＳＤＲＡＭメモリデバイスを提供させ、第２の単一行ＤＩＭＭにフラッシュメモリデバイスまたは他の非同期メモリデバイスを提供させることもできる。さらに、特定のアプリケーションに対して適切である場合、システム印刷回路基板上のジャンパ構成を使用して、行選択信号を経路化することも可能である。
【００１４】
本発明の代替実施形態では、ＤＩＭＭの直列存在検出（「ＳＰＤ」）信号方式規格を使用して、メモリデバイスタイプの拡張領域をサポートする専用モジュールに対する必要な識別を提供している。メモリモジュールのＳＰＤ機能は、メモリモジュールに関する特定の識別情報および構成情報をシステムに戻すための単純シリアルインタフェース（一般的には、Ｉ2Ｃプロトコルコンプライアント）を提供している。さらに、システムのメモリコントローラは、センスしたメモリ構成の必要に応じて、その信号方式を適合させるべくプログラムされている。メモリコントローラ以外に、あるいはメモリコントローラの代わりに専用集積回路（ＡＳＩＣ）を使用して、所望のアドレス処理を提供することもできる。一般的には、システムＣＰＵが、ＳＰＤ情報を読み出し、かつ、復号化することによってソケット中のメモリモジュールの構成をセンスし、かつ、システム内で見出されたメモリモジュールの特定のコンプリメントに従って適切なアドレス復号化およびタイミングを提供するべく、メモリコントローラおよび／またはＡＳＩＣデバイスをプログラムすることが好ましい。
【００１５】
本発明の他の態様によれば、コネクタエッジの反対側のＤＩＭＭエッジをサポートする構造が提供され、振動および機械的衝撃に対するモジュールの抵抗が強化される。本発明により、ＤＩＭＭのコネクタエッジの反対側のＳＩＭＭモジュールのエッジに関連するサポート構造が提供され、このサポート構造により、ＳＯ−ＤＩＭＭソケットに挿入されたモジュールのソケットコネクタ内での回転すなわちねん回が防止される。詳細には、本発明により、好ましくはモジュールソケットのキー部分を中心とした軸の周りのモジュールのねん回が防止される。
【００１６】
現在分かっている本発明の最良の実践モードを代表する好ましい一例示的実施形態では、モジュールは、各コーナに穿たれた孔を使用して適合するようになされており、それぞれマザーボードすなわちシステムボード上のスエージ拡張ナットすなわちスタンドオフの上に置かれている。孔および関連するナットすなわちスタンドオフは、好ましくはモジュールのコネクタエッジの反対側のコーナ部分に配置されている。モジュールは整合コネクタに挿入され、モジュールを固定してソケット中での望ましくないねん回を防止するべく、好ましくはねじまたは他のファスナを使用してスタンドオフすなわち拡張ナットに固着されている。
【００１７】
本発明の第１の特徴により、コネクタパッドを一方のエッジに有する印刷回路アセンブリと、印刷回路アセンブリが同期および非同期の両方のタイプのメモリデバイスのサポートに適合するようにアセンブリ上に取り付けられ、かつ、コネクタパッドに電気結合された複数のメモリデバイスとを備えたメモリモジュールが提供される。
【００１８】
他の態様により、さらに、複数のメモリデバイスの各々が同期ダイナミックランダムアクセスメモリデバイスであることが提供される。
他の態様により、さらに、複数のメモリデバイスの各々が同期フラッシュメモリデバイスであることが提供される。
【００１９】
他の態様により、さらに、複数のメモリデバイスの各々が非同期フラッシュメモリデバイスであることが提供される。
他の態様により、さらに、複数のメモリデバイスの各々が非同期スタティックランダムアクセスメモリデバイスであることが提供される。
【００２０】
他の態様により、さらに、複数のメモリデバイスの各々が非同期高速スタティックランダムアクセスメモリデバイスであることが提供される。
他の態様により、さらに、複数のメモリデバイスの各々が非同期低電力スタティックランダムアクセスメモリデバイスであることが提供される。
【００２１】
他の態様により、さらに、コネクタパッドが、モジュール上に取り付けられたメモリデバイスの第１のサブセットを選択する第１の選択信号コネクタパッドであって、信号が印加された場合に選択されるメモリデバイスの第１のサブセットが同期メモリデバイスである第１の選択信号コネクタパッドと、モジュール上に取り付けられたメモリデバイスの第２のサブセットを選択する第２の選択信号コネクタパッドであって、信号が印加された場合に選択されるメモリデバイスの第２のサブセットが非同期メモリデバイスである第２の選択信号コネクタパッドとを備えたことが提供される。
【００２２】
他の態様により、さらに、コネクタパッドが、モジュール上に取り付けられたメモリデバイスの第１のサブセットを選択する第１の選択信号コネクタパッドであって、信号が印加された場合に選択されるメモリデバイスの第１のサブセットが同期ダイナミックランダムアクセスメモリデバイスである第１の選択信号コネクタパッドと、モジュール上に取り付けられたメモリデバイスの第２のサブセットを選択する第２の選択信号コネクタパッドであって、信号が印加された場合に選択されるメモリデバイスの第２のサブセットが同期フラッシュメモリデバイスである第２の選択信号コネクタパッドとを備えたことが提供される。
【００２３】
本発明の第２の特徴により、システムボードと、メモリコントローラと同期および非同期の両メモリデバイスとの間で信号を交換するようになされたメモリバスと、同期および非同期の両メモリデバイスを制御するための信号を生成することができ、かつ、信号をメモリバス上で多重化することができるようにメモリバスに結合された、システムボード上のメモリコントローラと、メモリバスを介してメモリコントローラに結合された、システムボード上の、第１のメモリモジュールを受け入れるための第１のソケットコネクタと、第１のソケットコネクタに挿入され、かつ、複数の同期または非同期メモリデバイスを含むようにメモリコントローラに電気結合された第１のメモリモジュールとを備えたシステムが提供される。
【００２４】
他の態様により、さらに、メモリコントローラと第１のメモリモジュールの間で交換される信号を、第１のメモリモジュール上のメモリデバイスのタイプに応じて構成するための、システムボード上のジャンパが提供される。
【００２５】
他の態様により、さらに、第１のメモリモジュールが、メモリコントローラと共同で使用される、第１のメモリモジュール上に含まれているメモリデバイスのタイプを識別するための直列存在検出情報を提供することが提供される。
【００２６】
他の態様により、メモリバスを介してメモリコントローラに結合された、システムボード上の、第２のメモリモジュールを受け入れるための第２のソケットコネクタ、および第２のソケットコネクタに挿入され、かつ、複数の同期または非同期メモリデバイスを含むようにメモリコントローラに電気結合された第２のメモリモジュールが提供される。
【００２７】
他の態様により、さらに、メモリコントローラと第２のメモリモジュールの間で交換される信号を、第１のメモリモジュール上および第２のメモリモジュール上のメモリデバイスのタイプに応じて構成するための、システムボード上のジャンパが提供される。
【００２８】
他の態様により、さらに、第１のメモリモジュールが、メモリコントローラと共同で使用される、第１のメモリモジュール上に含まれているメモリデバイスのタイプを識別するための直列存在検出情報を提供し、かつ、第２のメモリモジュールが、メモリコントローラと共同で使用される、第２のメモリモジュール上に含まれているメモリデバイスのタイプを識別するための直列存在検出情報を提供することが提供される。
【００２９】
本発明の第３の特徴により、システムボードと、キーを備えた、メモリモジュールを受け入れるための、システムボード上のソケットコネクタと、ソケットコネクタに挿入されるコネクタエッジおよびコネクタエッジと反対側の対向エッジを有し、かつ、ソケットコネクタに挿入された場合に、上記キーと整合するノッチを有するメモリモジュールと、キーを軸とした回転に対して対向エッジを実質的に固定するようになされたメモリモジュール保持装置とを備えたシステムが提供される。
【００３０】
他の態様により、さらに、メモリモジュール保持装置が、システムボードに取り付けられたナットと、対向エッジに沿ってメモリモジュールに穿たれた、ナットと整列した孔と、孔を通してナットに挿入される、キーを軸とした回転に対して対向エッジを実質的に固定するためのねじとを備えたことが提供される。
【００３１】
他の態様により、ナットがスエージ拡張ナットであることが提供される。
他の態様により、メモリモジュール保持装置が、メモリモジュールの対向エッジを受け入れるためのチャネルを含むようにシステムボードに取り付けられた、キーを軸とした回転に対して対向エッジを実質的に固定するためのハーフカードケージを備えたことが提供される。
【００３２】
他の態様により、メモリモジュール保持装置が、システムボードに取り付けられたスタンドオフピンと、対向エッジに沿ってメモリモジュールに穿たれた孔であって、スタンドオフピンが孔を通って延び、メモリモジュールが完全にソケットコネクタに挿入されるとメモリモジュールをロックし、キーを軸とした回転に対して対向エッジを実質的に固定するようにスタンドオフピンと整列した孔とを備えたことが提供される。
【００３３】
他の態様により、メモリモジュール保持装置が、ソケットコネクタに取り付けられたスタンドオフピンと、メモリモジュールに穿たれた孔であって、スタンドオフピンが孔を通って延び、メモリモジュールが完全にソケットコネクタに挿入されると、キーを軸とした回転に対して対向エッジを実質的に固定するようにスタンドオフピンと整列した孔とを備えたことが提供される。
【発明を実施するための最良の形態】
【００３４】
本発明にはさまざまな改変および代替形態が可能であるが、図面には、実施例として本発明の特定の実施形態が示されており、以下、本明細書において詳細に説明する。しかしながら、本発明は、以下で開示する特定の形態に限定されることはなく、逆に、本発明には、特許請求の範囲の各請求項で定義されている本発明の精神および範囲の範疇に属するすべての改変、等価物および代替が包含されていることを理解すべきである。
【００３５】
図１は、埋込みマイクロコンピュータが、メモリバス１５０および標準メモリモジュールソケットコネクタ１１４を介して、さまざまなメモリモジュール１１６および１１８とインタフェースするシステム１００のブロック図を示したものである。埋込みマイクロコンピュータ１０２は、少なくとも、メモリモジュール１１６および１１８を制御し、かつ、対話するためのプロセッサ１０４およびメモリコントローラ１０６を備えていることが好ましい。このようなシステムの好ましい一例示的実施形態では、埋込みマイクロコンピュータ１０２は、Ｍｏｔｏｒｏｌａ ＰｏｗｅｒＰＣ ＭＰＣ８２４５またはその埋込みマイクロコンピュータファミリの他の類似部材である。ＭＰＣ８２４５には、さまざまなメモリデバイスと対話し、かつ、制御するためのメモリコントローラが含まれている。
【００３６】
図３は、当分野で知られているように、同期バス構造３５０を介して標準ＳＯ−ＤＩＭＭ ＳＤＲＡＭ（またはＤＲＡＭ）メモリモジュールと対話し、かつ、より低速の非同期メモリバス３５２を介して他のメモリデバイス（フラッシュ３１８またはＳＲＡＭ３２０）と対話するようになされた、同じ埋込みマイクロコンピュータ１０２を使用したシステム３００を示したものである。上で言及したように、このような構造には、特定のメモリ構成に独自に適合するための各システムアプリケーションが必要であり、異なるメモリ構成を必要とする異なるアプリケーションにシステムを容易に再使用することはできない。
【００３７】
図１に戻ると、本発明によれば、対照的に、メモリ制御信号はすべて同じ多重化メモリバス１５０上をメモリモジュール１１６および１１８へ導かれている。メモリモジュール１１６および１１８は、ＳＯ−ＤＩＭＭ標準機械寸法に適合することが好ましい。上で言及したように、メモリコントローラ１０６は、同期メモリ制御信号および非同期メモリ制御信号の両方を、同一バス上で多重化することができる。このようなメモリコントローラは、ＭＰＣ８２４５および他の埋込みマイクロコンピュータ内に埋め込まれている。また、上で言及したように、当分野の技術者には、メモリコントローラエレメント１０６が、プロセッサと同じチップダイには埋め込まれていない個別のまったく異なる集積回路コンポーネントである等価システムアーキテクチャが容易に認識されよう。たとえば、ＭＰＣ１０６またはＭＰＣ１０７メモリコントローラおよび市販されている他のメモリコントローラデバイスは、共通メモリインタフェースバス上における同期および非同期メモリ信号の所望の多重化を提供している。
【００３８】
メモリバス信号は、標準ＤＩＭＭメモリモジュールコネクタ１１４を介して、任意のさまざまなＤＩＭＭメモリモジュールに導かれることが好ましい。たとえば、標準１４４ピンＳＯ−ＤＩＭＭメモリモジュール１１６は、標準ＤＲＡＭメモリデバイスまたはＳＤＲＡＭメモリデバイスを提供している。フラッシュ／ＳＲＡＭメモリモジュール１１８は、本発明に従って、標準１４４ピンＤＩＭＭ１１６のインタフェースと類似の１４４ピンインタフェースを提供するようになされている。ＤＩＭＭメモリモジュール１１８は、本発明に従って、制御信号をメモリコントローラ１０６からフラッシュメモリデバイスまたはスタティックメモリデバイス（すなわち、低電力ＳＲＡＭ、高速ＳＲＡＭ等を含むＳＲＡＭデバイス）に印加するようになされている。また、上で言及したように、第１の行選択信号に応答するＳＤＲＡＭ（または他のＤＲＡＭ）デバイス、および第２の行選択信号に応答するフラッシュデバイスまたは他の非同期デバイスを提供するカスタムＤＩＭＭモジュールを利用することも可能である。
【００３９】
マイクロコンピュータ１０２内には、たとえばＤＭＡコントローラ１０８、統合Ｉ／Ｏ周辺デバイスコントローラ１１０および外部インタフェースバスコントローラ１１２（すなわちＰＣＩ、ＰＣＭＣＩＡ等）を始めとする他のコンポーネントが埋め込まれている。図１に示すデバイスが、本発明による改良型メモリアーキテクチャを有利に適用することができるシステムの一例示的実施形態を意図したものであることは、当分野の技術者には認識されよう。
【００４０】
上で言及したように、ＪＥＤＥＣ仕様書ＪＥＳＤ２１−Ｃによって、標準ＤＩＭＭ構成の１つが、１４４ピンＳＯ−ＤＩＭＭメモリモジュールとして定義されている。この特定のメモリモジュールは、フットプリントが小さいため、多くのアプリケーションに有用である。小型モジュールは、メモリ拡張に必要な空間が節約されるため、航空電子工学システムおよび他の埋込みシステムを始めとする携帯型システムに有効である。
【００４１】
本発明の好ましい一例示的実施形態では、標準１４４ピンＤＩＭＭなどの信号は、広範囲にわたるさまざまなメモリデバイスを使用してメモリモジュールを構成することができるようになされている。本発明の特徴を他のメモリモジュール構成および規格に容易に適合させることができることは、当分野の技術者には認識されよう。本発明による１４４ピンＳＯ−ＤＩＭＭ構造としての好ましい例示的実施形態は、本発明の他のメモリモジュールへの適用性の制限を意図したものではなく、埋込み型携帯システムアプリケーションにとりわけ有用なアプリケーションの１つであることを示すことを意図したものである。
【００４２】
本発明によるフレキシブルメモリアーキテクチャにより、単一のシステム設計を、異なるメモリ構成を潜在的に必要とする多数のさまざまなアプリケーションに適用することができる。一例として、第１のシステムは、航空電子工学一次フライトディスプレイなどの大型システムを提供している。このようなシステムは、航空電子工学および航空宇宙産業においては、しばしば「レベルＡ」または「ミッションクリティカル」と呼ばれている。このような大型システムには、誤り訂正機構を通してシステムの信頼性を強化するべく、システムの第１のＤＩＭＭモジュールソケットに全７２ビット（６４＋８チェックビット）ＥＣＣ ＳＤＲＡＭモジュールが使用されている。このメモリモジュールは、標準ＤＩＭＭソケットの「前面」選択ピンによって選択される単一行ＳＯ−ＤＩＭＭモジュールであることが好ましい。上で言及したように、「面」、「前面」あるいは「裏面」という用語の使用については、好ましい例示的実施形態の標準１４４ピンＳＯ−ＤＩＭＭモジュールに対して定義されている「行」と同義語として理解すべきである。このＳＤＲＡＭモジュールは、動的データの記憶装置として、また、システムの作業用記憶装置として機能することになる。現在市販されている、７２ビットＥＣＣモジュールの実施に必要なメモリデバイスの数およびサイズが、モジュールの両面を消費することになることについては、当分野の技術者には認識されよう。しかしながら、期待される進歩および市場要求により、このような単一行構成のメモリモジュールは容易に受け入れられることになるものと思われる。このようなシステムのアプリケーションプログラム命令は、第２のモジュールソケットに挿入されるフラッシュメモリモジュールに記憶させることが好ましい。また、フラッシュモジュールは、ＳＯ−ＤＩＭＭ標準ソケット上の「裏面」選択ピンによって選択される単一行モジュールであることが好ましい。フラッシュモジュールメモリアクセスの幅、深さおよびタイミング特性は、システムのスタートアップおよびリセット時に動作させることができるブート符号によって、メモリコントローラにプログラムされていることが好ましい。
【００４３】
同一システムボードの第２のシステムアプリケーションは、遠隔無線の周波数制御ヘッドなどの極めて小型のシステムを提供している。このようなシステムアプリケーションの臨界性は、データメモリに関しては、ＥＣＣの信頼性を必要としないような臨界性である。また、データメモリおよびアプリケーションのサイズおよび性能要求事項は、３２ビットバス幅で十分である。この場合、データメモリは、一方の面にＳＤＲＡＭデバイスと共に実装されたＳＯ−ＤＩＭＭモジュール内の、幅３２ビット、恐らくは合計４メガバイトのＳＤＲＡＭであることが好ましい。ＳＤＲＡＭデバイスは、ＤＩＭＭソケットの「前面」選択ピンによって選択されることが好ましい。アプリケーションプログラム命令は、同一モジュールのもう一方の面の、「裏面」選択信号に応答する３２ビットＳｙｎｃＦｌａｓｈTM（Ｍｉｃｒｏｎ Ｔｅｃｈｎｏｌｏｇｙ社の商標登録技術）に記憶させることができる。ＳｙｎｃＦｌａｓｈTMメモリデバイスは、フラッシュメモリ機能を提供しているが、ＳＤＲＡＭに実質的に類似したアドレス指定および制御インタフェースを提供している。したがってこのカスタムモジュールの両方の行は、あたかも標準ＳＤＲＡＭ同期メモリデバイスを備えているかの如くにアドレスされる。したがって単一カスタムＤＩＭＭモジュールは、この小型システムアプリケーションに、必要なすべてのメモリを提供し、かつ、同じＳＯ−ＤＩＭＭ標準ソケットを使用している。
【００４４】
同一システムボードの第３のシステムアプリケーションは、単一カスタムＳＯ−ＤＩＭＭの異なる行の標準フラッシュおよびＳＲＡＭを使用して、同じ制御ヘッドを提供している。このようなモジュールには、一方の面の、非反転最高使用アドレスビットとロジックＡＮＤされた第２の行選択ピンによって選択される合計８ＭＢの２つの２Ｍｘ１６ビット非同期フラッシュメモリデバイスが使用されている。このＡＮＤ化は、複数のロジックベンダが市販している単一ゲートロジックによって達成されている。また、同じカスタムＳＯ−ＤＩＭＭモジュールには、合計４ＭＢの４つの１Ｍｘ８ビット非同期ＳＲＡＭメモリデバイスを使用することもできる。このＳＲＡＭは、反転最高使用アドレスビットとＡＮＤされた第２の行選択信号によって選択されることが好ましい。この好ましい実施形態では、同期フラッシュおよび非同期ＳＲＡＭはいずれも、メモリの２つのタイプを弁別するために使用される最高使用アドレスビットを有する第２の行（「裏面」）選択信号によって選択される。
【００４５】
本発明によるフレキシブルメモリアーキテクチャにより、３つのすべてのシステムは、まったく同一のシステムボード設計を使用することができる。それにより航空電子工学および航空宇宙産業、および他の高信頼性アプリケーションにおけるシステムの認可を容易にする望ましい利点が得られる。３つのすべてのシステムは、ブート符号が１つまたは複数のモジュールから検索したＳＰＤデータからメモリコントローラを構成している場合、まったく同じソフトウェアを使用することができる（以下でさらに考察するように）。これは、信頼性認可要求事項に対するもう１つの利点である。また、メモリデバイスのパッケージングの進歩に応じて、新しいＳＯ−ＤＩＭＭモジュールを本発明による修正型信号方式に容易に適合させることができる。改良されたメモリデバイスを利用するために、システムボード、ＣＰＵおよびメモリコントローラを再設計する必要はない。さらに、標準ＳＯ−ＤＩＭＭをこのようなシステムのすべてのメモリ要求事項に対して使用することにより、空間制約アプリケーションにおけるフットプリント要求事項の最小化が促進される。
【００４６】
下の表は、典型的なメモリコントローラによって生成される標準メモリコントローラ信号を、本発明による改良型ＤＩＭＭに接続するための好ましい一例示的実施形態を説明したものである。表の最初の３列のメモリコントローラ信号は、Ｍｏｔｏｒｏｌａ ＭＰＣ８２４ｘ埋込みマイクロコンピュータ内のメモリコントローラエレメント（すなわちＭＰＣ１０７メモリコントローラ）によって生成される信号を表している。このメモリコントローラは、本発明によるメモリモジュールの制御に有用な多数のメモリコントローラのうちの例示的メモリコントローラである。当分野の技術者には、個別デバイスであれ、マイクロコンピュータ内に統合されたデバイスであれ、共通バス上のさまざまな同期および非同期メモリデバイスを制御することができる他のさまざまなメモリコントローラデバイスが認識されよう。
【００４７】
最初の列は、標準ＳＤＲＡＭモジュールへのメモリコントローラの接続に使用される信号を表している。第２の列は、非同期フラッシュメモリモジュールまたはＳＲＡＭメモリモジュールへのメモリコントローラの接続に使用される信号を表している。第３の列は、バースト／ページ高速フラッシュモジュールまたはＳＲＡＭモジュールへのメモリコントローラの接続に使用される信号を表している。信号が特定のモジュールタイプへの接続に使用されていない場合は、「ＮＵ」で未使用接続であることが示されている。
【００４８】
【表１】
Figure 2004538540
【００４９】
表の見方に関する注記：
＊ めったに使用されないピンであり、ＭＡ（１３）は、２５６Ｍｂまでの５４ピンデバイス上ではサポートされていない。
【００５０】
このパッケージには、より高密度部品のためのピンがリザーブされている。
＊＊ ＭＡ（１２）はめったに使用されず、２５６Ｍｂ部品に対してのみサポートされている。
＊＊＊ 単一行モジュール（ＰＣ１００／ＰＣ１３３に必要な）上で使用されることがある。ＭＰＣ８２４ｘへのローディングには影響しない。ＣＯＴＳ ＳＤＲＡＭモジュールを使用することができる。
＊＊＊＊ 第２のＣＬＫは、ローディングを軽減し、かつ、クロックツリーの平衡を維持するために、１行モジュールに使用されることがある。
＊＊＊＊＊ フラッシュおよびＳＲＡＭの選択を共有するためには、モジュール上でのアドレス復号化が必要である。
【００５１】
当分野の技術者には、上記および他のタイプのメモリモジュールの制御に適したメモリコントローラ信号の他のマッピングが認識されよう。したがって上記の信号マッピングには、ＳＯ−ＤＩＭＭモジュールを使用するためのフレキシブルメモリアーキテクチャを提供するための本発明の好ましい一例示的実施形態を代表することが意図されている。また、上で言及したように、当分野の技術者には、他のメモリモジュール構成および規格に使用することができる信号ピン割当てが認識されよう。
【００５２】
図２は、本発明の好ましい第１の例示的実施形態に使用される信号の関連部分を略図で示したものである。図面を簡潔にするために、図２では、各タイプのメモリデバイスのアクセスに必要な他の多くの信号が除去されていることは、当分野の技術者には上の表から認識されよう。
【００５３】
図２には、ＳＯ−ＤＩＭＭメモリモジュールを挿入するための２つのソケット（コネクタ）を有するシステムの一部が示されている。２つのソケットのうちの第１のソケット２０２は、プログラム命令、データ記憶および検索に標準ダイナミックＲＡＭ機能を提供するべく、標準ＳＤＲＡＭ（またはＤＲＡＭ）ＳＯ−ＤＩＭＭモジュールに使用されることが好ましい。第２のソケット２００は、修正型１４４ピンＳＯ−ＤＩＭＭソケットに使用するべく、本発明に従って改造されたフラッシュメモリモジュールまたはスタティックＲＡＭメモリモジュールなどの専用モジュール用にリザーブされることが好ましい。
【００５４】
図２に示すように、好ましい第１の例示的実施形態では、行選択信号（ＣＳ（０：１））２０４は、１４４ピンＳＯ−ＤＩＭＭ用に定義されている規格とは異なって処理されている。詳細には、行選択信号の第１の信号（ＣＳ（０））は、アドレスされたモジュールの前面（第１の行）を選択するべく、モジュール用に定義されている規格に従って使用されることが好ましい。したがって（ＣＳ（０））は、標準ＳＯ−ＤＩＭＭソケットのピン６９に接続されることが好ましい。この好ましい例示的実施形態では、標準ＳＤＲＡＭ（またはＤＲＡＭ）ＳＯ−ＤＩＭＭは、第２の行選択信号がＳＤＲＡＭ（またはＤＲＡＭ）をアドレスする必要がないよう、単一行構成に限定されることが好ましい。その代わりに、第２の行選択信号は、ＳＯ−ＤＩＭＭ標準ソケットのピン７１を使用して、第２のソケット２００中のフラッシュメモリデバイスまたは非同期メモリデバイスを選択するべく、複数の構成可能ソースの１つによって提供されている。第２の行選択信号の第１のソースは、通常、メモリコントローラによって生成される行選択信号である（それにより、二重行モジュールを始めとする任意の標準ＳＯ−ＤＩＭＭモジュールを使用することができるＣＳ（１）である）。第２の行選択信号を生成する他のソースは、ＭＰＣ８２４ｘマイクロコンピュータメモリコントローラのメモリコントローラ（または類似の機能を有する他のメモリコントローラ）によって生成されるプログラム可能チップ選択信号である。詳細には、アドレスが第２のＳＯ−ＤＩＭＭソケット２００中の第２のモジュール上の非同期メモリデバイスの引用として復号化されると、Ｆ６４ＣＳ制御信号（個別アドレス復号器ＡＳＩＣを備えたＭＰＣ８２４０によって生成される）およびＲＣＳ（０：３）制御信号（ＭＰＣ８２４５によって生成される）が第２の行選択信号として使用される。
【００５５】
上で言及したように、好ましい第１の例示的実施形態では、第２の行選択信号に使用されるさまざまな信号ソースは、相互排除ジャンパ（０オーム抵抗）２７３、２７４および２７５を構成することによって選択されている。詳細には、メモリコントローラによって生成されるＣＳ（１）標準選択信号を使用してジャンパ２７３が挿入され、第２の行選択がイネーブルされる。ジャンパ２７４は、適切に復号化されたメモリアクセスアドレスに応答して生成されるＲＣＳ（３）信号の使用をイネーブルしている。ジャンパ２７５は、特定のメモリアクセスアドレスに応答して生成されるＦ６４ＣＳ信号の使用をイネーブルしている。当分野の技術者には、プログラム可能メモリコントローラに使用し、それによりメモリモジュールに印加する第２の行選択信号を柔軟に生成することができる他のさまざまなプログラム可能チップ選択信号が認識されよう。したがって上の表に記載されている、図２に示す、ＳＯ−ＤＩＭＭモジュールに第２の行選択信号を提供するための特定の信号は、本発明の単に例示的な好ましい一実施形態にすぎない。当分野の技術者には、他の多くの構成が明らかであろう。第２の行選択信号として選択されたソースが、経路２１０を介してＳＯ−ＤＩＭＭソケットのピン７１に印加される。
【００５６】
上で言及したように、上で説明した本発明による信号方式機能を使用することにより、メモリモジュールの複数の構成が可能である。詳細には、本発明による機能は、標準ＳＤＲＡＭ（または他のＤＲＡＭ）ＳＯ−ＤＩＭＭモジュールの使用を完全にサポートしている。つまり、本発明による機能は、「後方」互換性を維持しており、それにより、既存のＳＤＲＡＭ（および他のＤＲＡＭ）ＳＯ−ＤＩＭＭモジュールの使用を可能にしている。また、本発明の機能により、システムの両方のＳＯ−ＤＩＭＭソケットを実装することができ、それにより単一行モジュールは、ＤＲＡＭ以外のメモリデバイスを使用することができる。たとえば、両方のモジュールが、同期または非同期のフラッシュデバイスまたはスタティックＲＡＭデバイス、あるいはそれらの組合せを提供することができる。また、専用のモジュールを使用して、前面にＳＤＲＡＭ（または他のＤＲＡＭ）を提供し、裏面にフラッシュまたはＳＲＡＭを提供することもできる。当分野の技術者には、本発明による信号方式機能によってイネーブルされるさまざまなメモリ構成が認識されよう。また、類似のジャンパ構造を、好ましくはＳＯ−ＤＩＭＭソケット２００および２０４のピン６９に結合された第１の行選択信号（ＣＳ（０））に使用することができることについても、当分野の技術者には認識されよう。このような構造によって柔軟性が追加され、特定のアプリケーションの必要に応じて、両方の行に非同期デバイスを利用することができる。
【００５７】
上で言及したように、図２は、システムに使用されているメモリデバイスの特定の構成がジャンパによって識別される、好ましい第１の例示的実施形態を提供している。当分野の技術者には、ジャンパをスイッチとして認識され、したがって、たとえばさまざまなタイプのＤＩＰスイッチおよび機械式および電気式スイッチデバイスおよび手段を始めとする、広範囲に及ぶさまざまな等価スイッチ手段が認識されよう。
【００５８】
現在分かっている本発明の最良の実践モードを代表する代替実施形態では、本発明による改良型メモリモジュールは、戻りＳＰＤデータの中でその構成を識別している。直列存在検出（ＳＰＤ）情報は、通常、標準メモリモジュール上のリードオンリメモリ（すなわちＰＲＯＭ）に記憶されている。ＳＰＤ情報には、他の情報と共に、メモリモジュールのタイミング、サイズおよび幾何学パラメータが含まれている。これらのパラメータは、メモリコントローラによって使用され、モジュールの要求事項に合致するべく、メモリ信号のタイミングおよび他のパラメータが調整される。このＳＰＤ情報は、通常、ブート時間で、あるいはシステムボードのシステムリセット時に検索され、メモリコントローラを構成するべく、低レベルブート符号によって使用される。
【００５９】
分かっている本発明の最良の実践モードによれば、本発明による改良型モジュールは、モジュール上のメモリエレメントのタイプおよびモジュールに対するメモリアクセスの制御に関連する他のパラメータを識別するだけの十分な情報を、メモリコントローラによって返している。ＳＰＤ情報ビットおよびバイトの割当ておよび値の公式の指定が、規格機関（つまり、１４４ピンＳＯ−ＤＩＭＭ規格を利用した好ましい例示的実施形態の場合、ＪＥＤＥＣ）によってコントロールされていることについては、当分野の技術者には認識されよう。詳細には、ＪＥＤＥＣ ＪＥＳＤ２１−Ｃセクション４．１．２に、メモリモジュールによって戻されるＳＰＤ情報の最初の１２８バイトに対する規格内容が定義されている。この規格によれば、バイト２にはメモリタイプが定義されている。現行では、２５５の可能メモリタイプ値のうちの７つの値が、既存のメモリモジュールに対して定義されている。フラッシュメモリデバイスまたはＳＲＡＭメモリデバイス（通常、列アドレスおよび行アドレスに従って編成された二次元アレイのビットとはまったく別のフラットメモリ空間としてアドレスされる）と共に実装されるメモリモジュールを識別するために、本発明による好ましい例示的実施形態には、新しいタイプのメモリが使用されることが好ましい。このような新しいメモリタイプ値が定義されると、ＳＰＤ情報の他の規格欄を、このような「フラット」メモリデバイスに適した形に符号化することができ、必要な任意のメモリアドレス指定パラメータおよびタイミングパラメータを定義することができる。
【００６０】
本発明の他の態様は、振動および衝撃に起因するモジュール故障に対する抵抗を補助するための、本発明によるＤＩＭＭの改良型固定化である。上で言及したように、試験の結果は、標準ＳＯ−ＤＩＭＭソケットにより、ソケット内におけるモジュールの位置決めを促進するために使用される整合キーを軸としたモジュールの若干の回転が許容されることを示している。時間がたつと、この回転により、時期尚早の故障ポイントに到るまで、常にエッジ接触部（信号パッド）が摩耗する。本発明により、ソケットに挿入されるコネクタエッジとは反対側のモジュールエッジが固定される。このエッジの固定を強化することにより、このような摩耗の防止が促進され、モジュールの潜在的な時期尚早故障を少なくしている。
【００６１】
本発明は、モジュールを固定するためのあらゆる手段を広範囲に提供し、ソケット内にけるモジュールの望ましくない回転を低減している。詳細には、本発明により、コネクタエッジの反対側のエッジが、その下側の、同じくソケットが取り付けられているシステムボードに固着される。これは、システムボードに対するモジュールの固定を整合させ、かつ、使用するべくモジュールを挿入するソケットに対するモジュールの固定を整合させる役割を果たしている。エッジは、このように、いくつかの締付け構造のうちの何らかの構造によってシステムボードに締め付けられている。当分野の技術者には、メモリモジュールのエッジをソケットおよびシステムボードに対して固着するために等価的に使用することができる、広範囲にわたるさまざまな締付け技法および構造が認識されよう。
【００６２】
図４および５は、メモリモジュールをシステムボードに固着し、それにより整合ソケット内におけるモジュールの移動を小さくするための、本発明による好ましい一例示的実施形態を示したものである。詳細には、図４は、寸法機械図を示したもので、標準ＳＯ−ＤＩＭＭモジュール４０２のコーナに位置付けされた取付け孔４００が示されている。取付け孔は、モジュールのコネクタエッジとは反対側のエッジのコーナに位置付けされていることが好ましい。図５は、システムボード５００上に取り付けられたコネクタ５０６と整合したＤＩＭＭモジュール４０２中の取付け孔４００を、さらに詳細に示したものである。詳細には、図５には、コネクタ５０６と整合する際のモジュール４０２の一連の３つの位置が示されている。モジュール４０２は、先ず一定の角度で傾けられ、そのエッジコネクタがコネクタ５０６の整合するスロットに挿入される。モジュールのキーノッチが、ソケット内の整合キー５０８上に位置付けされ、モジュールが確実にソケット内に正確に位置決めされる。このようにしてモジュールのコネクタエッジがソケットに挿入されると、モジュールは、ソケット５０６の両側のソケットの保持スプリングクリップ５１０をカムの作用によって偏向させながら下方向へ傾けられる。システムボードに実質的に平行になるまで傾斜すると、スプリングクリップ５１０が正規の位置にバイアス復帰し、モジュール４０２がソケット５０６内に保持される。本発明によれば、取付けねじ５０４がモジュール４０２の取付け孔４００を貫通して挿入され、システムボードに取り付けられたスタンドオフナット５０２と整合するようになっている。
【００６３】
好ましい一例示的実施形態では、本発明の改善により、ねじ５０４を取付け孔４００を貫通してシステムボード上のナット５０２に挿入することによって、モジュール４０２がソケット５０６内に固着される。取付け孔４００の数および位置は、整合ソケット内におけるモジュールの移動を小さくするべく所望の効果を達成するための設計選択の問題としてさまざまであることについては、当分野の技術者には認識されよう。
【００６４】
また、ねじおよび整合スタンドオフナットタイプのファスナ構造が、ソケット内へのモジュールの固定に有効な多数の等価締付け技法および構造の１つにすぎないことについても、当分野の技術者には認識されよう。当分野の技術者には、設計選択の問題として多数の等価例が容易に明らかであろう。たとえば、スタンドオフナット５０２は、システムボードの製造を単純化するべく、システムボードに固着されたソルダコンポーネントにすることができる。また、他のタイプの締付けシステムを使用することも可能である。たとえば、モジュールのコネクタエッジとは反対側のエッジを捕捉するためのチャネルを備えたハーフカードケージをシステムボードに取り付けることができる。モジュールは、図５に示すように、ソケットに挿入し、かつ、下方にかしげることにより、サイドスプリングクリップ５１０中に「スナップ」される。モジュールは、所定の位置でさらにシステムボード上のハーフカードケージ構造のチャネル中にスナップする。他の実施例では、コネクタソケット内におけるモジュールの振動を小さくするべく、モジュールとシステムボードの間にエラストマー材が使用されている。他の実施例では、取付けピンがシステムボードに取り付けられており、取付けピンを取付け孔に挿入し、固定位置にスナップさせることにより、モジュールを取付けピン（したがってシステムボード）に固着している。さらに他の実施例では、ソケットコネクタにピンが結合され、モジュールをソケットに挿入する際に、ピンがモジュールの取付け孔に挿入されるようになっている。これらおよびその他の代替実施形態は、モジュールをその下側のシステムボードに固着し、それにより、モジュールを整合コネクタソケットに対して固定するための等価手段と見なすことができる。
【００６５】
以上、本発明について、図面に示し、かつ、説明したが、このような例証および説明は例示的なものであり、本発明を制限するものと解釈してはならない。好ましい実施形態およびその若干の変形態様のみが示され、かつ、説明されていることを理解すべきであり、また、本発明の精神の範疇に属するすべての変更および改変が保護されていることを理解すべきである。
【図面の簡単な説明】
【００６６】
【図１】本発明による改良型メモリモジュールを使用したシステムの好ましい一例示的実施形態のブロック図である。
【図２】本発明による修正型行選択信号を有するＤＩＭＭソケットコネクタの好ましい一例示的実施形態の関連部分を示す線図である。
【図３】タイプの異なるメモリをサポートするための個別バス構造を備えた、従来技術で現在実践されている典型的なシステムを示すブロック図である。
【図４】本発明の好ましい一例示的実施形態による、モジュールをシステムボードに固着するための孔を備えたメモリモジュールの寸法線図である。
【図５】本発明の好ましい一例示的実施形態による、コネクタソケットへのメモリモジュールの挿入およびシステムボードへのモジュールの固着を示す一連の線図である。

Claims (34)

  1. 一方のエッジにコネクタパッドを有する印刷回路アセンブリと、
    前記アセンブリ上に取り付けられ、かつ、前記コネクタパッドに電気結合された複数のメモリデバイスとを備え、
    前記印刷回路アセンブリが、同期および非同期の両方のタイプの前記メモリデバイスをサポートする、メモリモジュール。
  2. 前記複数のメモリデバイスの各々は同期ダイナミックランダムアクセスメモリデバイスである、請求項１に記載のメモリモジュール。
  3. 前記複数のメモリデバイスの各々は同期フラッシュメモリデバイスである、請求項１に記載のメモリモジュール。
  4. 前記複数のメモリデバイスの各々は非同期フラッシュメモリデバイスである、請求項１に記載のメモリモジュール。
  5. 前記複数のメモリデバイスの各々は非同期スタティックランダムアクセスメモリデバイスである、請求項１に記載のメモリモジュール。
  6. 前記複数のメモリデバイスの各々は非同期高速スタティックランダムアクセスメモリデバイスである、請求項１に記載のメモリモジュール。
  7. 前記複数のメモリデバイスの各々は非同期低電力スタティックランダムアクセスメモリデバイスである、請求項１に記載のメモリモジュール。
  8. 前記コネクタパッドは、
    信号が印加された場合に、前記モジュール上に取り付けられたメモリデバイスの第１のサブセットを選択する第１の選択信号コネクタパッドであって、該メモリデバイスの前記第１のサブセットは同期メモリデバイスである、第１の選択信号コネクタパッドと、
    信号が印加された場合に、前記モジュール上に取り付けられたメモリデバイスの第２のサブセットを選択する第２の選択信号コネクタパッドであって、メモリデバイスの前記第２のサブセットが非同期メモリデバイスである第２の選択信号コネクタパッドと、
    を備えた請求項１に記載のメモリモジュール。
  9. 前記コネクタパッドは、
    信号が印加された場合に、前記モジュール上に取り付けられたメモリデバイスの第１のサブセットを選択する第１の選択信号コネクタパッドであって、メモリデバイスの前記第１のサブセットが同期ダイナミックランダムアクセスメモリデバイスである第１の選択信号コネクタパッドと、
    信号が印加された場合に、前記モジュール上に取り付けられたメモリデバイスの第２のサブセットを選択する第２の選択信号コネクタパッドであって、メモリデバイスの前記第２のサブセットが同期フラッシュメモリデバイスである第２の選択信号コネクタパッドと、
    を備えた請求項１に記載のメモリモジュール。
  10. システムボードと、
    メモリコントローラと同期および非同期の両方のメモリデバイスとの間で信号を交換するようになされたメモリバスと、
    前記メモリバスに結合された、前記システムボード上のメモリコントローラであって、同期および非同期の両方のメモリデバイスを制御するための信号を生成することができ、かつ、前記信号を前記メモリバス上で多重化することができるメモリコントローラと、
    前記システムボード上の、第１のメモリモジュールを受け入れるための、前記メモリバスを介して前記メモリコントローラに結合された第１のソケットコネクタと、
    前記第１のソケットコネクタに挿入され、かつ、前記メモリコントローラに電気結合された、複数の同期または非同期メモリデバイスを備えた第１のメモリモジュールと、
    を備えたシステム。
  11. 前記メモリコントローラと前記第１のメモリモジュールの間で交換される信号を、前記第１のメモリモジュール上のメモリデバイスのタイプに応じて構成するための前記システムボード上のジャンパをさらに備えた、請求項１０に記載のシステム。
  12. 前記第１のメモリモジュールは、前記メモリコントローラと共同で使用される、前記第１のメモリモジュール上に含まれているメモリデバイスのタイプを識別するための直列存在検出情報を提供する、請求項１０に記載のシステム。
  13. 前記第１のメモリモジュールは複数の同期ダイナミックランダムアクセスメモリデバイスを備えた、請求項１０に記載のシステム。
  14. 前記メモリモジュールは複数の非同期フラッシュメモリデバイスを備えた、請求項１０に記載のシステム。
  15. 前記メモリモジュールは、同期フラッシュメモリデバイスおよび同期ダイナミックランダムアクセスメモリデバイスの両方を備えた、請求項１０に記載のシステム。
  16. 前記メモリモジュールは、同期メモリデバイスおよび非同期メモリデバイスの両方を備えた、請求項１０に記載のシステム。
  17. 前記システムボード上の、第２のメモリモジュールを受け入れるための、前記メモリバスを介して前記メモリコントローラに結合された第２のソケットコネクタと、
    前記第２のソケットコネクタに挿入され、かつ、前記メモリコントローラに電気結合された、複数の同期または非同期メモリデバイスを備えた第２のメモリモジュールとをさらに備えた、請求項１０に記載のシステム。
  18. 前記メモリコントローラと前記第２のメモリモジュールの間で交換される信号を、前記第１のメモリモジュール上および前記第２のメモリモジュール上のメモリデバイスのタイプに応じて構成するための前記システムボード上のジャンパをさらに備えた、請求項１７に記載のシステム。
  19. 前記第１のメモリモジュールは、前記メモリコントローラと共同で使用される、前記第１のメモリモジュール上に含まれているメモリデバイスのタイプを識別するための直列存在検出情報を提供し、かつ、
    前記第２のメモリモジュールは、前記メモリコントローラと共同で使用される、前記第２のメモリモジュール上に含まれているメモリデバイスのタイプを識別するための直列存在検出情報を提供する、請求項１７に記載のシステム。
  20. 前記第１のメモリモジュールは複数の同期ダイナミックランダムアクセスメモリデバイスを備え、かつ、
    前記第２のメモリモジュールは複数の非同期フラッシュメモリデバイスを備えた、請求項１７に記載のシステム。
  21. 前記第１のメモリモジュールは複数の同期ダイナミックランダムアクセスメモリデバイスを備え、かつ、
    前記第２のメモリモジュールは複数の非同期スタティックランダムアクセスメモリデバイスを備えた、請求項１７に記載のシステム。
  22. 前記第１のメモリモジュールは複数の非同期フラッシュメモリデバイスを備え、かつ、
    前記第２のメモリモジュールは複数の非同期スタティックランダムアクセスメモリデバイスを備えた、請求項１７に記載のシステム。
  23. システムボードと、
    前記システムボード上の、メモリモジュールを受け入れるための、キーを備えたソケットコネクタと、
    前記ソケットコネクタに挿入されるコネクタエッジを有し、かつ、前記コネクタエッジとは反対側の対向エッジを有し、前記ソケットコネクタに挿入されると前記キーと整合するノッチを有するメモリモジュールと、
    前記キーを軸とした回転に対して前記対向エッジを実質的に固定するようになされたメモリモジュール保持装置と、
    を備えたシステム。
  24. 前記メモリモジュール保持装置は、
    前記システムボードに取り付けられたナットと、
    前記対向エッジに沿って前記メモリモジュールに穿たれた、前記ナットと整列した孔と、
    前記孔を貫通して前記ナットに挿入される、前記キーを軸とした回転に対して前記対向エッジを実質的に固定するためのねじと、
    を備えた請求項２２に記載のシステム。
  25. 前記ナットはスエージ拡張ナットである、請求項２３に記載のシステム。
  26. 前記メモリモジュール保持装置は、
    前記キーを軸とした回転に対して前記メモリモジュールの前記対向エッジを実質的に固定するべく前記対向エッジを受け入れるためのチャネルを含む、前記システムボードに取り付けられたハーフカードケージを備えた、請求項２２に記載のシステム。
  27. 前記メモリモジュール保持装置は、
    前記システムボードに取り付けられたスタンドオフピンと、
    前記対向エッジに沿って前記メモリモジュールに穿たれた、前記ピンと整列した孔とを備え、前記スタンドオフピンが前記孔を貫通して延び、前記メモリモジュールが前記ソケットコネクタに完全に挿入されるとメモリモジュールをロックし、前記キーを軸とした回転に対して前記対向エッジが実質的に固定される、請求項２２に記載のシステム。
  28. 前記メモリモジュール保持装置は、
    前記ソケットコネクタに取り付けられたスタンドオフピンと、
    前記メモリモジュールに前記スタンドオフピンと整列して穿たれた孔とを備え、
    前記スタンドオフピンは前記孔を貫通して延び、前記メモリモジュールは前記ソケットコネクタに完全に挿入されると、前記キーを軸とした回転に対して前記対向エッジが実質的に固定される、請求項２２に記載のシステム。
  29. システムボードと、
    前記システムボード上の、メモリモジュールを受け入れるための、キーを備えたソケットコネクタと、
    前記ソケットコネクタに挿入されるコネクタエッジを有し、かつ、前記コネクタエッジとは反対側の対向エッジを有し、前記ソケットコネクタに挿入されると前記キーと整合するノッチを有するメモリモジュールと、
    前記キーを軸とした回転に対して前記対向エッジを実質的に固定するようになされたメモリモジュール保持装置手段と、
    を備えたシステム。
  30. 前記メモリモジュール保持装置手段は、
    前記システムボードに取り付けられたナット手段と、
    前記対向エッジに沿って前記メモリモジュールに穿たれた、前記ナット手段と整列した孔と、
    前記孔を貫通して前記ナット手段に挿入される、前記キーを軸とした回転に対して前記対向エッジを実質的に固定するためのねじ手段と、
    を備えた請求項２８に記載のシステム。
  31. 前記ナット手段はスエージ拡張ナットである、請求項２９に記載のシステム。
  32. 前記メモリモジュール保持装置手段は、
    前記キーを軸とした回転に対して前記メモリモジュールの前記対向エッジを実質的に固定するべく、前記対向エッジを受け入れるためのチャネルを含む前記システムボードに取り付けられたカードケージ手段を備えた、請求項２８に記載のシステム。
  33. 前記メモリモジュール保持装置手段は、
    前記システムボードに取り付けられたピン手段と、
    前記対向エッジに沿って前記メモリモジュールに穿たれた、前記ピン手段と整列した孔とを備え、
    前記ピン手段は前記孔を貫通して延び、前記メモリモジュールが前記ソケットコネクタに完全に挿入されるとメモリモジュールをロックし、前記キーを軸とした回転に対して前記対向エッジが実質的に固定される、請求項２８に記載のシステム。
  34. 前記メモリモジュール保持装置手段は、
    前記ソケットコネクタに取り付けられたピン手段と、
    前記メモリモジュールに前記ピン手段と整列して穿たれた孔とを備え、
    前記ピン手段は前記孔を貫通して延び、前記メモリモジュールは前記ソケットコネクタに完全に挿入されると、前記キーを軸とした回転に対して前記対向エッジが実質的に固定される、請求項２８に記載のシステム。
JP2002558270A 2001-01-17 2002-01-17 改良型メモリモジュールアーキテクチャ Withdrawn JP2004538540A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US26247201P 2001-01-17 2001-01-17
PCT/US2002/001575 WO2002058069A2 (en) 2001-01-17 2002-01-17 Enhanced memory module architecture

Publications (1)

Publication Number Publication Date
JP2004538540A true JP2004538540A (ja) 2004-12-24

Family

ID=22997671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002558270A Withdrawn JP2004538540A (ja) 2001-01-17 2002-01-17 改良型メモリモジュールアーキテクチャ

Country Status (4)

Country Link
US (1) US6765812B2 (ja)
EP (1) EP1466326A2 (ja)
JP (1) JP2004538540A (ja)
WO (1) WO2002058069A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011022998A (ja) * 2009-07-16 2011-02-03 Numonyx Bv Ｄｉｍｍにおける相変化メモリ

Families Citing this family (136)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030172216A1 (en) * 2002-03-07 2003-09-11 Ralph Gundacker Increasing the component capacity of adapters
KR100506062B1 (ko) * 2002-12-18 2005-08-05 주식회사 하이닉스반도체 복합형 메모리 장치
US7234099B2 (en) * 2003-04-14 2007-06-19 International Business Machines Corporation High reliability memory module with a fault tolerant address and command bus
WO2005015564A1 (en) * 2003-08-06 2005-02-17 Netlist, Inc. Non-standard dual in-line memory modules with more than two ranks of memory per module and multiple serial-presence-detect devices to simulate multiple modules
US20050086423A1 (en) * 2003-10-17 2005-04-21 Zitlaw Clifford A. System and method for implementing a NAND memory interface
US8250295B2 (en) 2004-01-05 2012-08-21 Smart Modular Technologies, Inc. Multi-rank memory module that emulates a memory module having a different number of ranks
US7916574B1 (en) 2004-03-05 2011-03-29 Netlist, Inc. Circuit providing load isolation and memory domain translation for memory module
US7289386B2 (en) 2004-03-05 2007-10-30 Netlist, Inc. Memory module decoder
US7532537B2 (en) 2004-03-05 2009-05-12 Netlist, Inc. Memory module with a circuit providing load isolation and memory domain translation
KR100648243B1 (ko) * 2004-03-19 2006-11-24 삼성전자주식회사 낸드 플래시 메모리를 사용하는 메모리 카드
ATE362176T1 (de) * 2004-08-13 2007-06-15 Wan-Chien Chang Wärmestrahlendes und schützendes gerät für ein speichermodul
US7046538B2 (en) * 2004-09-01 2006-05-16 Micron Technology, Inc. Memory stacking system and method
US8397013B1 (en) 2006-10-05 2013-03-12 Google Inc. Hybrid memory module
US9542352B2 (en) 2006-02-09 2017-01-10 Google Inc. System and method for reducing command scheduling constraints of memory circuits
US20080082763A1 (en) 2006-10-02 2008-04-03 Metaram, Inc. Apparatus and method for power management of memory circuits by a system or component thereof
US20080028136A1 (en) 2006-07-31 2008-01-31 Schakel Keith R Method and apparatus for refresh management of memory modules
US8359187B2 (en) 2005-06-24 2013-01-22 Google Inc. Simulating a different number of memory circuit devices
US8111566B1 (en) 2007-11-16 2012-02-07 Google, Inc. Optimal channel design for memory devices for providing a high-speed memory interface
US8438328B2 (en) 2008-02-21 2013-05-07 Google Inc. Emulation of abstracted DIMMs using abstracted DRAMs
US8055833B2 (en) 2006-10-05 2011-11-08 Google Inc. System and method for increasing capacity, performance, and flexibility of flash storage
US8335894B1 (en) 2008-07-25 2012-12-18 Google Inc. Configurable memory system with interface circuit
US8130560B1 (en) 2006-11-13 2012-03-06 Google Inc. Multi-rank partial width memory modules
US8244971B2 (en) 2006-07-31 2012-08-14 Google Inc. Memory circuit system and method
US9507739B2 (en) 2005-06-24 2016-11-29 Google Inc. Configurable memory circuit system and method
US8327104B2 (en) 2006-07-31 2012-12-04 Google Inc. Adjusting the timing of signals associated with a memory system
US9171585B2 (en) 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US8090897B2 (en) 2006-07-31 2012-01-03 Google Inc. System and method for simulating an aspect of a memory circuit
US7392338B2 (en) 2006-07-31 2008-06-24 Metaram, Inc. Interface circuit system and method for autonomously performing power management operations in conjunction with a plurality of memory circuits
US7472220B2 (en) 2006-07-31 2008-12-30 Metaram, Inc. Interface circuit system and method for performing power management operations utilizing power management signals
US7386656B2 (en) 2006-07-31 2008-06-10 Metaram, Inc. Interface circuit system and method for performing power management operations in conjunction with only a portion of a memory circuit
US8081474B1 (en) 2007-12-18 2011-12-20 Google Inc. Embossed heat spreader
US8041881B2 (en) 2006-07-31 2011-10-18 Google Inc. Memory device with emulated characteristics
US8077535B2 (en) 2006-07-31 2011-12-13 Google Inc. Memory refresh apparatus and method
US8796830B1 (en) 2006-09-01 2014-08-05 Google Inc. Stackable low-profile lead frame package
US10013371B2 (en) 2005-06-24 2018-07-03 Google Llc Configurable memory circuit system and method
US8386722B1 (en) 2008-06-23 2013-02-26 Google Inc. Stacked DIMM memory interface
US8060774B2 (en) 2005-06-24 2011-11-15 Google Inc. Memory systems and memory modules
US8089795B2 (en) 2006-02-09 2012-01-03 Google Inc. Memory module with memory stack and interface with enhanced capabilities
DE112006004263B4 (de) 2005-09-02 2015-05-13 Google, Inc. Speicherbaustein
US9632929B2 (en) 2006-02-09 2017-04-25 Google Inc. Translating an address associated with a command communicated between a system and memory circuits
CN103280239B (zh) * 2006-05-12 2016-04-06 苹果公司 存储设备中的失真估计和消除
KR101202537B1 (ko) 2006-05-12 2012-11-19 애플 인크. 메모리 디바이스를 위한 결합된 왜곡 추정 및 에러 보정 코딩
WO2007132456A2 (en) 2006-05-12 2007-11-22 Anobit Technologies Ltd. Memory device with adaptive capacity
JP2008009564A (ja) * 2006-06-27 2008-01-17 Fujitsu Ltd メモリアクセス装置、メモリアクセス方法、メモリ製造方法およびプログラム
US20080005449A1 (en) * 2006-07-03 2008-01-03 Phison Electronics Corp. Generalized flash memory and method thereof
US7724589B2 (en) 2006-07-31 2010-05-25 Google Inc. System and method for delaying a signal communicated from a system to at least one of a plurality of memory circuits
WO2008026203A2 (en) * 2006-08-27 2008-03-06 Anobit Technologies Estimation of non-linear distortion in memory devices
WO2008040028A2 (en) * 2006-09-28 2008-04-03 Virident Systems, Inc. Systems, methods, and apparatus with programmable memory control for heterogeneous main memory
US7761623B2 (en) * 2006-09-28 2010-07-20 Virident Systems, Inc. Main memory in a system with a memory controller configured to control access to non-volatile memory, and related technologies
US8949555B1 (en) 2007-08-30 2015-02-03 Virident Systems, Inc. Methods for sustained read and write performance with non-volatile memory
US7761625B2 (en) * 2006-09-28 2010-07-20 Virident Systems, Inc. Methods for main memory with non-volatile type memory modules, and related technologies
US20080082750A1 (en) * 2006-09-28 2008-04-03 Okin Kenneth A Methods of communicating to, memory modules in a memory channel
US7761626B2 (en) * 2006-09-28 2010-07-20 Virident Systems, Inc. Methods for main memory in a system with a memory controller configured to control access to non-volatile memory, and related technologies
US7761624B2 (en) * 2006-09-28 2010-07-20 Virident Systems, Inc. Systems and apparatus for main memory with non-volatile type memory modules, and related technologies
US8806116B2 (en) * 2008-02-12 2014-08-12 Virident Systems, Inc. Memory modules for two-dimensional main memory
US8074022B2 (en) * 2006-09-28 2011-12-06 Virident Systems, Inc. Programmable heterogeneous memory controllers for main memory with different memory modules
US9984012B2 (en) 2006-09-28 2018-05-29 Virident Systems, Llc Read writeable randomly accessible non-volatile memory modules
US8189328B2 (en) * 2006-10-23 2012-05-29 Virident Systems, Inc. Methods and apparatus of dual inline memory modules for flash memory
WO2008053472A2 (en) 2006-10-30 2008-05-08 Anobit Technologies Ltd. Reading memory cells using multiple thresholds
WO2008055271A2 (en) * 2006-11-04 2008-05-08 Virident Systems, Inc. Seamless application access to hybrid main memory
US8151163B2 (en) 2006-12-03 2012-04-03 Anobit Technologies Ltd. Automatic defect management in memory devices
KR100816761B1 (ko) * 2006-12-04 2008-03-25 삼성전자주식회사 낸드 플래시 메모리 및 에스램/노어 플래시 메모리를포함하는 메모리 카드 및 그것의 데이터 저장 방법
US7554855B2 (en) * 2006-12-20 2009-06-30 Mosaid Technologies Incorporated Hybrid solid-state memory system having volatile and non-volatile memory
US8151166B2 (en) 2007-01-24 2012-04-03 Anobit Technologies Ltd. Reduction of back pattern dependency effects in memory devices
CN101715595A (zh) 2007-03-12 2010-05-26 爱诺彼得技术有限责任公司 存储器单元读取阈的自适应估计
US8001320B2 (en) 2007-04-22 2011-08-16 Anobit Technologies Ltd. Command interface for memory devices
US8234545B2 (en) 2007-05-12 2012-07-31 Apple Inc. Data storage with incremental redundancy
WO2008139441A2 (en) * 2007-05-12 2008-11-20 Anobit Technologies Ltd. Memory device with internal signal processing unit
US8209479B2 (en) 2007-07-18 2012-06-26 Google Inc. Memory circuit system and method
US8259497B2 (en) * 2007-08-06 2012-09-04 Apple Inc. Programming schemes for multi-level analog memory cells
US8650343B1 (en) * 2007-08-30 2014-02-11 Virident Systems, Inc. Methods for upgrading, diagnosing, and maintaining replaceable non-volatile memory
US9921896B2 (en) 2007-08-30 2018-03-20 Virident Systems, Llc Shutdowns and data recovery to avoid read errors weak pages in a non-volatile memory system
US8080874B1 (en) 2007-09-14 2011-12-20 Google Inc. Providing additional space between an integrated circuit and a circuit board for positioning a component therebetween
US8174905B2 (en) 2007-09-19 2012-05-08 Anobit Technologies Ltd. Programming orders for reducing distortion in arrays of multi-level analog memory cells
WO2009050703A2 (en) 2007-10-19 2009-04-23 Anobit Technologies Data storage in analog memory cell arrays having erase failures
US8068360B2 (en) 2007-10-19 2011-11-29 Anobit Technologies Ltd. Reading analog memory cells using built-in multi-threshold commands
US8000141B1 (en) 2007-10-19 2011-08-16 Anobit Technologies Ltd. Compensation for voltage drifts in analog memory cells
WO2009063450A2 (en) 2007-11-13 2009-05-22 Anobit Technologies Optimized selection of memory units in multi-unit memory devices
US8225181B2 (en) 2007-11-30 2012-07-17 Apple Inc. Efficient re-read operations from memory devices
US8209588B2 (en) 2007-12-12 2012-06-26 Anobit Technologies Ltd. Efficient interference cancellation in analog memory cell arrays
US8456905B2 (en) * 2007-12-16 2013-06-04 Apple Inc. Efficient data storage in multi-plane memory devices
US8085586B2 (en) 2007-12-27 2011-12-27 Anobit Technologies Ltd. Wear level estimation in analog memory cells
US8156398B2 (en) 2008-02-05 2012-04-10 Anobit Technologies Ltd. Parameter estimation based on error correction code parity check equations
WO2009102821A2 (en) * 2008-02-12 2009-08-20 Virident Systems, Inc. Methods and apparatus for two-dimensional main memory
US8230300B2 (en) 2008-03-07 2012-07-24 Apple Inc. Efficient readout from analog memory cells using data compression
US8400858B2 (en) 2008-03-18 2013-03-19 Apple Inc. Memory device with reduced sense time readout
US8059457B2 (en) 2008-03-18 2011-11-15 Anobit Technologies Ltd. Memory device with multiple-accuracy read commands
US8154901B1 (en) 2008-04-14 2012-04-10 Netlist, Inc. Circuit providing load isolation and noise reduction
US9300773B2 (en) * 2008-05-01 2016-03-29 Apple Inc. Portable electronic device with moisture infiltration indication system
US8745314B1 (en) 2008-06-24 2014-06-03 Virident Systems, Inc. Methods for a random read and read/write block accessible memory
US9513695B2 (en) 2008-06-24 2016-12-06 Virident Systems, Inc. Methods of managing power in network computer systems
US8498151B1 (en) 2008-08-05 2013-07-30 Apple Inc. Data storage in analog memory cells using modified pass voltages
US8949684B1 (en) 2008-09-02 2015-02-03 Apple Inc. Segmented data storage
US8169825B1 (en) 2008-09-02 2012-05-01 Anobit Technologies Ltd. Reliable data storage in analog memory cells subjected to long retention periods
US8482978B1 (en) 2008-09-14 2013-07-09 Apple Inc. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8000135B1 (en) 2008-09-14 2011-08-16 Anobit Technologies Ltd. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8239734B1 (en) 2008-10-15 2012-08-07 Apple Inc. Efficient data storage in storage device arrays
US8261159B1 (en) 2008-10-30 2012-09-04 Apple, Inc. Data scrambling schemes for memory devices
US8208304B2 (en) 2008-11-16 2012-06-26 Anobit Technologies Ltd. Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N
US8248831B2 (en) 2008-12-31 2012-08-21 Apple Inc. Rejuvenation of analog memory cells
US8397131B1 (en) 2008-12-31 2013-03-12 Apple Inc. Efficient readout schemes for analog memory cell devices
US8924661B1 (en) 2009-01-18 2014-12-30 Apple Inc. Memory system including a controller and processors associated with memory devices
US8228701B2 (en) * 2009-03-01 2012-07-24 Apple Inc. Selective activation of programming schemes in analog memory cell arrays
US8832354B2 (en) 2009-03-25 2014-09-09 Apple Inc. Use of host system resources by memory controller
US8259506B1 (en) 2009-03-25 2012-09-04 Apple Inc. Database of memory read thresholds
US8238157B1 (en) 2009-04-12 2012-08-07 Apple Inc. Selective re-programming of analog memory cells
EP2441007A1 (en) 2009-06-09 2012-04-18 Google, Inc. Programming of dimm termination resistance values
US8479080B1 (en) 2009-07-12 2013-07-02 Apple Inc. Adaptive over-provisioning in memory systems
US9128632B2 (en) 2009-07-16 2015-09-08 Netlist, Inc. Memory module with distributed data buffers and method of operation
US8495465B1 (en) 2009-10-15 2013-07-23 Apple Inc. Error correction coding over multiple memory pages
US8677054B1 (en) 2009-12-16 2014-03-18 Apple Inc. Memory management schemes for non-volatile memory devices
US8694814B1 (en) 2010-01-10 2014-04-08 Apple Inc. Reuse of host hibernation storage space by memory controller
US8677203B1 (en) 2010-01-11 2014-03-18 Apple Inc. Redundant data storage schemes for multi-die memory systems
US20110208900A1 (en) * 2010-02-23 2011-08-25 Ocz Technology Group, Inc. Methods and systems utilizing nonvolatile memory in a computer system main memory
US8495330B2 (en) 2010-04-02 2013-07-23 Intel Corporation Method and apparatus for interfacing with heterogeneous dual in-line memory modules
US8694853B1 (en) 2010-05-04 2014-04-08 Apple Inc. Read commands for reading interfering memory cells
US8572423B1 (en) 2010-06-22 2013-10-29 Apple Inc. Reducing peak current in memory systems
US8595591B1 (en) 2010-07-11 2013-11-26 Apple Inc. Interference-aware assignment of programming levels in analog memory cells
US9104580B1 (en) 2010-07-27 2015-08-11 Apple Inc. Cache memory for hybrid disk drives
US8645794B1 (en) 2010-07-31 2014-02-04 Apple Inc. Data storage in analog memory cells using a non-integer number of bits per cell
US8856475B1 (en) 2010-08-01 2014-10-07 Apple Inc. Efficient selection of memory blocks for compaction
US8694854B1 (en) 2010-08-17 2014-04-08 Apple Inc. Read threshold setting based on soft readout statistics
US9021181B1 (en) 2010-09-27 2015-04-28 Apple Inc. Memory management for unifying memory cell conditions by using maximum time intervals
US9158546B1 (en) 2011-04-06 2015-10-13 P4tents1, LLC Computer program product for fetching from a first physical memory between an execution of a plurality of threads associated with a second physical memory
US9164679B2 (en) 2011-04-06 2015-10-20 Patents1, Llc System, method and computer program product for multi-thread operation involving first memory of a first memory class and second memory of a second memory class
US8930647B1 (en) 2011-04-06 2015-01-06 P4tents1, LLC Multiple class memory systems
US9176671B1 (en) 2011-04-06 2015-11-03 P4tents1, LLC Fetching data between thread execution in a flash/DRAM/embedded DRAM-equipped system
US9170744B1 (en) 2011-04-06 2015-10-27 P4tents1, LLC Computer program product for controlling a flash/DRAM/embedded DRAM-equipped system
JP5703967B2 (ja) * 2011-05-31 2015-04-22 株式会社リコー メモリシステム、メモリ制御方法及びメモリ制御プログラム
US9417754B2 (en) 2011-08-05 2016-08-16 P4tents1, LLC User interface system, method, and computer program product
CN102955497A (zh) * 2011-08-18 2013-03-06 鸿富锦精密工业（深圳）有限公司 安装有固态硬盘的主板
US8762607B2 (en) * 2012-06-29 2014-06-24 Intel Corporation Mechanism for facilitating dynamic multi-mode memory packages in memory systems
CN110428855B (zh) 2013-07-27 2023-09-22 奈特力斯股份有限公司 具有本地分别同步的内存模块
US9977628B2 (en) * 2014-04-16 2018-05-22 Sandisk Technologies Llc Storage module and method for configuring the storage module with memory operation parameters
US11556416B2 (en) 2021-05-05 2023-01-17 Apple Inc. Controlling memory readout reliability and throughput by adjusting distance between read thresholds
US11847342B2 (en) 2021-07-28 2023-12-19 Apple Inc. Efficient transfer of hard data and confidence levels in reading a nonvolatile memory

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4850891A (en) * 1988-04-04 1989-07-25 Augat Inc. Memory module socket
US5721860A (en) * 1994-05-24 1998-02-24 Intel Corporation Memory controller for independently supporting synchronous and asynchronous DRAM memories
IN188196B (ja) * 1995-05-15 2002-08-31 Silicon Graphics Inc
US6067593A (en) 1997-07-18 2000-05-23 Avido Systems, Inc. Universal memory bus and card
US6298426B1 (en) 1997-12-31 2001-10-02 Intel Corporation Controller configurable for use with multiple memory organizations
US6111757A (en) 1998-01-16 2000-08-29 International Business Machines Corp. SIMM/DIMM memory module
US5870325A (en) * 1998-04-14 1999-02-09 Silicon Graphics, Inc. Memory system with multiple addressing and control busses
US6173382B1 (en) 1998-04-28 2001-01-09 International Business Machines Corporation Dynamic configuration of memory module using modified presence detect data
US6353539B1 (en) * 1998-07-21 2002-03-05 Intel Corporation Method and apparatus for matched length routing of back-to-back package placement
US6285558B1 (en) * 1998-09-25 2001-09-04 Intelect Communications, Inc. Microprocessor subsystem module for PCB bottom-side BGA installation
US5982655A (en) 1998-09-29 1999-11-09 Cisco Technology, Inc. Method and apparatus for support of multiple memory types in a single memory socket architecture

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011022998A (ja) * 2009-07-16 2011-02-03 Numonyx Bv Ｄｉｍｍにおける相変化メモリ
TWI506626B (zh) * 2009-07-16 2015-11-01 Micron Technology Inc 雙列記憶模組中之相變化記憶體
US9576662B2 (en) 2009-07-16 2017-02-21 Micron Technology, Inc. Phase change memory in a dual inline memory module

Also Published As

Publication number Publication date
EP1466326A2 (en) 2004-10-13
US6765812B2 (en) 2004-07-20
WO2002058069A2 (en) 2002-07-25
WO2002058069A3 (en) 2004-08-05
US20020133684A1 (en) 2002-09-19

Similar Documents

Publication Publication Date Title
JP2004538540A (ja) 改良型メモリモジュールアーキテクチャ
US5995405A (en) Memory module with flexible serial presence detect configuration
EP1232439B1 (en) A memory expansion module with stacked memory packages
US7263019B2 (en) Serial presence detect functionality on memory component
KR100235222B1 (ko) 싱글 인라인 메모리 모듈
US6108730A (en) Memory card adapter insertable into a motherboard memory card socket comprising a memory card receiving socket having the same configuration as the motherboard memory card socket
US6473831B1 (en) Method and system for providing universal memory bus and module
KR890004820B1 (ko) 배저장밀도의 메모리 모듈 및 보드와 그 형성방법
US6947332B2 (en) Computer memory cards using flash EEPROM integrated circuit chips and memory-controller systems
US6658530B1 (en) High-performance memory module
US7414312B2 (en) Memory-module board layout for use with memory chips of different data widths
US6092146A (en) Dynamically configurable memory adapter using electronic presence detects
TWI454923B (zh) 在具有組態以控制非揮發性記憶體存取之記憶體控制器的系統中之主記憶體及相關技術
US5563838A (en) Module having voltage control circuit to reduce surges in potential
KR101019443B1 (ko) 메모리 장치, 그 에러 정정의 지원 방법, 그 지원 프로그램을 저장한 컴퓨터로 판독가능한 기록매체, 메모리 카드, 회로 기판 및 전자 기기
US20100032820A1 (en) Stacked Memory Module
US6618784B1 (en) Universal memory bus and card
US20110235260A1 (en) Dram module with solid state disk
US8938600B2 (en) Memory system, memory control method, and recording medium storing memory control program
JP5043360B2 (ja) 所定のピン配列を有するメモリモジュール
US20040201968A1 (en) Multi-bank memory module
EP1065752A1 (en) Dual slots dimm socket with right angle orientation
US20030078749A1 (en) Memory module with integrated radio transmitter
CN115083453A (zh) 具有分离的电源供给能力的存储设备
US7159104B2 (en) Simplified memory detection

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050405