JPS62277799A

JPS62277799A - 基板増設方式

Info

Publication number: JPS62277799A
Application number: JP61120130A
Authority: JP
Inventors: 三木　勇; 卯之澤　進; 冨沢　惣一; 西島　勝美
Original assignee: Oki Electric Industry Co Ltd; Shinko Seisakusho KK; Tokyo Electric Co Ltd; Matsushita Electric Industrial Co Ltd
Current assignee: Toshiba TEC Corp; Oki Electric Industry Co Ltd; Shinko Seisakusho KK; Panasonic Holdings Corp
Priority date: 1986-05-27
Filing date: 1986-05-27
Publication date: 1987-12-02
Also published as: JPH0533558B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】３、発明の詳細な説明（産業上の利用分野）本発明は、マザーボード上に実装される基板を増設する
基板増設方式に関するものである。

（従来の技術）一般に、複数のプリント基板同志を相互接続するための
結線を行なったボードは１通称マザーボードと呼ばれて
いる。このようなマザーボード上に実装される基板を増
設する従来の方式は、基本的に、マザーボードの基板挿
入ラック内に増設基板用スロットを設け、このスロット
に増設基板を挿入するというものである。この場合、増
設基板は複数の回路ブロック（インタフェース回路のブ
ロック）の統合によりある１つの決められた回路構成を
もち、プリント配線により固定化されている。従って、
異なる回路構成をもつ増設基板の挿入を適宜変えること
により、各基板から成る全体の回路構成に拡張性をもた
せることができる。

このような基板増設方式において、増設基板用スロット
の設置方式に着目すると、（ｉ）最大増設基板数と同数の増設基板用スロットを設
ける方式：換言すれば、１種類の増設基板について１つ
の増設基板用スロットを設ける方式（ｉｉ）必要最小限
の増設基板用スロットを設ける方式：換言すれば、１つ
の増設基板用スロットに複数種類の増設基板が接続可能
な方式、の以上２つに分けられる。

（発明が解決しようとする問題点）しかしながら、上記従来の基板増設方式にあっては、以
下の問題点がある。

（イ）前記（ｉ）の増設基板用スロットの設置方式によ
る基板増設方式では、増設基板の数が多い場合はその数
に応じて増設基板用スロットをマザーボードの基板挿入
ラック内に設ける必要があるため、基板挿入ラックの容
積が大きくなり、結果的に装置全体の外形寸法が大きく
なるという問題点がある。

（ロ）前記（ｉ）及び（ｉｉ）の設置方式による基板増
設方式では、いずれも、１枚の増設基板が複数のインタ
フェース回路ブロックより構成されている場合は、仕様
によって変更するインタフェース回路ブロックの組合せ
により、その都度、増設基板を新規開発しなければなら
ないという問題点がある。

従って１本発明はこのような問題点を解決し、基板挿入
ラックの容積を必要最小限に抑え、各種回路構成（特に
、インタフェース回路）の増設を柔軟かつ効率的に実現
することを目的とする。

（問題点を解決するための手段）本発明は、マザーボード上に実装される基板を増設する
際、マザーボードの基板挿入ラック内に設けられた増設
基板用スロットに増設基板を挿入する基板増設方式に係
る。

本発明はこのような基板増設方式において、増設基板は
、複数の同一仕様のコネクタを具備する標準インタフェ
ース接合部と、前記コネクタに挿入される複数のインタ
フェース基板からなるインタフェース基板部と、増設基
板用スロットと前記コネクタに挿入されたインタフェー
ス基板部との間の信号の授受を制御するベース基板部と
を具備して構成される。

（作用）本発明は１つの増設基板に、複数の同一仕様のコネクタ
を具備しているので、このコネクタに挿入されるインタ
フェース基板を設計に応じて適宜交換すれば、１つの増
設基板でいく通りものインタフェース回路の組合せが実
現できる。そして。

このようなインタフェース基板と制御側の中央処理装置
との間の信号の授受を、ベース基板部の制御のもとに行
なう。

（実施例）以下１本発明の実施例を図面を参照して詳細に説明する
。

第１図は本発明の一実施例を示すブロック図、及び第２
図は第１図中の標準インタフェース接合部周辺の詳細な
回路図である。同図において、マザーボードの基板挿入
ラックには２つの増設基板用スロット７　ａ、７　ｂが
設けられている。これらの増設基板用スロット７　ａ、
７　ｂは同一仕様に従って構成されている。すなわち、
図示しない中央処理装置（以下、ＣＰＵと略す）等から
送出されてくる各種信号は、増設基板用スロット７　ａ
、７　ｂ共に所定の信号端子に同じように供給される。

従って、後述する増設基板６は増設基板用スロット７　
ａ、７　ｂのいずれにも接続可能である。また、増設基
板６が複数ある場合でも、後述するように増設基板の接
続部１４のピン配置は同一であるため、どの基板増設用
スロットにも同じように挿入可能である。

増設基板６は大別して、ベース基板部１、標準インタフ
ェース接合部２及びインタフェース基板部３の３つの部
分から成る。これらの概略を説明すると、インタフェー
ス基板部３は４つのインタフェース基板３ａ〜３ｄを具
備し、各インタフェース基板３ａ〜３ｄはそれぞれ各基
板固有のインタフェース回路を具備する。標準インタフ
ェース接合部２は４つのコネクタ２ａ〜２ｄを具備し、
これらのコネクタ２ａ〜２ｄにインタフェース基板３ａ
〜３ｄがそれぞれ挿入されている。ベース基板部１はＣ
ＰＵから増設基板用スロット７ａ又は７ｂを介して送ら
れてくるすべての信号をコネクタ１４を介して受けとり
、また増設基板６から接続部１４及び増設基板用スロッ
トを介してＣＰＵに送出する。更に、ベース基板部１は
インタフェース基板３ａ〜３ｄを選択するための選択信
号や、インタフェース基板３ａ〜３ｄに共通して必要な
タイミング信号及び固有のタイミング信号等を作成する
。

このために、ベース基板部１はアドレスデコーダ４や応
答回路５を具備する。アドレスデコーダ４は増設基板用
スロット７ａ又は７ｂから接続部１４を介して受取った
アドレス信号に従い、インタフェース基板３ａ〜３ｄを
選択する選択信号１２を作成し、標準インタフェース接
合部２に出力する。

応答回路５はインタフェース基板３ａ〜３ｄが選択され
たときに、その応答として図示しない選択側のＣＰＵに
出力する各基板に特有のタイミング信号を作成する。そ
の他、ベース基板部１は各インタフェース基板３ａ〜３
ｄに対応した読出し信号であるＡ信号１０や各インタフ
ェース基板３ａ〜３ｄが標準インタフェース接合部２に
接続状態か否かを判別するためのＢ信号等のインタフェ
ース信号を搬送し、更にはＣＰＵと各インタフェース基
板３ａ〜３ｄとの間のデータをバス１５を介して搬送す
る６尚、接続部１４のピン配置は各増設基板６に共通で
あり、所定のピンには所定の信号が供給される。

標準インタフェース接合部２ａ〜２ｄはすべて同一のコ
ネクタを使用しており、ベース基板部１とインタフェー
ス基板３８〜３ｄを接続するために必要最小限のピン数
を有している。標準インクフェース接合部２ａ〜２ｄは
インタフェース基板３ａ〜３ｄのどの組合せによっても
接続可能となっている。すなわち、所定のピンには所定
の信号が供給される。

インタフェース基板部３はインタフェース基板３ａ〜３
ｄ共に＠Ｓ準インタフェース接合部２と接続するための
コネクタ部及びいくつかのインタフェース信号だけが共
通であり、内部の回路はインタフェース基板独自のもの
である。各インタフェース基板３ａ〜３ｄは、第２図に
示すように、そのインタフェースを行なうユニットを判
別するためのユニット判別回路９を有する。ユニット判
別回路９はバッファ８とスイッチ１６を有し、スイッチ
１６のオン／オフを選択することによりユニット番号（
インタフェース基板固有の番号）を設定することができ
る。そして、ベース基板部１からのＡ信号ＩＯがｊｆＡ
ｉ？！インタフェース接合部２を介してバッファ８に供
給され、スイッチ１６で設定されたユニット番号がこの
バッファ８から内部パス１７及び標準インタフェース接
合部２を介してベース基板部１側に送出される。また、
各インタフェース基板３ａ〜３ｄはベース基板部１側に
Ｂ信号１１を送出するための接続判別回路１３を有する
。接続判別回路１３は、対応するインタフェース基板部
３ａ〜３ｄが接続状態のときは設置電圧をＢ信号１１と
して供給する。更に、ベース基板部１からの選択信号１
２は、Ｃ８信号として内部回路に供給される。

（発明の効果）以上説明したように１本発明によれば全インタフェース
基板部が、どの標準インタフェース接合部とも接続可能
であるため、従来の複数のインタフェース回路がパター
ンにより固定化されている増設基板に比べ、同じ１枚の
増設基板で大幅なインタフェースの組合せが可能となる
。また、１枚あ増設基板にｎ個のインタフェースを含ん
だ回路構成の大きな増設基板全てを作り直さなければな
らないのに対し、本発明による増設基板においては、用
意されたインタフェースが単一な回路構成が小さなイン
タフェース基板部を接続変更するだけですむという大き
な利点がある。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、及び第２図は
本実施例の１１準インタフ工−ス接合部２周辺の詳胴な
回路図である。１・・・ベース基板部、２・・・標準インタフェース接合部。２８〜２ｄ・・−コネクタ、３・・・インタフェース基板部、３８〜３ｄ・・・インタフェース基板部、４・・・アド
レスデコーダ。５・・・応答回路、　　６・・・増設基板、７　ａ、７
　ｂ・・・増設基板用スロット、８・・・バッファ、　
　９・・・ユニット判別回路、１０・・・Ａ信号、　　
　１１・・・Ｂ信号。１２・・・選択信号、　　１３・・・接続判別回路、１
４・・・接続部、１５・・・バス。１６・・・スイッチ、　　１７・・・内部バス。

Claims

【特許請求の範囲】

（１）マザーボード上に実装される基板を増設する際、
マザーボードの基板挿入ラック内に設けられた増設基板
用スロットに増設基板を挿入する基板増設方式において
、増設基板は、複数の同一仕様のコネクタを具備する標準
インタフェース接合部と、前記コネクタに挿入される複数のインタフェース基板を
有するインタフェース基板部と、増設基板用スロットと前記コネクタに挿入されたインタ
フェース基板部との間の信号の授受を制御するベース基
板部と、を具備して構成されることを特徴とする基板増設方式。
（２）前記インタフェース基板部は、該インタフェース
基板部に固有のユニット番号を設定して出力するための
ユニット判別回路と、当該インタフェース基板部がコネ
クタに接続状態かどうかを判別するための信号を出力す
る接続判別回路とを具備することを特徴とする特許請求
の範囲第１項に記載の基板増設方式。
（３）前記増設基板用スロットを複数設ける場合、すべ
ての増設基板用スロットを同一仕様とすることを特徴と
する特許請求の範囲第１項に記載の基板増設方式。