CN114520018B - 测试方法及测试系统 - Google Patents

测试方法及测试系统 Download PDF

Info

Publication number
CN114520018B
CN114520018B CN202011297404.3A CN202011297404A CN114520018B CN 114520018 B CN114520018 B CN 114520018B CN 202011297404 A CN202011297404 A CN 202011297404A CN 114520018 B CN114520018 B CN 114520018B
Authority
CN
China
Prior art keywords
time
time node
calibration
maximum value
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011297404.3A
Other languages
English (en)
Other versions
CN114520018A (zh
Inventor
徐景宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202011297404.3A priority Critical patent/CN114520018B/zh
Priority to PCT/CN2021/112768 priority patent/WO2022105322A1/zh
Priority to US17/453,001 priority patent/US11810639B2/en
Publication of CN114520018A publication Critical patent/CN114520018A/zh
Application granted granted Critical
Publication of CN114520018B publication Critical patent/CN114520018B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Memory System (AREA)

Abstract

本发明实施例提供一种测试方法及测试系统，测试方法用于获取待测存储器的ZQ校准时间，包括：向ZQ校准模块提供初始化命令，以使终结电阻的电阻值为第一最值；向ZQ校准模块提供ZQ校准命令，以使终结电阻的电阻值由第一最值递增或递减至第二最值，第一最值和第二最值的其中一个为最大值，另一个为最小值；获取第一时间节点，第一时间节点为ZQ校准命令的发送时间；获取第二时间节点，第二时间节点为终结电阻的电阻值变化至第二最值的时间；基于第二时间节点和第一时间节点，获取ZQ校准时间；本发明实施例以一种低成本的方式，便捷且准确地获取存储器进行ZQ校准的时间。

Description

测试方法及测试系统
技术领域
本发明实施例涉及存储器性能测试领域，特别涉及一种测试方法及测试系统。
背景技术
对于半导体存储器而言，输出端的上拉电阻的电阻值和下拉电阻的电阻值会影响输出信号的完整性。
相关技术中，通常采用ZQ校准(ZQ calibration)来调整上拉电阻的电阻值和下拉电阻的电阻值，以调节输出上拉(pull-up)和/或输出下拉(pull-down)的能力。由此可见，对于存储器的性能测试而言，存储器进行ZQ校准的具体时间也可以作为对存储器性能评估的重要指标。
因此，如何获取存储器进行ZQ校准的具体时间，是当前亟待解决的技术问题。
发明内容
本发明实施例提供一种测试方法及测试系统，以一种低成本的方式，便捷且准确地获取存储器进行ZQ校准的时间。
为解决上述问题，本发明实施例提供一种测试方法，用于获取待测存储器的ZQ校准时间，待测存储器包括ZQ校准模块、终结电阻和DQ端，终结电阻的一端连接工作电压端，另一端连接DQ端，ZQ校准模块用于控制终结电阻接入工作电压端至DQ端的电阻值，包括：向ZQ校准模块提供初始化命令，以使终结电阻的电阻值为第一最值；向ZQ校准模块提供ZQ校准命令，以使终结电阻的电阻值由第一最值递增或递减至第二最值，第一最值和第二最值的其中一个为最大值，另一个为最小值；获取第一时间节点，第一时间节点为ZQ校准命令的发送时间；获取第二时间节点，第二时间节点为终结电阻的电阻值变化至第二最值的时间；基于第二时间节点和第一时间节点，获取ZQ校准时间。
与相关技术相比，通过初始化命令将待测存储器的终结电阻变为一最值，然后通过ZQ校准命令将待测存储器的终结电阻变为另一最值，此时终结电阻的变化程度最大，可以准确表征ZQ校准的实际进行时间。然后根据ZQ校准命令发送的时间节点和终结电阻的电阻值变化完成的时间节点，读出待测存储器进行ZQ校准的时间。
另外，ZQ校准时间包括校准代码生成时间和校准代码转移时间，获取ZQ校准时间，包括：获取第三时间节点，第三时间节点为终结电阻的电阻值开始发生变化的时间；基于第三时间节点和第一时间节点，获取校准代码生成时间；基于第二时间节点和第三时间节点，获取校准代码转移时间。通过获取终结电阻开始发生变化的时间节点，以获取ZQ校准中的校准代码生成时间和校准代码转移时间。
另外，通过检测DQ端的输出电压获取第二时间节点和第三时间节点；第三时间节点为DQ端的输出电压开始发生变化的时间节点；第二时间节点为DQ端的输出电压变化至第二最值的时间节点。
另外，获取第二时间节点的方法包括：将DQ端的输出电压分为第一电平和第二电平，第一电平满足第二最值的预设范围，第二电平不满足第二最值的预设范围；获取第一电平和第二电平的跳变时间，以跳变时间作为第二时间节点。通过跳变时间作为第二时间节点，更容易读取到准确的时间节点。
另外，通过检测通过终结电阻的电流获取第二时间节点和第三时间节点；第三时间节点为通过终结电阻的电流开始发生变化的时间节点；第二时间节点为通过终结电阻的电流变化至第二最值的时间节点。
另外，通过检测终结电阻两端的电压获取第二时间节点和第三时间节点；第三时间节点为终结电阻两端的电压开始发生变化的时间节点；第二时间节点为终结电阻两端的电压变化至第二最值的时间节点。
本发明实施例还提供一种测试系统，应用于测试机台，测试机台包括：发送单元，用于向待测存储器提供初始化命令和ZQ校准命令；第一获取单元，用于获取第一时间节点，第一时间节点为发送单元发送ZQ校准命令的时间；第二获取单元，用于获取第二时间节点，第二时间节点为待测存储器的终结电阻变化至第二最值的时间；处理单元，用于根据第二时间节点和第一时间节点，获取待测存储器的ZQ校准时间。
另外，ZQ校准时间包括校准代码生成时间和校准代码转移时间；测试系统还包括：第三获取单元，用于获取第三时间节点，第三时间节点为终结电阻开始发生变化的时间节点；处理单元包括第一处理子单元和第二处理子单元；第一处理子单元用于，根据第三时间节点和第一时间节点，获取校准代码生成时间；第二处理子单元用于，根据第二时间节点和第三时间节点，获取校准代码转移时间。
另外，第二获取单元和第三获取单元通过获取待测存储器的DQ端的输出电压来获取第二时间节点和第三时间节点；第二时间节点为DQ端的输出电压变化至第二最值的时间节点，第三时间节点为DQ端的输出电压开始发生变化的时间节点。
另外，测试系统还包括：调整子单元，用于将DQ端的输出电压划分为第一电平和第二电平，第一电平满足第二最值的预设范围，第二电平不满足第二最值的预设范围；第二获取单元用于，获取第一电平和第二电平的跳变时间，以跳变时间作为第二时间节点。
与相关技术相比，通过测试机台向待测存储器提供初始化命令将待测存储器的终结电阻变为一最值，然后通过测试机台向待测存储器提供ZQ校准命令将待测存储器的终结电阻变为另一最值，此时终结电阻的变化程度最大，可以准确表征待存储器ZQ校准的实际进行时间。然后根据ZQ校准命令发送的时间节点和终结电阻的电阻值变化完成的时间节点，读出待测存储器进行ZQ校准的时间。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，除非有特别申明，附图中的图不构成比例限制。
图1和图2为本发明第一实施例提供的测试方法的流程示意图；
图3为本发明第一实施例提供的待测存储器的结构示意图；
图4至图8为本发明第一实施例提供的测试方法的原理图；
图9为本发明第二实施例提供的测试系统的结构示意图；
VDD—工作电压端电压，Rtt—终结电阻，DQ—DQ端，VDQ—DQ端电压，VSS—接地电压，Iout—DQ端输出电流，t1—第一时间节点，t2—第二时间节点，t3—第三时间节点。
具体实施方式
由背景技术可知，对于存储器的性能测试而言，存储器进行ZQ校准的具体时间也可以作为对存储器性能评估的重要指标，如何获取存储器进行ZQ校准的具体时间，是当前亟待解决的技术问题。
为解决上述问题，本发明第一实施例提供一种测试方法，用于获取待测存储器的ZQ校准时间，待测存储器包括ZQ校准模块、终结电阻和DQ端，终结电阻的一端连接工作电压端，另一端连接DQ端，ZQ校准模块用于控制终结电阻接入工作电压端至DQ端的电阻值，包括：向ZQ校准模块提供初始化命令，以使终结电阻的电阻值为第一最值；向ZQ校准模块提供ZQ校准命令，以使终结电阻的电阻值由第一最值递增或递减至第二最值，第一最值和第二最值的其中一个为最大值，另一个为最小值；获取第一时间节点，第一时间节点为ZQ校准命令的发送时间；获取第二时间节点，第二时间节点为终结电阻的电阻值变化至第二最值的时间；基于第二时间节点和第一时间节点，获取ZQ校准时间。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。以下各个实施例的划分是为了描述方便，不应对本发明的具体实现方式构成任何限定，各个实施例在不矛盾的前提下可以相互结合，相互引用。
图1和图2为本发明第一实施例提供的测试方法的流程示意图，图3为本发明第一实施例提供的待测存储器的结构示意图，图4至图8为本发明第一实施例提供的测试方法的原理图，以下将结合附图对本实施例提供的测试方法进行详细说明。
参考图3，测试方法用于获取待测存储器200的ZQ校准时间，待测存储器200包括ZQ校准模块201、终结电阻202和DQ端204，终结电阻202的一端连接工作电压端203，另一端连接DQ端204，ZQ校准模块201用于控制终结电阻202接入工作电压端203至DQ端204的电阻值。
参考图1且结合图3，测试方法，包括以下步骤：
步骤101，提供初始化命令。
具体地，向ZQ校准模块201提供初始化命令，以使终结电阻202的电阻值为第一最值。
步骤102，提供ZQ校准命令。
具体地，向ZQ校准模块提供ZQ校准命令，以使终结电阻的电阻值由第一最值递增或递减至第二最值，第一最值和第二最值的其中一个为最大值，另一个为最小值。
在本实施例中，以DQ端的输出电压为例，以第一最值为最小值，第二最值为最大值为例进行具体描述仅仅是对本实施的举例说明，便于本领域技术人员了解本方案的实现，需要说明的是，本实施例以第一最值为最小值，第二最值为最大值并不构成对本实施例的限定，在其他实施例中，可以采用第一最值为最大值，第二最值为最小值。
ZQ校准模块201为现有半导体存储器的已有单元设计，用于响应ZQ校准命令并对半导体存储器进行ZQ校准。半导体存储器的ZQ管脚外接一个参考电阻，参考电阻通常为240欧姆的电阻，当ZQ校准模块201进行ZQ校准时，ZQ校准模块201会对半导体存储器内部的输出上拉电阻和输出下拉电阻与参考电阻的电阻值做比较，使输出上拉电阻和输出下拉电阻的电阻值与参考电阻的电阻值匹配，并产生相应的校准代码，然后将校准代码发送至DQ端204的终结电阻202，即输出驱动连接DQ端204的输出电阻。需要说明的是，图3中的终结电阻202并不是指代单个的电阻，而是表征输出驱动连接DQ端204的输出电阻的集合。
本实施例以初始化命令，使得终结电阻202为最小值，然后通过ZQ校准命令，使存储器开始执行ZQ校准，且使终结电阻202递增变为最大值，当终结电阻202递增至最大值，存储器完成ZQ校准，通过ZQ校准命令的发出时间，和终结电阻202变化至最大值的时间，可以准确的表征存储器执行ZQ校准命令的实际时间。
步骤103，获取第一时间节点。第一时间节点为ZQ校准命令的发送时间。
具体地，当外部装置向待测存储器发送ZQ校准命令时，获取当前时间作为第一时间节点，ZQ校准命令有外部装置向待测存储器传输的过程时间可忽略不计。参考图5，通过获取ZQ校准命令的发送时间作为第一或时间节点t1。
继续参考图1，步骤104，获取第二时间节点。第二时间节点为终结电阻202的电阻值变化至第二最值的时间。
具体地，实时监控终结电阻202的电阻值变化，当终结电阻202的电阻值变化至最大值，获取当前时间为第二时间节点。
在本实施例中，通过检测DQ端204的输出电压获取第二时间节点，具体地，第二时间节点为DQ端的输出电压变化至第二最值的时间节点，其原理参考图4，终结电阻Rtt的一端连接至工作电压端，另一端连接至DQ端，终结电阻对工作电压端的电压VDD进行分压，即加载在终结电阻Rtt的阻值越大，加载在终结电阻Rtt两端的电压越大，DQ端的输出电压VDQ(相对于接地电压VSS而言)越小。参考图5，当终结电阻Rtt的电阻值为最大值时，加载在终结电阻Rtt两端的电压也达到最大值，此时DQ端的输出电压VDQ为最小值，即通过DQ端的输出电压VDQ变化至最小值时，获取第二时间节点t2。
继续参考图5，当终结电阻Rtt的电阻值趋近于最大值时，终结电阻Rtt的电阻值变化缓慢，在获取第二时间节点时，无法准确获取VDQ变化至最小值的时间节点。在本实施例中，获取第二时间节点的方法包括：将DQ端的输出电压分为第一电平和第二电平，第一电平满足第二最值的预设范围，第二电平不满足第二最值的预设范围，获取第一电平和第二电平的跳变时间，以跳变时间作为第二时间节点t2。
在一个例子中，终结电阻Rtt的电阻值由最小值向最大值变化，此时，DQ端的输出电压VDQ由最大值向最小值变化，以VDQ的最小值，5％的误差为预设范围划分第一电平和第二电平，当0.95VDQ＜VDQ实际电压＜1.00VDQ时，VDQ实际电压为第二电平；当VDQ实际电压＜0.95VDQ时，VDQ实际电压为第一电平。此时在VDQ的变化过程中，会出现一个跳变的时间点，以该跳变的时间节点作为第二时间节点，简单且准确的获取VDQ变化至最小值的时间节点。
步骤105，基于第一时间节点和第二时间节点，获取ZQ校准时间。
具体地，将第二时间节点和第一时间节点之间的时间差值作为待测存储器的ZQ校准时间。
由前述内容可知，待测存储器的ZQ校准时间包括校准代码的生成阶段和校准代码的转移阶段，即ZQ校准时间包括校准代码生成时间和校准代码转移时间。具体地，参考图2，步骤105具体包括：
步骤115，获取第三时间节点。第三时间节点为终结电阻202的电阻值开始发生变化的时间。
在本实施例中，通过检测DQ端204的输出电压获取第三时间节点，具体地，第三时间节点为DQ端的输出电压开始发生变化的时间节点，其原理参考图4，终结电阻Rtt的一端连接至VDD端，另一端连接至DQ端，终结电阻对VDD进行分压，即加载在终结电阻Rtt的阻值越大，加载在终结电阻Rtt两端的电压越大，DQ端的输出电压VDQ越小。参考图5，当终结电阻Rtt的电阻值开始发生变化时，加载在终结电阻Rtt两端的电压也开始发生变化，此时DQ端的输出电压VDQ也开始发生变化，即通过DQ端的输出电压VDQ开始发生变化时，获取第三时间节点t3。
具体地，实时监控终结电阻202的电阻值变化，当终结电阻202的电阻值发生变化时，获取当前时间为第三时间节点。
步骤125，基于第三时间节点和第一时间节点，获取校准代码生成时间。
具体地，将第三时间节点和第一时间节点之间的时间差值作为待测存储器的校准代码生成时间。校准代码生成时间即ZQ校准模块201会对半导体存储器内部的输出上拉电阻和输出下拉电阻与参考电阻的电阻值做比较，使输出上拉电阻和输出下拉电阻的电阻值与参考电阻的电阻值匹配，并产生相应的校准代码这一过程的时间。
步骤135，基于第二时间节点和第三时间节点，获取校准代码转移时间。
具体地，将第二时间节点和第三时间节点之间的时间差值作为待测存储器的校准代码转移时间。校准代码转移时间即将校准代码发送至DQ端204的终结电阻202，即输出驱动连接DQ端204的输出电阻，并根据校准代码调整终结电阻202这一过程的时间。
需要说明的是，在本实施例中，通过检测DQ端204的输出电压VDQ变化来获取终结电阻202的电阻变化，并不构成对本实施例的限定。
在其他实施例中，还可以根据加载在终结电阻Rtt两端的电压VRtt变化来获取终结电阻Rtt的电阻变化，其原理图参考图7，当终结电阻Rtt的电阻值为最小值时，加载在终结电阻Rtt两端的电压VRtt同样为最小值；随着终结电阻Rtt的电阻值的增大，加载在终结电阻Rtt两端的电压VRtt随之增大；当终结电阻Rtt为最大值时，加载在终结电阻Rtt两端的电压VRtt同样为最大值。通过获取ZQ校准命令的发送时间作为第一或时间节点t1，通过获取加载在终结电阻Rtt两端的电压VRtt开始变化的时间作为第三时间节点t3，通过获取加载在终结电阻Rtt两端的电压VRtt变化至最大值的时间作为第二时间节点t2，从而获取待测存储器的ZQ校准时间。
另外，还可以根据通过终结电阻Rtt的电流IRtt变化来获取终结电阻Rtt的电阻变化，其原理图参考图8，当终结电阻Rtt的电阻值为最小值时，通过终结电阻Rtt的电流IRtt为最大值；随着终结电阻Rtt的电阻值的增大，通过终结电阻Rtt的电流值IRtt减小；当终结电阻Rtt的电阻值为最大值时，通过终结电阻Rtt的电流IRtt为最小值。通过获取ZQ校准命令的发送时间作为第一或时间节点t1，通过获取通过终结电阻Rtt的电流IRtt开始变化的时间作为第三时间节点t3，通过获取通过终结电阻Rtt的电流IRtt变化至最小值的时间作为第二时间节点t2，从而获取待测存储器的ZQ校准时间。
相对于相关技术而言，通过初始化命令将待测存储器的终结电阻变为一最值，然后通过ZQ校准命令将待测存储器的终结电阻变为另一最值，此时终结电阻的变化程度最大，可以准确表征ZQ校准的实际进行时间。然后根据ZQ校准命令发送的时间节点和终结电阻的电阻值变化完成的时间节点，读出待测存储器进行ZQ校准的时间。
值得一提的是，上面各种步骤划分，只是为了描述清楚，实现时可以合并为一个步骤或者对某些步骤进行拆分，分解为多个步骤，只要包括相同的逻辑关系，都在本专利的保护范围内；对流程中添加无关紧要的修改或者引入无关紧要的设计，但不改变其流程的核心设计都在该专利的保护范围内。
本发明第二实施例涉及一种测试系统，应用于测试机台，测试机台包括：发送单元，用于向待测存储器提供初始化命令和ZQ校准命令；第一获取单元，用于获取第一时间节点，第一时间节点为发送单元发送ZQ校准命令的时间；第二获取单元，用于获取第二时间节点，第二时间节点为待测存储器的终结电阻变化至第二最值的时间；处理单元，用于根据第二时间节点和第一时间节点，获取待测存储器的ZQ校准时间。
图9为本发明第二实施例提供的测试系统的结构示意图，以下将结合附图对本实施例提供的测试系统进行详细说明，与第一实施例相同或相应的部分，以下将不做详细赘述。
参考图9，测试系统包括测试机台300和待测存储器200。
其中，待测存储器200包括ZQ校准模块201、终结电阻202和DQ端204，终结电阻202的一端连接工作电压端203，另一端连接DQ端204，ZQ校准模块201用于控制终结电阻202接入工作电压端203至DQ端204的电阻值。
测试机台300，包括：
发送单元301，用于向待测存储器200提供初始化命令和ZQ校准命令。
第一获取单元312，用于获取第一时间节点，第一时间节点为发送单元301发送ZQ校准命令的时间。
第二获取单元322，用于获取第二时间节点，第二时间节点为待测存储器200的终结电阻202变化至第二最值的时间。
处理单元303，用于根据第二时间节点和第一时间节点，获取待测存储器200的ZQ校准时间。
具体地，ZQ校准时间包括校准代码生成时间和校准代码转移时间。
测试系统还包括：第三获取单元332，用于获取第三时间节点，第三时间节点为终结电阻202开始发生变化的时间节点。
处理单元303包括第一处理子单元313和第二处理子单元323。
第一处理子单元313，用于根据第三时间节点和第一时间节点，获取校准代码生成时间。校准代码生成时间即ZQ校准模块201会对半导体存储器内部的输出上拉电阻和输出下拉电阻与参考电阻的电阻值做比较，使输出上拉电阻和输出下拉电阻的电阻值与参考电阻的电阻值匹配，并产生相应的校准代码这一过程的时间。
第二处理子单元323，用于根据第二时间节点和第三时间节点，获取校准代码转移时间。校准代码转移时间即将校准代码发送至DQ端204的终结电阻202，即输出驱动连接DQ端204的输出电阻，并根据校准代码调整终结电阻202这一过程的时间。
在本实施例中，第二获取单元322和第三获取单元332通过获取待测存储器200的DQ端204的输出电压来获取第二时间节点和第三时间节点。具体地，第二时间节点为DQ端204的输出电压变化至第二最值的时间节点，第三时间节点为DQ端204的输出电压开始发生变化的时间节点。
在其他实施例中，第二获取单元和第三获取单元通过获取待测存储器中加载在终结电阻两端的电压来获取第二时间节点和第三时间节点。具体地，第二时间节点为加载在终结电阻两端的电压变化至第二最值的时间节点，第三时间节点为加载在终结电阻两端的电压开始发生变化的时间节点。另外，第二获取单元和第三获取单元通过获取待测存储器中通过终结电阻的电流来获取第二时间节点和第三时间节点。具体地，第二时间节点为通过终结电阻的电流变化至第二最值的时间节点，第三时间节点为通过终结电阻的电流开始发生变化的时间节点。
当终结电阻202的电阻值趋近于最大值时，终结电阻202的电阻值变化缓慢，在获取第二时间节点时，无法准确获取DQ端204的输出电压变化至最小值的时间节点。在本实施例中，测试系统还包括：调整子单元302，用于将DQ端口204的输出电压划分为第一电平和第二电平，第一电平满足第二最值的预设范围，第二电平不满足第二最值的预设范围；第二获取单元322用于获取第一电平和第二电平的跳变时间，以跳变时间作为第二时间节点，以该跳变的时间点作为第二时间节点，简单且准确的获取DQ端204的输出电压变化至第二最值的时间节点。
通过测试机台向待测存储器提供初始化命令将待测存储器的终结电阻变为一最值，然后通过测试机台向待测存储器提供ZQ校准命令将待测存储器的终结电阻变为另一最值，此时终结电阻的变化程度最大，可以准确表征待存储器ZQ校准的实际进行时间。然后根据ZQ校准命令发送的时间节点和终结电阻的电阻值变化完成的时间节点，读出待测存储器进行ZQ校准的时间。
值得一提的是，本实施例中所涉及到的各单元均为逻辑单元，在实际应用中，一个逻辑单元可以是一个物理单元，也可以是一个物理单元的一部分，还可以以多个物理单元的组合实现。此外，为了突出本发明的创新部分，本实施例中并没有将与解决本发明所提出的技术问题关系不太密切的单元引入，但这并不表明本实施例中不存在其它的单元。
由于第一实施例与本实施例相互对应，因此本实施例可与第一实施例互相配合实施。第一实施例中提到的相关技术细节在本实施例中依然有效，在第一实施例中所能达到的技术效果在本实施例中也同样可以实现，为了减少重复，这里不再赘述。相应地，本实施例中提到的相关技术细节也可应用在第一实施例中。
本领域的普通技术人员可以理解，上述各实施例是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各自更动与修改，因此本发明的保护范围应当以权利要求限定的范围为准。

Claims (8)

1.一种测试方法，用于获取待测存储器的ZQ校准时间，所述待测存储器包括ZQ校准模块、终结电阻和DQ端，所述终结电阻的一端连接工作电压端，另一端连接所述DQ端，所述ZQ校准模块用于控制所述终结电阻接入所述工作电压端至所述DQ端的电阻值，其特征在于，包括：
向所述ZQ校准模块提供初始化命令，以使所述终结电阻的电阻值为第一最值；
向所述ZQ校准模块提供ZQ校准命令，以使所述终结电阻的电阻值由所述第一最值递增或递减至第二最值，所述第一最值和所述第二最值的其中一个为最大值，另一个为最小值；
获取第一时间节点，所述第一时间节点为所述ZQ校准命令的发送时间；
获取第二时间节点，所述第二时间节点为所述终结电阻的电阻值变化至所述第二最值的时间；
基于所述第二时间节点和所述第一时间节点，获取所述ZQ校准时间；
其中，所述ZQ校准时间包括校准代码生成时间和校准代码转移时间，获取所述ZQ校准时间，包括：
获取第三时间节点，所述第三时间节点为所述终结电阻的电阻值开始发生变化的时间；
基于所述第三时间节点和所述第一时间节点，获取所述校准代码生成时间；
基于所述第二时间节点和所述第三时间节点，获取所述校准代码转移时间。
2.根据权利要求1所述的测试方法，其特征在于，通过检测所述DQ端的输出电压获取所述第二时间节点和所述第三时间节点；
所述第三时间节点为所述DQ端的输出电压开始发生变化的时间节点；
所述第二时间节点为所述DQ端的输出电压变化至所述第二最值的时间节点。
3.根据权利要求2所述的测试方法，其特征在于，获取所述第二时间节点的方法包括：
将所述DQ端的输出电压分为第一电平和第二电平，所述第一电平满足所述第二最值的预设范围，所述第二电平不满足所述第二最值的预设范围；
获取所述第一电平和所述第二电平的跳变时间，以所述跳变时间作为所述第二时间节点。
4.根据权利要求1所述的测试方法，其特征在于，通过检测通过所述终结电阻的电流获取所述第二时间节点和所述第三时间节点；
所述第三时间节点为通过所述终结电阻的电流开始发生变化的时间节点；
所述第二时间节点为通过所述终结电阻的电流变化至所述第二最值的时间节点。
5.根据权利要求1所述的测试方法，其特征在于，通过检测所述终结电阻两端的电压获取所述第二时间节点和所述第三时间节点；
所述第三时间节点为所述终结电阻两端的电压开始发生变化的时间节点；
所述第二时间节点为所述终结电阻两端的电压变化至所述第二最值的时间节点。
6.一种测试系统，应用于测试机台，其特征在于，所述测试机台包括：
发送单元，用于向待测存储器提供初始化命令和ZQ校准命令；
第一获取单元，用于获取第一时间节点，所述第一时间节点为所述发送单元发送所述ZQ校准命令的时间；
第二获取单元，用于获取第二时间节点，所述第二时间节点为所述待测存储器的终结电阻变化至第二最值的时间；
处理单元，用于根据所述第二时间节点和所述第一时间节点，获取所述待测存储器的ZQ校准时间；
其中，所述ZQ校准时间包括校准代码生成时间和校准代码转移时间；所述测试系统还包括：第三获取单元，用于获取第三时间节点，所述第三时间节点为所述终结电阻开始发生变化的时间节点；
所述处理单元包括第一处理子单元和第二处理子单元；
所述第一处理子单元用于，根据所述第三时间节点和所述第一时间节点，获取所述校准代码生成时间；
所述第二处理子单元用于，根据所述第二时间节点和所述第三时间节点，获取所述校准代码转移时间。
7.根据权利要求6所述的测试系统，其特征在于，所述第二获取单元和所述第三获取单元通过获取所述待测存储器的DQ端的输出电压来获取所述第二时间节点和所述第三时间节点；
所述第二时间节点为所述DQ端的输出电压变化至所述第二最值的时间节点，所述第三时间节点为所述DQ端的输出电压开始发生变化的时间节点。
8.根据权利要求7所述的测试系统，其特征在于，还包括：调整子单元，用于将所述DQ端的输出电压划分为第一电平和第二电平，所述第一电平满足所述第二最值的预设范围，所述第二电平不满足所述第二最值的预设范围；
所述第二获取单元用于，获取所述第一电平和所述第二电平的跳变时间，以所述跳变时间作为所述第二时间节点。
CN202011297404.3A 2020-11-18 2020-11-18 测试方法及测试系统 Active CN114520018B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202011297404.3A CN114520018B (zh) 2020-11-18 2020-11-18 测试方法及测试系统
PCT/CN2021/112768 WO2022105322A1 (zh) 2020-11-18 2021-08-16 测试方法及测试系统
US17/453,001 US11810639B2 (en) 2020-11-18 2021-10-31 Test method and test system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011297404.3A CN114520018B (zh) 2020-11-18 2020-11-18 测试方法及测试系统

Publications (2)

Publication Number Publication Date
CN114520018A CN114520018A (zh) 2022-05-20
CN114520018B true CN114520018B (zh) 2024-06-07

Family

ID=81594167

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011297404.3A Active CN114520018B (zh) 2020-11-18 2020-11-18 测试方法及测试系统

Country Status (2)

Country Link
CN (1) CN114520018B (zh)
WO (1) WO2022105322A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101261874A (zh) * 2007-03-08 2008-09-10 海力士半导体有限公司 Zq校准控制器和用于zq校准的方法
KR20100027777A (ko) * 2008-09-03 2010-03-11 주식회사 하이닉스반도체 반도체 장치의 ｚｑ 캘리브레이션을 위한 구동 저항 측정 회로 및 방법
CN107393577A (zh) * 2017-08-21 2017-11-24 睿力集成电路有限公司 应用于半导体存储器的zq校准控制
CN107527650A (zh) * 2016-06-20 2017-12-29 三星电子株式会社 校准端接电阻的半导体存储器装置及端接电阻的校准方法
US10504571B1 (en) * 2018-10-04 2019-12-10 Microa Technology, Inc. Apparatus with a calibration mechanism

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4916699B2 (ja) * 2005-10-25 2012-04-18 エルピーダメモリ株式会社 Ｚｑキャリブレーション回路及びこれを備えた半導体装置
JP4199789B2 (ja) * 2006-08-29 2008-12-17 エルピーダメモリ株式会社 半導体装置の出力回路調整方法
KR102651315B1 (ko) * 2018-08-16 2024-03-26 삼성전자주식회사 풀업 캘리브레이션 경로와 풀다운 캘리브레이션 경로에 의해 공유되는 공통 노드를 포함하는 캘리브레이션 회로 및 이를 포함하는 반도체 메모리 장치
CN109817258B (zh) * 2019-01-02 2021-04-27 长江存储科技有限责任公司 一种zq校准电路和方法
US10747245B1 (en) * 2019-11-19 2020-08-18 Micron Technology, Inc. Apparatuses and methods for ZQ calibration
CN111933205B (zh) * 2020-08-04 2023-02-24 西安紫光国芯半导体有限公司 Zq校准器、zq校准方法以及多通道存储器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101261874A (zh) * 2007-03-08 2008-09-10 海力士半导体有限公司 Zq校准控制器和用于zq校准的方法
KR20100027777A (ko) * 2008-09-03 2010-03-11 주식회사 하이닉스반도체 반도체 장치의 ｚｑ 캘리브레이션을 위한 구동 저항 측정 회로 및 방법
CN107527650A (zh) * 2016-06-20 2017-12-29 三星电子株式会社 校准端接电阻的半导体存储器装置及端接电阻的校准方法
CN107393577A (zh) * 2017-08-21 2017-11-24 睿力集成电路有限公司 应用于半导体存储器的zq校准控制
US10504571B1 (en) * 2018-10-04 2019-12-10 Microa Technology, Inc. Apparatus with a calibration mechanism

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
一种应用于DDR3 DRAM的ZQ校准方法;王小光等;中国知网;20180705;全文 *

Also Published As

Publication number Publication date
WO2022105322A1 (zh) 2022-05-27
CN114520018A (zh) 2022-05-20

Similar Documents

Publication Publication Date Title
US6734702B1 (en) Impedance calibration circuit
CN101226764B (zh) 校准电路、半导体器件及调整半导体器件输出特性的方法
US7612578B2 (en) Semiconductor device, test system and method of testing on die termination circuit
EP2430634B1 (en) Method to calibrate start values for write leveling in a memory system
US6694462B1 (en) Capturing and evaluating high speed data streams
KR100879782B1 (ko) 온 다이 터미네이션 장치 및 이를 포함하는 반도체메모리장치
US10262753B2 (en) Auxiliary test device, test board having the same, and test method thereof
JP2016521852A (ja) 較正装置
US20100164540A1 (en) Semiconductor Memory Device
US6871306B2 (en) Method and device for reading and for checking the time position of data response signals read out from a memory module to be tested
CN109861795B (zh) Canfd总线系统采样点配置与测试方法及相应的数据传输方法
US20130207736A1 (en) Resistance measuring circuit, resistance measuring method, and impedance control circuit
CN114520018B (zh) 测试方法及测试系统
CN116959542A (zh) 校准电路、存储器及校准方法
KR20070088845A (ko) 메모리 모듈 및 메모리 모듈에 포함되는 반도체디바이스들의 임피던스 교정방법
US7742347B2 (en) Voltage generating circuit and reference voltage generating circuit for semiconductor memory apparatus, and semiconductor system using the same
US9945888B2 (en) On-die measurement technique for I/O DC parameters VOL and VOH
KR102666336B1 (ko) 클록 생성 회로, 메모리 및 클록 듀티 사이클 교정 방법
US20220130440A1 (en) Memory
US11810639B2 (en) Test method and test system
CN114913888A (zh) 执行校准操作的半导体装置和使用其的半导体系统
CN208954639U (zh) 片内终结电阻精度调整电路及存储器
Koo et al. A versatile i/o with robust impedance calibration for various memory interfaces
KR100948066B1 (ko) 온 다이 터미네이션 장치 및 이의 캘리브래이션 방법
US20030187599A1 (en) Circuit for measuring rising or falling time of high-speed data and method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant