CN107393577A - 应用于半导体存储器的zq校准控制 - Google Patents
应用于半导体存储器的zq校准控制 Download PDFInfo
- Publication number
- CN107393577A CN107393577A CN201710720585.8A CN201710720585A CN107393577A CN 107393577 A CN107393577 A CN 107393577A CN 201710720585 A CN201710720585 A CN 201710720585A CN 107393577 A CN107393577 A CN 107393577A
- Authority
- CN
- China
- Prior art keywords
- temperature
- calibrations
- semiconductor memory
- value
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40626—Temperature related aspects of refresh operations
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
本发明提供了一种半导体存储器的ZQ校准控制器，包括：温度传感器，用于检测半导体存储器的温度；温度控制单元，用于从温度传感器处获取并存储半导体存储器的第一温度值和第二温度值，计算第一温度值和第二温度值的偏差，在偏差超过阈值时发送启动ZQ校准的信号；ZQ校准单元，用于在收到启动ZQ校准的信号时，对半导体存储器进行ZQ校准，并在ZQ校准结束时发送ZQ校准结束的信号给温度控制单元。本发明通过增加温度控制单元可实现半导体存储器根据自身温度变化自动启动ZQ校准，从而改善输出端阻值，以维持信号的完整性，也减轻控制器的编程负担，节省成本，节省功耗；对输出端口的输出阻值的控制更加灵活有效。
Description
技术领域
本发明涉及半导体存储技术领域，尤其涉及一种半导体存储器及其ZQ校准控制器和ZQ校准控制方法。
背景技术
对DRAM(Dynamic Random Access Memory，动态随机存取存储器)来说，输出端的上拉(pull-up)/下拉(pull-down)的电阻值的大小和匹配影响输出信号的完整性。在DRAM应用中，通常使用ZQ校准(ZQ calibration)来调节输出上拉/下拉的能力(即调节输出端的上拉/下拉的电阻值)。如图1所示，在半导体存储器系统上电后，半导体存储器的控制器10会发送一个ZQ校准命令(ZQCL，ZQ Long Calibration，ZQ长类型校准)给ZQ校准单元20，ZQ校准单元20进行ZQ校准，以校准输出的上拉/下拉强度(即校准输出端的上拉/下拉的电阻值大小)，并将输出上拉电阻设置参数和输出下拉电阻设置参数复制给DQ管脚的输出驱动单元30。
随着DRAM在系统中工作状态发生变化(比如高速频繁读写和低速间隔读写)，芯片温度会随时发生变化，从而影响输出端的上拉/下拉电阻值，使输出端的上拉/下拉电阻可能会再次出现不匹配，影响输出信号的完整性，需要控制器10周期性的重复发送ZQ校准命令(ZQCS，ZQ Short Calibration，ZQ短类型校准)给ZQ校准单元20，进行ZQ校准。如果温度变化率不恒定，会导致控制器10更新不及时，或者冗余更新太多，功耗过大。
因此，如何及时有效的改善DRAM输出端的输出阻值，以维持输出信号的完整性，是亟待解决的技术问题。
发明内容
有鉴于此，本发明提供一种半导体存储器及其ZQ校准控制器和ZQ校准控制方法，以至少解决现有技术中的以上技术问题。
作为本发明的一个方面，提供了一种半导体存储器的ZQ校准控制器，包括：
温度传感器，用于检测所述半导体存储器的温度；
温度控制单元，连接于所述温度传感器，用于从所述温度传感器处获取并存储所述半导体存储器的第一温度值和第二温度值，计算所述第一温度值和所述第二温度值的偏差，在所述偏差超过阈值时发送启动ZQ校准的信号；及，
所述ZQ校准单元，连接于所述温度控制单元，令所述温度控制单元串接于所述温度传感器和所述ZQ校准单元之间，所述ZQ校准单元用于在收到所述温度控制单元启动ZQ校准的信号时，对所述半导体存储器进行ZQ校准，并在ZQ校准结束时发送ZQ校准结束的信号给所述温度控制单元；
其中，所述第一温度值是所述温度控制单元在预设的采样周期下获取的由所述温度传感器所检测的所述半导体存储器的温度；所述第二温度值是所述温度控制单元在收到所述ZQ校准单元发送的ZQ校准结束的信号时获取的所述温度传感器所检测的所述半导体存储器的温度。
优选地，所述温度控制单元包括：第一寄存器、第二寄存器、计算子单元、比较子单元和控制子单元；
所述第一寄存器，连接于所述温度传感器与所述控制子单元之间，用于在所述控制子单元的触发下从所述温度传感器处获取和存储所述第一温度值；
所述第二寄存器，连接于所述温度传感器与所述ZQ校准单元之间，用于在收到所述ZQ校准单元发出的ZQ校准结束的信号时从所述温度传感器处获取和存储所述第二温度值；
所述计算子单元，连接于所述第一寄存器和所述第二寄存器的输出端，用于计算所述第一温度值与所述第二温度值的偏差；
所述比较子单元，连接于所述计算子单元和所述控制子单元之间，用于比较所述偏差与所述阈值，并将比较结果输出给所述控制子单元；及，
所述控制子单元，连接于所述第一寄存器和所述ZQ校准单元之间，用于以所述采样周期触发所述第一寄存器，以及在所述偏差超过所述阈值时发送启动ZQ校准的信号给所述ZQ校准单元。
优选地，所述阈值的设定取决于以下参数的至少之一：ZQ校准的最小变量、电阻的温度相关系数、电压变化幅度、电阻的电压相关系数，所述阈值介于2～6℃，包含端点值。
优选地，在所述半导体存储器和所述ZQ校准单元都处于空闲状态下，所述ZQ校准单元在收到启动ZQ校准的信号时对所述半导体存储器进行ZQ校准。
优选地，所述ZQ校准单元对所述半导体存储器进行ZQ校准包括进行第一时长的ZQ长类型校准和进行第二时长的ZQ短类型校准，所述第一时长大于第二时长，当ZQ校准单元收到所述温度控制单元发出的启动ZQ校准的信号时，所述ZQ校准单元对所述半导体存储器进行ZQ短类型校准。
作为本发明的另一个方面，本发明还提供一种半导体存储器，包括以上所述的ZQ校准控制器。
作为本发明的另一个方面，本发明还提供一种用于半导体存储器的ZQ校准的控制方法，包括：
从温度传感器处获取并存储所述半导体存储器的第一温度值和第二温度值，并计算所述第一温度值和所述第二温度值的偏差，在所述偏差超过阈值时启动ZQ校准；
其中，在预设的采样周期下获取所述温度传感器所检测的所述半导体存储器的温度，此温度值为第一温度值；在所述ZQ校准结束时获取所述温度传感器所检测的所述半导体存储器的温度，此温度值为第二温度值。
优选地，所述阈值的设定取决于以下参数的至少之一：ZQ校准的最小变量、电阻的温度相关系数、电压变化幅度、电阻的电压相关系数，所述阈值介于2～6℃，包括端点值。
优选地，所述方法还包括：在所述半导体存储器和用于执行ZQ校准的装置都处于空闲状态下，才在所述偏差超过阈值时启动ZQ校准。
优选地，所述ZQ校准包括：进行第一时长的ZQ长类型校准和进行第二时长的ZQ短类型校准，所述第一时长大于第二时长；在所述偏差超过阈值时启动的ZQ校准为对所述半导体存储器进行ZQ短类型校准。
本发明采用上述技术方案，具有如下优点：
本发明的ZQ校准控制器通过增加一个温度控制单元可实现半导体存储器根据自身温度变化自动启动ZQ校准，从而改善输出端口的输出阻值，以维持信号的完整性，也减轻控制器的编程负担，节省成本，节省功耗；对输出端口的输出阻值的控制更加灵活有效。
上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本发明进一步的方面、实施方式和特征将会是容易明白的。
附图说明
在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本发明公开的一些实施方式，而不应将其视为是对本发明范围的限制。
图1为现有技术中ZQ校准控制器的组成结构示意图；
图2为本发明实施例ZQ校准控制器的组成结构示意图；
图3为本发明实施例ZQ校准控制器的温度控制单元的组成结构示意图。
附图标记
10：控制器 20：ZQ校准单元 30：输出驱动
100：温度传感器 200：温度控制单元 210：第一寄存器
220：第二寄存器 230：计算子单元 240：比较子单元
250：控制子单元 260：逻辑门 300：ZQ校准单元
400：DQ输出驱动 500：DQ管脚
具体实施方式
在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本发明的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。因此，附图和描述被认为本质上是示例性的而非限制性的。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。
本发明实施例利用半导体存储器已有的温度传感器和ZQ校准单元，通过增加温度控制单元来检测半导体存储器的温度变化，在变化幅度超过一定的范围时，及时启动ZQ校准，从而改善输出特性。
如图2所示，本实施例提供了一种ZQ校准控制器，包括温度传感器100、温度控制单元200和ZQ校准单元300。
温度传感器100连接温度控制单元200，用于检测半导体存储器的温度供温度控制单元200采样使用。
通常，半导体存储器都会包括温度传感器，用于实时检测半导体存储器的温度，并输出温度值供其他功能单元采样使用。比如，半导体存储器的刷新控制单元通过采样温度传感器所检测的半导体存储器的温度值来控制半导体存储器进行自刷新(Self-Refresh)操作的频率。本实施例的温度传感器100即为半导体存储器已有的单元，因此不会额外增加温度检测单元，从而不会增加半导体存储器的尺寸，不增加成本。
温度控制单元200连接于温度传感器100和ZQ校准单元300之间，用于获取并存储半导体存储器的第一温度值和第二温度值，计算第一温度值和第二温度值的偏差，在偏差超过阈值时发送启动ZQ校准的信号给ZQ校准单元300。
温度控制单元200以预设的采样周期去采样获取温度传感器100所检测的半导体存储器的温度，并存储，该温度值即为第一温度值，采样周期可以为0.1s、0.5s、1s等，可根据半导体存储器的设计性能来设定，本发明实施例不对采样周期做限定。
ZQ校准单元300对半导体存储器进行ZQ校准，并在ZQ校准结束时发送ZQ校准结束的信号给温度控制单元200，温度控制单元200在收到ZQ校准结束的信号时获取此时温度传感器100所检测的半导体存储器的温度，并存储，该温度值即为第二温度值。
ZQ校准单元300为现有半导体存储器的已有单元设计，用于响应启动ZQ校准的信号并对半导体存储器进行ZQ校准。半导体存储器的ZQ管脚外接一个参考电阻，通常为240欧姆的电阻，当ZQ校准单元300进行ZQ校准时，ZQ校准单元300会将半导体存储器内部的输出上拉/下拉电阻与ZQ管脚外接参考电阻的电阻值做比较，使之匹配，并产生一组输出上拉/下拉电阻的设置参数，并在ZQ校准结束时，将这些设置参数输出给DQ管脚500的输出驱动400。
ZQ校准单元300在收到启动ZQ校准的信号时对半导体存储器进行ZQ校准，包括进行第一时长的ZQ长类型校准(ZQCL，ZQ Long Calibration)和进行第二时长的ZQ短类型校准(ZQCS，ZQ Short Calibration)，其中，第一时长大于第二时长。例如，在半导体存储器上电后，半导体存储器的控制器10会向ZQ校准单元300发送初始ZQ校准信号，ZQ校准单元300进行至少512个时钟周期的ZQ校准，此为ZQ长类型校准；在半导体存储器工作过程中，ZQ校准单元300在收到启动ZQ校准的信号时会进行至少64个时钟周期，此为ZQ短类型校准。需要说明的是，在半导体存储器处于空闲(idle)状态时，ZQ校准单元才会响应启动ZQ校准的信号，进行ZQ短类型校准。半导体存储器的空闲状态是指半导体存储器不执行任何操作，包括没有自刷新操作(Self-refreshing)、没有读/写操作(Reading/Writing)、没有ZQ校准操作(ZQ Calibration)等等。
ZQ校准单元300连接至温度控制单元200。ZQ校准单元300收到温度控制单元200发出的启动ZQ校准的信号时，会对半导体存储进行ZQ短类型校准，对输出上拉/下拉电阻以及外接参考电阻进行匹配，并在半导体存储器处于空闲状态时将输出上拉/下拉电阻的设置参数发送给DQ管脚500的输出驱动单元400。
需要说明的是，ZQ校准单元300可通过控制器10得到半导体存储器是否处于空闲状态，并且只有在半导体存储器和ZQ校准单元都处于空闲状态时，ZQ校准单元300才会响应温度控制单元200所发出的ZQ校准信号对半导体存储器进行ZQ校准。因此，本实施例的ZQ控制器不会影响现有控制器10的程序，也不会占用控制器10的资源。此处所述的ZQ校准单元300的空闲状态是指ZQ校准单元300目前没有正在进行的ZQ校准。
根据固态技术协会(Joint Electron Device Engineering Council，JEDEC)制定的标准，ZQ短类型校准的时间周期将遵循以下公式：
其中，ZQcorrection为ZQ校准的最小变量，取决于半导体存储器的设计规定，通常为0.5％；Tsense为电阻的温度相关系数，即单位温度对电阻的影响百分比，由半导体存储器的设计特性确定；Tdrift_rate为温度变化幅度，即单位时间内温度变化值，本实施例中即为阈值/时间周期；Vsense为电阻的电压相关系数，由半导体存储器的设计特性确定，Vdrift_rate为电压变化幅度，即单位时间内电压变化值。
根据以上可知，阈值与ZQ校准的最小变量ZQcorrection、电阻的温度相关系数Tsense、电压变化幅度Vdrift_rate，电阻的电压相关系数Vsense相关。根据设计经验，电压变化对电阻的影响远小于温度变化对电阻的影响，因此本实施例的ZQ校准控制器将不考虑电压，即设Vsense×Vdrift_rate＝0。因此，以上公式可变形为：
ZQcorrection＝Tsense×阈值
根据每个半导体存储器Tsense的不同，阈值介于2～6℃，包含端点值。优选地，本实施例的半导体存储器的Tsense为0.125％，因此可推算阈值为4℃。
作为优选，本实施例的温度控制单元200包括控制子单元250、第一寄存器210、第二寄存器220、计算子单元230和比较子单元240，如图3所示。
第一寄存器210连接于温度传感器100和控制子单元250之间，在控制子单元250的触发下获取和存储温度传感器100所检测的温度值，即半导体存储器的第一温度值。
第二寄存器220连接于温度传感器100和ZQ校准单元300之间，在收到ZQ校准单元300发出的ZQ校准结束的信号时获取和存储温度传感器100所检测的温度值，即半导体存储器的第二温度值。
计算子单元230连接第一寄存器210和第二寄存器220的输出端，用于计算第一温度值与第二温度值的偏差，因此计算子单元230在本实施例中被设计为减法器。
比较子单元240连接于计算子单元230和控制子单元250之间，用于比较上述偏差与阈值，并将比较结果输出给控制子单元250。
控制子单元250连接至第一寄存器210和ZQ校准单元300之间，并且连接比较子单元240的输出端，用于以预设采样周期触发第一寄存器210去获取并存储第一温度值，以及根据比较子单元240的输出结果发送信号给ZQ校准单元300，具体为在第一温度值与第二温度值的偏差超过阈值时发送启动ZQ校准的信号给所述ZQ校准单元300。
需要说明的是，控制子单元250可以直接发送一个启动ZQ校准的信号给ZQ校准单元300，也可以在控制子单元250与ZQ校准单元300之间连接逻辑门260，在第一温度值与第二温度值的偏差超过阈值时，控制子单元250通过逻辑门260，使控制器10的ZQ短类型校准信号ZQCS有效，从而发送启动ZQ短类型校准的信号ZQCS给ZQ校准单元300。
作为本实施例的另一个方面，本实施例还提供一种包括以上所述ZQ校准控制器的半导体存储器，通过增加一个温度控制单元即可实现半导体存储器根据自身温度变化自动启动ZQ校准，实现片上自动调整，减少控制器的编程负担，节省成本和功耗。
作为本实施例的另一个方面，本实施例还提供一种ZQ校准的控制方法，包括：从温度传感器处获取并存储所述半导体存储器的第一温度值和第二温度值，并计算第一温度值和所述第二温度值的偏差，在偏差超过阈值时启动ZQ校准；其中，在预设的采样周期下获取温度传感器所检测的所述半导体存储器的温度，此温度值为第一温度值；在ZQ校准结束时获取所述温度传感器所检测的所述半导体存储器的温度，此温度值为第二温度值。
本方法的实施并不局限于一种硬件/软件架构，以下仅是基于上述ZQ校准控制器的一种实施例，本发明的保护范围并不局限于此。
优选地，如图1和图2所示，本实施例的ZQ校准控制器的控制方法包括：
温度传感器100检测半导体存储器的温度；温度控制单元200获取并存储半导体存储器的第一温度值和第二温度值，并计算第一温度值和第二温度值的偏差，在偏差超过阈值时发送启动ZQ校准的信号给ZQ校准单元300；ZQ校准单元300收到启动ZQ校准的信号时，对半导体存储器进行ZQ校准，并在ZQ校准结束时发送ZQ校准结束的信号给温度控制单元。
其中，温度控制单元200在采样周期下获取温度传感器100所检测的半导体存储器的温度，此温度值为第一温度值；温度控制单元200在收到ZQ校准单元300发送的ZQ校准结束的信号时获取温度传感器100所检测的半导体存储器的温度，此温度值为第二温度值。
作为优选，上述的温度控制单元200获取并存储所述半导体存储器的第一温度值和第二温度值，计算所述第一温度值和所述第二温度值的偏差，在所述偏差超过阈值时发送启动ZQ校准的信号，具体包括：
控制子单元250以上述采样周期触发第一寄存器210从温度传感器100处获取并存储半导体存储器的第一温度值；第二寄存器220在收到ZQ校准单元发出的ZQ校准结束的信号时从温度传感器100处获取并存储半导体存储器的第二温度值；计算子单元230计算第一温度值与第二温度值的偏差并输出给比较子单元240；比较子单元240比较计算子单元230所输出的偏差与阈值，并将比较结果输出给控制子单元250；控制子单元250在所述偏差超过所述阈值时发送启动ZQ校准的信号给ZQ校准单元300。
ZQ校准方法为本领域已知技术，且在上面对ZQ校准控制器的描述中已进行了介绍，在此不再赘述。
需要说明的是，在半导体存储器和ZQ校准单元300都处于空闲状态时，ZQ校准单元300才会响应温度控制单元200所发出的ZQ校准信号对半导体存储器进行ZQ校准。此处所述的半导体存储器的空闲状态和ZQ校准单元300的空闲状态在上面对ZQ校准控制器的描述中已进行了介绍，在此不再赘述。
本发明实施例的ZQ校准的控制方法可根据半导体存储器的自身温度变化自动启动ZQ校准，从而改善输出端口的输出阻值，以维持信号的完整性；本发明实施例的ZQ校准的控制方法能实现片上自动调整，从而减少控制器的编程负担，节省成本和功耗。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到其各种变化或替换，这些都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种半导体存储器的ZQ校准控制器，其特征在于，包括：
温度传感器，用于检测半导体存储器的温度；
温度控制单元，连接于所述温度传感器，用于从所述温度传感器处获取并存储所述半导体存储器的第一温度值和第二温度值，计算所述第一温度值和所述第二温度值的偏差，在所述偏差超过阈值时发送启动ZQ校准的信号；及，
ZQ校准单元，连接于所述温度控制单元，令所述温度控制单元串接于所述温度传感器和所述ZQ校准单元之间，所述ZQ校准单元用于在收到所述温度控制单元启动ZQ校准的信号时，对所述半导体存储器进行ZQ校准，并在ZQ校准结束时发送ZQ校准结束的信号给所述温度控制单元；
其中，所述第一温度值是所述温度控制单元在预设的采样周期下获取的由所述温度传感器所检测的所述半导体存储器的温度；所述第二温度值是所述温度控制单元在收到所述ZQ校准单元发送的ZQ校准结束的信号时获取的所述温度传感器所检测的所述半导体存储器的温度。
2.根据权利要求1所述的ZQ校准控制器，其特征在于，所述温度控制单元包括：第一寄存器、第二寄存器、计算子单元、比较子单元和控制子单元；
所述第一寄存器，连接于所述温度传感器与所述控制子单元之间，用于在所述控制子单元的触发下从所述温度传感器处获取和存储所述第一温度值；
所述第二寄存器，连接于所述温度传感器与所述控制子单元之间，用于在收到所述ZQ校准单元发出的ZQ校准结束的信号时从所述温度传感器处获取和存储所述第二温度值；
所述计算子单元，连接于所述第一寄存器和所述第二寄存器的输出端，用于计算所述第一温度值与所述第二温度值的偏差；
所述比较子单元，连接于所述计算子单元和所述控制子单元之间，用于比较所述偏差与所述阈值，并将比较结果输出给所述控制子单元；及，
所述控制子单元，连接于所述第一寄存器和所述ZQ校准单元之间，用于以所述采样周期触发所述第一寄存器，以及在所述偏差超过所述阈值时发送启动ZQ校准的信号给所述ZQ校准单元。
3.根据权利要求1所述的ZQ校准控制器，其特征在于，所述阈值的设定取决于以下参数的至少之一：ZQ校准的最小变量、电阻的温度相关系数、电压变化幅度、电阻的电压相关系数，所述阈值介于2～6℃，包含端点值。
4.根据权利要求1所述的ZQ校准控制器，其特征在于，在所述半导体存储器和所述ZQ校准单元都处于空闲状态下，所述ZQ校准单元在收到启动ZQ校准的信号时对所述半导体存储器进行ZQ校准。
5.根据权利要求1至4任一项所述的ZQ校准控制器，其特征在于，所述ZQ校准单元对所述半导体存储器进行ZQ校准包括进行第一时长的ZQ长类型校准和进行第二时长的ZQ短类型校准，所述第一时长大于所述第二时长，当ZQ校准单元收到所述温度控制单元发出的启动ZQ校准的信号时，所述ZQ校准单元对所述半导体存储器进行ZQ短类型校准。
6.一种半导体存储器，其特征在于，包括权利要求1所述的ZQ校准控制器。
7.一种用于半导体存储器的ZQ校准控制方法，其特征在于，包括：
从温度传感器处获取并存储所述半导体存储器的第一温度值和第二温度值，并计算所述第一温度值和所述第二温度值的偏差，在所述偏差超过阈值时启动ZQ校准；
其中，在预设的采样周期下获取所述温度传感器所检测的所述半导体存储器的温度，此温度值为第一温度值；在所述ZQ校准结束时获取所述温度传感器所检测的所述半导体存储器的温度，此温度值为第二温度值。
8.根据权利要求7所述的ZQ校准控制方法，其特征在于，所述阈值的设定取决于以下参数的至少之一：ZQ校准的最小变量、电阻的温度相关系数、电压变化幅度、电阻的电压相关系数，所述阈值介于2～6℃，包含端点值。
9.根据权利要求7所述的ZQ校准控制方法，其特征在于，所述方法还包括：在所述半导体存储器和用于执行ZQ校准的装置都处于空闲状态下，才在所述偏差超过阈值时启动ZQ校准。
10.根据权利要求7、8或9所述的ZQ校准控制方法，其特征在于，所述ZQ校准包括：进行第一时长的ZQ长类型校准和进行第二时长的ZQ短类型校准，所述第一时长大于所述第二时长；在所述偏差超过所述阈值时启动的ZQ校准为对所述半导体存储器进行ZQ短类型校准。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810574732.XA CN108447511B (zh) | 2017-08-21 | 2017-08-21 | 半导体存储器及其控制方法 |
| CN201710720585.8A CN107393577B (zh) | 2017-08-21 | 2017-08-21 | 应用于半导体存储器的zq校准控制 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710720585.8A CN107393577B (zh) | 2017-08-21 | 2017-08-21 | 应用于半导体存储器的zq校准控制 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810574732.XA Division CN108447511B (zh) | 2017-08-21 | 2017-08-21 | 半导体存储器及其控制方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107393577A true CN107393577A (zh) | 2017-11-24 |
| CN107393577B CN107393577B (zh) | 2018-06-08 |
Family
ID=60352574
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810574732.XA Active CN108447511B (zh) | 2017-08-21 | 2017-08-21 | 半导体存储器及其控制方法 |
| CN201710720585.8A Active CN107393577B (zh) | 2017-08-21 | 2017-08-21 | 应用于半导体存储器的zq校准控制 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810574732.XA Active CN108447511B (zh) | 2017-08-21 | 2017-08-21 | 半导体存储器及其控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (2) | CN108447511B (zh) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110460306A (zh) * | 2018-05-08 | 2019-11-15 | 爱思开海力士有限公司 | 半导体装置 |
| CN113838494A (zh) * | 2021-08-10 | 2021-12-24 | 至誉科技（武汉）有限公司 | Dram dll时序温度自适应校准方法及系统 |
| WO2022011956A1 (zh) * | 2020-07-17 | 2022-01-20 | 长鑫存储技术有限公司 | 半导体装置 |
| US11264988B2 (en) | 2020-05-19 | 2022-03-01 | Winbond Electronics Corp. | Code shift calculation circuit and method for calculating code shift value |
| CN114520018A (zh) * | 2020-11-18 | 2022-05-20 | 长鑫存储技术有限公司 | 测试方法及测试系统 |
| US11430709B2 (en) | 2020-07-17 | 2022-08-30 | Changxin Memory Technologies, Inc. | Semiconductor device |
| US11462257B2 (en) | 2020-07-17 | 2022-10-04 | Changxin Memory Technologies, Inc. | Semiconductor device |
| US11521661B2 (en) | 2020-07-17 | 2022-12-06 | Changxin Memory Technologies, Inc. | Semiconductor device |
| WO2023279479A1 (zh) * | 2021-07-09 | 2023-01-12 | 长鑫存储技术有限公司 | 一种编译方法、编译电路、模式寄存器和存储器 |
| CN115938424A (zh) * | 2023-03-03 | 2023-04-07 | 长鑫存储技术有限公司 | 一种电阻校准电路、电阻校准方法和存储器 |
| US11810639B2 (en) | 2020-11-18 | 2023-11-07 | Changxin Memory Technologies, Inc. | Test method and test system |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114121058B (zh) | 2020-08-27 | 2023-08-29 | 长鑫存储技术有限公司 | 存储器的调节方法、调节系统以及半导体器件 |
| CN114121096B (zh) | 2020-08-27 | 2024-03-26 | 长鑫存储技术有限公司 | 存储器的调节方法、调节系统以及半导体器件 |
| CN114121072B (zh) * | 2020-08-27 | 2023-12-12 | 长鑫存储技术有限公司 | 存储器的调节方法、调节系统以及半导体器件 |
| CN114121073B (zh) | 2020-08-27 | 2023-09-12 | 长鑫存储技术有限公司 | 存储器的调节方法、调节系统以及半导体器件 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101093715A (zh) * | 2006-06-21 | 2007-12-26 | 英特尔公司 | 带切换控制的热传感器 |
| CN101127234A (zh) * | 2006-08-01 | 2008-02-20 | 英特尔公司 | 存储设备热感器的动态功率控制 |
| CN101264874A (zh) * | 2008-03-12 | 2008-09-17 | 周葛亮 | 一种掺杂合成正极材料磷酸铁锂的方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060236027A1 (en) * | 2005-03-30 | 2006-10-19 | Sandeep Jain | Variable memory array self-refresh rates in suspend and standby modes |
| JP4879555B2 (ja) * | 2005-10-24 | 2012-02-22 | エルピーダメモリ株式会社 | Ｄｌｌ回路及びこれらを備えた半導体装置 |
| KR100862316B1 (ko) * | 2007-03-08 | 2008-10-13 | 주식회사 하이닉스반도체 | 반도체 메모리장치, 반도체 메모리장치의 ｚｑ캘리브래이션동작 제어회로 및 반도체 메모리장치의 ｚｑ캘리브래이션방법 |
| KR101069733B1 (ko) * | 2010-07-02 | 2011-10-04 | 주식회사 하이닉스반도체 | 임피던스 조정 회로 |
-
2017
- 2017-08-21 CN CN201810574732.XA patent/CN108447511B/zh active Active
- 2017-08-21 CN CN201710720585.8A patent/CN107393577B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101093715A (zh) * | 2006-06-21 | 2007-12-26 | 英特尔公司 | 带切换控制的热传感器 |
| CN101127234A (zh) * | 2006-08-01 | 2008-02-20 | 英特尔公司 | 存储设备热感器的动态功率控制 |
| CN101264874A (zh) * | 2008-03-12 | 2008-09-17 | 周葛亮 | 一种掺杂合成正极材料磷酸铁锂的方法 |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110460306A (zh) * | 2018-05-08 | 2019-11-15 | 爱思开海力士有限公司 | 半导体装置 |
| US11264988B2 (en) | 2020-05-19 | 2022-03-01 | Winbond Electronics Corp. | Code shift calculation circuit and method for calculating code shift value |
| US11430709B2 (en) | 2020-07-17 | 2022-08-30 | Changxin Memory Technologies, Inc. | Semiconductor device |
| WO2022011956A1 (zh) * | 2020-07-17 | 2022-01-20 | 长鑫存储技术有限公司 | 半导体装置 |
| US11462257B2 (en) | 2020-07-17 | 2022-10-04 | Changxin Memory Technologies, Inc. | Semiconductor device |
| US11521661B2 (en) | 2020-07-17 | 2022-12-06 | Changxin Memory Technologies, Inc. | Semiconductor device |
| CN114520018A (zh) * | 2020-11-18 | 2022-05-20 | 长鑫存储技术有限公司 | 测试方法及测试系统 |
| WO2022105322A1 (zh) * | 2020-11-18 | 2022-05-27 | 长鑫存储技术有限公司 | 测试方法及测试系统 |
| US11810639B2 (en) | 2020-11-18 | 2023-11-07 | Changxin Memory Technologies, Inc. | Test method and test system |
| CN114520018B (zh) * | 2020-11-18 | 2024-06-07 | 长鑫存储技术有限公司 | 测试方法及测试系统 |
| WO2023279479A1 (zh) * | 2021-07-09 | 2023-01-12 | 长鑫存储技术有限公司 | 一种编译方法、编译电路、模式寄存器和存储器 |
| US12046321B2 (en) | 2021-07-09 | 2024-07-23 | Changxin Memory Technologies, Inc. | Compilation method, compilation circuit, mode register and memory |
| CN113838494A (zh) * | 2021-08-10 | 2021-12-24 | 至誉科技（武汉）有限公司 | Dram dll时序温度自适应校准方法及系统 |
| CN113838494B (zh) * | 2021-08-10 | 2023-02-28 | 至誉科技（武汉）有限公司 | Dram dll时序温度自适应校准方法及系统 |
| CN115938424A (zh) * | 2023-03-03 | 2023-04-07 | 长鑫存储技术有限公司 | 一种电阻校准电路、电阻校准方法和存储器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108447511B (zh) | 2021-03-23 |
| CN108447511A (zh) | 2018-08-24 |
| CN107393577B (zh) | 2018-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107393577B (zh) | 应用于半导体存储器的zq校准控制 | |
| US9484079B2 (en) | Memory device and memory system including the same | |
| US11694736B2 (en) | Apparatuses and methods for setting a duty cycle adjuster for improving clock duty cycle | |
| US8117483B2 (en) | Method to calibrate start values for write leveling in a memory system | |
| US9214232B2 (en) | Methods and apparatuses for calibrating data sampling points | |
| TWI604444B (zh) | 以計數器為基礎實現的溫控刷新 | |
| TWI632554B (zh) | 記憶體測試方法 | |
| CN110993002B (zh) | 用于改进动态随机存取存储器(dram)中组件可靠性的系统和方法 | |
| KR20190042774A (ko) | 입력 버퍼에서의 오프셋 전압 조정 장치 | |
| US20150092510A1 (en) | Method and Apparatus for Amplifier Offset Calibration | |
| US11562781B1 (en) | Memory devices with low pin count interfaces, and corresponding methods and systems | |
| US7675316B2 (en) | Semiconductor memory device including on die termination circuit and on die termination method thereof | |
| EP3176790A2 (en) | Non-volatile memory (nvm) with endurance control | |
| US20180188959A1 (en) | Memory Module With Integrated Training | |
| US11955162B2 (en) | Apparatuses and methods for input receiver circuits and receiver masks for same | |
| CN207052298U (zh) | 应用于半导体存储器的zq校准控制 | |
| US20150092889A1 (en) | Method and Apparatus for Calibrating an Input Interface | |
| JP5143512B2 (ja) | メモリ制御装置 | |
| US10622054B2 (en) | Using runtime reverse engineering to optimize DRAM refresh | |
| US8254185B2 (en) | Semiconductor device for generating internal voltage and memory system including the semiconductor device | |
| WO2014112509A1 (ja) | 出力信号生成装置、半導体装置および出力信号生成方法 | |
| US8416631B2 (en) | Internal voltage generator circuit and semiconductor memory device using the same | |
| KR20170000625A (ko) | 메모리 장치 및 이를 포함하는 메모리 시스템 | |
| US10579759B2 (en) | Apparatus for modeling resistive memory devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20180930 Address after: 230000 room 630, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Patentee after: Changxin Storage Technology Co., Ltd. Address before: 230000 room 526, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Patentee before: Ever power integrated circuit Co Ltd |