CN112881962A - 校准装置 - Google Patents

校准装置 Download PDF

Info

Publication number
CN112881962A
CN112881962A CN202110274807.4A CN202110274807A CN112881962A CN 112881962 A CN112881962 A CN 112881962A CN 202110274807 A CN202110274807 A CN 202110274807A CN 112881962 A CN112881962 A CN 112881962A
Authority
CN
China
Prior art keywords
pull
circuit
units
comparator
resistance value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110274807.4A
Other languages
English (en)
Inventor
吴瑞仁
砂永登志男
陈卓凡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Times Full Core Storage Technology Co ltd
Original Assignee
Cecil Business Mission Technology Holdings Ltd
Jiangsu Advanced Memory Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cecil Business Mission Technology Holdings Ltd, Jiangsu Advanced Memory Technology Co Ltd filed Critical Cecil Business Mission Technology Holdings Ltd
Priority to CN202110274807.4A priority Critical patent/CN112881962A/zh
Priority to US17/239,709 priority patent/US11621024B2/en
Publication of CN112881962A publication Critical patent/CN112881962A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14—Time supervision arrangements, e.g. real time clock
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)

Abstract

本案揭露一种校准装置，是用以校准记忆体。校准装置包含输入端、第一上拉电路及第一比较器。输入端用以耦接外部电阻。第一上拉电路耦接于输入端，并用以接收电源供应电压。第一上拉电路包含多个第一上拉单元，这些第一上拉单元彼此并联。第一比较器耦接于输入端。第一比较器用以接收相应于电源供应电压的比例电压，并输出第一控制信号至该些第一上拉单元，使得该些第一上拉单元中每一者的电阻值相等于外部电阻的电阻值。本案实施例提供一种校准装置，通过校准装置对记忆体进行校准，以使记忆体与外部装置阻抗匹配，借以改善记忆体输出的高频信号产生反射的状况。

Description

校准装置
技术领域
本案是有关于一种校准装置，且特别是有关于一种用以校准记忆体的校准装置。
背景技术
随着科技的进展，双倍数据率同步动态随机存取记忆体(Double Data RateSynchronous Dynamic Random Access Memory,DDR SDRAM)被广泛地应用于电子产品中。由于DDR是采用高频信号，倘若未对DDR进行校准，使DDR与外部装置阻抗匹配，则可能导致DDR输出的高频信号产生反射的状况。
发明内容
本案内容的一技术态样是关于一种校准装置，是用以校准记忆体。校准装置包含输入端、第一上拉电路及第一比较器。输入端用以耦接外部电阻。第一上拉电路耦接于输入端，并用以接收电源供应电压。第一上拉电路包含多个第一上拉单元，这些第一上拉单元彼此并联。第一比较器耦接于输入端。第一比较器用以接收相应于电源供应电压的比例电压，并输出第一控制信号至该些第一上拉单元，使得该些第一上拉单元中每一者的电阻值相等于外部电阻的电阻值。
在一实施例中，第一比较器将比例电压负回授至输入端，第一上拉电路根据比例电压及第一控制信号进行调整，使得该些第一上拉单元中每一者的电阻值相等于外部电阻的电阻值。
在一实施例中，校准装置还包含第二上拉电路、第一下拉电路及第二比较器。第二上拉电路用以接收第一控制信号及电源供应电压，且第二上拉电路包含多个第二上拉单元，这些第二上拉单元彼此并联。第一下拉电路与第二上拉电路耦接于第一节点，且第一下拉电路包含至少一第一下拉单元。第二比较器用以接收相应于电源供应电压的比例电压，并提供比例电压至第一节点，且输出第二控制信号至至少第一下拉单元，使得该些第二上拉单元中每一者的电阻值相等于外部电阻的电阻值，且使第一下拉电路电阻值相等于外部电阻的电阻值。
在一实施例中，第二比较器将该比例电压负回授至第一节点，第二上拉电路根据比例电压及第一控制信号进行调整，使得该些第二上拉单元中每一者的电阻值相等于外部电阻的电阻值。
在一实施例中，第二比较器将比例电压负回授至第一节点，第一下拉电路根据比例电压及第二控制信号进行调整，使得第一下拉电路的电阻值相等于外部电阻的电阻值。
在一实施例中，至少一第一下拉单元的数量为多个，该些第一下拉单元彼此并联，其中第二比较器输出第二控制信号至该些第一下拉单元，使得该些第一下拉单元并联后的等效电阻值相等于外部电阻的电阻值。
在一实施例中，校准装置还包含第三上拉电路及第二下拉电路。第三上拉电路用以接收电源供应电压。第二下拉电路与第三上拉电路耦接于第二节点。第一比较器输出第一控制信号至第三上拉电路，使得第三上拉电路的电阻值相等于外部电阻的电阻值，其中第二比较器输出第二控制信号至第二下拉电路，使得第二下拉电路的电阻值相等于外部电阻的电阻值。
在一实施例中，第二节点的电压为相应于电源供应电压的比例电压。
在一实施例中，第二下拉电路包含多个第二下拉单元，该些第二下拉单元彼此并联，其中第二比较器输出第二控制信号至该些第二下拉单元，使得该些第二下拉单元并联后的等效电阻值相等于外部电阻的电阻值。
在一实施例中，比例电压为电源供应电压的10％～90％。
因此，根据本案的技术内容，本案实施例提供一种校准装置，通过校准装置对记忆体进行校准，以使记忆体与外部装置阻抗匹配，借以改善记忆体输出的高频信号产生反射的状况。此外，相较于一般采用数字控制的电路，需要一段时间就输出校准信号(例如几秒输出一次校准信号)以对记忆体进行校准，本案采用模拟式的电路来校准上拉单元及下拉单元的电阻，因此，本案得以持续且即时地进行校准。再者，相较于一般采用数字控制的电路具有量化误差(quantization error)，本案采用模拟式的电路来进行校准则不会有量化误差的问题。
附图说明
为让本揭露的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的说明如下：
图1是依照本揭露一实施例绘示一种校准装置的示意图；
图2是依照本揭露一实施例绘示一种如图1所示的校准装置的上拉电路示意图；
图3是依照本揭露一实施例绘示一种如图1所示的校准装置的下拉电路示意图。
根据惯常的操作方式，图中各种特征与元件并未依比例绘制，其绘制方式是为了以最佳的方式呈现与本揭露相关的具体特征与元件。此外，在不同附图间，以相同或相似的元件符号来指称相似的元件/部件。
具体实施方式
为了使本揭示内容的叙述更加详尽与完备，下文针对了本案的实施态样与具体实施例提出了说明性的描述；但这并非实施或运用本案具体实施例的唯一形式。实施方式中涵盖了多个具体实施例的特征以及用以建构与操作这些具体实施例的方法步骤与其顺序。然而，亦可利用其他具体实施例来达成相同或均等的功能与步骤顺序。
除非本说明书另有定义，此处所用的科学与技术词汇的含义与本案所属技术领域中具有通常知识者所理解与惯用的意义相同。此外，在不和上下文冲突的情形下，本说明书所用的单数名词涵盖该名词的复数型；而所用的复数名词时亦涵盖该名词的单数型。
图1是依照本揭露一实施例绘示一种校准装置100的示意图。校准装置100是用以对记忆体(图中未示)进行校准。此校准装置100包含输入端IN、第一上拉电路110及第一比较器120。
如图所示，输入端IN用以耦接外部电阻Ro。第一上拉电路110耦接于输入端IN，并用以接收电源供应电压VDDQ。第一上拉电路110包含多个第一上拉单元111、113、115、117，这些第一上拉单元111、113、115、117彼此并联。在一实施例中，第一上拉单元111、113、115、117彼此并联的结构可参阅图2。
请继续参阅图1，第一比较器120的一输入端耦接于输入端IN，第一比较器120的另一输入端用以接收相应于电源供应电压VDDQ的比例电压N*VDDQ，并由第一比较器120的输出端提供第一控制信号Sp至第一上拉电路110的第一上拉单元111、113、115、117，使得第一上拉单元111、113、115、117中每一者的电阻值相等于外部电阻Ro的电阻值。
举例而言，校准装置100可设置于记忆体中(on chip)，外部电阻Ro可为一精确的校准电阻。当进行记忆体校准时，将外部电阻Ro耦接于校准装置100的输入端IN。此时，由于第一比较器120负回授连接的虚短路的特性，第一比较器120所接收的比例电压N*VDDQ会传送至输入端IN，使输入端IN的电压值处于N*VDDQ。此外，第一比较器120输出第一控制信号Sp至第一上拉电路110，第一上拉电路110根据比例电压N*VDDQ及第一控制信号Sp进行调整，使得第一上拉电路110的第一上拉单元111、113、115、117中每一者的电阻值相等于外部电阻Ro的电阻值。
假设外部电阻Ro的值为240欧姆(Ω)，且比例电压为0.8VDDQ，当外部电阻Ro耦接于输入端IN时，第一比较器120将比例电压0.8VDDQ负回授至输入端IN，使输入端IN的电压值处于0.8VDDQ。此时，第一上拉电路110根据电源供应电压VDDQ、比例电压0.8VDDQ及第一控制信号Sp进行调整，使得第一上拉电路110的第一上拉单元111、第一上拉单元113、第一上拉单元115及第一上拉单元117的电阻值皆为240欧姆，因此，第一上拉单元111、113、115、117中每一者的电阻值相等于外部电阻的电阻值240欧姆。然而，本案不以图1所示的实施例为限，其仅用以例示性地绘示本案的实现方式之一。在不脱离本案的精神的状况下，当可使用其余适合的外部电阻及适合的比例电压来实施本案，举例而言，比例电压可为电源供应电压的10％～90％，端视实际需求而定。
在一实施例中，第一上拉单元111可以图中左下角的电路111来加以实现。第一上拉单元111可包含晶体管T11、T12以及电阻R11，晶体管T11、T12彼此串联，电阻R11并联于晶体管T11。晶体管T11用以接收第一控制信号Sp以调整第一上拉单元111的电阻值。
请继续参阅图1，校准装置100还包含第二上拉电路130、第一下拉电路140及第二比较器150。第二上拉电路130用以接收第一控制信号Sp及电源供应电压VDDQ，且第二上拉电路130包含多个第二上拉单元131、133、135、137，这些第二上拉单元131、133、135、137彼此并联。第二上拉电路130与第一下拉电路140耦接于第一节点N1，且第一下拉电路140包含至少第一下拉单元141。第二比较器150的第一端用以接收相应于电源供应电压VDDQ的比例电压N*VDDQ，第二比较器150采负回授连接，使其第二端提供比例电压N*VDDQ至第一节点N1，且第二比较器150输出第二控制信号Sn到至少第一下拉单元141，使得第二上拉单元131、133、135、137中每一者的电阻值相等于至少第一下拉单元141的电阻值。在一实施例中，至少第一下拉单元141的电阻值等于外部电阻Ro的电阻值。
举例而言，当进行记忆体校准而将外部电阻Ro耦接于校准装置100的输入端IN时，如前所述，第一比较器120会产生第一控制信号Sp并传送到第二上拉电路130。此外，由于第二比较器150虚短路的特性，第二比较器150所接收的比例电压N*VDDQ会传送至第一节点N1，使第一节点N1的电压值处于N*VDDQ，第二上拉电路130根据比例电压N*VDDQ及第一控制信号Sp进行调整，使得第二上拉单元131、133、135、137中每一者的电阻值相等于外部电阻Ro的电阻值。此外，第二比较器150输出第二控制信号Sn到第一下拉电路140，第一下拉电路140根据比例电压N*VDDQ及第二控制信号Sn进行调整，使得第一下拉电路140的至少第一下拉单元141的电阻值相等于外部电阻Ro的电阻值。
假设外部电阻Ro的值为250欧姆(Ω)，比例电压为0.8VDDQ，当外部电阻Ro耦接于输入端IN时，第二比较器150将比例电压0.8VDDQ负回授至第一节点N1，使第一节点N1的电压值处于0.8VDDQ。此时，第二上拉电路130根据电源供应电压VDDQ、比例电压0.8VDDQ及第一控制信号Sp进行调整，使得第二上拉电路130的第二上拉单元131、第二上拉单元133、第二上拉单元135及第二上拉单元137的电阻值皆为240欧姆，因此，第二上拉单元131、133、135、137中每一者的电阻值相等于外部电阻的电阻值240欧姆。此外，第一下拉电路140根据比例电压0.8VDDQ及第二控制信号Sn进行调整，使得第一下拉电路140的至少一第一下拉单元141的电阻值为240欧姆，相等于外部电阻的电阻值240欧姆。
在一实施例中，第一下拉单元141可以图中右下角的电路141来加以实现。第一下拉单元141可包含晶体管T41、T42以及电阻R41，晶体管T41、T42彼此串联，电阻R41并联于晶体管T41。晶体管T41用以接收第二控制信号Sn以调整第一下拉单元141的电阻值。
图3是依照本揭露一实施例绘示一种如图1所示的校准装置100的下拉电路140示意图。如图所示，第一下拉单元141的数量可为多个，这些第一下拉单元141、143、145、147彼此并联。第二比较器150输出第二控制信号Sn至第一下拉单元141、143、145、147，使得第一下拉单元141、143、145、147并联后的等效电阻相等于外部电阻Ro的电阻值。
请参阅图1，在一实施例中，校准装置100还包含第三上拉电路160及第二下拉电路170。第三上拉电路160用以接收电源供应电压VDDQ。第二下拉电路170与第三上拉电路160耦接于第二节点N2。第一比较器120输出第一控制信号Sp至第三上拉电路160，使得第三上拉电路160的电阻值相等于第二上拉电路130的电阻值。第二比较器150输出第二控制信号Sn到第二下拉电路170，使得第二下拉电路170的电阻值相等于外部电阻Ro的电阻值。
在一实施例中，由于第三上拉电路160及第二下拉电路170皆处在相同于前述上拉电路110、130及下拉电路140的偏压状态，因此，第二节点N2的电压为相应于电源供应电压VDDQ的比例电压N*VDDQ。在一实施例中，比例电压为0.8VDDQ。
请一并参阅图1及图3，第二下拉电路170亦可如图3所示包含多个第二下拉单元，这些第二下拉单元彼此并联。第二比较器150输出第二控制信号Sn至第二下拉电路170的第二下拉单元，使得第二下拉电路170的第二下拉单元并联后的等效电阻相等于外部电阻Ro的电阻值。
由上述本案实施方式可知，应用本案具有下列优点。本案实施例提供一种校准装置，通过校准装置对记忆体进行校准，以使记忆体与外部装置阻抗匹配，借以改善记忆体输出的高频信号产生反射的状况。此外，相较于一般采用数字控制的电路，需要一段时间就输出校准信号(例如几秒输出一次校准信号)以对记忆体进行校准，本案采用模拟式的电路来校准上拉单元及下拉单元的电阻，因此，本案得以持续且即时地进行校准。再者，相较于一般采用数字控制的电路具有量化误差(quantization error)，本案采用模拟式的电路来进行校准则不会有量化误差的问题。
虽然上文实施方式中揭露了本案的具体实施例，然其并非用以限定本案，本案所属技术领域中具有通常知识者，在不悖离本案的原理与精神的情形下，当可对其进行各种更动与修饰，因此本案的保护范围当以附随权利要求书所界定的范围为准。

Claims (10)

1.一种校准装置，用以校准一记忆体，其特征在于，包含：
一输入端，用以耦接一外部电阻；
一第一上拉电路，耦接于该输入端，并用以接收一电源供应电压，包含：
多个第一上拉单元，该些第一上拉单元彼此并联；
一第一比较器，耦接于该输入端，其中该第一比较器用以接收相应于该电源供应电压的一比例电压，并输出一第一控制信号至该些第一上拉单元，使得该些第一上拉单元中每一者的电阻值相等于该外部电阻的电阻值。
2.如权利要求1所述的校准装置，其特征在于，该第一比较器将该比例电压负回授至该输入端，该第一上拉电路根据该比例电压及该第一控制信号进行调整，使得该些第一上拉单元中每一者的电阻值相等于该外部电阻的电阻值。
3.如权利要求1所述的校准装置，其特征在于，还包含：
一第二上拉电路，用以接收该第一控制信号及该电源供应电压，包含：
多个第二上拉单元，该些第二上拉单元彼此并联；
一第一下拉电路，与该第二上拉电路耦接于一第一节点，包含：
至少一第一下拉单元；
一第二比较器，用以接收相应于该电源供应电压的该比例电压，并提供该比例电压至该第一节点，且输出一第二控制信号至该至少一第一下拉单元，使得该些第二上拉单元中每一者的电阻值相等于该外部电阻的电阻值，且使该第一下拉电路电阻值相等于该外部电阻的电阻值。
4.如权利要求3所述的校准装置，其特征在于，该第二比较器将该比例电压负回授至该第一节点，该第二上拉电路根据该比例电压及该第一控制信号进行调整，使得该些第二上拉单元中每一者的电阻值相等于该外部电阻的电阻值。
5.如权利要求3所述的校准装置，其特征在于，该第二比较器将该比例电压负回授至该第一节点，该第一下拉电路根据该比例电压及该第二控制信号进行调整，使得该第一下拉电路的电阻值相等于该外部电阻的电阻值。
6.如权利要求3所述的校准装置，其特征在于，该至少一第一下拉单元的数量为多个，该些第一下拉单元彼此并联，其中该第二比较器输出该第二控制信号至该些第一下拉单元，使得该些第一下拉单元并联后的等效电阻值相等于该外部电阻的电阻值。
7.如权利要求3所述的校准装置，其特征在于，还包含：
一第三上拉电路，用以接收该电源供应电压；
一第二下拉电路，与该第三上拉电路耦接于一第二节点；
其中该第一比较器输出该第一控制信号至该第三上拉电路，使得该第三上拉电路的电阻值相等于该外部电阻的电阻值，其中该第二比较器输出该第二控制信号至该第二下拉电路，使得该第二下拉电路的电阻值相等于该外部电阻的电阻值。
8.如权利要求7所述的校准装置，其特征在于，该第二节点的电压为相应于该电源供应电压的该比例电压。
9.如权利要求7所述的校准装置，其特征在于，该第二下拉电路包含多个第二下拉单元，该些第二下拉单元彼此并联，其中该第二比较器输出该第二控制信号至该些第二下拉单元，使得该些第二下拉单元并联后的等效电阻值相等于该外部电阻的电阻值。
10.如权利要求1所述的校准装置，其特征在于，该比例电压为该电源供应电压的10％～90％。
CN202110274807.4A 2021-03-15 2021-03-15 校准装置 Pending CN112881962A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110274807.4A CN112881962A (zh) 2021-03-15 2021-03-15 校准装置
US17/239,709 US11621024B2 (en) 2021-03-15 2021-04-26 Calibration device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110274807.4A CN112881962A (zh) 2021-03-15 2021-03-15 校准装置

Publications (1)

Publication Number Publication Date
CN112881962A true CN112881962A (zh) 2021-06-01

Family

ID=76041878

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110274807.4A Pending CN112881962A (zh) 2021-03-15 2021-03-15 校准装置

Country Status (2)

Country Link
US (1) US11621024B2 (zh)
CN (1) CN112881962A (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4916699B2 (ja) * 2005-10-25 2012-04-18 エルピーダメモリ株式会社 Ｚｑキャリブレーション回路及びこれを備えた半導体装置
US7692446B2 (en) * 2006-08-24 2010-04-06 Hynix Semiconductor, Inc. On-die termination device
KR100879782B1 (ko) * 2007-06-26 2009-01-22 주식회사 하이닉스반도체 온 다이 터미네이션 장치 및 이를 포함하는 반도체메모리장치
KR100932548B1 (ko) * 2007-12-11 2009-12-17 주식회사 하이닉스반도체 온 다이 터미네이션 장치의 캘리브래이션 회로
JP2011187115A (ja) * 2010-03-08 2011-09-22 Elpida Memory Inc 半導体装置
KR20170143127A (ko) * 2016-06-20 2017-12-29 삼성전자주식회사 터미네이션 저항을 보정하는 반도체 메모리 장치 및 그것의 터미네이션 저항 보정 방법
KR20210012558A (ko) * 2019-07-25 2021-02-03 삼성전자주식회사 출력 드라이버 회로의 저항을 조절하는 캘리브레이션 회로, 이를 포함하는 메모리 장치 및 그 동작방법
KR20210077976A (ko) * 2019-12-18 2021-06-28 에스케이하이닉스 주식회사 임피던스 조정회로 및 이를 포함하는 반도체 장치

Also Published As

Publication number Publication date
US20220293142A1 (en) 2022-09-15
US11621024B2 (en) 2023-04-04

Similar Documents

Publication Publication Date Title
US7528626B2 (en) Semiconductor memory device with ZQ calibration circuit
US7893710B2 (en) Termination circuit and impedance matching device including the same
US7135884B1 (en) Voltage mode transceiver having programmable voltage swing and external reference-based calibration
US7034567B2 (en) Semiconductor devices with reference voltage generators and termination circuits configured to reduce termination mismatch
US6661250B2 (en) Programmable impedance control circuit
JP5165877B2 (ja) 電子回路及び制御方法
US7443193B1 (en) Techniques for providing calibrated parallel on-chip termination impedance
US7888963B2 (en) Apparatus for controlling on-die termination
US7804323B2 (en) Impedance matching circuit and semiconductor memory device with the same
KR100886644B1 (ko) 온 다이 터미네이션 장치의 캘리브래이션 회로
US7728619B1 (en) Circuit and method for cascading programmable impedance matching in a multi-chip system
US7902859B2 (en) Input/output circuitry with compensation block
US20100188116A1 (en) Impedance adjusting circuit
US11626874B2 (en) Termination calibration scheme using a current mirror
US20170077927A1 (en) Resistance calibration method and related calibration system
CN116959542A (zh) 校准电路、存储器及校准方法
US7084662B1 (en) Variable impedance output driver
JP4450554B2 (ja) 全二重通信システムにおける受信機インピーダンスの較正装置
EP1190420B1 (en) Method and apparatus for testing an impedance-controlled input/output (i/o) buffer in a highly efficient manner
US6922074B2 (en) ASIC architecture for active-compensation of a programmable impedance I/O
CN215297645U (zh) 校准装置
CN112881962A (zh) 校准装置
US8362870B2 (en) Impedance calibration circuit with uniform step heights
KR20090022043A (ko) 온 다이 터미네이션 장치의 캘리브래이션 회로
US9825613B1 (en) Resistor calibration system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 802, unit 4, floor 8, building 2, yard 9, FengHao East Road, Haidian District, Beijing

Applicant after: Beijing times full core storage technology Co.,Ltd.

Applicant after: Cecil business mission Technology Holdings Ltd.

Address before: 223300 No. 601 East Changjiang Road, Huaiyin District, Huaian City, Jiangsu Province

Applicant before: JIANGSU ADVANCED MEMORY TECHNOLOGY Co.,Ltd.

Applicant before: Cecil business mission Technology Holdings Ltd.

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20221129

Address after: 802, unit 4, floor 8, building 2, yard 9, FengHao East Road, Haidian District, Beijing

Applicant after: Beijing times full core storage technology Co.,Ltd.

Address before: Room 802, unit 4, floor 8, building 2, yard 9, FengHao East Road, Haidian District, Beijing 100094

Applicant before: Beijing times full core storage technology Co.,Ltd.

Applicant before: Cecil business mission Technology Holdings Ltd.