JP5615367B2 - 高分解能出力ドライバ - Google Patents
高分解能出力ドライバ Download PDFInfo
- Publication number
- JP5615367B2 JP5615367B2 JP2012529003A JP2012529003A JP5615367B2 JP 5615367 B2 JP5615367 B2 JP 5615367B2 JP 2012529003 A JP2012529003 A JP 2012529003A JP 2012529003 A JP2012529003 A JP 2012529003A JP 5615367 B2 JP5615367 B2 JP 5615367B2
- Authority
- JP
- Japan
- Prior art keywords
- impedance
- driver
- equalization
- output
- control value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0005—Modifications of input or output impedance
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017581—Coupling arrangements; Interface arrangements programmable
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
- H03M1/1057—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
- H03M1/1061—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values using digitally programmable trimming circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0278—Arrangements for impedance matching
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
- H04L25/0286—Provision of wave shaping within the driver
- H04L25/0288—Provision of wave shaping within the driver the shape being matched to the transmission line
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03343—Arrangements at the transmitter end
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
- H03M1/745—Simultaneous conversion using current sources as quantisation value generators with weighted currents
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Theoretical Computer Science (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Description
本願は、2009年9月14日出願の米国仮特許出願第61/242,319号「Fine Granularity Voltage−Mode Transmitter Equalizer」の優先権を請求し、参照することによって本明細書に組み込む。
・最小差動要素サブドライバ206のコンダクタンス(したがって、サイズ)、Gduは、一様要素サブドライバ実装における単位コンダクタンス、Guuの約2倍である。
・いずれか2つの最近傍サイズ差動要素サブドライバ(すなわち、Gi−Gi−1)間の差動コンダクタンスは、所望の等化ステップに対応するコンダクタンス以下である。
・それぞれ、同一数の差動要素サブドライバを有する、差動要素サブドライバの排他的組み合わせは、等化範囲内の1つのステップから次のステップへと、インクリメントコンダクタンス値を実装するために使用されてもよい(例えば、図2Bに示されるように、差動要素サブドライバ0および1は、所与の等化ステップに対応するコンダクタンスに影響を及ぼすように選択される、または連動され、差動要素サブドライバ2および4は、次に高いステップのコンダクタンスに影響を及ぼすように選択される)。
・所与の状態における選択信号(すなわち、マルチプレクサ制御信号)の数は、単調に漸化し、等化範囲を通して、漸化に影響を及ぼす(すなわち、差動要素サブドライバが、対応する選択信号のアサーションに応答して、等化器スタックに割り当てられると仮定すると、示される13の等化器ステップのそれぞれに対してアサートされた選択信号の数は、1、1、2、2、2、3、3、4、4、4、5、5、6であって、対照的に、等化器制御値内のアサートされたビットの数は、1、1、2、1、2、2、3、1、2、2、3、2、3、3、4と、非単調に漸化する)。
・N差動要素サブドライバのいずれかのサブセットkを選択する自由は、kが、1とNとの間の略中間(すなわち、k=N/2)、したがって、分解能が最も重要となる傾向にある、量子化範囲の中心である時、最高分解能(すなわち、最大数の組み合わせ)を提供する、N−choose−k関数に影響を及ぼす。
・いくつかの実装では、図2Bに示されるものを含め、量子化範囲の両極における分解能は、犠牲になる場合がある。
・いくつかの実装では、図2Bに示されるものを含め、差動要素サブドライバのコンダクタンスの和は、量子化範囲に一致する、またはそれに対応する(すなわち、N*GNOMは、量子化範囲に対応するネットコンダクタンスである、GRANGEに等しい、または略等しい)。
・インクリメント等化調節(すなわち、等化器量子化)は、連続セットの差動要素サブドライバ(すなわち、メインからポストタップデータへ)を割り当てることによって達成され、各サブドライバは、所望の等化ステップサイズに対応するコンダクタンスより実質的に大きいコンダクタンスに寄与し、いずれか2つの連続的に選択されたセットの差動要素サブドライバ間のコンダクタンスの差異は、所望の等化ステップサイズに略一致する(ポストタップデータに割り当てられる、一様サイズの要素の数をインクリメントすることによって達成されるインクリメント等化とは対照的)
・最小要求負荷要素、G0コンダクタンス(したがって、サイズ)は、一様要素実装における最小要求負荷要素、Gu−elのサイズの約2倍である。
・いずれか2つの最近傍サイズ差動要素サブドライバ(すなわち、Gi−Gi−1)間の差動コンダクタンスは、インピーダンス較正ステップのコンダクタンス以下である。
・それぞれ、同一数の差動要素サブドライバを有する、差動要素サブドライバの排他的組み合わせは、インピーダンス較正範囲内の1つのステップから次のステップへと、インクリメントコンダクタンス値を実装するために使用されてもよい(例えば、図3Bに示されるように、差動要素サブドライバ0および1は、イネーブルにされ、他はすべて、所与のインピーダンス較正ステップに対応するコンダクタンスに影響を及ぼすようにディセーブルされ、差動要素サブドライバ2および4は、イネーブルにされ、他はすべて、次に高いステップのコンダクタンスに影響を及ぼすようにディセーブルにされる)
・所与の状態におけるイネーブル信号(すなわち、マルチプレクサ制御信号)の数は、単調に漸化し、インピーダンス較正範囲を通して、漸化に影響を及ぼす(すなわち、差動要素が、対応するイネーブル信号のアサーションに応答して、出力ドライバの出力ノードへの信号に寄与するようにイネーブルにされると仮定すると、示される13のインピーダンス較正ステップのそれぞれに対してアサートされたイネーブル信号の数は、1、1、2、2、2、3、3、4、4、4、5、5、6であって、対照的に、インピーダンス制御値のアサートされたビットの数は、1、1、2、1、2、2、3、1、2、2、3、2、3、3、4と、非単調に漸化する)。
・N差動要素サブドライバのいずれかのサブセットkを選択する自由は、kが、1とNとの間の略中間(すなわち、k=N/2)、したがって、プロセス変動が最も統計的に減少する可能性が高い、量子化範囲の中心である時、最高分解能(すなわち、最大数の組み合わせ)を提供する、N−choose−k関数に影響を及ぼす。
・いくつかの実装では、図3Bに示されるものを含め、量子化範囲の両極における分解能は、犠牲になる場合がある。
・いくつかの実装では、図3Bに示されるものを含め、差動要素サブドライバのコンダクタンスの和は、量子化範囲に一致する(すなわち、N*GNOMは、量子化範囲に対応するネットコンダクタンスである、GRANGEに等しい、または略等しい)。
・インクリメントインピーダンス較正ステップは、連続セットの差動要素サブドライバをイネーブルにする(すなわち、所与のセットの差動要素サブドライバをオフに切り替え、後続セットの差動要素サブドライバをオンに切り替える)ことによって達成され、各差動要素サブドライバは、所望の較正ステップサイズに対応するコンダクタンスより実質的に大きいコンダクタンスを有し、いずれか2つの連続的に選択されたセットの差動要素サブドライバ間のコンダクタンスの差異は、所望のインピーダンス較正ステップサイズに略一致する(一様要素サブドライバのイネーブルにされる数をインクリメントすることによって達成される、インクリメントインピーダンス較正とは対照的)
(k/(N−k))*[1+N/(G*k*(N−k))*sumk(Δi)]、
(「*」は、乗算を示し、sumk()は、総和関数であって、この場合、サブセットのk差動負荷要素内に含まれるΔi値のそれぞれを加算する)、RPD/RPU値の最大の別個の数量は、各順列和k(Δi)が別個であることを保証することによって、最大限にされてもよいことになる。一実施形態では、かかる別個のセットの順列は、Δi=2iΔであるように(Δは、単位コンダクタンス差異である)、Δiに対してバイナリ加重を使用することによって達成される。非ゼロ和のΔiを有する配設では、負荷要素コンダクタンス、Giは、(G+Δi)*G/(N*G+(2N−1))と再記述されてもよい。この場合、Giは、Δi=2iΔ−(2N−1)/Nであって、したがって、Δi=2iΔ(n=1、…、n−2)、ΔN−1=−2N−1+1であるように、正確な総コンダクタンス(または、インピーダンス)をもたらすように正規化されてもよい。
Claims (26)
- 集積回路素子内で使用するための出力ドライバであって、
信号出力ノードに並列に連結される、複数のインピーダンス較正信号ドライバであって、前記インピーダンス較正信号ドライバの各イネーブルにされた1つが、第1のデータ入力に対応する個別の出力信号伝達電流に寄与するように、インピーダンス制御値に基づいて、選択的に、イネーブルにされる、インピーダンス較正ドライバと、
前記複数のインピーダンス較正信号ドライバと並列に、前記信号出力ノードに連結される、複数の等化信号ドライバであって、第1および第2のサブセットの前記複数のインピーダンス較正信号ドライバは、等化制御値に従って、前記インピーダンス制御値に関わらず、選択され、前記第1のサブセットの前記複数の等化信号ドライバはそれぞれ、前記第1のデータ入力に対応する個別の出力信号伝達電流に寄与する一方、前記第2のサブセットの前記複数の等化信号ドライバはそれぞれ、第2のデータ入力に対応する個別の出力信号伝達電流に寄与する、等化信号ドライバと、
を備える、出力ドライバ。 - 前記インピーダンス較正信号ドライバはそれぞれ、他の前記インピーダンス較正信号ドライバのそれぞれと異なり、前記インピーダンス制御値をインクリメントすることによって達成可能な出力ドライバインピーダンスの段階的インクリメントより実質的に小さくなるように設定される、インピーダンスを有する、請求項1に記載の出力ドライバ。
- 前記インピーダンス較正信号ドライバのうちの1つは、前記インピーダンス制御値をインクリメントすることによって達成可能な前記出力ドライバインピーダンスの段階的インクリメントに実質的に等しい、インピーダンスを有する、請求項1に記載の出力ドライバ。
- 前記等化信号ドライバはそれぞれ、他の等化信号ドライバのいずれかによって寄与される前記出力信号伝達電流と意図的に異なり、前記等化制御値をインクリメントすることによって達成される前記出力ドライバ電流の段階的インクリメントより実質的に大きい、個別の出力信号伝達電流に寄与する、請求項1に記載の出力ドライバ。
- 前記等化信号ドライバのうちの1つは、前記等化制御値をインクリメントすることによって達成される前記出力ドライバ電流の段階的インクリメントに実質的に等しい、信号伝達電流に寄与する、請求項1に記載の出力ドライバ。
- 前記インピーダンス制御値は、インピーダンス較正信号ドライバの数未満である、ある数の構成ビットを有し、前記出力ドライバは、前記インピーダンス制御値を、インピーダンス較正信号ドライバの数に等しい、ある数の構成ビットを有する、イネーブル値に変換するための第1の復号論理をさらに備える、請求項1に記載の出力ドライバ。
- 前記イネーブル値は、少なくとも1つの他の出力ドライバのインピーダンスを制御するため、前記少なくとも1つの他の出力ドライバに供給される、請求項6に記載の出力ドライバ。
- 前記第1の復号論理は、その中に記憶された複数のイネーブル値を有する、ルックアップテーブルを備える、請求項6に記載の出力ドライバ。
- 前記等化制御値は、等化信号ドライバの数未満である、ある数の構成ビットを有し、前記出力ドライバは、前記等化制御値を、等化信号ドライバの数と等しい、ある数の構成ビットを有する、選択値に変換するための第2の復号論理をさらに備える、請求項6に記載の出力ドライバ。
- 集積回路素子内で使用するための出力ドライバであって、前記出力ドライバは、信号出力ノードに並列に連結され、前記出力ドライバのインピーダンスを、第1のインピーダンス制御値をインクリメントすることによって達成可能な出力ドライバインピーダンスの段階的インピーダンスインクリメント内で調整可能にする、第1の複数のインピーダンス較正信号ドライバを備え、前記第1の複数のインピーダンス較正信号ドライバの各インピーダンス較正信号ドライバは、前記段階的インピーダンスインクリメントより実質的に小さい、インピーダンスを有する、出力ドライバ。
- 前記出力ドライバは、前記第1のインピーダンス制御値に従って、サブセットの前記第1の複数のインピーダンス較正信号ドライバをイネーブルにするように構成され、前記出力ドライバは、第1のデータソースまたは第2のデータソースのいずれかから、前記イネーブルにされたサブセットの前記第1の複数のインピーダンス較正信号ドライバによって出力されるデータビットを選択するためのマルチプレクサをさらに備える、請求項10に記載の出力ドライバ。
- 前記信号出力ノードに並列に連結される、第2の複数のインピーダンス較正信号ドライバをさらに備え、前記第1の複数のインピーダンス較正信号ドライバは、等化信号ドライバ内に第1のサブドライバを構成し、前記第2の複数のインピーダンス較正信号ドライバは、前記等化信号ドライバ内に第2のサブドライバを構成する、請求項10に記載の出力ドライバ。
- 等化制御値を受信するための入力をさらに備え、前記等化制御値の第1のビットは、イネーブルにされたサブセットの前記第1の複数のインピーダンス較正信号ドライバによって出力される、第1のデータビットまたは第2のデータビットのいずれかを選択するために、前記第1のサブドライバに供給され、前記等化制御値の第2のビットは、イネーブルにされたサブセットの前記第2の複数のインピーダンス較正信号ドライバによって出力される、前記第1のデータビットまたは前記第2のデータビットのいずれかを選択するために、前記第2のサブドライバに供給される、請求項12に記載の出力ドライバ。
- それぞれ、前記第1のインピーダンス制御値および第2のインピーダンス制御値を受信するための第1および第2のインピーダンス制御入力をさらに備え、前記第1のインピーダンス制御値は、前記イネーブルにされたサブセットの前記第1の複数のインピーダンス較正信号ドライバを選択し、前記第2のインピーダンス制御値は、前記イネーブルにされたサブセットの前記第2の複数のインピーダンス較正信号ドライバを選択する、請求項13に記載の出力ドライバ。
- 集積回路素子内の出力ドライバを動作させる方法であって、
選択的に、インピーダンス制御値に応答して、インピーダンス較正信号ドライバをイネーブルにし、前記出力ドライバの所望のインピーダンスを確立し、前記インピーダンス較正信号ドライバは、前記出力ドライバの出力ノードと並列に連結されることと、
選択された第1および第2のサブセットの複数の等化信号ドライバを、第1および第2の伝送データソースのうちの個別の1つに連結し、前記出力ドライバの所望の等化設定を確立し、前記複数の等化信号ドライバはそれぞれ、前記インピーダンス較正信号ドライバと並列に、前記出力ノードに連結され、前記第1および第2のサブセットの前記複数の等化信号ドライバは、前記インピーダンス制御値の状態に関わらず、選択されることと、
を含む、方法。 - 選択的に、等化信号ドライバを、第1の伝送データソースまたは第2の伝送データソースに連結することは、前記標的等化電圧に対応する、出力等化電圧を発生させるように、等化制御値を調節することを含む、請求項15に記載の方法。
- 前記選択された第1および第2のサブセットの等化信号ドライバを、第1および第2のデータソースのうちの個々の1つに連結することは、
所望の等化電圧と第1の等化設定の結果、生成された等化電圧の比率に対応する、スケール係数を判定することと、
前記スケール係数に従って、前記等化信号ドライバに供給される等化制御値をスケーリングすることと、
を含む、請求項15に記載の方法。 - 選択的に、等化信号ドライバを、第1の伝送データソースまたは第2の伝送データソースのいずれかに連結することは、前記インピーダンス制御値と前記インピーダンス制御値の最大可能値の比率に従って、前記等化信号ドライバに供給される等化制御値をスケーリングすることを含む、請求項15に記載の方法。
- 集積回路素子内の出力ドライバを動作させる方法であって、
第1のインピーダンス制御値をインクリメントすることと、
選択的に、インピーダンス較正信号ドライバの個別の組み合わせをイネーブルにすることであって、インピーダンス較正信号ドライバの各イネーブルにされた組み合わせは、前記インピーダンス較正信号ドライバの他のイネーブルにされた組み合わせと異なる出力ドライバインピーダンスをもたらし、各インピーダンス較正信号ドライバは、前記インピーダンス制御値をインクリメントすることによって達成可能な出力ドライバインピーダンスの段階的インピーダンスインクリメントより実質的に小さい、個々のインピーダンスを有する、ことと、
を含む、方法。 - 選択的に、前記インピーダンス制御値をインクリメントすることに応答して、インピーダンス較正信号ドライバの個別の組み合わせをイネーブルにすることは、前記インピーダンス制御値の各インクリメントに応答して、個別のイネーブル値をルックアップすることを含み、各イネーブル値は、インピーダンス較正信号ドライバの前記組み合わせのうちの個別の1つに対応する、請求項19に記載の方法。
- 前記イネーブル値は、前記インピーダンス制御値より多くの構成ビットを備える、請求項20に記載の方法。
- 前記インピーダンス制御値は、インピーダンス較正信号ドライバの数より少ない構成ビットを備え、前記イネーブル値は、インピーダンス較正信号ドライバの数と一致する、ある数の構成ビットを備える、請求項20に記載の方法。
- 集積回路素子内で使用するための出力ドライバであって、前記出力ドライバは、信号出力ノードに並列に連結され、前記出力ドライバの等化設定を、等化制御値をインクリメントすることに応答して、段階的等化インクリメント内で調節可能にする、複数の等化信号ドライバを備え、前記複数の等化信号ドライバの各等化信号ドライバは、前記段階的等化インクリメントのうちの所与の1つより実質的に大きい、等化寄与を生成する、出力ドライバ。
- 第1のデータソースまたは第2のデータソースのいずれかから、イネーブルにされたサブセットの前記複数の等化信号ドライバによって出力されるデータビットを選択するためのマルチプレクサをさらに備える、請求項23に記載の出力ドライバ。
- 前記複数の等化信号ドライバと並列に前記信号出力ノードに連結される、複数のインピーダンス較正信号ドライバをさらに備える、請求項23に記載の出力ドライバ。
- 集積回路素子であって、
第1のインピーダンス制御値をインクリメントするための手段と、
選択的に、インピーダンス較正信号ドライバの個別の組み合わせをイネーブルにする手段であって、インピーダンス較正信号ドライバの各イネーブルにされた組み合わせは、インピーダンス較正信号ドライバの他のイネーブルにされた組み合わせと異なる出力ドライバインピーダンスをもたらし、各インピーダンス較正信号ドライバは、前記インピーダンス制御値をインクリメントすることによって達成可能な出力ドライバインピーダンスの段階的インピーダンスインクリメントより実質的に小さい、個々のインピーダンスを有する、手段と、
を備える、集積回路素子。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US24231909P | 2009-09-14 | 2009-09-14 | |
US61/242,319 | 2009-09-14 | ||
PCT/US2010/048826 WO2011032178A2 (en) | 2009-09-14 | 2010-09-14 | High resolution output driver |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013504950A JP2013504950A (ja) | 2013-02-07 |
JP5615367B2 true JP5615367B2 (ja) | 2014-10-29 |
Family
ID=43733146
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012529003A Active JP5615367B2 (ja) | 2009-09-14 | 2010-09-14 | 高分解能出力ドライバ |
Country Status (5)
Country | Link |
---|---|
US (1) | US8531206B2 (ja) |
EP (1) | EP2478637B1 (ja) |
JP (1) | JP5615367B2 (ja) |
CN (1) | CN102742158B (ja) |
WO (1) | WO2011032178A2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010111619A2 (en) | 2009-03-27 | 2010-09-30 | Rambus, Inc. | Voltage mode transmitter equalizer |
US9184748B2 (en) * | 2011-12-30 | 2015-11-10 | Stmicroelectronics International N.V. | Adaptive buffer |
WO2014026223A1 (en) * | 2012-08-13 | 2014-02-20 | University Of South Australia | System and method for analog to digital conversion |
CN105683846B (zh) | 2013-08-29 | 2018-11-16 | 格罗方德半导体公司 | 用于电压调节器的通栅强度校准技术 |
CN104467802B (zh) * | 2014-11-21 | 2017-12-19 | 中国科学院微电子研究所 | 一种应用于高速接口的阻抗校正电路 |
JP7154130B2 (ja) * | 2016-09-15 | 2022-10-17 | ソニーセミコンダクタソリューションズ株式会社 | 送信装置、およびシステム |
US10728060B2 (en) * | 2018-09-28 | 2020-07-28 | Teletrx Co. | Two-step feed-forward equalizer for voltage-mode transmitter architecture |
US11153129B1 (en) * | 2020-06-01 | 2021-10-19 | International Business Machines Corporation | Feedforward equalizer with programmable roaming taps |
US11621038B2 (en) * | 2021-07-21 | 2023-04-04 | Micron Technology, Inc. | Driver for non-binary signaling |
CN113595948B (zh) * | 2021-08-03 | 2023-10-24 | 上海橙科微电子科技有限公司 | 应用于光通信的可配置激光驱动器均衡位置的均衡电路 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5001484A (en) * | 1990-05-08 | 1991-03-19 | Triquint Semiconductor, Inc. | DAC current source bias equalization topology |
US5254883A (en) * | 1992-04-22 | 1993-10-19 | Rambus, Inc. | Electrical current source circuitry for a bus |
US5396245A (en) | 1993-01-21 | 1995-03-07 | Linear Technology Corporation | Digital to analog converter |
US5457407A (en) * | 1994-07-06 | 1995-10-10 | Sony Electronics Inc. | Binary weighted reference circuit for a variable impedance output buffer |
US6049300A (en) | 1998-03-11 | 2000-04-11 | Lucent Technologies Inc. | Differential resistor-string digital to analog converter |
US6194924B1 (en) * | 1999-04-22 | 2001-02-27 | Agilent Technologies Inc. | Multi-function controlled impedance output driver |
US6304201B1 (en) * | 2000-01-24 | 2001-10-16 | Analog Devices, Inc. | Precision digital-to-analog converters and methods having programmable trim adjustments |
US6624670B2 (en) | 2001-03-21 | 2003-09-23 | Texas Instruments Incorporated | High speed voltage mode differential digital output driver with edge-emphasis and pre-equalization |
EP1257102A1 (en) | 2001-05-11 | 2002-11-13 | Telefonaktiebolaget L M Ericsson (Publ) | Digital line driver circuit operable with and without pre-emphasis |
US7292629B2 (en) * | 2002-07-12 | 2007-11-06 | Rambus Inc. | Selectable-tap equalizer |
US7109759B2 (en) | 2003-05-23 | 2006-09-19 | Avago Technologies Fiber Ip (Singapore) Pte.Ltd. | Voltage mode current-assisted pre-emphasis driver |
CN1710808A (zh) * | 2004-06-17 | 2005-12-21 | 瑞昱半导体股份有限公司 | 阻抗校正电路及方法 |
US20060066350A1 (en) * | 2004-09-27 | 2006-03-30 | Chen Fred F | Equalizing driver circuit and method of operating same |
EP2375662B1 (en) | 2005-01-20 | 2018-09-26 | Rambus Inc. | High-speed signaling systems with adaptable pre-emphasis and equalization |
US7227382B1 (en) * | 2005-02-01 | 2007-06-05 | Advanced Micro Devices, Inc. | Transmit based equalization using a voltage mode driver |
US7389194B2 (en) * | 2005-07-06 | 2008-06-17 | Rambus Inc. | Driver calibration methods and circuits |
JP4916699B2 (ja) * | 2005-10-25 | 2012-04-18 | エルピーダメモリ株式会社 | Zqキャリブレーション回路及びこれを備えた半導体装置 |
US7307447B2 (en) * | 2005-10-27 | 2007-12-11 | International Business Machines Corporation | Self series terminated serial link transmitter having segmentation for amplitude, pre-emphasis, and slew rate control and voltage regulation for amplitude accuracy and high voltage protection |
US7368902B2 (en) | 2005-10-28 | 2008-05-06 | International Business Machines Corporation | Impedance calibration for source series terminated serial link transmitter |
US7646215B2 (en) * | 2008-03-24 | 2010-01-12 | Sony Corporation | Efficient method for implementing programmable impedance output drivers and programmable input on die termination on a bi-directional data bus |
KR20090121470A (ko) * | 2008-05-22 | 2009-11-26 | 주식회사 하이닉스반도체 | 임피던스 교정 회로를 포함하는 반도체 메모리 장치 |
WO2010111619A2 (en) | 2009-03-27 | 2010-09-30 | Rambus, Inc. | Voltage mode transmitter equalizer |
KR101145333B1 (ko) * | 2010-05-31 | 2012-05-15 | 에스케이하이닉스 주식회사 | 임피던스 조절 장치 |
-
2010
- 2010-09-14 CN CN201080041133.3A patent/CN102742158B/zh active Active
- 2010-09-14 EP EP10816291.8A patent/EP2478637B1/en active Active
- 2010-09-14 WO PCT/US2010/048826 patent/WO2011032178A2/en active Application Filing
- 2010-09-14 US US13/391,383 patent/US8531206B2/en active Active
- 2010-09-14 JP JP2012529003A patent/JP5615367B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013504950A (ja) | 2013-02-07 |
US20120147944A1 (en) | 2012-06-14 |
EP2478637B1 (en) | 2018-03-07 |
EP2478637A2 (en) | 2012-07-25 |
CN102742158A (zh) | 2012-10-17 |
CN102742158B (zh) | 2016-10-19 |
WO2011032178A3 (en) | 2011-07-28 |
WO2011032178A2 (en) | 2011-03-17 |
EP2478637A4 (en) | 2015-03-18 |
US8531206B2 (en) | 2013-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5615367B2 (ja) | 高分解能出力ドライバ | |
JP6316927B2 (ja) | 双対ストリングデジタルアナログコンバータ(dac)、ならびに関連する回路、システムおよび方法 | |
CN202634471U (zh) | 电压模式发射器均衡器 | |
US7002500B2 (en) | Circuit, apparatus and method for improved current distribution of output drivers enabling improved calibration efficiency and accuracy | |
US6888482B1 (en) | Folding analog to digital converter capable of calibration and method thereof | |
JP3828667B2 (ja) | デジタル/アナログ変換器 | |
US8054302B2 (en) | Digital to analog converter with minimum area and source driver having the same | |
US9118317B2 (en) | Transmitter swing control circuit and method | |
US7532063B2 (en) | Apparatus for generating reference voltage in semiconductor memory apparatus | |
JP4316866B2 (ja) | 能動終端抵抗値較正回路、メモリチップ及び能動終端抵抗較正方法 | |
US8907832B2 (en) | Polarity compensating dual-string digital-to-analog converters (DACs), and related circuits, systems, and methods | |
US6833729B2 (en) | Semiconductor device with impedance calibration function | |
JP2007121288A (ja) | 電子回路装置、較正装置製造方法、および反転回路較正方法 | |
WO2006026063A2 (en) | Method and system for adaptively controlling output driver impedance | |
CN111427812B (zh) | 计算机闪存设备物理接口的阻抗校准电路及校准控制方法 | |
JP4299419B2 (ja) | デジタルアナログ変換回路 | |
WO2013191823A1 (en) | Resistor-2resistor (r-2r)digital-to-analog converter with partial resistor network reconfiguration | |
CN116682476A (zh) | 阻抗校准电路和存储器 | |
US9374064B1 (en) | Micro-step resistance networks | |
KR100933670B1 (ko) | 캘리브래이션 회로 및 집적회로 | |
US7427935B2 (en) | Apparatus and method of generating reference voltage of semiconductor integrated circuit | |
US9973204B1 (en) | Resistor string digital to analog converter | |
JP2004080238A (ja) | D/aコンバータ及び自動補正方法 | |
US10756744B1 (en) | Linearity improvement for segmented R-DACs | |
CN117375613A (zh) | 一种多通道电流舵dac中电流源阵列的校准电路和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130906 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140207 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140507 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140514 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140603 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140811 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140909 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5615367 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |