KR100639452B1 - 전자 부품의 실장 구조, 전기 광학 장치, 전자 기기 및 전자 부품의 실장 방법 - Google Patents

전자 부품의 실장 구조, 전기 광학 장치, 전자 기기 및 전자 부품의 실장 방법 Download PDF

Info

Publication number
KR100639452B1
KR100639452B1 KR1020040065970A KR20040065970A KR100639452B1 KR 100639452 B1 KR100639452 B1 KR 100639452B1 KR 1020040065970 A KR1020040065970 A KR 1020040065970A KR 20040065970 A KR20040065970 A KR 20040065970A KR 100639452 B1 KR100639452 B1 KR 100639452B1
Authority
KR
South Korea
Prior art keywords
bump electrode
terminal
electronic component
resin
substrate
Prior art date
Application number
KR1020040065970A
Other languages
English (en)
Other versions
KR20050021248A (ko
Inventor
사이토아츠시
다나카슈이치
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20050021248A publication Critical patent/KR20050021248A/ko
Application granted granted Critical
Publication of KR100639452B1 publication Critical patent/KR100639452B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H01B1/24—Conductive material dispersed in non-conductive organic material the conductive material comprising carbon-silicon compounds, carbon or silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0133—Elastomeric or compliant polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dispersion Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Wire Bonding (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

범프 전극과 기판측 단자 사이의 도전 접속 상태의 신뢰성을 높이는 동시에, 저 비용으로 구성할 수 있는 전자 부품의 실장 구조를 제공하기 위해서, 본 발명의 전자 부품의 실장 구조는, 범프 전극(121B)을 갖는 전자 부품(121)을 단자(111bx)를 갖는 기판(111)에 실장한 전자 부품의 실장 구조로서, 범프 전극(121B)은 내부 수지(121Ba)를 코어로 하여 그 표면을 도체막(121Bb)으로 덮은 구조를 갖고, 범프 전극(121B)은 단자(111bx)에 대하여 직접 도전 접촉하고 있고, 또한 탄성 변형하여 기판(111)에 면 접촉하고 있으며, 범프 전극(121B)과 단자(111bx)의 도전 접점 부분의 주위에는 밀봉 수지(122)가 충전되어 범프 전극(121B)과 단자(111bx)를 유지하고 있는 것을 특징으로 한다.

Description

전자 부품의 실장 구조, 전기 광학 장치, 전자 기기 및 전자 부품의 실장 방법{MOUNTING STRUCTURE OF ELECTRONIC COMPONENT, ELECTRO-OPTIC DEVICE, ELECTRONIC EQUIPMENT, AND METHOD FOR MOUNTING ELECTRONIC COMPONENT}
도 1은 본 발명에 따른 실시예의 액정 표시 장치의 구조를 모식적으로 나타내는 개략 사시도,
도 2는 본 발명에 따른 실시예의 실장 구조를 확대하여 나타내는 확대 단면도,
도 3은 실장 전의 구조를 더욱 확대하여 나타내는 확대 단면도,
도 4는 실장 후의 구조를 더욱 확대하여 나타내는 확대 단면도,
도 5는 실장 후의 도전 접촉면의 형상을 나타내는 평면도,
도 6은 범프 전극의 탄성 변형량 Δt 및 꼭대기부의 폭 w의 가압력 P 의존성을 나타내는 그래프,
도 7은 다른 형상의 범프 전극을 나타내는 확대 단면도,
도 8은 다른 형상의 범프 전극을 갖는 실장 구조를 나타내는 확대 단면도,
도 9는 다른 형상의 범프 전극을 갖는 실장 구조의 도전 접촉면을 나타내는 평면도,
도 10은 열 팽창량의 차 Δα·t·ΔT의 온도 T 의존성을 나타내는 그래프,
도 11은 종래의 실장 구조를 나타내는 확대 단면도,
도 12는 전기 광학 장치를 구비한 전자 기기의 표시 제어계를 나타내는 개략 구성도,
도 13은 전자 기기의 개략 사시도.
도면의 주요 부분에 대한 부호의 설명
100 : 액정 표시 장치 110 : 액정 패널
111, 112 : 기판 111a, 112a : 전극
111b, 112b, 111c : 배선 111d : 입력 배선
111bx, 111cx, 111dx : 단자 121 : 전자 부품(IC 칩)
121B : 범프 전극 121Ba : 내부 수지
121Bb : 도전막 122 :밀봉 수지
본 발명은 전자 부품의 실장 구조, 전기 광학 장치, 전자 기기 및 전자 부품의 실장 방법에 관한 것으로서, 특히, 유리 기판 상에 형성된 투명 도전체로 구성된 단자에 범프를 구비한 전자 부품을 실장하는 경우에 바람직한 실장 구조 및 실 장 방법에 관한 것이다.
종래부터, 각종 전자 기기에 탑재되는 회로 기판이나 액정 표시 장치 등에 있어서, 반도체 IC 등의 전자 부품을 실장하는 기술이 이용되고 있다. 예컨대, 액정 표시 장치에는, 액정 패널을 구동하기 위한 액정 구동용 IC 칩이 실장된다. 이 액정 구동용 IC 칩은, 액정 패널을 구성하는 유리 기판에 직접 실장되는 경우도 있고, 또한, 액정 패널에 실장되는 플렉서블 기판(FPC) 상에 실장되는 경우도 있다. 전자에 의한 실장 구조는 COG(Chip On Glass) 구조라고 불리고, 후자는 COF(Chip On FPC) 구조라고 불린다.
COG 구조의 액정 표시 장치를 제조하는 경우에 있어서의 IC 칩의 실장 공정에서는, 도 11에 도시하는 바와 같이 도전성 입자(22a)를 열 경화성 수지(22b) 안에 분산시킨 이방성 도전막(ACF : Anisotropic Conductive Film)(22)을 거쳐서 액정 구동용 IC 칩(21)을 유리 기판(11) 상의 투명 도전체로 구성된 ITO 단자(11bx, 11dx)의 배열 부분 상에 배치하고, 가열하면서 가압함으로써 액정 구동용 IC 칩(21)에 마련된 금속 범프 전극(21B)을 유리 기판 상의 ITO 단자(11bx, 11dx)에 대하여 상기 도전성 입자(22a)를 사이에 두고 도전 접촉한 상태로 하고, 이 도전 접촉 상태가 경화된 열 경화성 수지(22b)에 의해서 유지되도록 한다.
통상, 액정 구동용 IC 칩(21)의 금속 범프 전극(21B)과, 유리 기판(11) 상의 ITO 단자(11bx, 11dx) 사이의 도전 접속 상태의 신뢰성을 높이기 위해서는, 양자 사이에 개재하는 도전성 입자(22a)가 다소 가압되어 탄성 변형된 상태로 될 필요가 있다. 이것은, 온도 변화에 의해 열 경화성 수지(22b)가 다소 열 팽창하더라도 도 전성 입자(22a)를 사이에 둔 도전 접촉 상태가 유지되도록 해야 하기 때문이다. 그런데, 일반적으로, 도전 접속 상태의 신뢰성을 향상시키기에 충분한 도전성 입자(22a)의 탄성 변형량을 확보하는 것은 대단히 어렵다. 이 때문에, 도전 접속 상태의 신뢰성을 높이는 방법으로서, 도전 고무로 이루어지는 도전성 입자를 이용하는 것이 알려져 있다(예컨대, 특허 문헌 1 참조).
[특허문헌 1] 일본국 특허 공개 평성 제5-182516호 공보
그러나, 최근의 액정 표시 장치의 고선명화나 색채화 등에 의해서 금속 범프 전극(21B)이나 ITO 단자(11bx, 11dx)의 형성 피치는 작아지고 있고, 이에 따라 인접 전극 사이 또는 인접 단자 사이의 단락을 방지하기 위해서 상기 도전성 입자(22a)의 입자 직경도 또한 작아지고 있다. 이 때문에, ACF(22)의 비용이 비싸져, 제조 비용을 상승시키는 동시에, 도전성 입자(22a)의 탄성 변형량을 충분히 확보하는 것이 점점 더 어려워지기 때문에, 온도 변화에 대한 전기적 신뢰성의 확보가 곤란해지고 있다. 또한, 상술한 도전 고무로 이루어지는 도전성 입자를 이용하는 방법에서는, 상기한 바와 같이 작은 형성 피치에 적합하도록 도전 고무를 미세한 직경으로 형성하는 것은 더욱 어려우며, 이에 따라 제조 비용이 더욱 상승한다고 하는 문제점이 있다.
그래서, 본 발명은, 상기 과제를 해결하기 위해서 이루어진 것으로서, 범프 전극과 기판측 단자 사이의 도전 접속 상태의 신뢰성을 높이는 동시에, 저 비용으 로 구성할 수 있는 전자 부품의 실장 구조를 제공하는 것에 목적이 있다. 또한, 이 전자 부품의 실장 구조를 이용하는 것에 의해, 높은 전기적 신뢰성과 낮은 제조 비용을 양립시킨 전기 광학 장치를 제공하는 것을 목적으로 한다.
상술한 목적을 달성하기 위해서, 발명자 등은 여러 가지의 검토 결과, 탄성을 갖는 내부 수지를 코어로 하여, 그 표면을 도체막으로 덮은 범프 전극을 형성함으로써, 범프 전극과 기판측 단자의 도전 접속 상태의 신뢰성을 높일 수 있고, 또한 저 비용으로 형성할 수 있는 전자 부품의 실장 구조를 실현할 수 있는 것을 알아내었다.
즉, 본 발명에 따른 전자 부품의 실장 구조는, 범프 전극을 갖는 전자 부품을 단자를 갖는 기판에 실장한 전자 부품의 실장 구조로서, 상기 범프 전극은 내부 수지를 코어로 하여 그 표면을 도체막으로 덮은 구조를 갖고, 상기 범프 전극은 상기 단자에 대하여 직접 도전 접촉하고 있고 또한 탄성 변형하여 상기 기판에 면 접촉하고 있으며, 상기 범프 전극과 상기 단자의 도전 접점 부분의 주위에는 밀봉 수지가 충전되어 상기 범프 전극과 상기 단자를 유지하고 있는 것을 특징으로 한다.
이와 같이, 범프 전극은 탄성을 갖는 내부 수지를 코어로 하고 있는 것에 의해, 기판 상의 단자에 대하여 가압함으로써 용이하게 가압되어 탄성 변형 상태로 된다. 그리고, 범프 전극의 탄성 변형 상태는, 도전 접점 부분의 주위에 충전된 밀봉 수지에 의해서 유지된 상태가 된다. 이와 같이 탄성 변형하면서 기판과 범프 전극이 면 접촉하기 때문에, 항상 범프 전극은 기판에 대하여 복원력(반발력)이 발생하게 되고, 도전 접촉 상태가 확보되어, 높은 전기적 신뢰성을 얻을 수 있다. 또한, 이 실장 구조에서는 이방성 도전막 또는 이방성 도전 접착제와 같은 비싼 재료를 이용할 필요가 없기 때문에, 제조 비용의 저감에 기여할 수 있다.
본 발명에 있어서, 상기 범프 전극은, 상기 단자에 대하여 직접 도전 접촉하고 있고, 또한 +80℃∼+300℃의 온도 범위 내에서 그 접촉 방향으로 가압되어 탄성 변형하고 있는 것을 특징으로 한다.
이와 같이, 범프 전극은, +80℃∼+300℃의 온도 범위 내에서 가압되기 때문에, 내부 수지의 탄성 변형량이 커져 양호하게 탄성 변형 상태가 유지된다. 이에 따라, 도전 접촉 상태가 확보되기 때문에 높은 전기적 신뢰성을 얻을 수 있다.
본 발명에 있어서, 상기 범프 전극은, 상기 단자에 대하여 직접 도전 접촉하고 있고, 또한 적어도 -40℃∼+80℃의 온도 범위 내에서 그 접촉 방향으로 가압되어 탄성 변형하고 있는 것을 특징으로 한다.
이와 같이, 범프 전극은 적어도 -40℃∼+80℃의 온도 범위 내에서 탄성 변형 상태가 유지되기 때문에, 통상의 사용 온도 범위에서 도전 접촉 상태가 확보되어, 높은 전기적 신뢰성을 얻을 수 있다.
본 발명에 있어서, 상기 밀봉 수지의 열 팽창 계수 α′로부터 상기 내부 수지의 열 팽창 계수 α를 감산한 열 팽창 계수차를 Δα로 하고, -40℃∼+80℃의 온도 범위 내에서 설정된 기준 온도 To에서의 상기 내부 수지의 높이를 t로 하고, 상기 기준 온도 To에서의 상기 범프 전극의 탄성 변형량을 Δt로 하고, 온도 T에서 상기 기준 온도 To를 감산한 온도차를 ΔT로 한 경우에, 적어도 -40℃∼+80℃의 온도 범위 내에서, 다음 수학식 1이 성립하는 것이 바람직하다.
Figure 112004037424862-pat00001
이것에 의하면, 온도 변화에 의해서 생기는 높이 t의 내부 수지 및 밀봉 수지의 열 팽창량의 차가 탄성 변형량 Δt 이하로 되기 때문에, 상기 온도 범위에 있어서 온도 변화가 발생하더라도, 범프 전극의 탄성 변형 상태가 유지된다. 또, 열 팽창 계수의 차인 Δα=α′-α가 온도 T에 관해서 의존성을 갖지 않는 경우에는, 상기 식은 Δt>Δα·t·ΔT로 된다.
본 발명에 있어서, 상기 밀봉 수지의 열 팽창 계수 α’는 상기 내부 수지의 열 팽창 계수 α보다도 큰 것이 바람직하다.
이것에 의하면, 밀봉 수지의 열 팽창량이 내부 수지의 열 팽창량과 동등하거나 혹은 그것을 상회하는 것에 의해, 온도가 저하하더라도 범프 전극의 탄성 변형량이 감소되지는 않기 때문에, 범프 전극과 단자의 도전 접촉 상태를 확실히 유지할 수 있다. 따라서, 가열 가압 시보다도 저온인 환경 하에서 전기적 신뢰성을 보다 높일 수 있다. 또한, 이 경우에는, 사용 온도 영역의 최고 온도에서 범프 전극의 탄성 변형량을 확보해 둠으로써, 상기 최고 온도를 하회하는 모든 온도 영역에서 범프 전극의 탄성 변형 상태를 확실히 유지할 수 있다.
본 발명에 있어서, 상기 내부 수지의 열 팽창 계수 α는 상기 밀봉 수지의 열 팽창 계수 α′보다도 크고, 또한, 가열 가압 시에서의 상기 내부 수지의 팽창을 억제하는 반발력이 상기 기준 온도 To에서의 상기 내부 수지의 수축력보다도 큰 것이 바람직하다.
이것에 의하면, 내부 수지의 열 팽창량이 밀봉 수지의 열 팽창량과 동등하거나 혹은 그것을 상회하는 것에 의해, 온도가 상승하더라도 범프 전극의 탄성 변형량이 감소하지 않기 때문에, 범프 전극과 단자와의 도전 접촉 상태를 확실히 유지할 수 있다. 따라서, 고온 환경 하에서 전기적 신뢰성을 보다 높일 수 있다. 또한, 이 경우에는, 사용 온도 영역의 최저 온도에서 범프 전극의 탄성 변형량을 확보해 둠으로써, 상기 최저 온도를 상회하는 모든 온도 영역에서 범프 전극의 탄성 변형 상태를 확실히 유지할 수 있다.
본 발명에 있어서, 상기 내부 수지의 압축 탄성율을 E로 했을 때, 적어도 -40℃∼+80℃의 온도 범위 내에서, 상기 내부 수지의 초기 높이를 t′로 했을 때, 200[MPa]·t′/E>Δt가 성립하는 것이 바람직하다. 이것에 의하면, 왜곡을 ε로 했을 때, 탄성 변형량 Δt로 인한 범프 전극과 기판의 단자 사이의 응력 σ=εE=(Δt/t)E를 200[MPa] 미만으로 유지할 수 있기 때문에, 범프 전극의 탄성 변형량 Δt를 얻는 데 따른 기초 구조의 파괴 등의 불량을 방지할 수 있다.
본 발명에 있어서, 상기 내부 수지에서의 가압 접촉 시의 압축 탄성율 E가 10MPa∼100MPa인 것이 바람직하다. 해당 압축 탄성율(E)이 상기 범위 내이면, 가열 가압 시의 온도 영역(+80℃∼+300℃)에서 탄성 변형 상태를 유지할 수 있는 충분한 탄성 변형량를 얻을 수 있다. 또한, 해당 온도 영역에서는, 변형량이 과대해 지는 데 따른 내부 도체막의 절단 등의 불량이 발생하지 않고, 범프 전극과 단자의 접촉 압력을 충분히 얻을 수 있어, 전기적 신뢰성을 얻을 수 있다. 또한, 변형량을 탄성 변형 범위 내에 있도록 할 수 있다.
본 발명에 있어서, 상기 내부 수지에서의 가압 접촉 시의 압축 탄성율 E가 100MPa∼15000MPa인 것이 바람직하다. 해당 압축 탄성율(E)이 상기 범위 내이면, 통상 사용 온도 영역(-40℃∼+80℃)에서 탄성 변형 상태를 유지할 수 있는 충분한 탄성 변형량 Δt를, 200MPa 미만의 응력을 가하여 확실히 얻을 수 있기 때문에, 전기적 신뢰성의 확보와, 응력 과대에 의한 불량의 회피를 양립할 수 있다. 즉, 압축 탄성율 E가 15000MPa를 넘으면 탄성 변형량 Δt의 확보가 곤란하게 되어, 탄성 변형량 Δt를 확보하기 위해서 필요한 응력이 과대해져 실장 구조의 파괴 등의 불량이 생길 우려가 있다. 반대로, -40℃∼+80℃의 사용 온도 영역에서의 가압 접촉 시의 압축 탄성율 E가 100MPa 미만이 되면, 변형량이 과대해져 내부 수지를 피복하는 도체막이 절단되는 등의 불량이 발생할 우려가 있는 동시에, 범프 전극과 단자의 접촉 압력을 충분히 얻기 어려워져, 도리어 전기적 신뢰성이 저하된다. 또한, 변형량을 탄성 변형 범위 내에 있게 하기도 어렵게 된다.
이 경우에, 내부 수지의 압축 탄성율 E가 100MPa∼3000MPa인 것이 바람직하다. 내부 수지의 압축 탄성율 E가 3000MPa 이하이면, 보다 낮은 하중으로 범프 전극에 충분한 탄성 변형량을 갖게 할 수 있다. 특히, 내부 수지의 압축 탄성율 E는 100MPa∼2000MPa인 것이 여유를 갖는 충분한 탄성 변형량을 얻는 데에 있어서 바람직하다.
본 발명에 있어서, 상기 밀봉 수지가 열 경화성 수지인 것이 바람직하다. 밀봉 수지가 열 경화성 수지인 것에 의해서, 미경화 상태 또는 반경화 상태의 밀봉 수지를 사이에 두고 전자 부품을 기판에 대하여 가압해서 범프 전극을 기판의 단자에 대하여 도전 접촉한 상태로 하고, 이 상태에서 가열함으로써 밀봉 수지를 경화시킬 수 있게 되기 때문에, 범프 전극의 탄성 변형 상태를 확실히 유지할 수 있는 동시에, 그 탄성 변형량을 정확히 설정할 수 있다.
본 발명에 있어서, 상기 기판 및 상기 단자가 투명 소재로 구성되어 있는 것이 바람직하다. 이것에 의하면, 기판의 이면측으로부터 범프 전극과 단자의 도전 접촉면을 시인할 수 있게 되기 때문에, 도전 접촉면의 폭, 형상, 면적 등을 확인함으로써 범프 전극의 탄성 변형량 Δt를 추정할 수 있다. 예컨대, 미리 범프 전극의 접촉 방향의 탄성 변형량 Δt와 상기 도전 접촉면의 폭, 형상, 면적 등과의 관계를 계측해 놓은 것에 의해, 기판의 이면으로부터 도전 접촉면의 폭, 형상, 면적 등을 측정함으로써, 상기 탄성 변형량 Δt를 정확히 추정할 수 있다.
본 발명에 있어서, 상기 기판은 유리 또는 석영으로 구성되고, 상기 단자는 ITO로 구성되어 있는 것이 바람직하다. 이것에 의하면, 기판 표면이 내부 수지와 비교하여 충분히 딱딱하기 때문에 변형되기 어려워, 내부 수지의 탄성 변형량 Δt를 보다 정확히 제어할 수 있게 되는 동시에, 내부 수지의 탄성 변형량 Δt와 전기적 신뢰성의 관계가 보다 명확하게 되기 때문에, 보다 용이하고 또한 확실하게 높은 전기적 신뢰성을 획득할 수 있다.
다음에, 본 발명의 전기 광학 장치는, 상기의 어느 하나에 기재된 전자 부품 의 실장 구조를 갖고, 상기 기판을 구성 요소로 하는 전기 광학 패널을 갖는 것을 특징으로 한다. 이것에 의하면, 전기적 신뢰성이 높은 전기 광학 장치를 구성할 수 있다. 여기서, 전기 광학 장치로서는, 액정 표시 장치로 한정되지 않고, 전계 발광 장치, 유기 전계 발광 장치, 플라즈마 디스플레이 장치, 전기 영동 디스플레이 장치, 전자 방출 소자를 이용한 장치 등을 포함한다.
다음에, 본 발명의 전자 기기는, 상기의 전기 광학 장치와, 해당 전기 광학 장치를 제어하는 제어 수단을 갖는 것을 특징으로 한다.
다음에, 본 발명의 전자 부품의 실장 방법은, 범프 전극을 갖는 전자 부품을, 단자를 갖는 기판에 실장하는 전자 부품의 실장 방법으로서, 상기 범프 전극을, 탄성을 갖는 내부 수지를 코어로 하여 그 표면을 도체막으로 덮은 구조로 형성하고, 상기 범프 전극을 상기 단자에 대하여 직접 도전 접촉시킴과 동시에, 그 접촉 방향으로 가압하여 탄성 변형시켜, 그 가압 상태로 상기 범프 전극과 상기 단자의 도전 접점 부분의 주위에 밀봉 수지를 충전하여, 가압에 의해 발생한 상기 범프 전극의 탄성 변형 상태가 상기 밀봉 수지에 의해 유지되도록 구성하는 것을 특징으로 한다.
본 발명에 있어서, 실장 시의 가압에 의해 상기 범프 전극의 탄성 변형량은 적어도 -40℃∼+80℃의 온도 범위 내에서 상기 범프 전극의 탄성 변형 상태가 유지되는 양으로 하는 것이 바람직하다.
본 발명에 있어서, 상기 범프 전극을 미경화 상태 또는 반경화 상태의 열 경화성 수지로 이루어지는 상기 밀봉 수지를 사이에 두고 상기 단자에 눌리도록 가압 하여, 상기 범프 전극이 상기 단자에 대하여 직접 도전 접촉한 상태로 상기 밀봉 수지를 경화시키는 것이 바람직하다.
본 발명에 있어서, 상기 범프 전극의 형성 공정에서, 상기 범프 전극의 꼭대기부 표면을 평탄하게 형성하는 것이 바람직하다. 이것에 의하면, 범프 전극과 단자의 접촉 면적을 충분히 확보할 수 있으므로, 전기적 신뢰성을 더욱 향상시킬 수 있다.
본 발명에 있어서, 상기 범프 전극의 형성 공정에서, 상기 범프 전극의 꼭대기부 표면을 구면 형상으로 형성하는 것이 바람직하다. 이것에 의하면, 범프 전극의 탄성 변형량 Δt의 변화에 따라 꼭대기부 표면의 접촉면의 면적이 급격히 변화되기 때문에, 해당 접촉면의 폭(직경)이나 면적에 의해서 범프 전극의 탄성 변형량 Δt를 용이하고 또한 정확하게 추정하는 것이 가능해진다. 또한, 범프 전극의 근소한 탄성 변형량에 의해서 충분한 접촉 면적을 얻을 수 있기 때문에, 전기적 신뢰성을 높일 수 있다.
본 발명에 있어서, 상기 기판 및 상기 단자는 투명 소재로 구성되는 것이 바람직하다. 이것에 의해서 기판의 이면측으로부터 범프 전극과 단자의 접촉면을 관찰하는 것이 가능해지기 때문에, 접촉면의 관찰에 의해서 범프 전극의 탄성 변형량을 추정할 수 있고, 이것에 의해서 탄성 변형량의 제어나 관리를 용이하고 또한 정확하게 실행할 수 있다. 여기서, 상기 기판은 유리 또는 석영으로 구성되고, 상기 단자는 ITO로 구성되는 것이 바람직하다. 이것에 의해서, 범프 전극의 탄성 변형량의 정밀도 및 탄성 변형량에 의한 도전 접촉 상태로의 영향 정도를 재현성 좋게 얻을 수 있다.
(전자 부품의 실장 구조 및 전기 광학 장치)
다음에 본 발명의 실시예를 도면에 근거하여 설명한다. 도 1은 본 발명에 따른 전자 부품의 실장 구조 및 전기 광학 장치의 일 실시예인 액정 표시 장치를 나타내는 모식도이다.
도시한 액정 표시 장치(100)는, 액정 패널(110)과, 전자 부품(액정 구동용 IC 칩)(121)을 갖는다. 또한, 필요에 따라서, 도시하지 않은 편광판, 반사 시트, 백 라이트 등의 부대 부재가 적당히 마련된다.
액정 패널(110)은 유리나 플라스틱 등으로 구성되는 기판(111, 112)을 구비하고 있다. 기판(111)과 기판(112)은 서로 대향 배치되고, 도시하지 않은 밀봉재 등에 의해서 서로 접합되어 있다. 기판(111)과 기판(112) 사이에는 도시하지 않은 전기 광학 물질인 액정이 밀봉되어 있다. 기판(111)의 내면 상에는 ITO(Indium Tin Oxide) 등의 투명 도전체로 구성된 전극(111a)이 형성되고, 기판(112)의 내면 상에는 상기 전극(111a)에 대향 배치되는 전극(112a)이 형성되어 있다.
전극(111a)은 동일한 재질로 일체적으로 형성된 배선(111b)에 접속되어 기판(111)에 마련된 기판 연장부(111T)의 내면 상에 인출되어 있다. 기판 연장부(111T)는 기판(111)의 단부에서 기판(112)의 외형보다도 외측으로 연장된 부분이다. 배선(111b)의 선단은 단자(111bx)로 되어있다. 전극(112a)도 마찬가지로 같은 재질로 일체적으로 형성된 배선(112b)에 접속되어, 도시하지 않은 상하 도통부 를 거쳐서 기판(111) 상의 배선(111c)에 도전 접속되어 있다. 이 배선(111c)도 상기와 같은 ITO로 구성되어 있다. 배선(111c)은 기판 연장부(111T) 상에 인출되고, 그 선단은 단자(111cx)로 되어있다. 기판 연장부(111T)의 단연 근방에는 입력 배선(111d)이 형성되고, 그 내 단부는 단자(111dx)가 되고, 단자(111dx)는 상기 단자(111bx, 111cx)와 대향 배치되어 있다. 입력 배선(111d)의 외측 단부는 입력 단자(111dy)로서 구성된다.
기판 연장부(111T) 상에는, 미경화 상태(A 스테이지 상태) 혹은 반경화 상태(B 스테이지 상태)의 열 경화성 수지로 구성되는 밀봉 수지(122)를 사이에 두고 전자 부품(121)이 실장된다. 이 전자 부품(121)은 예컨대 액정 패널(110)을 구동하는 액정 구동용 IC 칩이다. 전자 부품(121)의 하면에는 도시하지 않은 다수의 범프 전극이 형성되어 있고, 이들 범프 전극은 기판 연장부(111T) 상의 단자(111bx, 111cx, 111dx)에 각각 도전 접속된다.
또한, 기판 연장부(111T) 상의 상기 입력 단자(111dy)의 배열 영역에는, 이방성 도전막(124)을 거쳐서 플렉서블 배선 기판(123)이 실장된다. 입력 단자(111dy)는, 플렉서블 배선 기판(123)에 마련된, 각각 대응하는 도시하지 않은 배선에 도전 접속된다. 그리고, 이 플렉서블 배선 기판(123)을 거쳐서 외부에서 제어 신호, 영상 신호, 전원 전위 등이 입력 단자(111dy)에 공급된다. 입력 단자(111dy)에 공급된 제어 신호, 영상 신호, 전원 전위 등은 전자 부품(121)에 입력되고, 여기서 액정 구동용의 구동 신호가 생성되어 액정 패널(110)에 공급된다.
이상과 같이 구성된 본 실시예의 액정 표시 장치(100)에 의하면, 전자 부품 (121)을 거쳐서 전극(111a)과 전극(112a) 사이에 적절한 전압이 인가되는 것에 의해, 양 전극(111a, 112a)이 대향 배치되는 부분에 구성되는 각 화소마다 독립하여 광을 변조시킬 수 있고, 이것에 의해서 액정 패널(110) 내의 화소가 배열된 표시 영역에 소망하는 화상을 형성할 수 있다.
도 2는 상기 액정 표시 장치(100)에서의 전자 부품(121)의 실장 구조를 확대하여 나타내는 확대 부분 단면도이다. 전자 부품(121)의 표면(도시 하면)에는 IC 측 단자로서 복수의 범프 전극(121B)이 마련되고, 그 선단은 상기 기판(111)의 단자(111bx, 111cx, 111dx)(111cx는 도 2에는 나타내지 않음. 도 1참조. 이하 마찬가지 임)에 직접 도전 접촉하고 있다. 범프 전극(121B)과 단자(111bx, 111cx, 111dx) 사이의 도전 접점 부분의 주위에는 열 경화성 수지 등으로 구성되는 경화된 밀봉 수지(122)가 충전되어 있다.
도 3은 전자 부품(121)의 실장 전의 구조를 나타내는 확대 단면도이며, 도 4는 전자 부품(121)의 실장 후의 실장 구조를 나타내는 확대 단면도이다. 전자 부품(121)은 예컨대 실리콘 기판 상에 적절한 회로 구성을 형성하여 이루어지는 집적 회로 칩이다. 전자 부품(121)의 표면(도시 하면) 상에는, 알루미늄 등으로 구성된 단자 전극(121a)이 형성되고, 그 주위에는 SiO2 등의 절연 재료로 구성되는 패시베이션막 등의 보호막(121b)이 형성되어 있다. 즉, 보호막(121b)은 단자 전극(121a)을 노출시킨 상태로 전자 부품(121)의 표면을 피복하고 있다.
상기의 보호막(121b) 상에서의 단자 전극(121a)으로부터 떨어진 위치에는 탄 성을 갖는 내부 수지(범프 코어)(121Ba)가 돌기 형상으로(전자 부품(121)의 표면에서 돌출하도록)형성된다. 이 내부 수지(121Ba)는, 예컨대 보호막(121b)의 표면에 탄성 수지막을 코팅하고, 그 후 에칭 등의 패터닝 처리를 하는 것에 의해 형성할 수 있다. 내부 수지(121Ba)의 표면에는 도전막(121Bb)이 피복되어 있다. 이 도전막(121Bb)은 단자 전극(121a)에 도전 접속되어 있다. 도전막(121Bb)은 Au, Cu, Ni 등의 도전성 금속을 증착하거나 스퍼터링 등에 의해서 성막하여, 적절한 패터닝 처리를 적용함으로써 구성할 수 있다. 또한, Cu, Ni, Al 등으로 구성된 하지의 도전막의 표면을 다시 Au 도금 등으로 피복하여, 도전 접촉성을 높이는 것도 가능하다.
상기한 바와 같이 구성된 내부 수지(121Ba)와 도전막(121Bb)에 의해서, 전자 부품(121)의 표면 상에 돌출하도록 형성된 상기의 범프 전극(121B)이 구성된다. 이 범프 전극(121B)은 표면 상에 사다리꼴 형상으로 돌출 형성되어 있고, 평탄한 꼭대기부(121Bp)를 구비하고 있다. 범프 전극(121B)의 보다 구체적인 형상으로서는, 원추 사다리꼴 형상, 각추 사다리꼴 형상, 원주 형상, 각주 형상 등을 들 수 있다. 여기서, 범프 전극(121B) 중 내부 수지(121Ba)의 높이를 t′, 범프 전극(121B)의 꼭대기부(121Bp)의 폭(혹은 직경)을 w′로 한다.
본 실시예에 있어서, 상기의 범프 전극(121B)은 밀봉 수지(122)를 거쳐서 기판(111) 상의 단자(111bx)에 열 압착된다. 밀봉 수지(122)는 열 경화성 수지이며, 실장 전에는 미경화 상태 또는 반경화 상태로 되어있다. 밀봉 수지(122)가 미경화 상태이면, 실장 전에 전자 부품(121)의 표면(도시 하면) 또는 기판(111)의 표면에 도포하면 좋고, 또한, 밀봉 수지(122)가 반경화 상태이면 필름 형상 또는 시트 형 상으로서 전자 부품(121)과 기판(111) 사이에 삽입하면 좋다. 밀봉 수지(122)로서는 에폭시가 일반적으로 이용되지만, 다른 수지라도 같은 목적을 달성할 수 있는 것이면 좋다.
전자 부품(121)의 실장은, 도시하지 않은 가열 가압 헤드 등을 이용하여 전자 부품(121)을 기판(111) 상에 가열하면서 가압하여 실행한다. 이 때, 도 4에 도시하는 바와 같이 밀봉 수지(122)는 초기에 가열에 의해서 연화되고, 이 연화된 수지를 눌러 헤치도록 하여 범프 전극(121B)의 꼭대기부(121Bp)가 단자(111bx)에 도전 접촉한다. 그리고, 상기의 가압에 의해서 내부 수지(121Ba)가 가압되어 접촉 방향(도시상하 방향)으로 탄성 변형한다. 그리고, 이 상태에서 더욱 가열을 계속하면 밀봉 수지(122)는 가교하여 열 경화하기 때문에, 가압력을 없애더라도 밀봉 수지(122)에 의해서 범프 전극(121B)이 단자(111bx)에 도전 접촉하면서 탄성 변형한 상태로 유지되게 된다. 이렇게 하여 전자 부품(121)이 실장된 후의 내부 수지(121Ba)의 높이 t는 실장 전의 내부 수지의 높이 t′보다도 작아진다. 또한, 실장 후의 범프 전극(121B)의 폭 w는 실장 전의 폭 w′보다도 커진다. 이 때, 실장 후의 범프 전극(121B)은 그 변형 정도가 탄성 변형 범위 내에 있는 것에 의해, 경화한 밀봉 수지(122)에 의해서 전자 부품(121)과 기판(111) 사이에 미치는 압축력이 어떠한 방법에 의해 해제된 경우에는, 실장 전의 형상으로 거의 복귀하는 상태로 있다.
여기서, 유리 등으로 구성되는 기판(111) 및 ITO 등으로 구성되는 단자(111bx)는 모두 투명하기 때문에, 도 5에 도시하는 바와 같이 기판(111)의 이면에 서 범프 전극(121B)의 꼭대기부(121Bp)와 단자(111bx)의 도전 접촉면(S)을 시인할 수 있다. 따라서, 기판(111)의 이면을 관찰함으로써, 실장 후의 범프 전극(121B)의 꼭대기부(121Bp)의 형상이나 폭을 용이하게 알 수 있다. 이 도전 접촉면(S)의 폭은 실장 후의 범프 전극(121B)의 꼭대기부(121Bp)의 폭 w와 같고, 실장 전의 범프 전극(121B)의 꼭대기부(121Bp)의 폭 w′보다도 크다.
통상, 실장 후의 범프 전극(121B)의 꼭대기부(121Bp)의 폭 w와, 내부 수지(121Ba)의 탄성 변형량 Δt= t′-t는, 비례 관계 또는 그 밖의 정의 상관을 갖기 때문에, 폭 w를 측정함으로써 탄성 변형량 Δt를 추정할 수 있다. 다만, 샘플 실장 후에 샘플을 절단하고 그 단면을 현미경 등으로 관찰함으로써 탄성 변형량 Δt를 직접 측정하는 것도 가능하다. 한편, 상기의 탄성 변형량 Δt는 상기 실장 시의 가압력 P를 바꾸는 것에 의해 조정할 수 있다. 도 6에는 실장 시의 가압력(응력) P와, 탄성 변형량 Δt 및 폭 w와의 관계를 나타낸다. 도면 중의 2점 쇄선으로 도시하는 바와 같이, 폭 wx를 구하여 탄성 변형량 Δtx를 추정할 수 있다. 또한, 실장 시의 가압력 P과 탄성 변형량 Δt와의 사이에는 도시 곡선으로 나타내는 바와 같은 관계가 있기 때문에, 미리 이 관계를 측정해 둠으로써, 실장 시의 탄성 변형량 Δt를 가압력 P를 제어함으로써 조정할 수 있다. 또, 상기의 탄성 변형량 Δt는 온도 T에 의해서 변화되기 때문에, 본 명세서에서는 소정 온도(이하, 단지 "기준 온도"라 함) To에서의 탄성 변형량으로 한다. 또한, 실장 시의 온도와 기준 온도는 달라도 되는 것은 물론이며, 그것을 고려하여 실장 시의 가압력 P가 설정된다.
도 7은 상기와는 다른 형상의 범프 전극(121B′)을 나타내는 확대 단면도이다. 이 범프 전극(121B′)의 꼭대기부(121Bp′)는 구면 상의 표면을 구비하고 있는 점에서 상기 실시예와는 다르지만, 그 밖의 구성은 모두 동일하기 때문에, 동일 부분의 설명은 생략한다. 이 범프 전극(121B′)은 전체로서 반구 형상을 갖고 있다. 또, 전체로서 반원통 형상으로 구성되어 있더라도 좋다. 이 범프 전극(121B′)은 상기 실시예와 같이 내부 수지를 패터닝한 후에 가열에 의해 내부 수지를 연화시킴으로써 그 표면을 볼록 곡면 형상으로 변형시켜 형성할 수 있다. 또한, 감광성 수지를 도포한 후에, 조정된 노광 분포로 노광하여, 현상함으로써도 소망하는 형상의 내부 수지를 얻을 수 있다.
상기 실시예와 같이 꼭대기부(121Bp)가 평탄하게 구성되어 있는 경우에는, 도전 접촉면(S)을 크게 할 수 있기 때문에, 전기적 신뢰성을 높일 수 있다. 한편, 도 7에 도시하는 바와 같이 범프 전극(121B′)의 꼭대기부(121Bp′)의 표면이 구면 형상인 것에 의해, 도 8에 도시하는 바와 같이 실장 후에는 범프 전극(121B′)의 꼭대기부(121Bp′)가 가압되어 평탄하게 되기 때문에, 이 평탄하게 된 꼭대기부(121Bp′)의 폭 w의 탄성 변형량에 대한 변화율이 커진다. 따라서, 도 9에 도시하는 바와 같이 기판(111)의 이면에서 도전 접촉면(S′)을 시인하여 폭 w를 관찰했을 때에, 폭 w에서 탄성 변형량 Δt를 보다 정확히 추정할 수 있다. 즉, 도 6에 점선으로 도시하는 바와 같이, 비교적 작은 탄성 변형량의 영역에서, 가압력 및 탄성 변형량에 대한 폭 w의 변화의 경사가 커지기 때문에, 폭 w를 측정하여 탄성 변형량 Δt를 추정할 때의 정밀도를 높일 수 있다.
또한, 범프 전극(121B′)의 꼭대기부(121Bp′)가 구면 형상으로 구성되어 있는 것에 의해, 범프 전극(121B′)의 탄성 변형량 Δt가 비교적 작더라도, 도전 접촉면(S′)의 면적을 어느 정도 확보할 수 있으므로, 전기적 신뢰성의 저하를 억제할 수 있다고 하는 이점도 있다. 즉, 통상, 탄성 변형량 Δt의 변화에 대한 폭 w의 변화율을 크게 하고자 하면, 일반적으로는 탄성 변형량 Δt가 작은 영역에서는 도전 접촉면(S′)의 면적이 작아지는 경향이 있지만, 이 구성예에서는 구면 형상으로 구성된 표면에 의해서, 도 6의 점선으로써 도시하는 바와 같이, 탄성 변형량 Δt가 작은 경우에는 폭 w의 변화율이 크고, 탄성 변형량 Δt가 커짐에 따라 폭 w의 변화율이 감소되어 가기 때문에, 탄성 변형량 Δt가 작더라도, 어느 정도의 도전 접촉 면적을 확보할 수 있는 것이다.
본 실시예에서는, 상기 범프 전극(121B)은 적어도 통상의 사용 온도 영역인 -40℃∼+80℃의 온도 범위에서, 접촉 방향으로 탄성 변형한 상태가 되도록 구성되어 있다. 즉, -40℃∼+80℃의 온도 범위 내에서 적당히 설정한 기준 온도 To에서, 상기 실장 구조에서의 내부 수지(121Ba)의 높이를 t, 탄성 변형량을 Δt로 하고, 또한, 내부 수지(121Ba)의 열 팽창 계수를 α, 밀봉 수지(122)의 열 팽창 계수를 α′로 했을 때, 열 팽창 계수 α 및 α′가 온도에 대하여 일정하다고 하면, 상기 온도 범위 내의 소정 온도 T에서, 내부 수지(121Ba)의 열 팽창량은 α·t·ΔT, 내부 수지(121Ba)의 높이에 대응하는 밀봉 수지(122)의 부분의 열 팽창량은 α′·t·Δt가 된다. 여기서, ΔT=T-To이다. 따라서, 밀봉 수지(122)의 열 팽창량으로부터 내부 수지(121Ba)의 열 팽창량을 감산한 열 팽창량의 차는, Δα·t·ΔT로 표현된다. 여기서, Δα=α′-α 이다.
따라서, Δt>Δα·t·ΔT …(1)이 성립하면, 소정 온도 T에서는, 열 팽창량의 차 Δα·t·ΔT가 기준 온도 To에서의 탄성 변형량 Δt보다도 작기 때문에, 범프 전극(121B)이 탄성 변형된 상태로 유지되어 있게 된다. 이 상황을 보다 구체적으로 설명하면, 예컨대, 소정 온도 T가 기준 온도 To보다 높은 온도인 경우에는, 내부 수지보다도 밀봉 수지의 열 팽창 계수가 큰 경우이면(α<α′), 열 팽창량의 차 Δα·t·ΔT는 정이며, 온도 T가 높아질수록 증대하고, 또한, 내부 수지보다도 밀봉 수지의 열 팽창 계수가 작은 경우이면(α>α′), 열 팽창량의 차 Δα·t·ΔT는 부이며, 온도 T가 높아질수록 감소한다. 한편, 소정 온도 T가 기준 온도 To보다 낮은 온도인 경우에는, 내부 수지보다도 밀봉 수지의 열 팽창 계수가 큰 경우이면(α<α′), 열 팽창량의 차 Δα·t·ΔT는 부이며, 온도 T가 저하될수록 작아지고, 또한, 내부 수지보다도 밀봉 수지의 열 팽창 계수가 작은 경우이면(α>α′), 열 팽창량의 차 Δα·t·ΔT는 정이며, 온도 T가 저하될수록 커진다.
본 실시예의 경우, 적어도 -40℃∼+80℃의 범위 내에서 상기의 (1)의 식이 성립하도록 구성된다. 이 관계를 나타내는 것이 도 10이다. 도 10에 있어서, 가로축은 온도 T[℃]이며, 세로축은 상기의 열 팽창량의 차 Δα·t·ΔT이다. 또한, 도면 중에 나타내는 탄성 변형량 Δt는 기준 온도 To에서의 범프 전극(121B)의 탄성 변형량이다. 일반적으로 기준 온도 To는 상기 온도 범위 내의 임의의 온도로 좋지만, 통상은 상온 영역의 온도, 예컨대 20℃로 설정된다. 여기서, 도 10에는 내부 수지보다도 밀봉 수지의 열 팽창 계수가 큰 경우 A(α<α′)와, 내부 수지보 다도 밀봉 수지의 열 팽창 계수가 작은 경우 B(α>α′)로 나눠 각각 그래프 A, B를 나타내고 있다. 어느 쪽의 경우에도, 그래프 A, B의 경사는 열 팽창 계수의 차 Δα의 절대값에 비례한다. 내부 수지와 밀봉 수지의 열 팽창 계수가 거의 동일하면, 그래프 A, B는 거의 수평으로 되고, 열 팽창량의 차 Δα·t·ΔT의 절대값은 0에 가까워지고, 또한, 그 온도 의존성은 거의 없어진다.
상기의 그래프 A, B에서는 모두, 적어도 -40℃∼+80℃의 범위 내에서 열 팽창량의 차 Δα·t·ΔT가 기준 온도 To에서의 탄성 변형량 Δt 미만으로 되어있다. A, B 어느 쪽의 경우에도, 그래프의 경사, 즉 열 팽창 계수의 차 Δα의 절대값이 어느 정도 작으면, 적어도 상기 온도 범위 내에서 범프 전극(121B)의 탄성 변형 상태를 유지하는 것은 용이하다. 바꾸어 말하면, 본 실시예에서는, 어떤 기준 온도 To에서의 범프 전극(121B)의 탄성 변형량 Δt를, 적어도 -40℃∼+80℃의 범위 내에서의 열 팽창량의 차 Δα·t·ΔT보다도 커지도록 설정하고 있다. 이 경우, 내부 수지와 밀봉 수지의 열 팽창 계수의 차 Δα가 작으면, 탄성 변형량 Δt를 작게 설정할 수 있으므로, 실장 시의 가압력 P를 작게 설정할 수 있다.
또한, 기준 온도 To를 상기 온도 범위의 하한(예컨대-40℃)으로 한 경우에는, 상기 온도 범위의 폭 δT(예컨대, 80℃-(-40℃)= 120℃)를 이용하면, 상기 온도 범위의 상한에 있어서 상기 식(1)이 성립하면 충분하기 때문에, Δt>Δα·t·δ T…(2)를 이용할 수 있다. 이 경우에는, (2)의 식을 충족시킴에 따라 상기 온도 범위 전체에서 범프 전극(121B)이 탄성 변형 상태로 있게 된다.
이 경우에, 상기 (2)의 식에서는 열 팽창 계수의 차 Δα을 이용하고 있지 만, 실제로는, 밀봉 수지의 열 팽창 계수 α′만을 이용하고, Δt>α′·t·δT…(3)이 성립되면, 여유를 갖고 보다 확실하게 도전 접속 상태를 유지할 수 있다.
또한, 내부 수지(121Ba)의 열 팽창 계수 α가 밀봉 수지(122)의 열 팽창 계수 α′ 이상인 경우, 또한, 가열 가압 시에서의 내부 수지(121Ba)의 팽창을 억제하는 반발력이 기준 온도 To에서의 내부 수지(121Ba)의 수축력보다도 큰 경우에 있어서, 반드시 범프 전극의 탄성 변형 상태가 유지된다. 또한, 이 경우에서는, 소정 온도에 있어서 탄성 변형량 Δt가 얻어지고 있는 경우에는, 당해 소정 온도를 넘는 온도에서는 반드시 범프 전극의 탄성 변형 상태가 유지된다. 예컨대, 상기한 바와 같이 온도 범위의 하한 온도에서 탄성 변형량 Δt가 설정되는 경우에는, 하한 온도를 넘는 모든 온도 범위에서 범프 전극의 탄성 변형 상태가 유지된다.
반대로, 내부 수지의 열 팽창 계수 α가 밀봉 수지의 열 팽창 계수 α′이하인 경우에는, 소정 온도에서 탄성 변형량 Δt가 얻어지고 있는 경우에, 해당 소정 온도를 하회하는 온도에서는 반드시 범프 전극의 탄성 변형 상태가 유지되게 된다.
한편, 상기 (1)의 식은 열 팽창 계수 α, α′의 온도 의존성이 없다는 전제에서 성립하는 것이고, 열 팽창 계수 α, α′에 온도 의존성이 있어, 그 결과, Δα에도 온도 의존성이 있는 경우에는, 상기 (1)식을 확장하여, 다음 수학식 2를 이용할 수 있다.
Figure 112004037424862-pat00002
즉, 상기의 열 팽창량의 차 Δα·t·ΔT 대신에 Δα·t를 온도 T에 관해서 기준 온도 To로부터 소정 온도 T=To+ΔT까지 적분한 값을 이용하면 좋다. 또한, 이 식에 있어서 ΔT 대신에 δT를 이용하면 상기 식(2)의 확장식이 되고, 또한, Δα의 대신에 α′를, ΔT의 대신에 δT를 이용하면 상기 (3)의 식의 확장식을 얻을 수 있다.
상기의 조건에서는, 기준 온도 To에서의 범프 전극(121B)의 탄성 변형량 Δt의 하한값이 상기 온도 범위에서의 열 팽창량의 차 Δα·t·ΔT에 의해서 정해지고 있다. 따라서 탄성 변형량 Δt는 클수록 좋게되지만, 실제로는, 탄성 변형량 Δt에는 내부 수지(121Ba)의 초기 높이 t′를 기준으로 하는 상한이 있다. 예컨대, 탄성 변형량 Δt를 크게 하면 실장 시의 가압력 P도 더욱 커지기 때문에, 가압력 P에 의해서 실장 구조의 일부가 파괴되어버릴 우려가 있다.
일반적으로, 가압력 P(응력)가 200[MPa]를 넘으면, 예컨대 반도체 IC의 경우에는, 보호막(121b)이나 실리콘 기판 등이 파괴될 가능성이 높아진다. 이 때문에, 내부 수지(121Ba)의 압축 탄성율을 E로 했을 때, 200[MPa]·t'/E>Δt…(4)의 식이 성립하는 것이 바람직하다. 즉, 응력 σ=ε·E(ε는 왜곡)이기 때문에, 응력 σ에 대응하는 왜곡 ε=σ/E가 되어, ε·t′=σ·t′/E가 응력 σ에 대응하는 압축량이 된다. 따라서, 상기 (4)의 식을 만족하면, 응력 σ= 200[MPa]에 대응하는 압축량보다도 탄성 변형량 Δt가 작아지고, 그 결과, 실장 구조의 파괴를 방지할 수 있다.
또, 이미 형성되어 있는 실장 구조에 있어서 상기 (4)의 식을 구하는 경우 에, 탄성 변형량 Δt가 내부 수지(121Ba)의 높이에 비해 충분히 작으면, 초기 높이 t′를 실장 후의 높이 t 대신해도 거의 영향은 없다. 따라서, 200[MPa]·t/E>Δt…(5)가 성립하면 좋다.
다음에, 보다 상세한 실시예의 구성에 대하여 설명한다. 표 1은 상기 내부 수지(121Ba, 121Ba′)로서 사용 가능한 각종 수지의 압축 탄성율을 나타낸다. 또한, 표 2에는, 상기 (3)의 식을 계산할 때의 참고 계산 조건을 나타낸다.
Figure 112004037424862-pat00003
Figure 112004037424862-pat00004
상기 식 (3)에 표 1에 나타내는 수지를 내부 수지로서 사용하고, 표 2에 나타내는 참고 계산 조건을 이용하면, 탄성 변형량 Δt의 상한값과 하한값을 구할 수 있다. 그 결과를 표 3에 나타낸다.
Figure 112004037424862-pat00005
이 결과에 의하면, 내부 수지의 압축 탄성율 E가 15000MPa 이하이면, 열 압착 시의 200MPa 이하의 가압력 P에서 범프 전극을 탄성 변형시킬 수 있다. 한편, 100MPa 이하에서는 지나치게 부드럽고 범프 전극이 크게 변형되어, 내부 수지를 피복하는 도체막이 절단되는 등의 불량이 발생할 우려가 있는 동시에, 범프 전극과 단자의 접촉 압력을 충분히 얻기 어려워져, 도리어 전기적 신뢰성이 저하된다. 또한, 통상의 가압력 P에서 범프 전극의 탄성 변형 범위를 넘어버릴 우려도 있다.
여기서, 내부 수지의 압축 탄성율 E가 15000 MPa인 경우에 비하여, 압축 탄성율 E가 4000MPa의 수지쪽이, 그 위에는 압축 탄성율 E가 2000MPa인 수지쪽이, 열 압착시에 의해 작은 하중으로 탄성 변형을 생기게 할 수 있기 때문에, 가공이 용이하게 되는 동시에, 실장 구조부의 손상도 방지할 수 있다. 일반적으로는, 압축 탄성율 E가 3000MPa 이하이면, 무리한 하중을 가하지 않고서 충분한 탄성 변형량 Δt를 얻을 수 있다. 특히, 압축 탄성율 E가 2000MPa 이하에서는, 탄성 변형량 Δt를 여유를 갖고 설정할 수 있다.
또한, 내부 수지 및 밀봉 수지의 열 팽창 계수는, 동일 계통의 수지라도 제조 조건이나 첨가물 등으로 크게 변화되지만, 예컨대, 상기 표 1에 나타내는 수지 중, 실리콘 수지, 폴리이미드 수지, 아크릴 수지 등의 비교적 부드러운 수지에서는 60∼200ppm/℃ 정도의 열 팽창 계수를 나타내고, 에폭시 등의 비교적 딱딱한 수지에서는 10∼60ppm/℃ 정도의 열 팽창 계수를 나타낸다. 특히, 내부 수지와 밀봉 수지를 같은 정도의 열 팽창 계수를 갖는 수지로 구성함으로써, 상술한 바와 같이 Δα를 작게 할 수 있어, 그것에 의하여 넓은 온도 범위에서 확실하게 범프 전극의 탄성 변형 상태를 유지하기 쉽게 된다. 이 경우에, 내부 수지와 밀봉 수지의 쌍방에 에폭시를 이용할 수 있다.
또, 본 실시예에 있어서는, 상기 범프 전극(121B)은 -40℃∼+80℃의 사용 온도 영역에서 접촉 방향에 탄성 변형한 상태가 되는 구성을 채용하고 있지만, 이것을 한정할 만한 것이 아니다. 해당 상기 범프 전극(121B)은, +80℃∼+300℃의 온도 영역에서 가열, 가압 접촉된 것이라도 좋다. 이 경우, 내부 수지(121Ba)에서의 가압 접촉 시의 압축 탄성율 E가 10MPa∼100MPa인 것이 바람직하다.
이와 같이 하면, 탄성 변형 상태를 유지할 수 있는 충분한 탄성 변형량를 얻을 수 있다. 또한, 해당 온도 영역에서는, 변형량이 과대해지는 것으로 인한 내부 도체막의 절단 등의 불량이 발생하지 않고, 범프 전극과 단자의 접촉 압력을 충분히 얻을 수 있어, 전기적 신뢰성을 얻을 수 있다. 또한, 변형량을 탄성 변형 범위 내에 유지할 수도 있다.
(전자 기기)
끝으로, 도 12 및 도 13을 참조하여, 본 발명에 따른 전자 기기의 실시예에 대하여 설명한다. 이 실시예에서는, 상기 전기 광학 장치(액정 장치(100))를 표시 수단으로서 구비한 전자 기기에 대하여 설명한다. 도 9는 본 실시예의 전자 기기에 있어서의 액정 장치(100)에 대한 제어계(표시 제어계)의 전체 구성을 나타내는 개략 구성도이다. 여기에 나타내는 전자 기기는, 표시 정보 출력원(291)과, 표시 정보 처리 회로(292)와, 전원 회로(293)와, 타이밍 생성기(294)와, 광원 제어 회로(295)를 포함하는 표시 제어 회로(290)를 갖는다. 또한, 상기와 동일한 액정 장치(100)에는, 상술의 구성을 갖는 액정 패널(110)을 구동하는 구동 회로(110D)가 설치된다. 이 구동 회로(110D)는, 상기한 바와 같이 액정 패널(110)에 직접 실장되어 있는 반도체 IC 칩으로 구성된다. 단지, 구동 회로(110D)는, 상기한 바와 같은 형태 외에, 패널 표면 상에 형성된 회로 패턴, 혹은, 액정 패널에 도전 접속된 회로 기판에 실장된 반도체 IC 칩 또는 회로 패턴 등으로도 구성할 수 있다.
표시 정보 출력원(291)은, ROM(Read Only Memory)이나 RAM(Random Access Memory) 등으로 이루어지는 메모리와, 자기 기록 디스크나 광 기록 디스크 등으로 이루어지는 스토리지 유닛과, 디지탈 화상 신호를 동조 출력하는 동조 회로를 구비하여, 타이밍 생성기(294)에 의해서 생성된 각종의 클럭 신호에 근거하여, 소정 포맷의 화상 신호 등의 형태로 표시 정보를 표시 정보 처리 회로(292)에 공급하도록 구성되어 있다.
표시 정보 처리 회로(292)는, 시리얼-패러랠 변환 회로, 증폭·반전 회로, 로테이션 회로, 감마 보정 회로, 클램프 회로 등의 주지의 각종 회로를 구비하고, 입력한 표시 정보의 처리를 실행하여, 그 화상 정보를 클럭 신호 CLK와 동시에 구 동 회로(110D)로 공급한다. 구동 회로(110D)는, 주사선 구동 회로, 신호선 구동 회로 및 검사 회로를 포함한다. 또한, 전원 회로(293)는 상술한 각 구성 요소에 각각 소정의 전압을 공급한다.
광원 제어 회로(295)는, 외부에서 도입되는 제어 신호에 근거하여, 전원 회로(293)로부터 공급되는 전력을 조명 장치(180)의 광원부(181)(구체적으로는 발광 다이오드 등)에 공급한다. 이 광원 제어 회로(295)는 상기 제어 신호에 따라 광원부(181)의 각 광원의 점등/비점등을 제어한다. 또한, 각 광원의 휘도를 제어하는 것도 가능하다. 광원부(181)로부터 방출된 광은 도광판(182)을 거쳐서 액정 패널(110)에 조사된다.
도 13은 본 발명에 따른 전자 기기의 일 실시예인 휴대 전화의 외관을 나타낸다. 이 전자 기기(2000)는, 조작부(2001)와, 표시부(2002)를 갖고, 표시부(2002)의 내부에 회로 기판(2100)이 배치되어 있다. 회로 기판(2100) 상에는 상기의 액정 장치(100)가 실장되어 있다. 그리고, 표시부(2002)의 표면에서 상기 액정 패널(110)을 시인할 수 있도록 구성되어 있다.
또, 본 발명의 상기 전기 광학 장치는, 도시한 예와 같은 패시브 매트릭스형의 액정 표시 장치뿐만이 아니라, 액티브 매트릭스형의 액정 표시 장치(예컨대, TFT(박막 트랜지스터)나 TFD(박막 다이오드)를 스위칭 소자로서 구비한 액정 표시 장치)에도 마찬가지로 적용하는 것이 가능하다. 또한, 액정 표시 장치뿐만 아니라, 전계 발광 장치, 유기 전계 발광 장치, 플라즈마 디스플레이 장치, 전기 영동 디스플레이 장치, 전자 방출 소자를 이용한 장치(Field Emission Display 및 Surface-Conduction Electron-Emitter Display 등) 등의 각종의 전기 광학 장치에 있어서도 본 발명을 마찬가지로 적용하는 것이 가능하다.
상술한 바와 같은 본 발명에 의하면, 탄성을 갖는 내부 수지를 코어로 하여, 그 표면이 도체막으로 덮힌 범프 전극을 이용함으로써, 저 비용으로, 높은 전기적 신뢰성을 갖는 전자 부품의 실장 구조를 제공할 수 있다. 또한, 범프 전극의 탄성 변형량 Δt를 고정밀도로 제어함으로써 또한 전기적 신뢰성을 높일 수 있다.

Claims (23)

  1. 범프 전극을 갖는 전자 부품을, 단자를 갖는 기판에 실장한 전자 부품의 실장 구조로서,
    상기 범프 전극은, 내부 수지를 코어로 하여 그 표면을 도체막으로 덮은 구조를 갖고, 상기 단자에 대하여 직접 도전 접촉되고, 또한 탄성 변형하여 상기 기판에 면 접촉되며,
    상기 범프 전극과 상기 단자의 도전 접촉 부분의 주위에는 밀봉 수지가 충전되어, 상기 범프 전극과 상기 단자를 유지하고 있고,
    상기 범프 전극은, 상기 단자에 대하여 직접 도전 접촉되고, 또한 +80℃~+300℃의 온도 범위 내에서 그 접촉 방향으로 가압될 때에, 탄성 변형되는 것
    을 특징으로 하는 전자 부품의 실장 구조.
  2. 삭제
  3. 범프 전극을 갖는 전자 부품을, 단자를 갖는 기판에 실장한 전자 부품의 실장 구조로서,
    상기 범프 전극은, 내부 수지를 코어로 하여 그 표면을 도체막으로 덮은 구조를 갖고, 상기 단자에 대하여 직접 도전 접촉되고, 또한 탄성 변형하여 상기 기판에 면 접촉되며,
    상기 범프 전극과 상기 단자의 도전 접촉 부분의 주위에는 밀봉 수지가 충전되어, 상기 범프 전극과 상기 단자를 유지하고 있고,
    상기 범프 전극은, 상기 단자에 대하여 직접 도전 접촉되고, 또한 적어도 -40℃∼+80℃의 온도 범위 내에서 그 접촉 방향으로 가압될 때에, 탄성 변형되는 것
    을 특징으로 하는 전자 부품의 실장 구조.
  4. 범프 전극을 갖는 전자 부품을, 단자를 갖는 기판에 실장한 전자 부품의 실장 구조로서,
    상기 범프 전극은, 돌기 형상 수지와, 당해 돌기 형상 수지 상에 형성된 도체막을 갖고, 또한 탄성 변형되어 상기 단자에 면에 의해 도전 접촉되고,
    상기 범프 전극과 상기 단자의 도전 접촉 부분의 주위에는 밀봉 수지가 배치되어 이루어지고,
    상기 밀봉 수지의 열 팽창 계수 α′로부터 상기 돌기 형상 수지의 열 팽창 계수 α를 감산한 열 팽창 계수차를 Δα로 하고, -40℃∼+80℃의 온도 범위 내에서 설정된 기준 온도 To에서의 상기 돌기 형상 수지의 높이를 t로 하고, 상기 기준 온도 To에서의 상기 범프 전극의 탄성 변형량을 Δt로 하고, -40℃∼+80℃의 온도 범위 내에서 설정된 온도 T로부터 상기 기준 온도 To를 감산한 온도차를 ΔT로 한 경우에, 적어도 -40℃∼+80℃의 온도 범위 내에서, 다음 수학식,
    Figure 112006027499113-pat00006
    가 성립하는 것을 특징으로 하는 전자 부품의 실장 구조.
  5. 범프 전극을 갖는 전자 부품을, 단자를 갖는 기판에 실장한 전자 부품의 실장 구조로서,
    상기 범프 전극은, 내부 수지를 코어로 하여 그 표면을 도체막으로 덮은 구조를 갖고, 상기 단자에 대하여 직접 도전 접촉되고, 또한 탄성 변형하여 상기 기판에 면 접촉되며,
    상기 범프 전극과 상기 단자의 도전 접촉 부분의 주위에는 밀봉 수지가 충전되어, 상기 범프 전극과 상기 단자를 유지하고 있고,
    상기 밀봉 수지의 열 팽창 계수 α’는 상기 내부 수지의 열 팽창 계수 α보다 큰 것
    을 특징으로 하는 전자 부품의 실장 구조.
  6. 범프 전극을 갖는 전자 부품을, 단자를 갖는 기판에 실장한 전자 부품의 실장 구조로서,
    상기 범프 전극은, 내부 수지를 코어로 하여 그 표면을 도체막으로 덮은 구조를 갖고, 상기 단자에 대하여 직접 도전 접촉되며, 또한 탄성 변형하여 상기 기판에 면 접촉되며,
    상기 범프 전극과 상기 단자의 도전 접촉 부분의 주위에는 밀봉 수지가 충전되어, 상기 범프 전극과 상기 단자를 유지하고 있고,
    상기 내부 수지의 열 팽창 계수 α는 상기 밀봉 수지의 열 팽창 계수 α′보다 크고,
    또한, 가열 가압 시에서의 상기 내부 수지의 팽창을 억제하는 반발력은 기준 온도 To에서의 상기 내부 수지의 수축력보다 큰 것
    을 특징으로 하는 전자 부품의 실장 구조.
  7. 제 4 항에 있어서,
    상기 돌기 형상 수지의 압축 탄성율을 E로 하고, 적어도 -40℃∼+80℃의 온도 범위 내에서, 상기 돌기 형상 수지의 초기 높이를 t′로 했을 때,
    200[MPa]·t′/E>Δt
    가 성립하는 것을 특징으로 하는 전자 부품의 실장 구조.
  8. 제 1 항에 있어서,
    상기 내부 수지에서의 가압 접촉 시의 압축 탄성율 E가 10MPa∼100MPa인 것을 특징으로 하는 전자 부품의 실장 구조.
  9. 제 3 항에 있어서,
    상기 내부 수지에서의 가압 접촉 시의 압축 탄성율 E가 100MPa∼15000MPa인 것을 특징으로 하는 전자 부품의 실장 구조.
  10. 제 3 항에 있어서,
    상기 내부 수지에서의 가압 접촉 시의 압축 탄성율 E가 100MPa∼3000MPa인 것을 특징으로 하는 전자 부품의 실장 구조.
  11. 제 1 항, 제 3 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 밀봉 수지가 열 경화성 수지인 것을 특징으로 하는 전자 부품의 실장 구조.
  12. 제 1 항, 제 3 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 기판 및 상기 단자가 투명 소재로 구성되어 있는 것을 특징으로 하는 전자 부품의 실장 구조.
  13. 제 12 항에 있어서,
    상기 기판은 유리 또는 석영으로 구성되고, 상기 단자는 ITO(Indium Tin Oxide)로 구성되어 있는 것을 특징으로 하는 전자 부품의 실장 구조.
  14. 청구항 1, 청구항 3 내지 10 중 어느 한 항에 기재된 전자 부품의 실장 구조를 갖고, 상기 기판을 구성 요소로 하는 전기 광학 패널을 갖는 것을 특징으로 하는 전기 광학 장치.
  15. 청구항 14에 기재된 전기 광학 장치와, 해당 전기 광학 장치를 제어하는 제어 수단을 갖는 것을 특징으로 하는 전자 기기.
  16. 범프 전극을 갖는 전자 부품을, 단자를 갖는 기판에 실장하는 전자 부품의 실장 방법으로서,
    상기 범프 전극을, 탄성을 갖는 내부 수지를 코어로 하여 그 표면을 도체막으로 덮은 구조로 형성하고, 상기 단자에 대하여 직접 도전 접촉시키고, 또한, 그 접촉 방향으로 가압하여 탄성 변형시키며,
    그 가압 상태에서 상기 범프 전극과 상기 단자의 도전 접촉 부분의 주위에 밀봉 수지를 충전하고,
    가압에 의해 발생한 상기 범프 전극의 탄성 변형 상태가 상기 밀봉 수지에 의해 유지되도록 구성하고,
    실장 시의 가압에 의한 상기 범프 전극의 탄성 변형량을, 적어도 -40℃~+80의 온도 범위 내에서, 상기 범프 전극의 탄성 변형 상태가 유지되는 양으로 하는 것
    을 특징으로 하는 전자 부품의 실장 방법.
  17. 범프 전극을 갖는 전자 부품을, 단자를 갖는 기판에 실장한 전자 부품의 실장 방법으로서,
    상기 범프 전극을, 돌기 형상 수지와, 당해 돌기 형상 수지 상에 형성된 도체막으로 형성하고, 또한 탄성 변형시켜 상기 단자에 면에 의해 도전 접촉시키고,
    상기 범프 전극과 상기 단자의 도전 접촉 부분의 주위에 밀봉 수지를 배치하고,
    상기 밀봉 수지의 열 팽창 계수 α′로부터 상기 돌기 형상 수지의 열 팽창 계수 α를 감산한 열 팽창 계수차를 Δα로 하고, -40℃∼+80℃의 온도 범위 내에서 설정된 기준 온도 To에서의 상기 돌기 형상 수지의 높이를 t로 하고, 상기 기준 온도 To에서의 상기 범프 전극의 탄성 변형량을 Δt로 하며, -40℃∼+80℃의 온도 범위 내에서 설정된 온도 T로부터 상기 기준 온도 To를 감산한 온도차를 ΔT로 한 경우에,
    적어도 -40℃∼+80℃의 온도 범위 내에서, 다음 수학식,
    Figure 112006027499113-pat00020
    가 성립하는 것을 특징으로 하는 전자 부품의 실장 방법.
  18. 범프 전극을 갖는 전자 부품을, 단자를 갖는 기판에 실장하는 전자 부품의 실장 방법으로서,
    상기 범프 전극을, 탄성을 갖는 내부 수지를 코어로 하여 그 표면을 도체막으로 덮은 구조로 형성하고, 상기 단자에 대하여 직접 도전 접촉시키고, 또한, 그 접촉 방향으로 가압하여 탄성 변형시키며,
    그 가압 상태에서 상기 범프 전극과 상기 단자의 도전 접촉 부분의 주위에 밀봉 수지를 충전하고,
    가압에 의해 발생한 상기 범프 전극의 탄성 변형 상태가 상기 밀봉 수지에 의해 유지되도록 구성하고,
    상기 범프 전극을, 미경화 상태 또는 반경화 상태의 열 경화성 수지로 이루어지는 상기 밀봉 수지를 개재하여 상기 단자가 눌리도록 가압하고, 상기 범프 전극이 상기 단자에 대하여 직접 도전 접촉된 상태에서 상기 밀봉 수지를 경화시키는 것
    을 특징으로 하는 전자 부품의 실장 방법.
  19. 제 16 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 범프 전극의 형성 공정에서, 상기 범프 전극의 꼭대기부(頂部) 표면을 평탄하게 형성하는 것을 특징으로 하는 전자 부품의 실장 방법.
  20. 제 16 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 범프 전극의 형성 공정에서, 상기 범프 전극의 꼭대기부 표면을 구면 형상으로 형성하는 것을 특징으로 하는 전자 부품의 실장 방법.
  21. 제 16 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 기판 및 상기 단자는 투명 소재로 구성되는 것을 특징으로 하는 전자 부품의 실장 방법.
  22. 제 21 항에 있어서,
    상기 기판은 유리 또는 석영으로 구성되고, 상기 단자는 ITO로 구성되는 것을 특징으로 하는 전자 부품의 실장 방법.
  23. 범프 전극을 갖는 전자 부품을, 단자를 갖는 기판에 실장하는 전자 부품의 실장 방법으로서,
    상기 범프 전극을, 돌기 형상 수지와, 당해 돌기 형상 수지 상에 형성된 도체막으로 형성하고, 또한 탄성 변형시켜 상기 단자에 면에 의해 도전 접촉시키고,
    상기 범프 전극과 상기 단자의 도전 접촉 부분의 주위에는 밀봉 수지를 배치하고,
    상기 돌기 형상 수지의 압축 탄성율을 E로 하고, 적어도 -40℃∼+80℃의 온도 범위 내에서, 상기 돌기 형상 수지의 초기 높이를 t′로 했을 때,
    200[MPa]·t′/E>Δt
    가 성립하는 것을 특징으로 하는 전자 부품의 실장 방법.
KR1020040065970A 2003-08-21 2004-08-20 전자 부품의 실장 구조, 전기 광학 장치, 전자 기기 및 전자 부품의 실장 방법 KR100639452B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00297654 2003-08-21
JP2003297654 2003-08-21
JP2004184946A JP2005101527A (ja) 2003-08-21 2004-06-23 電子部品の実装構造、電気光学装置、電子機器及び電子部品の実装方法
JPJP-P-2004-00184946 2004-06-23

Publications (2)

Publication Number Publication Date
KR20050021248A KR20050021248A (ko) 2005-03-07
KR100639452B1 true KR100639452B1 (ko) 2006-10-26

Family

ID=34315609

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040065970A KR100639452B1 (ko) 2003-08-21 2004-08-20 전자 부품의 실장 구조, 전기 광학 장치, 전자 기기 및 전자 부품의 실장 방법

Country Status (4)

Country Link
US (1) US7122896B2 (ko)
JP (1) JP2005101527A (ko)
KR (1) KR100639452B1 (ko)
CN (1) CN100338738C (ko)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004247373A (ja) * 2003-02-12 2004-09-02 Semiconductor Energy Lab Co Ltd 半導体装置
DE102004003275B4 (de) * 2004-01-21 2007-04-19 Infineon Technologies Ag Halbleiterbauteil mit Verbindungselementen auf Halbleiterchips und Verfahren zur Herstellung derselben
US7253089B2 (en) * 2004-06-14 2007-08-07 Micron Technology, Inc. Microfeature devices and methods for manufacturing microfeature devices
JP4207004B2 (ja) 2005-01-12 2009-01-14 セイコーエプソン株式会社 半導体装置の製造方法
JP4142041B2 (ja) 2005-03-23 2008-08-27 セイコーエプソン株式会社 半導体装置の製造方法
JP4595694B2 (ja) * 2005-06-16 2010-12-08 セイコーエプソン株式会社 半導体装置の製造方法
JP4654790B2 (ja) * 2005-06-20 2011-03-23 セイコーエプソン株式会社 半導体装置及びその製造方法
JP4221606B2 (ja) 2005-06-28 2009-02-12 セイコーエプソン株式会社 半導体装置の製造方法
JP4284544B2 (ja) 2005-06-29 2009-06-24 セイコーエプソン株式会社 半導体装置及びその製造方法
JP4269173B2 (ja) 2005-07-06 2009-05-27 セイコーエプソン株式会社 半導体装置及びその製造方法
JP4656311B2 (ja) * 2005-07-11 2011-03-23 セイコーエプソン株式会社 電子モジュール
JP4235834B2 (ja) 2005-07-12 2009-03-11 セイコーエプソン株式会社 半導体装置の製造方法
JP4145902B2 (ja) * 2005-07-19 2008-09-03 セイコーエプソン株式会社 半導体装置及びその製造方法
JP4654821B2 (ja) * 2005-08-01 2011-03-23 セイコーエプソン株式会社 半導体装置及び電子デバイス
JP2007042736A (ja) * 2005-08-01 2007-02-15 Seiko Epson Corp 半導体装置及び電子モジュール、並びに、電子モジュールの製造方法
JP4654820B2 (ja) * 2005-08-01 2011-03-23 セイコーエプソン株式会社 半導体装置及び電子デバイス
JP4645832B2 (ja) * 2005-08-02 2011-03-09 セイコーエプソン株式会社 半導体装置及びその製造方法
JP4708148B2 (ja) 2005-10-07 2011-06-22 ルネサスエレクトロニクス株式会社 半導体装置
JP2007214164A (ja) * 2006-02-07 2007-08-23 Epson Imaging Devices Corp 電気光学装置、半導体装置、電気光学装置の製造方法及び電子機器
JP2007232838A (ja) * 2006-02-28 2007-09-13 Epson Imaging Devices Corp 電気光学装置、実装構造体、電気光学装置の製造方法及び電子機器
US8120168B2 (en) 2006-03-21 2012-02-21 Promerus Llc Methods and materials useful for chip stacking, chip and wafer bonding
KR101236151B1 (ko) * 2006-03-21 2013-02-22 프로메러스, 엘엘씨 칩 적층, 칩 및 웨이퍼 본딩에 유용한 방법 및 재료
JP5098204B2 (ja) * 2006-04-07 2012-12-12 セイコーエプソン株式会社 半導体装置及びその製造方法、並びに、電子機器
JP2007305764A (ja) * 2006-05-11 2007-11-22 Teikoku Tsushin Kogyo Co Ltd 異形部品取付基板の製造方法
JP4920330B2 (ja) * 2006-07-18 2012-04-18 ソニー株式会社 実装構造体の実装方法、発光ダイオードディスプレイの実装方法、発光ダイオードバックライトの実装方法および電子機器の実装方法
JP4305547B2 (ja) 2006-10-27 2009-07-29 エプソンイメージングデバイス株式会社 実装構造体、電気光学装置、電子機器及び実装構造体の製造方法
US7893533B2 (en) * 2006-10-25 2011-02-22 Epson Imaging Devices Corporation Semiconductor device, mounting structure, electro-optical apparatus, electronic system, and method for manufacturing electronic component
JP4396746B2 (ja) * 2007-08-13 2010-01-13 セイコーエプソン株式会社 電子デバイス
JP5169071B2 (ja) * 2007-08-21 2013-03-27 セイコーエプソン株式会社 電子部品、電子装置、電子部品の実装構造体及び電子部品の実装構造体の製造方法
JP4548459B2 (ja) * 2007-08-21 2010-09-22 セイコーエプソン株式会社 電子部品の実装構造体
JP4453763B2 (ja) * 2007-10-19 2010-04-21 セイコーエプソン株式会社 電子部品とその実装構造及び実装方法
US7755261B2 (en) * 2007-10-19 2010-07-13 Seiko Epson Corporation Electronic component, mounting structure thereof, and method for mounting electronic component
JP4525734B2 (ja) 2007-11-02 2010-08-18 セイコーエプソン株式会社 電子部品の実装構造
JP4462332B2 (ja) * 2007-11-05 2010-05-12 セイコーエプソン株式会社 電子部品
JP5223383B2 (ja) * 2008-03-05 2013-06-26 セイコーエプソン株式会社 水晶振動子、水晶振動子パッケージ、電子部品、電子機器、電子部品の実装方法
JP5167870B2 (ja) * 2008-03-05 2013-03-21 セイコーエプソン株式会社 電子部品実装用基板及び電子部品の実装構造並びに水晶振動子パッケージ
TWI364146B (en) * 2008-03-27 2012-05-11 Taiwan Tft Lcd Ass Contact structure and connecting structure
TWI377632B (en) 2008-03-27 2012-11-21 Taiwan Tft Lcd Ass Contact structure and forming method thereof and connecting structure thereof
CN101577261B (zh) * 2008-05-09 2011-05-11 台湾薄膜电晶体液晶显示器产业协会 接点结构与其形成方法及其接合结构
JP5003592B2 (ja) * 2008-05-21 2012-08-15 セイコーエプソン株式会社 サーマルヘッドおよびサーマルプリンタ
JP5056579B2 (ja) * 2008-05-21 2012-10-24 セイコーエプソン株式会社 サーマルヘッドの製造方法、サーマルヘッドおよびサーマルプリンタ
JP4737466B2 (ja) * 2009-02-09 2011-08-03 セイコーエプソン株式会社 半導体装置及びその製造方法
JP2010186789A (ja) * 2009-02-10 2010-08-26 Hitachi Ltd 絶縁回路基板、インバータ装置、及びパワー半導体装置
JP5326625B2 (ja) * 2009-02-10 2013-10-30 セイコーエプソン株式会社 電子部品の実装構造、及び電子部品の実装方法
JP2011054731A (ja) * 2009-09-01 2011-03-17 Renesas Electronics Corp 半導体装置の製造方法
JP2011061035A (ja) * 2009-09-10 2011-03-24 Renesas Electronics Corp 半導体装置の製造方法及びマスク
JP5057113B2 (ja) 2009-11-17 2012-10-24 セイコーエプソン株式会社 半導体装置および電子部品並びにそれらの製造方法
US9142533B2 (en) 2010-05-20 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate interconnections having different sizes
TWI419284B (zh) * 2010-05-26 2013-12-11 Chipmos Technologies Inc 晶片之凸塊結構及凸塊結構之製造方法
JP5838881B2 (ja) * 2012-03-27 2016-01-06 富士通株式会社 光射出部材の実装方法及び実装装置
US9646923B2 (en) 2012-04-17 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
US9425136B2 (en) 2012-04-17 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conical-shaped or tier-shaped pillar connections
US9299674B2 (en) 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
US9111817B2 (en) 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same
CN105283973B (zh) * 2013-09-27 2018-05-08 京瓷株式会社 热电模块
CN107710120B (zh) * 2015-07-07 2020-09-15 阿尔卑斯阿尔派株式会社 输入装置
JP6582727B2 (ja) * 2015-08-21 2019-10-02 セイコーエプソン株式会社 接合構造体、圧電デバイス、液体噴射ヘッド、及び接合構造体の製造方法
TWI590433B (zh) * 2015-10-12 2017-07-01 財團法人工業技術研究院 發光元件以及顯示器的製作方法
JP6582919B2 (ja) * 2015-11-24 2019-10-02 セイコーエプソン株式会社 Ｍｅｍｓデバイス、液体噴射ヘッド、及び、液体噴射装置
WO2017188125A1 (ja) 2016-04-27 2017-11-02 セイコーエプソン株式会社 実装構造体、超音波デバイス、超音波探触子、超音波装置、及び電子機器
JP6801328B2 (ja) 2016-04-27 2020-12-16 セイコーエプソン株式会社 実装構造体、超音波デバイス、超音波探触子、超音波装置、及び電子機器
KR20180041296A (ko) * 2016-10-13 2018-04-24 삼성디스플레이 주식회사 표시 패널
KR101897653B1 (ko) * 2017-03-06 2018-09-12 엘비세미콘 주식회사 컴플라이언트 범프의 제조방법
JP6926647B2 (ja) * 2017-05-09 2021-08-25 セイコーエプソン株式会社 実装構造体、超音波デバイス、超音波探触子、超音波装置、及び電子機器
JP6909435B2 (ja) 2017-07-25 2021-07-28 大日本印刷株式会社 貫通電極基板およびその製造方法
JP2020107834A (ja) * 2018-12-28 2020-07-09 大日本印刷株式会社 電子ユニット

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5017420A (en) * 1986-10-23 1991-05-21 Hoechst Celanese Corp. Process for preparing electrically conductive shaped articles from polybenzimidazoles
JPH01158743A (ja) * 1987-12-16 1989-06-21 Seiko Epson Corp Ｉｃの実装構造
JPH04315137A (ja) * 1991-04-15 1992-11-06 Fujitsu Ltd 液晶表示装置
JPH05182516A (ja) 1991-12-30 1993-07-23 Casio Comput Co Ltd 異方導電性接着剤および導電接続構造
JP2833326B2 (ja) * 1992-03-03 1998-12-09 松下電器産業株式会社 電子部品実装接続体およびその製造方法
US5431328A (en) * 1994-05-06 1995-07-11 Industrial Technology Research Institute Composite bump flip chip bonding
TW396329B (en) * 1994-12-02 2000-07-01 Semiconductor Energy Lab Electric device having non-light emitting type display and method for making the electric device
US5861661A (en) * 1995-12-27 1999-01-19 Industrial Technology Research Institute Composite bump tape automated bonded structure
JPH09293753A (ja) 1996-04-24 1997-11-11 Canon Inc 電気回路部品及び電気回路部品の製造方法及び導電ボール及び導電接続部材及び導電接続部材の製造方法
US5925930A (en) * 1996-05-21 1999-07-20 Micron Technology, Inc. IC contacts with palladium layer and flexible conductive epoxy bumps
JPH10173006A (ja) 1996-12-09 1998-06-26 Hitachi Ltd 半導体装置および半導体装置の製造方法
FI970822A (fi) * 1997-02-27 1998-08-28 Nokia Mobile Phones Ltd Menetelmä ja järjestely komponentin liittämiseksi
US6063647A (en) * 1997-12-08 2000-05-16 3M Innovative Properties Company Method for making circuit elements for a z-axis interconnect
US5956235A (en) * 1998-02-12 1999-09-21 International Business Machines Corporation Method and apparatus for flexibly connecting electronic devices
JP2001217268A (ja) 2000-02-01 2001-08-10 Hitachi Ltd 半導体装置及びその製造方法
JP2002043558A (ja) 2000-07-24 2002-02-08 Nippon Hoso Kyokai <Nhk> 積層型固体撮像装置
JP2002134541A (ja) 2000-10-23 2002-05-10 Citizen Watch Co Ltd 半導体装置とその製造方法ならびに半導体装置の実装構造

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
13217268

Also Published As

Publication number Publication date
US20050062153A1 (en) 2005-03-24
KR20050021248A (ko) 2005-03-07
US7122896B2 (en) 2006-10-17
JP2005101527A (ja) 2005-04-14
CN1584672A (zh) 2005-02-23
CN100338738C (zh) 2007-09-19

Similar Documents

Publication Publication Date Title
KR100639452B1 (ko) 전자 부품의 실장 구조, 전기 광학 장치, 전자 기기 및 전자 부품의 실장 방법
KR100661694B1 (ko) 전자 부품의 실장 구조, 전자 부품의 실장 방법, 전기 광학장치 및 전자기기
US7903067B2 (en) Driver chip and display apparatus having the same
KR100662964B1 (ko) 회로 기판, 범프 부착 반도체 소자의 실장 구조, 및 전기광학 장치, 및 전자 기기
US7486284B2 (en) Driver chip and display apparatus having the same
US20050127936A1 (en) Test pad array for contact resistance measuring of ACF bonds on a liquid crystal display panel
US7002809B2 (en) Liquid crystal display driver integrated circuit package
US9148957B2 (en) Electronic circuit substrate, display device, and wiring substrate
US8552310B2 (en) Mounting structure of electronic component
US20090310314A1 (en) Flexible Display Module and Method of Manufacturing the same
WO2007039960A1 (ja) 配線基板及びそれを備えた表示装置
KR20040033264A (ko) 회로 기판, 볼 그리드 어레이의 실장 구조, 및 전기 광학장치, 및 전자 기기
JP5239428B2 (ja) 電気光学装置及び電子機器
KR20060045552A (ko) 전자 부품 실장체의 제조 방법, 전자 부품 실장체 및 전기광학 장치
US7180196B2 (en) Semiconductor device mounting method, semiconductor device mounting structure, electro-optical device, electro-optical device manufacturing method and electronic device
KR100943283B1 (ko) 액정표시장치
US9477123B2 (en) Liquid crystal display device and production method thereof
JP4240474B2 (ja) 熱圧着装置および熱圧着方法
KR101313649B1 (ko) 액정표시소자
US20220392869A1 (en) Display panel, display device including the same, and method of manufacturing the display device
JP2019008106A (ja) アレイ基板およびアレイ基板を備える表示パネル
KR20210099682A (ko) 본딩 장치
KR100424309B1 (ko) 평면표시장치용 드라이버 모듈의 구조
KR100782454B1 (ko) 평판표시장치 및 이의 검사방법
KR101041085B1 (ko) 표시장치 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141002

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150917

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 14