CN101577261B - 接点结构与其形成方法及其接合结构 - Google Patents

接点结构与其形成方法及其接合结构 Download PDF

Info

Publication number
CN101577261B
CN101577261B CN2008100952841A CN200810095284A CN101577261B CN 101577261 B CN101577261 B CN 101577261B CN 2008100952841 A CN2008100952841 A CN 2008100952841A CN 200810095284 A CN200810095284 A CN 200810095284A CN 101577261 B CN101577261 B CN 101577261B
Authority
CN
China
Prior art keywords
substrate
macromolecular convex
contact point
conductive layer
connection pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008100952841A
Other languages
English (en)
Other versions
CN101577261A (zh
Inventor
杨省枢
张世明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TTLA
Industrial Technology Research Institute ITRI
Chunghwa Picture Tubes Ltd
Chi Mei Optoelectronics Corp
Hannstar Display Corp
AU Optronics Corp
TPO Displays Corp
Taiwan TFT LCD Association
Original Assignee
TTLA
Industrial Technology Research Institute ITRI
Toppoly Optoelectronics Corp
Chunghwa Picture Tubes Ltd
Chi Mei Optoelectronics Corp
Hannstar Display Corp
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TTLA, Industrial Technology Research Institute ITRI, Toppoly Optoelectronics Corp, Chunghwa Picture Tubes Ltd, Chi Mei Optoelectronics Corp, Hannstar Display Corp, AU Optronics Corp filed Critical TTLA
Priority to CN2008100952841A priority Critical patent/CN101577261B/zh
Publication of CN101577261A publication Critical patent/CN101577261A/zh
Application granted granted Critical
Publication of CN101577261B publication Critical patent/CN101577261B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种接点结构与其形成方法及其接合结构。一种设置在基板上的接点结构，其包括接垫、高分子凸块以及导电层。接垫位于基板上。高分子凸块配置于基板上，而且高分子凸块具有弧状表面以及与弧状表面连接的陡峭面。该高分子凸块的该弧状表面是往该基板的方向凹入。导电层覆盖高分子凸块，且与接垫电性连接。

Description

接点结构与其形成方法及其接合结构 
技术领域
本发明涉及一种接点结构与其接合结构及其形成方法，且特别涉及一种于接合时容易穿透接合材料且不会产生应力集中的接点结构与其形成方法及其接合结构。 
背景技术
随着科技进步，各种电子装置朝向小型化及多功能化的方向发展。因此为了使电子装置中的芯片能传输或接收更多的信号，电性连接于芯片与线路板之间的接点也朝向高密度化的方向发展。 
于已知技术中，电性连接芯片与玻璃基板的方法多为先在芯片的接点与玻璃基板的导电结构之间配置各向异性导电膜(Anisotropic Conductive Film，ACF)，且芯片的接点与玻璃基板的导电结构皆面向各向异性导电膜。然后，压合芯片的接点、各向异性导电膜与玻璃基板的导电结构，以通过各向异性导电膜中的导电颗粒电性连接芯片的每一接点与玻璃基板上与前述接点对应的导电结构。 
然而，当芯片的接点密度以及玻璃基板的导电结构的密度增加时，芯片的接点之间的间距以及玻璃基板的导电结构之间的间距皆缩小。因此，芯片的接点通过各向异性导电膜中的导电颗粒将有可能会与邻近的接点或导电结构电性连接，进而造成短路或漏电。 
因此，已有人提出一种表面覆盖有金属层的柱状高分子凸块以做为芯片的接点结构。而使芯片的接点与玻璃基板的导电结构电性连接的方法是先在芯片与玻璃基板的导电结构之间配置非导电性黏胶层。然后，将芯片压合于玻璃基板上，以使柱状高分子凸块贯穿非导电性黏胶而与玻璃基板的导电结构接触并电性连接。 
然而，柱状高分子凸块在压合时容易有应力集中的问题，因此易导致金属层破裂而影响其电性可靠度。 
发明内容
本发明提出一种接点结构，其所具有的高分子凸块可避免应力集中的问题且易于贯穿基板之间的接合材料。 
本发明另提出一种接合结构，其电性可靠度较佳。 
本发明还提出一种形成接点结构的方法，其所形成的接点结构中的高分子凸块可具有弧状表面以及陡峭面。 
为具体描述本发明的内容，在此提出一种设置在基板上的接点结构，接点结构包括至少一接垫、至少一高分子凸块以及至少一导电层。接垫位于基板上。高分子凸块配置于基板上，而且高分子凸块具有弧状表面以及与弧状表面连接的陡峭面，陡峭面与基板的夹角为30度至150度。该高分子凸块的该弧状表面是往该基板的方向凹入。导电层覆盖高分子凸块，且与接垫电性连接。 
在本发明的一实施例中，高分子凸块的弧状表面是往远离基板的方向凸出。 
为具体描述本发明的内容，在此提出一种接点结构，其设置在基板上，接点结构包括至少一接垫、至少一高分子凸块以及至少一导电层。接垫位于基板上。高分子凸块配置于基板上，其中高分子凸块具有弧状表面、与弧状表面连接的顶部平面以及与顶部平面连接的陡峭面，陡峭面与基板的夹角为30度至150度。高分子保护层，位于该基板上且至少暴露出该高分子凸块以及该接垫。位于该高分子保护层上的另一高分子保护层，其厚度低于该高分子凸块的厚度，用以加强该高分子凸块的结构强度。导电层覆盖高分子凸块，且与接垫电性连接。 
以下列举可同时适用于上述两种接点结构的实施例。 
在本发明的一实施例中，弧状表面上具有多个凹凸结构。 
在本发明的一实施例中，导电层全面覆盖或部分覆盖高分子凸块。 
在本发明的一实施例中，高分子凸块配置于接垫上或基板上或同时跨越在接垫上与基板上。 
在本发明的一实施例中，导电层有一个或多于一个，导电层覆盖在同一高分子凸块上并分别与对应的接垫电性连接。 
在本发明的一实施例中，导电层有一个或多于一个，导电层覆盖在同一高分子凸块上并与同一接垫电性连接。 
在本发明的一实施例中，位于高分子凸块上的导电层会与一个或多于一 个的接垫电性连接。 
在本发明的一实施例中，位于一个或多于一个的高分子凸块上的导电层均与同一接垫电性连接。 
为具体描述本发明的内容，在此提出一种接合结构包括第一基板、第二基板以及接合材料。第一基板包括至少一接垫、至少一高分子凸块以及至少一导电层。高分子凸块与接垫对应设置，而且高分子凸块具有弧状表面以及与弧状表面连接的陡峭面，陡峭面与基板的夹角为30度至150度。导电层覆盖高分子凸块，且与接垫电性连接。第二基板上包括设置有至少一导电结构，而且第一基板上的导电层与导电结构电性连接。接合材料位于第一基板与第二基板之间，且部分的导电层与高分子凸块贯穿接合材料而与导电结构接触。 
为具体描述本发明的内容，在此提出一种接合结构包括第一基板、第二基板以及接合材料。其中，第一基板包括至少一接垫、至少一高分子凸块以及至少一导电层。高分子凸块与接垫对应设置，且高分子凸块具有弧状表面、与弧状表面连接的顶部平面以及与顶部平面连接的陡峭面，陡峭面与基板的夹角为30度至150度。导电层覆盖高分子凸块，且与接垫电性连接。第二基板上包括设置有至少一导电结构，且第一基板上的导电层与导电结构电性连接。接合材料位于第一基板与第二基板之间，且部分的导电层与高分子凸块贯穿接合材料而与导电结构接触。 
在本发明的一实施例中，顶部平面具有多个凹凸结构或为平滑结构。 
以下列举可同时适用于上述两种接合结构的实施例。 
在本发明的一实施例中，接合材料包括紫外线固化接合材料、热固化接合材料、热塑化接合材料或是上述的组合。 
在本发明的一实施例中，接合材料包括非导电黏着膏、非导电黏着膜、各向异性导电膏或各向异性导电膜。 
在本发明的一实施例中，接合材料内还包括分布有填充颗粒。 
在本发明的一实施例中，填充颗粒包括导电颗粒或是绝缘颗粒。 
为具体描述本发明的内容，在此提出一种形成接点结构的方法如下所述。首先，提供基板，且基板上已形成有至少一接垫。然后，在基板上形成至少一高分子凸块，其中高分子凸块具有弧状表面以及与弧状表面连接的陡峭面，陡峭面与基板的夹角为30度至150度。之后，在基板上形成导电层，且导电层覆盖高分子凸块并与接垫接触。其中形成该导电层的方法包括：形 成第一导电层，覆盖该高分子凸块与该接垫；在该第一导电层上形成光致抗蚀剂层，其暴露出该高分子凸块以及该接垫上方的该第一导电层；进行电镀程序，以于暴露的该第一导电层表面形成第二导电层；移除该光致抗蚀剂层；以及移除未被该第二导电层覆盖的该第一导电层。 
在本发明的一实施例中，形成高分子凸块的方法包括使用灰阶(GrayLevel)掩模。 
为具体描述本发明的内容，在此提出一种形成接点结构的方法如下所述。首先，提供基板，且基板上已形成有至少一接垫。接着，在基板上形成至少一高分子凸块，而且高分子凸块具有弧状表面。之后，在基板上形成至少一导电层，且导电层覆盖部分的高分子凸块。然后，利用导电层作为掩模移除未被导电层覆盖的高分子凸块，以形成陡峭面，陡峭面与基板的夹角为30度至150度。 
在本发明的一实施例中，形成高分子凸块的方法包括使用灰阶掩模。 
承上所述，本发明的高分子凸块具有弧状表面以及陡峭面。因此，当高分子凸块与另一基板接触时，高分子凸块的弧状表面可避免产生应力集中的问题，而且高分子凸块的陡峭面可有利于高分子凸块贯穿位于基板与另一基板之间的接合材料。 
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举实施例，并配合附图，作详细说明如下。 
附图说明
图1为本发明实施例的接点结构的剖面图。 
图2至图12为本发明实施例的接点结构的多种变化的剖面图。 
图13至图24为本发明第二实施例的接点结构的剖面图。 
图25至图36为本发明第三实施例的接点结构的剖面图。 
图37A为本发明一实施例的接点结构的上视图，而图37B为图37A的接点结构沿I-I’线段的剖面图，且图37C为图37A的接点结构沿II-II’线段的剖面图。 
图38A为本发明另一实施例的接点结构的上视图，而图38B为图38A的接点结构沿I-I’线段的剖面图，且图38C为图38A的接点结构沿II-II’线段的剖面图。 
图39为本发明第四实施例的接点结构的剖面图。 
图40至图51为本发明第四实施例的接点结构的多种变化的剖面图。 
图52A为本发明一实施例的接点结构的上视图，而图52B为图52A的接点结构沿I-I’线段的剖面图，且图52C为图52A的接点结构沿II-II’线段的剖面图。 
图53A为本发明另一实施例的接点结构的上视图，而图53B为图53A的接点结构沿I-I’线段的剖面图，且图53C为图53A的接点结构沿II-II’线段的剖面图。 
图54为本发明另一实施例的接点结构的剖面图。 
图55为本发明另一实施例的接点结构的剖面图。 
图56为本发明一实施例的接合结构于接合前的剖面图。 
图57与图58为本发明一实施例的接合结构的剖面图。 
图59为本发明另一实施例的接合结构于接合前的剖面图。 
图60与图61为本发明另一实施例的接合结构的剖面图。 
图62A至图62C为本发明一实施例的接点结构的形成方法的剖面示意图。 
图63A至图63D为本发明另一实施例的接点结构的形成方法的剖面示意图。 
图64A与图64B为本发明另一实施例的接点结构的剖面示意图。 
图65A至图65G为本发明一实施例的接点结构的形成方法的剖面示意图。 
附图标记说明 
100、300、400、500：接点结构 
110、510、712、812、912、1012：接垫 
120、520：高分子凸块 
120a：高分子保护层 
122、152、522、552、714a、814a、922、1022：弧状表面 
122a、152a、522a、524a、552a：凹凸结构 
124、154、526、556、714b、814c、924、1024：陡峭面 
130、530、716、816、930、1030：导电层 
140、540：保护层 
150、550、714、814、920、1020：高分子凸块 
200、600、910、1010：基板 
524、554、814b：顶部平面 
700、700a、800、800a：接合结构 
710、810：第一基板 
720、820：第二基板 
722、822：导电结构 
730、830：接合材料 
730a、830a：填充颗粒 
950：光致抗蚀剂层 
960：导电层 
θ：夹角 
具体实施方式
接点结构 
实施例 
图1为本发明实施例的接点结构的剖面图。请参照图1，本实施例的接点结构100设置在基板200上。接点结构100包括接垫110、高分子凸块120以及导电层130。接垫110位于基板200上。高分子凸块120配置于基板200上，而且高分子凸块120具有弧状表面122以及与弧状表面122连接的陡峭面124，陡峭面124与基板200的夹角θ为30度至150度。导电层130覆盖高分子凸块120，且与接垫110电性连接。 
承上所述，本实施例的高分子凸块120具有弧状表面122以及与弧状表面122连接的陡峭面124。在此，高分子凸块120的陡峭面124与基板200的表面之间实质上彼此垂直。因此，当在基板200与另一基板之间配置有接合材料且欲使高分子凸块120与另一基板接触时，具有陡峭面124的高分子凸块120将易于穿透接合材料而与另一基板接触。此外，由于高分子凸块120具有弧状表面122，故当高分子凸块120与另一基板接触时不会有应力集中的情形发生。而且，高分子凸块120可减少压合基板200、接合材料以及另一基板以使高分子凸块120贯穿接合材料时所需的力量，而且高分子凸块120与另一基板接触时所产生的反弹力较小。 
简而言之，本发明的精神在于本发明的高分子凸块具有弧状表面以及与 弧状表面连接的陡峭面，因此当高分子凸块与另一基板接触时，高分子凸块的弧状表面可避免产生应力集中的问题，而且高分子凸块的陡峭面可有利于高分子凸块贯穿位于基板与另一基板之间的接合材料，而本领域技术人员在不脱离本发明的精神和范围内，当可作各种的更动与润饰。 
此外，请再次参照图1，于本实施例中，接点结构100还包括保护层140，而且保护层140配置于基板200上并暴露出接垫110。另外，于本实施例中，高分子凸块120的弧状表面122例如是往远离基板200的方向凸出。 
而在本发明中，上述高分子凸块120与导电层130之间还可以有多种变化。以下将介绍图1的接点结构100的多种变化。 
图2的接点结构除了如图1所示的高分子凸块120、接垫110与导电层130之外，还包括配置于基板200上的高分子凸块150。接垫110位于高分子凸块150与高分子凸块120之间，且导电层130更覆盖高分子凸块150。此外，高分子凸块150具有弧状表面152以及与弧状表面152连接的陡峭面154，陡峭面154与基板200的夹角θ为30度至150度。 
上述图1与图2的高分子凸块120皆未直接覆盖于接垫110上，然而，于本发明中，高分子凸块120也可以是位于接垫110上。如图3所示，高分子凸块120位于接垫110上，且暴露出部分的接垫110，以使覆盖高分子凸块120的导电层130可与暴露出的接垫110电性连接。同样地，在图4中，与高分子凸块120、150皆配置于接垫110上，且暴露出部分的接垫110，因此覆盖与高分子凸块120、150的导电层130可以与暴露出的接垫110电性连接。 
此外，于本发明中，高分子凸块120除了可以是未覆盖接垫110或是位于接垫110上之外，还可以是只有一部分的高分子凸块120位于接垫110上，而另一部分的高分子凸块120则是位于基板200上。如图5所示，高分子凸块120有一部分位于接垫110上，而另一部分则是位于基板200或保护层140上，且暴露出部分的接垫110，以使覆盖高分子凸块120的导电层130可以与暴露出的接垫110电性连接。同样地，在图6中，与高分子凸块120、150皆有一部分位于接垫110上，而另一部分则皆位于基板200或保护层140上，且暴露出部分的接垫110，以使覆盖高分子凸块120的导电层130可以与暴露出的接垫110电性连接。 
上述图1至图6的实施例都是导电层130全面覆盖高分子凸块。但事实 上，在本发明中，导电层130也可以是只覆盖部分的高分子凸块，如下所述。 
图7至图12所绘示的实施例分别与图1至图6相似，不同之处在于图7至图12的实施例中，导电层130是部分地覆盖高分子120凸块，或是部分地覆盖与高分子凸块120、150。 
第二实施例 
图13至图24为本发明第二实施例的接点结构的剖面图。图13至图24所绘示的第二实施例分别与图1至图12所绘示的实施例相似，不同之处在于图13至图24的实施例中，接点结构300的高分子凸块120的弧状表面122上更具有多个凹凸结构122a，或者是，除了接点结构300的高分子凸块120的弧状表面122上更具有多个凹凸结构122a之外，接点结构300的高分子凸块150的弧状表面152上亦具有多个凹凸结构152a。 
因此，当在基板200与另一基板之间配置有接合材料且欲使高分子凸块120与另一基板接触时，凹凸结构122a可有助于使高分子凸块120贯穿接合材料而与另一基板接触。或者是，当在基板200与另一基板之间配置有接合材料且欲使与高分子凸块120、150与另一基板接触时，与凹凸结构122a、152a可有助于使与高分子凸块120、150贯穿接合材料而与另一基板接触。 
第三实施例 
图25至图36为本发明第三实施例的接点结构的剖面图。图25至图36所绘示的第三实施例分别与图1至图12所绘示的实施例相似，不同之处在于图25至图36的实施例中，接点结构400的高分子凸块120的弧状表面122是往基板200的方向凹入，或者是，除了接点结构400的高分子凸块120的弧状表面122是往该基板200的方向凹入之外，接点结构400的高分子凸块150的弧状表面152也是往基板200的方向凹入。因此，在图25至图36所绘示的实施例中，高分子凸块120的弧状表面122与垂直表面124的连接处为尖锐结构。高分子凸块150的弧状表面152与垂直表面154的连接处为尖锐结构。 
因此，当在基板200与另一基板之间配置有接合材料且欲使高分子凸块120与另一基板接触时，弧状表面122可有助于使高分子凸块120贯穿接合材料而与另一基板接触且不会有应力集中的问题。或者是，当在基板200与 另一基板之间配置有接合材料且欲使与高分子凸块120、150与另一基板接触时，与弧状表面122、152可有助于使与高分子凸块120、150贯穿接合材料而与另一基板接触且不会有应力集中的问题。 
此外，上述各实施例中的高分子凸块可以是块状结构或是条状结构。 
图37A至图37C是说明高分子凸块可以是块状结构的实施例。特别是，图37A至图37C是以图1的高分子凸块的配置方式来说明，虽然本文并未一一将图2至图36所绘示的各实施例的高分子凸块的块状结构绘示出，但此所属领域技术人员应可以根据图37A至图37C的说明而了解图2至图36的高分子凸块的块状结构。 
图37A为本发明一实施例的接点结构的上视图，而图37B为图37A的接点结构沿I-I’线段的剖面图，且图37C为图37A的接点结构沿II-II’线段的剖面图。请同时参照图37A至图37C，高分子凸块120为块状结构。由于高分子凸块120为块状结构，因而每一块状结构的高分子凸块120上是对应覆盖有一层导电层130。 
图38A至图38C是说明高分子凸块是条状结构的实施例。特别是，图38A至图38C是以图1的高分子凸块配置方式来说明，虽然本文并未一一将图2至图36所绘示的各实施例的高分子凸块的条状结构绘示出，但此所属领域技术人员应可以根据图38A至图38C的说明而了解图2至图36的高分子凸块的条状结构。 
图38A为本发明另一实施例的接点结构的上视图，而图38B为图38A的接点结构沿I-I’线段的剖面图，且图38C为图38A的接点结构沿II-II’线段的剖面图。请同时参照图38A至图38C，当高分子凸块120为条状结构时，在同一条高分子凸块120上则覆盖了多个导电层130，而每一导电层130会与对应的接垫110电性连接。在其他实施例中，也可以是在同一条高分子凸块上覆盖了多个导电层，且这些导电层皆与同一接垫电性连接。 
第四实施例 
图39为本发明第四实施例的接点结构的剖面图。请参照图39，本实施例的接点结构500设置在基板600上。接点结构500包括接垫510、高分子凸块520以及导电层530。接垫510位于基板600上。高分子凸块520配置于基板600上，而且高分子凸块520具有弧状表面522、与弧状表面522连 接的顶部平面524以及与顶部平面524连接的陡峭面526，陡峭面526与基板600的夹角θ为30度至150度。于本实施例中，顶部平面524例如为平滑结构。导电层530覆盖高分子凸块520，且与接垫510电性连接。 
承上所述，本实施例的高分子凸块520具有弧状表面522、与弧状表面522连接的顶部平面524以及与顶部平面524连接的陡峭面526。在此，高分子凸块520的陡峭面526与基板600的表面之间实质上彼此垂直。因此，当在基板600与另一基板之间配置有接合材料且欲使高分子凸块520与另一基板接触时，具有陡峭面526的高分子凸块520将易于穿透接合材料而与另一基板接触。此外，由于高分子凸块520具有弧状表面522，故当高分子凸块520与另一基板接触时不会有应力集中的情形发生。 
另外，由于高分子凸块520具有顶部平面524，故当高分子凸块520与另一基板接触时，高分子凸块520与另一基板的接触面积较大。而且，高分子凸块520可减少压合基板600、接合材料以及另一基板以使高分子凸块520贯穿接合材料时所需的力量，而且高分子凸块520与另一基板接触时所产生的反弹力较小。 
简而言之，本发明的精神在于本发明的高分子凸块具有弧状表面、顶部平面以及陡峭面，因此当高分子凸块与另一基板接触时，高分子凸块的陡峭面可有利于高分子凸块贯穿位于基板与另一基板之间的接合材料，而顶部平面可增加高分子凸块与另一基板的接触面积，且高分子凸块的弧状表面可避免产生应力集中的问题，而本领域技术人员在不脱离本发明的精神和范围内，当可作各种的更动与润饰。 
此外，请再次参照图39，于本实施例中，接点结构500还包括保护层540，而且保护层540配置于基板600上并暴露出接垫510。另外，高分子凸块520的弧状表面522上还可具有多个凹凸结构522a(如图40所示)。 
而在本发明中，上述高分子凸块520与导电层530之间还可以有多种变化。图39与图40的接点结构500皆可具有多种变化，而以下将介绍图40的接点结构500的多种变化。 
图41的接点结构除了如图40所示的高分子凸块520、接垫510与导电层530之外，还包括配置于基板600上的高分子凸块550。接垫510位于该高分子凸块550与该高分子凸块520之间，且该导电层530更覆盖该高分子凸块550。此外，高分子凸块550具有弧状表面552、与弧状表面552连接 的顶部平面554以及与顶部平面554连接的陡峭面556，陡峭面556与基板600的夹角θ为30度至150度。此外，于本实施例中，弧状表面552上可具有多个凹凸结构552a。因此，当与高分子凸块520、550与另一基板接触时，这些凹凸结构522a、552a可有利于与高分子凸块520、550贯穿位于基板600与另一基板之间的接合材料。 
上述图40与图41的高分子凸块520皆未覆盖接垫510，然而，于本发明中，高分子凸块520也可以是位于接垫510上。如图42所示，高分子凸块520位于接垫510上，且暴露出部分的接垫510，以使覆盖高分子凸块520的导电层530可与暴露出的接垫510电性连接。同样地，在图43中，与高分子凸块520、550皆配置于接垫510上，且暴露出部分的接垫510，因此覆盖与高分子凸块520、550的导电层530可以与暴露出的接垫510电性连接。 
此外，于本发明中，高分子凸块520除了可以是未覆盖接垫510或是位于接垫510上之外，还可以是只有一部分的高分子凸块520位于接垫510上，而另一部分的高分子凸块520则是位于基板600上。如图44所示，高分子凸块520有一部分位于接垫510上，而另一部分则是位于基板600或保护层540上，且暴露出部分的接垫510，以使覆盖高分子凸块520的导电层530可以与暴露出的接垫510电性连接。同样地，在图45中，与高分子凸块520、550皆有一部分位于接垫510上，而另一部分则皆位于基板600或保护层540上，且暴露出部分的接垫510，以使覆盖高分子凸块520的导电层530可以与暴露出的接垫510电性连接。 
上述图40至图45的实施例都是导电层530全面覆盖高分子凸块。但事实上，在本发明中，导电层530也可以是只覆盖部分的高分子凸块，如下所述。 
图46至图51所绘示的实施例分别与图40至图45相似，不同之处在于图40至图45的实施例中，导电层530是部分地覆盖高分子520凸块，或是部分地覆盖与高分子凸块520、550。 
值得一提的是，上述图41至图51所示的各实施例中是以在高分子凸块的弧状表面具有凹凸结构的实例来说明。事实上，图41至图51所示的实施例也可以是在高分子凸块520的弧状表面522没有凹凸结构552a，或者是与高分子凸块520、550的弧状表面522、552上没有凹凸结构552a、552a。 
此外，上述各实施例中的高分子凸块可以是块状结构或是条状结构。 
图52A至图52C是说明高分子凸块可以是块状结构的实施例。特别是，图52A至图52C是以图39的高分子凸块的配置方式来说明，虽然本文并未一一将图40至图51所绘示的各实施例的高分子凸块的块状结构绘示出，但此所属领域技术人员应可以根据图52A至图52C的说明而了解图40至图51的高分子凸块的块状结构。 
图52A为本发明一实施例的接点结构的上视图，而图52B为图52A的接点结构沿I-I’线段的剖面图，且图52C为图52A的接点结构沿II-II’线段的剖面图。请同时参照图52A至图52C，高分子凸块520为块状结构。由于高分子凸块520为块状结构，因而每一块状结构的高分子凸块520上是对应覆盖有一层导电层530。 
图53A至图53C是说明高分子凸块是条状结构的实施例。特别是，图53A至图53C是以图39的高分子凸块配置方式来说明，虽然本文并未一一将图40至图51所绘示的各实施例的高分子凸块的条状结构绘示出，但此所属领域技术人员应可以根据图53A至图53C的说明而了解图40至图51的高分子凸块的条状结构。 
图53A为本发明另一实施例的接点结构的上视图，而图53B为图53A的接点结构沿I-I’线段的剖面图，且图53C为图53A的接点结构沿II-II’线段的剖面图。请同时参照图53A至图53C，当高分子凸块520为条状结构时，在同一条高分子凸块520上则覆盖了多个导电层530，而每一导电层530会与对应的接垫510电性连接。在其他实施例中，也可以是在同一条高分子凸块上覆盖了多个导电层，且这些导电层皆与同一接垫电性连接。 
图54为本发明另一实施例的接点结构的剖面图。请同时参照图54与图39，图54中的接点结构与图39中的接点结构500相似，差异的处在于图54中的接点结构的顶部平面524还具有多个凹凸结构524a。顶部平面524上的凹凸结构524a可有助于高分子凸块520贯穿位于基板600与另一基板(未绘示)之间的接合材料(未绘示)。图54中的接点结构皆可取代图40～图53中的接点结构。 
图55为本发明另一实施例的接点结构的剖面图。请同时参照图55与图40，图55中的接点结构与图40中的接点结构500相似，差异的处在于图55中的接点结构的顶部平面524还具有多个凹凸结构524a。顶部平面524上的凹凸结构524a可有助于高分子凸块520贯穿位于基板600与另一基板(未 绘示)之间的接合材料(未绘示)。此外，图55中的接点结构皆可取代图41至图53中的接点结构。 
接合结构 
上述图1至图38所披露的接点结构将与另一基板压合而构成接合结构。详细接合结构其接合方法如下所述。 
请参照图56，首先，提供第一基板710与第二基板720，其中第一基板710上包括至少一接垫712、至少一高分子凸块714以及至少一导电层716。高分子凸块714与接垫712对应设置，而且高分子凸块714具有弧状表面714a以及与弧状表面714a连接的陡峭面714b，陡峭面714b与基板710的夹角θ为30度至150度。值得一提的是，第一基板710上的接点结构可以是先前所述图1至图38中任一接点结构，而并非限定是如图56所示的结构。导电层716覆盖高分子凸块714且与接垫712电性连接。另外，第二基板720上包括设置有至少一导电结构722。 
接着，于第一基板710与第二基板720之间设置接合材料730，且第一基板710的具有高分子凸块714的一侧以及第二基板720的具有导电结构722的一侧皆面向接合材料730。在此，接合材料730可以是紫外线固化接合材料、热固化接合材料、热塑化接合材料或是上述的组合。换言之，接合材料730可以是利用紫外光固化、热固化、微波固化、超声固化或是上述组合的方式而固化的接合材料。另外，接合材料730包括非导电黏着膏、非导电黏着膜、各向异性导电膏或各向异性导电膜。此外，于本实施例中，接合材料730内还包括分布有填充颗粒730a。前述填充颗粒730a包括导电颗粒或是绝缘颗粒。 
然后，请参照图57，将第一基板710、第二基板720与接合材料730压合，以使高分子凸块714与导电层716可贯穿接合材料730而与导电结构722接触而形成接合结构700。 
承上所述，由于高分子凸块714具有弧状表面714a以及与弧状表面714a连接的陡峭面714b。因此，当高分子凸块714与导电层716贯穿接合材料730而与导电结构722接触而形成接合结构700时，具有陡峭面714b的高分子凸块714将易于穿透接合材料730而与导电结构722接触。此外，由于高分子凸块714具有弧状表面714a，故当高分子凸块714与导电结构722接触 时不会有应力集中的情形发生。因此，具有高分子凸块714的接合结构700的电性可靠度较佳。 
若是上述压合时的所施予的力道较大，那么将会使高分子凸块714略有形变，而形成如图58所示的接合结构700a。接合结构700与接合结构700a的差异的处仅在于接合结构700a的部分的导电层716与高分子凸块714贯穿接合材料730而与导电结构722接触的接触面积较大。 
另外，先前所述的图39至图55所披露的接点结构将与另一基板压合而构成接合结构。详细接合结构其接合方法如下所述。 
请参照图59，首先提供第一基板810与第二基板820，其中第一基板810上包括至少一接垫812、至少一高分子凸块814以及至少一导电层816。高分子凸块814与接垫812对应设置，而且高分子凸块814具有弧状表面814a、与该弧状表面814a连接的顶部平面814b以及与该顶部平面814b连接的陡峭面814c，陡峭面814c与第一基板810的夹角θ为30度至150度。值得一提的是，第一基板810上的接点结构可以是先前所述图39至图55中任一接点结构，而并非限定是如图59所示的结构。导电层816覆盖高分子凸块814且与接垫812电性连接。另外，第二基板820上包括设置有至少一导电结构822。 
接着，于第一基板810与第二基板820之间设置接合材料830，且第一基板810的具有高分子凸块814的一侧以及第二基板820的具有导电结构822的一侧皆面向接合材料830。在此，接合材料830可以是紫外线固化接合材料、热固化接合材料、热塑化接合材料或是上述的组合。换言之，接合材料730可以是利用紫外光固化、热固化、微波固化、超声固化或是上述的组合的方式而固化的接合材料。另外，接合材料830包括非导电黏着膏、非导电黏着膜、各向异性导电膏或各向异性导电膜。此外，于本实施例中，接合材料830内还包括分布有填充颗粒830a。前述填充颗粒830a包括导电颗粒或是绝缘颗粒。 
然后，请参照图60，将第一基板810、第二基板820与接合材料830压合，以使高分子凸块814与导电层816可贯穿接合材料830而与导电结构822接触而形成接合结构800。 
若是上述压合时的所施予的力道较大，那么将会使高分子凸块814略有形变，而形成如图61所示的接合结构800a。接合结构800与接合结构800a 的差异的处仅在于接合结构800a的部分的导电层816与高分子凸块814贯穿接合材料830而与导电结构822接触的接触面积较大。 
接点结构制造方法 
以下则将介绍形成上述接点结构的方法。 
图62A至图62C为本发明一实施例的接点结构的形成方法的剖面示意图。首先，请参照60A，提供基板910，且基板910上已形成有接垫912。然后，请参照图62B，在基板910上形成高分子凸块920，而且高分子凸块920具有弧状表面922以及与弧状表面922连接的陡峭面924，陡峭面924与基板910的夹角θ为30度至150度。此外，形成高分子凸块920的方法包括使用灰阶掩模。更详细而言，可以使用感光性材料作为高分子凸块920的材料，然后使用特殊的灰阶掩模的设计对感光材料曝光，经显影之后，便可以得到具有弧状表面922与陡峭面924的高分子凸块920。 
之后，请参照图62C，在基板910上形成导电层930，且导电层930覆盖高分子凸块920并与接垫912接触。详细而言，可以利用沉积程序形成导电层930，所形成的导电层930会依照高分子凸块920的表面结构而顺应地覆盖在其上，因此导电层930表面也是弧状的表面。特别是，图62A至图62C的形成接点结构的方法是以形成图1的接点结构的方法来说明，虽然本文并未一一将图2至图53所绘示的各实施例的接点结构的形成方法绘示出，但此所属领域技术人员应可以根据图62A至图62C的说明而了解图2至图53的接点结构的形成方法。 
图63A至图63D为本发明另一实施例的接点结构的形成方法的剖面示意图。首先，请参照图63A，提供基板1010，且基板1010上已形成有接垫1012。接着，请参照图63B，在基板1010上形成高分子凸块1020，而且高分子凸块1020具有弧状表面1022。此外，形成高分子凸块1020的方法包括使用灰阶掩模。更详细而言，可以使用感光性材料作为高分子凸块1020的材料，然后使用特殊的灰阶掩模的设计对感光材料曝光，经显影之后，便可以得到具有弧状表面1022的高分子凸块1020。 
之后，请参照图63C，在基板1010上形成导电层1030，且导电层1030覆盖部分的高分子凸块1020。然后，请参照图63D，利用导电层1030作为掩模移除未被导电层1030覆盖的高分子凸块1020，以形成陡峭面1024，陡 峭面1024与基板1010的夹角θ为30度至150度。此外，移除未被导电层1030覆盖的高分子凸块1020的方法包括曝光显影或是蚀刻。特别是，图63A至图63D的形成接点结构的方法是以形成图7的接点结构的方法来说明，虽然本文并未一一将图8至图12、图19至图24、图31至图36以及图46至图51所绘示的各实施例的接点结构的形成方法绘示出，但此所属领域技术人员应可以根据图63A至图63D的说明而了解图8至图12、图19至图24、图31至图36以及图46至图51的接点结构的形成方法。 
图64A与图64B为本发明另一实施例的接点结构的剖面示意图。请参照图64A，本发明的接点结构除了上述各种实施例的变化之外，其可还包括高分子保护层120a。高分子保护层120a可以在形成高分子凸块120时一并定义出。在图64A的实施例中，高分子保护层120a与高分子凸块120连接在一起，并且覆盖局部的基板200。在另一实施例中，如图64B所示，高分子保护层120a除了与高分子凸块120a连接在一起之外，更覆盖大部分的基板200。特别是，高分子保护层120a的厚度会低于高分子凸块120的厚度。而形成高分子保护层120a的优点是可加强高分子凸块120的结构强度，使其不易断裂或是由基板200上剥离，并且同时具有保护元件的功能。 
特别值得一提的是，图64A与图64B是以图1所示的接点结构来说明书高分子保护层120a的相关位置以及其性质，然，在其他的实施例的接点结构中(如图2至图63)亦可以根据实际所需而设计有高分子保护层120a。 
图65A至图65H为本发明一实施例的接点结构的形成方法的剖面示意图。图65A至图65B的步骤与图62A至图62B的步骤相同，因此在此不再详述。 
接着，请参照图65C，在基板910上形成导电层930，且导电层930覆盖高分子凸块920并与接垫912接触。之后，如图65D所示，在基板610上形成光致抗蚀剂层950，其暴露出高分子凸块920与接垫912上方的导电层930。之后，请参照图65E，进行电镀程序，以于被光致抗蚀剂层950所暴露出的导电层930的表面形成导电层960。特别是，因导电层960是利用电镀程序所形成，因此其厚度可以容易地控制成较厚。 
接着，移除光致抗蚀剂层950，如图65F所示。然后，如图65G所示，进行导电层移除程序，以使未被厚导电层960覆盖的薄导电层930完全移除，在此同时，厚导电层960也会被移除部分的厚度。 
由于上述实施例利用电镀程序形成导电层960，因而最后在图65G所留下来的导电层960、930总厚度相较于仅使用沉积方式形成导电层具有较厚的厚度。如此，将有助于提高接点结构的导电性。 
综上所述，本发明的高分子凸块具有弧状表面以及陡峭面。因此，当高分子凸块与另一基板接触时，高分子凸块的弧状表面可避免产生应力集中的问题，而且高分子凸块的陡峭面可有利于高分子凸块贯穿位于基板与另一基板之间的接合材料。本发明的高分子凸块可减少压合(配置有高分子凸块的)基板、接合材料以及另一基板以使高分子凸块贯穿接合材料时所需的力量，而且高分子凸块与另一基板接触时所产生的反弹力较小。 
此外，高分子凸块的弧状表面上还可具有多个凹凸结构。因此，当高分子凸块与另一基板接触时，这些凹凸结构可有利于高分子凸块贯穿位于基板与另一基板之间的接合材料。另外，本发明的高分子凸块也可以是具有弧状表面、顶部平面以及陡峭面，其中顶部平面可增加导电层与另一基板的接触面积。再者，具有本发明的接点结构的接合结构的电性可靠度较佳。 
虽然本发明已以实施例披露如上，然其并非用以限定本发明，任何所属领域的技术人员在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的权利要求所界定的为准。 

Claims (24)

1.一种接点结构，设置在基板上，包括：
至少一接垫，位于该基板上；
至少一高分子凸块，配置于该基板上，该高分子凸块具有弧状表面以及与该弧状表面连接的陡峭面，该陡峭面与该基板的夹角为30度至150度，其中该高分子凸块的该弧状表面是往该基板的方向凹入；以及
至少一导电层，覆盖该高分子凸块，且与该接垫电性连接。
2.如权利要求1所述的接点结构，其中该弧状表面上具有多个凹凸结构。
3.如权利要求1所述的接点结构，其中该导电层全面覆盖或部分覆盖该高分子凸块。
4.如权利要求1所述的接点结构，还包括保护层，其配置于该基板上并暴露出该接垫。
5.如权利要求1所述的接点结构，其中该高分子凸块配置于该接垫上或该基板上或同时跨越在该接垫上与该基板上。
6.如权利要求1所述的接点结构，其中该高分子凸块的该弧状表面是往远离该基板的方向凸出。
7.如权利要求1所述的接点结构，其中该导电层有一个或多于一个，覆盖在同一高分子凸块上，并分别与对应的接垫电性连接。
8.如权利要求1所述的接点结构，其中该导电层有一个或多于一个，覆盖在同一高分子凸块上，并与同一接垫电性连接。
9.如权利要求1所述的接点结构，其中位于该高分子凸块上的该导电层会与一个或多于一个的接垫电性连接。
10.如权利要求1所述的接点结构，其中位于一个或多于一个的高分子凸块上的该导电层均与同一接垫电性连接。
11.如权利要求1所述的接点结构，还包括高分子保护层，位在该基板上且至少暴露出该高分子凸块以及该接垫。
12.一种接点结构，设置在基板上，包括：
至少一接垫，位于该基板上；
至少一高分子凸块，配置于该基板上，其中该高分子凸块具有弧状表面、与该弧状表面连接的顶部平面以及与该顶部平面连接的陡峭面，该陡峭面与该基板的夹角为30度至150度；
高分子保护层，位于该基板上且至少暴露出该高分子凸块以及该接垫；
位于该高分子保护层上的另一高分子保护层，其厚度低于该高分子凸块的厚度，用以加强该高分子凸块的结构强度；以及
至少一导电层，覆盖该高分子凸块，且与该接垫电性连接。
13.如权利要求12所述的接点结构，其中该弧状表面上具有多个凹凸结构。
14.如权利要求12所述的接点结构，其中该导电层全面覆盖或部分覆盖该高分子凸块。
15.如权利要求12所述的接点结构，其该高分子凸块配置于该接垫上或该基板上或同时跨越在该接垫上与该基板上。
16.如权利要求12所述的接点结构，其中该导电层有一个或多于一个，覆盖在同一高分子凸块上，并分别与对应的接垫电性连接。
17.如权利要求12所述的接点结构，其中该导电层有一个或多于一个，覆盖在同一高分子凸块上，并与同一接垫电性连接。
18.如权利要求12所述的接点结构，其中位于该高分子凸块上的该导电层会与一个或多于一个的接垫电性连接。
19.如权利要求12所述的接点结构，其中位于一个或多于一个的高分子凸块上的该导电层均与同一接垫电性连接。
20.如权利要求12所述的接点结构，其中该顶部平面具有多个凹凸结构或为平滑结构。
21.一种形成接点结构的方法，包括：
提供基板，该基板上已形成有至少一接垫；
在该基板上形成至少一高分子凸块，其中该高分子凸块具有弧状表面以及与该弧状表面连接的陡峭面，该陡峭面与该基板的夹角为30度至150度；以及
在该基板上形成导电层，覆盖该高分子凸块且与该接垫接触，其中形成该导电层的方法包括：
形成第一导电层，覆盖该高分子凸块与该接垫；
在该第一导电层上形成光致抗蚀剂层，其暴露出该高分子凸块以及该接垫上方的该第一导电层；
进行电镀程序，以于暴露的该第一导电层表面形成第二导电层；
移除该光致抗蚀剂层；以及
移除未被该第二导电层覆盖的该第一导电层。
22.如权利要求21所述的接点结构的方法，其中形成该高分子凸块的方法包括使用灰阶掩模。
23.一种形成接点结构的方法，包括：
提供基板，该基板上已形成有至少一接垫；
在该基板上形成至少一高分子凸块，其中该高分子凸块具有弧状表面；
在该基板上形成至少一导电层，覆盖部分的该高分子凸块；以及
利用该导电层作为掩模移除未被该导电层覆盖的该高分子凸块，以形成陡峭面，该陡峭面与该基板的夹角为30度至150度。
24.如权利要求23所述的接点结构的方法，其中形成该高分子凸块的方法包括使用灰阶掩模。
CN2008100952841A 2008-05-09 2008-05-09 接点结构与其形成方法及其接合结构 Expired - Fee Related CN101577261B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008100952841A CN101577261B (zh) 2008-05-09 2008-05-09 接点结构与其形成方法及其接合结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008100952841A CN101577261B (zh) 2008-05-09 2008-05-09 接点结构与其形成方法及其接合结构

Publications (2)

Publication Number Publication Date
CN101577261A CN101577261A (zh) 2009-11-11
CN101577261B true CN101577261B (zh) 2011-05-11

Family

ID=41272139

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100952841A Expired - Fee Related CN101577261B (zh) 2008-05-09 2008-05-09 接点结构与其形成方法及其接合结构

Country Status (1)

Country Link
CN (1) CN101577261B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1132931A (zh) * 1994-12-30 1996-10-09 卡西欧计算机公司 连接一个电子元件的端子到另一个电子元件的端子的方法
CN1584672A (zh) * 2003-08-21 2005-02-23 精工爱普生株式会社 电子部件的安装结构、安装方法、电光装置及电子设备
CN101009249A (zh) * 2006-01-27 2007-08-01 胜华科技股份有限公司 薄膜晶体管阵列基板及其制作方法
CN101170089A (zh) * 2006-10-23 2008-04-30 台湾薄膜电晶体液晶显示器产业协会 一种具有弹性凸块与测试区的接点结构与其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1132931A (zh) * 1994-12-30 1996-10-09 卡西欧计算机公司 连接一个电子元件的端子到另一个电子元件的端子的方法
CN1584672A (zh) * 2003-08-21 2005-02-23 精工爱普生株式会社 电子部件的安装结构、安装方法、电光装置及电子设备
CN101009249A (zh) * 2006-01-27 2007-08-01 胜华科技股份有限公司 薄膜晶体管阵列基板及其制作方法
CN101170089A (zh) * 2006-10-23 2008-04-30 台湾薄膜电晶体液晶显示器产业协会 一种具有弹性凸块与测试区的接点结构与其制作方法

Also Published As

Publication number Publication date
CN101577261A (zh) 2009-11-11

Similar Documents

Publication Publication Date Title
US8609991B2 (en) Flex-rigid wiring board and method for manufacturing the same
CN101199246A (zh) 电路板结构的制造方法和电路板结构
CN101313638B (zh) 多层柔性印刷电路板及其制造方法
CN101944523A (zh) 具有连接端子的基板
US8266792B2 (en) Method of manufacturing a printed circuit board with an embedded electronic component
US9900997B2 (en) Manufacturing method of a rigid flex board module
JP2004095756A (ja) 半導体パッケージおよびその製造方法、並びに電子装置
TWI699143B (zh) 印刷電路板及製造印刷電路板之方法
US20090243093A1 (en) Contact structure and connecting structure
CN213401096U (zh) 基板接合构造
CN105472885A (zh) Pcb板与fpc板的压合连接结构及其制作方法
CN101360398B (zh) 内凹式导电柱的电路板结构及其制作方法
CN101577261B (zh) 接点结构与其形成方法及其接合结构
TW200941602A (en) Contact structure and forming method thereof and connecting structure thereof
US20110186342A1 (en) Single-layered printed circuit board and manufacturing method thereof
CN101582399B (zh) 接点结构与接合结构
TWI739160B (zh) 軟硬複合線路板
US20110272799A1 (en) Ic chip and ic chip manufacturing method thereof
JP2007157907A (ja) フレキシブルプリント配線基板
JP5342340B2 (ja) プリント配線基板
US7312142B2 (en) Method for making cable with a conductive bump array, and method for connecting the cable to a task object
JP2006261176A (ja) 半導体装置および実装構造
CN101527288B (zh) 接点结构以及接合结构
CN102054789B (zh) 半导体器件和制造半导体器件的方法
CN102123578B (zh) 表面安装集成电路组件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110511

Termination date: 20190509