KR20040033264A - 회로 기판, 볼 그리드 어레이의 실장 구조, 및 전기 광학장치, 및 전자 기기 - Google Patents

회로 기판, 볼 그리드 어레이의 실장 구조, 및 전기 광학장치, 및 전자 기기 Download PDF

Info

Publication number
KR20040033264A
KR20040033264A KR1020030070561A KR20030070561A KR20040033264A KR 20040033264 A KR20040033264 A KR 20040033264A KR 1020030070561 A KR1020030070561 A KR 1020030070561A KR 20030070561 A KR20030070561 A KR 20030070561A KR 20040033264 A KR20040033264 A KR 20040033264A
Authority
KR
South Korea
Prior art keywords
pad
grid array
ball grid
bga
circuit board
Prior art date
Application number
KR1020030070561A
Other languages
English (en)
Other versions
KR100598276B1 (ko
Inventor
아시다다케시
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20040033264A publication Critical patent/KR20040033264A/ko
Application granted granted Critical
Publication of KR100598276B1 publication Critical patent/KR100598276B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09772—Conductors directly under a component but not electrically connected to the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

볼 그리드 어레이를 리플로우 처리에 의해서 회로 기판상에 실장하는 경우에도, 땜납 재료의 인쇄 마진을 크게할 수 있는 회로 기판, 볼 그리드 어레이의 실장 구조, 및 전기 광학 장치, 및 전자 기기를 제공한다.
볼 그리드 어레이를 실장하기 위한 패드 및 배선을 포함하는 회로 기판, 볼 그리드 어레이의 실장 구조, 및 전기 광학 장치, 및 전자 기기에 있어서, 회로 기판이, 볼 그리드 어레이를 실장하기 위한 패드와, 당해 패드 및 외부 단자를 접속하기 위한 배선과, 솔더 레지스트를 포함하고, 당해 솔더 레지스트가, 패드 및 배선을 일괄적으로 노출시키기 위한 개구부를 갖고 있다.

Description

회로 기판, 볼 그리드 어레이의 실장 구조, 및 전기 광학 장치, 및 전자 기기{CIRCUIT BOARD, MOUNTING STRUCTURE OF A BALL GRID ARRAY, AND ELECTRO-OPTICAL DEVICE AND ELECTRONIC APPARATUS}
본 발명은, 회로 기판, 볼 그리드 어레이의 실장 구조, 및 전기 광학 장치, 및 전자 기기에 관한 것이다. 특히, 볼 그리드 어레이를 리플로우 처리에 의해서 회로 기판상에 실장하는 경우에도, 땜납 재료의 인쇄 마진을 크게할 수 있는 회로 기판, 볼 그리드 어레이의 실장 구조, 및 전기 광학 장치, 및 전자 기기에 관한 것이다.
종래, 반도체 소자의 리드 단자의 파인 피치화나 다(多)핀화에 대응한 실장 방법으로서, 프린트 배선 기판(PCB)상에, QFP(quad flat package)를 탑재하는 방법이 널리 실시되고 있다. 이것은, 패키지의 네 변에 다수의 갈매기 날개(gull wing)형의 리드 단자를 갖는 플랫 패키지(flat package)인 QFP를, 통상, 수지 등으로 이루어지는 PCB에 실장하고, 또한 PCB의 도체부와의 전기적 접속이 도모된 상태로 사용되는 것이다.
그러나, QFP는, 한층 더 파인 피치화나 다핀화에 수반하여, 실장시에 있어서의 땜납 브리지에 의한 단락이나, 땜납 부족 등에 의해서, 접속 신뢰성이 저하된다고 하는 문제가 지적되고 있다. 또한, QFP는, 리드 단자가 패키지보다 외측으로 돌출되어 있는 만큼, PCB 상에 있어서의 실장 면적이 증대된다고 하는 문제도 있었다.
그래서, 반도체 소자의 한층 더 파인 피치화나 다핀화에 대응하기 위해서, 볼 그리드 어레이(이하, BGA)나, 칩 사이즈 패키지(이하, CSP)를 이용한 실장 방법이나, 그들을 실장하는 프린트 기판이 제안되어 있다.
구체적으로는, 도 25에 도시하는 바와 같이, 동일한 프린트 기판상에, 형상이 다른 반도체 패키지의 랜드(384, 382)가 각각 배치되어 있고, 각각의 패키지에서 같은 기능을 갖는 단자가 접속될 랜드 끼리를 패턴 배선(383)으로 접속한 프린트 기판이 있다. 이러한 프린트 기판에 의하면, 프린트 기판에 탑재하는 패키지의 형상이 변경되더라도, 새로이 다른 프린트 기판을 제조하지 않고서, 동일한 프린트 기판에서 탑재를 할 수 있게 된다.
또한, BGA 등의 교환 수리가 곤란한 전자 부품을, 납땜 불량이 발생하지 않도록 실시하는 실장 방법이 있다. 보다 구체적으로는, 도 26에 그 흐름도를 개략적으로 도시하는 바와 같이, PCB상의 소정 개소에 크림 땜납을 인쇄하는 공정(291)과, BGA(피치가 0.8mm 이하의 칩 사이즈 패키지(CSP)를 포함함) 등의 범프 부착 반도체 소자를, 크림 땜납이 인쇄된 PCB상의 소정 개소에 마운터에 의해 탑재하는 공정(292)과, X선 검사를 실시하여, 반도체 소자에 있어서의 양품과, 불량품을 선별하는 공정(293)과, X선 검사에 합격한 반도체 소자에 있어서의 양품만을 리플로우가열하여 실장하는 공정(294)을 포함하는 실장 방법(290)이다.
또한, 도 27(a)∼(d)에 도시하는 바와 같이, 기판(310)상에 마련한 오목부(311)에 크림 땜납(312)을 도포하는 방법을 이용한 BGA의 실장 방법이 있다.
보다 구체적으로는, 도 27(a)에 도시하는 바와 같이, 표면에 복수의 오목부(311)를 구비한 기판(310)을 준비하고, 도 27(b)에 도시하는 바와 같이, 복수의 오목부(311)에 대하여 크림 땜납(312)을 도포하고, 도 27(c)에 도시하는 바와 같이, BGA(315)의 범프(317)를, 복수의 오목부(311)에 대하여 위치 정렬하고, 또한, 도 27(d)에 도시하는 바와 같이, 리플로우 실장하여, 압착하는 것을 특징으로 하는 BGA의 실장 방법이다.
또한, 도 28(a)∼(c)에 도시하는 바와 같이, 이방성 도전막(Anisotropic Conductive Film, 이하, ACF)(347)을 거쳐서, 범프 부착 반도체 소자(345)와, 기판(343)의 패드(341)를 열압착하는 실장 방법이 있다.
이러한 ACF(347)에 의한 실장 방법에 의하면, CSP와 같이 범프(347)의 피치가 0.1∼0.5mm 정도로 좁은 경우에도, 인접하는 범프 사이에서의 쇼트의 발생을 효율적으로 방지할 수 있고, 또한 많은 범프(347)를 일괄하여 전기 접속할 수 있다고 하는 이점을 얻을 수 있다.
그러나, 종래의 프린트 기판은, BGA 등의 미세한 범프 부착 반도체 소자를 실장할 때에, 도전 재료로서의 땜납 재료를, 미세한 랜드(패드)상에 정확히 인쇄해야만 하기 때문에, 인쇄를 위한 위치 정렬이나 인쇄 자체에 시간이 걸리는 한편, 인쇄한 땜납 재료의 위치와, 패드가 어긋나버리기 쉽다고 하는 문제가 있었다. 특히, CSP의 경우는, BGA보다도 더 파인 피치화되어 있기 때문에, 땜납 재료를 FPC 등의 변형하기 쉬운 프린트 기판의 랜드(패드)상에, 정밀도 좋게 인쇄하고, 실장하는 것은 사실상 곤란하였다.
또한, 도 26에 도시된 실장 방법에 의하면, 리플로우 가열전에 X선 검사를 실시해야만 하고, 공정수가 증대함과 동시에, 제조 관리가 복잡화되거나, 제조 시간이 길어지거나 하는 등의 문제가 있었다. 또한, 크림 땜납을, 미세한 패드상에 정확히 인쇄해야만 한기 때문에, 인쇄를 위한 위치 정렬이나 인쇄 자체에 시간이 걸린다고 하는 문제가 있었다.
또한, 도 27에 도시된 실장 방법에 의하면, 오목부를 갖는 패드를 형성하는 것이 곤란할 뿐아니라, 미세한 오목부를 갖는 패드에 대하여 정확히 인쇄해야만 하기 때문에, 인쇄를 위한 위치 정렬이나 인쇄 자체로 돌아가는 시간이 걸린다고 하는 문제가 있었다.
더욱이, ACF를 이용한 실장 방법은, 당해 ACF의 비용이 높을 뿐아니라, 다른 소자와의 동시 실장이 곤란하다고 하는 문제가 있었다. 즉, 열압착하여 실장하는 ACF와, 땜납 리플로우 처리에 의해 실장하는 다른 소자는, 상이한 실장 프로세스의 순서를 고려하면서, 별개로 실시해야만 했었다.
그래서, 상기 문제점을 예의 검토한 결과, BGA에 접속되는 전부 또는 일부의 패드 및 배선이 일괄적으로 노출되도록 개구된 개구부를 갖는 솔더 레지스트를 마련하는 것에 의해, 땜납 재료의 도포 마진(인쇄 마진)을 크게 할 수 있어, 레지스트의 단차 위로 올라가는 것에 의한 인쇄의 흘러내림 등이 일어나기 어렵고, 그 때문에, 땜납 재료의 도포가 정밀도 좋게, 또한 용이하게 되는 것을 찾아내었다. 또한, 땜납 재료의 인쇄 어긋남에 의한 접속 불량이 생각되지만, 이 경우에는, 레지스트 자체의 어긋남이나, 단차에 좌우되는 일없이, 인쇄 어긋남에 의해 패드로부터 밀려 나온 땜납 재료가, 그 유동 특성에 의해, 리플로우시에 패드상으로 되돌아오는 것을 발견하였다.
즉, 본 발명은, BGA(CSP을 포함함)를, 땜납 재료를 거쳐서, 리플로우 처리에 의해서 실장하는 경우에도, 땜납 재료의 도포 불량에 기인하여 BGA의 실장 위치가 어긋나는 것이 적은 회로 기판, 그것을 이용한 BGA의 실장 구조, 및 전기 광학 장치, 및 전자 기기를 제공하는 것을 목적으로 하고 있다.
도 1은 제 1 실시예의 회로 기판을 설명하기 위해서 제공하는 도면,
도 2는 회로 기판상의 솔더 레지스트의 위치를 설명하기 위해서 제공하는 단면도(그 1),
도 3은 회로 기판상의 솔더 레지스트의 위치를 설명하기 위해서 제공하는 단면도(그 2),
도 4는 BGA를 다른 전기 소자와 함께 회로 기판에 대하여 동시 실장하는 방법을 설명하기 위해서 제공하는 도면,
도 5는 FPC를 설명하기 위해서 제공하는 도면,
도 6은 인접하는 패드 사이의 거리를 설명하기 위해서 제공하는 도면(그 1),
도 7은 인접하는 패드 사이의 거리를 설명하기 위해서 제공하는 도면(그 2),
도 8은 패드의 평면 형상을 도시하는 도면,
도 9(a)∼(d)는, 각각 변형 패드의 평면 형상을 도시하는 도면,
도 10(a)∼(c)는, 각각 변형 패드의 평면 형상을 도시하는 도면,
도 11(a)∼(b)는, 각각 변형 패드의 다른 평면 형상을 도시하는 도면,
도 12는 BGA의 구성을 설명하기 위해서 제공하는 단면도(그 1),
도 13은 다른 BGA의 구성을 설명하기 위해서 제공하는 단면도(그 2),
도 14는 다른 BGA의 구성을 설명하기 위해서 제공하는 단면도(그 3),
도 15는 WCSP의 구성을 설명하기 위해서 제공하는 단면도,
도 16(a)∼(b)는, 범프 부착 반도체 소자에 있어서의 범프의 변형예를 설명하기 위해서 제공하는 도면,
도 17은 제 2 실시예의 범프 부착 반도체 소자의 실장 구조를 설명하기 위해서 제공하는 도면,
도 18은 언더필을 설명하기 위해서 제공하는 도면,
도 19(a)∼(b)는, 회로 기판에 대하여, BGA를 실장하는 방법을 설명하기 위해서 제공하는 공정도(그 1),
도 20(a)∼(b)는, 회로 기판에 대하여, BGA를 실장하는 다른 방법을 설명하기 위해서 제공하는 공정도(그 2),
도 21(a)∼(b)는, 회로 기판에 대하여, 범프 부착 반도체 소자를 실장하는 다른 방법을 설명하기 위해서 제공하는 공정도(그 3),
도 22는 본 발명에 따른 제 3 실시예의 액정 패널의 외관을 나타내는 개략 사시도,
도 23은 제 3 실시예의 패널 구조를 모식적으로 나타내는 개략 단면도,
도 24는 본 발명에 따른 전자 기기의 실시예의 블록 구성을 나타내는 개략구성도,
도 25는 종래의 회로 기판을 설명하기 위해서 제공하는 도면,
도 26은 종래의 BGA의 실장 방법을 설명하기 위해서 제공하는 흐름도,
도 27은 종래의 PCB상에 마련된 오목부를 이용한 BGA의 실장 방법을 설명하기 위해서 제공하는 도면,
도 28은 이방성 도전막(ACF)을 이용한 범프 부착 반도체 소자의 실장 방법을 설명하기 위해서 제공하는 도면.
도면의 주요 부분에 대한 부호의 설명
11 : 범프 부착 반도체 소자(BGA나 CSP)
12 : 지그13 : 범프
15 : 땜납 재료17: 패드
19 : 기판(FPC)
39 : 범프 부착 반도체 소자 이외의 전기 소자
60, 70, 80 : BGA64 : 언더필
90 : WCSP
110, 130 : 범프 부착 반도체 소자(BGA나 CSP)
113 : 범프140 : FPC
200 : 액정 패널211 : 제 1 기판
221 : 제 2 기판222 : 투명 전극
227 : 범프 부착 반도체 소자360, 370 : 실장 구조
411 : 배선413 : 패드
430 : 회로 기판431 : 솔더 레지스트
433 : 개구부
본 발명에 의하면, BGA를 실장하기 위한 패드와, 당해 패드 및 외부 단자를 접속하기 위한 배선과, 솔더 레지스트를 포함하는 회로 기판에 있어서,
솔더 레지스트가, 패드 및 배선을 일괄적으로 노출시키기 위한 개구부를 갖는 것을 특징으로 하는 회로 기판이 제공되어, 상술한 문제점을 해결할 수 있다.
즉, 이와 같이 구성함으로써, 땜납 재료의 도포가 용이하게 되어, 땜납 재료의 도포 마진을 크게 할 수 있다.
또한, 본 발명의 회로 기판을 구성하는데 있어서, 실장되는 BGA의 면적을100%로 했을 때에, 개구부의 면적을 50∼150%의 범위내의 값으로 하는 것이 바람직하다.
이와 같이 구성함으로써, 땜납 재료의 도포가 용이하게 되어, 땜납 재료의 도포 마진을 크게 할 수 있다.
또한, 본 발명의 회로 기판을 구성하는데 있어서, BGA가 실장되는 개소에 있어서, 그 외주로부터 내측 영역을 향하여 0.1mm의 지점에는, 솔더 레지스트 또는 그 단부가 존재하는 것이 바람직하다.
이와 같이 구성함으로써, BGA의 단부에 솔더 레지스트가 존재하기 때문에, 에지 쇼트를 유효하게 방지할 수 있다.
또한, 본 발명의 회로 기판을 구성하는데 있어서, 실장되는 BGA의 범프의 피치가 0.6mm 미만의 좁은 개소와, 0.6mm 이상이 넓은 개소가 혼재하고 있는 경우에, 당해 BGA의 좁은 개소에 대응한 패드에 대응하여, 솔더 레지스트의 개구부가 마련되어 있는 것이 바람직하다.
이와 같이 구성함으로써, 범프의 피치에 넓고 좁음이 있다고 해도, 회로 기판의 설계를 용이하게 실시할 수 있다.
또한, 본 발명의 회로 기판을 구성하는데 있어서, 솔더 레지스트의 두께를, 실장되는 BGA의 범프 높이의 1∼50%로 하는 것이 바람직하다.
이와 같이 구성함으로써, 우수한 솔더 레지스트 효과나 에지 쇼트에 대해서의 방지 효과를 얻을 수 있고, 또한 솔더 레지스트를 용이하게 형성할 수 있다.
또한, 본 발명의 회로 기판을 구성하는데 있어서, BGA 이외의 전기 소자를실장하기 위한 패드가 마련되어 있고, 당해 패드의 주위에는, 솔더 레지스트가 근접하여 존재하는 것이 바람직하다.
이와 같이 구성함으로써, BGA 이외의 전기 소자이더라도, BGA와 함께, 용이하게, 또한 동시에 실장할 수 있다.
또한, 본 발명의 다른 형태는, BGA를 회로 기판에 실장하여 이루어지는 BGA의 실장 구조에 있어서, 회로 기판이, BGA를 실장하기 위한 패드와, 배선과, 솔더 레지스트를 포함하고, 또한 당해 솔더 레지스트가, 패드 및 배선을 일괄적으로 노출시키기 위한 개구부를 갖는 것을 특징으로 하는 BGA의 실장 구조가 제공되어, 상술한 문제점을 해결할 수 있다.
즉, 이와 같이 구성함으로써, 땜납 재료를 도포할 때의 마진이 넓게 되어, BGA나 CSP를 회로 기판에 대하여 실장하는 경우에도, 실장 위치의 어긋남을 적게 할 수 있다.
또한, 본 발명의 BGA의 실장 구조를 구성하는데 있어서, BGA와, 회로 기판 사이에, 이하의 특성을 갖는 언더필이 충전되어 있는 것이 바람직하다.
(1) 체적 저항이 1 ×106∼1 ×1020Ω·cm의 범위내의 값이다.
(2) 인장 강도가 1∼200MPa의 범위내의 값이다.
(3) 신장이 10∼500%의 범위내의 값이다.
이와 같이 구성함으로써, 환경 안정성이나 기계적 특성이 우수한 BGA의 실장 구조를 제공할 수 있다.
또한, 본 발명의 다른 형태는, 구동 소자 또는 전원 소자로서, BGA를 실장하기 위한 패드와, 당해 패드 및 외부 단자를 접속하기 위한 배선과, 당해 패드 및 배선을 일괄적으로 노출시키기 위한 개구부를 갖는 솔더 레지스트로 이루어지는 회로 기판상에 실장된 BGA를 포함하는 것을 특징으로 하는 전기 광학 장치가 제공되어, 상술한 문제점을 해결할 수 있다.
즉, 이와 같이 구성함으로써, BGA의 실장 위치가 어긋나는 것이 적은 회로 기판을 이용한 전기 광학 장치를 효과적으로 제공할 수 있다.
또한, 본 발명의 다른 형태는, 상술한 전기 광학 장치와, 당해 전기 광학 장치를 제어하기 위한 제어 수단을 구비하는 것을 특징으로 하는 전자 기기가 제공되어, 상술한 문제점을 해결할 수 있다.
즉, 이와 같이 구성함으로써, BGA의 실장 위치가 어긋나는 것이 적은 회로 기판을 이용한 전기 광학 장치를 포함하는 전자 기기를 효과적으로 제공할 수 있다.
발명의 실시예
이하, 도면을 참조하여, 본 발명의 회로 기판, BGA의 실장 구조, 및 그것을 이용한 전기 광학 장치, 및 전자 기기에 관한 실시예에 대하여 구체적으로 설명한다.
단, 이러한 실시예의 설명은, 본 발명의 일형태를 예시하는 것이고, 말할 필요도 없이 본 발명을 한정하는 것이 아니며, 본 발명의 목적의 범위내에서 임의로변경하는 것이 가능하다.
[제 1 실시예]
제 1 실시예는, 도 1에 도시하는 바와 같이, BGA를 실장하기 위한 패드(413a)와, 당해 패드(413a) 및 외부 단자를 접속하기 위한 배선(411)과, 솔더 레지스트(431)를 포함하는 회로 기판에 있어서, 솔더 레지스트(431)가, 패드(413a) 및 배선(411)을 일괄적으로 노출시키기 위한 개구부(433)를 갖는 것을 특징으로 하는 회로 기판이다.
1. 회로 기판
(1) 솔더 레지스트
① 개구부의 면적
실장되는 BGA의 면적을 100%로 했을 때에, 솔더 레지스트의 개구부의 면적을 50∼150%의 범위내의 값으로 하는 것이 바람직하다.
그 이유는, 이러한 솔더 레지스트의 개구부의 면적이 50% 이내의 값으로 되면, 패드나 배선을 설계할 때에, 과도하게 제한을 받거나 하는 경우가 있기 때문이다. 한편, 이러한 솔더 레지스트의 개구부의 면적이 150%를 넘으면, BGA를 실장한 경우에 에지 쇼트의 발생을 유효하게 방지하는 것이 곤란해지는 경우가 있기 때문이다. 또, 솔더 레지스트의 개구부의 면적이 100%를 넘으면, 에지 쇼트가 발생하기 쉽게 되는 경우도 있지만, 범프의 높이를 조정하거나, 언더필을 주입하거나 함으로써, 유효하게 방지할 수 있다.
따라서, 실장되는 BGA의 면적을 100%로 했을 때에, 솔더 레지스트의 개구부의 면적을 60∼99%의 범위내의 값으로 하는 것이 보다 바람직하고, 70∼90%의 범위내의 값으로 하는 것이 더 바람직하다.
② 위치 1
또, 도 2에 도시하는 바와 같이, BGA(11)가 실장되는 개소에 있어서, 그 외주로부터 내측 영역을 향하여 적어도 0.1mm의 지점에는, 솔더 레지스트(431) 또는 그 단부가 존재하는 것이 바람직하다.
그 이유는, BGA가 실장되는 개소에 있어서, 그 외주로부터 내측 영역을 향하여 적어도 0.1mm의 지점에, 이러한 솔더 레지스트 또는 그 단부가 존재하지 않는다고 하면, BGA를 실장한 경우에 에지 쇼트의 발생을 유효하게 방지하는 것이 곤란해지는 경우가 있기 때문이다.
단, 외주로부터 내측 영역을 향하여 과도하게히 솔더 레지스트가 존재하면, 패드나 배선을 설계할 때에, 과도하게 제한을 받거나 하는 경우가 있다.
따라서, BGA가 실장되는 개소에 있어서, 그 외주로부터 내측 영역을 향하여 0.11mm∼1mm의 지점에 솔더 레지스트 또는 그 단부가 존재하는 것이 보다 바람직하고, 그 외주로부터 내측 영역을 향하여 0.15mm∼0.5mm의 지점에, 솔더 레지스트 또는 그 단부가 존재하는 것이 더 바람직하다.
③ 위치 2
또한, 도 3에 도시하는 바와 같이, 실장되는 BGA(11)의 범프(13)의 피치가 0.6mm 미만의 좁은 개소와, 0.6mm 이상의 넓은 개소가 혼재하고 있는 경우에, 당해 BGA(11)의 범프(13)의 좁은 피치에 대응한 패드(17)에만, 솔더 레지스트(431)의 개구부(433)가 마련되어 있는 것이 바람직하다.
그 이유는, 이와 같이 구성함으로써, 범프의 피치에 광협이 넓고 좁음이 있다고 해도, BGA의 좁은 피치에 대응한 패드에 개구부를 설치함으로써 대응할 수 있기 때문에, 회로 기판의 설계가 용이하게 되기 때문이다. 즉, BGA의 넓은 피치에 대응한 패드에 있어서는, 개구부를 마련할 필요도 없어, 땜납 재료의 도포 마진을 넓게 취할 수 있기 때문이다.
④ 두께
또한, 도 2에 도시하는 바와 같이, 솔더 레지스트(431)의 두께를, 실장되는 BGA(11)의 범프(13)의 높이의 1∼50%로 하는 것이 바람직하다.
그 이유는, 이와 같이 솔더 레지스트의 두께를 제한함으로써, 우수한 솔더 레지스트 효과나 에지 쇼트에 대해서의 방지 효과를 얻을 수 있고, 또한 솔더 레지스트를 용이하게 형성할 수 있기 때문이다.
따라서, 솔더 레지스트의 두께를, 실장되는 BGA의 범프 높이의 1∼40%로 하는 것이 보다 바람직하고, 1∼30%로 하는 것이 더욱 바람직하다.
⑤ 다른 개구부
또한, 도 4에 도시하는 바와 같이, BGA 이외의 전기 소자(39)를 실장하기 위한 패드(38)가 마련되어 있고, 당해 패드(38)의 주위에는, 솔더 레지스트(431)가 근접하여 존재하는 것이 바람직하다.
그 이유는, 이와 같이 구성함으로써, BGA 이외의 전기 소자를 회로 기판상에 실장하는 경우에, BGA와 함께, 용이하게, 또한 동시에 실장할 수 있기 때문이다.
(2) 회로 기판
① 종류
회로 기판의 종류로서는, 단단한 유리 에폭시제 PCB나 세라믹제 PCB 등이더라도 특별히 제한되는 것이 아니지만, 보다 경량이면서 박형으로서, 구부림 등 사용 형태가 가능하고, 휴대 전화 등의 용도에 적합하게 사용할 수 있기 때문에, 도 5에 도시하는 바와 같이, 폴리이미드 수지나 폴리에스테르 수지 등의 기재상에, 금속 배선이 실시된 FPC인 것이 보다 바람직하다.
즉, 도 5에 도시하는 바와 같이, 플렉서블 기재(141)상에, 복수의 패드(147)를 구비하고, 또한 양단에 스프로켓(sprocket)을 구비한 FPC(140)를 사용함으로써, 연속적으로 범프 부착 반도체 소자를 실장할 수 있기 때문이다.
② 패드의 피치 1
또한, 도 6에 도시하는 바와 같이, 패드(413a)의 피치를 패드 사이의 중심위치로부터 인접하는 패드 사이의 중심 위치까지의 거리, 즉, CTC(Center to Center)로 정의한 경우에, 당해 패드의 피치를 0.4∼1.0mm의 범위내의 값으로 하는 것이 바람직하다.
그 이유는, 이러한 패드의 피치가 0.4mm 미만의 값으로 되면, 배선의 레이아웃이 곤란하게 되거나, 배선의 폭을 과도하게 좁게 할 필요가 발생하거나, 나아가서는, 땜납 브리지가 빈번히 발생하거나 하는 경우가 있기 때문이다.
한편, 이러한 패드의 피치가 1mm를 넘으면, 패드수가 과도하게 제한되거나, 다핀의 BGA나 CSP를 실장하거나 하는 것이 곤란하게 되는 경우가 있기 때문이다.
따라서, 패드의 피치를 0.45∼0.8mm의 범위내의 값으로 하는 것이 보다 바람직하고, 0.5∼0.6mm의 범위내의 값으로 하는 것이 더욱 바람직하다.
③ 패드의 피치 2
또한, 도 7(a)에 도시하는 바와 같이, BGA의 저면(433)의 중앙 부근에, 세로 방향의 패드의 피치와, 가로 방향의 패드의 피치가 다른 영역(433a)이 마련되어 있는 것이 바람직하다.
그 이유는, BGA의 저면의 중앙 부근에 배선의 레이아웃이 집중되는 경우가 있지만, 그와 같은 경우에도, 피치가 다른 영역이 마련되어 있는 것에 의해, 세로 방향과 가로 방향 중 어느 하나가 넓은 피치를 갖는 방향으로부터 우선적으로 배선을 취출할 수 있기 때문이다.
한편, 도 7(b)에 도시하는 바와 같이, BGA의 저면(433)의 주변 부근에, 세로방향의 패드의 피치와, 가로 방향의 패드의 피치가 다른 영역(433b)이 마련되어 있는 것이 바람직하다.
그 이유는, BGA의 저면의 주변 부근에, 외부로의 배선의 레이아웃이 집중되는 경우가 있지만, 그와 같은 경우에도, 피치가 다른 영역이 마련되어 있는 것에 의해, 세로 방향과 가로 방향 중 어느 하나가 넓은 피치를 갖는 방향으로부터 우선적으로 배선을 출력할 수 있기 때문이다.
④ 패드의 면적
또한, 패드의 면적을 0.01∼0.5mm2의 범위내의 값으로 하는 것이 바람직하다.
그 이유는, 이러한 패드의 면적이 0.01mm2미만의 값으로 되면, 땜납 재료의 도포가 곤란해지거나, BGA와의 전기 접속성이 불안정하게 되거나 하는 경우가 있기 때문이다.
한편, 이러한 패드의 면적이 0.5mm2를 넘으면, 배선의 레이아웃이 곤란해지거나, 배선의 폭을 과도하게 좁게 하거나, 나아가서는, 땜납 브리지가 빈번히 발생하거나 하는 경우가 있기 때문이다.
따라서, 패드의 면적을 0.03∼0.3mm2의 범위내의 값으로 하는 것이 보다 바람직하고, 0.05∼0.1mm2의 범위내의 값으로 하는 것이 더욱 바람직하다.
⑤ 패드의 평면 형상
또한, 도 8에 도시하는 바와 같이, 패드의 평면 형상을 원형 또는 정방형으로 하는 것이 바람직하다. 그 이유는, 이러한 평면 형상으로 하는 것에 의해, 재현성 좋게 형성할 수 있고, 또한 전(全)면을 효율적으로 이용할 수 있기 때문이다.
단, 패드의 평면 형상을 비원형 또는 비정방형으로 하는 것도 바람직하다. 예컨대, 도 9(a)에 도시하는 바와 같이, 타원, 도 9(b)에 도시하는 바와 같이, 마름모형, 도 9(c)에 도시하는 바와 같이, 변형 직사각형(H형), 도 9(d)에 도시하는 바와 같이, 볏섬형, 도 10(a)에 도시하는 바와 같이, 반타원(타원의 절반), 도 10(b)에 도시하는 바와 같이, 반마름모형(마름모형의 절반), 도 10(c)에 도시하는 바와 같이, 반볏섬형(볏섬형의 절반), 도 11(a)에 도시하는 바와 같이, 반원(원형의 절반), 또는 도 11(b)에 도시하는 바와 같이, 반다각형(다각형의 절반), 혹은, 1/3원, 2/3원, 1/5원, 2/5원, 3/5원, 4/5원 등의 중에서 적어도 하나로 하는 것이 바람직하다.
그 이유는, 이러한 평면 형상을 갖는 변형 패드로 하는 것에 의해, 배선의 레이아웃을 저해하는 비율이 적어지고, 또한 땜납 재료를 도포할 때의 위치 어긋남의 마진을 넓게 확보할 수 있어, 회로 기판의 생산 효율을 향상시킬 수 있기 때문이다. 또한, 이러한 평면 형상의 패드이면, 재현성 좋게 형성할 수도 있기 때문이다.
2. BGA
(1) 종류
본 발명에 사용하는 BGA의 종류는 특별히 제한되는 것이 아니지만, 배선의 파인 피치화나 다핀화에 용이하게 대응할 수 있도록, 예컨대, 도 12∼도 14에 도시하는 바와 같은 BGA(60, 70, 80)나, 도 15에 도시하는 바와 같은 웨이퍼 레벨 칩 사이즈 패키지(WCSP)(90)를 사용하는 것이 바람직하다.
여기서, 도 12에 도시하는 BGA(60)는, 베어칩(61)과, 와이어 본딩(68)에 의해서 베어칩(61)을 탑재하기 위한 인터포저(63)와, 인터포저(63)의 이면에, 피치가 0.6∼2.54mm 정도의 에이리어 어레이 형상으로 배치된 범프(땜납볼)(65)로 구성된 범프 부착 반도체 소자이다.
또한, 도 13은, 베어칩(61)의 본딩 패드(75)상에, 미리 범프(71)를 형성하고, 기판(63)상의 내측 리드(도시하지 않음)에 대하여, 열에 의한 땜납 리플로우나, 가압한 상태로 초음파 진동을 이용하여 접속하는, 소위 플립 칩 방식에 의해서 얻어지는 BGA(70)를 나타내고 있다.
또한, 도 14는, 베어칩(61)상 또는 테이프상의 내측 리드에 범프를 형성하여 놓고, 서로를 내측 리드·본딩에 의해서 접속하는, 소위 TAB(Tape Automated Bonding) 방식에 의해서 얻어지는 BGA(80)를 나타내고 있다.
한편, WCSP는, 도 15에 도시하는 바와 같이, 인터포저를 거치는 일없이, 웨이퍼 단계에서, 배선(103)과, 전기 절연막(97, 107)과, 피치가 0.1∼1.0mm 정도의 에이리어 어레이 형상으로 배치된 범프(땜납볼)(93)을 형성한 CSP이다. 특히, 박형, 경량으로서, 콤팩트한 실장 구조를 소망하는 경우에 최적인 범프 부착 반도체 소자이다.
(2) 범프
또한, BGA에 마련되어 있는 범프의 형태는, 특별히 제한되는 것이 아니지만, 예컨대, 도 16(a)에 도시하는 바와 같이, 범프(113)의 선단부를 평탄으로 하는 것이 바람직하다.
그 이유는, BGA를 기판의 패드상에 위치 정렬하여 탑재한 경우에, 패드의 주위에 균일하게 유동시켜, BGA의 범프와, 패드를 강고하게 고정할 수 있기 때문이다.
또한, BGA에 마련되어 있는 범프의 형태는, 도 16(b)에 도시하는 바와 같이, 범프(113)의 선단부의 표면에 트렌치를 마련하는 것이 바람직하다.
그 이유는, 이와 같이 구성함으로써, BGA의 범프와, 패드와의 사이에, 트렌치를 거쳐서 확실히 땜납 재료가 존재하여, 이들 부재를 강고하게 고정할 수 있기 때문이다.
(3) 땜납 재료
① 종류
범프에 부착시키는 땜납 재료의 종류로서는, 특별히 제한되는 것이 아니지만, 예컨대, Sn이나 Pb/Sn 등으로 이루어지는 종래부터 범용되고 있는 땜납이나,로진이나 송지(松脂) 등의 플럭스 재료를 사용할 수 있지만, Pb를 포함하지 않는 Cu/Sn/Ag로 이루어지는 땜납과, 플럭스 재료와의 조합을 사용하는 것이 보다 바람직하다.
[제 2 실시예]
제 2 실시예는, 도 17에 도시하는 바와 같이, BGA(63)를 실장하기 위한 패드(363)와, 배선(도시하지 않음)과, 솔더 레지스트(367)를 포함하는 회로 기판(361)으로서, BGA(63)에 접속되는 전부 또는 일부의 패드(363) 및 배선이 노출되도록 일괄적으로 개구된 개구부(369)를 갖는 솔더 레지스트(367)를 구비한 회로 기판(361)에 대하여, BGA(63)를 실장하여 이루어지는 BGA의 실장 구조(360)이다.
이하, 제 1 실시예와 동일한 개소는 적절히 생략하는 것으로 하고, 제 2 실시예에 있어서 특징적인 개소를 중심으로 설명한다.
1. 구성
(1) 기본 구성
제 2 실시예에 있어서의 BGA의 실장 구조(360)는, 기본적으로, BGA(63)와, 회로 기판(361)과, 땜납 재료(365)로 구성할 수 있지만, BGA(63), 회로 기판(361), 및 땜납 재료(365)에 대해서는, 각각 제 1 실시예와 동일한 내용으로 할 수 있기 때문에, 여기서의 설명은 생략한다.
(2) 언더필
한편, 제 2 실시예에 있어서는, 도 15에 도시하는 바와 같이, 범프 부착 반도체 소자(BGA)와, 회로 기판(361)과의 사이에, 이하의 특성을 갖는 언더필(64)이 충전되어 있는 것이 바람직하다.
1) 체적 저항이 1 ×106∼1 ×1020Ω·cm의 범위내의 값이다.
2) 인장 강도가 1∼200MPa의 범위내의 값이다.
3) 파단(破斷) 신장이 10∼500%의 범위내의 값이다.
이하, 바람직한 언더필의 종류나 특성 등에 대하여, 상세히 설명한다.
① 종류
언더필의 종류에 관해서, 열경화성 수지 및 광경화성 수지, 혹은 어느 한쪽의 경화성 수지인 것이 바람직하다.
그 이유는, 이러한 경화성 수지를 사용함으로써, 기계적 특성이나 내습성에 관한 언더필로서의 기본 특성을 만족하기 쉽게 되기 때문이다.
또한, 열경화성 수지로서는, 예컨대, 에폭시 수지나 실리콘 수지를 이용하는 것이 바람직하고, 광경화성 수지로서는, 예컨대, 에폭시 수지, 아크릴 수지, 및 실리콘 수지를 이용하는 것이 바람직하다.
또한, 언더필에 차광성을 갖도록 하고 싶은 경우에는, 이들 경화성 수지 중에, 차광 물질, 예컨대, 카본 입자, 카본 섬유, 안료 등을 첨가하거나, 자외선 흡수제나 형광 증백제를 첨가하거나 하는 것이 바람직하다.
이러한 화합물을 첨가함으로써, 외부로부터 광이 침입된 경우에 효과적으로 흡수하거나, 혹은 외부로부터 침입된 광의 파장을, 광 오동작이 발생하지 않는 것 같은 파장의 광으로 변환하거나 할 수 있기 때문이다.
② 체적 저항
또한, 언더필의 체적 저항을 1 ×106∼1 ×1020Ω·cm의 범위내의 값으로 하는 것이 바람직하다.
그 이유는, 이러한 언더필의 체적 저항이 1 ×106Ω·cm 미만의 값으로 되면, 인접하는 범프 사이의 전기 절연성이 불충분해지는 경우가 있기 때문이며, 한편, 이러한 언더필의 체적 저항이 1 ×1020Ω·cm을 넘으면, 사용 가능한 재료의 선택의 폭이 현저히 제한되는 경우가 있기 때문이다.
따라서, 언더필의 체적 저항을 1 ×108∼1 ×1018Ω·cm의 범위내의 값으로 하는 것이 보다 바람직하고, 1 ×1010∼1 ×1016Ω·cm의 범위내의 값으로 하는 것이 더욱 바람직하다.
③ 인장 강도
또한, 언더필의 인장 강도를 1∼200MPa의 범위내의 값으로 하는 것이 바람직하다.
그 이유는, 이러한 언더필의 인장 강도가 1 MPa 미만의 값으로 되면, 기계적 강도가 저하되고, 범프 부착 반도체 소자의 실장 구조에 있어서의 저항 안정성이나 내열성이 저하하는 경우가 있기 때문이다. 한편, 이러한 언더필의 인장 강도가 200MPa를 넘으면, 사용 가능한 재료의 선택의 폭이 현저히 제한되거나, 응력 왜곡이 과도하게 발생하여, 범프 부착 반도체 소자의 실장 구조에 있어서의 저항 안정성이 저하되거나 하는 경우가 있기 때문이다.
따라서, 언더필의 인장 강도를 5∼100MPa의 범위내의 값으로 하는 것이 보다 바람직하고, 10∼50MPa의 범위내의 값으로 하는 것이 더욱 바람직하다.
④ 파단 신장
또한, 언더필의 파단 신장을 10∼500%의 범위내의 값으로 하는 것이 바람직하다.
그 이유는, 이러한 언더필의 파단 신장이 10% 미만의 값으로 되면, 유연성이 저하되고, 범프 부착 반도체 소자의 실장 구조에 있어서의 저항 안정성이나 내열성이 저하되는 경우가 있기 때문이다. 한편, 이러한 언더필의 파단 신장이 500%를 넘으면, 사용 가능한 재료의 선택의 폭이 현저히 제한되거나, 기계적 강도가 저하되거나 하는 경우가 있기 때문이다.
따라서, 언더필의 파단 신장을 30∼300%의 범위내의 값으로 하는 것이 보다 바람직하고, 50∼200%의 범위내의 값으로 하는 것이 더욱 바람직하다.
2. 실장 방법
(1) 제 1 실장 방법
제 1 실장 방법으로서, 하기 공정(A) 및 (B)에 준하여, 도 19에 도시하는 바와 같이, 솔더 레지스트(367)를 구비한 회로 기판(361)에 대하여, BGA(63)를 실장하는 것이 바람직하다.
(A) 땜납 재료(365)를, 솔더 레지스트(367)를 구비한 회로 기판(361)에 있어서의 패드(363)상에 도포하는 공정.
(B) BGA(63)를, 리플로우 처리에 의해서, 땜납 재료(365)가 도포된 패드(363)상에 실장하는 공정.
이와 같이 실시함으로써, 땜납 재료를, 종래의 도포 장치, 예컨대, 실크 스크린 인쇄 장치를 이용하여 도포할 수 있고, 또한 종래의 리플로우 장치를 이용하여, BGA를 회로 기판에 대하여 실장할 수 있다.
또, BGA를 기판상의 패드에 대하여 위치 정렬한 후, 리플로우 처리를 실시하는 것이 바람직하다. 그 경우, BGA에 위치 정렬 마크를 미리 마련하여 놓고, 그것을 안표로 BGA를 패드상에 위치 정렬하는 것이 바람직하다.
(2) 제 2 실장 방법
제 2 실장 방법으로서, 하기 공정(A') 및 (B)에 준하여, 도 20에 도시하는 바와 같이, 솔더 레지스트(431)를 구비한 회로 기판(19)에 대하여, BGA(11)를 실장하는 것이 바람직하다.
(A') 땜납 재료(15)를, BGA(11)의 범프(13)상에 도포하는 공정.
(B) 땜납 재료(15)가 도포된 BGA(11)를, 리플로우 처리에 의해서, 패드(17)상에 실장하는 공정.
이와 같이 실시함으로써, 땜납 재료를 패드상에 도포할 때의 위치 결정 공정을 생략할 수 있고, 또한 FPC 등의 비교적 변형하기 쉬운 기판에 대해서도, BGA를 정밀도 좋게 리플로우 실장할 수 있다. 즉, BGA나 CSP를, 기판, 특히 FPC에 대해서도, 신속하고 또한 염가로 리플로우 실장할 수 있고, 더구나, 실장 불량의 발생이 적은 BGA의 실장 방법을 제공할 수 있다.
(3) 제 3 실장 방법
제 3 실장 방법으로서, 하기 공정(A''), (A''') 및 (B')에 준하여, 도 21에 도시하는 바와 같이, 솔더 레지스트(431)를 구비한 회로 기판(19)에 대하여, BGA(11)를 실장하는 것이 바람직하다.
(A'') 땜납 재료의 일부(21)를, 회로 기판(19)에 있어서의 패드(17)상에 도포하는 공정.
(A''') 땜납 재료의 다른 일부(15)를, BGA(11)에 있어서의 범프(13)상에 도포하는 공정.
(B') 땜납 재료(15)가 일부 도포된 BGA(11)를, 리플로우 처리에 의해서, 땜납 재료(21)가 일부 도포된 패드(17)상에 실장하는 공정.
이와 같이 실시함으로써, BGA를 기판, 특히 FPC에 대해서도, 정밀도 좋게 리플로우 실장할 수 있고, 더구나, 강고하게 실장할 수 있는 BGA의 실장 방법을 제공할 수 있다.
(4) 리플로우 처리 조건
또한, 제 1∼제 3 실장 방법을 실시하는데 있어서, 리플로우 처리 조건으로서는 특별히 제한되는 것이 아니지만, 예컨대, 적외선이나 가열 불활성 가스를 이용하여, 피크 온도가 200∼300℃이고, 또한 5초∼10분의 조건으로 가열하는 것이 바람직하다.
또, 리플로우 처리중에, 땜납 재료가 산화되지 않도록, 불활성 상태로 리플로우 처리를 실시하는 것이 바람직하다.
(5) 다른 소자와의 동시 실장
또한, 제 1∼제 3 실장 방법을 실시하는데 있어서, 도 4에 도시하는 바와 같이, 콘덴서를 포함하는 다른 전기 소자(39)와 함께, BGA(11)를, 솔더 레지스트(431)을 구비한 회로 기판(19)에 대하여, 동시에 실장하는 것이 바람직하다.
그 이유는, 콘덴서 등을 포함하는 다른 전기 소자와 함께, BGA를 동시 실장함으로써, 리플로우 처리 이외의 ACF 등에 의한 실장 공정을 삭감할 수 있기 때문이다. 따라서, BGA의 실장 공정을, 전체로서, 간소화 및 신속화할 수 있다.
또, 통상, BGA 이외의 전기 소자, 예컨대, 콘덴서나 저항 소자는, 리플로우처리에 의해서 실장되고 있지만, BGA에 있어서는, ACF 등에 의해서 실장되고 있기 때문, 별개의 실장 방법에 의해서 실장해야만 한다고 하는 문제가 있었다.
[제 3 실시예]
제 3 실시예는, 구동 소자 또는 전원 소자로서, BGA를 실장하기 위한 패드와, 배선과, 솔더 레지스트를 포함하는 회로 기판으로서, BGA에 접속되는 전부 또는 일부의 패드 및 배선이 노출되도록 일괄적으로 개구된 개구부를 갖는 회로 기판상에 실장된 BGA를 포함하는 것을 특징으로 하는 전기 광학 장치이다.
이하, 도 22에 도시하는 전기 광학 장치를 구성하는 액정 패널을 예로 채용하여 설명한다.
우선, 도 23을 참조하여, 도 22에 도시하는 액정 패널(200)의 개략 구조에 대하여 설명한다. 도 23은, 도 22에 도시하는 액정 패널(200)에 있어서의 반도체 소자(IC) 및 플렉서블 배선 기판(FPC)의 실장전의 상태를 모식적으로 도시하는 것이며, 도면상, 치수는 도시의 형편상 적당히 조정하고, 구성 요소도 적당히 생략하고 있다.
또한, 액정 패널(200)은, 제 1 기판(211)상에, 반사층(212), 복수의 착색층(214), 표면 보호층(215)의 적층 구조의 위에 투명 전극(216)이 형성된 컬러 필터 기판(210)과, 이것에 대향하는 대향 기판(220)이 밀봉재(230)에 의해 접합되고, 내부에 액정 재료(232)가 배치된 것이다. 이 투명 전극(216)은 상술한 바와 같이 배선(218A)에 접속되고, 이 배선(218A)이 밀봉재(230)와 제 1 기판(211) 사이를 통과하여 기판 돌출부(210T)의 표면상에 인출되어 있다. 또한, 기판 돌출부(210T)상에는 입력 단자부(219)도 또한 형성되어 있다.
그리고, 기판 돌출부(210T)는, BGA를 실장하기 위한 패드와, 당해 패드 및 외부 단자를 접속하기 위한 배선과, 당해 패드 및 배선을 일괄적으로 노출시키기 위한 개구부를 갖는 솔더 레지스트로 이루어지며, 액정 패널(200)의 구동 소자 또는 전원 소자로서, BGA(227)를 포함하는 것을 특징으로 한다.
따라서, 기판 돌출부(210T)상의 패드에 대하여 정밀도 좋게, 또한 넓은 마진에 의해 땜납 재료를 도포할 수 있어, 미세한 범프 부착 반도체 소자인 BGA를 실장한 경우에도, 땜납 재료의 도포 불량에 기인한 BGA의 위치 어긋남이 적은 기판 돌출부(210T)를 제공할 수 있다.
따라서, BGA에 의한 액정 구동이 안정되고, 또한 액정 패널에 있어서, 우수한 내구성 등을 얻을 수 있다.
[제 4 실시예]
본 발명의 전기 광학 장치를, 전자 기기에 있어서의 표시 장치로서 이용한 경우의 실시예에 대하여 구체적으로 설명한다.
(1) 전자 기기의 개요
도 24는, 본 실시예의 전자 기기의 전체 구성을 나타내는 개략 구성도이다. 이 전자 기기는, 액정 패널(180)과, 이것을 제어하기 위한 제어 수단(190)을 갖고있다. 또한, 도 24중에서는, 액정 패널(180)을, 패널 구조체(180A)와, 반도체 IC 등으로 구성되는 구동 회로(180B)로 개념적으로 나누어 그리고 있다.
또한, 제어 수단(190)은, 표시 정보 출력원(191)과, 표시 처리 회로(192)와, 전원 회로(193)와, 타이밍 발생기(194)를 갖는 것이 바람직하다.
또한, 표시 정보 출력원(191)은, ROM(Read Only Memory)이나 RAM(Random Access Memory) 등으로 이루어지는 메모리와, 자기 기록 디스크나 광 기록 디스크 등으로 이루어지는 저장 유닛과, 디지털 화상 신호를 동조 출력하는 동조 회로를 구비하며, 타이밍 발생기(194)에 의해서 생성된 각종 클럭 신호에 근거하여, 소정 포맷의 화상 신호 등의 형태로 표시 정보를 표시 정보 처리 회로(192)에 공급하도록 구성되어 있는 것이 바람직하다.
또한, 표시 정보 처리 회로(192)는, 시리얼-패러랠 변환 회로, 증폭·반전 회로, 로테이션 회로, 감마 보정 회로, 클램프 회로 등의 주지의 각종 회로를 구비하며, 입력된 표시 정보의 처리를 실행하고, 그 화상 정보를 클럭 신호 CLK와 함께 구동 회로(180B)에 공급하는 것이 바람직하다. 그리고, 구동 회로(180B)는, 주사선 구동 회로, 데이터선 구동 회로 및 검사 회로를 포함하는 것이 바람직하다. 또한, 전원 회로(193)는, 상술의 각 구성 요소에 각각 소정의 전압을 공급하는 기능을 갖고 있다.
(2) 구체예
본 발명에 따른 전기 광학 장치로서의 액정 표시 장치, 유기 전계 발광 장치, 무기 전계 발광 장치 등이나, 플라즈마 디스플레이 장치, FED(Field Emission Display) 장치, LED(발광 다이오드) 표시 장치, 전기 영동 표시 장치, 박형의 브라운관, 액정 셔터, 디지털 마이크로미러 디바이스(DMD)를 이용한 장치 등을 적용하는 것이 가능한 전자 기기로서는, 퍼스널 컴퓨터나, 휴대 전화기 이외에도, 액정 텔레비젼이나, 뷰 파인더형·모니터 직시형의 비디오 테이프 레코더, 카 네비게이션 장치, 페이저, 전자 수첩, 전자 계산기, 워드 프로세서, 워크스테이션, 화상 전화, POS 단말, 터치 패널을 구비한 전자 기기 등을 들 수 있다.
또한, 본 발명의 전기 광학 장치 및 전자 기기는, 상술의 도시예에만 한정되는 것이 아니라, 본 발명의 요지를 일탈하지 않는 범위내에서 여러 가지 변경을 가할 수 있는 것은 물론이다. 예컨대, 상기 각 실시예에 나타내는 액정 패널은 단순 매트릭스형의 구조를 구비하고 있지만, TFT(박막 트랜지스터)나 TFD(박막 다이오드) 등의 액티브 소자(능동 소자)를 이용한 액티브 매트릭스 방식의 전기 광학 장치에도 적용할 수 있다.
이상 설명한 바와 같이, 본 발명의 회로 기판에 의하면, 패드 및 배선을 일괄적으로 노출시키기 위한 개구부를 갖는 솔더 레지스트를 구비하는 것에 의해, 회로 기판상의 패드에 대하여 정밀도 좋게, 또한 넓은 마진에 의해 땜납 재료를 도포할 수 있어, BGA의 실장 위치가 어긋나는 것이 적은 회로 기판을 제공할 수 있게 된다.
또한, 본 발명의 BGA의 실장 구조에 의하면, 패드 및 배선을 일괄적으로 노출시키기 위한 개구부를 갖는 회로 기판을 사용함으로써, BGA의 실장 위치가 어긋나는 것이 적은 실장 구조를 제공할 수 있게 된다.
더욱이, 본 발명의 전기 광학 장치 및 그것을 포함하는 전자 기기에 의하면, 패드 및 배선을 일괄적으로 노출시키기 위한 개구부를 갖는 회로 기판을 사용하고 있는 것에 의해, 땜납 불량 등이 적을 뿐아니라, 생산 효율이 우수한 전기 광학 장치 및 그것을 포함하는 전자 기기를 제공할 수 있게 된다.

Claims (10)

  1. 기판상에, 볼 그리드 어레이를 실장하기 위한 패드와, 당해 패드 및 외부 단자를 접속하기 위한 배선과, 솔더 레지스트를 구비하고,
    상기 기판상에 있어서의 볼 그리드 어레이가 실장되는 영역에서,
    상기 솔더 레지스트가, 상기 패드 및 배선을 노출시키기 위한 개구부를 갖는 것을 특징으로 하는 회로 기판.
  2. 제 1 항에 있어서,
    상기 기판상에 실장되는 볼 그리드 어레이의 면적을 100%로 했을 때에, 상기 개구부의 면적을 50∼150%의 범위내의 값으로 하는 것을 특징으로 하는 회로 기판.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 기판상에 있어서의 볼 그리드 어레이가 실장되는 영역에 있어서, 그 외주로부터 내측 영역을 향하여 적어도 O.1mm의 지점에, 상기 솔더 레지스트 또는 그 단부가 존재하는 것을 특징으로 하는 회로 기판.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 기판상에 실장되는 볼 그리드 어레이의 범프의 피치가 0.6mm 미만의 좁은 개소와, 0.6mm 이상의 넓은 개소가 혼재하고 있는 경우에 있어서, 상기 솔더 레지스트에는, 당해 볼 그리드 어레이의 좁은 개소에 대응한 상기 기판상의 패드에 대응하여 개구부가 마련되어 있는 것을 특징으로 하는 회로 기판.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 솔더 레지스트의 두께를, 상기 기판상에 실장되는 볼 그리드 어레이의 범프 높이의 1∼50%로 하는 것을 특징으로 하는 회로 기판.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 기판상에 볼 그리드 어레이 이외의 전기 소자를 실장하기 위한 패드가 마련되어 있고, 당해 패드의 주위에는, 상기 솔더 레지스트가 근접하여 존재하는 것을 특징으로 하는 회로 기판.
  7. 볼 그리드 어레이를 회로 기판에 실장하여 이루어지는 볼 그리드 어레이의실장 구조에 있어서,
    상기 회로 기판이, 볼 그리드 어레이를 실장하기 위한 패드와, 배선과, 솔더 레지스트를 포함하고, 또한 당해 솔더 레지스트가, 상기 패드 및 배선을 노출시키기 위한 개구부를 갖는 것을 특징으로 하는 볼 그리드 어레이의 실장 구조.
  8. 제 7 항에 있어서,
    상기 볼 그리드 어레이와, 상기 회로 기판의 사이에,
    (1) 체적 저항이 1 ×1O6∼1 ×1O20Ω·cm의 범위내의 값이고,
    (2) 인장 강도가 1∼200MPa의 범위내의 값이고,
    (3) 신장이 10∼500%의 범위내의 값인
    특성을 갖는 언더필이 충전되어 있는 것을 특징으로 하는 볼 그리드 어레이의 실장 구조.
  9. 구동 소자 또는 전원 소자로서, 볼 그리드 어레이를 실장하기 위한 패드와, 당해 패드 및 외부 단자를 접속하기 위한 배선과, 당해 패드 및 배선을 노출시키기 위한 개구부를 갖는 솔더 레지스트를 구비하는 회로 기판상에 실장된 볼 그리드 어레이를 포함하는 것을 특징으로 하는 전기 광학 장치.
  10. 청구항 9에 기재된 전기 광학 장치와, 당해 전기 광학 장치를 제어하기 위한 제어 수단을 구비하는 것을 특징으로 하는 전자 기기.
KR1020030070561A 2002-10-11 2003-10-10 회로 기판, 볼 그리드 어레이의 실장 구조, 및 전기 광학장치, 및 전자 기기 KR100598276B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002298980A JP2004134648A (ja) 2002-10-11 2002-10-11 回路基板、ボール・グリッド・アレイの実装構造、及び電気光学装置、並びに電子機器
JPJP-P-2002-00298980 2002-10-11

Publications (2)

Publication Number Publication Date
KR20040033264A true KR20040033264A (ko) 2004-04-21
KR100598276B1 KR100598276B1 (ko) 2006-07-07

Family

ID=32288248

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030070561A KR100598276B1 (ko) 2002-10-11 2003-10-10 회로 기판, 볼 그리드 어레이의 실장 구조, 및 전기 광학장치, 및 전자 기기

Country Status (5)

Country Link
US (1) US7268303B2 (ko)
JP (1) JP2004134648A (ko)
KR (1) KR100598276B1 (ko)
CN (1) CN100407413C (ko)
TW (1) TWI253033B (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4239310B2 (ja) * 1998-09-01 2009-03-18 ソニー株式会社 半導体装置の製造方法
WO2001097277A1 (fr) * 2000-06-16 2001-12-20 Matsushita Electric Industrial Co., Ltd. Procede d'encapsulation de pieces electroniques et une telle encapsulation
US20070105277A1 (en) 2004-11-10 2007-05-10 Stats Chippac Ltd. Solder joint flip chip interconnection
US9029196B2 (en) 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8350384B2 (en) * 2009-11-24 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US8216930B2 (en) * 2006-12-14 2012-07-10 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
WO2005048311A2 (en) 2003-11-10 2005-05-26 Chippac, Inc. Bump-on-lead flip chip interconnection
US8026128B2 (en) 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8574959B2 (en) 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
US8129841B2 (en) * 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US7659633B2 (en) 2004-11-10 2010-02-09 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
TWI293708B (en) * 2004-11-26 2008-02-21 Innolux Display Corp Liquid crystal display and flexible printed circuit using thereof
JP2008535225A (ja) * 2005-03-25 2008-08-28 スタッツ チップパック リミテッド 基板上に狭い配線部分を有するフリップチップ配線
US8841779B2 (en) * 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
US20070018308A1 (en) * 2005-04-27 2007-01-25 Albert Schott Electronic component and electronic configuration
JP4797482B2 (ja) * 2005-07-20 2011-10-19 ブラザー工業株式会社 配線基板及び配線基板の製造方法
DE102005042083B4 (de) * 2005-09-05 2011-12-01 Infineon Technologies Ag Chipkartenmodul und Verfahren zur Herstellung eines Chipkartenmoduls
DE102006059127A1 (de) 2006-09-25 2008-03-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Anordnung optoelektronischer Bauelemente und Anordnung optoelektronischer Bauelemente
JP2009141237A (ja) * 2007-12-10 2009-06-25 Panasonic Corp 半導体装置及びその製造方法
US7791209B2 (en) * 2008-03-12 2010-09-07 International Business Machines Corporation Method of underfill air vent for flipchip BGA
US8022538B2 (en) * 2008-11-17 2011-09-20 Stats Chippac Ltd. Base package system for integrated circuit package stacking and method of manufacture thereof
US8659172B2 (en) * 2008-12-31 2014-02-25 Stats Chippac, Ltd. Semiconductor device and method of confining conductive bump material with solder mask patch
KR101054440B1 (ko) * 2009-04-27 2011-08-05 삼성전기주식회사 전자 소자 패키지 및 그 제조 방법
US20110001230A1 (en) * 2009-07-02 2011-01-06 Conexant Systems, Inc. Systems and Methods of Improved Heat Dissipation with Variable Pitch Grid Array Packaging
CN101996974B (zh) * 2009-08-28 2012-11-28 广达电脑股份有限公司 球栅阵列印刷电路板、其封装结构及其工艺
US20110278054A1 (en) * 2010-05-14 2011-11-17 I-Tseng Lee Circuit board with notched conductor pads
CN102184905A (zh) * 2011-04-26 2011-09-14 哈尔滨工业大学 单金属间化合物微互连焊点结构
US8514386B2 (en) * 2011-05-25 2013-08-20 International Business Machines Corporation Technique for verifying the microstructure of lead-free interconnects in semiconductor assemblies
JP2013004798A (ja) * 2011-06-17 2013-01-07 Murata Mfg Co Ltd 回路基板
CN105448862B (zh) * 2014-09-29 2018-08-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其制作方法
KR102373722B1 (ko) * 2015-12-30 2022-03-14 에이에스엠엘 네델란즈 비.브이. 직접 기입 마스크리스 리소그래피를 위한 방법 및 장치
US20170245368A1 (en) * 2016-02-18 2017-08-24 Battelle Energy Alliance, Llc. Electronic circuits comprising energetic substrates and related methods
US10042397B2 (en) 2016-02-18 2018-08-07 Battelle Energy Alliance, Llc. Energetic potting materials, electronic devices potted with the energetic potting materials, and related methods
US10177107B2 (en) * 2016-08-01 2019-01-08 Xilinx, Inc. Heterogeneous ball pattern package
KR20210108583A (ko) 2020-02-26 2021-09-03 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
CN111867245A (zh) * 2020-06-05 2020-10-30 深圳市隆利科技股份有限公司 一种MiniLed基板、模组以及模组制作方法
CN112752398A (zh) * 2020-11-24 2021-05-04 广州朗国电子科技有限公司 一种pcb板的芯片焊盘结构

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2842704B2 (ja) 1991-04-17 1999-01-06 イビデン株式会社 プリント配線板およびその製造方法
JPH07297526A (ja) * 1994-04-20 1995-11-10 Nec Niigata Ltd プリント基板
US5872051A (en) * 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
JPH10163386A (ja) * 1996-12-03 1998-06-19 Toshiba Corp 半導体装置、半導体パッケージおよび実装回路装置
JPH10290058A (ja) 1997-04-16 1998-10-27 Seiko Epson Corp プリント基板
JPH10294549A (ja) * 1997-04-21 1998-11-04 Nec Eng Ltd プリント配線基板の製造方法及びプリント配線基板
US6050481A (en) * 1997-06-25 2000-04-18 International Business Machines Corporation Method of making a high melting point solder ball coated with a low melting point solder
US6059172A (en) * 1997-06-25 2000-05-09 International Business Machines Corporation Method for establishing electrical communication between a first object having a solder ball and a second object
JPH11163022A (ja) 1997-11-28 1999-06-18 Sony Corp 半導体装置、その製造方法及び電子機器
JP2000031630A (ja) 1998-07-15 2000-01-28 Kokusai Electric Co Ltd 半導体集積回路素子と配線基板との接続構造
TW434767B (en) * 1998-09-05 2001-05-16 Via Tech Inc Package architecture of ball grid array integrated circuit device
US6291899B1 (en) * 1999-02-16 2001-09-18 Micron Technology, Inc. Method and apparatus for reducing BGA warpage caused by encapsulation
JP2000298352A (ja) 1999-04-14 2000-10-24 Jsr Corp 電子部品用材料およびその使用方法
US6204559B1 (en) * 1999-11-22 2001-03-20 Advanced Semiconductor Engineering, Inc. Ball grid assembly type semiconductor package having improved chip edge support to prevent chip cracking
US6388335B1 (en) 1999-12-14 2002-05-14 Atmel Corporation Integrated circuit package formed at a wafer level
US6431432B1 (en) 2000-06-15 2002-08-13 Lsi Logic Corporation Method for attaching solderballs by selectively oxidizing traces
JP3653460B2 (ja) 2000-10-26 2005-05-25 三洋電機株式会社 半導体モジュールおよびその製造方法
US6570259B2 (en) * 2001-03-22 2003-05-27 International Business Machines Corporation Apparatus to reduce thermal fatigue stress on flip chip solder connections
US6622380B1 (en) * 2002-02-12 2003-09-23 Micron Technology, Inc. Methods for manufacturing microelectronic devices and methods for mounting microelectronic packages to circuit boards
US6906425B2 (en) * 2002-03-05 2005-06-14 Resolution Performance Products Llc Attachment of surface mount devices to printed circuit boards using a thermoplastic adhesive

Also Published As

Publication number Publication date
US20040108135A1 (en) 2004-06-10
CN100407413C (zh) 2008-07-30
TW200424985A (en) 2004-11-16
CN1497709A (zh) 2004-05-19
TWI253033B (en) 2006-04-11
US7268303B2 (en) 2007-09-11
JP2004134648A (ja) 2004-04-30
KR100598276B1 (ko) 2006-07-07

Similar Documents

Publication Publication Date Title
KR100598276B1 (ko) 회로 기판, 볼 그리드 어레이의 실장 구조, 및 전기 광학장치, 및 전자 기기
KR100662964B1 (ko) 회로 기판, 범프 부착 반도체 소자의 실장 구조, 및 전기광학 장치, 및 전자 기기
US8035202B2 (en) Electronic device having a wiring substrate
US7109575B2 (en) Low-cost flexible film package module and method of manufacturing the same
US6556268B1 (en) Method for forming compact LCD packages and devices formed in which first bonding PCB to LCD panel and second bonding driver chip to PCB
US10903127B2 (en) Film for a package substrate
US20040145052A1 (en) Semiconductor device and display device using the same
KR100278479B1 (ko) 엑스레이 디텍터 및 그 제조방법_
KR20090080429A (ko) 배선기판, 이를 갖는 테이프 패키지 및 표시장치
JPH09260579A (ja) フレキシブル配線基板の端子構造およびそれを用いたｉｃチップの実装構造
US20040061240A1 (en) Semiconductor device and fabrication process thereof
JP4518025B2 (ja) 回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器
JP4270210B2 (ja) 回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器
JP2004134647A (ja) 回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器
KR101008973B1 (ko) 테이프 배선 기판, 그를 이용한 반도체 칩 패키지 및 그를이용한 액정표시장치
JP2004134645A (ja) バンプ付き半導体素子の実装方法、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器
KR100587466B1 (ko) 테이프 배선 기판, 그를 이용한 반도체 칩 패키지 및 그를이용한 액정표시장치
JP4289106B2 (ja) フレキシブルプリント基板、実装構造体、その実装構造体を搭載した電気光学装置、およびその電気光学装置を搭載した電子機器
JP2004134646A (ja) バンプ付き半導体素子の実装構造、バンプ付き半導体素子の実装方法、及び電気光学装置、並びに電子機器
JP2006302966A (ja) 配線基板
KR20000009460U (ko) 탭형 액정디스플레이 구동용 고밀도 집적회로 패키지
JP2005259727A (ja) チップキャリアフィルム及び表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130603

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160527

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170530

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180618

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190618

Year of fee payment: 14