JP2023503580A - パッケージコアアセンブリ及び製造方法 - Google Patents

パッケージコアアセンブリ及び製造方法 Download PDF

Info

Publication number
JP2023503580A
JP2023503580A JP2022529569A JP2022529569A JP2023503580A JP 2023503580 A JP2023503580 A JP 2023503580A JP 2022529569 A JP2022529569 A JP 2022529569A JP 2022529569 A JP2022529569 A JP 2022529569A JP 2023503580 A JP2023503580 A JP 2023503580A
Authority
JP
Japan
Prior art keywords
layer
assembly
redistribution
core
vias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022529569A
Other languages
English (en)
Other versions
JP7454668B2 (ja
Inventor
ハンウェン チェン，
スティーヴン ヴァハヴェルベク，
ギバク パク，
キュイル チョ，
カーティス レシュキーズ，
ローマン ゴウク，
チンタン ブッフ，
ヴィンセント ディカプリオ，
ベルンハルト シュトーナス，
ジャン ドゥルマ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2023503580A publication Critical patent/JP2023503580A/ja
Application granted granted Critical
Publication of JP7454668B2 publication Critical patent/JP7454668B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates

Abstract

Figure 2023503580000001
本開示は、半導体コアアセンブリ、及びこれを形成する方法に関する。本明細書に記載される半導体コアアセンブリは、半導体パッケージアセンブリ、ＰＣＢアセンブリ、ＰＣＢスペーサアセンブリ、チップキャリアアセンブリ、中間キャリアアセンブリ（例えば、グラフィックスカードのための）などを形成するために利用されうる。１つの実施形態では、シリコン基板コアは、直接レーザパターニングによって構造化される。１つ又は複数の導電性相互接続が基板コア内に形成され、１つ又は複数の再分配層がその表面上に形成される。その後、シリコン基板コアは、半導体パッケージ、ＰＣＢ、ＰＣＢスペーサ、チップキャリア、中間キャリアなどのためのコア構造として利用されうる。
【選択図】図１Ｂ

Description

［０００１］本開示の実施形態は、概して、電子実装構造及びその形成方法に関する。より具体的には、本明細書で説明する実施形態は、半導体パッケージ及びＰＣＢアセンブリ、ならびにその形成方法に関する。
［０００２］小型化された電子デバイス及び部品に対する需要がますます高まっているため、より大きな回路密度を有するより高速な処理能力に対する要求により、そのような集積回路チップの製造に使用される材料、構造、及びプロセスに対応する要求が課される。しかしながら、統合及び性能の向上に向かったこれらの傾向に加えて、製造コストの削減が永続的に追求される。
［０００３］従来、集積回路チップは、有機パッケージ基板におけるフィーチャ（ｆｅａｔｕｒｅ、特徴部）及び接続の形成の容易さ、並びに有機複合材料に関連するパッケージ製造コストが比較的低いことにより、回路ボード（例えば、プリント回路ボード（ＰＣＢ））に結合された有機パッケージ基板上に製造されてきた。しかしながら、回路密度が増加し、電子デバイスが更に小型化されるにつれて、デバイスのスケーリングを維持するための材料構造化解像度及び関連する性能要件の制限のために、有機パッケージ基板及び従来の相互接続ＰＣＢの利用は実用的でなくなる。より最近では、２．５Ｄ及び３Ｄ集積回路が、有機パッケージ基板に関連する制限の一部を補償するために、再分配層として受動シリコンインターポーザを利用して製造されている。シリコンインターポーザの利用は、高帯域幅密度、低電力チップ間通信、及び高度な電子実装及びパッケージング用途で求められる異種統合の可能性によって推進される。しかしながら、シリコン貫通電極（ＴＳＶ）のようなシリコンインターポーザにおけるフィーチャの形成は、依然として困難であり、かつコストがかかる。特に、高アスペクト比シリコンビアエッチング、化学機械的平坦化、及び半導体バックエンドオブライン（ＢＥＯＬ）相互接続によって、高いコストが課される。
［０００４］したがって、当該技術分野で必要とされるのは、密度が増加した改良された半導体パッケージ及びＰＣＢコアアセンブリと、これらを形成する方法である。
［０００５］本開示は、概して、電子装着構造及びその形成方法に関する。
［０００６］１つの実施形態では、半導体デバイスアセンブリが提供される。半導体デバイスアセンブリは、第１の表面を有し、該第１の表面が第２の表面の反対側にあり、かつ約１０００μｍ未満の厚さを有する、シリコンコア構造を含む。１つ又は複数の導電性相互接続は、シリコンコア構造を通して形成され、第１の表面及び第２の表面から突出する。半導体デバイスアセンブリは、第１の表面上に形成された第１の再分配層と、第２の表面上に形成された第２の再分配層とを更に含む。第１の再分配層及び第２の再分配層は各々、その上に形成された１つ又は複数の導電性接点を有する。
［０００７］１つの実施形態では、半導体デバイスアセンブリが提供される。半導体デバイスアセンブリは、シリコンコア構造、パッシベーティング層、及び誘電体層を含む。シリコンコア構造は、約１０００μｍ未満の厚さを有する。パッシベーティング層は、シリコンコア構造を囲み、熱酸化物を含む。誘電体層は、パッシベーティング層上に形成され、シリカ粒子が配置されたエポキシ樹脂を含む。
［０００８］１つの実施形態では、半導体デバイスアセンブリが提供される。半導体デバイスは、シリコンコア構造と、シリコン構造を囲み、熱酸化物を含むパッシベーティング層と、パッシベーティング層を囲み、エポキシ樹脂で形成された誘電体層と、誘電体層上に形成された再分配層とを含む。再分配層は、誘電体層上に形成され、モリブデンで形成された接着層と、接着層上に形成された銅シード層と、銅シード層上に形成された銅層とを更に含む。
［０００９］本開示の実施形態は、第１の側であって、第２の側の反対側にある第１の側を有するシリコンコア構造と、第１の側に形成された第１の再分配層と、第２の側に形成された第２の再分配層とを含む、半導体デバイスアセンブリを更に提供しうる。また、流動性エポキシ樹脂材料を含む誘電体層が、第１の側及び第２の側に形成され、約５μｍと約５０μｍとの間の厚さを有しうる。シリコンコア構造は、１５００μｍ未満の厚さと、第１の側及び第２の側に形成された金属クラッディング層と、１つ又は複数のアセンブリ貫通ビア内に形成され、かつ第１の側及び第２の側で露出された表面を有する１つ又は複数の導電性相互接続とを有しうる。１つ又は複数のアセンブリ貫通ビアの各々が、誘電体層によって周方向に画定される。第１の再分配層及び第２の再分配層は各々、その上に形成された１つ又は複数の導電性接点を有する。金属クラッディング層は、１つ又は複数の導電性相互接続のそれぞれを周方向に囲む。金属クラッディング層は、シリコンコアの実質的に全ての露出表面上に約１００ｎｍと約５μｍとの間の厚さを有しうる。金属クラッディング層は、第１の再分配層及び第２の再分配層内に配置された１つ又は複数の導電性クラッディング接続によって接地に更に導電的に結合されうる。
［００１０］本開示の実施形態は、１５００μｍ未満の厚さを有するシリコンコア構造と、その少なくとも２つの表面上に形成された金属又は酸化物層と、金属又は酸化物層上に形成されたシリカ粒子を有するエポキシ樹脂を含む誘電体層とを含む、半導体デバイスアセンブリを更に提供しうる。誘電体層によって周方向に画定され、かつ約１５００μｍ未満の直径を有する１つ又は複数のビアが、半導体デバイスアセンブリを通して配置され、銅で充填される。１つ又は複数のビアを周方向に画定する誘電体層は、金属又は酸化物層によって更に周方向に囲まれうる。１つ又は複数の再分配接続を有する再分配層が、誘電体層上に形成されうる。再分配接続及び銅充填ビアは、共に誘導コイルを形成しうる。シリコンコア構造は、内部にシリコンコンデンサを含む１つ又は複数のポケットを更に含みうる。熱交換器は、更に、誘電体層の上に配置され、又は金属又は酸化物層に結合されうる。
［００１１］本開示の実施形態は、第１の側であって、該第１の側が第２の側の反対側にある第１の側と、１５００μｍ未満の厚さを有するシリコンコア構造と、第１の側及び第２の側に形成されたニッケルクラッディング層と、エポキシ樹脂を含み、かつニッケルクラッディング層を囲む誘電体層とを含む、半導体デバイスアセンブリを更に提供しうる。ビアのアレイが、シリコンコア構造を通して配置され、導電性材料で充填され、ビアのアレイの各ビアが、誘電体層によって画定される。再分配層が誘電体層上に形成され、誘電体層上に形成されたモリブデン含有接着層と、接着層上に形成された銅シード層と、銅シード層上に形成された銅層とを含む。
［００１２］本開示の上記の特徴を詳細に理解することができるように、上記で簡単に要約した本開示のより具体的な説明を、実施形態を参照することによって行うことができ、そのいくつかを添付図面に示す。しかしながら、添付図面は例示的な実施形態を示しているにすぎず、従って、本開示の範囲を限定すると見なされるべきではなく、その他の等しく有効な実施形態を許容しうることに留意されたい。
［００１３］本明細書に記載の実施形態による、半導体コアアセンブリの断面図を概略的に示す。 ［００１４］本明細書に記載の実施形態による、半導体コアアセンブリの断面図を概略的に示す。 ［００１５］本明細書に記載の実施形態による、半導体コアアセンブリの断面図を概略的に示す。 ［００１６］本明細書に記載の実施形態による、図１Ａ及び図１Ｂの半導体コアアセンブリを形成するためのプロセスを示すフロー図である。 ［００１７］本明細書に記載の実施形態による、半導体コアアセンブリのための基板を構造化するためのプロセスを示すフロー図である。 ［００１８］Ａ－Ｄは、本明細書に記載の実施形態による、図３に示されるプロセスの様々な段階における基板の断面図を概略的に示す。 ［００１９］本明細書に記載の実施形態による、半導体コアアセンブリのためのコア構造上に絶縁層を形成するためのプロセスを示すフロー図である。 ［００２０］Ａ－Ｉは、本明細書に記載の実施形態による、図５に示されるプロセスの様々な段階におけるコア構造の断面図を概略的に示す。 ［００２１］本明細書に記載の実施形態による、半導体コアアセンブリのためのコア構造上に絶縁膜を形成するためのプロセスを示すフロー図である。 ［００２２］Ａ－Ｅは、本明細書に記載の実施形態による、図７に示されるプロセスの様々な段階におけるコア構造の断面図を概略的に示す。 ［００２３］本明細書に記載の実施形態による、半導体コアアセンブリ内に相互接続を形成するためのプロセスを示すフロー図である。 ［００２４］Ａ－Ｈは、本明細書に記載の実施形態による、図９に示されるプロセスの様々な段階における半導体コアアセンブリの断面図を概略的に示す。 ［００２５］本明細書に記載の実施形態による、半導体コアアセンブリ上に再分配層を形成するための処理を示すフロー図である。 ［００２６］Ａ－Ｌは、本明細書に記載の実施形態による、図１１に示すプロセスの様々な段階における半導体コアアセンブリの断面図を概略的に示す。 ［００２７］本明細書に記載の実施形態による、半導体コアアセンブリを含むチップキャリア構造の断面図を概略的に示す。 ［００２８］本明細書に記載の実施形態による、半導体コアアセンブリを含むＰＣＢ構造の断面図を概略的に示す。 ［００２９］本明細書に記載の実施形態による、半導体コアアセンブリを含むＰＣＢ構造の断面図を概略的に示す。 ［００３０］本明細書に記載の実施形態による、１つ又は複数の受動デバイスが統合された半導体コアアセンブリの断面図を概略的に示す。 ［００３１］本明細書に記載の実施形態による、１つ又は複数の受動デバイスが統合された半導体コアアセンブリの断面図を概略的に示す。 ［００３２］本明細書に記載の実施形態による、１つ又は複数の受動デバイスが統合された半導体コアアセンブリの断面図を概略的に示す。 ［００３３］本明細書に記載の実施形態による、１つ又は複数の受動デバイスが統合された半導体コアアセンブリの断面図を概略的に示す。 ［００３４］本明細書に記載の実施形態による、１つ又は複数の受動デバイスが統合された半導体コアアセンブリの断面図を概略的に示す。 ［００３５］本明細書に記載の実施形態による、半導体コアアセンブリに統合される例示的な受動デバイスの断面図を概略的に示す。 ［００３６］本明細書に記載の実施形態による、図１５Ｃの受動デバイスが統合された半導体コアアセンブリの断面図を概略的に示す。 ［００３７］本明細書に記載の実施形態による、ブリッジデバイスが統合された半導体コアアセンブリの断面図を概略的に示す。
［００３８］理解を容易にするために、図に共通する同一の要素を指し示すために、可能な場合には、同一の参照番号を使用した。更なる記述がなくとも、１つの実施形態の要素及び特徴が他の実施形態に有利に組み込まれうると想定される。
［００３９］本開示は、半導体コアアセンブリ及びそれを形成する方法に関する。本明細書に記載される半導体コアアセンブリは、半導体パッケージアセンブリ、ＰＣＢアセンブリ、ＰＣＢスペーサアセンブリ、チップキャリアアセンブリ、中間キャリアアセンブリ（例えば、グラフィックスカードのための）などを形成するために利用されうる。１つの実施形態では、シリコン基板コアは、直接レーザパターニングによって構造化される。１つ又は複数の導電性相互接続が基板コア内に形成され、１つ又は複数の再分配層がその表面上に形成される。その後、シリコン基板コアは、半導体パッケージ、ＰＣＢ、ＰＣＢスペーサ、チップキャリア、中間キャリアなどのためのコア構造として利用されうる。
［００４０］本明細書に開示される方法及び装置は、ガラス繊維充填エポキシフレームを利用する、より従来型の半導体パッケージ、ＰＣＢ、及びチップキャリア構造に代わることを意図した新規の薄型フォームファクタ半導体コア構造を含む。概して、現在の半導体パッケージ、ＰＣＢ、スペーサ、及びチップキャリアのスケーラビリティ（ｓｃａｌａｂｉｌｉｔｙ）は、これらの様々な構造を形成するために通常利用される材料（例えば、エポキシ成形コンパウンド、エポキシ樹脂バインダを有するＦＲ－４及びＦＲ－５グレードのガラス繊維織布など）の剛性及び平面性の欠如によって制限される。これらの材料の固有の特性は、内部に形成された微細な（例えば、ミクロン寸法の）フィーチャをパターニング及び利用することを困難にする。更に、現在利用されている材料の特性（例えば、絶縁性）の結果として、熱膨張係数（ＣＴＥ）の不整合が、ガラス繊維フレーム、ボード、成形コンパウンド、及びこれらに隣接して配置された任意のチップの間で生じうる。したがって、現在のパッケージ、ＰＣＢ、スペーサ、及びキャリア構造は、ＣＴＥの不整合によって引き起こされるいかなる反りの影響も緩和するために、より大きな間隔を有するより大きなはんだバンプを必要とする。従って、従来の半導体パッケージ、ＰＣＢ、スペーサ、及びキャリアフレームは、低い構造全体の電気帯域幅によって特徴付けられ、その結果、全体的な電力効率が低下する。本明細書に開示される方法及び装置は、上述の従来の半導体パッケージ、ＰＣＢ、スペーサ、及びキャリア構造に関連する欠点の多くを克服する半導体コア構造を提供する。
［００４１］図１Ａ－１Ｃは、いくつかの実施形態による、薄型フォームファクタ半導体コアアセンブリ１００の断面図を示す。半導体コアアセンブリ１００は、その上に搭載される半導体パッケージの構造的支持及び電気相互接続のために利用されうる。更なる例では、半導体コアアセンブリ１００は、チップ又はグラフィックカードなどの表面実装デバイスのためのキャリア構造として利用されてもよい。半導体コアアセンブリ１００は、概して、コア構造１０２と、オプションのパッシベーティング層１０４（図１Ａ及び図１Ｂに示される）又は金属クラッディング層１１４（図１Ｃに示される）と、絶縁層１１８とを含む。
［００４２］１つの実施形態では、コア構造１０２は、任意の適切な基板材料で形成されるパターニングされた（例えば、構造化された）基板を含む。例えば、コア構造１０２は、ＩＩＩ－Ｖ族化合物半導体材料、シリコン（例えば、約１オーム－コムと約１０オーム－コムとの間の抵抗又は約１００Ｗ／ｍＫの導電率を有する）、結晶シリコン（例えば、Ｓｉ＜１００＞又はＳｉ＜１１１＞）、酸化ケイ素、シリコンゲルマニウム、ドープされた又はドープされていないシリコン、ドープされていない高抵抗シリコン（例えば、より低い溶存酸素含有量及び約５０００オーム－コムと約１００００オーム－コムとの間の抵抗率を有するフロートゾーンシリコン）、ドープされた又はドープされていないポリシリコン、窒化シリコン、炭化シリコン（例えば、約５００Ｗ／ｍＫの導電率を有する）、石英、ガラス（例えば、ホウケイ酸ガラス）、サファイア、アルミナ、及び／又はセラミック材料から形成された基板を含む。１つの実施形態では、コア構造１０２は、単結晶ｐ型又はｎ型シリコン基板を含む。１つの実施形態では、コア構造１０２は、多結晶ｐ型又はｎ型シリコン基板を含む。別の実施形態では、コア構造１０２は、ｐ型又はｎ型シリコンソーラー基板を含む。概して、コア構造１０２を形成するために利用される基板は、多角形又は円形の形状を有しうる。例えば、コア構造１０２は、約１２０ｍｍと約１８０ｍｍとの間、例えば約１５０ｍｍ、又は約１５６ｍｍと約１６６ｍｍとの間の横寸法を有する実質的に正方形のシリコン基板を含み、面取りされたエッジを有していてもいなくてもよい。別の例では、コア構造１０２は、直径が約２０ｍｍと約７００ｍｍとの間（約１００ｍｍと約５００ｍｍとの間など（例えば約２００ｍｍ又は約３００ｍｍ））の円形シリコン含有ウエハを含みうる。
［００４３］コア構造１０２は、約５０μｍと約１５００μｍとの間の厚さＴ１（約９０μｍと約７８０μｍとの間の厚さＴ１など）を有する。例えば、コア構造１０２は、約１００μｍと約３００μｍとの間の厚さＴ１（約１１０μｍと約２００μｍとの間の厚さＴ１など）を有する。別の例では、コア構造１０２は、約７０μｍと約１５０μｍとの間の厚さＴ１（約１００μｍと約１３０μｍとの間の厚さＴ１など）を有する。別の例では、コア構造１０２は、約７００μｍと約８００μｍとの間の厚さＴ１（約７２５μｍと約７７５μｍとの間の厚さＴ１など）を有する。
［００４４］コア構造１０２は、導電性電気相互接続を、コア構造１０２を通してルート決めできるように、内部に形成された１つ又は複数の孔又はコアビア１０３（以下、「コアビア」と称される）を更に含む。概して、１つ又は複数のコアビア１０３は、実質的に円筒形状である。しかしながら、コアビア１０３のための他の適切な形態も考えられる。コアビア１０３は、コア構造１０２を通る単一のかつ分離したコアビア１０３として、又は１つ又は複数のグループ分け（ｇｒｏｕｐｉｎｇ）又はアレイで、形成されうる。１つの実施形態では、各コアビア１０３間の最小ピッチＰ１は、約１０００μｍ未満（約２５μｍと約２００μｍとの間など）である。例えば、ピッチＰ１は、約４０μｍと約１５０μｍとの間（約１００μｍと約１４０μｍとの間（例えば約１２０μｍ）など）である。１つの実施形態では、１つ又は複数のコアビア１０３は、約５００μｍ未満の直径Ｖ１（約２５０μｍ未満の直径Ｖ１など）を有する。例えば、コアビア１０３は、約２５μｍと約１００μｍとの間の直径Ｖ１（約３０μｍと約６０μｍとの間の直径Ｖ１など）を有する。１つの実施形態では、コアビア１０３は、約４０μｍの直径Ｖ１を有する。
［００４５］図１Ａ及び図１Ｂのオプションのパッシベーティング層１０４は、第１の表面１０６、第２の表面１０８、及びコアビア１０３の１つ又は複数の側壁を含む、コア構造１０２の１つ又は複数の表面上に形成されうる。１つの実施形態では、パッシベーティング層１０４は、パッシベーティング層１０４がコア構造１０２を実質的に囲むように、コア構造１０２の実質的にすべての外面上に形成される。したがって、パッシベーティング層１０４は、腐食及び他の形態の損傷に対してコア構造１０２のための保護外側バリアを提供する。１つの実施形態では、パッシベーティング層１０４は、熱酸化物層などの酸化物膜又は層から形成される。いくつかの例では、パッシベーティング層１０４は、約１００ｎｍと約３μｍとの間の厚さ（約２００ｎｍと約２．５μｍとの間の厚さなど）を有する。１つの例では、パッシベーティング層１０４は、約３００ｎｍと約２μｍとの間の厚さ（約１．５μｍの厚さなど）を有する。
［００４６］図１Ｃに示す実施形態では、コア構造１０２は、パッシベーティング層１０４の代わりに、第１の表面１０６、第２の表面１０８、及びコアビア１０３の１つ又は複数の側壁を含む１つ又は複数の表面上に形成された、金属クラッディング層１１４を含む。１つの実施形態では、金属クラッディング層１１４は、金属クラッディング層１１４がコア構造１０２を実質的に取り囲むように、コア構造１０２の実質的に全ての外面上に形成される。金属クラッディング層１１４は、基準層（例えば、接地層又は電圧供給層）として作用し、コア構造１０２を形成するために使用される半導体材料（Ｓｉ）からの電磁干渉及びシールド半導体信号から続いて形成される接続を保護するために、基板３０２上に配置される。１つの実施形態では、金属クラッド層１１４は、ニッケル、アルミニウム、金、コバルト、銀、パラジウム、スズなどを含む導電金属層を含む。１つの実施形態では、金属クラッド層１１４は、ニッケル、アルミニウム、金、コバルト、銀、パラジウム、スズなどを含む合金又は純金属を含む金属層を含む。金属クラッド層１１４は、概して、約５０ｎｍと約１０μｍとの間（約１００ｎｍと約５μｍとの間など）の厚さを有する。
［００４７］絶縁層１１８は、コア構造１０２、パッシベーティング層１０４、又は金属クラッディング層１１４の１つ又は複数の表面上に形成され、パッシベーティング層１０４、金属クラッディング層１１４、及び／又はコア構造１０２を実質的に収容しうる。したがって、絶縁層１１８は、コアビア１０３内に延び、その側壁上に形成されたパッシベーティング層１０４又は金属クラッディング層１１４を被覆するか、又はコア構造１０２を直接被覆しうる。したがって、図１Ａに描かれるように、直径Ｖ２が画定される。１つの実施形態では、絶縁層１１８は、コア構造１０２、パッシベーティング層１０４、又は金属クラッディング層１１４の外表面から、約５０μｍ未満（約２０μｍ未満の厚さＴ２など）である絶縁層１１８（例えば、主要面１０５、１０７）の隣接する外表面までの厚さＴ２を有する。例えば、絶縁層１１８は、約５μｍと約１０μｍとの間の厚さＴ２を有する。
［００４８］１つの実施形態では、絶縁層１１８は、ポリマーベースの誘電体材料から形成される。例えば、絶縁層１１８は、流動性ビルドアップ材料から形成される。したがって、以下では「絶縁層」と称されるが、絶縁層１１８は、誘電体層とも称されうる。更なる実施形態では、絶縁層１１８は、シリカ（ＳｉＯ２）粒子などのセラミック充填剤を有するエポキシ樹脂材料から形成される。絶縁層１１８を形成するために利用されうるセラミック充填剤の他の例は、窒化アルミニウム（ＡｌＮ）、酸化アルミニウム（Ａｌ２Ｏ３）、炭化ケイ素（ＳｉＣ）、窒化ケイ素（Ｓｉ３Ｎ４）、Ｓｒ２Ｃｅ２Ｔｉ５Ｏ１６、ケイ酸ジルコニウム（ＺｒＳｉＯ４）、珪灰石（ＣａＳｉＯ３）、酸化ベリリウム（ＢｅＯ）、二酸化セリウム（ＣｅＯ２）、窒化ホウ素（ＢＮ）、酸化カルシウム銅チタン（ＣａＣｕ３Ｔｉ４Ｏ１２）、酸化マグネシウム（ＭｇＯ）、二酸化チタン（ＴｉＯ２）、酸化亜鉛（ＺｎＯ）などを含む。いくつかの例では、絶縁層１１８を形成するために利用されるセラミック充填剤は、約４０ｎｍと約１．５μｍとの間（約８０ｎｍと約１μｍとの間）のサイズの範囲にある粒子を有する。例えば、セラミック充填剤は、約２００ｎｍと約８００ｎｍとの間（約３００ｎｍと約６００ｎｍとの間など）のサイズの範囲にある粒子を有する。いくつかの実施形態では、セラミック充填剤は、コア構造１０２内の隣接するコアビア１０３の幅又は直径の約１０％未満のサイズ（コアビア１０３の幅又は直径の約５％未満のサイズなど）を有する粒子を含む。
［００４９］１つ又は複数のアセンブリ貫通孔（ｔｈｒｏｕｇｈ－ａｓｓｅｍｂｌｙ ｈｏｌｅ）又はビア１１３（以下、「アセンブリ貫通ビア」と称される）が、絶縁層１１８を通して形成され、絶縁層１１８が、コアビア１０３内に延びる。例えば、アセンブリ貫通ビア１１３は、内部に絶縁層１１８が配置されたコアビア１０３内で中央に形成されうる。従って、絶縁層１１８は、アセンブリ貫通ビア１１３の１つ又は複数の側壁を形成し、ここでアセンブリ貫通ビア１１３は、コアビア１０３の直径Ｖ１よりも小さい直径Ｖ２を有している。１つの実施形態では、アセンブリ貫通ビア１１３は、約１００μｍ未満（約７５μｍ未満など）の直径Ｖ２を有する。例えば、アセンブリ貫通ビア１１３は、約５０μｍ未満（約３５μｍ未満など）の直径Ｖ２を有する。１つの実施形態では、アセンブリ貫通ビア１１３は、約２５μｍと約５０μｍとの間の直径（約３５μｍと約４０μｍとの間の直径など）を有する。
［００５０］アセンブリ貫通ビア１１３は、１つ又は複数の電気相互接続１４４が半導体コアアセンブリ１００内に形成されるチャネルを提供する。１つの実施形態では、電気相互接続１４４は、半導体コアアセンブリ１００の厚さ全体（即ち、半導体コアアセンブリ１００の第１の主要面１０５から第２の主要面１０７まで）を通して形成される。例えば、電気相互接続１４４は、約５０μｍと約１０００μｍとの間の半導体コアアセンブリ１００の全体の厚さに対応する長手方向長さ、例えば、約２００μｍと約８００μｍとの間の長手方向長さを有しうる。１つの例では、電気相互接続１４４は、約４００μｍと約６００μｍとの間の長手方向長さ、例えば約５００μｍの長手方向長さを有する。別の実施形態では、電気相互接続１４４は、半導体コアアセンブリ１００の厚さの一部を通してのみ形成される。更なる実施形態では、電気相互接続１４４は、図１Ａに描かれているように、主要面１０５、１０７のような半導体コアアセンブリ１００の主要面から突出しうる。電気相互接続１４４は、集積回路、回路ボード、チップキャリア等の分野で使用される任意の導電性材料で形成されうる。例えば、電気相互接続１４４は、銅、アルミニウム、金、ニッケル、銀、パラジウム、スズ等の金属材料で形成される。
［００５１］図１Ａに描かれた実施形態では、電気相互接続１４４は、それらが形成されるアセンブリ貫通ビア１１３の直径Ｖ２に等しい横方向の厚さを有する。図１Ｂに示すような別の実施形態では、半導体コアアセンブリ１００は、電気相互接続１４４の電気的絶縁のためにその上に形成された接着層１４０及び／又はシード層１４２を更に含む。１つの実施形態では、接着層１４０は、アセンブリ貫通ビア１１３の側壁を含む、電気相互接続１４４に隣接する絶縁層１１８の表面上に形成される。したがって、図１Ｂに示されるように、電気相互接続１４４は、それらが形成されるアセンブリ貫通ビア１１３の直径Ｖ２よりも小さい横方向の厚さを有する。更に別の実施形態では、電気相互接続１４４は、アセンブリ貫通ビア１１３の側壁の表面のみを覆い、したがって、貫通する中空コアを有しうる。
［００５２］接着層１４０は、チタン、窒化チタン、タンタル、窒化タンタル、マンガン、酸化マンガン、モリブデン、酸化コバルト、窒化コバルトなどを含むがこれらに限定されない任意の適切な材料から形成されうる。１つの実施形態では、接着層１４０は、約１０ｎｍと約３００ｎｍとの間（約５０ｎｍと約１５０ｎｍとの間など）の厚さＢ１を有する。例えば、接着層１４０は、約７５ｎｍと約１２５ｎｍとの間（約１００ｎｍなど）の厚さＢ１を有する。
［００５３］オプションのシード層１４２は、銅、タングステン、アルミニウム、銀、金、又は任意の他の適切な材料若しくはこれらの組み合わせを含むがこれらに限定されない導電性材料を含む。シード層１４２は、接着層１４０上に、又はアセンブリ貫通ビア１１３の側壁上に直接（例えば、間に接着層を含まずに絶縁層１１８上に）形成されうる。１つの実施形態では、シード層１４２は、約５０ｎｍと約５００ｎｍとの間（約１００ｎｍと約３００ｎｍとの間など）の厚さを有する。例えば、シード層１４２は、約１５０ｎｍと約２５０ｎｍとの間（約２００ｎｍなど）の厚さを有する。
［００５４］図１Ｂに図示されているようないくつかの実施形態では、半導体コアアセンブリ１００は、半導体コアアセンブリ１００の第１の側１７５及び／又は第２の側１７７に形成された１つ又は複数の再分配層１５０を更に含む（再分配層１５０は、図１Ｂの第２の側１７７に形成されたものとして図示されている）。１つの実施形態では、再分配層１５０は、絶縁層１１８と実質的に同じ材料（例えば、ポリマーベースの誘電体材料）から形成され、したがって、その延長部を形成する。他の実施形態では、再分配層１５０は、絶縁層１１８とは異なる材料で形成される。例えば、再分配層１５０は、感光性ポリイミド材料、非感光性ポリイミド、ポリベンゾオキサゾール（ＰＢＯ）、ベンゾシクロブテン（ＢＣＢ）、二酸化ケイ素、及び／又は窒化ケイ素で形成されうる。別の例では、再分配層１５０は、絶縁層１１８とは異なる無機誘電体材料から形成される。１つの実施形態では、再分配層１５０は、約５μｍと約５０μｍとの間の厚さ（約１０μｍと約４０μｍとの間の厚さなど）を有する。例えば、再分布層１５０は、約２０μｍと約３０μｍとの間（約２５μｍなど）の厚さを有する。
［００５５］再分配層１５０は、電気相互接続１４４の接触点を、主要面１０５、１０７などの半導体コアアセンブリ１００の表面上の所望の位置に再配置するための再分配ビア１５３を通して形成された１つ又は複数の再分配接続１５４を含みうる。いくつかの実施態様において、再分配層１５０は、ボールグリッドアレイ又ははんだボールのような主要面１０５、１０７上に形成された１つ又は複数の外部電気接続（図示せず）を更に含みうる。概して、再分配ビア１５３及び再分配接続１５４は、アセンブリ貫通ビア１１３及び電気相互接続１４４に対して、それぞれ、実質的に類似又はより小さい横方向寸法を有する。例えば、再分配ビア１５３は、約２μｍと約５０μｍとの間の直径Ｖ３（約１０μｍと約４０μｍとの間の直径Ｖ３など（約２０μｍと約３０μｍとの間の直径Ｖ３など））を有する。更に、再分配層１５０は、再分配ビア１５３の側壁を含む、再分配接続１５４に隣接する表面上に形成された接着層１４０及びシード層１４２を含みうる。
［００５６］図１Ｃにおけるように、コア構造１０２が金属クラッディング層１１４を含む実施形態では、金属クラッディング層１１４は、半導体コアアセンブリ１００の少なくとも一方の側に接続点を形成する少なくとも１つのクラッディング接続１１６に更に結合される。ある実施態様において、金属クラッディング層１１４は、半導体コアアセンブリ１００の反対側に形成された２つのクラッディング接続１１６に結合される。クラッディング接続１１６は、半導体コアアセンブリ１００と（例えば、上又は下に）積層された１つ又は複数の半導体デバイスによって使用される、例示的な接地１１９などの共通の接地に接続されうる。あるいは、クラッディング接続１１６は、電源電圧などの基準電圧に接続される。図示のように、クラッディング接続１１６は、絶縁層１１８内に形成され、金属クラッディング層１１４を、主要面１０７及び１０５などの半導体コアアセンブリ１００の表面上又は表面に配置されたクラッディング接続１１６の接続端部に接続し、その結果、金属クラッディング層１１４は、外部共通接地電圧又は基準電圧（接地１１９への例示的な接続として図１Ｃに示す）に接続することができる。
［００５７］金属クラッディング層１１４は、クラッディング接続１１６及び任意の他の適当な結合手段を介して、外部接地１１９に電気的に接続されうる。例えば、クラッディング接続１１６は、半導体コアアセンブリ１００の反対側のはんだバンプによって、外部接地１１９に間接的に結合されうる。特定の実施形態において、クラッディング接続１１６は、まず、外部接地１１９に結合する前に、別個の電子システム又はデバイスを通してルーティングされうる。金属クラッディング層１１４と外部接地１１９との間の接地経路の利用により、相互接続１４４及び／又は再分配接続１５４間の干渉が低減又は排除され、それに結合された集積回路の短絡が防止され、半導体コアアセンブリ１００及びそれと統合又は積層された任意のシステム又はデバイスが損傷されうる。
［００５８］電気相互接続１４４及び再分配接続１５４と同様に、クラッディング接続１１６は、ニッケル、銅、アルミニウム、金、コバルト、銀、パラジウム、スズなどを含むがこれらに限定されない任意の適切な導電性材料で形成される。クラッディング接続１１６は、アセンブリ貫通ビア１１３又は再分配ビア１５３と実質的に類似するが、半導体コアアセンブリ１００の一部（例えば、その表面からコア構造１０２まで）のみを横断するクラッディングビア１２３を通して堆積又はメッキされる。したがって、クラッディングビア１２３は、その上に形成された金属クラッディング層１１４を有するコア構造１０２の真上又は真下の絶縁層１１８を通して形成されうる。更に、電気相互接続１４４及び再分配接続１５４と同様に、クラッディング接続１１６は、クラッディングビア１２３を完全に充填するか、又はその内周壁をライニング（裏打ち）し、従って中空コアを有しうる。
［００５９］特定の実施形態において、クラッディングビア１２３及びクラッディング接続１１６は、直径Ｖ２と実質的に類似する横方向の寸法（例えば、直径及び横方向の厚さそれぞれ）を有する。特定の実施形態において、接着層１４０及びシード層１４２は、クラッディングビア１２３内に形成され、したがって、クラッディングビア１２３は、直径Ｖ２と実質的に類似した直径を有し、クラッディング接続１１６は、直径Ｖ３と実質的に類似した横方向の厚さなど、直径Ｖ２未満の横方向の厚さを有しうる。特定の実施形態では、クラッディングビア１２３は、約５μｍの直径を有する。
［００６０］図２は、半導体コアアセンブリを形成する代表的な方法２００のフロー図を示す。方法２００は、複数の工程２１０、２２０、２３０、及び２４０を有する。各工程は、図３－１２Ｌを参照してより詳細に説明される。この方法は、定義された工程のいずれかの前に、定義されたっ工程のうちの２つの間に、又は定義された工程すべての後に実行される１つ又は複数の追加の工程を含みうる（文脈がその可能性を除外する場合を除く）。
［００６１］概して、方法２００は、工程２１０において、コア構造（例えば、フレーム）として利用される基板を構造化することを含み、図３及び図４Ａ－４Ｄを参照して更により詳細に説明される。工程２２０では、絶縁層がコア構造１０２上に形成され、図５、図６Ａ－６Ｉ、図７、及び図８Ａ－８Ｅを参照して更により詳細に説明される。工程２３０では、１つ又は複数の相互接続が、コア構造１０２及び絶縁層を通して形成され、図９及び図１０Ａ－１０Ｈを参照して更により詳細に説明される。工程２４０では、再分配層が絶縁層上に形成されて、組み立てられたコアアセンブリの表面上の所望の位置に相互接続の接点を再配置し、その後コアアセンブリが個片化される（ｓｉｎｇｕｌａｔｅｄ）。いくつかの実施形態では、第１の再分配層に加えて、１つ又は複数の追加の再分配層が形成され、図１１及び図１２Ａ－１２Ｌを参照してより詳細に説明される。
［００６２］図３は、コア構造として利用される基板４００を構造化するための代表的な方法３００のフロー図を示す。図４Ａ－４Ｄは、図３に表される基板構造化プロセス３００の様々な段階における基板４００の断面図を概略的に示す。したがって、図３及び図４Ａ－４Ｄは、明確にするために本明細書ではまとめて説明される。
［００６３］方法３００は、工程３１０及び対応する図４Ａから始まる。上記のコア構造１０２を参照して説明したように、基板４００は、ＩＩＩ－Ｖ族化合物半導体材料、シリコン、結晶シリコン（例えば、Ｓｉ＜１００＞又はＳｉ＜１１１＞）、酸化シリコン、シリコンゲルマニウム、ドープされた又はドープされていないシリコン、ドープされていない高抵抗シリコン、ドープされた又はドープされていないポリシリコン、窒化シリコン、炭化シリコン、石英、ガラス材料（例えば、ホウケイ酸ガラス）、サファイア、アルミナ、及び／又はセラミック材料を含むがこれらに限定されない任意の適切な基板材料から形成される。１つの実施形態では、基板４００は、単結晶ｐ型又はｎ型シリコン基板である。１つの実施形態では、基板４００は、多結晶ｐ型又はｎ型シリコン基板である。別の実施形態では、基板４００は、ｐ型又はｎ型シリコンソーラー基板である。基板４００は、多角形又は円形の形状を更に有しうる。例えば、基板４００は、約１２０ｍｍと約１８０ｍｍとの間の横寸法を有する実質的に正方形のシリコン基板を含み、面取りされたエッジを有しても有しなくてもよい。別の例では、基板４００は、約２０ｍｍと約７００ｍｍとの間（約１００ｍｍと約５００ｍｍとの間など（例えば約２００ｍｍ又は約３００ｍｍ））の直径を有する円形シリコン含有ウエハを含みうる。特に断りのない限り、本明細書に記載の実施形態及び実施例は、約５０μｍと約１５００μｍとの間の厚さ（約９０μｍと約７８０μｍとの間の厚さなど）を有する基板上で行われる。例えば、基板４００は、約１００μｍと約３００μｍとの間の厚さ（約１１０μｍと約２００μｍとの間の厚さなど）を有する。
［００６４］工程３１０の前に、基板４００は、ワイヤソーイング、スクライビング及びブレーキング、機械的研磨ソーイング、又はレーザ切断によって、バルク材料からスライスされ分離されうる。スライシングは、典型的には、スクラッチ、マイクロクラッキング、チッピング、及び他の機械的欠陥などの機械的欠陥又はこれらから形成される基板表面の変形を引き起こす。したがって、基板４００は、工程３１０において第１の損傷除去プロセスにさらされ、後の構造化工程に備えて、その表面を平滑化及び平坦化し、機械的欠陥を除去する。いくつかの実施形態では、基板４００は、第１の損傷プロセスのプロセスパラメータを調整することによって更に薄くなりうる。例えば、基板４００の厚さは、第１の損傷除去プロセスへの曝露が増すにつれて、減少しうる。
［００６５］工程３１０における第１の損傷除去プロセスは、基板４００を基板研磨プロセス及び／又はエッチングプロセスにさらすことを含み、その後、すすぎ及び乾燥プロセスに続く。いくつかの実施形態では、工程３１０は、化学機械研磨（ＣＭＰ）プロセスを含む。１つの実施形態では、エッチングプロセスは、所望の材料（例えば、汚染物質及び他の望ましくない化合物）の除去に対して選択的である緩衝エッチングプロセスを含む湿式エッチングプロセスである。他の実施形態では、エッチングプロセスは、等方性水性エッチングプロセスを利用する湿式エッチングプロセスである。湿式エッチングプロセスには、任意の適切な湿式エッチャント又は湿式エッチャントの組み合わせが使用されうる。１つの実施形態では、基板４００は、エッチングのためにＨＦエッチング水溶液に浸漬される。別の実施形態では、基板４００は、エッチングのためにＫＯＨエッチング水溶液に浸漬される。
［００６６］いくつかの実施形態では、エッチング液は、エッチング処理中に約３０℃と約１００℃との間（約４０℃と約９０℃との間など）の温度まで加熱される。例えば、エッチング液は、約７０℃の温度まで加熱される。更に他の実施形態では、工程３１０におけるエッチングプロセスは、ドライエッチングプロセスである。ドライエッチングプロセスの例は、プラズマベースのドライエッチングプロセスを含む。基板４００の厚さは、エッチングプロセス中に利用されるエッチャント（例えば、エッチング液）への基板４００の曝露時間を制御することによって調整される。例えば、基板４００の最終的な厚さは、エッチャントへの曝露が増すにつれて、減少する。あるいは、基板４００は、エッチャントへの曝露を減らすにつれ、より大きな最終的な厚さを有しうる。
［００６７］工程３２０では、現在、平坦化され、実質的に欠陥のない基板４００は、その中に１つ又は複数のコアビア４０３を形成するようにパターニングされる（４つのコアビア４０３は、図４Ｂの基板４００の断面に描かれる）。コアビア４０３は、基板４００を通して直接接触する電気相互接続を形成するために利用される。
［００６８］概して、１つ又は複数のコアビア４０３は、レーザアブレーション（例えば、直接レーザパターニング）によって形成されうる。１つ又は複数のコアビア４０３を形成するために、任意の適切なレーザアブレーションシステムが利用されうる。いくつかの例では、レーザアブレーションシステムは、赤外線（ＩＲ）レーザ源を利用する。いくつかの例では、レーザ源は、ピコ秒紫外線（ＵＶ）レーザである。他の例では、レーザはフェムト秒ＵＶレーザである。更に他の例では、レーザ源はフェムト秒グリーンレーザである。レーザアブレーションシステムのレーザ源は、基板４００をパターニングするための連続レーザビーム又はパルスレーザビームを生成する。例えば、レーザ源は、５ｋＨｚと５００ｋＨｚとの間（１０ｋＨｚと約２００ｋＨｚとの間など）の周波数を有するパルスレーザビームを生成しうる。１つの例において、レーザ源は、約１０ワットと約１００ワットとの間の出力電力により、約２００ｎｍと約１２００ｎｍとの間の波長で、かつ約１０ｎｓと約５０００ｎｓとの間のパルス持続時間で、パルスレーザビームを送達するように構成される。レーザ源は、コアビア４０３を含む、基板４００内の任意の所望のパターンのフィーチャを形成するように構成される。
［００６９］いくつかの実施形態では、基板４００は、オプションで、パターニングされる前にキャリアプレート（図示せず）に結合される。オプションのキャリアプレートは、そのパターニング中に基板４００のための機械的な支持を提供し、基板４００の破損を防止しうる。キャリアプレートは、ガラス、セラミック、金属などを含むがこれらに限定されない、任意の適切な化学的にかつ熱的に安定した剛性材料から形成されうる。いくつかの例では、キャリアプレートは、約１ｍｍと約１０ｍｍとの間（約２ｍｍと約５ｍｍとの間など）の厚さを有する。１つの実施形態では、キャリアプレートは、テクスチャ加工された表面を有する。他の実施形態では、キャリアプレートは、研磨又は平滑化された表面を有する。基板４００は、ワックス、接着剤、又は類似の接着材料を含むがこれらに限定されない、任意の適切な一時的な接着材料を利用して、キャリアプレートに結合されうる。
［００７０］いくつかの実施態様において、基板４００をパターニングすることは、チッピング、クラッキング、及び／又はワーピングを含む、基板４００の表面に望ましくない機械的欠陥を生じさせることがある。したがって、工程３２０を実行して、基板４００内にコアビア４０３を形成した後に、基板４００は、工程３１０での第１の損傷除去プロセスとほぼ同様の工程３３０で第２の損傷除去及び洗浄プロセスに曝され、基板４００の表面を平滑化し、不要な破片を除去する。上述のように、第２の損傷除去プロセスは、基板４００を湿式又はドライエッチングプロセスに曝すること、その後に、それをすすぎ及び乾燥させることを含む。エッチングプロセスは、基板４００の表面、特にレーザパターニング工程に曝される表面を平滑化するために、所定の持続時間にわたって進行する。別の態様では、エッチングプロセスは、基板４００上に残留する任意の望ましくない破片をパターニングプロセスから除去するために利用される。
［００７１］工程３３０で基板４００内の機械的欠陥を除去した後に、基板４００は、工程３４０及び図４Ｄでパッシベーション又はメタライゼーションプロセスにさらされ、酸化物層４０４などのパッシベーティング層、又は金属クラッディング層４１４などの金属層を、その所望の表面（例えば、基板４００のすべての表面）上に成長又は堆積させる。１つの実施形態では、パッシベーションプロセスは、熱酸化プロセスである。熱酸化プロセスは、約８００℃と約１２００℃との間（約８５０℃と約１１５０℃との間など）の温度で行われる。例えば、熱酸化プロセスは、約９００℃と約１１００℃との間の温度（約９５０℃と約１０５０℃との間の温度など）で行われる。１つの実施形態では、熱酸化プロセスは、酸化剤として水蒸気を利用する湿式酸化プロセスである。１つの実施形態では、熱酸化プロセスは、酸化剤として分子状酸素を利用するドライ酸化プロセスである。工程３４０において、基板４００は、酸化物層４０４又はその上の任意の他の適切なパッシベーティング層を形成するために、任意の適切なパッシベーションプロセスに曝されうることが企図される。得られる酸化物層４０４は、概して、約１００ｎｍと約３μｍとの間（約２００ｎｍと約２．５μｍとの間など）の厚さを有する。例えば、酸化層４０４は、約３００ｎｍと約２μｍとの間（約１．５μｍなど）の厚さを有する。代替的には、メタライゼーションプロセスは、無電解堆積プロセス、電気メッキプロセス、化学気相堆積プロセス、蒸発堆積プロセス、及び／又は原子層堆積プロセスを含む、任意の適切な金属堆積プロセスでありうる。ある実施態様において、金属クラッド層４１４の少なくとも一部は、基板４００の表面（例えば、ｎ－Ｓｉ基板又はｐ－Ｓｉ基板）に直接変位又は変位メッキによって形成された堆積ニッケル（Ｎｉ）層を含む。例えば、基板４００は、０．５ＭのＮｉＳＯ４及びＮＨ４ＯＨを含む組成物を有するニッケル置換メッキ浴に、約６０℃と約９５℃との間の温度で、かつ約１１のｐＨで、約２分と約４分との間、曝露される。還元剤のない状態でのニッケルイオン負荷水性電解質へのシリコン基板４００の曝露は、基板４００の表面で局所的な酸化／還元反応を引き起こし、したがって、その上に金属ニッケルのメッキをもたらす。従って、ニッケル置換メッキにより、安定した溶液を利用して、基板４００のシリコン材料上に薄く純粋なニッケル層を選択的に形成できるようになる。更に、このプロセスは自己制限であり、したがって、基板４００のすべての表面がメッキされると（例えば、ニッケルが形成されうる残りのシリコンがないと）、反応は停止する。特定の実施形態では、ニッケル金属クラッド層４１４は、無電解及び／又は電解メッキ法によるニッケル又は銅のメッキなど、追加の金属層のメッキのためのシード層として利用されうる。更なる実施形態では、ニッケル金属クラッド層４１４の接着を促進するために、ニッケル置換メッキ浴の前に、基板４００は、ＳＣ－１前洗浄溶液及びＨＦ酸化物エッチング液に曝露される。
［００７２］パシベーション又はメタライゼーションが行われると、基板４００は、半導体コアアセンブリ１００のようなコアアセンブリの形成のためのコア構造４０２として利用されるように準備される。図５及び図７は、コア構造４０２上に絶縁層６１８を形成するための、代表的な方法５００及び７００のフロー図をそれぞれ示す。図６Ａ－６Ｉは、図５に示す方法５００の異なる段階におけるコア構造４０２の断面図を概略的に示し、図８Ａ－８Ｅは、図７に示す方法７００の異なる段階におけるコア構造４０２の断面図を概略的に示す。明確にするために、図５及び図６Ａ－６Ｉが本明細書でまとめて説明され、図７及び図８Ａ－８Ｅが本明細書でまとめて説明される。
［００７３］概して、方法５００は、工程５０２及び図６Ａで開始し、第１の側４７５におけるコア構造４０２の第１の表面４０６は、その内部に形成されたコアビア４０３及びその上に形成された酸化物層４０４を有し、第１の絶縁膜６１６ａの上に載置され、これに付着する。１つの実施形態では、第１の絶縁膜６１６ａは、ポリマーベースの誘電体材料で形成された１つ又は複数の層を含む。例えば、第１の絶縁膜６１６ａは、流動性ビルドアップ材料から形成された１つ又は複数の層を含む。１つの実施形態では、第１の絶縁膜６１６ａは、流動性エポキシ樹脂層６１８ａを含む。概して、エポキシ樹脂層６１８ａは、約６０μｍ未満（約５μｍと約５０μｍとの間など）の厚さを有する。例えば、エポキシ樹脂層６１８ａは、約１０μｍと約２５μｍとの間の厚さを有する。
［００７４］エポキシ樹脂層６１８ａは、シリカ（ＳｉＯ２）粒子が充填された（例えば、含有している）エポキシ樹脂などの、セラミック充填剤含有エポキシ樹脂から形成されうる。エポキシ樹脂層６１８ａ及び絶縁膜６１６ａの他の層を形成するために使用されうるセラミック充填剤の他の例は、窒化アルミニウム（ＡｌＮ）、酸化アルミニウム（Ａｌ２Ｏ３）、炭化ケイ素（ＳｉＣ）、窒化ケイ素（Ｓｉ３Ｎ４）、Ｓｒ２Ｃｅ２Ｔｉ５Ｏ１６、ケイ酸ジルコニウム（ＺｒＳｉＯ４）、珪灰石（ＣａＳｉＯ３）、酸化ベリリウム（ＢｅＯ）、二酸化セリウム（ＣｅＯ２）、窒化ホウ素（ＢＮ）、酸化カルシウム銅チタン（ＣａＣｕ３Ｔｉ４Ｏ１２）、酸化マグネシウム（ＭｇＯ）、二酸化チタン（ＴｉＯ２）、酸化亜鉛（ＺｎＯ）などを含む。いくつかの例では、エポキシ樹脂層６１８ａを形成するために利用されるセラミック充填剤は、約４０ｎｍと約１．５μｍとの間（約８０ｎｍと約１μｍとの間）のサイズの範囲の粒子を有する。例えば、エポキシ樹脂層６１８ａを形成するために利用されるセラミック充填剤は、約２００ｎｍと約８００ｎｍとの間（約３００ｎｍと約６００ｎｍとの間など）のサイズの範囲の粒子を有する。
［００７５］いくつかの実施形態では、第１の絶縁膜６１６ａは、１つ又は複数の保護層を更に含む。例えば、第１の絶縁膜６１６ａは、二軸ＰＥＴ保護層６２２ａなどのポリエチレンテレフタレート（ＰＥＴ）保護層６２２ａを含む。しかし、第１の絶縁膜６１６ａには、任意の適切な数及び組み合わせの層及び材料が考えられる。いくつかの実施形態では、絶縁膜６１６ａ全体は、約１２０μｍ未満の厚さ（約９０μｍ未満の厚さなど）を有する。
［００７６］いくつかの実施形態では、コア構造４０２を第１の絶縁膜６１６ａに付着させた後に、コア構造４０２は、次いで、その後の処理動作中の追加の機械的安定化のために、その第１の側４７５に隣接するキャリア６２４上に載置されうる。概して、キャリア６２４は、１００℃を超える温度に耐えることができる任意の適切な機械的及び熱的に安定した材料から形成される。例えば、１つの実施形態では、キャリア６２４は、ポリテトラフルオロエチレン（ＰＴＦＥ）を含む。別の例では、キャリア６２４は、ポリエチレンテレフタレート（ＰＥＴ）から形成される。
［００７７］工程５０４及び図６Ｂでは、第１の保護膜６６０が、コア構造４０２の第２の側４７７の第２の表面４０８に付着する。保護膜６６０は、第２の側４７７で、かつ第１の絶縁膜６１６ａの反対側で、コア構造４０２に結合され、コアビア４０３を覆う。１つの実施形態では、保護膜６６０は、保護層６２２ａと類似の材料で形成される。例えば、保護膜６６０は、二軸ＰＥＴなどのＰＥＴで形成される。しかしながら、保護膜６６０は、任意の適切な保護材料で形成されうる。いくつかの実施形態では、保護膜６６０は、約５０μｍと約１５０μｍとの間の厚さを有する。
［００７８］コア構造４０２は、ここで、第１の側４７５で絶縁膜６１６ａに付着し、第２の側４７７で保護膜６６０に付着し、工程５０６で第１の積層プロセスに曝される。積層プロセスの間、コア構造４０２は、高温に曝され、絶縁膜６１６ａのエポキシ樹脂層６１８ａを軟化させ、絶縁膜６１６ａと保護膜６６０との間の開放されたボイド又は空間に（コアビア４０３などに）流入させる。従って、コアビア４０３は、図６Ｃに示されるように、エポキシ樹脂層６１８ａの絶縁材料で少なくとも部分的に充填（例えば、占有）されるようになる。また、コア構造４０２は、エポキシ樹脂層６１８ａの絶縁材料によって部分的に取り囲まれてしまう。
［００７９］１つの実施形態では、積層プロセスは、オートクレーブ又は他の適切なデバイス内で実行されうる真空積層プロセスである。１つの実施形態では、積層プロセスは、ホットプレスプロセスを使用して実行される。１つの実施形態では、積層プロセスは、約８０℃と約１４０℃との間の温度で、かつ約１分と約３０分との間の期間で、行われる。いくつかの実施形態では、積層プロセスは、約１ｐｓｉｇと約１５０ｐｓｉｇとの間の圧力を加えつつ、約８０℃と約１４０℃の間の温度が、約１分と約３０分との間の期間に、コア構造４０２及び絶縁膜６１６ａに加えられることを含む。例えば、積層プロセスは、約１０ｐｓｉｇと約１００ｐｓｉｇとの間の圧力、及び約１００℃と約１２０℃との間の温度を、約２分と約１０分との間の期間、加えることによって実行される。例えば、積層プロセスは、約１１０℃の温度で約５分間行われる。
［００８０］工程５０８では、保護膜６６０が除去され、ここで、コア構造４０２を少なくとも部分的に囲み、コアビア４０３を部分的に充填するエポキシ樹脂層６１８ａの積層絶縁材料を有するコア構造４０２が、第２の保護膜６６２上に載置される。図６Ｄに描かれるように、第２の保護膜６６２は、第１の側４７５に隣接するコア構造４０２に結合され、第２の保護膜６６２は、絶縁膜６１６ａの保護層６２２ａに対して（例えば、隣接して）配置される。いくつかの実施形態では、ここで保護膜６６２に結合されたコア構造４０２は、オプションで、第１の側４７５の追加の機械的支持のためにキャリア６２４上に配置されうる。いくつかの実施形態では、保護膜６６２は、保護膜６６２をコア構造４０２に結合する前に、キャリア６２４上に載置される。概して、保護膜６６２は、保護膜６６０と組成が実質的に類似する。例えば、保護膜６６２は、二軸ＰＥＴなどのＰＥＴから形成されうる。しかしながら、保護膜６６２は、任意の適切な保護材料で形成されうる。いくつかの実施形態では、保護膜６６２は、約５０μｍと約１５０μｍとの間の厚さを有する。
［００８１］コア構造４０２を第２の保護膜６６２に結合すると、第１の絶縁膜６１６ａとほぼ類似する第２の絶縁膜６１６ｂが、工程５１０及び図６Ｅにおいて第２の側４７７の上に載置され、したがって、保護膜６６０に取って代わる。１つの実施形態では、第２の絶縁膜６１６ｂは、第２の絶縁膜６１６ｂのエポキシ樹脂層６１８ｂがコアビア４０３を覆うように、コア構造４０２の第２の側４７７に載置される。１つの実施形態では、コア構造４０２上への第２の絶縁膜６１６ｂの載置は、絶縁膜６１６ｂと、コア構造４０２を部分的に囲みコアビア４０３を部分的に充填するエポキシ樹脂層６１８ａの既に積層された絶縁材料との間に、１つ又は複数のボイドを形成しうる。第２の絶縁膜６１６ｂは、絶縁膜６１６ａと類似するポリマーベースの誘電体材料で形成された１つ又は複数の層を含みうる。図６Ｅに示すように、第２の絶縁膜６１６ｂは、上述のエポキシ樹脂層６１８ａと実質的に類似するエポキシ樹脂層６１８ｂを含む。第２の絶縁膜６１６ｂは、ＰＥＴなどの保護層６２２ａに類似の材料で形成された保護層６２２ｂを更に含みうる。
［００８２］工程５１２では、図６Ｆに示されるように、第３の保護膜６６４が、第２の絶縁膜６１６ｂの上に載置される。概して、保護膜６６４は、保護膜６６０、６６２と組成が実質的に類似する。例えば、保護膜６６４は、二軸ＰＥＴ等のＰＥＴにより形成される。しかしながら、保護膜６６４は、任意の適切な保護材料で形成されてもよい。いくつかの実施形態では、保護膜６６４は、約５０μｍと約１５０μｍとの間の厚さを有する。
［００８３］コア構造４０２は、ここで第２の側４７７の絶縁膜６１６ｂ及び保護膜６６４、並びに第１の側４７５の保護膜６６２及びオプションのキャリア６２４に付着しており、工程５１４及び図６Ｇにおいて第２の積層プロセスに露出される。工程５０４における積層プロセスと同様に、コア構造４０２は、高温にさらされ、絶縁膜６１６ｂのエポキシ樹脂層６１８ｂを軟化させ、絶縁膜６１６ｂとエポキシ樹脂層６１８ａの既に積層された絶縁材料との間の任意の開放されたボイド又は空間（ｖｏｌｕｍｅ）に流入させ、したがって、それ自身をエポキシ樹脂層６１８ａの絶縁材料と一体化させる。従って、コアビア４０３は、両方のエポキシ樹脂層６１８ａ、６１８ｂの絶縁材料で完全に充填（例えば、パック、シール）されるようになる。
［００８４］１つの実施形態では、第２の積層プロセスは、オートクレーブ又は他の適切なデバイス内で実行されうる真空積層プロセスである。１つの実施形態では、積層プロセスは、ホットプレスプロセスを使用して実行される。１つの実施形態では、積層プロセスは、約８０℃と約１４０℃との間の温度で、かつ約１分と約３０分との間の期間で、行われる。いくつかの実施形態では、積層プロセスは、約１ｐｓｉｇと約１５０ｐｓｉｇの間の圧力を加えることを含み、その一方で、約８０℃と約１４０℃との間の温度が、約１分と約３０分との間の期間に、コア構造４０２及び絶縁膜６１６ａに加えられる。例えば、積層プロセスは、約１０ｐｓｉｇと約１００ｐｓｉｇとの間の圧力、及び約１００℃と約１２０℃との間の温度を、約２分と約１０分との間の期間、加えることによって実行される。例えば、積層プロセスは、約１１０℃の温度で約５分間行われる。
［００８５］積層後、工程５１６でコア構造４０２をキャリア６２４から外し、保護膜６６２、６６４を除去して、積層中間コアアセンブリ６０２を得る。図６Ｈに示されるように、中間コアアセンブリ６０２は、それを通って形成され、絶縁膜６１６ａ、６１６ｂの絶縁誘電体材料で充填された１つ又は複数のコアビア４０３を有するコア構造４０２を含む。エポキシ樹脂層６１８ａ、６１８ｂの絶縁誘電体材料は、絶縁材料がコア構造４０２の少なくとも２つの表面又は側面（例えば、表面４０６、４０８）を覆うように、その上に形成された酸化物層４０４を有するコア構造４０２を更に収容する。いくつかの例では、保護層６２２ａ、６２２ｂも、工程５１６で中間コアアセンブリ６０２から除去される。概して、保護層６２２ａ及び６２２ｂ、キャリア６２４及び保護膜６６２及び６６４は、剥離などの任意の適当な機械プロセスによって、中間コアアセンブリ６０２から除去される。
［００８６］保護層６２２ａ、６２２ｂ及び保護膜６６２、６６４を除去すると、中間コアアセンブリ６０２は、エポキシ樹脂層６１８ａ、６１８ｂの絶縁誘電体材料を完全に硬化させる（即ち、化学反応及び架橋によって硬化させる）ための硬化プロセスに曝され、それによって絶縁層６１８が形成される。絶縁層６１８は、実質的にコア構造４０２を取り囲み、コアビア４０３を充填する。例えば、絶縁層６１８は、コア構造４０２（表面４０６、４０８を含む）の少なくとも１０７、４７７に接触するか又はこれらをカプセル化する。
［００８７］１つの実施形態では、硬化プロセスは、中間コアアセンブリ６０２を完全に硬化させるために高温で行われる。例えば、硬化プロセスは、約１４０℃と約２２０℃との間の温度で、約１５分と約４５分との間の期間に（例えば、約１６０℃と約２００℃との間の温度で、約２５分と約３５分との間の期間に）
行われる。例えば、硬化プロセスは、約１８０℃の温度で約３０分間行われる。更なる実施形態では、工程５１６における硬化プロセスは、周囲（例えば、大気）圧力条件又はその付近で行われる。
［００８８］硬化後に、１つ又は複数のアセンブリ貫通ビア６１３が、工程５１８において中間コアアセンブリ６０２を貫通して穿孔され、その後の相互接続形成のために中間コアアセンブリ６０２の全厚さを通ったチャネルを形成する。いくつかの実施形態では、中間コアアセンブリ６０２は、アセンブリ貫通ビア６１３の形成中の機械的支持のために、キャリア６２４などのキャリア上に配置されうる。アセンブリ貫通ビア６１３は、コア構造４０２内に形成され、続いて絶縁層６１８で充填されたコアビア４０３を通って穿孔される。したがって、アセンブリ貫通ビア６１３は、コアビア４０３内に充填された絶縁層６１８によって周方向に囲まれうる。絶縁層６１８のセラミック充填剤含有エポキシ樹脂材料をコアビア４０３の壁にライニング（裏打ち）することによって、完成した（例えば、最終的な）半導体コアアセンブリ１２７０（図１０Ｇ、図１１及び図１２Ｋ及び図１２Ｌを参照して説明される）における導電性シリコンベースのコア構造４０２と相互接続１０４４（図９及び図１０Ａ－１０Ｈを参照して説明される）との間の容量結合は、従来のビア絶縁ライナ又は膜を利用する他の従来の相互接続構造と比較して、大幅に低減される。更に、絶縁層６１８のエポキシ樹脂材料の流動性の性質は、より一貫性があり、信頼性のあるカプセル化及び絶縁を可能にし、したがって、完成した半導体コアアセンブリ１２７０の漏れ電流を最小限に抑えることによって、電気性能を高める。
［００８９］１つの実施形態では、アセンブリ貫通ビア６１３は、約１００μｍ未満（約７５μｍ未満など）の直径を有する。例えば、アセンブリ貫通ビア６１３は、約５０μｍ未満（約３５μｍ未満など）の直径を有する。いくつかの実施形態では、アセンブリ貫通ビア６１３は、約２５μｍと約５０μｍとの間の直径（約３５μｍと約４０μｍとの間の直径など）を有する。１つの実施形態では、アセンブリ貫通ビア６１３は、任意の適切な機械的プロセスを使用して形成される。例えば、アセンブリ貫通ビア６１３は、機械的穿孔プロセスを使用して形成される。１つの実施形態では、アセンブリ貫通ビア６１３は、レーザアブレーションによって中間コアアセンブリ６０２を通って形成される。例えば、アセンブリ貫通ビア６１３は、紫外線レーザを使用して形成される。１つの実施形態では、レーザアブレーションに利用されるレーザ源は、約５ｋＨｚと約５００ｋＨｚとの間の周波数を有する。１つの実施形態では、レーザ源は、約５０マイクロジュール（μＪ）と約５００μＪとの間のパルスエネルギーで、約１０ｎｓと約１００ｎｓとの間のパルス持続時間で、パルスレーザビームを送達するように構成される。小さなセラミック充填剤粒子を含むエポキシ樹脂材料を利用することは、その中の小さなセラミック充填剤粒子が、レーザアブレーションプロセス中にビアが形成される領域から離れるレーザ光の減少したレーザ光反射、散乱、回折、及び透過を示すように、アセンブリ貫通ビア６１３のような、小径ビアのより精密で正確なレーザパターニングを更に促進する。
［００９０］いくつかの実施態様において、コアビア４０３の側壁上の残りのセラミック充填剤含有エポキシ樹脂材料（例えば、誘電絶縁材料）が、約１μｍと約５０μｍとの間の平均の厚さを有するように、コアビア４０３の内部に（例えば、これを通って）、アセンブリ貫通ビア６１３が形成される。例えば、コアビア４０３の側壁上の残りのセラミック充填剤含有エポキシ樹脂材料は、約５μｍと約４０μｍとの間（約１０μｍと約３０μｍとの間）の平均厚さを有する。従って、アセンブリ貫通ビア６１３の形成後に得られる構造は、「ビア－イン－ビア（ｖｉａ－ｉｎ－ｖｉａ）」（例えば、コア構造のビア内の誘電体材料内で中央に形成されるビア）として記載されうる。ある実施形態では、ビア－イン－ビア構造は、セラミック粒子充填エポキシ材料から成り、コアビア４０３の側壁に形成された熱酸化物の薄層上に配置された誘電体側壁パッシベーションを含む。
［００９１］金属クラッディング層１１４、４１４がコア構造１０２の上に形成される実施形態では、工程５１８において、クラッディング接続１１６（図１Ｃに示される）のためのチャネルを提供するために、１つ又は複数のクラッディングビア１２３も形成されうる。上述のように、金属クラッディング層１１４、４１４が外部共通接地又は基準電圧に接続できるように、金属クラッディング層１１４、４１４のクラッディング接続１１６への結合を可能にするために、クラッディングビア１２３が、コア構造１０２の上及び／又は下の絶縁層１１８内に形成される。１つの実施形態では、クラッディングビア１２３は、約１００μｍ未満（約７５μｍ未満など）の直径を有する。例えば、クラッディングビア１２３は、約５０μｍ未満（約３５μｍ未満など）の直径を有する。いくつかの実施態様では、クラッディングビア１２３は、約５μｍと約２５μｍとの間の直径（約１０μｍと約２０μｍとの間の直径など）を有する。
［００９２］アセンブリ貫通ビア６１３及び／又はクラッディングビア１２３（図１Ｃに示される）の形成後、中間コアアセンブリ６０２は、デスミアプロセスに曝される。デスミアプロセス中に、アセンブリ貫通ビア６１３及び／又はクラッディングビア１２３の形成中にレーザアブレーションによって引き起こされる任意の望ましくない残留物及び／又はデブリが、中間コアアセンブリ６０２から除去される。したがって、デスミアプロセスは、後続のメタライゼーションのためにビアを洗浄する。１つの実施形態では、デスミアプロセスは、湿式デスミアプロセスである。任意の適切な溶媒、エッチャント、及び／又はこれらの組み合わせが、ウェットデスミアプロセスのために利用されうる。１つの例では、メタノールが溶剤として、塩化銅（ＩＩ）二水和物（ＣｕＣｌ２・Ｈ２Ｏ）がエッチャントとして利用されうる。残留物の厚さに応じて、中間コアアセンブリ６０２の湿式デスミアプロセスへの曝露時間が変更されうる。別の実施形態では、デスミアプロセスは、ドライデスミアプロセスである。例えば、デスミアプロセスは、Ｏ２／ＣＦ４混合ガスを用いたプラズマデスミアプロセスでありうる。プラズマデスミアプロセスは、約７００Ｗの電力を印加し、約６０秒と約１２０秒との間の期間、約１０：１（例えば、１００：１０ｓｃｃｍ）の比率でＯ２：ＣＦ４を流すことによって、プラズマを発生させることを含みうる。更なる実施形態では、デスミアプロセスは、湿式プロセスとドライプロセスとの組み合わせである。
［００９３］工程５１８におけるデスミアプロセスに続いて、中間コアアセンブリ６０２は、図９及び図１０Ａ－１０Ｈを参照して以下に説明するように、その中に相互接続経路を形成する準備が整う。
［００９４］上述のように、図５及び図６Ａ－６Ｉは、中間コアアセンブリ６０２を形成するための代表的な方法５００を示す。図７及び図８Ａ－８Ｅは、方法５００と実質的に類似するが、工程がより少ない代替方法７００を示す。方法７００は、概して、５つの工程７１０－７５０を含む。しかし、方法７００の工程７１０、７４０、及び７５０は、方法５００の工程５０２、５１６、及び５１８とそれぞれ実質的に類似する。したがって、図８Ｂ、図８Ｃ、及び図８Ｄにそれぞれ示される工程７２０、７３０、及び７４０のみが、明確にするために本明細書で説明される。
［００９５］第１の絶縁膜６１６ａをコア構造４０２の第１の側４７５の第１の表面４０６に固定した後に、第２の絶縁膜６１６ｂが工程７２０及び図８Ｂにおいての反対側４７７の第２の表面４０８に結合される。いくつかの実施態様において、第２の絶縁膜６１６ｂは、第２の絶縁膜６１６ｂのエポキシ樹脂層６１８ｂがコアビア４０３のすべてを覆うように、コア構造４０２の表面４０８上に載置される。図８Ｂに描かれているように、コアビア４０３は、絶縁膜６１６ａと６１６ｂとの間に１つ又は複数のボイド又は間隙を形成する。いくつかの実施形態では、第２のキャリア６２５は、後の処理工程中に追加の機械的支持のために、第２の絶縁膜６１６ｂの保護層６２２ｂに付着する。
［００９６］工程７３０及び図８Ｃでは、コア構造４０２は、ここでその反対側で絶縁膜６１６ａ及び６１６ｂに付着し、単一の積層プロセスに曝される。単一積層プロセスの間、コア構造４０２は、上昇した温度に曝され、両方の絶縁膜６１６ａ、６１６ｂのエポキシ樹脂層６１８ａ及び６１８ｂを軟化させ、絶縁膜６１６ａと６１６ｂとの間のコアビア４０３によって形成される開放されたボイド又は空間に流入させる。したがって、コアビア４０３は、エポキシ樹脂層６１８ａ及び６１８ｂの絶縁材料で充填されるようになる。
［００９７］図５及び図６Ａ－６Ｉを参照して記載された積層プロセスと同様に、工程７３０における積層プロセスは、オートクレーブ又は他の適切なデバイスにおいて実行されうる真空積層プロセスでありうる。別の実施形態では、積層プロセスは、ホットプレスプロセスを使用して実行される。１つの実施形態では、積層プロセスは、約８０℃と約１４０℃との間の温度で、かつ約１分と約３０分との間の期間で、行われる。いくつかの実施形態では、積層プロセスは、約１ｐｓｉｇと約１５０ｐｓｉｇとの間の圧力を加えることを含み、一方、約８０℃と約１４０℃との間の温度が、約１分と約３０分との間の期間に、コア構造４０２及び絶縁膜６１６ａ、６１６ｂに加えられる。例えば、積層プロセスは、約１０ｐｓｉｇと約１００ｐｓｉｇとの間の圧力、約１００℃と約１２０℃との間の温度で、及び約２分と１０分との間の期間、行われる。例えば、工程７３０の積層プロセスは、約１１０℃で約５分間行われる。
［００９８］工程７４０において、絶縁膜６１６ａ、６１６ｂの１つ又は複数の保護層が、コア構造４０２から除去され、その結果、積層中間コアアセンブリ６０２が生じる。１つの例では、保護層６２２ａ、６２２ｂはコア構造４０２から除去され、したがって、中間コアアセンブリ６０２も第１及び第２のキャリア６２４、６２５から係合解除される。概して、保護層６２２ａ、６２２ｂ及びキャリア６２４、６２５は、剥離などの任意の適切な機械的プロセスによって除去される。図８Ｄに描かれるように、中間コアアセンブリ６０２は、その中に形成され、エポキシ樹脂層６１８ａ、６１８ｂの絶縁誘電体材料で充填された１つ又は複数のコアビア４０３を有するコア構造４０２を含む。絶縁材料は、絶縁材料がコア構造４０２の少なくとも２つの表面又は側面、例えば、表面４０６、４０８を覆うように、コア構造４０２を更に収容する。
［００９９］保護層６２２ａ、６２２ｂを除去すると、中間コアアセンブリ６０２は、エポキシ樹脂層６１８ａ、６１８ｂの絶縁誘電体材料を完全に硬化させる硬化プロセスに曝される。絶縁材料の硬化は、絶縁層６１８の形成をもたらす。図８Ｄに描かれ、図６Ｈに対応する工程５１６と同様に、絶縁層６１８は、コア構造４０２を実質的に囲み、コアビア４０３を充填する。
［００１００］１つの実施形態では、硬化プロセスは、中間コアアセンブリ６０２を完全に硬化させるために高温で行われる。例えば、硬化プロセスは、約１４０℃と約２２０℃との間の温度で、約１５分と約４５分との間の期間に（例えば、約１６０℃と約２００℃との間の温度で、約２５分と約３５分との間の期間に）行われる。例えば、硬化プロセスは、約１８０℃の温度で約３０分間行われる。更なる実施形態では、工程７４０における硬化プロセスは、周囲（例えば、大気）圧力条件又はその付近で行われる。
［００１０１］工程７４０での硬化後に、方法７００は、方法５００の工程５１８と実質的に類似する。従って、１つ又は複数のアセンブリ貫通ビア６１３及び／又はクラッディングビア１２３（図１Ｃに示される）が、中間コアアセンブリ６０２を通して穿孔され、その後、中間コアアセンブリ６０２をデスミアプロセスに曝す。デスミアプロセスが完了すると、中間コアアセンブリ６０２は、以下に説明するように、その中に相互接続経路を形成する準備が整う。
［００１０２］図９は、中間コアアセンブリ６０２を通して電気相互接続を形成するための代表的な方法９００のフロー図を示す。図１０Ａ－１０Ｈは、図９に示される方法９００のプロセスの異なる段階における中間コアアセンブリ６０２の断面図を概略的に示す。したがって、図９及び図１０Ａ－１０Ｈは、明確にするために本明細書でまとめて説明される。
［００１０３］１つの実施形態では、中間コアアセンブリ６０２を通して形成される電気相互接続は、銅で形成される。したがって、方法９００は、概して、工程９１０及び図１０Ａで始まり、そこで、アセンブリ貫通ビア６１３が形成された中間コアアセンブリ６０２が、その上に形成されたバリア又は接着層１０４０及び／又はシード層１０４２を有する。中間コアアセンブリ６０２上に形成された接着層１０４０及びシード層１０４２の拡大部分図が、参考のために図１０Ｈに示されている。接着層１０４０は、中間コアアセンブリ６０２の主要面１００５、１００７、並びにアセンブリ貫通ビア６１３及び／又はクラッディングビア１２３の側壁に対応する表面など、絶縁層６１８の所望の表面上に形成され、続いて形成されるシード層１０４２、電気相互接続１０４４、及び／又はクラッディング接続１１６（図１Ｃに示される）の接着を促進し、拡散を阻止するのを助けうる。したがって、１つの実施形態では、接着層１０４０は接着層として作用し、別の実施形態では、接着層１０４０はバリア層として作用する。しかしながら、両方の実施形態において、接着層１０４０は、以下では「接着層」として記載されることになる。
［００１０４］１つの実施形態では、接着層１０４０は、チタン、窒化チタン、タンタル、窒化タンタル、マンガン、酸化マンガン、モリブデン、酸化コバルト、窒化コバルト、又は任意の他の適切な材料又はこれらの組み合わせから形成される。１つの実施形態では、接着層１０４０は、約１０ｎｍと約３００ｎｍとの間（約５０ｎｍと約１５０ｎｍとの間など）の厚さを有する。例えば、接着層１０４０は、約７５ｎｍと約１２５ｎｍとの間（約１００ｎｍなど）の厚さを有する。接着層１０４０は、化学気相堆積（ＣＶＤ）、物理的気相堆積（ＰＶＤ）、プラズマＣＶＤ（ＰＥＣＶＤ）、原子層堆積（ＡＬＤ）などを含むがこれらに限定されない、任意の適切な堆積プロセスによって形成される。
［００１０５］シード層１０４２は、接着層１０４０上に形成されても、絶縁層６１８上に直接形成されてもよい（例えば、接着層１０４０を形成せずに）。いくつかの実施形態では、シード層１０４２は、絶縁層６１８のすべての表面上に形成され、接着層１０４０は、絶縁層６１８の表面の所望の表面又は所望の部分の上にのみ形成される。例えば、接着層１０４０が、アセンブリ貫通ビア６１３及び／又はクラッディングビア１２３（図１Ｃに示される）の側壁上ではなく、主要面１００５、１００７上に形成される一方で、シード層１０４２は、主要面１００５、１００７、並びにビアの側壁上に形成されうる。シード層１０４２は、銅、タングステン、アルミニウム、銀、金、又は任意の他の適切な材料又はこれらの組み合わせなどの導電性材料から形成される。１つの実施形態では、シード層１０４２は、約０．０５μｍと約０．５μｍとの間の厚さ（約０．１μｍと約０．３μｍとの間の厚さ）を有する。例えば、シード層１０４２は、約０．１５μｍと約０．２５μｍとの間（約０．２μｍなど）の厚さを有する。１つの実施形態では、シード層１０４２は、約０．１μｍと約１．５μｍとの間の厚さを有する。接着層１０４０と同様に、シード層１０４２は、ＣＶＤ、ＰＶＤ、ＰＥＣＶＤ、ＡＬＤドライプロセス、湿式無電解メッキプロセスなどの任意の適切な堆積プロセスによって形成される。１つの実施形態では、中間コアアセンブリ６０２上のモリブデン接着層１０４０上に銅シード層１０４２が形成されうる。モリブデン接着及び銅シード層の組合せは、絶縁層６１８の表面との接着の向上を可能にし、工程９７０における後続のシード層エッチングプロセス中の導電性相互接続線のアンダーカットを低減する。
［００１０６］工程９２０及び９３０において、図１０Ｂ及び１０Ｃにそれぞれ対応して、フォトレジストなどのスピンオン／スプレーオン又はドライレジスト膜１０５０が、中間コアアセンブリ６０２の両方の主要面１００５、１００７に適用され、その後、パターニングされる。１つの実施形態では、レジスト膜１０５０は、ＵＶ放射への選択的露光を介してパターニングされる。１つの実施形態では、接着促進剤（図示せず）が、レジスト膜１０５０の形成前に、中間コアアセンブリ６０２に塗布される。接着促進剤は、レジスト膜１０５０のための界面結合層を生成することによって、かつ中間コアアセンブリ６０２の表面から水分を除去することによって、中間コアアセンブリ６０２へのレジスト膜１０５０の接着を改善する。いくつかの実施形態では、接着促進剤は、ビス（トリメチルシリル）アミン又はヘキサメチルジシライザン（ＨＭＤＳ）及びプロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）から形成される。
［００１０７］工程９４０において、中間コアアセンブリ６０２は、レジスト膜現像プロセスに曝される。図１０Ｄに示されるように、レジスト膜１０５０の現像は、アセンブリ貫通ビア６１３及び／又はクラッディングビア１２３（図１Ｃに示される）の露出をもたらし、ここで、その上に形成された接着層１０４０及び／又はシード層１０４２が有されうる。１つの実施形態では、膜現像プロセスは、レジスト膜１０５０を溶媒に曝露することを含む湿式プロセスなどの湿式プロセスである。１つの実施形態では、膜現像プロセスは、水性エッチングプロセスを利用する湿式エッチングプロセスである。例えば、膜現像プロセスは、所望の材料に対して選択的な緩衝エッチングプロセスを利用する湿式エッチングプロセスである。任意の適切な湿式溶剤又は湿式エッチャントの組み合わせが、レジスト膜現像プロセスに使用されうる。
［００１０８］工程９５０及び９６０において、図１０Ｅ及び図１０Ｆにそれぞれ対応して、電気相互接続１０４４が、露出したアセンブリ貫通ビア６１３を通して形成され、その後、レジスト膜１０５０が除去される。コア構造１０２がその上に形成された金属クラッディング層１１４、４１４を有する実施形態では、クラッディング接続１１６（図１Ｃに示される）も、工程９５０において露出したクラッディングビア１２３（図１Ｃに示される）を通して形成される。相互接続１０４４及び／又はクラッディング接続１１６は、電気メッキ及び無電解メッキを含む任意の適切な方法によって形成される。１つの実施形態では、レジスト膜１０５０は、湿式プロセスを介して除去される。図１０Ｅ及び図１０Ｆに描かれているように、電気相互接続１０４４は、アセンブリ貫通ビア６１３を完全に充填し（クラッディング接続１１６はまた、クラッディングビア１２３を完全に充填し）、レジスト膜１０５０を除去すると、中間コアアセンブリ６０２の表面１００５、１００７から突出しうる。いくつかの実施態様において、電気相互接続１０４４及び／又はクラッディング接続１１６は、ビアを完全に充填せずに、ビアの側壁にライニングするのみでありうる。１つの実施形態では、電気相互接続１０４４及び／又はクラッディング接続１１６は、銅で形成される。他の実施形態では、電気相互接続１０４４及び／又はクラッディング接続１１６は、アルミニウム、金、ニッケル、銀、パラジウム、スズなどを含むがこれらに限定されない任意の適切な導電性材料で形成されうる。
［００１０９］工程９７０及び図１０Ｇにおいて、電気相互接続１０４４及び／又はクラッディング接続１１６が形成された中間コアアセンブリ６０２は、シード層エッチングプロセスに曝され、その外面（例えば、表面１００５、１００７）上の露出した接着層１０４０及びシード層１０４２を除去する。いくつかの実施形態では、相互接続とビアの側壁との間に形成された接着層１０４０及び／又はシード層１０４２は、シード層エッチングプロセスの後に残ることがある。１つの実施形態では、シード層エッチングは、中間コアアセンブリ６０２のリンス及び乾燥を含む湿式エッチングプロセスである。１つの実施形態では、シード層エッチングプロセスは、銅、タングステン、アルミニウム、銀、又は金などの所望の材料に対して選択的な緩衝エッチングプロセスである。他の実施形態では、エッチングプロセスは、水性エッチングプロセスである。シード層エッチングプロセスには、任意の適切な湿式エッチャント又は湿式エッチャントの組み合わせが使用されうる。
［００１１０］工程９７０におけるシード層エッチングプロセスに続いて、１つ又は複数の半導体コアアセンブリは、中間コアアセンブリ６０２から個片化され、完全に機能する半導体コアアセンブリ１２７０（例えば、電子搭載又はパッケージ構造）として利用されうる。例えば、１つ又は複数の半導体コアアセンブリは、個片化され、回路ボード構造、チップキャリア構造、集積回路パッケージなどとして利用されうる。代替的には、中間コアアセンブリ６０２は、電気相互接続１０４４の外部接点を最終的な半導体コアアセンブリの表面上の所望の位置にルート変更するために、その上に形成された１つ又は複数の再分配層１２６０（図１２Ｊ及び１２Ｋに示される）を有しうる。
［００１１１］図１１は、中間コアアセンブリ６０２（半導体コアアセンブリ１２７０にまだ個片化されていない）上に再分配層１２６０を形成する代表的な方法１１００のフロー図を示す。図１２Ａ－１２Ｋは、図１１に示される方法１１００の異なる段階における中間コアアセンブリ６０２の断面図を概略的に示す。したがって、図１１及び図１２Ａ－１２Ｋは、明確にするために本明細書でまとめて説明される。
［００１１２］方法１１００は、上述の方法５００、７００、及び９００と実質的に類似する。概して、方法１１００は、工程１１０２及び図１２Ａで始まり、絶縁膜１２１６が中間コアアセンブリ６０２に付着し、その後、積層される。絶縁膜１２１６は、絶縁膜６１６ａ、６１６ｂと実質的に類似している。１つの実施形態では、図１２Ａに示すように、絶縁膜１２１６は、エポキシ樹脂層１２１８及び１つ又は複数の保護層を含む。例えば、絶縁膜１２１６は、保護層１２２２を含みうる。絶縁膜１２１６には、層及び絶縁材料の任意の適切な組み合わせが考えられる。いくつかの実施形態では、オプションのキャリア１２２４が、追加の支持のために絶縁膜１２１６に結合される。いくつかの実施形態では、保護膜（図示せず）が、絶縁膜１２１６に結合されうる。
［００１１３］概して、エポキシ樹脂層１２１８は、約６０μｍ未満（約５μｍと約５０μｍとの間など）の厚さを有する。例えば、エポキシ樹脂層１２１８は、約１０μｍと約２５μｍとの厚さを有する。１つの実施形態では、エポキシ樹脂層１２１８及びＰＥＴ保護層１２２２は、約１２０μｍ未満の合計の厚さ（約９０μｍ未満の厚さなど）を有する。絶縁膜１２１６、具体的にはエポキシ樹脂層１２１８は、主要面１００５などの露出した電気相互接続１０４４を有する中間コアアセンブリ６０２の表面に付着する。
［００１１４］絶縁膜１２１６を載置した後に、中間コアアセンブリ６０２は、工程５０６、５１４、及び７３０に関して記載された積層プロセスと実質的に類似する積層プロセスに曝される。中間コアアセンブリ６０２は、絶縁膜１２１６のエポキシ樹脂層１２１８を軟化させるために高温に曝され、その後、絶縁層６１８に結合する。したがって、エポキシ樹脂層１２１８は、絶縁層６１８と一体化され、その延長部を形成し、したがって、以下では、単一の絶縁層６１８として説明することになる。エポキシ樹脂層１２１８と絶縁層６１８との一体化は、以前に露出した電気相互接続１０４４を包み込む拡大絶縁層６１８を更にもたらす。
［００１１５］工程１１０４及び図１２Ｂでは、保護層１２２２及びキャリア１２２４は、機械的手段によって中間コアアセンブリ６０２から除去され、中間コアアセンブリ６０２は、硬化プロセスに曝されて、新たに拡張した絶縁層６１８を完全に硬化させる。１つの実施形態では、硬化プロセスは、工程５１６及び７４０を参照して説明した硬化プロセスと実質的に類似する。例えば、硬化プロセスは、約１４０℃と約２２０℃との間の温度で、約１５分と約４５分との間の期間に行われる。
［００１１６］次いで、中間コアアセンブリ６０２は、工程１１０６及び図１２Ｃにおけるレーザアブレーションによって選択的にパターニングされる。工程１１０６におけるレーザアブレーションプロセスは、新たに拡張された絶縁層６１８内に１つ又は複数の再分配ビア１２５３を形成し、その接点の再分配のために所望の電気相互接続１０４４を露出する。１つの実施形態では、再分配ビア１２５３は、アセンブリ貫通ビア６１３の直径と実質的に同じか又はそれより小さい直径を有する。例えば、再配分ビア１２５３は、再配分ビア１２５３は、約５μｍと約６００μｍとの間の直径（約１０μｍと約５０μｍとの間（例えば、約２０μｍと約３０μｍとの間）の直径など）を有する。１つの実施形態では、工程１１０６におけるレーザアブレーションプロセスは、ＣＯ２レーザを利用して行われる。１つの実施形態では、工程１１０６におけるレーザアブレーションプロセスは、ＵＶレーザを利用して行われる。別の実施形態では、工程１１０６におけるレーザアブレーションプロセスは、グリーンレーザを利用して行われる。１つの例において、レーザ源は、約１００ｋＨｚと約１０００ｋＨｚとの間の周波数を有するパルスレーザビームを生成しうる。１つの例において、レーザ源は、約１００ｎｍと約２０００ｎｍとの間の波長、かつ約１０Ｅ－４ｎｓと約１０Ｅ－２ｎｓとの間のパルス持続時間で、約１０μＪと約３００μＪとの間のパルスエネルギーにより、パルスレーザビームを送達するように構成される。
［００１１７］金属クラッディング層１１４、４１４がコア構造１０２（図１Ｃに示される）上に形成される実施形態では、中間コアアセンブリ６０２はまた、動作１１０６において、延長された絶縁層６１８を通って１つ又は複数のクラッディングビア１２３を形成するようにパターニングされうる。したがって、１つ又は複数の再分配層を有する半導体コアアセンブリについて、工程５１８又は７５０でアセンブリ貫通ビア６１３と共にクラッディングビア１２３を形成する代わりに、クラッディングビア１２３は、再分配ビア１２５３と同時に形成されうる。しかしながら、特定の他の実施形態では、クラッディングビア１２３は、工程５１８又は７５０において最初にパターニングされ、その後、クラッディング接続１１６でメタライズされ、工程１１０６において、延長された絶縁層６１８を通って延長され又は伸ばされうる。
［００１１８］工程１１０８及び図１２Ｄでは、接着層１２４０及び／又はシード層１２４２が、オプションで、絶縁層６１８の１つ又は複数の表面上に形成される。１つの実施形態では、接着層１２４０及びシード層１２４２は、それぞれ接着層１０４０及びシード層１０４２と実質的に類似する。例えば、接着層１２４０は、チタン、窒化チタン、タンタル、窒化タンタル、マンガン、酸化マンガン、モリブデン、酸化コバルト、窒化コバルト、又は任意の他の適切な材料又はこれらの組み合わせから形成される。１つの実施形態では、接着層１２４０は、約１０ｎｍと約３００ｎｍとの間の厚さ（約５０ｎｍと約１５０ｎｍとの間の厚さなど）を有する。例えば、接着層１２４０は、約７５ｎｍと約１２５ｎｍとの間（約１００ｎｍなど）の厚さを有する。接着層１２４０は、ＣＶＤ、ＰＶＤ、ＰＥＣＶＤ、ＡＬＤなどを含むがこれらに限定されない、任意の適切な堆積プロセスによって形成されうる。
［００１１９］シード層１２４２は、銅、タングステン、アルミニウム、銀、金、又は任意の他の適切な材料又はこれらの組み合わせなどの導電性材料から形成される。１つの実施形態では、シード層１２４２は、約０．０５μｍと約０．５μｍとの間（約０．１μｍと約０．３μｍとの間など）の厚さを有する。例えば、シード層１２４２は、約０．１５μｍと約０．２５μｍとの間（約０．２μｍなど）の厚さを有する。接着層１２４０と同様に、シード層１２４２は、ＣＶＤ、ＰＶＤ、ＰＥＣＶＤ、ＡＬＤドライプロセス、湿式無電解メッキプロセスなどの任意の適切な堆積プロセスによって形成されうる。１つの実施形態では、モリブデン接着層１２４０及び銅シード層１２４２は、中間コアアセンブリ６０２上に形成され、工程１１２２における後続のシード層エッチングプロセス中のアンダーカットの形成を低減する。
［００１２０］図１２Ｅ、１２Ｆ、及び１２Ｇにそれぞれ対応する工程１１１０、１１１２、及び１１１４では、フォトレジストなどのスピンオン／スプレーオン又はドライレジスト膜１２５０が、中間コアアセンブリ６０２のシードされた表面上に適用され、その後、パターニングされ、現像される。１つの実施形態では、接着促進剤（図示せず）が、レジスト膜１２５０を載置する前に、中間コアアセンブリ６０２に塗布される。レジスト膜１２５０の露光及び現像は、再分配ビア１２５３を開放し、特定の実施形態では、クラッディングビア１２３をもたらす。したがって、レジスト膜１２５０のパターニングは、レジスト膜１２５０の一部をＵＶ放射に選択的に露光し、その後、湿式エッチングプロセスなどの湿式プロセスによってレジスト膜１２５０を現像することによって、実行されうる。１つの実施形態では、レジスト膜現像プロセスは、所望の材料に対して選択的な緩衝エッチングプロセスを利用する湿式エッチングプロセスである。他の実施形態では、レジスト膜現像プロセスは、水性エッチングプロセスを利用する湿式エッチングプロセスである。レジスト膜現像プロセスには、任意の適切な湿式エッチャント又は湿式エッチャントの組合せが使用されうる。
［００１２１］図１２Ｈ及び図１２Ｉにそれぞれ対応する工程１１１６及び１１１８では、露出した再分配ビア１２５３を介して、再分配接続１２４４が形成され、その後、レジスト膜１２５０が除去される。特定の実施形態では、クラッディング接続１１６はまた、動作１１１６において、露出されたクラッディングビア１２３を通して形成される。１つの実施形態では、レジスト膜１２５０は、湿式プロセスを介して除去される。図１２Ｈ及び図１２Ｉに示されるように、再分配接続１２４４は、再分配ビア１２５３を充填し、レジスト膜１２５０を除去すると、中間コアアセンブリ６０２の表面から突出する。１つの実施形態では、再分配接続１２４４は銅で形成される。他の実施形態では、再分配接続１２４４は、アルミニウム、金、ニッケル、銀、パラジウム、スズなどを含むがこれらに限定されない任意の適切な導電性材料で形成される。電気メッキ及び無電解堆積を含む再分配接続１２４４を形成するために、任意の適切な方法が利用されうる。
［００１２２］工程１１２０及び図１２Ｊにおいて、再分配接続１２４４がその上に形成された中間コアアセンブリ６０２は、工程９７０のものと実質的に類似するシード層エッチングプロセスに曝される。１つの実施形態では、シード層エッチングは、中間コアアセンブリ６０２のリンス及び乾燥を含む湿式エッチングプロセスである。１つの実施形態では、シード層エッチングプロセスは、シード層１２４２の所望の材料に対して選択的な緩衝エッチングプロセスを利用する湿式エッチングプロセスである。他の実施形態では、エッチングプロセスは、水性エッチングプロセスを利用する湿式エッチングプロセスである。シード層エッチングプロセスには、任意の適切な湿式エッチャント又は湿式エッチャントの組み合わせが使用されうる。
［００１２３］工程１１２０におけるシード層エッチングプロセスが完了すると、１つ又は複数の追加の再分配層１２６０が、上述のシーケンスを利用して、中間コアアセンブリ６０２上に形成され、上記のように処理されうる。例えば、１つ又は複数の追加の再分配層１２６０は、第１の再分配層１２６０及び／又は主要面１００７などの中間コアアセンブリ６０２の反対側の表面の上に形成されうる。１つの実施形態では、１つ又は複数の追加の再分配層１２６０は、第１の再分配層１２６０及び／又は絶縁層６１８の材料とは異なる、流動性ビルドアップ材料などのポリマーベースの誘電体材料から形成されうる。例えば、いくつかの実施形態では、絶縁層６１８が、セラミック繊維で充填されたエポキシで形成される一方で、第１及び／又は任意の追加の再分配層１２６０は、ポリイミド、ＢＣＢ、及び／又はＰＢＯで形成される。代替的には、工程１１２２及び図１２Ｋにおいて、所望の数の再分配層１２６０が形成された後に、１つ又は複数の完成した半導体コアアセンブリ１２７０が、中間コアアセンブリ６０２から個片化されうる。
［００１２４］工程１１２０で形成される完成した半導体コアアセンブリ１２７０は、任意の適切な積層パッケージアセンブリ、ＰＣＢアセンブリ、ＰＣＢスペーサアセンブリ、チップキャリアアセンブリ、中間キャリアアセンブリなどで利用されうる。図１３Ａに示される１つの例示的な実施形態では、単一の半導体コアアセンブリ１２７０は、チップキャリアアセンブリ１３００内のチップ１３６０のキャリアとして利用される。チップ１３６０は、メモリチップ、マイクロプロセッサ、複雑なシステムオンチップ（ＳｏＣ）、又は標準チップを含む、任意の適切なタイプのチップでありうる。適切なタイプのメモリチップは、ＤＲＡＭチップ又はＮＡＮＤフラッシュチップを含む。いくつかの更なる例では、チップ１３６０は、デジタルチップ、アナログチップ、又は混合チップである。チップ１３６０は、半導体コアアセンブリ１２７０の主要面１００５、１００７のうちの１つに隣接して配置される。いくつかの実施形態では、２つ以上のチップ１３６０が、単一の主要面１００５、１００７に隣接して配置されうる。別の実施形態では、ＰＣＢ又はパッケージ基板の１つ又は複数の構成要素など、１つ又は追加のデバイス及び／又は構造をチップ１３６０に隣接して配置してもよい。例えば、コンデンサ、抵抗器、インダクタなどのような、１つ又は複数の受動器（ｐａｓｓｉｖｅ）をチップ１３６０に隣接して配置してもよい。別の例では、１つ又は複数のコネクタをチップ１３６０に隣接して配置してもよい。
［００１２５］チップ１３６０は、その活性面１３５２上に形成された１つ又は複数の接点１３４８を含む。図示されるように、接点１３４８は、活性面１３５２と主要面１００５との間に配置されたより多くのはんだバンプ１３４６のうちの１つによって、半導体コアアセンブリ１２７０の１つ又は複数の再分配接続１２４４に導電的に結合される。いくつかの実施態様において、接点１３４８は、１つ又は複数のはんだバンプ１３４６によって、１つ又は複数の相互接続１０４４に導電的に結合されうる。１つの実施形態では、接点１３４８及び／又ははんだバンプ１３４６は、相互接続１０４４及び再分配接続１２４４の材料と実質的に類似する材料で形成される。例えば、接点１３４８及びはんだバンプ１３４６は、銅、タングステン、アルミニウム、銀、金、又は任意の他の適切な材料又はこれらの組合せなどの導電性材料から形成されうる。
［００１２６］１つの実施形態では、はんだバンプ１３４６は、Ｃ４はんだバンプを含む。１つの実施形態では、はんだバンプ１３４６は、Ｃ２（はんだキャップを有するＣｕピラー）はんだバンプを含む。Ｃ２はんだバンプを利用することにより、より小さなピッチ長さ、及びチップキャリアアセンブリ１３００のための改良された熱的及び／又は電気的特性が可能になりうる。はんだバンプ１３４６は、電気化学的堆積（ＥＣＤ）及び電気メッキを含むがこれに限定されない任意の適切なウエハバンピングプロセスによって形成されうる。
［００１２７］図１３Ｂに示される別の例示的な実施形態では、半導体コアアセンブリ１２７０は、ＰＣＢアセンブリ１３０２内で利用される。従って、半導体コアアセンブリ１２７０は、パッケージアセンブリ１３１０を支持する（例えば、運ぶ）ためのＰＣＢ構造として機能するように構成される。パッケージアセンブリ１３１０は、構造及び材料において、半導体コアアセンブリ１２７０と実質的に類似しうるが、絶縁層６１８によって実質的に取り囲まれるコア構造４０２内に形成される空洞１３２０内に配置された埋め込みダイ１３２６を含む。埋め込みダイ１３２６は、その上に形成され、パッケージアセンブリ１３１０の相互接続１３４２及び／又は再分配接続１３４４と結合された１つ又は複数の接点１３３０を有する活性面１３２８を更に含みうる。図１３Ａのチップキャリアアセンブリ１３００と同様に、パッケージアセンブリ１３１０の接点１３３０及び／又は相互接続１３４２及び／又は再分配接続１３４４は、活性面１３２８と主要面１００５との間に配置されたより多くのはんだバンプ１３４６の１つによって、半導体コアアセンブリ１２７０の１つ又は複数の再分配接続１２４４に導電的に結合される。いくつかの実施態様において、接点１３３０は、１つ又は複数のはんだバンプ１３４６によって、１つ又は複数の相互接続１０４４に導電的に結合されうる。
［００１２８］図１３Ｃは、ＰＣＢアセンブリ１３０４内のＰＣＢスペーサ構造として半導体コアアセンブリ１２７０を利用する、更に別の例示的な実施形態を示す。図示されたように、半導体コアアセンブリ１２７０は、２つのＰＣＢ１３６２ａ、１３６２ｂの間に配置され、導電的に結合さている間は、第１のＰＣＢ１３６２ａと第２のＰＣＢ１３６２ｂとの間に物理的な空間が残るように、第２のＰＣＢ１３６２ａに対して第１のＰＣＢ１３６２ａを位置付けるように構成されている。したがって、ＰＣＢ１３６２ａ、１３６２ｂは、それぞれ、主要面１３６４ａ、１３６４ｂ上に形成される１つ又は複数の導電性パッド１３６８を含む。１つ又は複数の導電パッド１３６８は、１つ又は複数のはんだバンプ１３４６を介して半導体コアアセンブリ１２７０の再分配接続１２４４及び／又は相互接続１０４４に導電的に結合される。接点１３３０、１３４８と同様に、導電性パッド１３６８は、はんだバンプ１３４６、相互接続１０４４、及び再分配接続１２４４の材料と実質的に類似の材料で作られ、導電性を可能にする。例えば、導電性パッド１３６８は、銅、タングステン、アルミニウム、銀、金、又は任意の他の適切な材料若しくはこれらの組み合わせなどの導電性材料から形成されうる。
［００１２９］図１４Ａ－１４Ｃは、１つ又は複数の受動器品又はデバイスを内部に統合する半導体コアアセンブリ１２７０の構成を示す。図１４Ａに示されるように、特定の実施形態では、半導体コアアセンブリ１２７０は、コア構造４０２内のポケット１４２０内に統合された１つ又は複数のコンデンサ１４１０ａ及び／又は１４１０ｂを含み、半導体コアアセンブリ１２７０にわたってより安定した電力送達ができるようになる。したがって、特定の実施形態では、コンデンサ１４１０ａ、１４１０ｂは、分離されたコンデンサとして機能しうる。特定の実施形態では、コンデンサ１４１０ａ、１４１０ｂは、トレンチコンデンサ又は平面コンデンサである。コンデンサ１４１０ａ、１４１０ｂは、セラミック又はシリコンを含むがこれらに限定されない任意の適切な誘電体材料から形成される。特定の実施形態では、コンデンサ１４１０ａ、１４１０ｂは、個片化されたシリコンウエハから形成され、これは、シリコンウエハを所望の厚さに研磨する際に個々のコンデンサに個片化されうる。そのような実施形態では、シリコンウエハは、個片化される前にコア構造４０２と実質的に類似する厚さに研磨されうる。
［００１３０］概して、コンデンサ１４１０ａ、１４１０ｂは、約７５０μｍと約１７５ｍｍとの間（約１ｍｍと約１．５ｍｍとの間など）の横方向寸法を有する。更に、コンデンサ１４１０ａ、１４１０ｂは、約１５００μｍ未満など、約７８０μｍ未満など、約３００μｍ又は約２００μｍ未満など、実質的にコア構造４０２の厚さ以下の厚さを有する。例えば、コンデンサ１４１０ａ、１４１０ｂは、約１５０μｍ又は約１２０μｍ未満の厚さを有しうる。特定の実施形態では、半導体コアアセンブリ１２７０内に統合されるコンデンサは、コンデンサ１４１０ａなどのコア構造４０２の厚さと実質的に類似する厚さを有するスタンドアロンデバイスである。特定の実施形態では、コンデンサは、薄い基板１４０２に結合され、よって、コンデンサ１４１０ｂなどのコア構造４０２の厚さ未満の厚さを有するスタンドオフデバイスである。コンデンサ１４１０ｂは、半導体コアアセンブリ１２７０内に統合される前に、接着剤１４０４で基板１４０２に接着されうる。例えば、複数のコンデンサ１４１０をバルク基板１４０２上に接着させ、次いで、半導体コアアセンブリ１２７０と統合するための所望の寸法を有するスタンドオフデバイスにダイスカットすることができる。
［００１３１］コンデンサ１４１０ａ、１４１０ｂは、上述の方法を利用して、半導体コアアセンブリ１２７０内に統合されうる。概して、ポケット１４２０は、方法３００の工程３２０において、コアビア４０３とともにコア構造４０２内にパターニングされる。特定の実施形態では、ポケット１４２０は、その中に埋め込まれるコンデンサ１４１０ａ又は１４１０ｂの横方向寸法よりも、約１０μｍと約２５０μｍとの間ほど大きい（例えば、約２０μｍと約１５０μｍとの間、又は約３０μｍと約１００μｍとの間ほど大きい）（例えば、より長い）横方向寸法を有する。例えば、ポケット１４２０の横方向寸法は、コンデンサ１４１０ａ及び／又は１４１０ｂの表面とポケット１４２０の側壁との間に５０μｍの間隙を可能にするようにサイズ決定される。次いで、方法５００を利用する１つの実施形態では、コンデンサ１４１０ａ及び／又は１４１０ｂは、工程５０４の実行後にポケット１４２０内に載置され、そこで、パターニングされたコア構造４０２が、第１の絶縁膜６１６ａに付着するが、工程５０６の前に、第１の保護膜６６０が、コア構造４０２の上に載置される。代替的には、方法７００を利用する別の実施形態では、コンデンサ１４１０ａ及び／又は１４１０ｂは、工程７１０において第１の絶縁膜６１６ａ上にパターニングされたコア構造４０２を付着させた後であるが、工程７２０において第２の絶縁膜６１６ｂをコア基板４０２に付着させる前に、ポケット１４２０内に載置される。いずれの実施形態においても、コンデンサ１４１０ａ、１４１０ｂは、絶縁膜６１６ａ及び６１６ｂの両方の積層体上に形成される絶縁層６１８によって、ポケット１４２０内に埋め込まれるようになる。
［００１３２］その後、工程５１８及び７５０を参照して説明したように、コンデンサ１４１０ａ、１４１０ｂの接点の真上又は真下の絶縁層６１８を通して、アセンブリ貫通ビア６１３及び／又は再分配ビア１２５３が穿孔され、接点を露出させる。次いで、アセンブリ貫通ビア６１３及び／又は再分配ビア１２５３が金属化され、半導体コアアセンブリ１２７０と積層された他のデバイス（例えば、電源及び接地）へのコンデンサ１４１０ａ、１４１０ｂの電気的結合を可能にしうる。例えば、１つ又は複数の相互接続１０４４及び／又は再分配接続１２４４は、方法９００及び／又は１１００に従って形成されうる。
［００１３３］図１４Ｂ及び図１４Ｃは、１つ又は複数のインダクタ１４５０ａ及び／又は１４５０ｂが統合された半導体コアアセンブリ１２７０の例示的な構成を示す。図１４Ｂは、半導体コアアセンブリ１２７０の断面図であり、一方、図１４Ｃは、その上面図である。図示されるように、相互接続１０４４及び再分配接続１２４４は、コイル状の配置で電気的に接続され、ここで、再分配接続１２４４は、非直線的パターンで金属化されるか、又は非隣接相互接続１０４４を接続するかのどちらかである。従って、このコイル状の配置は、インダクタ１４５０ａ、１４５０ｂを構成するが、これらは、半導体コアアッセンブリ１２７０の表面上に配置されるのではなく、その中に埋め込まれており、したがって、半導体コアアッセンブリ１２７０上の他の構成要素又はデバイスを積み上げるための表面積を節約する。加えて、半導体コアアセンブリ１２７０の電気的接続をコイル状の形状に形成することにより、インダクターデバイスを組み込むための追加のリソース又は工程を利用せずに、全体的にそのプロファイルを低減することができる。
［００１３４］特定の実施形態では、半導体コアアセンブリ１２７０に統合されたインダクタは、磁気コア（例えば、インダクタ１４５０ａ）を利用せずに、コア構造４０２及び絶縁層６１８の周囲に形成された相互接続１０４４及び再分配接続１２４４のコイル状の配置を含む。特定の他の実施形態では、インダクタは、コア構造４０２のポケット１４２０内に埋め込まれ、相互接続１０４４及び再分配接続１２４４（例えば、インダクタ１４５０ｂ）のコイル状の配置によって囲まれた磁気コア１４６０を更に含む。磁気コア１４６０は、フェライトベースの材料又は金属ポリマー複合材料から形成され、概して、金属粒子が分散されたポリマーマトリックスを含む。
［００１３５］図１４Ａのコンデンサと同様に、インダクタ１４５０ａ、１４５０ｂは、上述の方法を利用して、半導体コアアセンブリ１２７０内に統合されうる。例えば、磁気コア１４６０は、方法５００及び７００を参照して説明されるように、コア構造４０２のパターニングされたポケット１４２０内に載置され、その後、１つ又は複数の絶縁膜（例えば、絶縁膜６１６ａ、６１６ｂ）の積層体上に埋め込まれてもよい。更に、ビア４０３、アセンブリ貫通ビア６１３、及び再分配ビア１２５３の穿孔、ならびに相互接続１０４４及び再分配接続１２４４のメタライゼーション（例えば、レジスト１２５０のパターニングを含む）は、相互接続１０４４及び再分配接続１２４４のコイル状の配置を半導体コアアセンブリ１２７０内に作り出すような方法で実施されうる。
［００１３６］図１５Ａ－１５Ｄは、更なるタイプの受動デバイスを統合する半導体コアアセンブリ１２７０の更なる構成を示す。図１５Ａ－１５Ｂに示されるように、半導体コアアセンブリ１２７０は、その上の様々な位置に統合された熱交換器１５１０ａ－ｃを含む。ヒートシンクなどの熱交換器１５１０ａ－ｃの統合は、シリコンコア構造４０２によって伝導される熱を伝達することによって、半導体コアアセンブリ１２７０の放熱及び熱特性を改善する。この構成は、熱交換器の追加がほとんど価値がないであろう、低い熱伝導率を有するガラス強化エポキシ積層体から形成される従来のＰＣＢの構成よりも特に有益である。適切なタイプの熱交換器１５１０ａ－ｃは、ピンヒートシンク、直線ヒートシンク、フレア型ヒートシンクなどを含み、これらは、アルミニウム又は銅などの任意の適切な材料から形成されうる。特定の実施形態では、熱交換器１５１０ａ－ｃは、押出アルミニウムで形成される。
［００１３７］概して、熱交換器１５１０ａ－ｃは、半導体コアアセンブリ１２７０の片側又は両側に追加されうる。特定の実施形態では、各熱交換器１５１０ａ－ｃは、熱交換器１５１０ａで示されるように、絶縁層６１８がその間に配置されずに、コア構造４０２の真上又は真下に載置される。この構成を達成するために、完成した半導体コアアセンブリ１２７０の絶縁層６１８の所望の領域にレーザアブレーションを行ってポケットを形成し、その後、熱交換器１５１０ａがコア構造４０２上に搭載されうる。例えば、熱交換器１５１０ａの横方向寸法に対応する横方向寸法を有する絶縁層６１８の領域は、絶縁層６１８の誘電体材料のみを切断し（ａｂｌａｔｅ）、コア構造４０２をそのまま残すように構成されるＣＯ２、ＵＶ、又はＩＲレーザによって除去されうる。次いで、熱交換器１５１０ａは、開口部内に載置され、任意の適切な搭載方法を介して、酸化物層又は金属クラッディング層を含みうるコア構造４０２上に搭載されうる。特定の実施形態では、界面層１５２０は、熱交換器１５１０ａとコア構造４０２との間に形成される。例えば、界面層１５２０は、熱接着剤又はポッティング化合物などの熱界面材料（ＴＩＭ）から形成されうる。特定の実施形態では、界面層１５２０は、絶縁層６１８のものと実質的に類似した流動性誘電体材料の薄層である。
［００１３８］特定の実施形態では、熱交換器１５１０ａ－ｃは、熱交換器１５１０ｂで示されるように、半導体コアアセンブリ１２７０の絶縁層６１８の上に直接載置される。このような例では、絶縁層６１８のレーザアブレーションは必要とされない。コア基板４０２と熱交換器１５１０ｂとの間の熱伝達を最適化するために、半導体コアアセンブリ１２７０は、コア構造４０２と熱交換器１５１０ｂとを熱的に結合する１つ又は複数の熱結合部１５４４を含みうる。相互接続１０４４及び再分配接続１２４４とは異なり、熱結合部１５４４は、電気的機能を有しておらず、熱交換器１５１０ｂへの熱伝導性のための経路のみを提供する。特定の実施形態では、熱結合部１５４４は、上述のアセンブリ貫通ビア６１３及び再分配ビア１２５３と実質的に類似のビア内に形成される。概して、熱結合部１５４４は、銅、アルミニウム、金、ニッケル、銀、パラジウム、錫などの金属材料で形成される。
［００１３９］特定の実施形態では、熱交換器１５１０ａ－ｃは、半導体コアアセンブリ１２７０と積み重ねられた能動デバイス及び素子に隣接して載置される。概して、熱交換器１５１０ａ－ｃは、半導体コアアッセンブリ１２７０に取り付けられた能動デバイス又は素子に対して任意の構成で配置されうる。図１５Ａ－１５Ｂでは、熱交換器１５１０ｃは、能動デバイス１５５０及び１５６０上に載置され、熱交換器１５１０ｂは、能動デバイス１５５０、１５６０の側面（例えば、それらに対して横方向に配置される）に図示されている。能動デバイス１５５０、１５６０の上及び横方向に熱交換器を載置すると、能動デバイスから離れる方向に熱伝導性が増加する。特定の実施形態では、追加の熱交換器が、熱交換器１５１０ａで描かれているような、任意の能動デバイス又は素子の反対側の半導体コアアセンブリ１２７０の側面に配置されうる。特定の実施形態では、熱結合部１５４４はまた、能動デバイス１５５０、１５６０をコア構造４０２に熱的に結合し、能動デバイスからコアへの熱伝導を補助するために、コア構造４０２と能動デバイス１５５０、１５６０との間に形成されうる。
［００１４０］図１５Ｂに示されるように、熱交換器１５１０ａ－ｃは、対流に追加の流体流を提供することによって、熱放散を補助する１つ又は複数のファン１５７０に更に結合されうる。熱交換器１５１０ａ－ｃに直接装着されるように描かれているが、ファン１５７０は、最適な流体流及び熱調節のために、半導体コアアセンブリ１２７０に沿った任意の適切な位置に取り付けられ、配向されうる。半導体コアアセンブリ１２７０が、ＰＣＢ１３６２ａ、１３６２ｂなどの他のパッケージ構造とともに積み重ねられる実施例では、空洞１５８０は、１つ又は複数のファン１５７０の載置を可能にし、及び／又はそこからの熱放散を促進するために、熱交換器１５１０ａ－ｃの真上又は真下の付加構造内に形成されうる。
［００１４１］上記の熱交換器の代わりに又はそれに加えて、半導体コアアセンブリ１２７０はまた、熱放散及び熱変調を改善するために、その上の様々な位置に一体化された１つ又は複数の熱パイプ又はヘッドスプレッダ１５９０を有してもよい。図１５Ｃ－１５Ｄは、半導体コアアセンブリ１２７０上の例示的な熱スプレッダ１５９０及び熱スプレッダ１５９０の例示的な配置を示す。上述の熱交換器と同様に、熱スプレッダ１５９０は、シリコンコア構造４０２によって伝導される熱を伝達する。しかしながら、熱スプレッダ１５９０は、そのプレナム１５９３内に含まれる液体の相転移を利用して、それを行う。例えば、図１５Ｃに示されるように、熱スプレッダ１５９０は、そこから熱を吸収することによって、含有される液体が蒸気１５９４に変わる熱インターフェース又は蒸発器１５９１を含む。特定の実施形態では、液体は、プレナム１５９３内に配置されたウィック１５９２を介して蒸発器１５９１と接触させられる。気化すると、蒸気１５９４は、熱スプレッダ１５９０内を低温表面又はコンデンサ１５９６まで移動し、そのとき、蒸気１５８４は凝縮して液体凝縮１５９５になり、潜熱を放出し、その潜熱を拡散する。次いで、液体凝縮１５９５は、毛管作用（参照番号１５９７として示される）によって、ウィック１５９２を通って蒸発器１５９１に戻され、このサイクルは、更なる熱伝達のために繰り返されうる。この原理により、半導体コアアセンブリ１２７０のコア構造４０２から離れ、例えば、他の熱放散デバイスに向かって熱を効率的に横方向に伝達できるようになる。
［００１４２］上述の熱交換器と同様に、熱スプレッダ１５９０は、絶縁層６１８がその間に配置されることなく、コア構造４０２の真上又は真下に載置されうる。図１５Ｄに示されるように、特定の実施形態では、熱スプレッダ１５９０は、コア構造４０２と熱交換器１５１０ｃなどの熱交換器との間に直接配置され、それらの間で熱を伝達する。特定の実施形態では、熱スプレッダ１５９０は、１つ又は複数の熱結合部１５４４が熱スプレッダ１５９０をコア構造４０２に熱的に結合することで、絶縁層６１８の上に直接載置される。概して、熱スプレッダ１５９０は、熱スプレッダ１５９０の「高温側」又は蒸発器含有側がコア構造４０２の最も近くに配置されるように配向され、一方、「低温側」又はコンデンサ含有側は、図１５Ｄの熱交換器１５１０ｃに隣接するなど、コア構造４０２から離れて配置される。いくつかの例では、熱スプレッダ１５９０はまた、熱スプレッダ１５９０に近接して配置された１つ又は複数のファン１５７０、及び／又は空気対流を通した追加の熱放散のための他の熱放散デバイスと組み合わせて利用されうる。
［００１４３］図１６は、上述の半導体コアアセンブリ１２７０の例示的な配置１６００を示し、ここで、半導体コアアセンブリ１２７０は、能動層１６５２及び１６６２をそれぞれ有する２つの能動デバイス１６５０及び１６６０をブリッジするための、相互接続１０４４及び再分配接続１２４４の可変密度を容易にする。図示されるように、半導体コアアセンブリ１２７０は、コア構造４０２のポケット１４２０内に埋め込まれ、かつ、その中を通って能動デバイス１６５０及び１６６０がそのブリッジ再分配層１６２０を介して部分的に相互接続されるブリッジ１６１０を含む。ブリッジ１６１０は、能動層１６５２、１６６２の隣接する端部の下方に配置され、それらの端部又はその近傍に配置される能動デバイス接続の高密度かつ短距離の相互接続を提供し、したがって、局所的高密度相互接続を可能にする。しかしながら、能動層１６５２、１６６２の遠位端に配置される能動デバイスの接続は、半導体コアアセンブリ１２７０の絶縁層６１８を通して、相互接続１０４４及び再分配接続１２４４によって形成される、より低い密度であるがより高範囲の信号経路を介して相互接続され、高密度短距離相互接続と比較してクロストークが低減している可能性がある。
［００１４４］概して、ブリッジ１６１０は、実質的にコア構造４０２の厚さ以下の厚さを有するシリコン含有ベース１６３０を含む。例えば、ベース１６３０は、約８０μｍと約７７５μｍとの間（約１００μｍと約４００μｍとの間、又は約１１０μｍと約３００μｍとの間など）の厚さを有する。特定の実施形態では、ベース１６３０は、二酸化ケイ素を含む高密度ファンアウト基板などの高密度基板であり、再分配層１６２０は、バックエンドオブライン（ＢＥＯＬ）再分配層である。特定の実施形態では、ベース１６３０は、高密度シリコンインターポーザであり、再分配層１６２０は、デュアルダマシンＢＥＯＬ再分配層である。ベース１６３０は、約１μｍまでの厚さを有する再分配層１６２０を支持する。特定の実施形態では、ベース１６３０は、約０．３μｍと約２μｍとの間（約０．５μｍと約１．５μｍとの間など）の範囲の接続ピッチを支持する。ブリッジ１６１０の相対的に低いピッチを十分に利用するために、能動デバイス１６５０、１６６０は、約２０μｍと約１５０μｍとの間、又は約３０μｍと約８０μｍとの間の幅又は直径を有するマイクロバンプ１６４６を介して半導体コアアセンブリ１２７０にはんだ付けされ、したがって、それらの間のより高密度の相互接続が可能になりうる。マイクロバンプ１６４６は、銅、タングステン、アルミニウム、銀、金、又は任意の他の適切な材料若しくはこれらの組み合わせなど、相互接続１０４４、再分配接続１２４４、又ははんだバンプ１３４６の材料と実質的に類似の材料から形成される。図１４Ａ－１４Ｃの受動デバイスと同様に、ブリッジ１６１０は、上述の方法のいずれかを利用して、半導体コアアセンブリ１２７０内に統合されうる。例えば、既にその上に形成された再分配層１６２０を有するブリッジ１６１０は、方法５００及び７００に従って、コア構造４０２のパターニングされたポケット１４２０内に載置され、その後、１つ又は複数の絶縁膜（例えば、絶縁膜６１６ａ、６１６ｂ）の積層体上に埋め込まれてもよい。更に、アセンブリ貫通ビア６１３は、再分配層１６２０の接点の真上の絶縁層６１８を貫通して穿孔され、その後、相互接続１０４４及び１２４４を形成するようにメタライズされ、したがって、ブリッジ１６１０と能動デバイス１６５０及び１６６０との続く接続が可能になりうる。
［００１４５］上に示された実施形態における半導体コアアセンブリ１２７０の利用は、従来のパッケージ、ＰＣＢ、ＰＣＢスペーサ、及びチップキャリア構造に対する複数の利点を提供する。そのような利益は、薄型フォームファクタと高いチップ又はダイ対パッケージの体積比を含み、これにより、より大きなＩ／Ｏスケーリングが、人工知能（ＡＩ）と高性能コンピューティング（ＨＰＣ）の増え続ける帯域幅と電力効率の要求を満たすことができるようにする。構造化シリコンフレームの利用は、３次元集積回路（３Ｄ ＩＣ）アーキテクチャの改善された電気性能、熱管理、及び信頼性のために最適な材料剛性及び熱伝導率を提供する。更に、本明細書に記載されるアセンブリ貫通ビア及びビア－イン－ビア構造（ｖｉａ－ｉｎ－ｖｉａ ｓｔｒｕｃｔｕｒｅ）のための製造方法は、従来のＴＳＶ技術と比較して、比較的低い製造コストで３Ｄ統合のための高い性能及び柔軟性を提供する。
［００１４６］上述の方法を利用することによって、ガラス及び／又はシリコンコア構造上に高アスペクト比のフィーチャが形成され、したがって、より薄くより狭い回路ボード、チップキャリア、集積回路パッケージなどの経済的な形成が可能になる。上述の方法を利用して製造された半導体コアアセンブリは、高いＩ／Ｏ密度及び改善された帯域幅及び電力の利点だけでなく、軽量／慣性の減少に起因する低い応力でのより大きな信頼性及び柔軟なはんだボールの分配を可能にするアセンブリアーキテクチャの利点も提供する。上述の方法の更なる利点は、両面メタライゼーション能力を有する経済的な製造及び高い生産歩留まりを含む。加えて、シリコンコアの利用により、コアアセンブリと接続された任意のチップとの間の熱膨張係数（ＣＴＥ）の不整合を低減又は排除し、はんだ付けピッチをより小さくし、デバイス密度を増加させることができるようになる。
［００１４７］上記は本開示の実施形態を対象としているが、本開示の他の実施形態及び更なる実施形態が、その基本的な範囲から逸脱することなく考案されてもよく、その範囲は以下の特許請求の範囲によって決定される。

Claims (20)

  1. 第２の側の反対側にある第１の側と、
    １５００μｍ未満の厚さと、
    前記第１の側及び前記第２の側に形成された金属クラッディング層と、
    貫通するように形成され、かつ前記第１の側及び前記第２の側で露出された表面を有する１つ又は複数の導電性相互接続と
    を含むシリコンコア構造と、
    前記第１の側に形成された第１の再分配層と、
    前記第２の側に形成された第２の再分配層であって、前記第１の再分配層及び前記第２の再分配層が各々、その上に形成された１つ又は複数の導電性接点を有する、第２の再分配層と
    を含む、半導体デバイスアセンブリ。
  2. 前記金属クラッディング層がニッケルを含む、請求項１に記載の半導体デバイスアセンブリ。
  3. 前記金属クラッディング層が、前記シリコンコアの実質的に全ての露出表面上に約１００ｎｍと約５μｍとの間の厚さを有する、請求項１に記載の半導体デバイスアセンブリ。
  4. 前記金属クラッディング層が、前記シリコンコア構造を通って形成された前記１つ又は複数の導電性相互接続を周方向に取り囲む、請求項１に記載の半導体デバイスアセンブリ。
  5. 前記金属クラッディング層が、前記第１の再分配層及び前記第２の再分配層を通して配置された１つ又は複数の導電性クラッディング接続によって接地に導電的に結合される、請求項４に記載の半導体デバイスアセンブリ。
  6. 前記金属クラッディング層が、前記第１の再分配層及び前記第２の再分配層を通して配置された１つ又は複数の導電性クラッディング接続によって、基準電圧に導電的に結合される、請求項４に記載の半導体デバイスアセンブリ。
  7. 前記第１の側及び前記第２の側に形成された誘電体層であって、流動性エポキシ樹脂材料を含む誘電体層
    を更に含む、請求項１に記載の半導体デバイスアセンブリ。
  8. 前記エポキシ樹脂材料が、約８０ｎｍと約１μｍとの間のサイズ範囲のシリカ粒子を含む、請求項７に記載の半導体デバイスアセンブリ。
  9. 前記誘電体層が、約５μｍと約５０μｍとの間の厚さを有する、請求項８に記載の半導体デバイスアセンブリ。
  10. 貫通するように配置された１つ又は複数のアセンブリ貫通ビアであって、各々が内部に形成された銅相互接続を有する、１つ又は複数のアセンブリ貫通ビア
    を更に含む、請求項７に記載の半導体デバイスアセンブリ。
  11. 前記１つ又は複数のアセンブリ貫通ビアの各々が、前記誘電体層によって周方向に画定される、請求項１０に記載の半導体デバイスアセンブリ。
  12. １５００μｍ未満の厚さを有するシリコンコア構造と、
    前記シリコンコア構造の少なくとも２つの表面上に形成された金属又は酸化物層と、
    前記金属又は酸化物層上に形成された誘電体層であって、シリカ粒子がその中に配置されたエポキシ樹脂を含む、誘電体層と
    を含む、半導体デバイスアセンブリ。
  13. 貫通するように配置され、かつ銅で充填されたビアの１つ又は複数のアレイであって、前記１つ又は複数のアレイの前記ビアの各々が、約５００μｍ未満の直径を有する、ビアの１つ又は複数のアレイ
    を更に含む、請求項１２に記載の半導体デバイスアセンブリ。
  14. 前記１つ又は複数のアレイの各ビアが、前記誘電体層によって周方向に画定される、請求項１３に記載の半導体デバイスアセンブリ。
  15. 前記１つ又は複数のビアを周方向に画定する前記誘電体層が、前記金属又は酸化物層によって周方向に取り囲まれる、請求項１４に記載の半導体デバイスアセンブリ。
  16. 前記誘電体層上に形成され、かつ１つ又は複数の再分配接続を有する再分配層を更に含み、前記再分配接続及び前記銅充填ビアが誘導コイルを形成する、請求項１３に記載の半導体デバイスアセンブリ。
  17. 前記シリコンコア構造が、内部に形成された１つ又は複数のポケットを更に含み、前記１つ又は複数のポケットのうちの少なくとも１つが、内部にシリコンコンデンサを含む、請求項１２に記載の半導体デバイスアセンブリ。
  18. 前記金属又は酸化物層に結合された熱交換器
    を更に含む、請求項１２に記載の半導体デバイスアセンブリ。
  19. 前記誘電体層の上に配置された熱交換器
    を更に含む、請求項１２に記載の半導体デバイスアセンブリ。
  20. 第２の側の反対側にある第１の側、及び１５００μｍ未満の厚さを有するシリコンコア構造と、
    前記第１の側及び前記第２の側に形成されたニッケルクラッディング層と、
    前記ニッケルクラッディング層を囲む誘電体層であって、エポキシ樹脂を含む誘電体層と、
    前記シリコンコア構造を通して配置され、かつ導電性材料で充填されるビアのアレイであって、前記ビアのアレイの各ビアが前記誘電体層によって画定される、ビアのアレイと、
    前記誘電体層の上に形成された再分配層と
    を含み、前記再分配層が、
    前記誘電体層の上に形成された接着層であって、モリブデンを含む接着層と、
    前記接着層の上に形成された銅シード層と、
    前記銅シード層の上に形成された銅層と
    を含む、半導体デバイスアセンブリ。
JP2022529569A 2019-11-27 2020-10-28 パッケージコアアセンブリ及び製造方法 Active JP7454668B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US16/698,680 US11862546B2 (en) 2019-11-27 2019-11-27 Package core assembly and fabrication methods
US16/698,680 2019-11-27
US16/886,704 US20210159160A1 (en) 2019-11-27 2020-05-28 Package core assembly and fabrication methods
US16/886,704 2020-05-28
PCT/US2020/057788 WO2021108065A1 (en) 2019-11-27 2020-10-28 Package core assembly and fabrication methods

Publications (2)

Publication Number Publication Date
JP2023503580A true JP2023503580A (ja) 2023-01-31
JP7454668B2 JP7454668B2 (ja) 2024-03-22

Family

ID=74682961

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2022529569A Active JP7454668B2 (ja) 2019-11-27 2020-10-28 パッケージコアアセンブリ及び製造方法
JP2022529566A Pending JP2023503579A (ja) 2019-11-27 2020-10-28 パッケージコアアセンブリ及び製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022529566A Pending JP2023503579A (ja) 2019-11-27 2020-10-28 パッケージコアアセンブリ及び製造方法

Country Status (6)

Country Link
US (5) US11862546B2 (ja)
JP (2) JP7454668B2 (ja)
KR (4) KR20240032172A (ja)
CN (2) CN114787989A (ja)
TW (2) TWI819252B (ja)
WO (2) WO2021108064A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11637057B2 (en) * 2019-01-07 2023-04-25 Qualcomm Incorporated Uniform via pad structure having covered traces between partially covered pads
CN109994438B (zh) * 2019-03-29 2021-04-02 上海中航光电子有限公司 芯片封装结构及其封装方法
US11315890B2 (en) 2020-08-11 2022-04-26 Applied Materials, Inc. Methods of forming microvias with reduced diameter
US11749629B2 (en) * 2020-12-10 2023-09-05 Advanced Micro Devices, Inc. High-speed die connections using a conductive insert
KR20220160967A (ko) * 2021-05-28 2022-12-06 (주)티에스이 이종 재질의 다층 회로기판 및 그 제조 방법
WO2022251986A1 (zh) * 2021-05-29 2022-12-08 华为技术有限公司 芯片封装结构、其制备方法及终端设备
US20230070053A1 (en) * 2021-09-09 2023-03-09 Applied Materials, Inc. Stiffener frame for semiconductor device packages
WO2023086202A1 (en) * 2021-11-11 2023-05-19 Applied Materials, Inc. Semiconductor device packages
JP2023089544A (ja) * 2021-12-16 2023-06-28 キオクシア株式会社 半導体装置
US20240006379A1 (en) * 2022-06-30 2024-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor stack structure and manufacturing method thereof
WO2024092074A1 (en) * 2022-10-26 2024-05-02 Samtec, Inc. Interconnect module for high-speed data transmission

Family Cites Families (318)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3384203A (en) 1966-01-13 1968-05-21 Dayton Steel Foundry Co Disk brakes
US4073610A (en) 1976-02-05 1978-02-14 Cox Bernard K Apparatus for producing a foldable plastic strip
US4751349A (en) 1986-10-16 1988-06-14 International Business Machines Corporation Zirconium as an adhesion material in a multi-layer metallic structure
JPH0494592A (ja) 1990-08-10 1992-03-26 Cmk Corp プリント配線板におけるスルーホールに対する充填材の充填方法
US5126016A (en) 1991-02-01 1992-06-30 International Business Machines Corporation Circuitization of polymeric circuit boards with galvanic removal of chromium adhesion layers
US5519332A (en) 1991-06-04 1996-05-21 Micron Technology, Inc. Carrier for testing an unpackaged semiconductor die
US5474834A (en) 1992-03-09 1995-12-12 Kyocera Corporation Superconducting circuit sub-assembly having an oxygen shielding barrier layer
JP2819523B2 (ja) 1992-10-09 1998-10-30 インターナショナル・ビジネス・マシーンズ・コーポレイション 印刷配線板及びその製造方法
US5367143A (en) 1992-12-30 1994-11-22 International Business Machines Corporation Apparatus and method for multi-beam drilling
US5353195A (en) 1993-07-09 1994-10-04 General Electric Company Integral power and ground structure for multi-chip modules
US5688716A (en) 1994-07-07 1997-11-18 Tessera, Inc. Fan-out semiconductor chip assembly
US5783870A (en) 1995-03-16 1998-07-21 National Semiconductor Corporation Method for connecting packages of a stacked ball grid array structure
US5670262A (en) 1995-05-09 1997-09-23 The Dow Chemical Company Printing wiring board(s) having polyimidebenzoxazole dielectric layer(s) and the manufacture thereof
US5767480A (en) 1995-07-28 1998-06-16 National Semiconductor Corporation Hole generation and lead forming for integrated circuit lead frames using laser machining
US6631558B2 (en) 1996-06-05 2003-10-14 Laservia Corporation Blind via laser drilling system
AU3301197A (en) 1996-06-05 1998-01-05 Larry W. Burgess Blind via laser drilling system
US7062845B2 (en) 1996-06-05 2006-06-20 Laservia Corporation Conveyorized blind microvia laser drilling system
US5841102A (en) 1996-11-08 1998-11-24 W. L. Gore & Associates, Inc. Multiple pulse space processing to enhance via entrance formation at 355 nm
CN1187800C (zh) 1997-04-03 2005-02-02 株式会社山武 电路板以及检测器及其制造方法
JP3920399B2 (ja) 1997-04-25 2007-05-30 株式会社東芝 マルチチップ半導体装置用チップの位置合わせ方法、およびマルチチップ半導体装置の製造方法・製造装置
US6388202B1 (en) 1997-10-06 2002-05-14 Motorola, Inc. Multi layer printed circuit board
US6038133A (en) 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
GB9811328D0 (en) 1998-05-27 1998-07-22 Exitech Ltd The use of mid-infrared lasers for drilling microvia holes in printed circuit (wiring) boards and other electrical circuit interconnection packages
MY144573A (en) 1998-09-14 2011-10-14 Ibiden Co Ltd Printed circuit board and method for its production
SE513341C2 (sv) 1998-10-06 2000-08-28 Ericsson Telefon Ab L M Arrangemang med tryckta kretskort samt metod för tillverkning därav
US6039889A (en) 1999-01-12 2000-03-21 Fujitsu Limited Process flows for formation of fine structure layer pairs on flexible films
US6117704A (en) 1999-03-31 2000-09-12 Irvine Sensors Corporation Stackable layers containing encapsulated chips
US6599836B1 (en) 1999-04-09 2003-07-29 Micron Technology, Inc. Planarizing solutions, planarizing machines and methods for mechanical or chemical-mechanical planarization of microelectronic-device substrate assemblies
US6212769B1 (en) 1999-06-29 2001-04-10 International Business Machines Corporation Process for manufacturing a printed wiring board
WO2001010177A1 (en) 1999-08-03 2001-02-08 Xsil Technology Limited A circuit singulation system and method
EP2265101B1 (en) 1999-09-02 2012-08-29 Ibiden Co., Ltd. Printed circuit board and method of manufacturing printed circuit board
JP2003511240A (ja) 1999-09-30 2003-03-25 シーメンス アクチエンゲゼルシヤフト 積層体をレーザー穿孔する方法及び装置
US6538210B2 (en) 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
US6384473B1 (en) 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
US6661084B1 (en) 2000-05-16 2003-12-09 Sandia Corporation Single level microelectronic device package with an integral window
US6927176B2 (en) 2000-06-26 2005-08-09 Applied Materials, Inc. Cleaning method and solution for cleaning a wafer in a single wafer process
US6593240B1 (en) 2000-06-28 2003-07-15 Infineon Technologies, North America Corp Two step chemical mechanical polishing process
US20020048715A1 (en) 2000-08-09 2002-04-25 Bret Walczynski Photoresist adhesive and method
US20020020898A1 (en) 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
US6459046B1 (en) 2000-08-28 2002-10-01 Matsushita Electric Industrial Co., Ltd. Printed circuit board and method for producing the same
WO2002027786A1 (fr) 2000-09-25 2002-04-04 Ibiden Co., Ltd. Element semi-conducteur, procede de fabrication d'un element semi-conducteur, carte a circuit imprime multicouche, et procede de fabrication d'une carte a circuit imprime multicouche
US20020070443A1 (en) 2000-12-08 2002-06-13 Xiao-Chun Mu Microelectronic package having an integrated heat sink and build-up layers
US6555906B2 (en) 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
JP4108285B2 (ja) 2000-12-15 2008-06-25 イビデン株式会社 多層プリント配線板の製造方法
US6388207B1 (en) 2000-12-29 2002-05-14 Intel Corporation Electronic assembly with trench structures and methods of manufacture
JP5004378B2 (ja) * 2001-01-10 2012-08-22 イビデン株式会社 多層プリント配線板
TW511415B (en) 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
JP2001244591A (ja) 2001-02-06 2001-09-07 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
US6512182B2 (en) 2001-03-12 2003-01-28 Ngk Spark Plug Co., Ltd. Wiring circuit board and method for producing same
US7160432B2 (en) 2001-03-14 2007-01-09 Applied Materials, Inc. Method and composition for polishing a substrate
ATE323569T1 (de) 2001-03-22 2006-05-15 Xsil Technology Ltd Ein laserbearbeitungssystem und -verfahren
US6465084B1 (en) 2001-04-12 2002-10-15 International Business Machines Corporation Method and structure for producing Z-axis interconnection assembly of printed wiring board elements
US6894399B2 (en) 2001-04-30 2005-05-17 Intel Corporation Microelectronic device having signal distribution functionality on an interfacial layer thereof
US20030059976A1 (en) 2001-09-24 2003-03-27 Nathan Richard J. Integrated package and methods for making same
JP2003188340A (ja) 2001-12-19 2003-07-04 Matsushita Electric Ind Co Ltd 部品内蔵モジュールとその製造方法
JP3998984B2 (ja) 2002-01-18 2007-10-31 富士通株式会社 回路基板及びその製造方法
US6506632B1 (en) 2002-02-15 2003-01-14 Unimicron Technology Corp. Method of forming IC package having downward-facing chip cavity
US7358157B2 (en) 2002-03-27 2008-04-15 Gsi Group Corporation Method and system for high-speed precise laser trimming, scan lens system for use therein and electrical device produced thereby
US7028400B1 (en) 2002-05-01 2006-04-18 Amkor Technology, Inc. Integrated circuit substrate having laser-exposed terminals
JP3871609B2 (ja) 2002-05-27 2007-01-24 松下電器産業株式会社 半導体装置及びその製造方法
JP2003347741A (ja) 2002-05-30 2003-12-05 Taiyo Yuden Co Ltd 複合多層基板およびそれを用いたモジュール
JP3908146B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 半導体装置及び積層型半導体装置
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
WO2004054340A1 (ja) * 2002-12-11 2004-06-24 Dai Nippon Printing Co., Ltd. 多層配線基板およびその製造方法
US7105931B2 (en) 2003-01-07 2006-09-12 Abbas Ismail Attarwala Electronic package and method
US8704359B2 (en) 2003-04-01 2014-04-22 Ge Embedded Electronics Oy Method for manufacturing an electronic module and an electronic module
JP2004311788A (ja) 2003-04-08 2004-11-04 Matsushita Electric Ind Co Ltd シート状モジュールとその製造方法
JP2004335641A (ja) 2003-05-06 2004-11-25 Canon Inc 半導体素子内蔵基板の製造方法
EP1478021B1 (en) 2003-05-15 2008-07-16 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method thereof
US6964897B2 (en) * 2003-06-09 2005-11-15 International Business Machines Corporation SOI trench capacitor cell incorporating a low-leakage floating body array transistor
US20060283716A1 (en) 2003-07-08 2006-12-21 Hooman Hafezi Method of direct plating of copper on a ruthenium alloy
CN1577819A (zh) 2003-07-09 2005-02-09 松下电器产业株式会社 带内置电子部件的电路板及其制造方法
US7271012B2 (en) 2003-07-15 2007-09-18 Control Systemation, Inc. Failure analysis methods and systems
EP1515364B1 (en) 2003-09-15 2016-04-13 Nuvotronics, LLC Device package and methods for the fabrication and testing thereof
US7064069B2 (en) 2003-10-21 2006-06-20 Micron Technology, Inc. Substrate thinning including planarization
JP4081052B2 (ja) 2003-12-05 2008-04-23 三井金属鉱業株式会社 プリント配線基板の製造法
JP4271590B2 (ja) 2004-01-20 2009-06-03 新光電気工業株式会社 半導体装置及びその製造方法
US7309515B2 (en) 2004-02-04 2007-12-18 Industrial Technology Research Institute Method for fabricating an imprint mold structure
TWI256095B (en) 2004-03-11 2006-06-01 Siliconware Precision Industries Co Ltd Wafer level semiconductor package with build-up layer and process for fabricating the same
US20060000814A1 (en) 2004-06-30 2006-01-05 Bo Gu Laser-based method and system for processing targeted surface material and article produced thereby
US8571541B2 (en) 2004-07-15 2013-10-29 Avaya Inc. Proximity-based authorization
DE102004038852B4 (de) 2004-08-10 2006-06-29 Webasto Ag Spritzgießmaschine
KR100858309B1 (ko) 2004-09-01 2008-09-11 스미토모 긴조쿠 고잔 가부시키가이샤 2층 플렉시블 기판 및 그 제조 방법
TWI241007B (en) 2004-09-09 2005-10-01 Phoenix Prec Technology Corp Semiconductor device embedded structure and method for fabricating the same
TW200618705A (en) 2004-09-16 2006-06-01 Tdk Corp Multilayer substrate and manufacturing method thereof
US20060073234A1 (en) 2004-10-06 2006-04-06 Williams Michael E Concrete stamp and method of manufacture
JP4564342B2 (ja) 2004-11-24 2010-10-20 大日本印刷株式会社 多層配線基板およびその製造方法
TWI301660B (en) 2004-11-26 2008-10-01 Phoenix Prec Technology Corp Structure of embedding chip in substrate and method for fabricating the same
TWI245384B (en) 2004-12-10 2005-12-11 Phoenix Prec Technology Corp Package structure with embedded chip and method for fabricating the same
TWI245388B (en) 2005-01-06 2005-12-11 Phoenix Prec Technology Corp Three dimensional package structure of semiconductor chip embedded in substrate and method for fabricating the same
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI260056B (en) 2005-02-01 2006-08-11 Phoenix Prec Technology Corp Module structure having an embedded chip
JP2006216712A (ja) 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
JP2006216713A (ja) 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
TWI283553B (en) 2005-04-21 2007-07-01 Ind Tech Res Inst Thermal enhanced low profile package structure and method for fabricating the same
US7919844B2 (en) 2005-05-26 2011-04-05 Aprolase Development Co., Llc Tier structure with tier frame having a feedthrough structure
US7767493B2 (en) 2005-06-14 2010-08-03 John Trezza Post & penetration interconnection
KR100714196B1 (ko) 2005-07-11 2007-05-02 삼성전기주식회사 전기소자를 내장한 인쇄회로기판 및 그 제조방법
TWI263313B (en) 2005-08-15 2006-10-01 Phoenix Prec Technology Corp Stack structure of semiconductor component embedded in supporting board
US20070042563A1 (en) 2005-08-19 2007-02-22 Honeywell International Inc. Single crystal based through the wafer connections technical field
US20070077865A1 (en) 2005-10-04 2007-04-05 Cabot Microelectronics Corporation Method for controlling polysilicon removal
KR100772639B1 (ko) 2005-10-18 2007-11-02 한국기계연구원 다이아몬드상 카본 박막을 이용한 미세 임프린트리소그래피용 스탬프 및 그 제조방법
CN100463128C (zh) 2005-11-25 2009-02-18 全懋精密科技股份有限公司 半导体芯片埋入基板的三维构装结构及其制作方法
CN100524717C (zh) 2005-11-25 2009-08-05 全懋精密科技股份有限公司 芯片内埋的模块化结构
KR100688701B1 (ko) 2005-12-14 2007-03-02 삼성전기주식회사 랜드리스 비아홀을 구비한 인쇄회로기판의 제조방법
KR101329931B1 (ko) 2006-04-25 2013-11-28 니혼도꾸슈도교 가부시키가이샤 배선기판
KR101037229B1 (ko) 2006-04-27 2011-05-25 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치 및 반도체 장치의 제조 방법
WO2007127984A2 (en) 2006-04-28 2007-11-08 Polyset Company, Inc. Siloxane epoxy polymers for redistribution layer applications
JP2007311676A (ja) 2006-05-22 2007-11-29 Sony Corp 半導体装置とその製造方法
US8022552B2 (en) 2006-06-27 2011-09-20 Megica Corporation Integrated circuit and method for fabricating the same
KR100731112B1 (ko) 2006-07-24 2007-06-22 동부일렉트로닉스 주식회사 포토 레지스트를 제거하기 위한 ｃｍｐ 슬러리
JP5252792B2 (ja) 2006-08-25 2013-07-31 日本ミクロコーティング株式会社 酸化物超伝導体用テープ基材の研磨方法並びに酸化物超伝導体及び酸化物超伝導体用基材
KR20080037296A (ko) 2006-10-25 2008-04-30 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조방법
US7427562B2 (en) 2006-11-08 2008-09-23 Motorla, Inc. Method for fabricating closed vias in a printed circuit board
US20080136002A1 (en) 2006-12-07 2008-06-12 Advanced Chip Engineering Technology Inc. Multi-chips package and method of forming the same
US7915737B2 (en) 2006-12-15 2011-03-29 Sanyo Electric Co., Ltd. Packing board for electronic device, packing board manufacturing method, semiconductor module, semiconductor module manufacturing method, and mobile device
TWI330401B (en) 2006-12-25 2010-09-11 Unimicron Technology Corp Circuit board structure having embedded semiconductor component and fabrication method thereof
US20080173792A1 (en) 2007-01-23 2008-07-24 Advanced Chip Engineering Technology Inc. Image sensor module and the method of the same
KR101030769B1 (ko) 2007-01-23 2011-04-27 삼성전자주식회사 스택 패키지 및 스택 패키징 방법
CN100561696C (zh) 2007-03-01 2009-11-18 全懋精密科技股份有限公司 嵌埋半导体芯片的结构及其制法
US7757196B2 (en) 2007-04-04 2010-07-13 Cisco Technology, Inc. Optimizing application specific integrated circuit pinouts for high density interconnect printed circuit boards
JP2008277339A (ja) 2007-04-25 2008-11-13 Tdk Corp 電子部品およびその製造方法
KR100891805B1 (ko) * 2007-05-25 2009-04-07 주식회사 네패스 웨이퍼 레벨 시스템 인 패키지 및 그 제조 방법
US8710402B2 (en) 2007-06-01 2014-04-29 Electro Scientific Industries, Inc. Method of and apparatus for laser drilling holes with improved taper
US8143719B2 (en) 2007-06-07 2012-03-27 United Test And Assembly Center Ltd. Vented die and package
US8314343B2 (en) 2007-09-05 2012-11-20 Taiyo Yuden Co., Ltd. Multi-layer board incorporating electronic component and method for producing the same
WO2009050207A1 (en) 2007-10-15 2009-04-23 Interuniversitair Microelectronica Centrum Vzw Method for producing electrical interconnects and devices made thereof
US8476769B2 (en) 2007-10-17 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon vias and methods for forming the same
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7843064B2 (en) 2007-12-21 2010-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and process for the formation of TSVs
JP5280079B2 (ja) 2008-03-25 2013-09-04 新光電気工業株式会社 配線基板の製造方法
US8017451B2 (en) 2008-04-04 2011-09-13 The Charles Stark Draper Laboratory, Inc. Electronic modules and methods for forming the same
KR20090116168A (ko) 2008-05-06 2009-11-11 삼성전자주식회사 금속 배선 기판, 박막 트랜지스터 기판, 및 금속 배선의형성 방법
US7842542B2 (en) 2008-07-14 2010-11-30 Stats Chippac, Ltd. Embedded semiconductor die package and method of making the same using metal frame carrier
SG177945A1 (en) 2008-07-18 2012-02-28 United Test & Assembly Ct Lt Packaging structural member
CN102149784B (zh) 2008-07-22 2014-03-05 圣戈班磨料磨具有限公司 包含聚集体的涂覆的磨料产品
US20100062287A1 (en) 2008-09-10 2010-03-11 Seagate Technology Llc Method of polishing amorphous/crystalline glass to achieve a low rq & wq
US8633420B2 (en) 2008-10-10 2014-01-21 Ipg Microsystems Llc Laser machining systems and methods with debris extraction
JP5246103B2 (ja) 2008-10-16 2013-07-24 大日本印刷株式会社 貫通電極基板の製造方法
US7982305B1 (en) 2008-10-20 2011-07-19 Maxim Integrated Products, Inc. Integrated circuit package including a three-dimensional fan-out / fan-in signal routing
JP5111342B2 (ja) 2008-12-01 2013-01-09 日本特殊陶業株式会社 配線基板
US8354304B2 (en) 2008-12-05 2013-01-15 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts embedded in photosensitive encapsulant
KR20100067966A (ko) 2008-12-12 2010-06-22 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
US9064936B2 (en) 2008-12-12 2015-06-23 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US8592992B2 (en) 2011-12-14 2013-11-26 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure with conductive micro via array for 3-D Fo-WLCSP
CN102318451B (zh) 2008-12-13 2013-11-06 万佳雷射有限公司 用于激光加工相对窄和相对宽的结构的方法和设备
US7932608B2 (en) 2009-02-24 2011-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon via formed with a post passivation interconnect structure
KR101065744B1 (ko) 2009-02-27 2011-09-19 주식회사 티지솔라 요철구조가 형성된 기판을 이용한 태양전지의 제조방법
US8609512B2 (en) 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
US7955942B2 (en) 2009-05-18 2011-06-07 Stats Chippac, Ltd. Semiconductor device and method of forming a 3D inductor from prefabricated pillar frame
CN101898405A (zh) 2009-05-27 2010-12-01 鸿富锦精密工业（深圳）有限公司 模具流道组合
TWI523720B (zh) 2009-05-28 2016-03-01 伊雷克托科學工業股份有限公司 應用於雷射處理工件中的特徵的聲光偏轉器及相關雷射處理方法
US20100307798A1 (en) 2009-06-03 2010-12-09 Izadian Jamal S Unified scalable high speed interconnects technologies
KR101708256B1 (ko) 2009-07-29 2017-02-20 닛산 가가쿠 고교 가부시키 가이샤 나노 임프린트용 레지스트 하층막 형성 조성물
US9721868B2 (en) * 2009-07-30 2017-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Three dimensional integrated circuit (3DIC) having a thermally enhanced heat spreader embedded in a substrate
US8383457B2 (en) 2010-09-03 2013-02-26 Stats Chippac, Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
TWI418272B (zh) 2009-08-25 2013-12-01 Samsung Electro Mech 處理核心基板之空腔的方法
TW201110285A (en) 2009-09-08 2011-03-16 Unimicron Technology Corp Package structure having embedded semiconductor element and method of forming the same
US8772087B2 (en) 2009-10-22 2014-07-08 Infineon Technologies Ag Method and apparatus for semiconductor device fabrication using a reconstituted wafer
US8728341B2 (en) 2009-10-22 2014-05-20 Hitachi Chemical Company, Ltd. Polishing agent, concentrated one-pack type polishing agent, two-pack type polishing agent and method for polishing substrate
CN102230991B (zh) 2009-10-23 2013-01-09 鸿富锦精密工业（深圳）有限公司 光纤耦合连接器
JP5700241B2 (ja) 2009-11-09 2015-04-15 日立化成株式会社 多層配線基板及びその製造方法
CN102687313A (zh) 2009-11-11 2012-09-19 安普雷斯股份有限公司 用于电极制造的中间层
EP2339627A1 (en) 2009-12-24 2011-06-29 Imec Window interposed die packaging
US9196509B2 (en) 2010-02-16 2015-11-24 Deca Technologies Inc Semiconductor device and method of adaptive patterning for panelized packaging
US8822281B2 (en) 2010-02-23 2014-09-02 Stats Chippac, Ltd. Semiconductor device and method of forming TMV and TSV in WLCSP using same carrier
JP5904556B2 (ja) 2010-03-03 2016-04-13 ジョージア テック リサーチ コーポレイション 無機インターポーザ上のパッケージ貫通ビア（ｔｐｖ）構造およびその製造方法
EP2558908B1 (en) 2010-04-12 2015-06-03 Ikonics Corporation Photoresist film and methods for abrasive etching and cutting
US8970006B2 (en) * 2010-06-15 2015-03-03 Stmicroelectronics S.R.L. Vertical conductive connections in semiconductor substrates
US8426961B2 (en) 2010-06-25 2013-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded 3D interposer structure
US20130105329A1 (en) 2010-08-02 2013-05-02 Atotech Deutschland Gmbh Method to form solder deposits and non-melting bump structures on substrates
JP2012069926A (ja) 2010-08-21 2012-04-05 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
US8518746B2 (en) 2010-09-02 2013-08-27 Stats Chippac, Ltd. Semiconductor device and method of forming TSV semiconductor wafer with embedded semiconductor die
TWI434387B (zh) 2010-10-11 2014-04-11 Advanced Semiconductor Eng 具有穿導孔之半導體裝置及具有穿導孔之半導體裝置之封裝結構及其製造方法
TWI418269B (zh) 2010-12-14 2013-12-01 Unimicron Technology Corp 嵌埋穿孔中介層之封裝基板及其製法
US8617990B2 (en) 2010-12-20 2013-12-31 Intel Corporation Reduced PTH pad for enabling core routing and substrate layer count reduction
US8329575B2 (en) 2010-12-22 2012-12-11 Applied Materials, Inc. Fabrication of through-silicon vias on silicon wafers
JP5693977B2 (ja) 2011-01-11 2015-04-01 新光電気工業株式会社 配線基板及びその製造方法
US8536695B2 (en) 2011-03-08 2013-09-17 Georgia Tech Research Corporation Chip-last embedded interconnect structures
JP2012195514A (ja) 2011-03-17 2012-10-11 Seiko Epson Corp 素子付き基板、赤外線センサー、および貫通電極形成方法
US20120261805A1 (en) 2011-04-14 2012-10-18 Georgia Tech Research Corporation Through package via structures in panel-based silicon substrates and methods of making the same
JP5275401B2 (ja) * 2011-04-18 2013-08-28 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
CN102800596A (zh) * 2011-05-24 2012-11-28 中国科学院微电子研究所 埋置有源元件的树脂基板及其制备方法
WO2013008415A1 (ja) 2011-07-08 2013-01-17 パナソニック株式会社 配線基板および立体配線基板の製造方法
JP2013074178A (ja) 2011-09-28 2013-04-22 Ngk Spark Plug Co Ltd 部品内蔵配線基板の製造方法
CN102437110B (zh) 2011-11-30 2015-07-29 北京大学 一种石墨烯垂直互连结构的制作方法
US9224674B2 (en) 2011-12-15 2015-12-29 Intel Corporation Packaged semiconductor die with bumpless die-package interface for bumpless build-up layer (BBUL) packages
US8772058B2 (en) 2012-02-02 2014-07-08 Harris Corporation Method for making a redistributed wafer using transferrable redistribution layers
AU2013222069A1 (en) 2012-02-26 2014-10-16 Solexel, Inc. Systems and methods for laser splitting and device layer transfer
US8698293B2 (en) 2012-05-25 2014-04-15 Infineon Technologies Ag Multi-chip package and method of manufacturing thereof
JP5981232B2 (ja) 2012-06-06 2016-08-31 新光電気工業株式会社 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
JP6029342B2 (ja) 2012-06-15 2016-11-24 新光電気工業株式会社 配線基板及びその製造方法
DE102012210472A1 (de) 2012-06-21 2013-12-24 Robert Bosch Gmbh Verfahren zum Herstellen eines Bauelements mit einer elektrischen Durchkontaktierung
JP2014038904A (ja) 2012-08-13 2014-02-27 Elpida Memory Inc 半導体装置
CN103635017B (zh) 2012-08-24 2016-12-28 碁鼎科技秦皇岛有限公司 电路板及其制作方法
US8890628B2 (en) 2012-08-31 2014-11-18 Intel Corporation Ultra slim RF package for ultrabooks and smart phones
SE538062C2 (sv) * 2012-09-27 2016-02-23 Silex Microsystems Ab Kemiskt pläterad metallvia genom kisel
US9385102B2 (en) 2012-09-28 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming supporting layer over semiconductor die in thin fan-out wafer level chip scale package
CN102890591B (zh) 2012-09-28 2016-03-09 北京京东方光电科技有限公司 一种触摸屏、触控显示装置及触摸屏的制造方法
JP6120974B2 (ja) 2012-09-28 2017-04-26 サン−ゴバン セラミックス アンド プラスティクス，インコーポレイティド 修正されたマイクロ研削プロセス
US9029238B2 (en) 2012-10-11 2015-05-12 International Business Machines Corporation Advanced handler wafer bonding and debonding
KR101301507B1 (ko) 2012-11-26 2013-09-04 (주)씨엠코리아 반도체 제조장치용 히터 제조방법 및 그에 따라 제조된 히터
KR102072846B1 (ko) 2012-12-18 2020-02-03 에스케이하이닉스 주식회사 임베디드 패키지 및 제조 방법
KR20140083657A (ko) 2012-12-26 2014-07-04 하나 마이크론(주) 인터포저가 임베디드 되는 전자 모듈 및 그 제조방법
KR101441632B1 (ko) 2012-12-28 2014-09-23 (재)한국나노기술원 글라스 기반 프로브 카드용 스페이스 트랜스포머의 제조방법 및 이에 의해 제조된 글라스 기반 프로브 카드용 스페이스 트랜스포머
CN104781928A (zh) 2013-01-07 2015-07-15 联合材料公司 陶瓷布线基板、半导体装置、及陶瓷布线基板的制造方法
US9378982B2 (en) 2013-01-31 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Die package with openings surrounding end-portions of through package vias (TPVs) and package on package (PoP) using the die package
US9704809B2 (en) 2013-03-05 2017-07-11 Maxim Integrated Products, Inc. Fan-out and heterogeneous packaging of electronic components
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
KR101494413B1 (ko) 2013-05-29 2015-02-17 주식회사 네패스 지지프레임 및 이를 이용한 반도체패키지 제조방법
US20140353019A1 (en) * 2013-05-30 2014-12-04 Deepak ARORA Formation of dielectric with smooth surface
JP6214930B2 (ja) 2013-05-31 2017-10-18 スナップトラック・インコーポレーテッド 多層配線基板
US9685414B2 (en) 2013-06-26 2017-06-20 Intel Corporation Package assembly for embedded die and associated techniques and configurations
US8980691B2 (en) 2013-06-28 2015-03-17 Stats Chippac, Ltd. Semiconductor device and method of forming low profile 3D fan-out package
WO2014209404A1 (en) 2013-06-29 2014-12-31 Intel Corporation Interconnect structure comprising fine pitch backside metal redistribution lines combined with vias
US8952544B2 (en) 2013-07-03 2015-02-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US10446335B2 (en) 2013-08-08 2019-10-15 Zhuhai Access Semiconductor Co., Ltd. Polymer frame for a chip, such that the frame comprises at least one via in series with a capacitor
US9209151B2 (en) 2013-09-26 2015-12-08 General Electric Company Embedded semiconductor device package and method of manufacturing thereof
US9530752B2 (en) 2013-11-11 2016-12-27 Infineon Technologies Ag Method for forming electronic components
KR20150056483A (ko) 2013-11-14 2015-05-26 주식회사 아모그린텍 연성인쇄회로기판과 그 제조 방법
US9159678B2 (en) 2013-11-18 2015-10-13 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
JP2015109346A (ja) * 2013-12-04 2015-06-11 日本特殊陶業株式会社 部品内蔵配線基板及びその製造方法
WO2015083345A1 (ja) 2013-12-04 2015-06-11 日本特殊陶業株式会社 部品内蔵配線基板及びその製造方法
US10014292B2 (en) 2015-03-09 2018-07-03 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US9355881B2 (en) 2014-02-18 2016-05-31 Infineon Technologies Ag Semiconductor device including a dielectric material
WO2015126438A1 (en) 2014-02-20 2015-08-27 Applied Materials, Inc. Laser ablation platform for solar cells
US9735134B2 (en) 2014-03-12 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with through-vias having tapered ends
SG11201606359QA (en) 2014-03-12 2016-09-29 Intel Corp Microelectronic package having a passive microelectronic device disposed within a package body
US9499397B2 (en) 2014-03-31 2016-11-22 Freescale Semiconductor, Inc. Microelectronic packages having axially-partitioned hermetic cavities and methods for the fabrication thereof
US9326373B2 (en) 2014-04-09 2016-04-26 Finisar Corporation Aluminum nitride substrate
US10074631B2 (en) 2014-04-14 2018-09-11 Taiwan Semiconductor Manufacturing Company Packages and packaging methods for semiconductor devices, and packaged semiconductor devices
US9589786B2 (en) 2014-04-28 2017-03-07 National Center For Advanced Packaging Co., Ltd Method for polishing a polymer surface
SG11201608264YA (en) 2014-05-06 2016-10-28 Intel Corp Multi-layer package with integrated antenna
US10256180B2 (en) 2014-06-24 2019-04-09 Ibis Innotech Inc. Package structure and manufacturing method of package structure
US9396999B2 (en) 2014-07-01 2016-07-19 Freescale Semiconductor, Inc. Wafer level packaging method
CN105336670B (zh) 2014-07-14 2018-07-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
JP6394136B2 (ja) 2014-07-14 2018-09-26 凸版印刷株式会社 パッケージ基板およびその製造方法
JP6324876B2 (ja) 2014-07-16 2018-05-16 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
KR20160013706A (ko) 2014-07-28 2016-02-05 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
CN105436718A (zh) 2014-08-26 2016-03-30 安捷利电子科技（苏州）有限公司 一种uv激光钻孔制备具有可控锥度盲孔的方法
US9991239B2 (en) 2014-09-18 2018-06-05 Intel Corporation Method of embedding WLCSP components in e-WLB and e-PLB
KR102268386B1 (ko) 2014-09-30 2021-06-23 삼성전기주식회사 회로기판
KR20160048277A (ko) 2014-10-23 2016-05-04 에스케이하이닉스 주식회사 칩 내장 패키지 및 그 제조방법
US9554469B2 (en) 2014-12-05 2017-01-24 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Method of fabricating a polymer frame with a rectangular array of cavities
US10269722B2 (en) 2014-12-15 2019-04-23 Bridge Semiconductor Corp. Wiring board having component integrated with leadframe and method of making the same
US9318376B1 (en) 2014-12-15 2016-04-19 Freescale Semiconductor, Inc. Through substrate via with diffused conductive component
KR20160088233A (ko) 2014-12-19 2016-07-25 인텔 아이피 코포레이션 개선된 인터커넥트 대역폭을 갖는 적층된 반도체 디바이스 패키지
US9754849B2 (en) 2014-12-23 2017-09-05 Intel Corporation Organic-inorganic hybrid structure for integrated circuit packages
US20160329299A1 (en) 2015-05-05 2016-11-10 Mediatek Inc. Fan-out package structure including antenna
US9842789B2 (en) 2015-05-11 2017-12-12 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same
US10109588B2 (en) 2015-05-15 2018-10-23 Samsung Electro-Mechanics Co., Ltd. Electronic component package and package-on-package structure including the same
US9837484B2 (en) 2015-05-27 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming substrate including embedded component with symmetrical structure
US9978720B2 (en) 2015-07-06 2018-05-22 Infineon Technologies Ag Insulated die
US20190189561A1 (en) 2015-07-15 2019-06-20 Chip Solutions, LLC Semiconductor device and method with multiple redistribution layer and fine line capability
US10636753B2 (en) 2015-07-29 2020-04-28 STATS ChipPAC Pte. Ltd. Antenna in embedded wafer-level ball-grid array package
CN105023900A (zh) 2015-08-11 2015-11-04 华天科技（昆山）电子有限公司 埋入硅基板扇出型封装结构及其制造方法
US9601461B2 (en) 2015-08-12 2017-03-21 Semtech Corporation Semiconductor device and method of forming inverted pyramid cavity semiconductor package
JP6542616B2 (ja) 2015-08-27 2019-07-10 古河電気工業株式会社 部品内蔵配線基板の製造方法、部品内蔵配線基板および電子部品固定用テープ
JP2017050315A (ja) 2015-08-31 2017-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US9761571B2 (en) 2015-09-17 2017-09-12 Deca Technologies Inc. Thermally enhanced fully molded fan-out module
WO2017052633A1 (en) 2015-09-25 2017-03-30 Vivek Raghunathan Thin electronic package elements using laser spallation
CN108140603B (zh) 2015-10-04 2023-02-28 应用材料公司 基板支撑件和挡板设备
US9837352B2 (en) 2015-10-07 2017-12-05 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
WO2017074390A1 (en) 2015-10-29 2017-05-04 Intel Corporation Alternative surfaces for conductive pad layers of silicon bridges for semiconductor packages
TW201717343A (zh) 2015-11-04 2017-05-16 華亞科技股份有限公司 封裝上封裝構件及其製作方法
US10570257B2 (en) 2015-11-16 2020-02-25 Applied Materials, Inc. Copolymerized high temperature bonding component
JP6626697B2 (ja) 2015-11-24 2019-12-25 京セラ株式会社 配線基板およびその製造方法
US9660037B1 (en) 2015-12-15 2017-05-23 Infineon Technologies Austria Ag Semiconductor wafer and method
US10950550B2 (en) 2015-12-22 2021-03-16 Intel Corporation Semiconductor package with through bridge die connections
CN105575938B (zh) 2016-02-26 2018-10-26 中国科学院微电子研究所 一种硅基转接板及其制备方法
US9875970B2 (en) 2016-04-25 2018-01-23 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US10553515B2 (en) 2016-04-28 2020-02-04 Intel Corporation Integrated circuit structures with extended conductive pathways
US9859258B2 (en) 2016-05-17 2018-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
WO2017200705A1 (en) 2016-05-20 2017-11-23 ARES Materials, Inc. Polymer substrate for flexible electronics microfabrication and methods of use
US10043740B2 (en) * 2016-07-12 2018-08-07 Intel Coporation Package with passivated interconnects
US11156788B2 (en) 2016-07-14 2021-10-26 Intel Corporation Semiconductor package with embedded optical die
US9748167B1 (en) 2016-07-25 2017-08-29 United Microelectronics Corp. Silicon interposer, semiconductor package using the same, and fabrication method thereof
US10269771B2 (en) 2016-08-31 2019-04-23 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
KR102566996B1 (ko) 2016-09-09 2023-08-14 삼성전자주식회사 FOWLP 형태의 반도체 패키지 및 이를 가지는 PoP 형태의 반도체 패키지
US9887167B1 (en) 2016-09-19 2018-02-06 Advanced Semiconductor Engineering, Inc. Embedded component package structure and method of manufacturing the same
KR102012443B1 (ko) 2016-09-21 2019-08-20 삼성전자주식회사 팬-아웃 반도체 패키지
JP2018073890A (ja) 2016-10-25 2018-05-10 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
CN106531647B (zh) 2016-12-29 2019-08-09 华进半导体封装先导技术研发中心有限公司 一种扇出型芯片的封装结构及其封装方法
CN110024111B (zh) 2016-12-30 2024-03-19 英特尔公司 带有具有用于扇出缩放的柱和过孔连接的高密度互连层的封装衬底
KR102561987B1 (ko) 2017-01-11 2023-07-31 삼성전기주식회사 반도체 패키지와 그 제조 방법
US9972589B1 (en) * 2017-03-30 2018-05-15 Intel Corporation Integrated circuit package substrate with microstrip architecture and electrically grounded surface conductive layer
KR102019353B1 (ko) 2017-04-07 2019-09-09 삼성전자주식회사 팬-아웃 센서 패키지 및 이를 포함하는 광학방식 지문센서 모듈
JP6827663B2 (ja) 2017-04-24 2021-02-10 株式会社荏原製作所 基板の研磨装置
TWI645519B (zh) 2017-06-02 2018-12-21 旭德科技股份有限公司 元件內埋式封裝載板及其製作方法
US10304765B2 (en) 2017-06-08 2019-05-28 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US10163803B1 (en) 2017-06-20 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out packages and methods of forming the same
US10211072B2 (en) 2017-06-23 2019-02-19 Applied Materials, Inc. Method of reconstituted substrate formation for advanced packaging applications
JP6885800B2 (ja) 2017-06-26 2021-06-16 京セラ株式会社 配線基板およびその製造方法
TW201909245A (zh) 2017-07-24 2019-03-01 美商康寧公司 精密結構玻璃物件、積體電路封裝、光學元件、微流體元件及其製造方法
US10410971B2 (en) 2017-08-29 2019-09-10 Qualcomm Incorporated Thermal and electromagnetic interference shielding for die embedded in package substrate
US10515912B2 (en) 2017-09-24 2019-12-24 Intel Corporation Integrated circuit packages
US10269773B1 (en) 2017-09-29 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
WO2019066988A1 (en) 2017-09-30 2019-04-04 Intel Corporation INTEGRATED PCB / HOUSING STACK FOR DOUBLE-SIDED INTERCONNECTION
KR101892869B1 (ko) 2017-10-20 2018-08-28 삼성전기주식회사 팬-아웃 반도체 패키지
KR101922884B1 (ko) 2017-10-26 2018-11-28 삼성전기 주식회사 팬-아웃 반도체 패키지
KR101963292B1 (ko) 2017-10-31 2019-03-28 삼성전기주식회사 팬-아웃 반도체 패키지
US10515827B2 (en) 2017-10-31 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming chip package with recessed interposer substrate
US10468339B2 (en) 2018-01-19 2019-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Heterogeneous fan-out structure and method of manufacture
US10388631B1 (en) 2018-01-29 2019-08-20 Globalfoundries Inc. 3D IC package with RDL interposer and related method
TWI791769B (zh) 2018-02-27 2023-02-11 日商迪愛生股份有限公司 電子零件封裝及其製造方法
EP3766097A4 (en) 2018-03-15 2022-04-13 Applied Materials, Inc. PLANARIZATION FOR PROCESSES FOR MANUFACTURING SEMICONDUCTOR DEVICE PACKAGES
US10948818B2 (en) 2018-03-19 2021-03-16 Applied Materials, Inc. Methods and apparatus for creating a large area imprint without a seam
US10356903B1 (en) 2018-03-28 2019-07-16 Apple Inc. System-in-package including opposing circuit boards
US11178772B2 (en) 2018-03-29 2021-11-16 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier connected with a separate tilted component carrier for short electric connection
US11063007B2 (en) 2018-05-21 2021-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US10955606B2 (en) 2018-05-30 2021-03-23 Applied Materials, Inc. Method of imprinting tilt angle light gratings
US10424530B1 (en) * 2018-06-21 2019-09-24 Intel Corporation Electrical interconnections with improved compliance due to stress relaxation and method of making
US10705268B2 (en) 2018-06-29 2020-07-07 Applied Materials, Inc. Gap fill of imprinted structure with spin coated high refractive index material for optical components
IT201900006740A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
US11764150B2 (en) 2019-07-03 2023-09-19 Intel Corporation Inductors for package substrates

Also Published As

Publication number Publication date
KR20240008978A (ko) 2024-01-19
US10937726B1 (en) 2021-03-02
KR102625123B1 (ko) 2024-01-12
TWI819252B (zh) 2023-10-21
US20210249345A1 (en) 2021-08-12
WO2021108064A1 (en) 2021-06-03
TW202404430A (zh) 2024-01-16
KR102643053B1 (ko) 2024-02-29
US20210257289A1 (en) 2021-08-19
KR20240032172A (ko) 2024-03-08
US20210159158A1 (en) 2021-05-27
CN114762099A (zh) 2022-07-15
KR20220104798A (ko) 2022-07-26
US20210159160A1 (en) 2021-05-27
JP2023503579A (ja) 2023-01-31
JP7454668B2 (ja) 2024-03-22
KR20220104233A (ko) 2022-07-26
US11862546B2 (en) 2024-01-02
US11881447B2 (en) 2024-01-23
TW202123785A (zh) 2021-06-16
CN114787989A (zh) 2022-07-22
WO2021108065A1 (en) 2021-06-03
TW202133382A (zh) 2021-09-01

Similar Documents

Publication Publication Date Title
JP7454668B2 (ja) パッケージコアアセンブリ及び製造方法
US11398433B2 (en) Reconstituted substrate structure and fabrication methods for heterogeneous packaging integration
TWI834012B (zh) 封裝核心組件及製造方法
US20230070053A1 (en) Stiffener frame for semiconductor device packages
CN118043957A (en) Reinforcing frame for semiconductor device package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240311

R150 Certificate of patent or registration of utility model

Ref document number: 7454668

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150