JP2018032874A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2018032874A
JP2018032874A JP2017213590A JP2017213590A JP2018032874A JP 2018032874 A JP2018032874 A JP 2018032874A JP 2017213590 A JP2017213590 A JP 2017213590A JP 2017213590 A JP2017213590 A JP 2017213590A JP 2018032874 A JP2018032874 A JP 2018032874A
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
substrate
insulating film
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017213590A
Other languages
English (en)
Other versions
JP6590891B2 (ja
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2018032874A publication Critical patent/JP2018032874A/ja
Application granted granted Critical
Publication of JP6590891B2 publication Critical patent/JP6590891B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

【課題】酸化物半導体を用いたトランジスタの電気特性は、基板内、基板間およびロット
間において、ばらつきが大きく、熱、バイアスまたは光などの影響で変動が起こる場合が
ある。そこで、信頼性が高く、電気特性のばらつきの小さい酸化物半導体を用いた半導体
装置を作製する。
【解決手段】酸化物半導体を用いたトランジスタにおいて、膜中および膜と膜との界面の
水素を排除する。膜と膜との界面の水素を排除するためには、成膜と成膜との間で、基板
を真空下で搬送する。また、大気暴露された表面を持つ基板は、熱処理またはプラズマ処
理によって、表面の水素を除去する。
【選択図】図１

Description

成膜装置および当該成膜装置を用いた半導体装置の作製方法に関する。
なお、本明細書において半導体装置とは、半導体特性を利用することで機能し得る装置全
般をいい、電気光学装置、半導体回路および電子機器は全て半導体装置である。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が
注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のよう
な電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜の材料とし
てシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目
されている。
例えば、トランジスタの活性層として、電子キャリア濃度が１０１８／ｃｍ３未満である
インジウム（Ｉｎ）、ガリウム（Ｇａ）、および亜鉛（Ｚｎ）を含む酸化物半導体を用い
たトランジスタが開示されており、酸化物半導体膜の成膜方法としてはスパッタリング法
が最適とされている（特許文献１参照。）。
特開２００６−１６５５２８号公報
酸化物半導体を用いたトランジスタの電気特性は、基板内、基板間およびロット間におい
て、ばらつきが大きく、熱、バイアスまたは光などの影響で変動が起こる場合がある。そ
こで、信頼性が高く、電気特性のばらつきの小さい酸化物半導体を用いた半導体装置を作
製することを目的とする。
酸化物半導体を用いたトランジスタにおいて、水素の一部がドナーとなり、電子を生じる
ことが知られている。電子が発生すると、ゲート電圧を印加しなくてもドレイン電流が流
れてしまう。そのため、しきい値電圧がマイナスシフトする。酸化物半導体を用いたトラ
ンジスタはｎ型を示すことが多く、しきい値電圧のマイナスシフトによってノーマリーオ
ンの特性となる。ここで、「ノーマリーオン」とは、ゲート電極に電圧を印加しなくても
チャネルが存在し、トランジスタに電流が流れてしまう状態のことをいう。
また、トランジスタを作製した後で、酸化物半導体膜へ水素が混入することによって、ト
ランジスタのしきい値電圧が変動する場合がある。しきい値電圧の変動は、トランジスタ
の信頼性を著しく損なう。
本発明者は、成膜によって膜中に意図しない水素が含まれてしまうことを見出した。なお
、本明細書において「水素」は水素原子または水素イオンを指し、例えば「水素を含む」
と記載した場合、水素分子、炭化水素、水酸基および水などに由来する水素も含む。
本発明の一態様は、酸化物半導体を用いたトランジスタにおいて、膜中および膜と膜との
界面の水素を排除する半導体装置の作製方法である。膜と膜との界面の水素を排除するた
めには、成膜と成膜との間で、基板を大気に暴露しなければよい。好ましくは基板を真空
下で搬送する。また、大気暴露された表面を持つ基板は、熱処理またはプラズマ処理によ
って、該基板の表面の水素を除去してもよい。
膜中の水素を排除するためには、基板の被成膜面、膜の材料中および成膜室に存在する水
素を低減すればよい。
膜中に取り込まれた水素を熱処理またはプラズマ処理によって除去してもよい。
基板の被成膜面における水素濃度の低減および膜中の水素濃度の低減のために、熱処理ま
たはプラズマ処理を行ってもよい。
本発明の一態様において、熱処理は、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気で
行う。不活性雰囲気とは、不活性ガス（窒素、希ガス（ヘリウム、ネオン、アルゴン、ク
リプトン、キセノン）など）を主成分とする雰囲気をいい、水素が含まれないことが好ま
しい。例えば、導入する不活性ガスの純度を、８Ｎ（９９．９９９９９９％）以上、好ま
しくは９Ｎ（９９．９９９９９９９％）以上とする。また、不活性雰囲気とは、不活性ガ
スを主成分とする雰囲気で、反応性ガスが０．１ｐｐｍ未満である雰囲気のことをいう。
反応性ガスとは、半導体や金属などと反応するガスのことをいう。減圧雰囲気とは、圧力
が１０Ｐａ以下のことをいう。乾燥空気雰囲気は、露点−４０℃以下、好ましくは露点−
５０℃以下とすればよい。
プラズマ処理は、低温で処理可能であり、かつ短時間で効率よく水素を除去することがで
きる。特に、基板表面に強く結合している水素の除去に効果的である。
また、水素をブロッキングする膜でトランジスタを挟み込むことで、外部からの水素の混
入を抑制することができる。
本発明の一態様により、酸化物半導体膜に含まれる水素を低減でき、しきい値電圧のばら
つきの少ない、安定した電気特性を有するトランジスタが提供される。
または、本発明の一態様により、酸化物半導体膜に接する膜中の水素を低減できるため、
酸化物半導体膜への水素の混入を抑制できる。そのため、電気特性が良好で信頼性の高い
トランジスタを有する半導体装置が提供される。
本発明の一態様である半導体装置の作製工程における基板の経路を示すフロー図。 本発明の一態様である半導体装置の作製工程の一例を示す断面図。 本発明の一態様である成膜装置の一例を示す上面図。 本発明の一態様である半導体装置の作製工程の一例を示す断面図。 本発明の一態様である半導体装置の一例を示す上面図および断面図。 本発明の一態様である半導体装置の作製工程における基板の経路を示すフロー図。 本発明の一態様である半導体装置の作製工程の一例を示す断面図。 本発明の一態様である半導体装置の作製工程の一例を示す断面図。 本発明の一態様である半導体装置の作製工程の一例を示す断面図。 本発明の一態様である半導体装置の作製工程の一例を示す断面図。 本発明の一態様である表示装置の画素の一例を示す回路図。 本発明の一態様である表示装置の画素の一例を示す上面図および断面図。 本発明の一態様である表示装置の画素の作製工程の一例を示す断面図。 本発明の一態様である酸化物半導体膜の作製工程の一例を示す断面図。 本発明の一態様である表示装置の一例を示す上面図および断面図。 本発明の一態様である電子機器の一例を示す図。 本発明の一態様である半導体装置の一例を示す断面図。 本発明の一態様である成膜装置の一例を示す上面図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは当業者であれば
容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈され
るものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符
号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを
同じくし、特に符号を付さない場合がある。
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順または積層順
を示すものではない。また、本明細書において発明を特定するための事項として固有の名
称を示すものではない。
（実施の形態１）
本実施の形態では、膜中および膜と膜との界面への水素の混入が少ないトップゲートトッ
プコンタクト構造の酸化物半導体を用いたトランジスタの作製方法について説明する。
図１はマルチチャンバーの成膜装置における基板の経路を示すフロー図である。図２は図
１のフローと対応した半導体装置の作製方法を示す断面図である。
図３は、マルチチャンバーの成膜装置である。該成膜装置は、基板を収容するカセットポ
ート１４を３つ有する基板供給室１１と、ロードロック室１２ａ及びロードロック室１２
ｂと、搬送室１３と、基板処理室１５と、リークレートが１×１０−１０Ｐａ・ｍ３／秒
以下である成膜室１０ａと、リークレートが１×１０−１０Ｐａ・ｍ３／秒以下である成
膜室１０ｂと、リークレートが１×１０−１０Ｐａ・ｍ３／秒以下である成膜室１０ｃと
、を有する。基板供給室は、ロードロック室１２ａ及びロードロック室１２ｂと接続する
。ロードロック室１２ａ及びロードロック室１２ｂは、搬送室１３と接続する。基板処理
室１５、成膜室１０ａ、成膜室１０ｂ及び成膜室１０ｃは、搬送室１３とのみ接続する。
各室の接続部にはゲートバルブが設けられており、各室を独立して真空状態に保持するこ
とができる。なお、成膜室１０ａ、成膜室１０ｂ及び成膜室１０ｃは、純度が９９．９９
９９９９％以上の成膜ガスを導入することができる。図示しないが、搬送室１３は一以上
の基板搬送ロボットを有する。ここで、基板処理室１５は、水素をほとんど含まない雰囲
気（不活性雰囲気、減圧雰囲気または乾燥空気雰囲気など）下に制御することができる。
例えば、露点−４０℃以下、好ましくは露点−５０℃以下の乾燥窒素雰囲気にすることが
できる。ここで、基板処理室１５は、基板加熱室とプラズマ処理室を兼ねると好ましい。
枚葉式マルチチャンバーの成膜装置は、処理と処理の間で基板を大気暴露する必要がなく
、基板に水素が吸着することを抑制できる。また、成膜や熱処理などの順番を自由に構築
することができる。なお、成膜室、ロードロック室及び基板処理室の数は、上述の数に限
定されるわけではなく、設置スペースやプロセスに併せて適宜決めればよい。
まず、図１の工程Ｓ５０１で示すように、基板１００を基板供給室１１内のカセットポー
ト１４にセットする。
次に、図１の工程Ｓ５０２で示すように、大気圧状態にしたロードロック室１２ａのゲー
トバルブを開放し、カセットポート１４から基板１００をロードロック室１２ａへ第１の
搬送ロボットで搬送した後、該ゲートバルブを閉じる。
基板１００をロードロック室１２ａに導入した後、ロードロック室１２ａを排気し、真空
状態にする。図１の工程Ｓ５０３で示すように、真空状態のロードロック室１２ａと真空
状態の搬送室１３の間のゲートバルブを開放し、基板１００を搬送室１３へ第２の搬送ロ
ボットで搬送した後、該ゲートバルブを閉じる。
基板１００を搬送室１３に導入した後、図１の工程Ｓ５０４で示すように、搬送室１３と
真空状態の基板処理室１５の間のゲートバルブを開放し、基板１００を基板処理室１５へ
第２の搬送ロボットで搬送した後、該ゲートバルブを閉じる。
基板１００を基板処理室１５に導入した後、基板１００を熱処理またはプラズマ処理する
（図２（Ａ）参照。）。基板１００を熱処理またはプラズマ処理することによって、基板
１００を脱水化または脱水素化処理できる。熱処理の温度は３００℃以上基板の歪み点未
満、好ましくは４００℃以上５５０℃以下とし、不活性雰囲気、減圧雰囲気または乾燥空
気雰囲気で行う。抵抗加熱方式などを用いて加熱してもよい。あるいは、加熱されたガス
などの媒体からの熱伝導または熱輻射による加熱（ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ
Ａｎｎｅａｌ）しても用いてもよい。例えば、ＲＴＡとして、ＧＲＴＡ（Ｇａｓ Ｒａ
ｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒ
ｍａｌ Ａｎｎｅａｌ）などを用いることができる。ＬＲＴＡは、ハロゲンランプ、メタ
ルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムラン
プ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱
する。ＧＲＴＡは、高温のガスを用いて熱処理を行う。ガスとしては、不活性ガスが用い
られる。ＲＴＡによる短時間の熱処理では、基板の歪み点以上の温度でも基板を歪ませな
いことができるため、効率よく脱水化または脱水素化処理できる。例えば、基板温度を５
００℃以上６５０℃以下とし、処理時間を１分以上１０分以下とすればよい。プラズマ処
理は、希ガス、酸素、窒素などの雰囲気で生成したプラズマで基板表面の吸着水素を除去
することができる。また、プラズマ処理では、基板１００と強く結合した水素を効率よく
除去することができる。例えば、逆スパッタリング法によってアルゴンプラズマ処理を行
えばよい。
基板１００を脱水化または脱水素化処理した後、図１の工程Ｓ５０５で示すように、搬送
室１３と基板処理室１５の間のゲートバルブを開放し、基板１００を搬送室１３へ第２の
搬送ロボットで搬送した後、該ゲートバルブを閉じる。
基板１００を搬送室１３に導入した後、搬送室１３と真空状態の成膜室１０ｃの間のゲー
トバルブを開放し、図１の工程Ｓ５０６で示すように、基板１００を成膜室１０ｃへ第２
の搬送ロボットで搬送した後、該ゲートバルブを閉じる。
基板１００を成膜室１０ｃに導入した後、基板１００上に下地絶縁膜１０２を１００ｎｍ
以上５００ｎｍ以下の厚さで成膜する（図２（Ｂ）参照。）。下地絶縁膜１０２は、スパ
ッタリング法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔ
ａｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａ
ｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などの成膜方法で成膜する。
下地絶縁膜１０２の材料には、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸
化シリコン、酸化ガリウム、酸化ガリウムアルミニウム（ＧａｘＡｌ２−ｘＯ３＋ｙ（ｘ
は０以上２以下、ｙは０超過１未満））、酸化アルミニウム、酸化窒化アルミニウム、窒
化酸化アルミニウムまたは窒化アルミニウムなどを単層または積層して用いる。例えば、
下地絶縁膜１０２を窒化シリコン膜と酸化シリコン膜の積層構造とすると、基板などから
トランジスタ１５０への水分の混入を防ぐことができる。下地絶縁膜１０２を積層構造で
形成する場合、後に成膜する酸化物半導体膜１０６と接する側の膜を加熱により酸素放出
する絶縁膜（酸化シリコン、酸化窒化シリコン、酸化アルミニウムなど）とするとよい。
こうすることで、下地絶縁膜１０２から酸化物半導体膜１０６へ酸素が供給され、酸化物
半導体膜１０６の酸素欠損、および下地絶縁膜１０２と酸化物半導体膜１０６の界面準位
を低減することができる。酸化物半導体膜１０６の酸素欠損はしきい値電圧のマイナスシ
フトの原因となり、また、下地絶縁膜１０２と酸化物半導体膜１０６の界面準位はトラン
ジスタの信頼性を低下させる。
なお、ここでは、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多
いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ
Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）および水素前方散乱法（
ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍ
ｅｔｒｙ）を用いて測定した場合に、組成範囲として酸素が５０原子％〜７０原子％、窒
素が０．５原子％〜１５原子％、およびシリコンが２５原子％〜３５原子％の範囲で含ま
れるものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有
量が多いものであって、好ましくは、ＲＢＳおよびＨＦＳを用いて測定した場合に、組成
範囲として酸素が５原子％〜３０原子％、窒素が２０原子％〜５５原子％、シリコンが２
５原子％〜３５原子％、水素が１０原子％〜３０原子％の範囲で含まれるものをいう。た
だし、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％と
したとき、窒素、酸素、シリコンおよび水素の含有比率が上記の範囲内に含まれるものと
する。
酸化窒化アルミニウムとは、その組成として、窒素よりも酸素の含有量が多いものをいう
。また、窒化酸化アルミニウムとは、その組成として、酸素よりも窒素の含有量の多いも
のをいう。
「加熱により酸素放出する」とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓ
ｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析にて、酸素原子に換算したときの酸
素の放出量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０２０ａ
ｔｏｍｓ／ｃｍ３以上、さらに好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上であ
ることをいう。
ここで、ＴＤＳ分析による、酸素原子に換算したときの酸素の放出量の測定方法について
、以下に説明する。
ＴＤＳ分析したときの気体の放出量は、スペクトルの積分値に比例する。このため、絶縁
膜のスペクトルの積分値と、標準試料の基準値に対する比とにより、気体の放出量を計算
することができる。標準試料の基準値とは、所定の原子を含む試料の、スペクトルの積分
値に対する原子の密度の割合である。
例えば、標準試料である所定の密度の水素を含むシリコンウェハのＴＤＳ分析結果、およ
び絶縁膜のＴＤＳ分析結果から、絶縁膜の酸素分子の放出量（ＮＯ２）は、数式１で求め
ることができる。ここで、ＴＤＳ分析で得られる質量数３２で検出されるスペクトルの全
てが酸素分子由来と仮定する。質量数３２のものとしてＣＨ３ＯＨがあるが、存在する可
能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数１７の
酸素原子および質量数１８の酸素原子を含む酸素分子についても、自然界における存在比
率が極微量であるため考慮しない。
ＮＯ２＝ＮＨ２／ＳＨ２×ＳＯ２×α （数式１）
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試
料をＴＤＳ分析したときのスペクトルの積分値である。ここで、標準試料の基準値を、Ｎ
Ｈ２／ＳＨ２とする。ＳＯ２は、絶縁膜をＴＤＳ分析したときのスペクトルの積分値であ
る。αは、ＴＤＳ分析におけるスペクトル強度に影響する係数である。数式１の詳細に関
しては、特開平６−２７５６９７公報を参照する。なお、上記絶縁膜の酸素の放出量は、
電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料と
して１×１０１６ａｔｏｍｓ／ｃｍ３の水素原子を含むシリコンウェハを用いて測定した
。
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原
子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分
子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量につ
いても見積もることができる。
なお、ＮＯ２は酸素分子の放出量である。絶縁膜においては、酸素原子に換算したときの
酸素の放出量は、酸素分子の放出量の２倍となる。
上記構成において、加熱により酸素放出する絶縁膜は、酸素が過剰な酸化シリコン（Ｓｉ
ＯＸ（Ｘ＞２））であってもよい。酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））と
は、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むものをいう。単位体
積当たりのシリコン原子数および酸素原子数は、ラザフォード後方散乱法により測定した
値である。
スパッタリング法を用いて加熱により酸素放出する絶縁膜を成膜するには、成膜ガスとし
て、酸素と希ガスの混合ガスを用いる場合、希ガスに対して酸素の混合割合を高めるとよ
い。例えば、全ガス中の酸素の濃度を６％以上１００％以下にするとよい。好ましくは酸
化物ターゲットを用いる。
基板１００上に下地絶縁膜１０２を成膜した後、図１の工程Ｓ５０７で示すように、搬送
室１３と成膜室１０ｃの間のゲートバルブを開放し、基板１００を搬送室１３へ第２の搬
送ロボットで搬送した後、該ゲートバルブを閉じる。
図示しないが、この後、搬送室１３と真空状態の基板処理室１５の間のゲートバルブを開
放し、基板１００を基板処理室１５へ第２の搬送ロボットで搬送した後、該ゲートバルブ
を閉じ、その後、基板１００を熱処理してもよい。該熱処理は、不活性雰囲気、減圧雰囲
気または乾燥空気雰囲気において１５０℃以上２８０℃以下、好ましくは２００℃以上２
５０℃以下で行う。これにより、基板１００および下地絶縁膜１０２から水素を除去する
ことができる。なお、下地絶縁膜１０２から水素を除去するが、酸素を極力放出させない
温度であることが好ましい。基板１００を熱処理した後、搬送室１３と基板処理室１５の
間のゲートバルブを開放し、基板１００を搬送室１３へ第２の搬送ロボットで搬送した後
、該ゲートバルブを閉じる。
基板１００を搬送室１３に導入した後、図１の工程Ｓ５０８で示すように、搬送室１３と
真空状態の成膜室１０ａの間のゲートバルブを開放し、基板１００を成膜室１０ａへ第２
の搬送ロボットで搬送した後、該ゲートバルブを閉じる。
基板１００を成膜室１０ａに導入した後、下地絶縁膜１０２上に酸化物半導体膜１０６を
３ｎｍ以上５０ｎｍ以下の厚さで成膜する（図２（Ｃ）参照。）。酸化物半導体膜１０６
は、スパッタリング法、ＭＢＥ法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法などの成膜
方法で成膜する。
酸化物半導体膜１０６に用いる材料としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ
−Ｚｎ−Ｏ系の材料や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｉｎ−
Ｓｎ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材
料、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の材料や、二元系金属酸化
物であるＩｎ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｚｎ−Ｏ系の材料、
Ｚｎ−Ｍｇ−Ｏ系の材料、Ｓｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｇ
ａ−Ｏ系の材料や、Ｉｎ−Ｏ系の材料、Ｓｎ−Ｏ系の材料、Ｚｎ−Ｏ系の材料などを用い
てもよい。また、上記の材料に酸化シリコンを含ませてもよい。ここで、例えば、Ｉｎ−
Ｇａ−Ｚｎ−Ｏ系の材料は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有
する酸化物、という意味であり、その組成比は特に問わない。また、ＩｎとＧａとＺｎ以
外の元素を含んでいてもよい。
また、酸化物半導体膜１０６は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される
材料を用いた薄膜により形成してもよい。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏか
ら選ばれた一または複数の金属元素を示す。例えば、Ｍとして、Ｇａ、ＧａおよびＡｌ、
ＧａおよびＭｎまたはＧａおよびＣｏなどを用いてもよい。
アルカリ金属、およびアルカリ土類金属は酸化物半導体にとっては悪性の不純物であり、
少ないほうがよい。Ｎａは５×１０１６ｃｍ−３以下、好ましくは１×１０１６ｃｍ−３
以下、さらに好ましくは１×１０１５ｃｍ−３以下とする。また、Ｌｉは５×１０１５ｃ
ｍ−３以下、好ましくは１×１０１５ｃｍ−３以下とする。また、Ｋは５×１０１５ｃｍ
−３以下、好ましくは１×１０１５ｃｍ−３以下とする。特にアルカリ金属のうち、ナト
リウムは酸化物半導体に接する絶縁膜が酸化物であった場合、絶縁膜中に拡散し、Ｎａ＋
となる。また、酸化物半導体内において、金属と酸素の結合を分断し、または結合中に割
り込む。その結果、トランジスタ特性の劣化（例えば、ノーマリオン化（しきい値電圧の
マイナスシフト）、電界効果移動度の低下等）をもたらす。加えて、特性のばらつきの原
因ともなる。このような問題は、特に酸化物半導体中の水素の濃度が十分に低い場合にお
いて顕著となる。したがって、酸化物半導体中の水素の濃度が５×１０１９ｃｍ−３以下
、特に５×１０１８ｃｍ−３以下である場合には、アルカリ金属の濃度を上記の値にする
ことが強く求められる。
本実施の形態では、酸化物半導体膜を、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物ターゲットを用
いたスパッタリング法によって成膜する。
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物ターゲットとしては、例えば、組成比として、Ｉｎ２Ｏ
３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の酸化物ターゲットを用いる。なお
、ターゲットの材料および組成を上述したものに限定する必要はない。例えば、Ｉｎ２Ｏ
３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の組成比の酸化物ターゲットを用い
ることもできる。
酸化物ターゲットの相対密度は、９０％以上１００％以下、好ましくは９５％以上９９．
９％以下とする。相対密度の高い酸化物ターゲットを用いることによって、成膜する酸化
物半導体膜を緻密な膜とすることができるためである。
例えば、酸化物半導体膜は、次のように成膜する。ただし、次の方法に限定されるわけで
はない。
成膜条件の一例として、基板とターゲットとの間の距離を６０ｍｍ、圧力を０．４Ｐａ、
直流（ＤＣ）電源を０．５ｋＷ、成膜雰囲気をアルゴンと酸素の混合雰囲気（酸素流量比
率３３％）とする。なお、パルスＤＣスパッタリング法を用いると、成膜時に発生する粉
状物質（パーティクル、ごみともいう）が軽減でき、厚さの分布も均一となるため好まし
い。
基板１００上に酸化物半導体膜１０６を成膜した後、図１の工程Ｓ５０９で示すように、
搬送室１３と成膜室１０ａの間のゲートバルブを開放し、基板１００を搬送室１３へ第２
の搬送ロボットで搬送した後、該ゲートバルブを閉じる。
基板１００を搬送室１３に導入した後、図１の工程Ｓ５１０で示すように、搬送室１３と
真空状態の基板処理室１５の間のゲートバルブを開放し、基板１００を基板処理室１５へ
第２の搬送ロボットで搬送した後、該ゲートバルブを閉じる。
基板１００を基板処理室１５に導入した後、基板１００を熱処理またはプラズマ処理する
。熱処理またはプラズマ処理することによって、酸化物半導体膜１０６を脱水化または脱
水素化処理できる。熱処理の温度は１５０℃以上基板の歪み点未満、好ましくは２５０℃
以上４７０℃以下、とし、酸化性雰囲気、不活性雰囲気、減圧雰囲気または乾燥空気雰囲
気で行う。このとき、酸化物半導体膜１０６中から水素を除去すると同時に下地絶縁膜１
０２から酸化物半導体膜１０６に酸素を供給してもよい。なお、該熱処理は、図１の工程
Ｓ５０７および図１の工程Ｓ５０８の間に行う熱処理よりも５℃以上高い温度で行うと好
ましい。このような温度範囲とすることで、下地絶縁膜１０２から酸化物半導体膜１０６
へ効率よく酸素を供給することができる。
なお、酸化性雰囲気とは酸化性ガスを含む雰囲気をいう。酸化性ガスとは、酸素、オゾン
または亜酸化窒素などであって、水、水素などが含まれないことが好ましい。例えば、熱
処理装置に導入する酸素、オゾン、亜酸化窒素の純度を、８Ｎ（９９．９９９９９９％）
以上、好ましくは９Ｎ（９９．９９９９９９９％）以上とする。酸化性雰囲気には、酸化
性ガスを不活性ガスと混合して用いてもよく、酸化性ガスが少なくとも１０ｐｐｍ以上含
まれるものとする。
酸化物半導体膜１０６を脱水化または脱水素化処理した後、図１の工程Ｓ５１１で示すよ
うに、搬送室１３と基板処理室１５の間のゲートバルブを開放し、基板１００を搬送室１
３へ第２の搬送ロボットで搬送した後、該ゲートバルブを閉じる。
基板１００を搬送室１３に導入した後、図１の工程Ｓ５１２で示すように、搬送室１３と
真空状態の成膜室１０ｂの間のゲートバルブを開放し、基板１００を成膜室１０ｂへ第２
の搬送ロボットで搬送した後、該ゲートバルブを閉じる。
基板１００を成膜室１０ｂに導入した後、酸化物半導体膜１０６上に酸化物導電膜１２８
を３ｎｍ以上３０ｎｍ以下の厚さで成膜する（図２（Ｄ）参照。）。酸化物導電膜１２８
は、スパッタリング法、ＭＢＥ法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法などの成膜
方法で成膜する。
酸化物導電膜を酸化物半導体膜１０６と後に形成するソース電極１０８ａ、ドレイン電極
１０８ｂとの間に設けることで、ソース領域およびドレイン領域と酸化物半導体膜１０６
のコンタクト抵抗を低くすることができ、トランジスタを高速動作させることができる。
酸化物導電膜は、酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（Ｚ
ｎＯ）、インジウムスズ酸化物（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、インジウ
ム亜鉛酸化物（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含
ませたものを用いることができる。
また、酸化物導電膜は、酸化物半導体膜１０６に窒素を注入することで設けてもよい。ま
たは、酸化物半導体膜１０６と同様の材料をターゲットに用いて、成膜ガスに窒素を含む
スパッタリング法によって成膜しても構わない。
なお、図１に示した基板の経路は、必ずしも全ての工程を経なくてはならないわけではな
い。例えば、図１の工程Ｓ５０４、図１の工程Ｓ５１０および図１の工程Ｓ５１２のいず
れか一以上を省略しても構わない。その場合、以降の工程も適宜変更してよい。
以上の工程を大気に暴露することなく行う。
なお、図１のフローに示さないが、酸化物導電膜１２８を成膜した後、基板１００を搬送
室１３およびロードロック室１２ｂを介して、基板供給室１１にあるカセットポート１４
に戻せばよい。
続いて、図４を用いて、以降のトランジスタ作製工程について説明する。
図２（Ｄ）において、酸化物導電膜１２８上にフォトリソグラフィ工程によってレジスト
マスクを形成し、酸化物半導体膜１０６および酸化物導電膜１２８を島状に加工した後、
該レジストマスクを除去する（図４（Ａ）参照。）。
次に、島状の酸化物半導体膜１０６および酸化物導電膜１２８を覆う導電膜を１５ｎｍ以
上７００ｎｍ以下の厚さで成膜し、フォトリソグラフィ工程によってレジストマスクを形
成し、導電膜を加工してソース電極１０８ａおよびドレイン電極１０８ｂを形成する。こ
の際、酸化物導電膜１２８も同時に加工し、該レジストマスクを除去する（図４（Ｂ）参
照。）。なお、図示しないが、酸化物導電膜１２８を加工する際に、酸化物半導体膜１０
６の一部がソース電極１０８ａおよびドレイン電極１０８ｂの間の領域でエッチングされ
ることがある。その場合、酸化物半導体膜１０６がソース電極１０８ａおよびドレイン電
極１０８ｂの間の領域で消失しないように加工条件を決めるとよい。
ソース電極１０８ａおよびドレイン電極１０８ｂとなる導電膜としては、例えば、Ａｌ、
Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、ＭｏおよびＷから選ばれた元素を含む金属膜または上述した元
素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜な
ど）を用いることができる。また、Ａｌ、Ｃｕなどの金属膜の下側および上側の一方また
は双方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜またはこれらの金属窒化物膜（窒化チタン膜
、窒化モリブデン膜、窒化タングステン膜など）を積層させた構成を用いてもよい。なお
、ソース電極１０８ａおよびドレイン電極１０８ｂとなる導電膜を、図３に示すマルチチ
ャンバーの成膜装置を用いて成膜してもよい。
導電膜の加工は、レジストマスクを用いたエッチングによって行うことができる。当該エ
ッチングに用いるレジストマスク形成時の露光には、紫外線やＫｒＦレーザ光やＡｒＦレ
ーザ光などを用いるとよい。
なお、チャネル長Ｌ＝２５ｎｍ未満となるように露光を行う場合には、例えば、数ｎｍ〜
数十ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用
いて、レジストマスク形成時の露光を行うとよい。超紫外線による露光は、解像度が高く
焦点深度も大きい。したがって、後に形成されるトランジスタのチャネル長Ｌを短くする
ことが可能であり、回路の動作を速くすることができる。
また、いわゆる多階調マスクによって形成されたレジストマスクを用いてエッチングを行
ってもよい。多階調マスクを用いて形成されたレジストマスクは、複数の厚さを有する形
状となり、アッシングによってさらに形状を変形させることができるため、異なるパター
ンに加工する複数のエッチング工程に用いることが可能である。このため、一枚の多階調
マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形
成することができる。つまり、工程の簡略化が可能となる。
次に、ソース電極１０８ａおよびドレイン電極１０８ｂを覆い、下地絶縁膜１０２、酸化
物半導体膜１０６および酸化物導電膜１２８と一部が接するゲート絶縁膜１１２を成膜す
る（図４（Ｃ）参照。）。
なお、ゲート絶縁膜１１２の成膜直前に、酸化性ガスを用いたプラズマ処理を行い、露出
している酸化物半導体膜１０６の表面を酸化し、酸素欠損を埋めてもよい。プラズマ処理
を行った場合、当該プラズマ処理に続けて大気に触れさせることなく、酸化物半導体膜１
０６の一部に接するゲート絶縁膜１１２を成膜することが好ましい。ゲート絶縁膜１１２
を、図３に示すマルチチャンバーの成膜装置を用いて成膜すればよい。
ゲート絶縁膜１１２は、下地絶縁膜１０２と同様の構成としてもよく、加熱により酸素放
出する絶縁膜であることが好ましい。このとき、トランジスタのゲート絶縁膜として機能
することを考慮して、酸化イットリウム、酸化ジルコニウム、酸化ハフニウムまたは酸化
アルミニウムなどの比誘電率が高い材料を採用してもよい。また、ゲート耐圧や酸化物半
導体との界面状態などを考慮し、酸化シリコン、酸化窒化シリコンまたは窒化シリコンに
、酸化イットリウム、酸化ジルコニウム、酸化ハフニウムまたは酸化アルミニウムなどの
比誘電率の高い材料を積層してもよい。ゲート絶縁膜１１２の合計の膜厚は、好ましくは
１ｎｍ以上３００ｎｍ以下、より好ましくは５ｎｍ以上５０ｎｍ以下とする。ゲート絶縁
膜が厚いほど短チャネル効果が顕著となり、しきい値電圧がマイナスシフトしやすい傾向
となる。また、ゲート絶縁膜が５ｎｍ以下となるとトンネル電流によるリークが増大する
ことがわかっている。
次に、導電膜を成膜する。該導電膜をフォトリソグラフィ工程によって形成したレジスト
マスクを用いて加工してゲート電極１１４を形成し、該レジストマスクを除去する（図４
（Ｄ）参照。）。ゲート電極１１４は、モリブデン、チタン、タンタル、タングステン、
アルミニウム、銅、ネオジム、スカンジウムなどの金属材料、これらの窒化物、またはこ
れらを主成分とする合金材料を用いて形成することができる。なお、ゲート電極１１４は
、単層構造としてもよいし、積層構造としてもよい。また、導電膜にＡｌを含む材料を用
いる場合には、以後の工程におけるプロセス最高温度を３８０℃以下とすることが好まし
く、特に好ましくは３５０℃以下とする。また、導電膜にＣｕを用いる場合も、マイグレ
ーションによる不良やＣｕ元素の拡散を防ぐため、Ｍｏ、Ｔｉ、Ｗなどの、Ｃｕよりも融
点の高い金属材料を積層することが好ましい。また、導電膜にＣｕを含む材料を用いる場
合には、以後の工程におけるプロセス最高温度を４５０℃以下とすることが好ましい。ゲ
ート電極１１４となる導電膜を、図３に示すマルチチャンバーの成膜装置で成膜してもよ
い。
なお、酸化物半導体膜１０６へのプラズマ処理乃至ゲート電極１１４となる導電膜の成膜
までを、大気に暴露せずに行うと好ましい。より好ましくは、図３のマルチチャンバーの
成膜装置を用いる。大気に暴露しないことで、膜中および膜と膜との界面の水素を排除す
ることができる。
以上の工程でトランジスタ１５０が作製される。
なお、トランジスタ１５０の上面図および断面図を図５に示す。
図５（Ｂ）は、図５（Ａ）のＡ−Ｂ断面における断面図である。図５（Ｃ）は、図５（Ａ
）のＣ−Ｄ断面における断面図である。なお、図５（Ａ）では、煩雑になることを避ける
ため、トランジスタ１５０の構成要素の一部（例えば、ゲート絶縁膜１１２など）を省略
している。
本実施の形態を用いることによって、膜中および膜と膜との界面の水素を排除することが
でき、しきい値電圧のばらつきの少ない、安定した電気特性を有するトランジスタが提供
される。また、酸化物半導体膜に接する膜中の水素を低減できるため、酸化物半導体膜へ
の水素の混入を抑制できる。そのため、電気特性が良好で信頼性の高いトランジスタを有
する半導体装置が提供される。
また、マルチチャンバーの成膜装置を用いることで、トランジスタを作製するために必要
な装置を少なくすることができる。
（実施の形態２）
本実施の形態では、膜中および膜と膜との界面への水素の混入が少ないボトムゲートトッ
プコンタクト構造の酸化物半導体を用いたトランジスタの作製方法について説明する。
図６はマルチチャンバーの成膜装置における基板の経路を示すフロー図である。図７は図
６の作製フローと対応した断面図である。マルチチャンバーの成膜装置は実施の形態１と
同様の成膜装置を用いる。
まず、図６の工程Ｓ６０１で示すように、基板２００を基板供給室１１内のカセットポー
ト１４にセットする。
次に、図６の工程Ｓ６０２で示すように、大気圧状態にしたロードロック室１２ａのゲー
トバルブを開放し、カセットポート１４から基板２００をロードロック室１２ａへ第１の
搬送ロボットで搬送した後、該ゲートバルブを閉じる。
基板２００をロードロック室１２ａに導入した後、ロードロック室１２ａを排気し、真空
状態にする。図６の工程Ｓ６０３で示すように、真空状態のロードロック室１２ａと真空
状態の搬送室１３の間のゲートバルブを開放し、基板２００を搬送室１３へ第２の搬送ロ
ボットで搬送した後、該ゲートバルブを閉じる。
基板２００を搬送室１３に導入した後、図６の工程Ｓ６０４で示すように、搬送室１３と
真空状態の基板処理室１５の間のゲートバルブを開放し、基板２００を基板処理室１５へ
第２の搬送ロボットで搬送した後、該ゲートバルブを閉じる。
基板２００を基板処理室１５に導入した後、基板２００を熱処理またはプラズマ処理する
（図７（Ａ）参照。）。熱処理およびプラズマ処理は、実施の形態１と同様の方法で行え
ばよい。
基板２００を脱水化または脱水素化処理した後、図６の工程Ｓ６０５で示すように、搬送
室１３と基板処理室１５の間のゲートバルブを開放し、基板２００を搬送室１３へ第２の
搬送ロボットで搬送した後、該ゲートバルブを閉じる。
基板２００を搬送室１３に導入した後、図６の工程Ｓ６０６で示すように、搬送室１３と
真空状態の成膜室１０ｃの間のゲートバルブを開放し、基板２００を成膜室１０ｃへ第２
の搬送ロボットで搬送した後、該ゲートバルブを閉じる。
基板２００を成膜室１０ｃに導入した後、基板２００上に下地絶縁膜２０２を成膜する（
図７（Ｂ）参照。）。下地絶縁膜２０２は、下地絶縁膜１０２と同様の構成にすればよい
。
基板２００上に下地絶縁膜２０２を成膜した後、図６の工程Ｓ６０７で示すように、搬送
室１３と成膜室１０ｃの間のゲートバルブを開放し、基板２００を搬送室１３へ第２の搬
送ロボットで搬送した後、該ゲートバルブを閉じる。
基板２００を搬送室１３に導入した後、図６の工程Ｓ６０８で示すように、搬送室１３と
真空状態の成膜室１０ａの間のゲートバルブを開放し、基板２００を成膜室１０ａへ第２
の搬送ロボットで搬送した後、該ゲートバルブを閉じる。
基板２００を成膜室１０ａに導入した後、基板２００上に導電膜２１３を成膜する（図７
（Ｃ）参照。）。導電膜２１３は、ゲート電極１１４となる導電膜と同様の構成にすれば
よい。
なお、図６に示した基板の経路は、必ずしも全ての工程を経なくてはならないわけではな
い。例えば、図６の工程Ｓ６０４を省略しても構わない。その場合、以下の工程も適宜変
更してよい。
以上の工程を大気に暴露することなく行う。
なお、図６のフローに示さないが、導電膜を成膜した後、基板２００を搬送室１３および
ロードロック室１２ｂを介して、基板供給室１１にあるカセットポート１４に戻せばよい
。
または、下地絶縁膜２０２を成膜した後で、基板２００を基板処理室１５に搬送し、該基
板２００をプラズマ処理または熱処理し、続いて基板２００を搬送室１３を介して成膜室
１０ｂに搬送し、絶縁膜を成膜してもよい。該絶縁膜は、窒化シリコン膜、窒化酸化シリ
コン膜、酸化ガリウム膜、酸化ガリウムアルミニウム膜、酸化アルミニウム膜、酸化窒化
アルミニウム膜、窒化酸化アルミニウム膜または窒化アルミニウム膜で構成する。その後
、搬送室１３を介して成膜室１０ａに基板２００を搬送し、導電膜２１３を成膜する。な
お、以上の工程を大気に暴露することなく行う。こうすることで、より膜中および膜と膜
との界面に存在する水素を排除することができる。
続いて、図８および図９を用いて、図７以降のトランジスタ作製工程について説明する。
まず、導電膜２１３上にフォトリソグラフィ工程によってレジストマスクを形成し、加工
して、ゲート電極２１４を形成する（図８（Ａ）参照。）。
次に、ゲート電極２１４を覆い、下地絶縁膜２０２と一部が接するゲート絶縁膜２１２を
成膜し、続いてゲート絶縁膜２１２上に酸化物半導体膜２０６を成膜する（図８（Ｂ）参
照。）。ゲート絶縁膜２１２および酸化物半導体膜２０６は、それぞれゲート絶縁膜１１
２および酸化物半導体膜１０６と同様の構成とすればよい。
次に、基板２００を熱処理またはプラズマ処理する。熱処理またはプラズマ処理すること
によって、酸化物半導体膜２０６を脱水化または脱水素化処理できる。熱処理の温度は１
５０℃以上基板の歪み点未満、好ましくは２５０℃以上４７０℃以下とし、酸化性雰囲気
、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気で行う。ゲート絶縁膜２１２に酸素放
出する絶縁膜を用いる場合、該熱処理によって、ゲート絶縁膜２１２から酸化物半導体膜
２０６に酸素を供給することができる。
次に、酸化物半導体膜２０６上に、酸化物導電膜２２８を成膜する（図８（Ｃ）参照。）
。酸化物導電膜２２８は酸化物導電膜１２８と同様の構成とすればよい。ただし、酸化物
導電膜２２８を設けない構成としても構わない。
ここで、ゲート絶縁膜２１２乃至酸化物導電膜２２８の成膜を大気に暴露することなく行
うことが好ましい。膜中および膜と膜との界面の水素を排除でき、トランジスタの電気特
性および信頼性を向上させることができる。なお、ゲート絶縁膜２１２乃至酸化物導電膜
２２８の成膜には、図３に示したマルチチャンバーの成膜装置を用いることができる。
次に、酸化物導電膜２２８上にフォトリソグラフィ工程によってレジストマスクを形成し
、酸化物導電膜２２８および酸化物半導体膜２０６を島状に加工する（図８（Ｄ）参照。
）。
次に、酸化物導電膜２２８、酸化物半導体膜２０６およびゲート絶縁膜２１２を覆う導電
膜を成膜し、該導電膜上にフォトリソグラフィ工程によってレジストマスクを形成し、加
工してソース電極２０８ａおよびドレイン電極２０８ｂを形成する。ここで、ソース電極
２０８ａおよびドレイン電極２０８ｂの間の酸化物導電膜２２８も同時に加工し、酸化物
半導体膜２０６の表面に接して、ソース電極およびドレイン電極の一部と接続するように
酸化物導電膜２２８を設ける（図８（Ｅ）参照。）。ソース電極２０８ａおよびドレイン
電極２０８ｂは、ソース電極１０８ａおよびドレイン電極１０８ｂと同様の構成とすれば
よい。
以上の工程によりボトムゲートトップコンタクト構造のトランジスタ２５０を作製するこ
とができる。
ここで、ソース電極２０８ａ、ドレイン電極２０８ｂ、酸化物導電膜２２８、酸化物半導
体膜２０６およびゲート絶縁膜２１２に対し、プラズマ処理または熱処理を行ってもよい
。例えば、逆スパッタ処理を行うことでソース電極２０８ａおよびドレイン電極２０８ｂ
の上端部が曲面を持ち、トランジスタ動作時の電界集中を緩和することができる。また、
酸化性雰囲気のプラズマ処理または熱処理によって、酸化物半導体膜２０６の膜中または
表面近くの欠陥を修復し、酸素欠損を低減できる。該熱処理は、２００℃以上５００℃以
下で行えばよい。
次に、ソース電極２０８ａおよびドレイン電極２０８ｂを覆い、酸化物導電膜２２８、酸
化物半導体膜２０６およびゲート絶縁膜２１２と一部が接する層間絶縁膜２１６を成膜し
、続いて層間絶縁膜２１６上に導電膜２２２を成膜する（図９（Ａ）参照。）。なお、層
間絶縁膜２１６は、下地絶縁膜２０２と同様の構成とすればよい。例えば、層間絶縁膜２
１６の一部を窒化シリコン膜、窒化酸化シリコン膜、酸化ガリウム膜、酸化ガリウムアル
ミニウム膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜ま
たは窒化アルミニウム膜とすることで、外部から入り込む水素を低減することができて好
ましい。導電膜２２２は、ゲート電極２１４または酸化物導電膜２２８と同様の材料を用
いればよい。なお、層間絶縁膜２１６を成膜した後、熱処理を酸化性雰囲気、不活性雰囲
気、減圧雰囲気または乾燥空気雰囲気で２５０℃以上３５０℃以下で行ってもよい。該熱
処理を行うことで、層間絶縁膜２１６に酸素放出する絶縁膜を用いる場合、層間絶縁膜２
１６から酸化物半導体膜２０６に酸素を供給することができる。また、供給された酸素は
、酸化物半導体膜２０６と層間絶縁膜２１６との界面またはその近傍の酸素欠損を低減し
、かつ層間絶縁膜２１６の一部を窒化シリコン膜、窒化酸化シリコン膜、酸化ガリウム膜
、酸化ガリウムアルミニウム膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸
化アルミニウム膜または窒化アルミニウム膜とすることによって、供給された酸素が外方
拡散することを防ぐことができる。即ち、酸化物半導体膜２０６およびその近傍に新たな
酸素欠損が生じにくいことにより、電気特性が良好で信頼性の高いトランジスタを作製す
ることができる。
ここで、ソース電極２０８ａ、ドレイン電極２０８ｂ、酸化物導電膜２２８、酸化物半導
体膜２０６およびゲート絶縁膜２１２に対するプラズマ処理または熱処理から導電膜２２
２の成膜までを大気に暴露せず行うと好ましい。膜中および膜と膜との界面の水素を排除
でき、トランジスタの電気特性および信頼性を向上させることができる。なお、図３に示
したマルチチャンバーの成膜装置を用いればよい。
次に、導電膜２２２上にフォトリソグラフィ工程によってレジストマスクを形成し、導電
膜２２２をバックゲート電極２２４に加工する（図９（Ｂ）参照。）。
以上の工程によりバックゲート電極を有するボトムゲートトップコンタクト構造のトラン
ジスタ２５２を作製することができる。
次に、バックゲート電極２２４および層間絶縁膜２１６を覆う保護絶縁膜２２６を成膜し
てもよい（図９（Ｃ）参照。）。保護絶縁膜２２６は、窒化シリコン膜、窒化酸化シリコ
ン膜または酸化アルミニウム膜を、スパッタリング法またはＣＶＤ法で成膜すればよい。
保護絶縁膜２２６を設けることで、トランジスタ２５２内へ外部からの水素の混入を抑制
できる。
本実施の形態を用いることによって、膜中および膜と膜との界面の水素を排除することが
でき、しきい値電圧のばらつきの少ない、安定した電気特性を有するトランジスタが提供
される。また、酸化物半導体膜に接する膜中の水素を低減できるため、酸化物半導体膜へ
の水素の混入を抑制できる。そのため、電気特性が良好で信頼性の高いトランジスタを有
する半導体装置が提供される。
また、マルチチャンバーの成膜装置を用いることで、トランジスタを作製するために必要
な装置を少なくすることができる。
（実施の形態３）
本実施の形態では、実施の形態２とは異なる膜中および膜と膜との界面への水素の混入が
少ないボトムゲートトップコンタクト構造の酸化物半導体を用いたトランジスタの作製方
法について図１０を用いて説明する。なお、図６のフローおよび図７までは、実施の形態
２と同様の作製工程である。
図１０（Ａ）および図１０（Ｂ）までの作製工程は、図８（Ａ）および図８（Ｂ）までの
作製工程と同様である。
酸化物半導体膜２０６の成膜後、基板２００を熱処理またはプラズマ処理する。熱処理ま
たはプラズマ処理することによって、酸化物半導体膜２０６を脱水化または脱水素化処理
できる。熱処理の温度は１５０℃以上基板の歪み点未満、好ましくは２５０℃以上４７０
℃以下とし、酸化性雰囲気、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気で行う。
次に、酸化物半導体膜２０６上に、酸化物導電膜３２８および導電膜３０８を成膜する（
図１０（Ｃ）参照。）。酸化物導電膜３２８は酸化物導電膜１２８と同様の構成とすれば
よい。なお、酸化物導電膜３２８を設けない構成としても構わない。また、導電膜３０８
は、後に加工してソース電極３０８ａおよびドレイン電極３０８ｂとなる。導電膜３０８
は、ソース電極１０８ａおよびドレイン電極１０８ｂとなる導電膜と同様の構成とすれば
よい。
ここで、ゲート絶縁膜２１２の成膜から導電膜３０８の成膜までを大気に暴露することな
く行うことが好ましい。なお、ゲート絶縁膜２１２の成膜から導電膜３０８の成膜までの
工程には、図３に示したマルチチャンバーの成膜装置を用いることができる。
次に、導電膜３０８上にフォトリソグラフィ工程によってレジストマスクを形成し、導電
膜３０８、酸化物導電膜３２８および酸化物半導体膜２０６を加工する（図１０（Ｄ）参
照。）。
次に、導電膜３０８、酸化物導電膜３２８、酸化物半導体膜２０６および基板２００を覆
うレジストを塗布し、フォトリソグラフィ工程によってレジストマスクを形成し、導電膜
３０８および酸化物導電膜３２８を加工してソース電極３０８ａおよびドレイン電極３０
８ｂを形成する。このとき、酸化物導電膜３２８は、ソース電極３０８ａおよび酸化物半
導体膜２０６の間、ならびにドレイン電極３０８ｂおよび酸化物半導体膜２０６の間に設
けられる（図１０（Ｅ）参照。）。図示しないが、ソース電極３０８ａおよびドレイン電
極３０８ｂの間の酸化物半導体膜２０６の一部がエッチングされていても構わない。
以上の工程によりボトムゲートトップコンタクト構造のトランジスタ３５０を作製するこ
とができる。
以降、トランジスタ２５２と同様に、層間絶縁膜、バックゲート電極、保護絶縁膜を形成
しても構わない。なお、層間絶縁膜の成膜前に露出した酸化物半導体膜２０６に対し、酸
化性雰囲気、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気において、２００℃以上５
００℃以下で熱処理を行ってもよい。その後、大気に暴露することなく層間絶縁膜を成膜
する。
本実施の形態を用いることで、ゲート絶縁膜２１２乃至導電膜３０８の成膜までを大気に
暴露せずに行うことができるため、膜中および膜と膜との界面の水素を排除でき、実施の
形態２よりも、さらにトランジスタの電気特性および信頼性を向上させることができる。
また、マルチチャンバーの成膜装置を用いることで、トランジスタを作製するために必要
な装置を少なくすることができる。
（実施の形態４）
本実施の形態では、酸素放出する絶縁膜の形成方法について図２および図１８を用いて説
明する。
図１８は、図３の成膜装置にイオン注入室１７を設けた構成である。
イオン注入室１７では、イオンドーピングまたはイオンインプランテーションを行うこと
ができる。
なお、本実施の形態において、成膜、イオン注入、および熱処理またはプラズマ処理は、
可能な限り真空状態のまま連続で行う。以下に図１８の成膜装置を用いて酸素放出する絶
縁膜を形成する方法を説明する。
まず、基板１００をロードロック室１２ａに導入する。次に、基板処理室１５に移動させ
、基板処理室１５で基板１００に吸着している水素を第１の熱処理またはプラズマ処理な
どで除去する。ここで、第１の熱処理は、不活性雰囲気、減圧雰囲気または乾燥空気雰囲
気にて、１００℃以上基板の歪み点未満で行う。また、プラズマ処理は、希ガス、酸素、
窒素または酸化窒素（亜酸化窒素、一酸化窒素、亜酸化窒素など）を用いる。その後、成
膜室１０ａに基板１００を移動させ、厚さ５０ｎｍ以上５００ｎｍ以下、好ましくは２０
０ｎｍ以上４００ｎｍ以下の下地絶縁膜１０２をスパッタリング法によって成膜する（図
２（Ｂ）参照。）。その後、下地絶縁膜１０２に対し、イオンドーピング法またはイオン
インプランテーション法によって質量数が１６の酸素（１６Ｏ）、質量数が１８の酸素（
１８Ｏ）または１６Ｏと１８Ｏの両方を注入する。このとき、イオンドーピング法を用い
ると、下地絶縁膜１０２中に水素を同時に注入してしまう。そのため、イオンインプラン
テーション法を用いることが好ましい。その後、基板処理室１５に基板１００を移動させ
、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気において１５０℃以上２８０℃以下、
好ましくは２００℃以上２５０℃以下で第２の熱処理を行ってもよい。第２の熱処理によ
って、基板１００および下地絶縁膜１０２から水素を除去することができる。なお、第２
の熱処理は、下地絶縁膜１０２から水素を除去するが、酸素を極力放出させない温度で行
う。そして、成膜室１０ｂに基板１００を移動させ、酸化物半導体膜１０６をスパッタリ
ング法によって成膜する（図２（Ｃ）参照。）。その後、基板処理室１５に基板１００を
移動させ、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気において２５０℃以上４７０
℃以下で第３の熱処理を行い、酸化物半導体膜中から水素を除去すると同時に下地絶縁膜
１０２から酸化物半導体膜に酸素を供給してもよい。なお、第３の熱処理は、第２の熱処
理よりも５℃以上高い温度で行う。このように、図１８の成膜装置を用いることによって
成膜時に水素の混入が少ない作製プロセスを進めることができる。
この後、実施の形態１などを参酌し、電気特性のばらつきの少ない酸化物半導体を用いた
半導体装置を提供することができる。また、信頼性の高い半導体装置を提供することがで
きる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、フォトマスク数およびフォトリソグラフィ工程数を削減した液晶表示
装置の画素に用いるトランジスタの作製方法について、図１１乃至図１３を用いて説明す
る。
図１１は、画素４４２の回路構成を示している。画素４４２は、トランジスタ４５０と、
液晶素子４４６と、容量素子４４８を有している。トランジスタ４５０のゲート電極は配
線４４４に電気的に接続され、トランジスタ４５０のソース電極またはドレイン電極の一
方は配線４４０に電気的に接続されている。また、トランジスタ４５０のソース電極また
はドレイン電極の他方は、液晶素子４４６の一方の電極と、容量素子４４８の一方の電極
に電気的に接続されている。液晶素子４４６の他方の電極と、容量素子４４８の他方の電
極は、電極４４５に電気的に接続されている。電極４４５の電位は、０Ｖや、ＧＮＤや、
共通電位などの固定電位としておけばよい。
トランジスタ４５０は、液晶素子４４６に配線４４０から供給される画像信号を入力させ
るか否かを選択する機能を有する。配線４４４にトランジスタ４５０をオン状態とする信
号が供給されると、トランジスタ４５０を介して配線４４０の画像信号が液晶素子４４６
に供給される。液晶素子４４６は、供給される画像信号（電位）に応じて、光の透過率が
制御される。容量素子４４８は、液晶素子４４６に供給された電位を保持するための保持
容量（Ｃｓ容量ともいう）としての機能を有する。容量素子４４８は、必ずしも設ける必
要はないが、容量素子４４８を設けることにより、トランジスタ４５０がオフ状態の時に
ソース電極とドレイン電極間に流れる電流（オフ電流）に起因する、液晶素子４４６に印
加された電位の変動を抑制することができる。
また、トランジスタ４５０のチャネルが形成される半導体に酸化物半導体を用いる。エネ
ルギーギャップが３．０ｅＶ以上の酸化物半導体は、酸化物半導体を適切な条件で加工し
て得られたトランジスタにおいては、オフ電流を使用時の温度条件下（例えば、２５℃）
において、１００ｚＡ（１×１０−１９Ａ／μｍ）以下、もしくは１０ｚＡ（１×１０−
２０Ａ／μｍ）以下、さらには１ｚＡ（１×１０−２１Ａ／μｍ）以下とすることができ
る。このため、容量素子４４８を設けなくても液晶素子４４６に印加された電位の保持が
可能となる。また、消費電力の小さい液晶表示装置を実現することができる。
次に、図１１で示した画素４４２の構成例について、図１２を用いて説明する。図１２（
Ａ）は、画素４４２の平面構成を示す上面図であり、図１２（Ｂ）は、トランジスタ４５
０の積層構成を示す断面図である。なお、図１２（Ｂ）におけるＡ１−Ａ２は、図１２（
Ａ）におけるＡ１−Ａ２断面に相当する。
本実施の形態に示すトランジスタ４５０は、ドレイン電極４０８ｂを、Ｕ字型（Ｃ字型、
コの字型、または馬蹄型）のソース電極４０８ａで囲む形状としている。このような形状
とすることで、トランジスタの面積が小さくても、十分なチャネル幅を確保でき、トラン
ジスタのオン電流を大きくすることができる。
また、画素電極４３１と電気的に接続するドレイン電極４０８ｂと、ゲート電極４１４の
間に生じる寄生容量が大きいと、フィードスルーの影響を受けやすくなるため、液晶素子
４４６に供給された電位が正確に保持できず、表示品位悪化の要因となる。本実施の形態
に示すように、ソース電極４０８ａをＵ字型としてドレイン電極４０８ｂを囲む形状とす
ることで、十分なチャネル幅を確保しつつ、ドレイン電極４０８ｂとゲート電極４１４間
に生じる寄生容量を小さくすることができるため、液晶表示装置の表示品位を向上させる
ことができる。
Ａ１−Ａ２断面において、基板４００上に下地絶縁膜４０２が形成され、下地絶縁膜４０
２上にゲート電極４１４が形成されている。また、ゲート電極４１４上に、ゲート絶縁膜
４１２と酸化物半導体膜４０６が形成されている。また、酸化物半導体膜４０６上にソー
ス電極４０８ａおよびドレイン電極４０８ｂが形成されている。また、酸化物半導体膜４
０６の一部に接し、ソース電極４０８ａおよびドレイン電極４０８ｂ上に層間絶縁膜４１
６が形成されている。層間絶縁膜４１６上には画素電極４３１が形成され、層間絶縁膜４
１６に形成されたコンタクトホール４１５を介してドレイン電極４０８ｂに電気的に接続
されている。
また、ゲート絶縁膜４１２と、酸化物半導体膜４０６と、層間絶縁膜４１６の一部が除去
され、画素電極４３１が、ゲート絶縁膜４１２と、酸化物半導体膜４０６と、層間絶縁膜
４１６の側面に接して形成されている。本実施の形態では酸化物半導体膜４０６にｉ型化
（真性化）または実質的にｉ型化された酸化物半導体を用いる。ｉ型化または実質的にｉ
型化された酸化物半導体は、ほぼ絶縁物とみなすことができるため、画素電極４３１と酸
化物半導体膜４０６の端部が接しても、漏れ電流等の問題は生じない。
続いて、図１２を用いて説明した液晶表示装置の画素部の作製方法について、図１３を用
いて説明する。
まず、基板４００上に下地絶縁膜４０２を成膜する。基板４００および下地絶縁膜４０２
は、それぞれ基板１００および下地絶縁膜１０２と同様の構成とすればよい。
次に、下地絶縁膜４０２上に導電膜を形成し、フォトリソグラフィ工程によりレジストマ
スクを形成し、導電膜を加工してゲート電極４１４を形成する（図１３（Ａ）参照。）。
なお、図示しないが、容量配線４４７、配線４４４も同時に形成する。ゲート電極４１４
はゲート電極１１４と同様の構成とすればよい。
導電膜の材料は、実施の形態１に示すゲート電極１１４と同様の構成とすればよい。
次に、ゲート電極４１４上にゲート絶縁膜４１２を成膜する。ゲート絶縁膜４１２はゲー
ト絶縁膜１１２と同様の構成とすればよい。
また、ゲート絶縁膜４１２は保護層としても機能する。Ｃｕを含むゲート電極４１４を、
窒化シリコンを含む絶縁膜で覆う構成とすることで、ゲート電極４１４からのＣｕ拡散を
防ぐことができる。
次に、ゲート絶縁膜４１２上に酸化物半導体膜４０６を成膜する。酸化物半導体膜４０６
は酸化物半導体膜１０６と同様の構成とすればよい。
酸化物半導体膜４０６の成膜後に、基板４００をプラズマ処理または熱処理してもよい。
基板４００をプラズマ処理または熱処理することで、酸化物半導体膜４０６中の水素を排
除することができるため好ましい。プラズマ処理は酸化性雰囲気で行うことが好ましい。
または、熱処理は不活性雰囲気、減圧雰囲気または酸化性雰囲気で行う。熱処理の温度は
、１００℃以上４００℃以下とする。好ましくは２００℃以上３５０℃以下、さらに好ま
しくは２５０℃以上３００℃以下とする。
次に、酸化物半導体膜４０６上に導電膜４０８を成膜する（図１３（Ｂ）参照。）。導電
膜４０８はソース電極１０８ａおよびドレイン電極１０８ｂとなる導電膜と同様の構成と
すればよい。
ここで、酸化物半導体膜４０６の成膜から導電膜４０８の成膜までを大気に暴露せず行う
。大気に暴露しないことで、膜中および膜と膜との界面の水素を排除することができる。
なお、酸化物半導体膜４０６の成膜から導電膜４０８の成膜までを、図３に示すマルチチ
ャンバーの成膜装置を用いて行ってもよい。
次に、導電膜４０８上にフォトリソグラフィ工程によりレジストマスクを形成し、導電膜
４０８を加工して、ソース電極４０８ａおよびドレイン電極４０８ｂを形成する。図示し
ないが、配線４４０も同時に形成する（図１３（Ｃ）参照。）。
次に、ソース電極４０８ａおよびドレイン電極４０８ｂ上に層間絶縁膜４１６を形成する
（図１３（Ｄ）参照）。層間絶縁膜４１６は層間絶縁膜２１６と同様の構成とすればよい
。
次に、層間絶縁膜４１６上にフォトリソグラフィ工程によりレジストマスクを形成し、層
間絶縁膜４１６、酸化物半導体膜４０６およびゲート絶縁膜４１２を加工する。この時、
ドレイン電極４０８ｂ上では、層間絶縁膜４１６のみが除去され、コンタクトホール４１
５を形成する（図１３（Ｅ）参照）。
この時、画素開口部（画素のうち、配線やトランジスタが設けられていない部分）の層間
絶縁膜４１６、酸化物半導体膜４０６、およびゲート絶縁膜４１２は残してもかまわない
。ただし、画素開口部の層間絶縁膜４１６および酸化物半導体膜４０６を可能な範囲で除
去することで、液晶表示装置を透過型の液晶表示装置として用いた場合の、画素の透過率
が向上する。このため、バックライトからの光が効率良く画素を透過し、低消費電力化や
、輝度向上による表示品位の向上が可能となるため好ましい。
層間絶縁膜４１６、酸化物半導体膜４０６、およびゲート絶縁膜４１２のエッチングは、
ドライエッチングでもウェットエッチングでもよく、または両方を用いてもよい。ドライ
エッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素
（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ
４）など）を用いることができる。
ドライエッチングとしては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉ
ｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結
合型プラズマ）エッチング法を用いることができる。
一般に、半導体膜のエッチングと絶縁膜中のコンタクトホールの形成は、異なるフォトリ
ソグラフィ工程およびエッチング工程により別々に実施されるが、本実施の形態に示す作
製工程によれば、一回のフォトリソグラフィ工程とエッチング工程により、同時に実施す
ることが可能となる。よって、フォトマスクの削減のみならず、フォトリソグラフィ工程
そのものを削減することができる。すなわち、少ないフォトリソグラフィ工程により、低
コストで、生産性よく液晶表示装置を作製することができる。
また、本実施の形態に示す作製工程によれば、酸化物半導体膜上にフォトレジストが直接
形成されることがない。また、酸化物半導体膜４０６のチャネル形成領域が層間絶縁膜４
１６で保護されているため、フォトレジストの剥離洗浄工程においても、酸化物半導体膜
４０６のチャネル形成領域に水分が付着することがないため、トランジスタ４５０の特性
ばらつきが低減され、信頼性が向上する。
次に、層間絶縁膜４１６上に導電膜を成膜し、該導電膜上にフォトリソグラフィ工程によ
りレジストマスクを形成し、加工して画素電極４３１を形成する（図１３（Ｆ）参照）。
画素電極４３１はバックゲート電極２２４と同様の構成とすることができる。なお、該導
電膜を加工してバックゲート電極を設けても構わない。バックゲート電極を設けることに
より、トランジスタのしきい値電圧を制御することができる。
画素電極４３１は、コンタクトホール４１５を介してドレイン電極４０８ｂに電気的に接
続される。
本実施の形態によれば、従来よりも少ないフォトリソグラフィ工程により液晶表示装置の
画素を作製することが可能となる。よって、液晶表示装置を低コストで、生産性よく作製
することができる。
本実施の形態を用いることによって、膜中および膜と膜との界面の水素を排除することが
でき、しきい値電圧のばらつきの少ない、安定した電気特性を有するトランジスタが提供
される。また、酸化物半導体膜に接する膜中の水素を低減できるため、酸化物半導体膜へ
の水素の混入を抑制できる。そのため、電気特性が良好で信頼性の高いトランジスタを有
する半導体装置が提供される。
また、マルチチャンバーの成膜装置を用いることで、トランジスタを作製するために必要
な装置を少なくすることができる。
本実施の形態は、他の実施の形態と自由に組み合わせることができる。
（実施の形態６）
本実施の形態では、高速動作が可能で、かつ信頼性の高いトランジスタの一例を図１７を
用いて示す。
図１７はボトムゲートボトムコンタクト構造のトランジスタ５５０の断面図である。トラ
ンジスタ５５０は、基板５００と、基板５００上に設けられた下地絶縁膜５０２と、下地
絶縁膜５０２上に設けられたゲート電極５１４と、ゲート電極５１４を覆うゲート絶縁膜
５１２と、ゲート電極５１４上にゲート絶縁膜５１２を介して設けられた酸化物半導体膜
５０６と、酸化物半導体膜５０６と酸化物導電膜５２８を介して接続されるソース電極５
０８ａおよびドレイン電極５０８ｂと、ソース電極５０８ａおよびドレイン電極５０８ｂ
と層間絶縁膜５１６に設けられたコンタクトホールを介して接続される配線５１８と、配
線５１８と同一表面に設けられ、酸化物半導体膜５０６を介してゲート電極５１４と対向
するバックゲート電極５２４と、バックゲート電極５２４および配線５１８を覆い、層間
絶縁膜５１６と一部が接する保護絶縁膜５２６を有する。なお、酸化物導電膜５２８およ
び／または下地絶縁膜５０２を含まない構成としても構わない。
基板５００、ゲート電極５１４、ゲート絶縁膜５１２、酸化物半導体膜５０６、酸化物導
電膜５２８および層間絶縁膜５１６は、それぞれ基板２００、ゲート電極２１４、ゲート
絶縁膜２１２、酸化物半導体膜２０６、酸化物導電膜２２８および層間絶縁膜２１６と同
様の構成とすればよい。
また、ソース電極５０８ａとドレイン電極５０８ｂは、Ｔｉ膜、Ｗ膜などで構成され、厚
さは５０ｎｍ以上１５０ｎｍ以下とする。
バックゲート電極５２４および配線５１８は、Ｔｉ膜でＡｌ膜を挟持した積層構造または
、Ｍｏ膜でＡｌ膜を挟持した積層構造とすればよい。こうすることで、配線５１８の抵抗
を低くすることができ、トランジスタ５５０の動作速度を高めることができる。
さらに、ソース電極５０８ａおよびドレイン電極５０８ｂの厚みを薄くすることができる
ため、層間絶縁膜５１６の、ソース電極５０８ａおよびドレイン電極５０８ｂによって形
成される段差部における被覆性を高めることができる。そのため、トランジスタの信頼性
を高めることができる。
また、保護絶縁膜５２６は、酸化アルミニウム膜、窒化シリコン膜または窒化酸化シリコ
ン膜を含む構成とすればよい。こうすることで、外部からトランジスタ５５０への水素の
入り込みを低減できる。
本実施の形態により、高速動作が可能で、かつ信頼性の高いトランジスタを作製すること
ができる。
（実施の形態７）
実施の形態１乃至実施の形態６において、トランジスタの半導体膜に用いることのできる
酸化物半導体膜の成膜方法の一形態を説明する。
本実施の形態の酸化物半導体膜は結晶性酸化物半導体膜である。
まず、基板上に下地絶縁膜を成膜する。
次に、下地絶縁膜上に膜厚１ｎｍ以上５０ｎｍ以下、好ましくは５ｎｍ以上３０ｎｍ以下
の酸化物半導体膜を成膜する。酸化物半導体膜の形成は、スパッタリング法を用いる。成
膜時の基板温度は１００℃以上５００℃以下とする。好ましくは２００℃以上４００℃以
下とする。さらに好ましくは２５０℃以上３００℃以下とする。
本実施の形態では、酸化物半導体用ターゲット（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体用
ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用いて、
基板とターゲットとの間の距離を６０ｍｍ、基板温度３００℃、圧力０．４Ｐａ、直流（
ＤＣ）電源０．５ｋＷ、酸素のみ、アルゴンのみ、またはアルゴンおよび酸素雰囲気下で
膜厚２５ｎｍの酸化物半導体膜を成膜する。
次に、基板を配置するチャンバー雰囲気を窒素、または乾燥空気とし、熱処理を行っても
よい。熱処理の温度は、２００℃以上７５０℃以下とする。好ましくは２５０℃以上４０
０℃以下とする。熱処理によって結晶性酸化物半導体膜の結晶性を向上させることができ
る。
ここで、下地絶縁膜の成膜、結晶性酸化物半導体膜の成膜および基板への熱処理は、図３
に示すマルチチャンバーの成膜装置を用いて、大気に暴露せずに行うと好ましい。大気に
暴露しないことで、膜中および膜と膜との界面の水素を排除することができる。
また、熱処理によって、下地絶縁膜中の酸素を結晶性酸化物半導体膜との界面またはその
近傍（界面からプラスマイナス５ｎｍ）に拡散させて、結晶性酸化物半導体膜の酸素欠損
、および下地絶縁膜と結晶性酸化物半導体膜との界面準位を低減することができる。
結晶性酸化物半導体膜は、単結晶構造ではなく、非晶質構造でもない構造であり、ｃ軸配
向を有した結晶（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ：ＣＡＡＣ）を含む酸
化物を有する。なお、結晶性酸化物半導体膜は、一部に結晶粒界を有している。
特に、酸化物半導体膜として本実施の形態の酸化物半導体を用いた実施の形態１のトラン
ジスタにおいては、酸化物半導体膜の一方の面から他方の面に電界が印加されることはな
く、また、電流が酸化物半導体の厚さ方向に流れる構造ではない。そのため、電流は、主
として酸化物半導体の界面を流れるトランジスタ構造であるため、トランジスタに光照射
が行われ、またはバイアス−熱（ＢＴ：Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ）ストレスが
与えられても、電気特性の劣化は抑制または低減される。
結晶性酸化物半導体膜をトランジスタに用いることで、安定した電気的特性を有し、かつ
、信頼性の高いトランジスタを実現できる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態８）
実施の形態１乃至実施の形態６において、トランジスタの半導体膜に用いることのできる
酸化物半導体膜の成膜方法の一形態を、図１４を用いて説明する。
本実施の形態の酸化物半導体膜は、第１の結晶性酸化物半導体膜上に第１の結晶性酸化物
半導体膜よりも厚い第２の結晶性酸化物半導体膜を有する積層構造である。
まず、基板６００上に下地絶縁膜６０２を成膜する。
次に、下地絶縁膜６０２上に膜厚１ｎｍ以上１０ｎｍ以下の第１の酸化物半導体膜を成膜
する。第１の酸化物半導体膜の形成は、スパッタリング法を用いる。成膜時の基板温度は
１００℃以上５００℃以下とする。好ましくは２００℃以上４００℃以下とする。さらに
好ましくは２５０℃以上３００℃以下とする。
本実施の形態では、酸化物半導体用ターゲット（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体用
ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用いて、
基板とターゲットとの間の距離を６０ｍｍ、基板温度３００℃、圧力０．４Ｐａ、直流（
ＤＣ）電源０．５ｋＷ、酸素のみ、アルゴンのみ、またはアルゴンおよび酸素雰囲気下で
膜厚５ｎｍの第１の酸化物半導体膜を成膜する。
次に、基板を配置するチャンバー雰囲気を窒素、または乾燥空気とし、第１の結晶化熱処
理を行う。第１の結晶化熱処理の温度は、４００℃以上７５０℃以下とする。第１の結晶
化熱処理によって第１の結晶性酸化物半導体膜６０６ａを形成する（図１４（Ａ）参照。
）。
第１の結晶化熱処理の温度にもよるが、第１の結晶化熱処理によって、膜表面から結晶化
が起こり、膜の表面から内部に向かって結晶成長し、ｃ軸配向した結晶が得られる。第１
の結晶化熱処理によって、膜表面の亜鉛と酸素の割合が多くなり、上平面が六角形をなす
亜鉛と酸素からなるグラフェンタイプの二次元結晶が最表面に１層または複数層形成され
、これが膜厚方向に成長して重なる。結晶化熱処理の温度を上げると表面から内部、そし
て内部から底部へと結晶成長が進行する。
第１の結晶化熱処理によって、下地絶縁膜６０２中の酸素を第１の結晶性酸化物半導体膜
６０６ａとの界面またはその近傍（界面からプラスマイナス５ｎｍ）に拡散させて、第１
の結晶性酸化物半導体膜の酸素欠損、および下地絶縁膜６０２と第１の結晶性酸化物半導
体膜６０６ａとの界面準位を低減することができる。
次に、第１の結晶性酸化物半導体膜６０６ａ上に１０ｎｍよりも厚い第２の酸化物半導体
膜を成膜する。第２の酸化物半導体膜の成膜は、スパッタリング法を用い、成膜時の基板
温度は１００℃以上５００℃以下とする。好ましくは２００℃以上４００℃以下とする。
さらに好ましくは２５０℃以上３００℃以下とする。成膜時の基板温度を１００℃以上５
００℃以下とすることにより、第１の結晶性酸化物半導体膜の表面上に接して成膜する酸
化物半導体膜にプリカーサの整列が起き、所謂、秩序性を持たせることができる。
本実施の形態では、酸化物半導体用ターゲット（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体用
ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用いて、
基板とターゲットとの間の距離を６０ｍｍ、基板温度４００℃、圧力０．４Ｐａ、直流（
ＤＣ）電源０．５ｋＷ、酸素のみ、アルゴンのみ、またはアルゴンおよび酸素雰囲気下で
膜厚２５ｎｍの第２の酸化物半導体膜を成膜する。
次に、第２の結晶化熱処理を行う。第２の結晶化熱処理の温度は、４００℃以上７５０℃
以下とする。第２の結晶化熱処理によって第２の結晶性酸化物半導体膜６０６ｂを形成す
る（図１４（Ｂ）参照。）。ここで、第２の結晶化熱処理は、窒素雰囲気下、酸素雰囲気
下、あるいは窒素と酸素の混合雰囲気下で行うことにより、第２の結晶性酸化物半導体膜
の高密度化および欠陥数の低減を図れるため好ましい。第２の結晶化熱処理によって、第
１の結晶性酸化物半導体膜６０６ａを核として膜厚方向、即ち底部から内部に結晶成長が
進行して第２の結晶性酸化物半導体膜６０６ｂが形成される。
また、下地絶縁膜６０２の形成から第２の結晶化熱処理までの工程を大気に触れることな
く連続的に行うことが好ましい。例えば、図３に示すマルチチャンバーの成膜装置を用い
ればよい。成膜室１０ａ、１０ｂ、１０ｃ、搬送室１３、および基板処理室１５は、水素
および水分をほとんど含まない雰囲気（不活性雰囲気、減圧雰囲気、乾燥空気雰囲気など
）下に制御することが好ましく、例えば、水分については露点−４０℃以下、好ましくは
露点−５０℃以下の乾燥窒素雰囲気とする。図３の成膜装置を用いた作製工程の手順の一
例は、まず、基板供給室１１から基板６００を搬送し、ロードロック室１２ａと搬送室１
３を経て基板処理室１５に移動させ、基板処理室１５で基板６００に付着している水素を
真空ベークなどで除去し、その後、搬送室１３を経て成膜室１０ｃに基板６００を移動さ
せ、成膜室１０ｃ内で下地絶縁膜６０２を成膜する。そして、大気に触れることなく、搬
送室１３を経て成膜室１０ａに基板６００を移動させ、成膜室１０ａ内で膜厚５ｎｍの第
１の酸化物半導体膜を成膜する。そして、大気に触れることなく、搬送室１３を経て基板
処理室１５に基板６００を移動させ、第１の結晶化熱処理を行う。そして、大気に触れる
ことなく、搬送室１３を経て成膜室１０ａに基板６００を移動させ、成膜室１０ａ内で膜
厚１０ｎｍよりも厚い第２の酸化物半導体膜を成膜する。そして、大気に触れることなく
、搬送室１３を経て基板処理室１５に基板６００を移動させ、第２の結晶化熱処理を行う
。このように、図３の成膜装置を用いることによって大気に触れることなく、作製プロセ
スを進めることができる。また、下地絶縁膜６０２、第１の結晶性酸化物半導体膜および
第２の結晶性酸化物半導体膜の積層を形成した後、大気に触れることなく、成膜室１０ｂ
内で金属ターゲットを用いてソース電極およびドレイン電極を形成するための導電膜を第
２の結晶性酸化物半導体膜上に成膜することもできる。なお、スループットの向上のため
に、第１の結晶性酸化物半導体膜および第２の結晶性酸化物半導体膜を別々の成膜室で成
膜しても構わない。
次に、第１の結晶性酸化物半導体膜６０６ａと第２の結晶性酸化物半導体膜６０６ｂから
なる酸化物半導体積層を加工して島状の酸化物半導体積層からなる酸化物半導体膜６０６
を形成する（図１４（Ｃ）参照。）。図では、第１の結晶性酸化物半導体膜６０６ａと第
２の結晶性酸化物半導体膜６０６ｂの界面を点線で示し、酸化物半導体積層と説明してい
るが、明確な界面が存在しているのではなく、あくまで分かりやすく説明するために図示
している。
酸化物半導体積層の加工は、所望の形状のマスクを酸化物半導体積層上に形成した後、当
該酸化物半導体積層をエッチングすることによって行うことができる。上述のマスクは、
フォトリソグラフィなどの方法を用いて形成することができる。または、インクジェット
法などの方法を用いてマスクを形成しても良い。
また、上記作製方法により、得られる第１の結晶性酸化物半導体膜および第２の結晶性酸
化物半導体膜は、ｃ軸配向を有していることを特徴の一つとしている。ただし、第１の結
晶性酸化物半導体膜および第２の結晶性酸化物半導体膜は、ＣＡＡＣである。なお、第１
の結晶性酸化物半導体膜および第２の結晶性酸化物半導体膜は、一部に結晶粒界を有して
いる。
なお、第１および第２の結晶性酸化物半導体膜は、少なくともＺｎを有する酸化物材料で
あり、四元系金属酸化物であるＩｎ−Ａｌ−Ｇａ−Ｚｎ−Ｏ系の材料や、Ｉｎ−Ｓｎ−Ｇ
ａ−Ｚｎ−Ｏ系の材料や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｉｎ
−Ａｌ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の
材料、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の材料や、二元系金属酸
化物であるＩｎ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｚｎ−Ｏ系の材料
、Ｚｎ−Ｍｇ−Ｏ系の材料や、Ｚｎ−Ｏ系の材料などがある。また、Ｉｎ−Ｓｉ−Ｇａ−
Ｚｎ−Ｏ系の材料や、Ｉｎ−Ｇａ−Ｂ−Ｚｎ−Ｏ系の材料や、Ｉｎ−Ｂ−Ｚｎ−Ｏ系の材
料を用いてもよい。また、上記の材料にＳｉＯ２を含ませてもよい。ここで、例えば、Ｉ
ｎ−Ｇａ−Ｚｎ−Ｏ系の材料は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）
を有する酸化物、という意味であり、その組成比は特に問わない。また、ＩｎとＧａとＺ
ｎ以外の元素を含んでいてもよい。
また、第１の結晶性酸化物半導体膜上に第２の結晶性酸化物半導体膜を形成する２層構造
に限定されず、第２の結晶性酸化物半導体膜の形成後に第３の結晶性酸化物半導体膜を形
成するための成膜と結晶化熱処理のプロセスを繰り返し行って、３層以上の積層構造とし
てもよい。
上記作製方法で形成された酸化物半導体積層からなる酸化物半導体膜６０６を、本明細書
に開示する半導体装置に適用できるトランジスタ（例えば、トランジスタ１５０、トラン
ジスタ２５０、トランジスタ２５２、トランジスタ３５０、トランジスタ４５０）に、適
宜用いることができる。
また、酸化物半導体膜６０６として本実施の形態の酸化物半導体積層を用いた実施の形態
１におけるトランジスタ１５０においては、酸化物半導体膜の一方の面から他方の面に電
界が印加されることはなく、また、電流が酸化物半導体積層の厚さ方向（一方の面から他
方の面に流れる方向、具体的に図４（Ｂ）では上下方向。）に流れる構造ではない。電流
は、主として、酸化物半導体積層の界面を流れるトランジスタ構造であるため、トランジ
スタに光照射が行われ、またはＢＴストレスが与えられても、電気特性の劣化は抑制また
は低減される。
酸化物半導体膜６０６のような第１の結晶性酸化物半導体膜と第２の結晶性酸化物半導体
膜の積層をトランジスタに用いることで、安定した電気的特性を有し、かつ、信頼性の高
いトランジスタを実現できる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
また、マルチチャンバーの成膜装置を用いることで、トランジスタを作製するために必要
な装置を少なくすることができる。
（実施の形態９）
実施の形態１乃至実施の形態６で例示したトランジスタを用いた表示装置の一形態を図１
５に示す。
図１５（Ａ）は、トランジスタ７５０、および液晶素子７１３を、第１の基板７０１と第
２の基板７０６との間にシール材７０５によって封止したパネルの上面図であり、図１５
（Ｂ）は、図１５（Ａ）のＭ−Ｎにおける断面図に相当する。
第１の基板７０１上に設けられた画素部７０２を囲むようにして、シール材７０５が設け
られ、画素部７０２上に第２の基板７０６が設けられている。よって画素部７０２は、第
１の基板７０１とシール材７０５と第２の基板７０６とによって、液晶層７０８と共に封
止されている。
また、第１の基板７０１上のシール材７０５によって囲まれている領域とは異なる領域に
、入力端子７２０を有し、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ
）７１８ａ、ＦＰＣ７１８ｂが接続されている。ＦＰＣ７１８ａは、別途異なる基板に作
製された信号線駆動回路７０３と電気的に接続され、ＦＰＣ７１８ｂは、別途異なる基板
に作製された走査線駆動回路７０４と電気的に接続されている。画素部７０２に与えられ
る各種信号および電位は、ＦＰＣ７１８ａおよびＦＰＣ７１８ｂを介して、信号線駆動回
路７０３および走査線駆動回路７０４から供給される。
なお、別途異なる基板に作製された駆動回路の接続方法は、特に限定されるものではなく
、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、ＴＣＰ（Ｔａ
ｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）方法、またはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａ
ｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう。）を用いるこ
とができる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体
も適用することができる。
図１５（Ｂ）に示す表示装置は、電極７１５および配線７１６を有しており、電極７１５
および配線７１６はＦＰＣ７１８ａが有する端子と異方性導電膜７１９を介して、電気的
に接続されている。
電極７１５は、第１の電極７３０と同じ導電膜から形成され、配線７１６は、トランジス
タ７５０のソース電極およびドレイン電極と同じ導電膜で形成されている。
なお、本実施の形態では、トランジスタ７５０として、実施の形態４で示したトランジス
タ４５０と同様の構造を図示しているが、当然ながらトランジスタの構造は上記に限られ
ない。適宜、実施の形態１乃至実施の形態６で作製したトランジスタに置き換えてもよい
。画素部７０２に設けられたトランジスタ７５０は表示素子と電気的に接続し、表示パネ
ルを構成する。表示素子は表示を行うことがでれば特に限定されず、様々な表示素子を用
いることができる。
図１５は、表示素子として液晶素子を用いた表示装置の例を示している。図１５において
、表示素子である液晶素子７１３は、第１の電極７３０、第２の電極７３１、および液晶
層７０８を含む。なお、液晶層７０８を挟持するように配向膜として機能する絶縁膜７３
２、７３３が設けられている。第２の電極７３１は第２の基板７０６側に設けられ、第１
の電極７３０と第２の電極７３１とは液晶層７０８を介して積層する構成となっている。
また、７３５は、第２の基板７０６上に絶縁膜で形成された柱状のスペーサであり、液晶
層７０８の膜厚（セルギャップ）を制御するために設けられている。なお球状のスペーサ
を用いても良い。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液
晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これら
の液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイ
ラルネマチック相、等方相等を示す。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するためにカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。ブルー相を示す
液晶とカイラル剤とを含む液晶組成物は、応答速度が１ミリ秒以下と短く、光学的等方性
であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよ
いのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を
防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。
よって液晶表示装置の生産性を向上させることが可能となる。
また、液晶材料の固有抵抗率は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１
１Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明
細書における固有抵抗率の値は、２０℃で測定した値とする。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリー
ク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。チャネル領域
が形成される半導体膜に、酸化物半導体を用いたトランジスタを用いることにより、各画
素における液晶容量に対して１／３以下、好ましくは１／５以下の容量の大きさを有する
保持容量を設ければ充分である。
本実施の形態で用いる酸化物半導体膜を用いたトランジスタは、オフ状態における電流値
（オフ電流値）を低くすることができる。よって、画像信号等の電気信号の保持時間を長
くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッ
シュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。また
、酸化物半導体膜を用いたトランジスタは、保持容量を設けなくても、液晶素子に印加さ
れた電位の保持が可能となる。
また、本実施の形態で用いる酸化物半導体膜を用いたトランジスタは、比較的高い電界効
果移動度が得られるため、高速駆動が可能である。よって、液晶表示装置の画素部に上記
トランジスタを用いることで、高画質な画像を提供することができる。また、上記トラン
ジスタは、同一基板上に駆動回路部または画素部に作り分けて作製することもできるため
、液晶表示装置の部品点数を削減することができる。
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐ
ｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔ
ｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した
透過型の液晶表示装置としてもよい。ここで、垂直配向モードとは、液晶表示パネルの液
晶分子の配列を制御する方式の一種をいい、電圧が印加されていないときにパネル面に対
して液晶分子が垂直方向を向く方式をいう。垂直配向モードとしては、いくつか挙げられ
るが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅ
ｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）
モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ−Ｖｉｅｗ）モードなどを用いることが
できる。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別
の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計と
いわれる方法を用いることができる。
また、液晶表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、
反射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板および位
相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトな
どを用いてもよい。
また、バックライトとして複数の発光ダイオード（ＬＥＤ）を用いて、時間分割表示方式
（フィールドシーケンシャル駆動方式）を行うことも可能である。フィールドシーケンシ
ャル駆動方式を適用することで、カラーフィルタを用いることなく、カラー表示を行うこ
とができる。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いる
ことができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは
赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）
、またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお
、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発明はカ
ラー表示の液晶表示装置に限定されるものではなく、モノクロ表示の液晶表示装置に適用
することもできる。
なお、図１５において、第１の基板７０１、第２の基板７０６としては、ガラス基板の他
、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチック基板など
を用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉ
ｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、
ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミ
ニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いるこ
ともできる。
液晶表示装置は光源または表示素子からの光を透過させて表示を行う。よって光が透過す
る画素部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に
対して透光性とする。
表示素子に電圧を印加する第１の電極および第２の電極（画素電極、共通電極、対向電極
などともいう）においては、取り出す光の方向、電極が設けられる場所、および電極のパ
ターン構造によって透光性、反射性を選択すればよい。
第１の電極７３０、第２の電極７３１は、酸化タングステンを含むインジウム酸化物、酸
化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化
チタンを含むインジウムスズ酸化物、ＩＴＯ、インジウム亜鉛酸化物、酸化ケイ素を添加
したインジウムスズ酸化物などの透光性を有する導電性材料を用いることができる。また
、１枚乃至１０枚のグラフェンシートよりなる材料を用いてもよい。
また、第１の電極７３０、第２の電極７３１のいずれか一方はタングステン（Ｗ）、モリ
ブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオ
ブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）
、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の
金属、またはその合金、もしくはその窒化物から一つ、または複数種を用いて形成するこ
とができる。
また、第１の電極７３０、第２の電極７３１として、導電性高分子（導電性ポリマーとも
いう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわ
ゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンまたはその
誘導体、ポリピロールまたはその誘導体、ポリチオフェンもしくはその誘導体、または、
アニリン、ピロールおよびチオフェンの２種以上からなる共重合体もしくはその誘導体な
どがあげられる。
また、トランジスタは静電気などにより破壊されやすいため、保護回路を設けることが好
ましい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように実施の形態１乃至実施の形態７で例示したトランジスタを適用することで、
信頼性の高い液晶表示装置を提供することができる。なお、実施の形態１乃至実施の形態
７で例示したトランジスタは上述の表示機能を有する半導体装置のみでなく、電源回路に
搭載されるパワーデバイス、ＬＳＩ等の半導体集積回路、対象物の情報を読み取るイメー
ジセンサ機能を有する半導体装置など様々な機能を有する半導体装置に適用することが可
能である。
本実施の形態は、他の実施の形態と自由に組み合わせることができる。
（実施の形態１０）
本発明の一態様である半導体装置は、さまざまな電子機器（遊技機も含む）に適用するこ
とができる。電子機器としては、例えば、テレビジョン装置（テレビまたはテレビジョン
受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラなどのカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともい
う）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機な
どが挙げられる。上記実施の形態で説明した半導体装置を具備する電子機器の例について
説明する。
図１６（Ａ）は、ノート型のパーソナルコンピュータであり、本体８０１、筐体８０２、
表示部８０３、キーボード８０４などによって構成されている。実施の形態１乃至実施の
形態８で示した半導体装置を適用することにより、信頼性の高いノート型のパーソナルコ
ンピュータとすることができる。
図１６（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体８１１には表示部８１３と、外部
インターフェイス８１５と、操作ボタン８１４などが設けられている。また操作用の付属
品としてスタイラス８１２がある。実施の形態１乃至実施の形態８で示した半導体装置を
適用することにより、より信頼性の高い携帯情報端末（ＰＤＡ）とすることができる。
図１６（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍８２０は、筐体８２１
及び筐体８２２の２つの筐体で構成されている。筐体８２１及び筐体８２２は、軸部８２
５により一体とされており、該軸部８２５を軸として開閉動作を行うことができる。この
ような構成により、紙の書籍のような動作を行うことが可能となる。
筐体８２１には表示部８２３が組み込まれ、筐体８２２には表示部８２４が組み込まれて
いる。表示部８２３及び表示部８２４は、続き画面を表示する構成としてもよいし、異な
る画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右
側の表示部（図１６（Ｃ）では表示部８２３）に文章を表示し、左側の表示部（図１６（
Ｃ）では表示部８２４）に画像を表示することができる。実施の形態１乃至実施の形態８
で示した半導体装置を適用することにより、信頼性の高い電子書籍とすることができる。
また、図１６（Ｃ）では、筐体８２１に操作部などを備えた例を示している。例えば、筐
体８２１において、電源８２６、操作キー８２７、スピーカー８２８などを備えている。
操作キー８２７により、頁を送ることができる。なお、筐体の表示部と同一面にキーボー
ドやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に
、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成
としてもよい。さらに、電子書籍８２０は、電子辞書としての機能を持たせた構成として
もよい。
また、電子書籍８２０は、無線で情報を送受信できる構成としてもよい。無線により、電
子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも
可能である。
図１６（Ｄ）は、携帯電話であり、筐体８３０及び筐体８３１の二つの筐体で構成されて
いる。筐体８３１には、表示パネル８３２、スピーカー８３３、マイクロフォン８３４、
ポインティングデバイス８３６、カメラ用レンズ８３７、外部接続端子８３８などを備え
ている。また、筐体８３０には、携帯型情報端末の充電を行う太陽電池セル８４０、外部
メモリスロット８４１などを備えている。また、アンテナは筐体８３１内部に内蔵されて
いる。実施の形態１乃至実施の形態８で示した半導体装置を適用することにより、信頼性
の高い携帯電話とすることができる。
また、表示パネル８３２はタッチパネルを備えており、図１６（Ｄ）には映像表示されて
いる複数の操作キー８３５を点線で示している。なお、太陽電池セル８４０で出力される
電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル８３２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル８
３２と同一面上にカメラ用レンズ８３７を備えているため、テレビ電話が可能である。ス
ピーカー８３３及びマイクロフォン８３４は音声通話に限らず、テレビ電話、録音、再生
などが可能である。さらに、筐体８３０と筐体８３１は、スライドし、図１６（Ｄ）のよ
うに展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可
能である。
外部接続端子８３８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能で
あり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メ
モリスロット８４１に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであっても
よい。
図１６（Ｅ）は、デジタルビデオカメラであり、本体８５１、表示部（Ａ）８５７、接眼
部８５３、操作スイッチ８５４、表示部（Ｂ）８５５、バッテリー８５６などによって構
成されている。実施の形態１乃至実施の形態８のいずれかで示した半導体装置を適用する
ことにより、信頼性の高いデジタルビデオカメラとすることができる。
図１６（Ｆ）は、テレビジョン装置の一例を示している。テレビジョン装置８６０は、筐
体８６１に表示部８６３が組み込まれている。表示部８６３により、映像を表示すること
が可能である。また、ここでは、スタンド８６５により筐体８６１を支持した構成を示し
ている。実施の形態１乃至実施の形態８で示した半導体装置を適用することにより、信頼
性の高いテレビジョン装置８６０とすることができる。
テレビジョン装置８６０の操作は、筐体８６１が備える操作スイッチや、別体のリモコン
操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力
する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置８６０は、受信機やモデムなどを備えた構成とする。受信機によ
り一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線によ
る通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（
送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いてもよい。
１０ａ 成膜室
１０ｂ 成膜室
１０ｃ 成膜室
１１ 基板供給室
１２ａ ロードロック室
１２ｂ ロードロック室
１３ 搬送室
１４ カセットポート
１５ 基板処理室
１００ 基板
１０２ 下地絶縁膜
１０６ 酸化物半導体膜
１０８ａ ソース電極
１０８ｂ ドレイン電極
１１２ ゲート絶縁膜
１１４ ゲート電極
１２８ 酸化物導電膜
１５０ トランジスタ
２００ 基板
２０２ 下地絶縁膜
２０６ 酸化物半導体膜
２０８ａ ソース電極
２０８ｂ ドレイン電極
２１２ ゲート絶縁膜
２１３ 導電膜
２１４ ゲート電極
２１６ 層間絶縁膜
２２２ 導電膜
２２４ バックゲート電極
２２６ 保護絶縁膜
２２８ 酸化物導電膜
２５０ トランジスタ
２５２ トランジスタ
３０８ 導電膜
３０８ａ ソース電極
３０８ｂ ドレイン電極
３２８ 酸化物導電膜
３５０ トランジスタ
４００ 基板
４０２ 下地絶縁膜
４０６ 酸化物半導体膜
４０８ 導電膜
４０８ａ ソース電極
４０８ｂ ドレイン電極
４１２ ゲート絶縁膜
４１４ ゲート電極
４１５ コンタクトホール
４１６ 層間絶縁膜
４３１ 画素電極
４４０ 配線
４４２ 画素
４４４ 配線
４４５ 電極
４４６ 液晶素子
４４７ 容量配線
４４８ 容量素子
４５０ トランジスタ
５００ 基板
５０２ 下地絶縁膜
５０６ 酸化物半導体膜
５０８ａ ソース電極
５０８ｂ ドレイン電極
５１２ ゲート絶縁膜
５１４ ゲート電極
５１６ 層間絶縁膜
５１８ 配線
５２４ バックゲート電極
５２６ 保護絶縁膜
５２８ 酸化物導電膜
５５０ トランジスタ
６００ 基板
６０２ 下地絶縁膜
６０６ 酸化物半導体膜
６０６ａ 結晶性酸化物半導体膜
６０６ｂ 結晶性酸化物半導体膜
７０１ 基板
７０２ 画素部
７０３ 信号線駆動回路
７０４ 走査線駆動回路
７０５ シール材
７０６ 基板
７０８ 液晶層
７１３ 液晶素子
７１５ 電極
７１６ 配線
７１８ａ ＦＰＣ
７１８ｂ ＦＰＣ
７１９ 異方性導電膜
７２０ 入力端子
７３０ 電極
７３１ 電極
７３２ 絶縁膜
７３３ 絶縁膜
７５０ トランジスタ
８０１ 本体
８０２ 筐体
８０３ 表示部
８０４ キーボード
８１１ 本体
８１２ スタイラス
８１３ 表示部
８１４ 操作ボタン
８１５ 外部インターフェイス
８２０ 電子書籍
８２１ 筐体
８２２ 筐体
８２３ 表示部
８２４ 表示部
８２５ 軸部
８２６ 電源
８２７ 操作キー
８２８ スピーカー
８３０ 筐体
８３１ 筐体
８３２ 表示パネル
８３３ スピーカー
８３４ マイクロフォン
８３５ 操作キー
８３６ ポインティングデバイス
８３７ カメラ用レンズ
８３８ 外部接続端子
８４０ 太陽電池セル
８４１ 外部メモリスロット
８５１ 本体
８６０ テレビジョン装置
８６１ 筐体
８６３ 表示部
８６５ スタンド

Claims (1)

  1. 酸化物半導体膜と、ゲート絶縁膜と、ゲート電極と、ソース電極と、ドレイン電極と、を有し、
    前記ゲート絶縁膜は、前記酸化物半導体膜と前記ゲート電極との間に設けられ、
    前記ソース電極及び前記ドレイン電極は、前記酸化物半導体膜と電気的に接続され、
    前記ソース電極及び前記ドレイン電極は、金属窒化物膜を有し、
    前記酸化物半導体膜は、チャネル長が２５ｎｍ未満であることを特徴とする半導体装置。
JP2017213590A 2010-09-03 2017-11-06 半導体装置 Active JP6590891B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010197749 2010-09-03
JP2010197749 2010-09-03
JP2010287403 2010-12-24
JP2010287403 2010-12-24

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016025533A Division JP2016106422A (ja) 2010-09-03 2016-02-15 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019168348A Division JP2019216276A (ja) 2010-09-03 2019-09-17 半導体装置

Publications (2)

Publication Number Publication Date
JP2018032874A true JP2018032874A (ja) 2018-03-01
JP6590891B2 JP6590891B2 (ja) 2019-10-16

Family

ID=45771022

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2011184381A Active JP5918945B2 (ja) 2010-09-03 2011-08-26 トランジスタの作製方法
JP2016025533A Withdrawn JP2016106422A (ja) 2010-09-03 2016-02-15 半導体装置の作製方法
JP2017213590A Active JP6590891B2 (ja) 2010-09-03 2017-11-06 半導体装置
JP2019168348A Withdrawn JP2019216276A (ja) 2010-09-03 2019-09-17 半導体装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2011184381A Active JP5918945B2 (ja) 2010-09-03 2011-08-26 トランジスタの作製方法
JP2016025533A Withdrawn JP2016106422A (ja) 2010-09-03 2016-02-15 半導体装置の作製方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2019168348A Withdrawn JP2019216276A (ja) 2010-09-03 2019-09-17 半導体装置

Country Status (4)

Country Link
US (3) US8728860B2 (ja)
JP (4) JP5918945B2 (ja)
TW (3) TWI661563B (ja)
WO (1) WO2012029596A1 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8728860B2 (en) 2010-09-03 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6059968B2 (ja) * 2011-11-25 2017-01-11 株式会社半導体エネルギー研究所 半導体装置、及び液晶表示装置
US8951899B2 (en) 2011-11-25 2015-02-10 Semiconductor Energy Laboratory Method for manufacturing semiconductor device
US20130137232A1 (en) * 2011-11-30 2013-05-30 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
US8901556B2 (en) 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
SG11201505225TA (en) 2012-08-03 2015-08-28 Semiconductor Energy Lab Oxide semiconductor stacked film and semiconductor device
JP6220597B2 (ja) * 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
KR102279459B1 (ko) * 2012-10-24 2021-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI607510B (zh) * 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP2014143410A (ja) 2012-12-28 2014-08-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
CN104904018B (zh) 2012-12-28 2019-04-09 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
TWI644433B (zh) * 2013-03-13 2018-12-11 半導體能源研究所股份有限公司 半導體裝置
JP6401483B2 (ja) 2013-04-26 2018-10-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9741864B2 (en) 2013-05-09 2017-08-22 National Institute For Materials Science Thin-film transistor and method for manufacturing same
KR102657220B1 (ko) * 2013-05-20 2024-04-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
DE102014208859B4 (de) * 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
JP6400336B2 (ja) 2013-06-05 2018-10-03 株式会社半導体エネルギー研究所 半導体装置
JP6322503B2 (ja) 2013-07-16 2018-05-09 株式会社半導体エネルギー研究所 半導体装置
CN105874524B (zh) 2013-12-02 2019-05-28 株式会社半导体能源研究所 显示装置
US9349751B2 (en) * 2013-12-12 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9379192B2 (en) * 2013-12-20 2016-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104867876B (zh) 2014-02-24 2017-11-14 清华大学 薄膜晶体管阵列的制备方法
CN104867980B (zh) 2014-02-24 2018-04-24 清华大学 薄膜晶体管及其阵列
CN203983289U (zh) * 2014-06-17 2014-12-03 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及显示装置
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6705663B2 (ja) * 2015-03-06 2020-06-03 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
CN106684125B (zh) * 2015-11-05 2020-05-08 群创光电股份有限公司 显示设备
KR101924687B1 (ko) 2016-06-30 2018-12-04 연세대학교 산학협력단 반도체 소자 및 이의 제조 방법
US20180026055A1 (en) * 2016-07-19 2018-01-25 Applied Materials, Inc. Hybrid high-k dielectric material film stacks comprising zirconium oxide utilized in display devices
US10205008B2 (en) * 2016-08-03 2019-02-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US11031506B2 (en) 2018-08-31 2021-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor using oxide semiconductor
WO2021171136A1 (ja) * 2020-02-28 2021-09-02 株式会社半導体エネルギー研究所 金属酸化物、金属酸化物の成膜方法、および金属酸化物の成膜装置
JPWO2022043824A1 (ja) * 2020-08-26 2022-03-03
JP2022078757A (ja) * 2020-11-13 2022-05-25 株式会社ジャパンディスプレイ 表示装置及び表示装置の駆動方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005012110A (ja) * 2003-06-20 2005-01-13 Handotai Rikougaku Kenkyu Center:Kk 極微細ｍｏｓｆｅｔ
JP2006526273A (ja) * 2003-05-20 2006-11-16 エレクトロニクス アンド テレコミュニケーションズ リサーチ インスチチュート チャネル材料として絶縁体−半導体相転移物質膜を利用した電界効果トランジスタ及びその製造方法
WO2008097117A1 (en) * 2007-02-05 2008-08-14 Universidade Nova De Lisboa ELECTRONIC SEMICONDUCTOR DEVICE BASED ON COPPER NICKEL AND GALLIUM-TIN-ZINC-COPPER-TITANIUM p AND n-TYPE OXIDES, THEIR APPLICATIONS AND CORRESPONDING MANUFACTURE PROCESS
JP2010021170A (ja) * 2008-07-08 2010-01-28 Hitachi Ltd 半導体装置およびその製造方法
JP2010123938A (ja) * 2008-10-24 2010-06-03 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2010183027A (ja) * 2009-02-09 2010-08-19 Sony Corp 薄膜トランジスタおよび表示装置
JP2011170345A (ja) * 2010-01-24 2011-09-01 Semiconductor Energy Lab Co Ltd 表示装置

Family Cites Families (167)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2776083B2 (ja) * 1991-08-23 1998-07-16 日本電気株式会社 液晶表示装置およびその製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH05335530A (ja) * 1992-05-28 1993-12-17 Sony Corp Ｓｏｉ基板の製造方法
KR100292330B1 (ko) 1992-05-01 2001-09-17 이데이 노부유끼 반도체장치와그제조방법및실리콘절연기판의제조방법
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3272532B2 (ja) 1993-12-27 2002-04-08 富士通株式会社 半導体装置の製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH10303385A (ja) * 1997-04-25 1998-11-13 Texas Instr Inc <Ti> Ｓｉｍｏｘまたは貼り合わせｓｏｉ基板上に作成したハイブリッド素子及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
KR100404351B1 (ko) 1999-05-20 2003-11-01 엔이씨 엘씨디 테크놀로지스, 엘티디. 박막 트랜지스터 및 그 제조방법
JP2000349285A (ja) 1999-06-04 2000-12-15 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4817350B2 (ja) * 2001-07-19 2011-11-16 株式会社 東北テクノアーチ 酸化亜鉛半導体部材の製造方法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7520790B2 (en) * 2003-09-19 2009-04-21 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7527994B2 (en) 2004-09-01 2009-05-05 Honeywell International Inc. Amorphous silicon thin-film transistors and methods of making the same
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
TWI251877B (en) 2005-02-23 2006-03-21 Chunghwa Picture Tubes Ltd Semiconductor device and its manufacturing method
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4870404B2 (ja) 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1995787A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2007311404A (ja) 2006-05-16 2007-11-29 Fuji Electric Holdings Co Ltd 薄膜トランジスタの製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5128792B2 (ja) 2006-08-31 2013-01-23 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5116290B2 (ja) 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101410926B1 (ko) 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
US8436349B2 (en) 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR100982395B1 (ko) 2007-04-25 2010-09-14 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101092483B1 (ko) 2007-05-31 2011-12-13 캐논 가부시끼가이샤 산화물 반도체를 사용한 박막트랜지스터의 제조 방법
US8420456B2 (en) * 2007-06-12 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing for thin film transistor
KR101402189B1 (ko) 2007-06-22 2014-06-02 삼성전자주식회사 Ｚｎ 산화물계 박막 트랜지스터 및 Ｚｎ 산화물의 식각용액
US8058096B2 (en) 2007-07-31 2011-11-15 Hewlett Packard Development Company, L.P. Microelectronic device
TWI434420B (zh) 2007-08-02 2014-04-11 Applied Materials Inc 使用薄膜半導體材料的薄膜式電晶體
JP2009070861A (ja) 2007-09-11 2009-04-02 Hitachi Displays Ltd 表示装置
US7851380B2 (en) * 2007-09-26 2010-12-14 Eastman Kodak Company Process for atomic layer deposition
JP4759598B2 (ja) 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
KR101270174B1 (ko) 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5292066B2 (ja) * 2007-12-05 2013-09-18 株式会社半導体エネルギー研究所 表示装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US8461583B2 (en) 2007-12-25 2013-06-11 Idemitsu Kosan Co., Ltd. Oxide semiconductor field effect transistor and method for manufacturing the same
KR20090069806A (ko) 2007-12-26 2009-07-01 삼성전자주식회사 표시 기판, 이를 포함하는 표시 장치 및 표시 기판의 제조방법
US8586979B2 (en) * 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
KR101512818B1 (ko) * 2008-02-01 2015-05-20 삼성전자주식회사 산화물 반도체 트랜지스터 및 그 제조방법
JP5268385B2 (ja) * 2008-02-13 2013-08-21 パナソニック株式会社 半導体装置
US20090230389A1 (en) * 2008-03-17 2009-09-17 Zhizhang Chen Atomic Layer Deposition of Gate Dielectric Layer with High Dielectric Constant for Thin Film Transisitor
JP5325446B2 (ja) 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
US7732265B2 (en) * 2008-06-03 2010-06-08 Toppan Printing Co., Ltd. Thin film transistor, method for manufacturing the same and film formation apparatus
US7812346B2 (en) 2008-07-16 2010-10-12 Cbrite, Inc. Metal oxide TFT with improved carrier mobility
US8945981B2 (en) 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
WO2010016207A1 (ja) * 2008-08-04 2010-02-11 パナソニック株式会社 フレキシブル半導体装置およびその製造方法
US9000441B2 (en) * 2008-08-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN103456794B (zh) 2008-12-19 2016-08-10 株式会社半导体能源研究所 晶体管的制造方法
JPWO2010098101A1 (ja) 2009-02-27 2012-08-30 株式会社アルバック トランジスタ、トランジスタの製造方法及びその製造装置
KR101213708B1 (ko) 2009-06-03 2012-12-18 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
KR102501183B1 (ko) * 2009-06-30 2023-02-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102228220B1 (ko) * 2009-07-03 2021-03-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011004723A1 (en) * 2009-07-10 2011-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method the same
KR101782176B1 (ko) * 2009-07-18 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR20110037220A (ko) * 2009-10-06 2011-04-13 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
KR101995704B1 (ko) * 2009-11-20 2019-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011065244A1 (en) * 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5743407B2 (ja) * 2010-01-15 2015-07-01 キヤノン株式会社 トランジスタの駆動方法及び該方法で駆動されるトランジスタを含む表示装置
KR101403409B1 (ko) * 2010-04-28 2014-06-03 한국전자통신연구원 반도체 장치 및 그 제조 방법
US8508276B2 (en) * 2010-08-25 2013-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including latch circuit
US8728860B2 (en) * 2010-09-03 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2012029638A1 (en) * 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8951899B2 (en) * 2011-11-25 2015-02-10 Semiconductor Energy Laboratory Method for manufacturing semiconductor device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006526273A (ja) * 2003-05-20 2006-11-16 エレクトロニクス アンド テレコミュニケーションズ リサーチ インスチチュート チャネル材料として絶縁体−半導体相転移物質膜を利用した電界効果トランジスタ及びその製造方法
JP2005012110A (ja) * 2003-06-20 2005-01-13 Handotai Rikougaku Kenkyu Center:Kk 極微細ｍｏｓｆｅｔ
WO2008097117A1 (en) * 2007-02-05 2008-08-14 Universidade Nova De Lisboa ELECTRONIC SEMICONDUCTOR DEVICE BASED ON COPPER NICKEL AND GALLIUM-TIN-ZINC-COPPER-TITANIUM p AND n-TYPE OXIDES, THEIR APPLICATIONS AND CORRESPONDING MANUFACTURE PROCESS
JP2010518619A (ja) * 2007-02-05 2010-05-27 ユニベルシダデ ノバ デ リスボア 銅ニッケル及びガリウム−スズ−亜鉛−銅−チタンのｐ型及びｎ型酸化物に基づく電子半導体デバイス、周辺機器及びその製造工程
JP2010021170A (ja) * 2008-07-08 2010-01-28 Hitachi Ltd 半導体装置およびその製造方法
JP2010123938A (ja) * 2008-10-24 2010-06-03 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2010183027A (ja) * 2009-02-09 2010-08-19 Sony Corp 薄膜トランジスタおよび表示装置
JP2011170345A (ja) * 2010-01-24 2011-09-01 Semiconductor Energy Lab Co Ltd 表示装置

Also Published As

Publication number Publication date
TWI661563B (zh) 2019-06-01
WO2012029596A1 (en) 2012-03-08
US20120058598A1 (en) 2012-03-08
TW201227964A (en) 2012-07-01
US10269563B2 (en) 2019-04-23
TW201743454A (zh) 2017-12-16
JP2012146946A (ja) 2012-08-02
TWI604615B (zh) 2017-11-01
US9355844B2 (en) 2016-05-31
US20140242749A1 (en) 2014-08-28
JP5918945B2 (ja) 2016-05-18
US8728860B2 (en) 2014-05-20
JP6590891B2 (ja) 2019-10-16
US20160111280A1 (en) 2016-04-21
JP2016106422A (ja) 2016-06-16
TWI542002B (zh) 2016-07-11
TW201630189A (zh) 2016-08-16
JP2019216276A (ja) 2019-12-19

Similar Documents

Publication Publication Date Title
JP6590891B2 (ja) 半導体装置
JP6511121B2 (ja) 記憶媒体の作製方法
JP6239022B2 (ja) 半導体装置の作製方法
KR102436902B1 (ko) 반도체 장치
JP5973596B2 (ja) 半導体装置の作製方法
KR102110724B1 (ko) 반도체 장치 및 그 제조 방법
KR102344452B1 (ko) 반도체 장치의 제작 방법
JP2020065091A (ja) 半導体装置の作製方法
JP5723215B2 (ja) 半導体装置の作製方法
JP5723216B2 (ja) 半導体装置の作製方法
JP6473773B2 (ja) 半導体装置の作製方法
JP2019082691A (ja) 液晶表示装置、携帯電話
JP2017135405A (ja) 半導体装置
JP2012009836A (ja) 半導体装置及びその作製方法
JP2020107889A (ja) 半導体装置
WO2011155302A1 (en) Semiconductor device
JP5764385B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190917

R150 Certificate of patent or registration of utility model

Ref document number: 6590891

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250