TWI604615B - 半導體裝置製造方法 - Google Patents

半導體裝置製造方法 Download PDF

Info

Publication number
TWI604615B
TWI604615B TW105112437A TW105112437A TWI604615B TW I604615 B TWI604615 B TW I604615B TW 105112437 A TW105112437 A TW 105112437A TW 105112437 A TW105112437 A TW 105112437A TW I604615 B TWI604615 B TW I604615B
Authority
TW
Taiwan
Prior art keywords
film
oxide semiconductor
substrate
insulating film
electrode
Prior art date
Application number
TW105112437A
Other languages
English (en)
Other versions
TW201630189A (zh
Inventor
山崎舜平
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201630189A publication Critical patent/TW201630189A/zh
Application granted granted Critical
Publication of TWI604615B publication Critical patent/TWI604615B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Liquid Crystal (AREA)

Description

半導體裝置製造方法
本發明係關於一薄膜形成裝置及使用該薄膜形成裝置以製造半導體裝置的方法。
應注意於此說明書中，半導體裝置是指藉由利用半導體特性操作之任何元件，及光電元件、半導體電路，及電子設備皆為半導體裝置。
近年來，使用形成於具有絕緣表面之基板上的半導體薄膜以形成電晶體的技術被重視。電晶體被應用至廣泛範圍之電子裝置如積體電路(IC)或影像顯示裝置(顯示裝置)。關於可應用於該些電晶體的半導體薄膜材料，以矽為基之半導體材料已被廣為人知，但作為替代材料之氧化物半導體已吸引注意。
例如，使用含有銦(In)、鎵(Ga)及鋅(Zn)之氧化物半導體且具有小於1018/cm3之電子載子濃度之主動層的電晶體被揭露，且濺鍍法被認為是用以形成氧化物半導體薄膜之最適合方法(參見專利文獻1)。
[參考]
[專利文獻1]日本公開專利申請案No.2006-165528
使用氧化物半導體之電晶體於基板中、介於基板間及介於批量間之電性劇烈地改變，且電性於一些情形中由於熱、偏壓、光或類此者被改變。有鑑於此，目標之一是使用具有高可靠度及在電性中變動小之氧化物半導體以製造半導體裝置。
已知的是在使用氧化物半導體之電晶體中，部分之氫作為施體以產生電子。電子之產生導致汲極電流流動即使是未施加閘極電壓。因此，臨界電壓往負方向移動。使用氧化物半導體之電晶體可能具有n型導電率，且藉由於負向中臨界電壓移動其具有正常開啟特性。在此，「正常開啟」是指於未施加電壓至閘極電極下通道存在且電流流經電晶體。
再者，於製造電晶體後，電晶體之臨界電壓由於氫進入氧化物半導體薄膜而可能改變。臨界電壓之變化相當地損害了電晶體之可靠度。
本發明發現薄膜形成導致薄膜中之氫的非期望內含物。應注意於此說明書中，「氫」是指氫原子或氫離子與例如，包括由氫分子、烴、氫氧基、水及類此者所表示之「包括氫」得來的氫。
本發明一實施例為藉由使用氧化物半導體之電晶體中 於薄膜中及介於薄膜之界面之氫被移除之用以製造半導體裝置的方法。為了移除介於薄膜之界面的氫，於薄膜形成間基板未被暴露於大氣中。基板較佳是於真空下傳送。再者，對於具有暴露於大氣之表面的基板，於該基板表面上之氫可藉由熱處理或電漿處理被移除。
為移除薄膜中之氫，待形成薄膜之基板表面上的氫、該薄膜材料中之氫，及薄膜形成腔室中的氫被降低。
薄膜中之氫可藉由熱處理或電漿處理被移除。
熱處理或電漿處理可被實行以降低薄膜被形成於其上之基板表面上的氫濃度以及薄膜之氫濃度。
本發明之一實施例中，熱處理於惰性氛圍、降壓氛圍或乾空氣氛圍中被實行。再者，惰性氛圍是指含有惰性氣體(如氮氣或稀有氣體(如氦、氖、氬、氪或氙))作為主要成分之氛圍，且較佳是不含氫。例如，待導入之惰性氣體純度是大於或等於8N(99.999999%)，較佳是大於或等於9N(99.9999999%)。或者，惰性氛圍是指含有惰性氣體作為主要成分之且含有小於0.1ppm濃度之反應性氣體。反應性氣體是與半導體、金屬或類此者反應之氣體。降壓氛圍是指具有小於或等於10Pa氣壓的氛圍。乾空氣氛圍是露點低於或等於-40℃，較佳是露點低於或等於-50℃。
電漿處理可於低溫被實行且可於短時間內有效地移除氫氣。特別是，電漿處理可有效地移除強烈黏著於基板表面之氫氣。
再者，自外界進入之氫氣可藉由電晶體被夾於其間且阻隔氫氣之薄膜而被抑制。
依據本發明一實施例，含於氧化物半導體薄膜之氫氣可被降低，且具有微小變動臨界電壓之穩定電性的電晶體可被提供。
或者，依據本發明一實施例，於接觸氧化物半導體薄膜之薄膜中之氫可被降低，且因此進入氧化物半導體薄膜之氫氣可被抑制。因此，具備具有良好電性及高可靠度之電晶體的半導體裝置可被提供。
10a‧‧‧薄膜形成腔室
10b‧‧‧薄膜形成腔室
10c‧‧‧薄膜形成腔室
11‧‧‧基板供應腔室
12a‧‧‧負載鎖定腔室
12b‧‧‧負載鎖定腔室
13‧‧‧輸送腔室
14‧‧‧卡匣部位
15‧‧‧基板處理腔室
100‧‧‧基板
102‧‧‧基底絕緣膜
106‧‧‧氧化物半導體膜
108a‧‧‧源極電極
108b‧‧‧汲極電極
112‧‧‧閘極絕緣膜
114‧‧‧閘極電極
128‧‧‧氧化物導電膜
150‧‧‧電晶體
200‧‧‧基板
202‧‧‧基底絕緣膜
206‧‧‧氧化物半導體膜
208a‧‧‧源極電極
208b‧‧‧汲極電極
212‧‧‧閘極絕緣膜
213‧‧‧導電膜
214‧‧‧閘極電極
216‧‧‧夾層絕緣膜
222‧‧‧導電膜
224‧‧‧背閘極電極
226‧‧‧保護絕緣膜
228‧‧‧氧化物導電膜
250‧‧‧電晶體
252‧‧‧電晶體
308‧‧‧導電膜
308a‧‧‧源極電極
308b‧‧‧汲極電極
328‧‧‧氧化物導電膜
350‧‧‧電晶體
400‧‧‧基板
402‧‧‧基底絕緣膜
406‧‧‧氧化物半導體膜
408‧‧‧導電膜
408a‧‧‧源極電極
408b‧‧‧汲極電極
412‧‧‧閘極絕緣膜
414‧‧‧閘極電極
415‧‧‧接觸孔
416‧‧‧夾層絕緣膜
431‧‧‧像素電極
440‧‧‧佈線
442‧‧‧像素
444‧‧‧佈線
445‧‧‧電極
446‧‧‧液晶元件
447‧‧‧電容佈線
448‧‧‧電容
450‧‧‧電晶體
500‧‧‧基板
502‧‧‧基底絕緣膜
506‧‧‧氧化物半導體膜
508a‧‧‧源極電極
508b‧‧‧汲極電極
512‧‧‧閘極絕緣膜
514‧‧‧閘極電極
516‧‧‧夾層絕緣膜
518‧‧‧佈線
524‧‧‧背閘極電極
526‧‧‧保護絕緣膜
528‧‧‧氧化物導電膜
550‧‧‧電晶體
600‧‧‧基板
602‧‧‧基底絕緣膜
606‧‧‧氧化物半導體膜
606a‧‧‧晶形氧化物半導體膜
606b‧‧‧晶形氧化物半導體膜
701‧‧‧基板
702‧‧‧像素部
703‧‧‧信號線驅動器電路
704‧‧‧掃瞄線驅動器電路
705‧‧‧封膠
706‧‧‧基板
708‧‧‧液晶層
713‧‧‧液晶元件
715‧‧‧電極
716‧‧‧佈線
718a‧‧‧可撓性印刷電路板
718b‧‧‧可撓性印刷電路板
719‧‧‧不等向性導電膜
720‧‧‧輸入終端
730‧‧‧電極
731‧‧‧電極
732‧‧‧絕緣膜
733‧‧‧絕緣膜
750‧‧‧電晶體
801‧‧‧主體
802‧‧‧殼體
803‧‧‧顯示部
804‧‧‧鍵盤
811‧‧‧主體
812‧‧‧尖筆
813‧‧‧顯示部
814‧‧‧操作鈕
815‧‧‧外部界面
820‧‧‧電子書閱讀機
821‧‧‧殼體
822‧‧‧殼體
823‧‧‧顯示部
824‧‧‧顯示部
825‧‧‧軸部
826‧‧‧電力開關
827‧‧‧操作鍵
828‧‧‧揚聲器
830‧‧‧殼體
831‧‧‧殼體
832‧‧‧顯示面板
833‧‧‧揚聲器
834‧‧‧麥克風
835‧‧‧操作鍵
836‧‧‧指向裝置
837‧‧‧相機鏡頭
838‧‧‧外部連接端子
840‧‧‧太陽能電池
841‧‧‧外部記憶體插槽
851‧‧‧主體
853‧‧‧目鏡
854‧‧‧操作開關
855‧‧‧顯示部(B)
856‧‧‧電池
857‧‧‧顯示部(A)
860‧‧‧電視機
861‧‧‧殼體
863‧‧‧顯示部
865‧‧‧支架
圖1為於製造本發明一實施例之半導體裝置過程中基板的行程之流程圖。
圖2A至2D所示為製造本發明一實施例之半導體裝置過程之範例的截面圖。
圖3所示為本發明一實施例之薄膜形成裝置的範例。
圖4A至4D所示為本發明一實施例之半導體裝置製程之範例的截面圖。
圖5A至5C所示為本發明一實施例之半導體裝置的範例之上視圖與截面圖。
圖6為於製造本發明一實施例之半導體裝置過程中基板的行程之流程圖。
圖7A至7C所示為於製造本發明一實施例之半導體裝置過程之範例的截面圖。
圖8A至8E所示為製造本發明一實施例之半導體裝置過程之範例的截面圖。
圖9A至9C所示為製造本發明一實施例之半導體裝置過程之範例的截面圖。
圖10A至10E所示為製造本發明一實施例之半導體裝置過程之範例的截面圖。
圖11所示為本發明一實施例之顯示裝置中一像素之範例的電路圖。
圖12A及12B所示為本發明一實施例之顯示裝置中一像素之範例的上視圖與截面圖。
圖13A至13F所示為製造本發明一實施例之半導體裝置過程之範例的截面圖。
圖14A至14C所示為製造本發明一實施例之氧化物半導體薄膜過程之範例的截面圖。
圖15A及15B所示為本發明一實施例之顯示裝置範例的上視圖與截面圖。
圖16A至16F所示各為本發明一實施例之電子裝置的範例。
圖17所示為本發明一實施例之半導體裝置的範例截面圖。
圖18所示為本發明一實施例之薄膜形成裝置的範例之上視圖。
以下，本發明之實施例將參照附圖進行詳細描述。然而，本發明不受以下敘述所限，且所屬技術領域中具有通常知識者可輕易瞭解其中方式與細節可被修改於多種方式。再者，本發明不受以下實施例敘述所限。於參照附圖描述本發明實施例中，相同之參考號可被使用於不同圖示中之相同部位。應注意相同之規劃型樣可被應用至相似部位，且該相似部位於一些情形中不以參考號特別表示。
應注意於本說明書中順序號碼如「第一」及「第二」為便利而被使用且不表示步驟之順序或層之堆疊順序。此外，本說明書中順序號碼不表示規定本發明之特定名名稱。
[實施例1]
於本實施例中，描述了使用具有較少進入薄膜與介於薄膜間界面之氫的氧化物半導體以製造頂閘極頂接觸(TGTC)電晶體的方法。
圖1所示為多腔室薄膜形成裝置中基板行程的流程圖。圖2A至2D為顯示用以製造半導體裝置之方法與之截面圖且對應於圖1之流程圖。
圖3為多腔室薄膜形成裝置。薄膜形成裝置包括具有容納基板之三個卡匣部位14的基板供應腔室11、負載鎖定腔室12a、負載鎖定腔室12b、輸送腔室13、基板處理腔室15、具有小於或等於1x10-10Pa‧m3/sec洩漏率之薄膜形成腔室10a、具有小於或等於1x10-10Pa‧m3/sec洩漏 率之薄膜形成腔室10b及具有小於或等於1x10-10Pa‧m3/sec洩漏率之薄膜形成腔室10c。基板供應腔室被連接至負載鎖定腔室12a與負載鎖定腔室12b。負載鎖定腔室12a與負載鎖定腔室12b被連接至輸送腔室13。基板處理腔室15及薄膜形成腔室10a至10c各僅被連接至輸送腔室13。閘閥被設置以連接各腔室之部位以致各腔室可獨立地維持於真空狀態。應注意具有純度大於或等於99.999999%之薄膜形成氣體可被導入至薄膜形成腔室10a至10c。雖然圖未示，輸送腔室13具有一或多個基板輸送機械臂。在此，於基板處理腔室15中的氛圍可被控制以為幾乎不含氫之一者(例如，惰性氛圍、降壓氛圍或乾空氣氛圍)。例如，具有露點低於或等於-40℃，較佳是低於或等於-50℃之乾空氣氛圍是可能的。在此，基板處理腔室15較佳是作為基板加熱腔室與電漿處理腔室。藉由單一晶圓多腔室薄膜形成裝置，基板不必於處理間暴露於大氣中，且吸收至基板的氫可被抑制。此外，薄膜形成、熱處理或類此者之順序可被自由地創造。應注意薄膜形成腔室、負載鎖定腔室及基板處理腔室之數量不以上述數字為限，且可依據置放之空間或過程而被適當決定。
首先，如圖1中步驟S501所示，基板100被置放於基板供應腔室11中之卡匣部位14上。
接著，如圖1中步驟S502所示，設定至大氣壓狀態之負載鎖定腔室12a之閘閥被開啟，基板100以第一輸送機械臂自卡匣部位14傳送至負載鎖定腔室12a，且之後 閘閥被關閉。
於基板100被導入至負載鎖定腔室12a後，負載鎖定腔室12a被抽空且設定至真空狀態。如圖1步驟S503所示，介於真空狀態中的負載鎖定腔室12a與真空狀態中的輸送腔室13間之閘閥被開啟，基板100以第二輸送機械臂傳送至輸送腔室13，且之後閘閥被關閉。
於基板100被導入至輸送腔室13後，如圖1步驟S504所示，介於輸送腔室13與真空狀態中的基板處理腔室15間之閘閥被開啟，基板100以第二輸送機械臂傳送至基板處理腔室15，且之後閘閥被關閉。
於基板100被導入至基板處理腔室15後，基板100接受熱處理或電漿處理(見圖2A)。藉由使基板100遭受熱處理或電漿處理，基板100可被脫水或去氫。熱處理或電漿處理可以高於或等於300℃且低於基板之應變點的溫度下被實行，較佳是於惰性氛圍、降壓氛圍或乾空氣氛圍中高於或等於400℃且低於或等於550℃被實行。電阻加熱法或類此者可被使用以加熱。或者，快速熱回火(RTA)處理，如氣體快速熱回火(GRTA)處理或燈快速熱回火(LRTA)處理可被使用。LRTA處理是用以藉由燈所發射出的光之輻射(電磁波)加熱物體，例如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈、或高壓水銀燈。GRTA裝置是用以使用高溫氣體以實行熱處理之裝置。關於氣體，惰性氣體被使用。當使用RTA以於短時間內實行熱處理時，即使在溫度高於或等於基板之應變 點時不包覆基板是可能的，以致基板可被有效地脫水或去氫。例如，基板溫度可高於或等於500℃且低於或等於650℃，且處理時間可大於或等於1分鐘且小於或等於10分鐘。藉由電漿處理，吸收於基板表面上的氫可藉由產生於稀有氣體、氧氣、氮氣或類此者之氛圍中的電漿而被移除。再者，藉由電漿處理，強烈附著於基板100之氫可被有效移除。例如，氬電漿處理可藉由反向濺鍍法而被實行。
於基板100之脫水或去氫後，如圖1之步驟S505所示，介於輸送腔室13與基板處理腔室15間之閘閥被開啟，基板100以第二輸送機械臂傳送至輸送腔室13，且之後閘閥被關閉。
於基板100被導入至輸送腔室13後，介於輸送腔室13與真空狀態中的薄膜形成腔室10c間之閘閥被開啟，如圖1步驟S506所示，基板100以第二輸送機械臂被輸送至薄膜形成腔室10c，且之後閘閥被關閉。
於基板100被導入至薄膜形成腔室10c後，基底絕緣膜102被形成以於基板100上具有大於或等於100nm且小於或等於500nm之厚度(見圖2B)。基底絕緣膜102藉由例如濺鍍法、分子束磊晶(MBE)法、CVD法、脈衝雷射沈積法或原子層沈積法(ALD)之薄膜形成法而被形成。
矽氧化物、氮氧化矽、矽氮化物、矽氮氧化物、鎵氧化物、鎵鋁氧化物(GaxAl2-xO3+y(x為大於或等於0且小 於或等於2，且y為大於0且小於1))、鋁氧化物、鋁氮氧化物、鋁氮氧化合物、鋁氮化物、或類此者之單一層或堆疊層被使用為基底絕緣膜102之材料。例如，基底絕緣膜102具有矽氮化物膜與矽氧化物膜之層狀結構，以致從基板或類此者進入電晶體150之水分可被防止。當基底絕緣膜102被形成以具有層狀結構時，與稍後形成之氧化物半導體膜106接觸之薄膜可以是其中藉由加熱釋放氧之絕緣膜(例如，矽氧化物、氮氧化矽或鋁氧化物)。因此，氧自基底絕緣膜102提供至氧化物半導體膜106，以致半導體膜106中與介於基底絕緣膜102及氧化物半導體膜106間界面狀態之氧缺陷可被降低。氧化物半導體膜106之氧缺陷導致連臨界電壓於負向中偏移，且介於基底絕緣膜102與氧化物半導體膜106間之界面狀態降低電晶體之可靠度。
應注意在此，氮氧化矽是指其所包括之氧多於氮之矽。在使用拉塞福逆散射(RBS)與氫氣散射分析儀(HFS)實行測量之情形中，氮氧化矽包括濃度範圍分別是50at.%至70at.%、0.5at.%至15at.%、及25at.%至35at.%之氧、氮及矽。再者，矽氮氧化物是指其所包括之氮多於氧之矽。在使用RBS與HFS實行測量之情形中，矽氮氧化物較佳是含有濃度範圍分別是5at.%至30at.%、20at.%至55at.%、25at.%至35at.%及10at.%至30at.%之氧、氮、矽及氫。應注意氮、氧、矽及氫之百分比落於以上範圍內，包含於氮氧化矽膜或矽氮氧化物膜中之原子總 量被定義100at.%。
氮氧化鋁是指所含氧多於氮之物質。再者，鋁氮氧化物是指所含氮多於氧之物質。
「藉由加熱釋放氧之絕緣膜」是指其中被釋放之氧的數量大於或等於1.0×1018atoms/cm3，較佳是大於或等於1.0×1020atoms/cm3，當藉由熱脫附質譜儀(TDS)分析更佳是大於或等於3.0×1020atoms/cm3。
在此，其中藉由使用TDS分析被轉換為氧原子之被釋放氧數量的方法將被描述。
TDS分析中釋放氣體之量正比於分譜之完整值。因此，釋放氣體之量可自介於絕緣膜分譜之完整值與標準樣本之參考值間的比例而被計算出。標準樣本之參考值是指含於樣本中之預定原子之密度對分譜之完整值的比例。
例如，自絕緣膜釋放之氧分子(NO2)數量可以含有特定密度之氫的標準樣本的矽晶圓的TDS分析結果及絕緣膜之TDS分析結果根據方程式1而得到。在此，具有藉由TDS分析所獲得之原子量32的所有光譜可假定為產生自氧分子。CH3OH，具有原子量32的氣體，不被考慮於假設中其不可能存在。再者，包括具有原子量17之氧原子或為氧原子的同位素18之的氧分子不被考慮因在自然世界中如此分子之比例極低。
NO2=NH2/SH2×SO2×α (Equation 1)
NH2是藉由將釋放自標準樣本之氫分子數量轉化至密度所獲得之值。SH2是藉由TDS分析標準樣本之光譜的整數值。在此，標準樣本之參考值被設定為NH2/SH2。SO2是當絕緣膜接受TDS分析時光譜的整數值。α是於TDS分析中影響光譜強度的係數。公式1之詳細描述可見日本公開專利申請案No.H6-275697。應注意自上述絕緣膜釋放之氧的數量是以使用含有1×1016atoms/cm3氫原子之矽晶圓為標準樣本由ESCO Ltd.,EMD-WA1000S/W所製造之熱吸附光譜裝置所量測。
再者，於TDS分析中，氧被部分地偵測為氧原子。介於氧分子與氧原子間的比例可由氧分子之游離率而計算出。應注意，由於上述α包括氧分子之游離率，被釋放之氧原子的數量也可經由對被釋放之氧分子數量評估而被估計。
應注意NO2是被釋放之氧分子數量。對於絕緣膜，當被轉換為氧原子之所釋放之氧的數量為被釋放之氧分子數量。
上述結構中，藉由加熱釋放氧之絕緣膜可以是氧過剩矽氧化物(SiOX(X>2))。在氧過剩矽氧化物(SiOX(X>2))中，每單位體積之氧原子數量較每單位體積之矽原子數量的二倍更多。每單位體積之矽原子數量與氧原子數量可藉由拉塞福逆散射而被測量。
當其中氧被藉由加熱而被釋放之絕緣層係藉由濺鍍法被形成時，氧和稀有氣體之混合氣體被使用作薄膜形成氣 體的情形中，氧對稀有氣體之比例較佳地是高的。例如，於整個氣體中氧濃度可以是大於或等於6%且小於或等於100%。氧化物靶材被較佳地使用。
在基底絕緣膜102被形成於基板100上之後，如圖1步驟S507所示，介於輸送腔室13與薄膜形成腔室10c間之閘閥被開啟，基板100被以第二輸送機械臂輸送至輸送腔室13，且之後閘閥被關閉。
雖未示出，之後，介於輸送腔室13與真空狀態中的基板處理腔室15間之閘閥被開啟，基板100以第二輸送機械臂傳送至基板處理腔室15，閘閥被關閉，且之後基板100可接受熱處理。熱處理於高於或等於150℃且低於或等於280℃之溫度被實行，較佳是於惰性氛圍、降壓氛圍或乾空氣氛圍中於高於或等於200℃且低於或等於250℃。經由上述，氫可自基板100與基底絕緣膜102被移除。應注意其中氫自基底絕緣膜102被移除但氧盡可能少地被釋放之溫度是較佳的。於基板100接受熱處理後，介於輸送腔室13與基板處理腔室15間之閘閥被開啟，基板100以第二輸送機械臂傳送至輸送腔室13，且之後閘閥被關閉。
於基板100被導入至輸送腔室13後，介於輸送腔室13與真空狀態中的薄膜形成腔室10a間之閘閥被開啟，如圖1步驟S508所示，基板100以第二輸送機械臂被輸送至薄膜形成腔室10a，且之後閘閥被關閉。
於基板100被導入至薄膜形成腔室10a後，具有大於 或等於3nm且小於或等於50nm之厚度之氧化物半導體膜106被形成於基底絕緣膜102上(見圖2C)。氧化物半導體膜106係藉由如濺鍍法、分子束磊晶(MBE)法、CVD法、脈衝雷射沈積法或原子層沈積法(ALD)之薄膜形成法而被形成。
關於使用作氧化物半導體膜106之材料，例如如以In-Sn-Ga-Zn-O為基之材料之四元金屬氧化物；如以In-Ga-Zn-O為基之材料、以In-Sn-Zn-O為基之材料、以In-Al-Zn-O為基之材料、以Sn-Ga-Zn-O為基之材料、以Al-Ga-Zn-O為基之材料或以Sn-Al-Zn-O為基之材料之三元金屬氧化物；如以In-Zn-O為基之材料、以Sn-Zn-O為基之材料、以Al-Zn-O為基之材料、以Zn-Mg-O為基之材料、以Sn-Mg-O為基之材料、以In-Mg-O為基之材料或以In-Ga-O為基之材料之二元金屬氧化物；以In-O為基之材料；以Sn-O為基之材料；以Zn-O為基之材料；或類此者可被使用。此外，上述材料中之任一可含有矽氧化物。在此，例如，以In-Ga-Zn-O為基之材料是指包括銦(In)、鎵(Ga)、鋅(Zn)之氧化物，且於成分比例上無特別限制。再者，以In-Ga-Zn-O為基之材料可包含除了In、Ga及Zn外之元素。
關於氧化物半導體膜106，使用以化學式InMO3(ZnO)m(m>0)表示之材料之薄膜可被形成。此處，M表示選自Ga、Al、Mn及Co之一或多個金屬元素。例如，M可以是Ga、Ga及Al、Ga及Mn、Ga及Co、或類 此者。
鹼金屬與鹼土金屬對氧化物半導體為相反的雜質且較佳地是含有少量。Na之濃度為小於或等於5×1016cm-3，較佳是低於或等於1×1016cm-3，更佳是低於或等於1×1015cm-3。Li之濃度為小於或等於5×1015cm-3，較佳是低於或等於1×1015cm-3。K之濃度為小於或等於5×1015cm-3，較佳是低於或等於1×1015cm-3。鹼金屬，特別地，鈉擴散至絕緣膜且當接觸氧化物半導體之絕緣膜為氧化物時變成Na+。此外，鈉穿過介於金屬與氧間的鍵結或進入於氧化物半導體中的鍵結。結果，導致電晶體特性惡化(例如向負向之臨界電壓偏移(導致電晶體正常開啟)或場效遷移率之減少)。此外，此也會導致特性上的變動。此問題特別是在存在於氧化物半導體中之氫濃度極低時的情形下是顯著的。因此，鹼土金屬之濃度於存在於氧化物半導體中之氫濃度小於或等於5×1019atoms/cm3的情形下需要被設定至上述數值，特別是在小於或等於5×1018atoms/cm3。
在本實施例中，氧化物半導體膜係藉由使用以In-Ga-Zn-O為基之氧化物靶材的濺鍍法而形成。
關於以In-Ga-Zn-O為基之氧化物靶材，例如，具有In2O3：Ga2O3：ZnO之組成比(莫耳比)為1：1：1之氧化物靶材可被使用。應注意靶材之材料不限於以上材料及組成比例。例如，具有In2O3：Ga2O3：ZnO之組成比為1：1：2(莫耳比)之氧化物靶材可被使用。
氧化物靶材之相對密度係大於或等於90%且小於或等 於100%，較佳是大於或等於95%且小於或等於99.9%。這是因為，使用具有高相對密度的氧化物靶材，形成之氧化物半導體膜可以是稠密膜。
例如，氧化物半導體膜可以被形成如下。然而，本發明不受限於以下方法。
薄膜形成條件之範例如下：介於基板與靶材間之距離為60mm，壓力為0.4Pa，直流(DC)功率為0.5kW，且薄膜形成氛圍為含有氬及氧(氧之流速為33%)之混合氛圍。應注意脈衝直流(DC)濺鍍法較佳是被使用因為產生於薄膜形成中的粉狀物質(也可指顆粒或灰塵)可被減少且薄膜厚度可以為均勻。
於氧化物半導體膜106形成於基板100上之後，如圖1步驟S509所示，介於輸送腔室13與薄膜形成腔室10a間之閘閥被開啟，基板100以第二輸送機械臂被輸送至輸送腔室13，且之後閘閥被關閉。
於基板100被導入至輸送腔室13後，介於輸送腔室13與真空狀態中的基板處理腔室15間之閘閥被開啟，如圖1步驟S510所示，基板100以第二輸送機械臂被輸送至基板處理腔室15，且之後閘閥被關閉。
於基板100被導入至基板處理腔室15後，基板100接受熱處理或電漿處理。氧化物半導體膜106可藉由熱處理或電漿處理被脫水或去氫。熱處理或電漿處理可於氧化氛圍、惰性氛圍、減壓氛圍或乾空氣之氛圍中以高於或等於150℃且低於基板之露點之溫度被實行，較佳是高於或 等於250℃且低於或等於470℃。此時，當氫被移除自氧化物半導體膜106，氧可由基底絕緣膜102被提供至氧化物半導體膜106。應注意熱處理較佳是以高於實行於圖1中之步驟S507及S508間之熱處理5℃或更高之溫度被實行。藉由於此溫度範圍中實施熱處理，氧可自基底絕緣膜102被有效提供至氧化物半導體膜106。
應注意氧化氛圍是指含有氧化氣體之氛圍。氧化氣體為氧、臭氧、一氧化二氮或類此者，且其較佳是不含水、氫及類此者之氧化氣體。例如，待導入至熱處理裝置之氧、臭氧、一氧化二氮之純度為大於或等於8N(99.999999%)，較佳是大於或等於9N(99.9999999%)。作為氧化氣體氛圍，其中氧化氣體與惰性氣體相混合之氛圍可被使用，且氧化氣體被以至少10ppm包含於氛圍中。
於氧化物半導體膜106接受脫水或脫氫處理後，如圖1步驟S511所示，介於輸送腔室13與基板處理腔室15間之閘閥被開啟，基板100以第二輸送機械臂被輸送至輸送腔室13，且之後閘閥被關閉。
於基板100被導入至輸送腔室13後，如圖1步驟S512所示，介於輸送腔室13與與真空狀態中的薄膜形成腔室10b間之閘閥被開啟，基板100以第二輸送機械臂被輸送至薄膜形成腔室10b，且之後閘閥被關閉。
於基板100被導入至薄膜形成腔室10b後，氧化物導電膜128被形成於氧化物半導體膜106上以具有大於或等 於3nm且小於或等於30nm之厚度(見圖2D)。氧化物導電膜128係藉由例如濺鍍法、分子束磊晶(MBE)法、CVD法、脈衝雷射沈積法或ALD法之薄膜形成法而被形成。
藉由供應介於氧化物半導體膜106與之後形成之源極電極108a及介於氧化物半導體膜106與之後形成之汲極電極108b的氧化物導電膜，降低介於源極區與氧化物半導體膜106及介於汲極區與氧化物半導體膜106及間之接觸電阻是可能的，以致電晶體可被高速操作。
作為氧化物導電膜，氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦錫(In2O3-SnO2，簡寫為ITO)、銦鋅氧化物(In2O3-ZnO)，或此些其中含有矽氧化物之金屬氧化物材料之任一可被使用。
或者，氧化物導電膜可藉由注入氮至氧化物導電膜106而被形成。或者，氧化物導電膜可以藉由其中氮被包括於薄膜形成氣體中之濺鍍法使用類似於作為靶材之氧化物導電膜106的材料所形成。
應注意圖1所示基板路徑之所有步驟並非必要經歷。例如，圖1中之步驟S504、S510及S512之一或多者可被省略。此情形中，以下步驟可被適當改變。
上述步驟係於不接觸大氣下被實施。
雖然未示於圖1之流程中，於氧化物導電膜128被形成後，基板100經輸送腔室13與負載鎖定腔室12b返回基板供應腔室11中之卡匣部位14。
接著，製造電晶體之下列過程參照圖4A至4D被描述。
圖2D中，光阻遮罩係藉由微影步驟被形成於氧化物導電膜128上，氧化物半導體膜106及氧化物導電膜128各被處理為具有島狀形狀且之後光阻遮罩被移除(圖4A)。
接著，覆蓋島狀氧化物半導體膜106及島狀氧化物導電膜128之導電膜被形成以具有大於或等於15nm且小於或等於700nm之厚度。光阻遮罩係藉由微影步驟被形成且該導電膜被處理以形成源極電極108a與汲極電極108b。此時，氧化物導電膜128被處理，且光阻遮罩被移除(見圖4B)。雖然圖未示，當氧化物導電膜128被處理，部分之氧化物半導體膜106於一些情形中於介於源極電極108a與汲極電極108b間之區域被蝕刻。於此情形中，處理條件被較佳是定以致在介於源極電極108a與汲極電極108b間之區域中的氧化物半導體膜106不被移除。
作為用作為源極電極108a與汲極電極108b之導電膜，例如，含有選自鋁、鉻、銅、鉭、鈦、鉬及鎢中的元素之金屬膜或含有任一上述元素為主成分之金屬氮化物膜(如鈦氮化物膜、鉬氮化物膜、或鎢氮化物膜)可被使用。其中高鎔點金屬如鈦、鉬及鎢之膜或任一此類元素之金屬氮化物膜(如鈦氮化物膜、鉬氮化物膜、或鎢氮化物膜)被堆疊在鋁、銅或類此者之金屬膜的較低側或較高側 之一或兩者上。應注意作為源極電極108a與汲極電極108b之導電膜可藉由使用圖3所示之多腔室薄膜形成裝置而被形成。
導電膜可藉由使用光阻遮罩之蝕刻而被處理。紫外光、KrF雷射光、ArF雷射光或類此者被較佳地使用為用以形成蝕刻之光阻遮罩的光照。
曝光被實施以致通道長度L小於25nm，曝光於形成光阻遮罩之時使用例如具有極短之數奈米至數十奈米波長的極紫外線被較佳地實施。在藉由極紫外線之曝光中，該解析度高且聚焦深度大。因此，稍後形成之電晶體的通道長度L可被降低，藉此電路之操作速度可被增加。
藉由使用以使用所謂的多段式調整光罩形成之光阻遮罩，蝕刻可被實施。使用多段式調整光罩形成之光阻遮罩具有多個厚度且可藉由灰化而被進一步改變，因此，此光阻遮罩可被使用於不同圖案之多個蝕刻步驟中。由於此原因，對應於至少二不同圖案之光阻遮罩可藉由使用多段式調整光罩而被形成。即，步驟可被簡化。
接著，閘極絕緣膜112中與基底絕緣膜102、氧化物半導體膜106及氧化物導電膜128接觸且覆蓋源極電極108a與汲極電極108b的部分被形成(見圖4C)。
應注意使用氧化物氣體之電漿處理可於閘極絕緣膜112之形成前被實施，以致氧化物半導體膜106之曝光表面被氧化且氧缺陷被填充。當實施時，電漿處理較佳地是在不暴露於大氣中形成與部分氧化物半導體膜106接觸之 閘極絕緣膜112後被實施。閘極絕緣膜112可藉由使用圖3所示之多腔室薄膜形成裝置被形成。
閘極絕緣膜112可具有類似於基底絕緣膜102之結構，且較佳地氫自絕緣膜以加熱被釋放。此時，具有高介電常數之材料，如釔氧化物、鋯氧化物、鉿氧化物或鋁氧化物可被使用為閘極絕緣膜112考量電晶體之閘極絕緣膜功能。或者，矽氧化物、矽氮氧化物、或矽氮化物及具有高介電常數之材料，如釔氧化物、鋯氧化物、鉿氧化物或鋁氧化物，其堆疊層可考量閘極耐受電壓及介於氧化物半導體膜與閘極絕緣膜112或類此者間之界面條件被使用。閘極絕緣膜112之總厚度較佳係大於或等於1nm且小於或等於300nm，更佳是大於或等於5nm且小於或等於50nm。閘極絕緣膜厚度愈大，短通道效應愈增強且臨界電壓傾向於易於負向中移動。此外，由於通道電流之漏電隨著小於或等於5nm之閘極絕緣膜厚度而增加。
接著，導電膜被形成。導電膜以使用經由微影步驟形成之光阻遮罩被處理，以致閘極電極114被形成，且之後光阻遮罩被移除(見圖4D)。閘極電極114可使用如鉬、鈦、鉭、鎢、鋁、銅、釹或鈧之金屬材料，任一此些金屬材料的氮化物，或含有任一此些金屬材料作為其主成分之合金材料而被形成。應注意閘極電極114可具有單層結構或層狀結構。當含有鋁之材料被使用為導電膜，於下列步驟中之最高處理溫度較佳是低於或等於380℃，更佳是低於或等於350℃。當銅被使用為導電膜時，具有較銅 的溶點更高之溶點的金屬材料，如鉬、鈦或鎢，被較佳地堆疊以預防由於銅元素之遷移或擴散導致之缺陷。再者，當含有銅元素之材料被使用為導電膜時，於下列步驟中之最高處理溫度較佳是低於或等於450℃。作為閘極電極114之導電膜可藉由使用圖3中所示之多腔室薄膜形成裝置而被形成。
應注意自實施於氧化物半導體膜106上的電漿處理至形成作為閘極電極114的導電膜之步驟較佳是於不接觸大氣下被實施。更佳地，圖3中所示之多腔室薄膜形成裝置被使用。不接觸大氣下，薄膜及介於薄膜間之界面中的氫可被移除。
經由上述步驟，電晶體150被製造。
圖5A至5D顯示電晶體150之上視圖及截面圖。
圖5B為圖5A沿A-B之橫斷面圖。圖5C為圖5A沿C-D之橫斷面圖。應注意於圖5A中，電晶體150之一些構件(如閘極絕緣膜112)為簡短被省略。
根據此實施例，於薄膜及介於薄膜間之介面中的氫可被移除，以致具有低變動臨界電壓與穩定電性之電晶體被提供。再者，於與氧化物半導體膜接觸之薄膜中的氫可被移除，藉此進入氧化物半導體膜之氫可被抑制。因此，具有具備良好電性及高可靠度之電晶體的半導體裝置可被提供。
再者，使用多腔室薄膜形成裝置可減少製造電晶體所需之裝置數量。
[實施例2]
此實施例中，使用具有少量之進入薄膜及介於薄膜間之介面中的氫的氧化物半導體以製造底閘極頂部接觸之電晶體的方法被描述。
圖6為顯示在多腔室薄膜形成裝置中基板路線之流程圖。圖7A至7C為對應至圖6中製造流程之橫截面圖。多腔室薄膜形成裝置類似於在實施例1中所使用者。
首先，如圖6中步驟S601所示，基板200被放置於基板供應腔室11中之卡匣部位14上。
接著，如圖6中步驟S602所示，設定至大氣壓狀態之負載鎖定腔室12a之閘閥被開啟，基板200以第一輸送機械臂自卡匣部位14傳送至負載鎖定腔室12a，且之後閘閥被關閉。
於基板200被導入至負載鎖定腔室12a後，負載鎖定腔室12a被抽空且設定至真空狀態。如圖6步驟S603所示，介於真空狀態中的負載鎖定腔室12a與真空狀態中的輸送腔室13間之閘閥被開啟，基板200以第二輸送機械臂傳送至輸送腔室13，且之後閘閥被關閉。
於基板200被導入至輸送腔室13後，如圖6步驟S604所示，介於輸送腔室13與真空狀態中的基板處理腔室15間之閘閥被開啟，基板200以第二輸送機械臂傳送至基板處理腔室15，且之後閘閥被關閉。
於基板200被導入至基板處理腔室15後，基板200接受熱處理或電漿處理(見圖7A)。熱處理或電漿處理 可以類似於實施例1中之方式被實施。
於基板200接受脫水處理或去氫處理後，如圖6步驟S605所示，介於輸送腔室13與基板處理腔室15間之閘閥被開啟，基板200以第二輸送機械臂傳送至輸送腔室13，且之後閘閥被關閉。
於基板200被導入至輸送腔室13後，如圖6步驟S606所示，介於輸送腔室13與真空狀態中的薄膜形成腔室10c間之閘閥被開啟，基板200以第二輸送機械臂被輸送至薄膜形成腔室10c，且之後閘閥被關閉。
於基板200被導入至薄膜形成腔室10c後，基底絕緣膜202被形成於基板200上(見圖7B)。基底絕緣膜202可具有類似於基底絕緣膜102之結構。
基底絕緣膜202被形成於基板200上之後，如圖6步驟S607所示，介於輸送腔室13與薄膜形成腔室10c間之閘閥被開啟，基板200以第二輸送機械臂被輸送至輸送腔室13，且之後閘閥被關閉。
於基板200被導入至輸送腔室13後，如圖6步驟S608所示，介於輸送腔室13與真空狀態中的薄膜形成腔室10a間之閘閥被開啟，基板200以第二輸送機械臂被輸送至薄膜形成腔室10a，且之後閘閥被關閉。
於基板200被導入至薄膜形成腔室10a後，導電膜213被形成於基板200上(見圖7C)。導電膜213可具有類似於作為閘極電極114之導電膜的結構。
應注意圖6所示基板路徑之所有步驟並非必要經歷。 例如，圖6中之步驟S604可被省略。此情形中，以下步驟可被適當改變。
上述步驟係於不暴露於大氣下被實施。
雖然未示於圖6之流程中，於導電膜被形成後，基板200經輸送腔室13與負載鎖定腔室12b返回基板供應腔室11中之卡匣部位14。
或者，於基底絕緣膜202被形成後，基板200被輸送至基板處理腔室15，基板200接受熱處理或電漿處理，基板200經輸送腔室13被輸送至薄膜形成腔室10b，且之後絕緣膜被形成。絕緣膜可具有矽氮化物膜、矽氮氧化物膜、鎵氧化物膜、鎵鋁氧化物膜、鋁氧化物膜、氮氧化鋁膜、鋁氮氧化物膜、或鋁氮化物膜。然後，基板200經輸送腔室13被輸送至薄膜形成腔室10a且導電膜213被形成。應注意上述步驟係於不暴露於大氣下被實施。因此，於薄膜與介於薄膜間之界面中的氫可被進一步移除。
接著，於圖7A至7C中之步驟後之製造電晶體過程可參照圖8A至8E與圖9A至9C被描述。
首先，光阻遮罩係藉由微影步驟被形成於導電膜213上，導電膜213被處理，閘極電極214被形成(圖8A)。
接著，與基底絕緣膜202接觸且覆蓋閘極電極214之閘極絕緣膜212部分被形成，且之後氧化物半導體膜206被形成於閘極絕緣膜212上(見圖8B)。閘極絕緣膜212與氧化物半導體膜206可具有分別類似於閘極絕緣膜112 與氧化物半導體膜106結構之結構。
接著，基板200接受熱處理或電漿處理。藉由氧化物半導體膜206接受熱處理或電漿處理，氧化物半導體膜206可被脫水或去氫。熱處理或電漿處理可於氧化氛圍、惰性氛圍、降壓氛圍或乾空氣氛圍中以高於或等於150℃且低於基板之應變點的溫度下被實行，較佳是以高於或等於250℃且低於或等於470℃被實行。當氧釋放之絕緣膜被使用為閘極絕緣膜212，藉由熱處理可將氧自閘極絕緣膜212供應至氧化物半導體膜206。
氧化物導電膜228被形成於氧化物半導體膜206上(見圖8C)。氧化物導電膜228可具有類似於氧化物導電膜128結構之結構。應注意氧化物導電膜228非為必要地設置。
在此，自閘極絕緣膜212之形成至氧化物導電膜228之形成之步驟於不暴露於大氣下被較佳地實施。於薄膜或介於薄膜間之界面中的氫可被移除且電晶體之電性及可靠度可被改善。應注意圖3中所示多腔室薄膜形成裝置可被使用以自閘極絕緣膜212之形成至氧化物導電膜228之形成之步驟。
接著，光阻遮罩係藉由微影步驟被形成於氧化物導電膜228上且氧化物導電膜228及氧化物半導體膜206各被處理為具有島狀形狀(圖8D)。
接著，覆蓋氧化物導電膜228、氧化物半導體膜206及閘極絕緣膜212之導電膜被形成，光阻遮罩經微影步驟 被形成於導電膜上，且導電膜被處理以形成源極電極208a及汲極電極208b。於相同時間，介於源極電極208a及汲極電極208b間之部分氧化物導電膜228也被處理，且氧化物導電膜228被設置以與氧化物半導體膜206之表面接觸且連接至部分之源極與汲極電極(見圖8E)。源極電極208a及汲極電極208b可具有類似於源極電極108a及汲極電極108b結構之結構。
經由上述步驟，底閘極頂部接觸之電晶體250可被製造。
在此，源極電極208a、汲極電極208b、氧化物導電膜228、氧化物半導體膜206及閘極絕緣膜212可接受電漿處理或熱處理。例如，當反向濺鍍處理被實施，源極電極208a及汲極電極208b之上端部位具有曲面，藉此於操作電晶體時之場效濃度可被減輕。再者，氧化物半導體膜206中或氧化物半導體膜206之表面鄰近中之缺陷可於氧化氛圍中藉由電漿處理或熱處理被修復，以致氧不足可被降低。熱處理可於高於或等於200℃及低於或等於500℃之溫度被實施。
接著，與氧化物導電膜228、氧化物半導體膜206及閘極絕緣膜212接觸且覆蓋源極電極208a及汲極電極208b之夾層絕緣膜216部分被形成，且之後導電膜222形成於夾層絕緣膜216上(見圖9A)。應注意夾層絕緣膜216可具有類似於基底絕緣膜202結構之結構。例如，部分夾層絕緣膜216係較佳為矽氮化物膜、矽氮氧化物 膜、鎵氧化物膜、鎵鋁氧化物膜、鋁氧化物膜、氮氧化鋁膜、鋁氮氧化物膜、或鋁氮化物膜因自外界進入之氫可被降低。關於導電膜222，類似閘極電極214或氧化物導電膜228材料之材料可被使用。應注意於夾層絕緣膜216形成後，熱處理可於氧化氛圍、惰性氛圍、降壓氛圍或乾空氣氛圍中以高於或等於250℃且低於或等於350℃之溫度下被實行。在釋放氧之絕緣膜被使用為夾層絕緣膜216之情形中，可藉由實施熱處理將氧自夾層絕緣膜216供應至氧化物半導體膜206。再者，於介於氧化物半導體膜206及夾層絕緣膜216間界面或氧化物半導體膜206及夾層絕緣膜216鄰近處中之氧不足可藉由供應之氧而被降低。此外，當部分之夾層絕緣膜216為矽氮化物膜、矽氮氧化物膜、鎵氧化物膜、鎵鋁氧化物膜、鋁氧化物膜、氮氧化鋁膜、鋁氮氧化物膜、或鋁氮化物膜時，所供應氧之向外擴散可被防止。換句話說，於氧化物半導體膜206及其鄰近處之新的氧不足較不會被產生，具有良好電性及高可靠度之電晶體可被製造。
在此，自於源極電極208a、汲極電極208b、氧化物導電膜228、氧化物半導體膜206及閘極絕緣膜212上之電漿處理或熱處理至導電膜222之形成的步驟可不暴露於大氣下被實施。於薄膜及介於薄膜之界面中的氫可被移除且電晶體電性及可靠度可被改善。應注意圖3所示之多腔室薄膜形成裝置可被使用。
接著，光阻遮罩藉由微影步驟形成於導電膜222上， 且導電膜222被處理至背閘極電極224(見圖9B)。
經由上述步驟，底閘極頂部接觸之電晶體252可被製造。
接著，覆蓋背閘極電極224及夾層絕緣膜216之保護絕緣膜226可被形成(見圖9C)。作為保護絕緣膜226、矽氮化物膜、矽氮氧化物膜、或鋁氧化物膜可藉由濺鍍法或CVD法而被形成。藉由供給保護絕緣膜226，自外界進入電晶體252之氫可被抑制。
根據此實施例，於薄膜及介於薄膜之界面中的氫可被移除，以致具有微小變動臨界電壓之穩定電性的電晶體可被提供。再者，於接觸於氧化物半導體薄膜之薄膜中的氫可被減少，藉此進入氧化物半導體薄膜之氫可被抑制。因此，具備具有良好電性及高可靠度之電晶體的半導體裝置可被提供。
再者，使用多腔室薄膜形成裝置可減少製造電晶體所需之裝置數量。
[實施例3]
此實施例中，使用具有少量之進入薄膜及介於薄膜間之介面中的氫的氧化物半導體以製造底閘極頂部接觸之電晶體的方法參照圖10A至10E被描述。本方法不同於實施例2中之方法。應注意包括於圖6及圖7A至7C中的步驟類似於實施例2中之步驟。
於圖10A及10B中所包括之製造步驟類似於於圖8A 及8B中所包括之製造步驟。
於氧化物半導體膜206被形成後，基板200接受熱處理或電漿處理。藉由使氧化物半導體膜206接受熱處理或電漿處理，氧化物半導體膜206可被脫水或去氫。熱處理或電漿處理可於氧化氛圍、惰性氛圍、降壓氛圍或乾空氣氛圍中以高於或等於150℃且低於基板之應變點的溫度下被實行，較佳是以高於或等於250℃且低於或等於470℃被實行。
氧化物導電膜328與導電膜308被形成於氧化物半導體膜206上(見圖10C)。氧化物導電膜328可具有類似氧化物導電膜128結構之結構。應注意氧化物導電膜328並非必定要被提供。再者，導電膜308被處理以稍後形成源極電極308a及汲極電極308b。導電膜308可具有類似作為源極電極108a及汲極電極108b之導電膜結構之結構。
在此，自閘極絕緣膜212之形成至導電膜308之形成的步驟較佳是於不接觸大氣下被實施。應注意圖3中所示之多腔室薄膜形成裝置可被使用自閘極絕緣膜212之形成至導電膜308之形成的步驟中。
接著，光阻遮罩係藉由微影步驟被形成於導電膜308上，導電膜328及氧化物半導體膜206各被處理為具有島狀形狀(圖10D)。
接著，覆蓋導電膜308、氧化物導電膜328、氧化物半導體膜206及基板200之光阻被供應，光阻遮罩經由上 述步驟被形成，且導電膜308與氧化物導電膜328被處理以形成源極電極308a及汲極電極308b。此時，氧化物導電膜328是形成於源極電極308a與氧化物半導體膜206間以及汲極電極308b與氧化物半導體膜206間(圖10E)。雖然圖未示，介於源極電極308a與汲極電極308b間之氧化物半導體膜206可被蝕刻。
經由上述步驟，底閘極頂部接觸之電晶體350可被製造。
經由上述步驟，夾層絕緣膜、背閘極電極及保護絕緣膜可以類似於電晶體252之方式的方式而被形成。應注意於夾層絕緣膜之形成前暴露之氧化物半導體膜206可於氧化氛圍、惰性氛圍、降壓氛圍或乾空氣氛圍中以高於或等於200℃且低於或等於500℃之溫度下被實施。之後，夾層絕緣膜於不暴露於大氣下被形成。
根據本實施例，自閘極絕緣膜212之形成至導電膜308之形成的步驟於不暴露於大氣下被形成，於薄膜及介於薄膜之界面中的氫可被移除，以致電晶體之電性及可靠度相較於實施例2可被進一步改善。
再者，使用多腔室薄膜形成裝置可減少製造電晶體所需之裝置數量。
[實施例4]
此實施例中，用以形成釋放氫之絕緣膜的方法係參照圖2A至2D及圖18而被描述。
圖18顯示配置有離子佈植腔室17之圖3中的薄膜形成裝置的結構。
離子佈植腔室17中，離子摻雜或離子佈植可被實施。
應注意，本實施例中，薄膜形成、離子佈植、及熱處理或電漿處理係盡可能於真空狀態中被連續地實施。藉由使用圖18中之薄膜形成裝置以形成釋放氫之絕緣膜的方法係描述如下。
首先，基板100被導入至負載鎖定腔室12a。接著，基板100被輸送至基板處理腔室15，且吸收至基板100之氫於基板處理腔室15中經第一熱處理、電漿處理或類此者被移除。在此，第一熱處理於惰性氛圍、降壓氛圍或乾空氣氛圍中以高於或等於100℃且低於基板之應變點的溫度下被實行。再者，關於電漿處理，稀有氣體、氧氣、氮氣或氮氧化物(即一氧化二氮、一氧化氮)被使用。然後，基板100被輸送至薄膜形成腔室10a且藉由濺鍍法形成基底絕緣膜102以具有大於或等於50nm且小於或等於500nm之厚度，較佳是大於或等於200nm且小於或等於400nm(見圖2B)。之後，質量數為16之氧(16O)、質量數為18之氧(18O)或16O及18O藉由離子摻雜琺或離子佈植法被植入至基底絕緣膜102。此時，當離子佈植法被使用，氫亦被植入至基底絕緣膜102。由於此原因，離子佈植法較佳地被使用。之後，於基板100被輸送至基板處理腔室15後，第二熱處理可於惰性氛圍、降壓氛圍或 乾空氣氛圍中以高於或等於150℃且低於或等於280℃，較佳是以高於或等於200℃且低於或等於250℃的溫度下被實行。經由第二熱處理，氫可自基板100及基底絕緣膜102被移除。應注意第二熱處理被實行的溫度為氫自基底絕緣膜102被移除但盡可能少量的氧被釋放。接著，基板100被輸送至薄膜形成腔室10b且氧化物半導體膜106是藉由濺鍍法形成(見圖2C)。之後，於基板100被輸送至基板處理腔室15後，第三熱處理可於惰性氛圍、降壓氛圍或乾空氣氛圍中以高於或等於250℃且低於或等於470℃溫度下被實行以致氫自氧化物半導體膜被移除而氧自基底絕緣膜102供應至氧化物半導體膜。應注意第三熱處理是以高於第二熱處理5℃或更多之更高溫度下實行。藉由以此方式使用圖18中之薄膜形成裝置，薄膜形成期間該製造程序可於較少氫之進入下進行。
經由上述，根據實施例1及類此者，使用具有於電性上較小變動之氧化物半導體的半導體裝置可被提供。再者，具有高可靠性之半導體裝置可被提供。
描述於本實施例中之結構與方法可被適當結合於描述於其他實施例中之任一結構與方法。
[實施例5]
本實施例中，用以製造被使用為液晶顯示裝置中之像素的電晶體且減量之光罩及減量之微影步驟被使用的方法參照圖11、圖12A及12B以及圖13A至13F被描述。
圖11顯示像素442之電路組態。像素442包括電晶體450、液晶元件446及電容448。電晶體450之閘極電極被電性連接至佈線444且電晶體450之源極電極與汲極電極之其中一者被電性連接至佈線440。電晶體450之源極電極與汲極電極之另一者被電性連接至液晶元件446之一電極及電容448之一電極。液晶元件446之另一電極與電容448之另一電極電性連接至電極445。電極445之電位可被設定至如0V、GND或共用電位之固定電位。
電晶體450具有選擇決定供應自佈線440之影像信號被輸入液晶元件446之功能。當用以開啟電晶體450之信號被供應至佈線444，自佈線440之影像信號經電晶體450被供應至液晶元件446。液晶元件446之光穿透率依靠供應之影像信號(電位)而被控制。電容448具有用以儲存供應至液晶元件446之電位的儲存電容(也可指Cs電容)。電容448不必要被提供。然而，藉由電容448之供應，由於流動於介於被關閉之電晶體450之源極電極與汲極電極間之電流(關閉狀態電流)造成供應至液晶元件446之電位改變可被抑制。
氧化物半導體可被使用為電晶體450之通道被形成之半導體。在藉由於適當條件下處理具有大於或等於3.0eV能隙之氧化物半導體所獲得之電晶體中，氧化物半導體之關閉狀態電流可小於或等於100zA(1×10-19A/μm)或小於或等於10zA(1×10-20A/μm)，較佳是於操作溫度(即25℃)小於或等於1zA(1×10-21A/μm)。基於此原 因，供應至液晶元件446之電位可於未供應電容448下被儲存。再者，具有低功率消耗之液晶顯示裝置可被提供。
接著，圖11中所示像素442之結構的範例參照圖12A與12B被描述。圖12A為顯示像素442之平面結構的上視圖，且圖12B為顯示電晶體450之堆疊結構的橫截面圖。應注意圖12B中A1-A2對應至圖12A中沿A1-A2線之橫斷面。
描述於本實施例中之電晶體450中，汲極電極408b被具有U型形狀(C型、倒C型或馬蹄型)之源極電極408a部分地圍繞。藉由此形狀，即使當電晶體之區域小時，足夠之通道寬度可被確保，以致電晶體之開啟狀態電流可被增加。
當大量寄生電容產生於閘極電極414與電性連接至像素電極431之汲極電極408b之間時，液晶元件446更易被饋通作用。因此，供應至液晶元件446之電位無法被精確地儲存，其導致顯示品質之退化。如本實施例中所述，藉由使用其中汲極電極408b被具有U型形狀之源極電極408a圍繞的形狀，可確保足夠通道寬度，產生於汲極電極408b與閘極電極414間之寄生電容可被降低，以致液晶顯示裝置之顯示品質可被改善。
於沿A1-A2之橫截面中，基底絕緣膜402被形成於基板400上且閘極電極414被形成於基底絕緣膜402上。閘極絕緣膜412與氧化物半導體膜406被形成於閘極電極414上。源極電極408a與汲極電極408b被形成於氧化物 半導體膜406上。夾層絕緣膜416被形成於源極電極408a與汲極電極408b上且與部分之氧化物半導體膜406接觸。像素電極431被形成於夾層絕緣膜416上。像素電極431經由形成於夾層絕緣膜416中之接觸孔415被電性連接於汲極電極408b。
再者，部分閘極絕緣膜412、氧化物半導體膜406及夾層絕緣膜416被移除且像素電極431被形成以接觸閘極絕緣膜412、氧化物半導體膜406及夾層絕緣膜416側面。本實施例中，i型(本質)或實質i型氧化物半導體被使用為氧化物半導體膜406。i型或實質i型氧化物半導體可被視為實質上絕緣體，以致當像素電極431與氧化物半導體膜406末端部位接觸時，漏電或類此者之問題不會發生。
接著，製造參照圖12A與12B之液晶顯示裝置之像素部位的方法係參照圖13A至13F被描述。
首先，基底絕緣膜402被形成於基板400上。基板400與基底絕緣膜402可具有分別類似於基板100與基底絕緣膜102結構之結構。
接著，導電膜被形成於基底絕緣膜402上，光阻遮罩係藉由微影步驟被形成，且導電膜被處理以形成閘極電極414(見圖13A)。雖未示出，電容佈線447及佈線444係同時間形成。閘極電極414可具有類似於閘極電極114結構之結構。
導電膜之材料可類似於實施例1中所示閘極電極114 之材料。
接著，閘極絕緣膜412被形成於閘極電極414之上。閘極絕緣膜412可具有類似於閘極絕緣膜112結構之結構。
閘極絕緣膜412亦可作用為保護層。包括銅之閘極電極414被覆蓋以包括矽氮化物之絕緣膜，藉此擴散自閘極電極414的銅可被防止。
接著，氧化物半導體膜406被形成於閘極絕緣膜412之上。氧化物半導體膜406可具有類似於氧化物半導體膜106結構之結構。
於氧化物半導體膜406之形成後，基板400可接受熱處理或電漿處理。藉由實施電漿處理或熱處理於基板400上，於氧化物半導體膜406中的氫可被降低，此為較佳。電漿處理較佳是於氧化氛圍中實施。熱處理是於惰性氛圍、降壓氛圍或乾空氣氛圍中實施。熱處理溫度是設定至高於或等於100℃且低於或等於400℃，較佳是高於或等於200℃且低於或等於350℃，更佳是高於或等於250℃且低於或等於300℃。
接著，導電膜408被形成於氧化物半導體膜406上(見圖13B)。導電膜408可具有類似於作為源極電極108a及汲極電極108b之導電膜結構之結構。
在此，自氧化物半導體膜406之形成至導電膜408之形成的步驟是於不接觸大氣下被實施。不接觸大氣下，薄膜中與介於薄膜間之界面中的氫可被移除。應注意自氧化 物半導體膜406之形成至導電膜408之形成的步驟可使用圖3中所示之多腔室薄膜形成裝置而被形成。
接著，光阻遮罩經微影步驟而形成於導電膜408上且導電膜408被處理至形成源極電極408a及汲極電極408b。雖然未示出，佈線440可被同時形成(見圖13C)。
接著，夾層絕緣膜416被形成於源極電極408a與汲極電極408b上(見圖13D)。夾層絕緣膜416可具有類似於夾層絕緣膜216結構之結構。
之後，光阻遮罩經微影步驟而形成於夾層絕緣膜416上且夾層絕緣膜416、氧化物半導體膜406及閘極絕緣膜412被處理。此時，只有部分夾層絕緣膜416於汲極電極408b上移除，以致接觸孔415被形成(見圖13E)。
此時，像素開口部位之部分夾層絕緣膜416、氧化物半導體膜406及閘極絕緣膜412(佈線或電晶體未被提供之像素部位)可被留下。應注意藉由盡可能移除夾層絕緣膜416與氧化物半導體膜406之該部位，於液晶顯示裝置被使用為透射式液晶顯示裝置之情況中，像素之穿透性可被改善。因此，來自背光之光可有效地穿透該像素，由於亮度上的改善，藉此功率消耗可被降低且顯示品質可被改善。
夾層絕緣膜416、氧化物半導體膜406及閘極絕緣膜412之蝕刻可藉由乾蝕刻亦或是濕蝕刻，或是兩者而被實施。含有氯之氣體(例如氯氣(Cl2)、三氯化硼 (BCl3)、四氯化矽(SiCl4)或四氯化碳(CCl4)之以氯為基氣體)可被實施為用以乾蝕刻之蝕刻氣體。
作為乾蝕刻法，平行板反應性離子蝕刻(RIE)法、感應耦合電漿(ICP)蝕刻法或類此者可被使用。
一般說來，半導體膜之蝕刻與在絕緣膜中接觸孔之形成是經不同之微影步驟與蝕刻步驟被分別實行。然而，根據本實施例中所述之製造步驟，半導體膜之蝕刻與在絕緣膜中接觸孔之形成可經由一微影步驟與一蝕刻步驟同時被實行。因此，不僅是光罩數量，微影步驟數量也可被降低。換句話說，因為減少數量之微影步驟，液晶顯示裝置可以高產能之低成本被製造。
再者，根據描述於本實施例中之製造步驟，光阻不直接形成於氧化物半導體薄膜上。氧化物半導體膜406之通道形成區域藉由夾層絕緣膜416被保護，藉此於光阻之剝離步驟中，水分不會附著至氧化物半導體膜406之通道形成區域。因此，於電晶體450之特性變動被降低且可靠度被改善。
接著，導電膜被形成於夾層絕緣膜416上，光阻遮罩經微影步驟被形成於導電膜上，且導電膜被處理以形成像素電極431(見圖13F)。像素電極431可具有類似於背閘極電極224結構之結構。應注意背閘極電極可藉由處理導電膜而被形成。藉由提供背閘極電極，電晶體之臨界電壓可被控制。
像素電極431是經接觸孔415電性連接至汲極電極 408b。
根據此實施例，相較於傳統製造方法中之微影步驟之數量，液晶顯示裝置之像素可以減少之微影步驟數量被製造。因此，液晶顯示裝置可以高產能之低成本被製造。
根據此實施例，於薄膜中及介於薄膜之界面中的氫可被移除，以致具有微小變動臨界電壓之穩定電性的電晶體可被提供。再者，於接觸氧化物半導體薄膜之薄膜中之氫可被降低，且因此進入氧化物半導體薄膜之氫可被抑制。因此，具備具有良好電性及高可靠度之電晶體的半導體裝置可被提供。
再者，使用多腔室薄膜形成裝置可減少製造電晶體所需之裝置數量。
本實施例可自由地與其他實施例結合。
[實施例6]
本實施例中，可高速操作且具有高可靠度之電晶體範例參照圖17被描述。
圖17為底閘極底部接觸電晶體550之橫截面圖。電晶體550包括基板500、設置於基板500上之基底絕緣膜502、設置於基底絕緣膜502上之閘極電極514、覆蓋閘極電極514之閘極絕緣膜512、設置於閘極電極514上且具有閘極絕緣膜512插入其間之氧化物半導體膜506、經由氧化物導電膜528與氧化物半導體膜506連接之源極電極508a與汲極電極508b、經由形成於夾層絕緣膜516中 之接觸孔而連接至源極電極508a與汲極電極508b之佈線518、設置於與佈線518相同表面上且以插入其間之氧化物半導體膜506而正對閘極電極514之背閘極電極524、以及覆蓋背閘極電極524與佈線518且部分地接觸於夾層絕緣膜516之保護絕緣膜526。應注意氧化物導電膜528與/或基底絕緣膜502非必要地被包括。
基板500、閘極電極514、閘極絕緣膜512、氧化物半導體膜506、氧化物導電膜528及夾層絕緣膜516可具有分別類似於基板200、閘極電極214、閘極絕緣膜212、氧化物半導體膜206、氧化物導電膜228及夾層絕緣膜216結構之結構。
以Ti膜、W膜或類此者形成之源極電極508a與汲極電極508b具有大於或等於50nm且小於或等於150nm之厚度。
背閘極電極524與佈線518可具有其中Al膜被夾入於Ti膜間之層狀結構或其中Al膜被夾入於Mo膜間之層狀結構。以此種結構，佈線518之電阻可被降低且電晶體550之操作速度可被改善。
而且，源極電極508a與汲極電極508b之厚度可被減少，藉此由於源極電極508a與汲極電極508b所形成之梯形部位中之以夾層絕緣膜516所覆蓋可被增加。基於此理由，電晶體之可靠度可被改善。
再者，保護絕緣膜526可包括鋁氧化物膜、矽氮化物膜或矽氮氧化物膜。以此結構，自外界進入電晶體550之 氫可被抑制。
根據本實施例，可高速操作且具有高可靠度之電晶體可被製造。
[實施例7]
對於可被使用於實施例1至6中電晶體之半導體膜的氧化物半導體膜之薄膜形成方法的一實施例將被描述。
本實施例中氧化物半導體膜係晶形氧化物半導體膜。
首先，基底絕緣膜被形成於基板上。
接著，具有大於或等於1nm且小於或等於50nm，較佳是大於或等於5nm且小於或等於30nm之厚度的氧化物半導體膜被形成於基底絕緣膜上。濺鍍法被使用於氧化物半導體膜之形成。於薄膜形成間之基板溫度是高於或等於100℃且低於或等於500℃，較佳是高於或等於200℃且低於或等於400℃，更佳是高於或等於250℃且低於或等於300℃。
本實施例中，在使用氧化物半導體(含有1：1：2(莫爾比例)之In2O3、Ga2O3與ZnO之In-Ga-Zn-O基氧化物半導體的靶材被使用)為靶材，介於基板與靶材間之距離為60mm，基板溫度為300℃，壓力為0.4Pa，且直流電源(DC)功率來源為0.5kW之條件下，於氧氛圍、氬氛圍、或氬與氧之混合氛圍中所形成之氧化物半導體膜係具有厚度25nm。
接著，其中被放置有基板之腔室的氛圍被設定至氮氣 氛圍或乾空氣，且熱處理可被實施。熱處理之溫度為高於或等於200℃且低於或等於750℃，較佳是高於或等於250℃且低於或等於400℃。晶形氧化物半導體膜之晶性可藉由熱處理被改善。
在此，基底絕緣膜之形成、晶形氧化物半導體膜之形成、及基板上之熱處理的步驟是使用圖3中所示之多腔室薄膜形成裝置於不暴露於大氣下被較佳地實施。不暴露於大氣下，薄膜中及介於薄膜間的界面中的氫可被移除。
再者，藉由熱處理，基底絕緣膜中之氧被擴散至介於基底絕緣膜與晶形氧化物半導體膜間之界面或界面之鄰近處(自界面之±5nm內)，以致在晶形氧化物半導體膜中與介於基底絕緣膜與晶形氧化物半導體膜間的界面之氧不足可被降低。
應注意晶形氧化物半導體膜包含了包括有具有c軸排列(也可指c軸排列晶體(CCAC))之晶體的氧化物，其既不具有單晶結構亦不具有非晶結構。應注意晶形氧化物半導體膜部分地包括晶粒邊界。
特別是，在其中氧化物半導體被使用為氧化物半導體膜的實施例1中之電晶體中，電場不自氧化物半導體膜的一表面供應至另一表面，且電流不流動於氧化物半導體之厚度方向。基於此理由，電晶體具有其中電流主要地沿氧化物半導體之堆疊的界面流動之結構，因此，即使當電晶體以光被照射或即使當偏壓溫度(BT)應力被施加至電晶體，電性之退化可被抑制或降低。
當晶形氧化物半導體膜被使用於電晶體，電晶體可具有穩定電性及高可靠度。
本實施例可與描述於其他實施例中的結構適當結合而被實現。
[實施例8]
對於可被使用於實施例1至6中電晶體之半導體膜的氧化物半導體膜之薄膜形成方法的一實施例將使用圖14A至14C被描述。
本實施例之氧化物半導體膜具有包括第一晶形氧化物半導體膜與較第一晶形氧化物半導體膜為厚之第二晶形氧化物半導體膜的層狀結構。
首先，基底絕緣膜602被形成於基板600上。
接著，具有大於或等於1nm且小於或等於10nm之厚度的第一氧化物半導體膜被形成於基底絕緣膜602上。濺鍍法被使用於第一氧化物半導體膜之形成。於薄膜形成間之基板溫度是高於或等於100℃且低於或等於500℃，較佳是高於或等於200℃且低於或等於400℃，更佳是高於或等於250℃且低於或等於300℃。
本實施例中，在氧化物半導體(含有1：1：2(莫爾比例)之In2O3、Ga2O3與ZnO之In-Ga-Zn-O基氧化物半導體用於靶材)用於靶材，介於基板與靶材間之距離為60mm，基板溫度為300℃，壓力為0.4Pa，且直流電源(DC)功率來源為0.5kW之條件下，於氧氛圍、氬氛 圍、或氬與氧之氛圍中所形成之第一氧化物半導體膜係具有厚度5nm。
接著，其中被放置有基板之腔室的氛圍被設定至氮氣氛圍或乾空氣，且第一晶化熱處理被實施。第一晶化熱處理之溫度為高於或等於400℃且低於或等於750℃。第一晶形氧化物半導體膜606a係藉由第一晶化熱處理被形成(見圖14A)。
依據第一晶化熱處理之溫度，第一晶化熱處理導致自薄膜表面的結晶化及自薄膜表面向薄膜內之晶體成長，因此，c軸排列晶體可獲得。藉由第一晶化熱處理，薄膜表面中之鋅與氧比例增加，且包括鋅與氧及具有六方晶體上平面之石墨烯型二維晶體被形成於最外面的表面上，成長於厚度方向中的層彼此重疊。藉由晶化熱處理之溫度增加，晶體成長自表面向內部進行且更進而自內部向底部。
藉由第一晶化熱處理，基底絕緣膜602中之氧被擴散至介於基底絕緣膜602與第一晶形氧化物半導體膜606a間之界面或界面之鄰近處(自界面之±5nm內)，以致在第一晶形氧化物半導體膜606a中與介於基底絕緣膜602與第一晶形氧化物半導體膜606a間的界面之氧不足可被降低。
接著，具有大於10nm之厚度的第二氧化物半導體膜被形成於第一晶形氧化物半導體膜606a上。於第二晶形氧化物半導體膜之形成中，濺鍍法被使用，且基板溫度是高於或等於100℃且低於或等於500℃，較佳是高於或等 於200℃且低於或等於400℃，更佳是高於或等於250℃且低於或等於300℃。於薄膜形成中以高於或等於100℃且低於或等於500℃之基板溫度，母核可排列於在第一晶形氧化物半導體膜表面上且與第一晶形氧化物半導體膜表面接觸之氧化物半導體膜中且所謂的規律可被獲得。
本實施例中，在氧化物半導體(含有1：1：2(莫爾比例)之In2O3、Ga2O3與ZnO之In-Ga-Zn-O基氧化物半導體用於靶材)用於靶材，介於基板與靶材間之距離為60mm，基板溫度為400℃，壓力為0.4Pa，且直流電源(DC)功率來源為0.5kW之條件下，於氧氛圍、氬氛圍、或氬與氧混合氛圍條件中之第二氧化物半導體膜係形成以具有厚度25nm。
然後，第二晶化熱處理被實施。第二晶化熱處理之溫度為高於或等於400℃且低於或等於750℃。第二晶形氧化物半導體膜606b係藉由第二晶化熱處理被形成(見圖14B)。在此，第二晶化熱處理較佳係於氮氣氛圍、氧氣氛圍、或氬與氧之氛圍中被實施以致第二晶形氧化物半導體膜密度可被增加且其中之缺陷數量可被減少。藉由第二晶化熱處理，以使用第一晶形氧化物半導體膜606a為核可使晶體成長於厚度方向進行，即，晶體成長自底部向內部進行，因此，第二晶形氧化物半導體膜606b被形成。
較佳的是自基底絕緣膜602之形成至第二晶化熱處理之步驟是連續地於不暴露於大氣中實施。例如，圖3所示之多腔室薄膜形成裝置可被使用。薄膜形成腔室10a、 10b、及10c，輸送腔室13，及基板處理腔室15之氛圍被較佳的控制以幾乎不含氫及水分(如，惰性氛圍、降壓氛圍或乾空氣氛圍)。例如，較佳氛圍是其中水分之露點為低於或等於-40℃，較佳是低於或等於-50℃之乾氮氣氛圍。使用圖3所示之多腔室薄膜形成裝置之製造步驟的程序之範例如下。基板600是經負載鎖定腔室12a與輸送腔室13而先被自基板供應腔室11輸送至基板處理腔室15，附著於基板600之氫藉由基板處理腔室15中之真空烘烤或類此者而被移除，基板600之後經輸送腔室13被輸送至薄膜形成腔室10c，且基底絕緣膜602被形成於薄膜形成腔室10c中。之後，基板600經輸送腔室13於不暴露於大氣下被輸送至薄膜形成腔室10a，且具有厚度5nm之第一氧化物半導體膜被形成於薄膜形成腔室10a中。之後，基板600於不暴露於大氣下經輸送腔室13被輸送至基板處理腔室15且第一晶化熱處理被實施。之後，基板600經輸送腔室13被輸送至薄膜形成腔室10a且具有厚度大於10nm之第二氧化物半導體膜被形成於薄膜形成腔室10a中。之後，基板600經輸-送腔室13被輸送至基板處理腔室15，且第二晶化熱處理被實施。如上所述，使用圖3所示之多腔室薄膜形成裝置，製造程序可於不暴露於大氣下進行。再者，於基底絕緣膜602、第一晶形氧化物半導體膜及第二晶形氧化物半導體膜之堆疊被形成後，於薄膜形成腔室10b中，用以形成源極電極或汲極電極之導電膜以使用金屬靶材於不暴露於大氣下可被形 成於第二晶形氧化物半導體膜上。應注意第一晶形氧化物半導體膜及第二晶形氧化物半導體膜可於分離之薄膜形成腔室中形成以改善生產量。
接著，包括第一晶形氧化物半導體膜606a與第二晶形氧化物半導體膜606b之氧化物半導體膜的堆疊被處理以形成包括該氧化物半導體膜之島狀堆疊的氧化物半導體膜606(見圖14C)。於圖示中，介於第一晶形氧化物半導體膜606a與第二晶形氧化物半導體膜606b間之界面藉由虛線來表示以描述氧化物半導體膜的堆疊，然而，界面實際上不明顯且是為了容易瞭解而顯示。
於具有所欲形狀之遮罩被形成於氧化物半導體膜之堆疊後，氧化物半導體膜之堆疊可藉由被蝕刻被處理。遮罩可藉由如微影或噴墨法之方法而被形成。
再者，藉由上述形成方法獲得之第一晶形氧化物半導體膜與第二晶形氧化物半導體膜之一特徵為其具有c軸排列。然而，第一晶形氧化物半導體膜與第二晶形氧化物半導體膜包含CAAC。應注意第一晶形氧化物半導體膜與第二晶形氧化物半導體膜部分地包括晶粒邊界。
應注意第一晶形氧化物半導體膜與第二晶形氧化物半導體膜係使用包括至少Zn之氧化物材料而各自形成。例如，如In-Al-Ga-Zn-O基材料或In-Sn-Ga-Zn-O基材料之四元金屬氧化物，如In-Ga-Zn-O基材料、In-Al-Zn-O基材料、In-Sn-Zn-O基材料、Sn-Ga-Zn-O基材料、Al-Ga-Zn-O基材料或Sn-Al-Zn-O基材料之三元金屬氧化物，如 In-Zn-O基材料、Sn-Zn-O基材料、Al-Zn-O基材料、或Zn-Mg-O基材料之二元金屬氧化物、Zn-O基材料、或類此者可被使用。再者，In-Si-Ga-Zn-O基材料、In-Ga-B-Zn-O基材料或In-B-Zn-O基材料可被使用。此外，上述材料可包含SiO2。在此，例如，In-Ga-Zn-O基材料是指包括銦(In)、鎵(Ga)、及鋅(Zn)之氧化物材料，且在成分比例上並無特別限制。再者，In-Ga-Zn-O基材料可含有In、Ga及Zn以外之元素。
不受限於其中第二晶形氧化物半導體膜是形成於第一晶形氧化物半導體膜上之雙層結構，藉由重複地實施薄膜形成與晶狀熱處理以於第二晶形氧化物半導體膜形成後形成第三晶形氧化物半導體膜可形成三或更多層之堆疊結構。
藉由上述製造方法所形成之氧化物半導體膜堆疊形成之氧化物半導體膜606可被適當使用為電晶體，其可被應用至揭露於本說明書中的半導體裝置(如電晶體150、250、252、350及450)。
根據實施例1之電晶體150，其中本實施例之氧化物半導體膜堆疊被使用為氧化物半導體膜606，電場未被施加自氧化物半導體膜之一表面至另一表面且電流不於氧化物半導體膜堆疊之厚度方向流動(自一表面至另一表面，特別地，在圖4B中的垂直方向)。電晶體具有之結構為其中電流主要地沿氧化物半導體膜堆疊之界面流動，因此，即使當電晶體被以光照射或即使當偏壓溫度(BT) 應力被施加至電晶體，電性之退化可被抑制或降低。
藉由使用第一晶形氧化物半導體膜與第二晶形氧化物半導體膜之堆疊，如氧化物半導體膜606，具有穩定電性及高可靠度之電晶體可被實現。
本實施例可與描述於其他實施例中之結構適當結合而被實現。
再者，使用多腔室薄膜形成裝置可減少製造電晶體所需之裝置數量。
[實施例9]
使用實施例1至6所例示之電晶體之顯示裝置的一模式被示於圖15A與15B中。
圖15A為面板上視圖。於面板中，被形成於第一基板701上之電晶體750與液晶元件713藉由封膠705被密封於第一基板701與第二基板706間。圖15B對應於圖15A中沿M-N之橫截面圖。
封膠705被設置以圍繞設置於第一基板701之像素部702。第二基板706設置於像素部702上。因此，像素部702藉由第一基板701、封膠705及第二基板706而與液晶層708一起密封。
再者，輸入終端720被設置於與第一基板701上藉由封膠705所圍繞之區域不同的區域，且被連接至可撓性印刷電路板(FPCs)718a及718b。可撓性印刷電路板718a被電性連接至分別製造於不同基板上的信號線驅動器電路 703且可撓性印刷電路板718b被電連接至分別製造於不同基板上的掃描線驅動器電路704。供應至像素部702之各種信號與電位係經可撓性印刷電路板718a及718b而自信號線驅動器電路703與掃描線驅動器電路704被供應。
應注意被分離製造於不同基板上的驅動器電路之連接方法不特別地受限，且玻璃上置晶片(COG)方法、引線接合方法、帶載體封裝(TCP)法、捲帶式自動接合(TAB)法或類此者可被使用。
作為設置於顯示裝置中的顯示元件，液晶元件(也可指為液晶顯示元件)可被使用。再者，反差藉電效應被改變之顯示媒體，如電子墨水，可被使用。
圖15B中所示之顯示裝置包括電極715與佈線716。電極715與佈線716經不等向性導電膜719電連接至包括於可撓性印刷電路板718a中的端子。
電極715以使用相同導電膜為第一電極730而被形成。佈線716以使用相同導電膜為電晶體750之源極電極與汲極電極而被形成。
應注意本實施例中，電晶體750具有類似於實施例4中所描述之電晶體450結構之結構，然而，不需說明的是該電晶體之結構不以此為限。該電晶體可適當以實施例1至6中任一製造之電晶體取代。設置於像素部702中的電晶體750被電連接至顯示元件以形成顯示面板。顯示元件種類並無特別限制，只要顯示可被實施，且多種之顯示元件可被實施。
圖15A及15B所示為使用液晶元件為顯示元件之液晶顯示裝置之範例。圖15A及15B中，液晶元件713為包括第一電極730、第二電極731，及液晶層708。應注意作為對準膜之絕緣膜732及733被設置以致液晶層708被夾於其間。第二電極731被設置在第二基板706側，且第一電極730與第二電極731以設置於其間之液晶層708被堆疊。
再者，參考號735為第二基板706上以絕緣膜形成之柱狀分隔物，以控制液晶層708之厚度(單元間隙)。或者，球形分隔物可被使用。
在液晶顯示元件被使用為顯示元件之情形中，熱向性液晶、低分子液晶、高分子液晶、高分子分散液晶、強介電液晶、抗強介電液晶或類此者可被使用。此液晶材料依據條件存在膽固醇相、介晶相、立方相、旋光性向列型相、同向性相、或類此者。
或者，其配向膜為非必要之存在藍相之液晶可被使用。藍相為液晶相之一，其於膽固醇狀液晶之溫度增加下產生於膽固醇狀液晶相改變至同向性之前。由於藍相只出現於狹小之溫度範圍，其中旋光性材料被混合之液晶合成物被使用為液晶層以改善溫度範圍。包括顯示藍相及旋光性中和劑之液晶的液晶合成物具有1毫秒或更低之反應時間，具有使配向程序為非必要之光學均向性，且具有低視角依存性。此外，由於配向膜不需被設置且搓揉處理為非必要，由搓揉處理導致之靜電放電損害可被預防且於製造 過程中液晶顯示裝置之缺陷與受損可被降低。因此，液晶顯示裝置之生產率可被改善。
液晶材料之電阻係數為大於或等於1×109Ω‧cm，較佳是大於或等於1×1011Ω‧cm，更佳是大於或等於1×1012Ω‧cm。本說明書中電阻係數之值是於20℃下被測量。
形成於液晶顯示裝置中之儲存電容器之尺寸是考量設置於像素部或類此者中的電晶體之漏電流而設定，以致電荷可保持一預定期間。藉由使用包括用以作為其中通道區形成之半導體膜之氧化物半導體的電晶體，提供具有各像素之液晶容量的1/3或更低，較佳是1/5或更低之容量的儲存電容是足夠的。
使用於本實施例中所使用之氧化物半導體膜之電晶體的關閉狀態之電流(關閉狀態電流)可使其為低。因此，如影像信號之電信號可於像素中被保持較長期間，且於開啟狀態中寫入間隔可被設定較長。因此，刷新操作之頻率可被降低，其導致抑制功率消耗之效應。再者，使用氧化物半導體膜之電晶體可不需儲存電容而儲存施加至液晶元件之電位。
使用於本實施例中所使用之氧化物半導體膜之電晶體的場效遷移率可為相對高，藉此高速操作是可能的。因此，藉由使用於液晶顯示裝置之像素部中的電晶體，高品質影像可被提供。此外，由於電晶體可分離地設置於一基板上的驅動器電路部與像素部中，液晶顯示裝置之組件的數量可被降低。
對於液晶顯示裝置，扭轉向列型(TN)模式、橫向電場效應(IPS)模式、廣視角(FFS)模式、軸對稱排列微胞型(ASM)模式、光補償雙折射(OCB)模式、強介電液晶(FLC)模式、抗介電液晶(AFLC)模式或類此者可被使用。
如使用垂直對準(VA)模式之透射式液晶顯示裝置的正常黑液晶顯示裝置為較佳的。垂直對準模式為控制液晶顯示面板之液晶分子排列的方法，其中當無電壓被施加時液晶分子被垂直地排列。一些作為垂直對準模式之範例被提供。例如，複式領域垂直對準(MVA)模式、圖型化垂直對準(PVA)模式、進階廣視(ASV)模式及類此者可被使用。而且，使用所謂的分域乘法或多域設計是可能的，其中像素被分割為幾個區域(子像素)且分子在其個別區域中排列於不同方向。
液晶顯示裝置中，黑矩陣(光阻隔層)、如偏光元件之光學元件(光學基座)、抑制元件、或抗反射元件及類此者可被適當設置。例如，藉由使用偏光基座及抑制基座可實施圓形極化。此外，背光、側光或類此者可被使用為光源。
此外，使用複數發光二極體(LEDs)作為背光以實施時間分隔顯示法(也稱為欄位順序驅動法)是可能的。藉由實施欄位順序驅動法，可不使用色彩濾波器而實行彩色顯示。
關於像素部中的顯示方法，累進法、交錯法或類此者 可被實施。再者，於色彩顯示時於像素中被控制之色彩元素不限於三色：R、G及B(R、G及B分別對應至紅、綠及藍)。例如，R、G、B及W(W對應於白色)，或R、G、B及黃色、青色、洋紅色之一或更多及類此者可被使用。再者，顯示區域之尺寸於色彩元件之個別圓點可為不同。然而，本發明一實施例不限於彩色液晶顯示裝置且可應用至單色液晶顯示裝置。
於圖15A及15B中，關於第一基板701及第二基板706，可撓式基板例如具有高透射特性之塑膠基板或類此者可被使用，及玻璃基板。關於塑膠，玻璃纖維強化塑膠(FRP)、聚氟乙烯(PVF)膜、共聚酯膜、或丙烯酸酯樹脂膜可被使用。再者，具有其中鋁箔被夾層於PVF膜或共聚酯膜之間的結構的片可被使用。
液晶顯示裝置藉由穿透來自光源或顯示元件的光而實施顯示。因此，基板及如設置以光被穿透之像素部的絕緣膜及導電膜的薄膜具有相對於可見光波長範圍中的光之光穿透特性。
用以施加電壓至顯示元件之第一電極與第二電極(各自可被稱為像素電極、共同電極、反向電極或類此者)可具有光穿透特性或光反射特性，其依據光被萃取之方向、電極所設置之位置及電極之型式結構。
第一電極730與第二電極731可使用如含有氧化鎢的氧化銦、含有氧化鎢的銦鋅氧化物、含有氧化鈦之氧化銦、含有氧化鈦之氧化銦錫、ITO、銦鋅氧化物或二氧化 矽被加入之氧化銦錫之光穿透導電材料而被形成。再者，1至10石墨烯板形成之材料可被使用。
第一電極730與第二電極731之一可以選自如鎢(W)、鉬(Mo)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鈷(Co)、鎳(Ni)、鈦(Ti)、鉑(Pt)、鋁(Al)、銅(Cu)及銀(Ag)之金屬的一或多種材料、此些材料的合金及此些材料的氮化物而形成。
第一電極730與第二電極731可使用包括導電高分子(也可指導電聚合物)之導電合成物而形成。作為導電高分子，所謂的π-電子共軛導電聚合物可被使用。例如，聚塞吩或其衍生物，聚比咯或其衍生物，聚塞吩或其衍生物，苯胺、砒咯之二者或更多之共聚合物，以及塞吩或其衍生物可被提供。
由於電晶體容易被靜電流或類此者損壞，保護電路較佳地被提供。保護電路較佳地係使用非線性元件形成。
如上所述，藉由使用例示於實施例1至7中的任一電晶體，高可靠的液晶顯示裝置可被提供。應注意於實施例1至7所述之電晶體可不單被應用至具有如上所述顯示功能之半導體裝置，也可應用至具有各種功能之半導體裝置，如被安裝至電源供應電路之電源裝置、如LSI之半導體積體電路，及具有讀取物件資訊之影像感測器功能之半導體裝置。
本實施例可任意地與其他實施例結合。
[實施例10]
本發明一實施例之半導體裝置可應用至多種電子裝置(包括遊戲機)。電子裝置之範例為電視機(也可指電視或電視接收機)、電腦或類此者之螢幕、如數位相機或數位視訊相機之相機、數位相框、行動電話手機(也可指行動電話或行動電話裝置)、可攜式遊戲機、可攜式資訊終端、音訊再生裝置、如柏青哥機之大尺寸遊戲機及類此者。各包括上述實施例中所述之半導體裝置的電子裝置範例將被描述。
圖16A顯示膝上型個人電腦包括主體801、殼體802、顯示部803、鍵盤804、及類此者。藉由應用如實施例1至8中所述的半導體裝置，膝上型個人電腦可具有高可靠度。
圖16B顯示個人數位助理(PDA)其包括顯示部813、外部界面815、操作鈕814、及類此者於主體811中。尖筆812被包括作為操作之附件。藉由應用如實施例1至8中的半導體裝置，個人數位助理(PDA)可具有高可靠度。
圖16C顯示電子書閱讀機。例如，電子書閱讀機820包括兩殼體，殼體821及殼體822。殼體821及822藉由軸部825而彼此束縛，電子書閱讀機820可沿其被開及被關。以此結構，電子書閱讀機820可如紙本書般操作。
顯示部823與顯示部824分別地被併入殼體821及殼體822中。顯示部823與顯示部824可顯示一影像或不同 影像。於顯示彼此不同影像之顯示部的結構中，例如，右顯示部(圖16C中的顯示部823)可顯示文字且左顯示部(圖16C中的顯示部824)可顯示影像。藉由應用如實施例1至8中的半導體裝置，電子書閱讀機820可具有高可靠度。
再者，圖16C中，殼體821被設置有操作部及類此者。例如，殼體821被設置有電力開關826、操作鍵827、揚聲器828及類此者。使用操作鍵827，頁面可被轉動。應注意鍵、指向裝置或類此者也可設置在殼體表面上，顯示部被設置於其上。而且，外部連接端子(耳機端子、USB端子或類此者)、紀錄媒體插入部分及類此者可設置於殼體之背表面或側表面。再者，電子書閱讀機820可具有電子辭典之功能。
電子書閱讀機820可無線地傳送與接收資訊。經由無線通訊，所欲書本資料或類此者可被購買且自電子書伺服器下載。
圖16D顯示行動電話，其包括兩殼體，殼體830及殼體831。殼體831包括顯示面板832、揚聲器833、麥克風834、指向裝置836、相機鏡頭837、外部連接端子838及類此者。殼體830包括用以充電行動電話之太陽能電池840、外部記憶體插槽841及類此者。此外，天線被併入於殼體831中。藉由應用實施例1至8中所述之半導體裝置，行動電話可具有高可靠度。
再者，顯示面板832設置有觸控面板。複數個以影像 顯示之操作鍵835被以圖16D中之虛線顯示。使輸出自太陽能電池840的電壓增加至對於各電路為足夠之升壓電路被設置。
顯示面板832依據應用模式而適當改變顯示方向。再者，相機鏡頭837被設置於與顯示面板832相同之表面上，且因此其可被作為視訊電話使用。揚聲器833及麥克風834可作為如視訊通話、聲音錄製及播放之操作而不受限於視訊電話功能。再者，如圖16D所示狀態下之殼體830及殼體831可藉由滑動移位以致一者重疊於另一者上，因此，行動電話尺寸可被降低，其使行動電話便於攜帶。
外部連接端子838可被連接至AC轉接器以及例如USB電纜之各種形式的電纜，且與個人電腦之充電與資料傳輸是可能的。再者，大量資料可藉由插入記錄媒體至外部記憶體插槽841而被儲存及傳輸。
再者，除了以上功能，紅外線通訊功能、電視接收功能或類此者可被提供。
圖16E顯示數位視訊相機，其包括主體851、顯示部(A)857、目鏡853、操作開關854、顯示部(B)855、電池856及類此者。藉由應用如實施例1至8中所述的半導體裝置，數位視訊相機可具有高可靠度。
圖16F顯示電視機之範例。於電視機860中，顯示部863被併入至殼體861中。顯示部863可顯示影像。此處，殼體861被支架865支撐。藉由應用如實施例1至8 中所述的半導體裝置，電視機860可具有高可靠度。
電視機860可藉由殼體861之操作開關或分離之遙控器而被操作。再者，遙控器可被設置有用以顯示輸出自該遙控器之資料的顯示部。
應注意電視機860設置有接收器、數據機及類此者。而且，當顯示裝置經數據機以有線或無線被連接至通訊網路時，單向(自發射器至接收器)或雙向(介於發射器與接收器間或介於接收器間)資訊通訊可被實施。
本實施例中所述之結構、方法及類此者可與其他實施例中所述之任一結構、方法及類此者適當結合。
本申請案係依據2010年9月3日向日本專利局申請之日本專利申請號2010-197749，以及2010年12月24日向日本專利局申請之日本專利申請號2010-287403其整個內容係以參考方式併入本文。

Claims (8)

  1. 一種用以製造半導體裝置之方法，包含下列步驟：形成氧化物半導體層；藉由對該氧化物半導體層進行圖案化，形成島狀形狀氧化物半導體層；藉由對導電層進行蝕刻，形成源極電極與汲極電極於該島狀形狀氧化物半導體層之上；於形成該源極電極與該汲極電極之後，供應氧至該島狀形狀氧化物半導體層；以及形成氧化物絕緣層於該島狀形狀氧化物半導體層、該源極電極、及該汲極電極之上；其中，於形成該氧化物半導體層之後，該源極電極及該汲極電極在不暴露於大氣中形成，以及其中，該源極電極及該汲極電極之各者包含金屬元素之氮化物。
  2. 根據申請專利範圍第1項之用以製造半導體裝置之方法，其中該供應氧至該島狀形狀氧化物半導體層係於形成該氧化物絕緣層之前實施。
  3. 一種用以製造半導體裝置之方法，包含下列步驟：形成氧化物半導體層；藉由對該氧化物半導體層進行圖案化，形成島狀形狀氧化物半導體層；藉由對導電層進行蝕刻，形成源極電極與汲極電極於 該島狀形狀氧化物半導體層之上；形成氧化物絕緣層於該島狀形狀氧化物半導體層、該源極電極、及該汲極電極之上；以及於形成該氧化物絕緣層之後，實施熱處理，其中，於形成該氧化物半導體層之後，該源極電極及該汲極電極在不暴露於大氣中形成，以及其中，該源極電極及該汲極電極之各者包含金屬元素之氮化物。
  4. 根據申請專利範圍第1或3項之用以製造半導體裝置之方法，其中該金屬元素為鉭。
  5. 根據申請專利範圍第1或3項之用以製造半導體裝置之方法，其中，該島狀形狀氧化物半導體層包含通道形成區域，以及其中，該通道形成區域上之該導電層的部分係於形成該源極電極與該汲極電極之步驟被蝕刻。
  6. 根據申請專利範圍第1或3項之用以製造半導體裝置之方法，其中，該島狀形狀氧化物半導體層之表面係於形成該源極電極與該汲極電極之步驟被暴露。
  7. 根據申請專利範圍第1或3項之用以製造半導體裝置之方法，其中，該氧化物絕緣層包含鋁氧化物。
  8. 根據申請專利範圍第3項之用以製造半導體裝置 之方法，其中在實施該熱處理之步驟中的溫度係高於或等於250℃且低於350℃。
TW105112437A 2010-09-03 2011-08-30 半導體裝置製造方法 TWI604615B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010197749 2010-09-03
JP2010287403 2010-12-24

Publications (2)

Publication Number Publication Date
TW201630189A TW201630189A (zh) 2016-08-16
TWI604615B true TWI604615B (zh) 2017-11-01

Family

ID=45771022

Family Applications (3)

Application Number Title Priority Date Filing Date
TW106127804A TWI661563B (zh) 2010-09-03 2011-08-30 半導體裝置製造方法
TW100131132A TWI542002B (zh) 2010-09-03 2011-08-30 半導體裝置製造方法
TW105112437A TWI604615B (zh) 2010-09-03 2011-08-30 半導體裝置製造方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW106127804A TWI661563B (zh) 2010-09-03 2011-08-30 半導體裝置製造方法
TW100131132A TWI542002B (zh) 2010-09-03 2011-08-30 半導體裝置製造方法

Country Status (4)

Country Link
US (3) US8728860B2 (zh)
JP (4) JP5918945B2 (zh)
TW (3) TWI661563B (zh)
WO (1) WO2012029596A1 (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012029596A1 (en) 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6059968B2 (ja) * 2011-11-25 2017-01-11 株式会社半導体エネルギー研究所 半導体装置、及び液晶表示装置
US8951899B2 (en) 2011-11-25 2015-02-10 Semiconductor Energy Laboratory Method for manufacturing semiconductor device
US20130137232A1 (en) * 2011-11-30 2013-05-30 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
US8901556B2 (en) 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
KR102243843B1 (ko) * 2012-08-03 2021-04-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체 적층막 및 반도체 장치
JP6220597B2 (ja) * 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
KR102279459B1 (ko) * 2012-10-24 2021-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2014143410A (ja) 2012-12-28 2014-08-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TWI607510B (zh) * 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR102305310B1 (ko) 2012-12-28 2021-09-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
TWI644433B (zh) * 2013-03-13 2018-12-11 半導體能源研究所股份有限公司 半導體裝置
JP6401483B2 (ja) * 2013-04-26 2018-10-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6120386B2 (ja) * 2013-05-09 2017-04-26 国立研究開発法人物質・材料研究機構 薄膜トランジスタおよびその製造方法
DE102014208859B4 (de) * 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR102358739B1 (ko) 2013-05-20 2022-02-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6400336B2 (ja) 2013-06-05 2018-10-03 株式会社半導体エネルギー研究所 半導体装置
JP6322503B2 (ja) 2013-07-16 2018-05-09 株式会社半導体エネルギー研究所 半導体装置
WO2015083034A1 (en) 2013-12-02 2015-06-11 Semiconductor Energy Laboratory Co., Ltd. Display device
US9349751B2 (en) * 2013-12-12 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9379192B2 (en) * 2013-12-20 2016-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104867876B (zh) * 2014-02-24 2017-11-14 清华大学 薄膜晶体管阵列的制备方法
CN104867980B (zh) 2014-02-24 2018-04-24 清华大学 薄膜晶体管及其阵列
CN203983289U (zh) * 2014-06-17 2014-12-03 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及显示装置
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6705663B2 (ja) * 2015-03-06 2020-06-03 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
CN106684125B (zh) * 2015-11-05 2020-05-08 群创光电股份有限公司 显示设备
KR101924687B1 (ko) 2016-06-30 2018-12-04 연세대학교 산학협력단 반도체 소자 및 이의 제조 방법
US20180026055A1 (en) * 2016-07-19 2018-01-25 Applied Materials, Inc. Hybrid high-k dielectric material film stacks comprising zirconium oxide utilized in display devices
US10205008B2 (en) * 2016-08-03 2019-02-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US11031506B2 (en) 2018-08-31 2021-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor using oxide semiconductor
US20230110947A1 (en) * 2020-02-28 2023-04-13 Semiconductor Energy Laboratory Co., Ltd. Metal oxide, deposition method of metal oxide, and deposition apparatus for metal oxide
JPWO2022043824A1 (zh) * 2020-08-26 2022-03-03
JP2022078757A (ja) * 2020-11-13 2022-05-25 株式会社ジャパンディスプレイ 表示装置及び表示装置の駆動方法

Family Cites Families (174)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2776083B2 (ja) * 1991-08-23 1998-07-16 日本電気株式会社 液晶表示装置およびその製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH05335530A (ja) * 1992-05-28 1993-12-17 Sony Corp Ｓｏｉ基板の製造方法
KR100292330B1 (ko) 1992-05-01 2001-09-17 이데이 노부유끼 반도체장치와그제조방법및실리콘절연기판의제조방법
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3272532B2 (ja) 1993-12-27 2002-04-08 富士通株式会社 半導体装置の製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH10303385A (ja) * 1997-04-25 1998-11-13 Texas Instr Inc <Ti> Ｓｉｍｏｘまたは貼り合わせｓｏｉ基板上に作成したハイブリッド素子及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW459301B (en) 1999-05-20 2001-10-11 Nippon Electric Co Thin-film transistor and fabrication method thereof
JP2000349285A (ja) 1999-06-04 2000-12-15 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4817350B2 (ja) * 2001-07-19 2011-11-16 株式会社 東北テクノアーチ 酸化亜鉛半導体部材の製造方法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
KR100503421B1 (ko) 2003-05-20 2005-07-22 한국전자통신연구원 채널 재료로서 절연체-반도체 상전이 물질막을 이용한전계 효과 트랜지스터 및 그 제조 방법
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP2005012110A (ja) 2003-06-20 2005-01-13 Handotai Rikougaku Kenkyu Center:Kk 極微細ｍｏｓｆｅｔ
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7520790B2 (en) * 2003-09-19 2009-04-21 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7527994B2 (en) 2004-09-01 2009-05-05 Honeywell International Inc. Amorphous silicon thin-film transistors and methods of making the same
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
AU2005302962B2 (en) 2004-11-10 2009-05-07 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
TWI251877B (en) 2005-02-23 2006-03-21 Chunghwa Picture Tubes Ltd Semiconductor device and its manufacturing method
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4870404B2 (ja) 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998375A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2007311404A (ja) 2006-05-16 2007-11-29 Fuji Electric Holdings Co Ltd 薄膜トランジスタの製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5128792B2 (ja) 2006-08-31 2013-01-23 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5116290B2 (ja) 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
CA2677312C (en) 2007-02-05 2015-08-04 Universidade Nova De Lisboa Electronic semiconductor device based on copper nickel and gallium-tin-zinc-copper-titanium p and n-type oxides, their applications and corresponding manufacture process
KR101410926B1 (ko) 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
US8436349B2 (en) 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR100982395B1 (ko) 2007-04-25 2010-09-14 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
CN101681928B (zh) 2007-05-31 2012-08-29 佳能株式会社 使用氧化物半导体的薄膜晶体管的制造方法
US8420456B2 (en) * 2007-06-12 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing for thin film transistor
KR101402189B1 (ko) 2007-06-22 2014-06-02 삼성전자주식회사 Ｚｎ 산화물계 박막 트랜지스터 및 Ｚｎ 산화물의 식각용액
US8058096B2 (en) 2007-07-31 2011-11-15 Hewlett Packard Development Company, L.P. Microelectronic device
KR101536101B1 (ko) 2007-08-02 2015-07-13 어플라이드 머티어리얼스, 인코포레이티드 박막 반도체 물질들을 이용하는 박막 트랜지스터들
JP2009070861A (ja) 2007-09-11 2009-04-02 Hitachi Displays Ltd 表示装置
US7851380B2 (en) * 2007-09-26 2010-12-14 Eastman Kodak Company Process for atomic layer deposition
JP4759598B2 (ja) 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
KR101270174B1 (ko) 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5292066B2 (ja) * 2007-12-05 2013-09-18 株式会社半導体エネルギー研究所 表示装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5372776B2 (ja) 2007-12-25 2013-12-18 出光興産株式会社 酸化物半導体電界効果型トランジスタ及びその製造方法
KR20090069806A (ko) 2007-12-26 2009-07-01 삼성전자주식회사 표시 기판, 이를 포함하는 표시 장치 및 표시 기판의 제조방법
US8586979B2 (en) * 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
KR101512818B1 (ko) * 2008-02-01 2015-05-20 삼성전자주식회사 산화물 반도체 트랜지스터 및 그 제조방법
JP5268385B2 (ja) * 2008-02-13 2013-08-21 パナソニック株式会社 半導体装置
US20090230389A1 (en) * 2008-03-17 2009-09-17 Zhizhang Chen Atomic Layer Deposition of Gate Dielectric Layer with High Dielectric Constant for Thin Film Transisitor
JP5325446B2 (ja) 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
US7732265B2 (en) * 2008-06-03 2010-06-08 Toppan Printing Co., Ltd. Thin film transistor, method for manufacturing the same and film formation apparatus
JP2010021170A (ja) 2008-07-08 2010-01-28 Hitachi Ltd 半導体装置およびその製造方法
US7812346B2 (en) * 2008-07-16 2010-10-12 Cbrite, Inc. Metal oxide TFT with improved carrier mobility
JP2010056541A (ja) 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
KR20110050580A (ko) * 2008-08-04 2011-05-16 파나소닉 주식회사 플렉시블 반도체 장치 및 그 제조 방법
US9000441B2 (en) * 2008-08-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102469154B1 (ko) 2008-10-24 2022-11-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN103456794B (zh) 2008-12-19 2016-08-10 株式会社半导体能源研究所 晶体管的制造方法
JP4752927B2 (ja) 2009-02-09 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
WO2010098101A1 (ja) 2009-02-27 2010-09-02 株式会社アルバック トランジスタ、トランジスタの製造方法及びその製造装置
KR101213708B1 (ko) 2009-06-03 2012-12-18 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
EP3236504A1 (en) * 2009-06-30 2017-10-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102503687B1 (ko) * 2009-07-03 2023-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011004723A1 (en) * 2009-07-10 2011-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method the same
WO2011010541A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20110037220A (ko) * 2009-10-06 2011-04-13 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
KR20120106766A (ko) * 2009-11-20 2012-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101824124B1 (ko) * 2009-11-28 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5743407B2 (ja) * 2010-01-15 2015-07-01 キヤノン株式会社 トランジスタの駆動方法及び該方法で駆動されるトランジスタを含む表示装置
TWI525377B (zh) 2010-01-24 2016-03-11 半導體能源研究所股份有限公司 顯示裝置
KR101403409B1 (ko) * 2010-04-28 2014-06-03 한국전자통신연구원 반도체 장치 및 그 제조 방법
US8508276B2 (en) * 2010-08-25 2013-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including latch circuit
WO2012029596A1 (en) 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2012029638A1 (en) * 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8951899B2 (en) * 2011-11-25 2015-02-10 Semiconductor Energy Laboratory Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
US20120058598A1 (en) 2012-03-08
TW201630189A (zh) 2016-08-16
US20160111280A1 (en) 2016-04-21
TWI542002B (zh) 2016-07-11
WO2012029596A1 (en) 2012-03-08
US10269563B2 (en) 2019-04-23
JP2019216276A (ja) 2019-12-19
JP2012146946A (ja) 2012-08-02
TW201743454A (zh) 2017-12-16
TW201227964A (en) 2012-07-01
JP2016106422A (ja) 2016-06-16
US9355844B2 (en) 2016-05-31
JP2018032874A (ja) 2018-03-01
US20140242749A1 (en) 2014-08-28
JP5918945B2 (ja) 2016-05-18
US8728860B2 (en) 2014-05-20
TWI661563B (zh) 2019-06-01
JP6590891B2 (ja) 2019-10-16

Similar Documents

Publication Publication Date Title
TWI604615B (zh) 半導體裝置製造方法
JP6867471B2 (ja) 半導体装置
JP6457573B2 (ja) 半導体装置
TWI602249B (zh) 半導體裝置的製造方法
TWI576924B (zh) 半導體裝置的製造方法
TWI600161B (zh) 半導體裝置的製造方法
TWI525709B (zh) 半導體裝置的製造方法
TWI579927B (zh) 半導體裝置的製造方法
JP6479921B2 (ja) 半導体装置
TWI651856B (zh) 半導體裝置
TW201611132A (zh) 半導體裝置及其製造方法
TWI605595B (zh) 半導體裝置及其製造方法
TW202232753A (zh) 半導體裝置及包括該半導體裝置的顯示裝置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees