JP2015141946A - フォトトランジスタ、及び半導体装置 - Google Patents

フォトトランジスタ、及び半導体装置 Download PDF

Info

Publication number
JP2015141946A
JP2015141946A JP2014012762A JP2014012762A JP2015141946A JP 2015141946 A JP2015141946 A JP 2015141946A JP 2014012762 A JP2014012762 A JP 2014012762A JP 2014012762 A JP2014012762 A JP 2014012762A JP 2015141946 A JP2015141946 A JP 2015141946A
Authority
JP
Japan
Prior art keywords
region
phototransistor
light receiving
collector
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014012762A
Other languages
English (en)
Other versions
JP6281297B2 (ja
Inventor
宝昭 根来
Takaaki Negoro
宝昭 根来
芳彦 三木
Yoshihiko Miki
芳彦 三木
勝之 桜野
Katsuyuki Ono
勝之 桜野
敬二 津田
Keiji Tsuda
敬二 津田
渡辺　博文
Hirobumi Watanabe
博文 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2014012762A priority Critical patent/JP6281297B2/ja
Priority to US14/604,825 priority patent/US9472584B2/en
Publication of JP2015141946A publication Critical patent/JP2015141946A/ja
Application granted granted Critical
Publication of JP6281297B2 publication Critical patent/JP6281297B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02016—Circuit arrangements of general character for the devices
    • H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14681—Bipolar transistor imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】高精度の光電流を出力する。【解決手段】フォトトランジスタ１０は、光受光側Ｌから深さ方向Ｚに、第１エミッタ領域１２と、少なくとも一部が光受光側Ｌに露出した第１ベース領域１４と、第１コレクタ領域２５と、をこの順に備えたフォトトランジスタである。第１コレクタ領域２５は、第２コレクタ領域２２と、第２コレクタ領域２２の深さ方向Ｚ下流側に接して設けられ、第２コレクタ領域２２より抵抗の低い第３コレクタ領域２４と、を有する。また、フォトトランジスタ１０は、光受光側Ｌの面における第１ベース領域１４の外側に、該第１ベース領域１４から間隔を隔てて設けられ、第１コレクタ領域２５とは逆の導電型の第１領域１８を備える。【選択図】図１

Description

本発明は、フォトトランジスタ、及び半導体装置に関する。
フォトトランジスタは、PN接合で発生する光電流をバイポーラ構造により光電流をセンサー自身で増幅でき、高感度の光検出器として利用されている。例えば、フォトトランジスタは、用紙等の記録媒体の平滑度を測定するセンサに用いられる。具体的には、ＬＥＤ等の光源を用いて記録媒体に光を照射し、記録媒体による微弱な反射光をフォトトランジスタで受光することで光電流を出力し、平滑度を測定する。
また、従来では、エミッタ領域をきわめて小さく形成することで、バイポーラトランジスタやフォトトランジスタの周波数応答を向上させる技術が開示されている。
しかしながら、従来のフォトトランジスタでは、フォトトランジスタにおける光の受光領域の一部にのみ光が照射された場合、光電流を精度よく出力することができない場合があった。
特公昭６２−０４４８２２号公報 特公昭６２−０４４８２４号公報
本発明は、上記に鑑みてなされたものであって、高精度の光電流を出力することができる、フォトトランジスタ、及び半導体装置を提供することを課題とする。
上述した課題を解決し、目的を達成するために、本発明は、光受光側から深さ方向に、第１エミッタ領域と、少なくとも一部が前記光受光側に露出した第１ベース領域と、第１コレクタ領域と、をこの順に備えたフォトトランジスタであって、前記第１コレクタ領域は、第２コレクタ領域と、前記第２コレクタ領域の前記深さ方向下流側に接して設けられ、前記第２コレクタ領域より抵抗の低い第３コレクタ領域と、を有し、前記光受光側の面における前記第１ベース領域の外側に、該第１ベース領域から間隔を隔てて設けられ、前記第１コレクタ領域とは逆の導電型の第１領域を備えた、フォトトランジスタである。
本発明によれば、高精度の光電流を出力することができる、という効果を奏する。
図１は、本実施の形態のフォトトランジスタの説明図である。 図２は、従来のフォトトランジスタの一例を示す図である。 図３は、従来のフォトトランジスタの一例を示す図である。 図４は、本実施の形態のフォトトランジスタの説明図である。 図５は、本実施の形態のフォトトランジスタの説明図である。 図６は、本実施の形態のフォトトランジスタ構造のベース電流対電流増幅率の関係を示す図である。 図７は、半導体装置の説明図である。 図８は、半導体装置の簡易回路の説明図である。 図９は、時間と検出電圧との関係を示す線図である。 図１０は、受光領域Ｒの受光面積と、出力される光電流と、の関係を示す線図である。 図１１は、受光領域Ｒの受光面積と、出力される光電流と、の関係を示す線図である。 図１２は、受光領域Ｒの受光面積と、出力される光電流と、の関係を示す線図である。 図１３は、図１０〜図１２の測定結果をまとめた表である。
以下に添付図面を参照して、フォトトランジスタ、及び半導体装置の実施の形態を詳細に説明する。
（実施の形態１）
図１は、本実施の形態のフォトトランジスタ１０の説明図である。図１（Ａ）は、フォトトランジスタ１０を光受光側（図１（Ｂ）中、符号Ｌ参照、以下、光受光側Ｌと称する）から見た平面図である。図１（Ｂ）は、図１（Ａ）のＡ−Ａ’断面図である。
図１（Ｂ）に示すように、本実施の形態のフォトトランジスタ１０は、光受光側Ｌから深さ方向（図１中、矢印Ｚ方向参照、以下、深さ方向Ｚと称する）に、第１エミッタ領域１２と、第１ベース領域１４と、第１コレクタ領域２５と、をこの順に備える。すなわち、フォトトランジスタ１０は、縦型バイポーラ構造のフォトトランジスタである。
なお、第１ベース領域１４の少なくとも一部は、光受光側Ｌに露出している。そして、第１ベース領域１４における、光受光側Ｌに露出した領域が、光を受光する受光領域Ｒとなる。
第１エミッタ領域１２は、フォトトランジスタのエミッタとして機能する領域である。本実施の形態では、第１エミッタ領域１２は、Ｎ＋型の半導体から構成されている。
図１（Ａ）に示すように、本実施の形態では、第１エミッタ領域１２は、フォトトランジスタ１０における光受光側Ｌの面に沿って、第１ベース領域１４上に間隔を隔てて複数配置されている。ここで、光受光側Ｌの面に沿った、互いに直交する２軸を、Ｘ軸方向（図１中、矢印Ｘ参照）、Ｙ軸方向（図１中、矢印Ｙ参照）として説明する。これらのＸ軸方向及びＹ軸方向は、深さ方向Ｚに直交する。
図１（Ａ）には、複数の第１エミッタ領域１２が、Ｘ軸方向、及びＹ軸方向の各々に沿って間隔を隔てて４個×４個の合計１６個配列されている場合を説明する。しかし、フォトトランジスタ１０の第１ベース領域１４に配列された第１エミッタ領域１２の数は、１６個に限定されない。
なお、第１エミッタ領域１２は、第１ベース領域１４上に間隔を隔てて複数配置された構成に限られない。しかし、第１エミッタ領域１２は、第１ベース領域１４の光受光側Ｌ側の面に、該面に沿って間隔を隔てて複数配置されていることが好ましい。
なお、上述したように、第１ベース領域１４の少なくとも一部は、光受光側Ｌに露出している。このため、第１エミッタ領域１２は、第１ベース領域１４の全面を覆うことの無いように、第１ベース領域１４の光受光側Ｌの面上に点在させることが好ましい。
第１ベース領域１４は、本実施の形態では、Ｐ型の半導体から構成されている。第１ベース領域１４の光受光側Ｌの面における、第１ベース領域１４の外側との境界から第１ベース領域１４の内側に向かって所定距離の領域には、Ｐ＋型のベース領域１４Ａを設けることが好ましい。
第１コレクタ領域２５は、Ｎ型の半導体から構成されている。第１コレクタ領域２５は、第２コレクタ領域２２と、第３コレクタ領域２４と、を有する。第３コレクタ領域２４は、第２コレクタ領域２２における、深さ方向Ｚ下流側に接して設けられている。
第３コレクタ領域２４は、第２コレクタ領域２２より抵抗の低いコレクタ領域である。本実施の形態では、第２コレクタ領域２２は、Ｎ−型の半導体から構成されている。第３コレクタ領域２４は、Ｎ＋型の半導体から構成されている。
第３コレクタ領域２４は、リン等のＮ型不純物の濃度を第２コレクタ領域２２より高濃度に調整することで、第２コレクタ領域２２より低抵抗のＮ＋型のコレクタ領域となる。
このように、本実施の形態のフォトトランジスタ１０は、Ｎ＋型の第１エミッタ領域１２と、Ｐ型の第１ベース領域１４と、Ｎ型の第１コレクタ領域２５と、のＮＰＮ型の縦型バイポーラ構造である。
本実施の形態のフォトトランジスタ１０は、更に、第１領域１８を備える。
第１領域１８は、フォトトランジスタ１０の光受光側Ｌの面において、第１ベース領域１４の外側に、該第１ベース領域１４から間隔を隔てて設けられている。本実施の形態では、第１領域１８は、フォトトランジスタ１０の光受光側Ｌの面において、第１ベース領域１４の外側に、該第１ベース領域１４から間隔を隔てて、且つ第１ベース領域１４を囲むように設けられている場合を説明する（図１（Ａ）参照）。
しかし、第１領域１８は、フォトトランジスタ１０の光受光側Ｌの面において、第１ベース領域１４の外側に、該第１ベース領域１４から間隔を隔てて設けられていればよい。すなわち、第１領域１８は、光受光側Ｌの面において、第１ベース領域１４を囲むように設けられた形態に限定されない。例えば、第１領域１８は、フォトトランジスタ１０の光受光側Ｌの面において、第１ベース領域１４の外側の、第１ベース領域１４から間隔を隔てた位置に、Ｘ軸方向及びＹ軸方向に沿って所定間隔毎に配列した構成であってもよい。
第１領域１８は、第１コレクタ領域２５とは逆の導電型の領域である。
本実施の形態では、上述したように、第１コレクタ領域２５は、Ｎ型の半導体からなる。このため、本実施の形態では、第１領域１８は、Ｎ型とは逆の導電型である、Ｐ型の半導体から構成されている。
第１領域１８と第１ベース領域１４とは、間隔を隔てて配置されており、電気的に分離されている。
また、第１領域１８は、接地されている（図１（Ｂ）参照）。このため、第１領域１８は、基準電圧に固定された状態となる。すなわち、第１領域１８を設け、第１領域１８を接地することで、第１領域１８とコレクタコンタクト領域２０との間には、空乏層が形成されることとなる。
第１領域１８の深さ方向Ｚの長さは、第１ベース領域１４の深さ方向Ｚの長さ、及び後述するコレクタコンタクト領域２０の深さ方向Ｚの長さ以上であり、第２コレクタ領域２２の深さ方向Ｚの長さ未満であることが好ましい。
第１領域１８の幅（深さ方向Ｚに交差する方向の最短の長さ）は、後述するコレクタコンタクト領域２０と第１エミッタ領域１２との間に流れる電流が、深さ方向Ｚに直交する方向に第１領域１８を介して流れることを阻止することの可能な程度の長さであればよい。このため、第１領域１８の幅は、フォトトランジスタ１０の構成に応じて適宜調整すればよい。
フォトトランジスタ１０の光受光側Ｌの面における、第１領域１８の外側には、該第１領域１８に間隔を隔ててコレクタコンタクト領域２０が配置されている。コレクタコンタクト領域２０は、第１コレクタ領域２５に導通されている。コレクタコンタクト領域２０は、Ｎ＋型の半導体から構成されている。
図１のように構成されたフォトトランジスタ１０について、コレクタコンタクト領域２０にバイアス電圧を印加することで、コレクタコンタクト領域２０と第１エミッタ領域１２との間に電圧を印加する。
ここで、第１領域１８は接地されていることから、第１領域１８とコレクタコンタクト領域２０との間には、空乏層が形成された状態となっている。よって、コレクタコンタクト領域２０と第１ベース領域１４との電気的な距離は、第１領域１８を設けない場合に比べて大きくなる。
このため、コレクタコンタクト領域２０への電圧印加により発生した電流は、コレクタコンタクト領域２０、第３コレクタ領域２４、及び第２コレクタ領域２２をこの順に介して、ベース領域１４を介して第１エミッタ領域１２へ向かって流れる。
ここで、第３コレクタ領域２４の光受光側Ｌ側には、第３コレクタ領域２４より抵抗の高い第２コレクタ領域２２が設けられている。よって、コレクタコンタクト領域２０に印加された電圧によって発生した電流は、低い抵抗の第３コレクタ領域２４で、第１ベース領域１４における深さ方向Ｚに交差する方向の全面に拡散した後に、高い抵抗の第２コレクタ領域２２で電流の流れが制限された後に、第１ベース領域１４及び第１エミッタ領域１２へ至ることとなる。このため、コレクタコンタクト領域２０に印加された電圧によって発生した電流は、第３コレクタ領域２４、第２コレクタ領域２２を介して、第１ベース領域１４の全面に向かう、反深さ方向Ｚ’の経路となる。具体的には、コレクタコンタクト領域２０に印加された電圧によって発生した電流の流れる経路は、図１（Ｂ）に示す、矢印Ｇ方向に沿った経路となる。
さらに、フォトトランジスタ１０には、空乏層として機能する第１領域１８が設けられていることから、コレクタコンタクト領域２０から第１領域１８を介して第１ベース領域１４及び第１エミッタ領域１２に向かう、深さ方向Ｚに対して交差する方向（図１（Ｂ）中、矢印Ｅ方向参照）の電流経路の形成が抑制される。また、第１領域１８は、空乏層を発生することから、Ｎ＋型の半導体からなるコレクタコンタクト領域２０、Ｐ型の半導体からなる第１領域１８、及びＮ＋型の半導体からなる第１エミッタ領域１２による、矢印Ｅ方向のバイポーラトランジスタの動作が抑えられる。
このため、フォトトランジスタ１０では、第１ベース領域１４における光受光側Ｌに露出した領域である受光領域Ｒの全領域で、均一に光電流を発生可能な状態となる。
よって、この状態で、受光領域Ｒで光を受光すると、第１ベース領域１４における光を受光した領域で、光電流を精度よく出力することができる。すなわち、受光領域Ｒの一部でのみ光を受光したり、受光領域Ｒ内の異なる位置で光を受光した場合であっても、精度よく光電流を出力することができる。
以上説明したように、本実施の形態のフォトトランジスタ１０は、光受光側Ｌから深さ方向Ｚに、第１エミッタ領域１２と、第１ベース領域１４と、第１コレクタ領域２５と、をこの順に備えた縦型バイポーラ構造のフォトトランジスタである。そして、第１コレクタ領域２５は、第２コレクタ領域２２と、第２コレクタ領域２２より抵抗の低い第３コレクタ領域２４と、を備える。第３コレクタ領域２４は、第２コレクタ領域２２における深さ方向Ｚの下流側に接して設けられている。フォトトランジスタ１０の光受光側の面における、第１ベース領域１４の外側には、第１領域１８が設けられている。第１領域１８は、光受光側の面において、第１ベース領域１４から間隔を隔てて、該第１ベース領域１４の外側に設けられている。
このため、フォトトランジスタ１０は、光受光面における、第１ベース領域１４の外側の領域と第１エミッタ領域１２との間で深さ方向Ｚに直交する方向に電流の経路が形成されることを抑制することができる。また、本実施の形態では、フォトトランジスタ１０は、第１ベース領域１４の全面において、深さ方向Ｚ及び反深さ方向Ｚ’の電流経路を実現することができる。
よって、本実施の形態のフォトトランジスタ１０では、フォトトランジスタ１０における受光領域Ｒにおける、端部と中央部とでの動作に違いが生じることが抑制される。
従って、本実施の形態のフォトトランジスタ１０では、受光領域Ｒの一部でのみ光を受光したり、受光領域Ｒ内の異なる位置で光を受光した場合であっても、高精度の光電流を出力することができる。
また、本実施の形態では、Ｐ型の半導体から構成された第１ベース領域１４は、光受光側Ｌの面における、第１ベース領域１４の外側との境界から第１ベース領域１４の内側に向かって所定距離の領域に、Ｐ＋型のベース領域１４Ａを備えている。
このため、Ｎ＋型の半導体からなるコレクタコンタクト領域２０、Ｐ型の半導体からなる第１領域１８、及びＮ＋型の半導体からなる第１エミッタ領域１２による、矢印Ｅ方向のバイポーラトランジスタの動作を、更に抑制することができる。
また、本実施の形態のフォトトランジスタ１０は、第１ベース領域１４の光受光側Ｌ側に、複数の第１エミッタ領域１２を点在させた構成である。このため、フォトトランジスタ１０は、第１エミッタ領域１２を点在させない構成に比べて、第１エミッタ領域１２と第１ベース領域１４との、エミッタ−ベース接合容量を小さくすることができる。
一方、従来のフォトトランジスタでは、本実施の形態のフォトトランジスタ１０のような、高精度な光電流の出力を実現することは出来なかった。
図２は、従来のフォトトランジスタ１００の一例を示す図である。図２（Ａ）は、従来のフォトトランジスタ１００を光受光側Ｌからみた平面図である。図２（Ｂ）は、図２（Ａ）のＡ−Ａ’断面図である。
従来のフォトトランジスタ１００は、第１エミッタ領域１２と、第１ベース領域１４と、第１コレクタ領域２５と、をこの順に備えた、縦型バイポーラ構造のフォトトランジスタである。
従来のフォトトランジスタ１００における第１エミッタ領域１２は、第１ベース領域１４上に点在せず、第１ベース領域１４の端部が光受光側Ｌに露出するように、第１ベース領域１４の中央に１つ設けられている。
なお、従来のフォトトランジスタ１００は、本実施の形態のフォトトランジスタ１０における第１領域１８を備えない点と、第１エミッタ領域１２が第１ベース領域１４上に点在するように配置されていない点が、本実施の形態のフォトトランジスタ１０とは異なる。
図３は、従来のフォトトランジスタ１０２の一例を示す図である。図３（Ａ）は、従来のフォトトランジスタ１０２を光受光側Ｌからみた平面図である。図３（Ｂ）は、図３（Ａ）のＡ−Ａ’断面図である。
従来のフォトトランジスタ１０２は、第１エミッタ領域１２と、第１ベース領域１４と、第１コレクタ領域２５と、をこの順に備えた、縦型バイポーラ構造のフォトトランジスタである。
従来のフォトトランジスタ１０２は、本実施の形態のフォトトランジスタ１０における第１領域１８を備えない点が、本実施の形態のフォトトランジスタ１０とは異なる。
これらの従来のフォトトランジスタ１００及び従来のフォトトランジスタ１０２では、空乏層として機能する第１領域１８が設けられていない。このため、コレクタコンタクト領域２０からベース領域１４及び第１エミッタ領域１２に向かう、深さ方向Ｚに対して交差する方向（図２（Ｂ）、及び図３（Ｂ）中、矢印Ｅ方向参照）の電流経路が形成される。
このため、従来のフォトトランジスタ１００及び従来のフォトトランジスタ１０２では、第１ベース領域１４における光受光側Ｌに露出した領域である受光領域Ｒの全領域で、均一に光電流を発生させることは困難である。すなわち、従来のフォトトランジスタ１００及び従来のフォトトランジスタ１０２では、受光領域Ｒにおける、端部と中央部とでの動作に違いが生じていた。
一方、本実施の形態のフォトトランジスタ１０では、受光領域Ｒの一部でのみ光を受光したり、受光領域Ｒ内の異なる位置で光を受光した場合であっても、高精度の光電流を出力することができる。
また、本実施の形態のフォトトランジスタ１０では、Ｐ型の半導体から構成された第１ベース領域１４が、光受光側Ｌの面における、第１ベース領域１４の外側との境界から第１ベース領域１４の内側に向かって所定距離の領域に、Ｐ＋型のベース領域１４Ａを備えている。
このため、Ｎ＋型の半導体からなるコレクタコンタクト領域２０、Ｐ型の半導体からなる第１領域１８、及びＮ＋型の半導体からなる第１エミッタ領域１２による、矢印Ｅ方向のバイポーラトランジスタの動作を、更に抑制することができる。
また、本実施の形態のフォトトランジスタ１０は、第１ベース領域１４の光受光側Ｌ側に、複数の第１エミッタ領域１２を点在させた構成である。このため、フォトトランジスタ１０は、第１エミッタ領域１２を点在させない構成に比べて、第１エミッタ領域１２と第１ベース領域１４との、エミッタ−ベース接合容量を小さくすることができる。
なお、本実施の形態では、フォトトランジスタ１０は、Ｎ＋型の第１エミッタ領域１２と、Ｐ型の第１ベース領域１４と、Ｎ型の第１コレクタ領域２５と、のＮＰＮ型の縦型バイポーラ構造である場合を説明した。しかし、フォトトランジスタ１０は、ＰＮＰ型の縦型バイポーラ構造であってもよい。
この場合には、第１エミッタ領域１２と第１コレクタ領域２５をＰ型の半導体で構成し、第１ベース領域１４をＮ型の半導体で構成すればよい。また、コレクタコンタクト領域２０は、Ｐ型の半導体で構成し、第１領域１８は、Ｎ型の半導体で構成すればよい。ただし、この場合には、第１領域１８は電源電圧とする必要がある。
（実施の形態２）
図４は、本実施の形態のフォトトランジスタ１１の説明図である。
図４（Ａ）は、フォトトランジスタ１１を光受光側Ｌから見た平面図である。図４（Ｂ）は、図４（Ａ）の断面図である。
図４（Ｂ）に示すように、本実施の形態のフォトトランジスタ１１は、光受光側Ｌから深さ方向Ｚに、第１エミッタ領域１２と、第１ベース領域１４と、第１コレクタ領域２５と、をこの順に備える。すなわち、フォトトランジスタ１１は、縦型バイポーラ構造のフォトトランジスタである。また、フォトトランジスタ１１は、コレクタコンタクト領域２０及びバイポーラ領域３０を備える。
フォトトランジスタ１１は、第１領域１８に代えてバイポーラ領域３０を備えた以外は、実施の形態１のフォトトランジスタ１０と同じ構成である。
バイポーラ領域３０は、第１領域１８と、第２エミッタ領域２６と、を含む。第１領域１８は、実施の形態１のフォトトランジスタ１０と同様である。すなわち、第１領域１８は、フォトトランジスタ１１の光受光側Ｌの面において、第１ベース領域１４の外側に、該第１ベース領域１４から間隔を隔てて設けられている。本実施の形態では、第１領域１８は、フォトトランジスタ１０の光受光側Ｌの面において、第１ベース領域１４の外側に、該第１ベース領域１４から間隔を隔てて、且つ第１ベース領域１４を囲むように設けられている場合を説明する（図４（Ａ）参照）。
実施の形態１と同様に、第１領域１８は、第１コレクタ領域２５とは逆の導電型の領域である。第１領域１８は、フォトトランジスタ１１の光受光側Ｌの面において、第１ベース領域１４の外側に、該第１ベース領域１４から間隔を隔てて設けられていればよい。すなわち、第１領域１８は、光受光側Ｌの面において、第１ベース領域１４を囲むように設けられた形態に限定されない。例えば、第１領域１８は、フォトトランジスタ１０の光受光側Ｌの面において、第１ベース領域１４の外側の、第１ベース領域１４から間隔を隔てた位置に、Ｘ軸方向及びＹ軸方向に沿って所定間隔毎に配列した構成であってもよい。
第２エミッタ領域２６は、光受光側Ｌの面における、第１領域１８の内側に設けられている。第２エミッタ領域２６は、第１領域１８とは電気的に分離されている。本実施の形態では、第２エミッタ領域２６は、Ｎ型の半導体から構成されている。
そして、本実施の形態のフォトトランジスタ１１では、第１エミッタ領域１２と第１領域１８とを結線し、第２エミッタ領域２６から出力するダーリントン接続としている。すなわち、フォトトランジスタ１１は、Ｎ型の半導体の第２エミッタ領域２６、Ｐ型の半導体の第１領域１８、及びＮ型の半導体の第１コレクタ領域２５からなるトランジスタと、第１エミッタ領域１２、第１ベース領域１４、及び第１コレクタ領域２５からなるトランジスタと、をダーリントン接続した構成である。
従って、本実施の形態のフォトトランジスタ１１は、実施の形態１の効果に加えて更に、同じレベルの電圧を印加した状態で、同じ光量及び同じ受光面積で光を受光した場合であっても、より大きな光電流を出力することができる。
（実施の形態３）
図５は、本実施の形態のフォトトランジスタ１３の説明図である。
図５（Ａ）は、フォトトランジスタ１３を光受光側Ｌから見た平面図である。図５（Ｂ）は、図５（Ａ）の断面図である。
図５（Ｂ）に示すように、本実施の形態のフォトトランジスタ１３は、光受光側Ｌから深さ方向Ｚに、第１エミッタ領域１２と、第１ベース領域１４と、第１コレクタ領域２５と、をこの順に備える。すなわち、フォトトランジスタ１３は、縦型バイポーラ構造のフォトトランジスタである。また、フォトトランジスタ１３は、第１ベース領域１４の露出面に第２ベース領域５０を設けた構成である。
第２ベース領域５０は、点在された複数の第１エミッタ領域１２の各々を囲むように、該第１エミッタ領域１２から間隙を介して設けられている。第２ベース領域５０の不純物濃度は、第１ベース領域１４の不純物濃度の１０倍以上である。また、第１エミッタ領域１２との間隔は、接合リークの発生しない程度に、離して配置されている。その間隔は１．０ｕｍ程度でよい。
図６は、本実施の形態のフォトトランジスタ１３を、バイポーラトランジスタとして動作させたときのベース電流に対する電流増幅率を示す。印加電圧は、コレクタ電圧５Ｖ、エミッタ電圧を接地しベース電流を可変させたときの第２ベース領域５０の有無によるベース電流に対するコレクタ電流との比（電流増幅率）を示す。
ここでのベース電流は、本実施の形態のフォトトランジスタ内のＰＮ接合で発生する電流増幅する前の光電流に相当する。第２ベース領域５０を設けることで、電流増幅率はベース電流の低電流域から高電流域まで増幅率が一定となり、より安定化して、精度のよい光電流が得られる。また、電流増幅率が安定することで、素子性能のばらつき（例えば、電流増幅率の絶対値、電流増幅率の温度係数など）が軽減される。
（実施の形態４）
上記実施の形態のフォトトランジスタ１０及びフォトトランジスタ１１は、半導体装置に搭載する。
図７は、半導体装置４０の説明図である。半導体装置４０は、上記実施の形態１で説明したフォトトランジスタ１０を備える。図７に示す例では、半導体装置４０を、記録媒体Ｑの平坦度の測定に用いた場合を示した。
半導体装置４０は、光源４２から記録媒体Ｑに向かって出射された光の反射光を受光する。半導体装置４０は、フォトトランジスタ１０の受光領域Ｒで反射光を受光可能な位置に設置されている。光源４２には、例えば、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を用いる。
半導体装置４０では、光源４２から出射された光の記録媒体Ｑによる反射光を、フォトトランジスタ１０の受光領域Ｒで受光する。そして、受光した光に応じた光電流を出力する。
ここで、半導体装置４０は、フォトトランジスタ１０から出力される光電流を、電圧として出力する。
図８は、半導体装置４０の簡易回路の説明図である。図８に示すように、半導体装置４０は、フォトトランジスタ４７から出力された光電流を、抵抗４９等により電圧に変換して出力する。なお、フォトトランジスタ４７には、上記フォトトランジスタ１０を用いる。
ここで、従来のフォトトランジスタ１００（図２参照）では、光電流を電圧に変換する際、第１エミッタ領域１２と第１ベース領域１４とのエミッタ−ベース接合の容量が大きすぎるという問題があった。このため、従来のフォトトランジスタ１００を備えた半導体装置では、光を受光してから、光電流に応じた電圧を出力するまでの時間に、遅延時間が生じていた。
図９は、時間と検出電圧との関係を示す線図である。図９は、従来のフォトトランジスタ１００を、従来の半導体装置４０Ａ（図５参照）に搭載したときの、時間と検出電圧との関係を示す線図である。なお、図９では、光源４２から光を照射する領域に、記録媒体Ｑを搬送方向Ｓに搬送する。そして、図９は、光源４２から照射した光の反射光の、搬送される記録媒体Ｑからの反射光を、従来の半導体装置４０Ａで読取ったときの検出電圧を示す線図である。
図９に示すように、従来のフォトトランジスタ１００を備えた従来の半導体装置４０Ａでは、記録媒体Ｑの搬送方向Ｓの下流側端部が、光源４２によって光を照射される領域に到達したとき（図９中、Ｐ１参照）から電圧が検出されるまでの間に遅延時間Ｔ１が生じる。半導体装置４０では、検出電圧の出力が安定した期間Ｔ２に繰り返しサンプリングを行うことで、記録媒体Ｑの平坦度を測定する。なお、図７中、Ｐ２は、記録媒体Ｑの搬送方向Ｓの上流側端部が、光源４２によって光を照射される領域を通過したときを示す。
ここで、一般的に、フォトトランジスタでは、暗状態から光電流を出力する出力状態へ移行するときには、ベース電圧が変化する。このため、従来のフォトトランジスタ１００では、寄生接合容量（図８中、Ｃｊｃｂ、Ｃｊｅｂ参照）が大きくなり、遅延時間Ｔ１が大きくなる傾向にあった。また、従来のフォトトランジスタ１００から出力される光電流が小さいほど、寄生接合容量が大きく、さらに遅延時間Ｔ１が大きくなる傾向にあった。
なお、従来のフォトトランジスタ１０２（図３参照）では、第１エミッタ領域１２が第１ベース領域１４上に点在するように配置されている。このため、従来のフォトトランジスタ１０２は、従来のフォトトランジスタ１００に比べて、遅延時間Ｔ１の短縮を図ることができる。しかし、従来のフォトトランジスタ１０２では、上述したように、受光領域Ｒにおける端部と中央部とで、動作に違いが生じる。
このため、従来のフォトトランジスタ１００や従来のフォトトランジスタ１０２等の従来のフォトトランジスタを備えた半導体装置４０Ａでは、光電流を精度よく出力することが出来なかった。
一方、本実施の形態の半導体装置４０は、フォトトランジスタとして、上記実施の形態で説明したフォトトランジスタ１０を備えるため、遅延時間Ｔ１の短縮を図ることが出来ると共に、高精度の光電流を出力することができる。
また、半導体装置４０は、フォトトランジスタとして、フォトトランジスタ１０に代えてフォトトランジスタ１１を備えた場合についても、同様の効果を得ることができる。
次に、実施の形態１〜実施の形態２で説明したフォトトランジスタ１０、及びフォトトランジスタ１１と、従来のフォトトランジスタ１０２（図３参照）と、の各々における、光電流の測定結果を説明する。
図１０は、実施の形態１で説明したフォトトランジスタ１０における、受光領域Ｒの受光面積（ｍｍ２）と、出力される光電流（μＡ）と、の関係を示す線図である。図１１は、実施の形態２で説明したフォトトランジスタ１１における、受光領域Ｒの受光面積（ｍｍ２）と、出力される光電流（μＡ）と、の関係を示す線図である。図１２は、図３を用いて説明したフォトトランジスタ１０２における、受光領域Ｒの受光面積（ｍｍ２）と、出力される光電流（μＡ）と、の関係を示す線図である。図１１は、図１０〜図１２の測定結果を示す表である。図１１中、実施例１は、フォトトランジスタ１０の測定結果を示す。実施例２は、フォトトランジスタ１１の測定結果を示す。比較例１は、従来のフォトトランジスタ１０２の測定結果を示す。
受光面積は、第１ベース領域１４における、第１エミッタ領域１２から光受光側Ｌに露出した領域の総面積を示す。
なお、本測定に用いたフォトトランジスタ１０は、下記製造方法により製造した。
具体的には、砒素ドープした６Ωｃｍの低抵抗シリコン基板上に２０Ωｃｍのリンドープのエピタキシャル層を約２０ｕｍを成長させたシリコン基板を準備する。この基板に第１ベース１４領域の拡散としてボロン不純物をドープして露出面の表面不純物濃度を約１×１０１８ｃｍ−３とし拡散深さを約２．０ｕｍとして形成する。また、本事例では第１領域１８も第１ベース領域１４と同じ拡散とする。第１エミッタ領域１２はリン不純物をドープして表面不純物濃度を約１×１０２０ｃｍ−３とし拡散深さを約０．３ｕｍした。
また、本測定に用いたフォトトランジスタ１１は、フォトトランジスタ１０の製造方法において、第１領域１８内に、第１エミッタ領域１２を追加することにより製造した。
また、本測定に用いた従来のフォトトランジスタ１０２は、フォトトランジスタ１０の方法において、第１領域１８を設けない以外は、同じ製造方法を用いて製造した。
また、コレクタコンタクト領域２０には、５Ｖの電圧を印加し、受光面照度８Ｌｕｘ／ｃｍ２のハロゲン光の均一な光を、受光領域Ｒの全領域に照射した。そして、照射開始から１秒後に出力された光電流を、各センサー受光面積に対応する光電流として測定した。
図１０及び図１３に示すように、フォトトランジスタ１０では、受光面積と光電流との関係を示す近似曲線のＲ−２値は、０．９９８であり、該近似曲線は、略直線であった。また、図１１及び図１３に示すように、フォトトランジスタ１１では、受光面積と光電流との関係を示す近似曲線のＲ−２値は、１であり、該近似曲線は、直線であった。
すなわち、上記実施の形態で説明したフォトトランジスタ１０及びフォトトランジスタ１１では、受光面積の増加に比例して、出力される光電流が増加した。
このため、上記実施の形態で説明したフォトトランジスタ１０及びフォトトランジスタ１１では、受光領域Ｒの全面で均一な動作を行っているといえる。従って、上記実施の形態で説明したフォトトランジスタ１０及びフォトトランジスタ１１では、受光領域Ｒの一部でのみ光を受光したり、受光領域Ｒ内の異なる位置で光を受光した場合であっても、高精度の光電流を出力することができることが確認できた。
一方、図１２及び図１３に示すように、従来のフォトトランジスタ１０２では、受光面積と光電流との関係を示す近似曲線のＲ−２値は、０．９７９であり、該近似曲線は、二次曲線であった。すなわち、従来のフォトトランジスタ１０２では、受光面積が増加すると、出力される光電流は飽和した。
これは、従来のフォトトランジスタ１０２では、第１エミッタ領域１２、第１ベース領域１４、及び第１コレクタ領域２５による縦型バイポーラ構造のトランジスタの動作より、第１エミッタ領域１２、第１ベース領域１４、及びコレクタコンタクト領域２０による、矢印Ｅ方向（図３参照）のバイポーラトランジスタの動作が優先されるためと考えられる。
また、光受光側Ｌの面における、第１ベース領域１４の中央部の動作が、第１ベース領域１４の端部の動作に比べて弱いため、このような飽和傾向になると考えられる。
このように、従来のフォトトランジスタ１０２では、上記実施の形態のフォトトランジスタ１０及びフォトトランジスタ１１に比べて、高精度の光電流を出力することは出来ないことが確認できた。
１０、１１ フォトトランジスタ
１２ 第１エミッタ領域
１４ 第１ベース領域
１４Ａ ベース領域
１８ 第１領域
２０ コレクタコンタクト領域
２２ 第２コレクタ領域
２４ 第３コレクタ領域
２５ 第１コレクタ領域
２６ 第２エミッタ領域
３０ バイポーラ領域
４０ 半導体装置

Claims (8)

  1. 光受光側から深さ方向に、第１エミッタ領域と、少なくとも一部が前記光受光側に露出した第１ベース領域と、第１コレクタ領域と、をこの順に備えたフォトトランジスタであって、
    前記第１コレクタ領域は、第２コレクタ領域と、前記第２コレクタ領域の前記深さ方向下流側に接して設けられ、前記第２コレクタ領域より抵抗の低い第３コレクタ領域と、を有し、
    前記光受光側の面における前記第１ベース領域の外側に、該第１ベース領域から間隔を隔てて設けられ、前記第１コレクタ領域とは逆の導電型の第１領域を備えた、
    フォトトランジスタ。
  2. 前記第１領域は、前記光受光側の面における前記第１ベース領域の外側に、該第１ベース領域から間隔を隔てて該第１ベース領域を囲むように設けられている、請求項１に記載のフォトトランジスタ。
  3. 前記第１ベース領域と前記第１領域とは、電気的に分離されている、請求項１または請求項２に記載のフォトトランジスタ。
  4. 前記第１領域を接地し、
    前記光受光側の面における前記第１領域の外側に、前記第１コレクタ領域と導通するコレクタコンタクト領域を備えた、
    請求項１〜請求項３の何れか１項に記載のフォトトランジスタ。
  5. 前記光受光側の面において、前記第１エミッタ領域は、前記第１ベース領域内に間隔を隔てて複数配置されている、請求項１〜請求項４の何れか１項に記載のフォトトランジスタ。
  6. 前記光受光側の面において、複数の前記第１エミッタ領域の各々を間隙を介して囲むように前記第１ベース領域内に設けられ、前記第１ベース領域の１０倍以上の不純物濃度の第２ベース領域を更に備えた、請求項５に記載のフォトトランジスタ。
  7. 前記光受光側の面における前記第１領域の内側に、該第１領域と電気的に分離した第２エミッタ領域を備え、
    前記第１エミッタ領域と前記第１領域とを結線し、前記第２エミッタ領域から出力するダーリントン接続を構成した、請求項１〜請求項６の何れか１項に記載のフォトトランジスタ。
  8. 請求項１〜請求項７の何れか１項に記載のフォトトランジスタを備えた半導体装置。
JP2014012762A 2014-01-27 2014-01-27 フォトトランジスタ、及び半導体装置 Expired - Fee Related JP6281297B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014012762A JP6281297B2 (ja) 2014-01-27 2014-01-27 フォトトランジスタ、及び半導体装置
US14/604,825 US9472584B2 (en) 2014-01-27 2015-01-26 Phototransistor and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014012762A JP6281297B2 (ja) 2014-01-27 2014-01-27 フォトトランジスタ、及び半導体装置

Publications (2)

Publication Number Publication Date
JP2015141946A true JP2015141946A (ja) 2015-08-03
JP6281297B2 JP6281297B2 (ja) 2018-02-21

Family

ID=53679839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014012762A Expired - Fee Related JP6281297B2 (ja) 2014-01-27 2014-01-27 フォトトランジスタ、及び半導体装置

Country Status (2)

Country Link
US (1) US9472584B2 (ja)
JP (1) JP6281297B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016025261A (ja) * 2014-07-23 2016-02-08 株式会社リコー 撮像装置、撮像装置の制御方法、画素構造
JP2016092178A (ja) 2014-11-04 2016-05-23 株式会社リコー 固体撮像素子
JP2016092348A (ja) 2014-11-11 2016-05-23 株式会社リコー 半導体デバイス及びその製造方法、撮像装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60251660A (ja) * 1984-05-28 1985-12-12 Canon Inc 半導体装置の製造方法
JPH01145846A (ja) * 1987-12-01 1989-06-07 Semiconductor Res Found 半導体装置及びその製造方法
JPH01205463A (ja) * 1988-02-10 1989-08-17 Hamamatsu Photonics Kk 半導体光検出装置
JPH0573970U (ja) * 1992-03-11 1993-10-08 シャープ株式会社 フォトトランジスタ
US5466954A (en) * 1994-12-21 1995-11-14 Honeywell Inc. Shunt phototransistor with reverse bias protection
JPH10150181A (ja) * 1996-11-15 1998-06-02 Rohm Co Ltd フォトトランジスタ及びそれを用いたイメージセンサ
JPH10242312A (ja) * 1997-02-27 1998-09-11 Sony Corp 半導体装置及びその製造方法
JP2009033043A (ja) * 2007-07-30 2009-02-12 Panasonic Corp 光半導体装置

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4107721A (en) * 1977-01-26 1978-08-15 Bell Telephone Laboratories, Incorporated Phototransistor
US4270135A (en) 1979-12-12 1981-05-26 Westinghouse Electric Corp. High-frequency phototransistor operated with multiple light sources
DE3044341C2 (de) * 1980-11-25 1984-10-25 Siemens AG, 1000 Berlin und 8000 München Fototransistor
JPS6244824A (ja) 1985-08-22 1987-02-26 Fuji Facom Corp キ−ボ−ド装置
JPS6244822A (ja) 1985-08-22 1987-02-26 Fujitsu Ltd 停電処理方式
JPH08130246A (ja) 1994-10-28 1996-05-21 Ricoh Co Ltd 半導体装置とその製造方法
JP3597280B2 (ja) 1995-11-28 2004-12-02 株式会社リコー 統合シミュレーション装置及び回路シミュレーション用パラメータ抽出方法
JP3135859B2 (ja) 1997-04-11 2001-02-19 株式会社リコー 基板バイアス回路
JP3282792B2 (ja) 1997-08-27 2002-05-20 株式会社リコー 電圧制御発振器及びこれを用いた半導体集積回路及び位相同期ループ回路及びこれを用いた中間周波数処理回路
JP4194237B2 (ja) 1999-12-28 2008-12-10 株式会社リコー 電界効果トランジスタを用いた電圧発生回路及び基準電圧源回路
JP2002064106A (ja) * 2000-06-05 2002-02-28 Rohm Co Ltd 半導体装置
US6911694B2 (en) 2001-06-27 2005-06-28 Ricoh Company, Ltd. Semiconductor device and method for fabricating such device
JP2003283258A (ja) 2002-03-20 2003-10-03 Ricoh Co Ltd 低電圧動作の基準電圧源回路
JP4276812B2 (ja) 2002-03-20 2009-06-10 株式会社リコー 温度検出回路
US6921199B2 (en) 2002-03-22 2005-07-26 Ricoh Company, Ltd. Temperature sensor
JP4437388B2 (ja) 2003-02-06 2010-03-24 株式会社リコー 半導体装置
JP2004253541A (ja) 2003-02-19 2004-09-09 Ricoh Co Ltd 半導体装置
JP4458457B2 (ja) 2003-07-04 2010-04-28 株式会社リコー 半導体装置
JP4198006B2 (ja) 2003-07-25 2008-12-17 株式会社リコー 半導体装置の製造方法
JP4446771B2 (ja) 2004-03-23 2010-04-07 株式会社リコー 半導体装置
JP4776199B2 (ja) 2004-09-30 2011-09-21 株式会社リコー 半導体装置の製造方法
JP4587804B2 (ja) 2004-12-22 2010-11-24 株式会社リコー ボルテージレギュレータ回路
JP2006242894A (ja) 2005-03-07 2006-09-14 Ricoh Co Ltd 温度検出回路
JP4713280B2 (ja) 2005-08-31 2011-06-29 株式会社リコー 基準電圧発生回路及び基準電圧発生回路を使用した定電圧回路
JP2007101213A (ja) 2005-09-30 2007-04-19 Ricoh Co Ltd 半導体装置、赤外線センサ、及び半導体装置の製造方法
JP4847103B2 (ja) 2005-11-07 2011-12-28 株式会社リコー ハーフバンドギャップリファレンス回路
JP4716887B2 (ja) 2006-02-09 2011-07-06 株式会社リコー 定電流回路
JP4890126B2 (ja) 2006-07-13 2012-03-07 株式会社リコー ボルテージレギュレータ
JP4865504B2 (ja) 2006-10-30 2012-02-01 株式会社リコー 電流検出回路及び電流検出回路を備えたボルテージレギュレータ
JP4965375B2 (ja) 2007-07-31 2012-07-04 株式会社リコー 演算増幅回路、その演算増幅回路を使用した定電圧回路及びその定電圧回路を使用した機器
JP4512125B2 (ja) 2007-09-07 2010-07-28 株式会社リコー 応力分布検出用半導体パッケージ群及びそれを用いた半導体パッケージの応力分布検出方法
JP5655195B2 (ja) 2009-08-18 2015-01-21 リコー電子デバイス株式会社 半導体装置
JP5493849B2 (ja) 2009-12-28 2014-05-14 株式会社リコー 温度センサーとそれを用いた生体検知装置
JP5446895B2 (ja) 2010-01-12 2014-03-19 株式会社リコー アンプ
US20110185326A1 (en) 2010-01-22 2011-07-28 Ricoh Company, Ltd. Net list generation method and circuit simulation method
JP5593904B2 (ja) 2010-07-16 2014-09-24 株式会社リコー 電圧クランプ回路およびこれを用いた集積回路
JP2012038930A (ja) 2010-08-06 2012-02-23 Ricoh Co Ltd 半導体集積回路装置
JP5834412B2 (ja) 2011-01-18 2015-12-24 株式会社リコー 赤外線センサー及び赤外線アレイセンサー
JP5907500B2 (ja) 2011-10-06 2016-04-26 国立研究開発法人産業技術総合研究所 光電変換装置、光電変換アレイおよび撮像装置
EP2587540A3 (en) 2011-10-31 2013-06-12 Ricoh Company, Ltd. Method for resetting photoelectric conversion device, and photoelectric conversion device
JP5967406B2 (ja) 2012-01-19 2016-08-10 国立研究開発法人産業技術総合研究所 センス回路とその動作方法および光電変換アレイ
JP6086648B2 (ja) 2012-03-12 2017-03-01 国立研究開発法人産業技術総合研究所 フォトトランジスタおよび撮像装置
US9059065B2 (en) 2012-03-19 2015-06-16 National Institute Of Advanced Industrial Science And Technology Method of varying gain of amplifying photoelectric conversion device and variable gain photoelectric conversion device
JP2014058358A (ja) 2012-09-14 2014-04-03 Ricoh Co Ltd シート材判別装置及び方法、並びに画像形成装置
JP6205883B2 (ja) 2013-06-17 2017-10-04 株式会社リコー 光電変換装置及び画像生成装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60251660A (ja) * 1984-05-28 1985-12-12 Canon Inc 半導体装置の製造方法
JPH01145846A (ja) * 1987-12-01 1989-06-07 Semiconductor Res Found 半導体装置及びその製造方法
JPH01205463A (ja) * 1988-02-10 1989-08-17 Hamamatsu Photonics Kk 半導体光検出装置
JPH0573970U (ja) * 1992-03-11 1993-10-08 シャープ株式会社 フォトトランジスタ
US5466954A (en) * 1994-12-21 1995-11-14 Honeywell Inc. Shunt phototransistor with reverse bias protection
JPH10150181A (ja) * 1996-11-15 1998-06-02 Rohm Co Ltd フォトトランジスタ及びそれを用いたイメージセンサ
JPH10242312A (ja) * 1997-02-27 1998-09-11 Sony Corp 半導体装置及びその製造方法
JP2009033043A (ja) * 2007-07-30 2009-02-12 Panasonic Corp 光半導体装置

Also Published As

Publication number Publication date
JP6281297B2 (ja) 2018-02-21
US20150214413A1 (en) 2015-07-30
US9472584B2 (en) 2016-10-18

Similar Documents

Publication Publication Date Title
US9264641B2 (en) Photoelectric conversion apparatus
JP6281297B2 (ja) フォトトランジスタ、及び半導体装置
ATE505735T1 (de) Magnetfeldsensor
JP2011204879A (ja) 光検出器
US9312473B2 (en) Vertical hall effect sensor
JP2010014445A (ja) 半導体温度センサ
US8026569B2 (en) Semiconductor device
CN111354779A (zh) 半导体装置及半导体装置的制造方法
KR20150094072A (ko) 다이오드 연결형 바이폴라 접합 트랜지스터 및 이를 이용한 전자회로
US9768340B2 (en) Photodiode with a dark current suppression junction
US8854120B2 (en) Auto-calibrating a voltage reference
JP2009004532A (ja) バンドギャップ基準電圧発生回路
JP5822688B2 (ja) 受発光素子
RU2550756C1 (ru) Трехколлекторный биполярный магнитотранзистор с ортогональными потоками носителей заряда
RU2673424C1 (ru) Фотоприемное устройство на каскадных транзисторах со светоизлучающими p-n-переходами и фоточувствительными n-p-переходами
KR101300214B1 (ko) 정합 특성이 개선된 쌍극성 접합 트랜지스터
KR101519548B1 (ko) 정합 특성 향상을 위한 쌍극성 접합 트랜지스터
JP2020096119A (ja) 受光素子
JP5994648B2 (ja) ノイズ検出装置
JP5069776B2 (ja) 磁気検出装置
KR20030042673A (ko) 테스트 패턴을 구비한 이미지센서 및 테스트 방법
JPH10325761A (ja) 温度検知回路
Cornel et al. NEW MAGNETIC MICROSENSOR STRUCTURES
Caruntu HALL DEVICES REALISED IN THE MOS TECHNOLOGY.
JPS60218887A (ja) 半導体光検出素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180108

R151 Written notification of patent or utility model registration

Ref document number: 6281297

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees