JPH0573970U - フォトトランジスタ - Google Patents

Abstract

(57)【要約】 【目的】 本考案の目的は、ベース・エミッタ間の耐圧
および電流増幅率ｈ_FEの劣化が防止され、かつフォトカ
プラの受光素子として用いた際に、変位電流によって誤
動作を生じず、ＣＭＲ特性の良いフォトトランジスタを
提供することである。 【構成】 本考案に基づくフォトトランジスタでは、コ
レクタとなるＮ型半導体基板１内にＰ⁺ 型ベース拡散層
３と所定の間隔を隔ててＰ⁺ 型フローティング層４が形
成されている。Ｎ型半導体基板１とＰ⁺ 型フローティン
グ層４の接合部３０に沿ってシリコン酸化膜２上にガー
ドリング層１２が設けられ、ガードリング層１２はＰ⁺
型フローティング層４に電気的に接続されている。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

この考案は、ガードリング層を備えたフォトトランジスタの構造に関するもの である。

【０００２】

【従来の技術】

図４は、従来のＮＰＮ型フォトトランジスタの構造の一例を示す断面図である 。

【０００３】 図４において、コレクタとなるＮ型半導体基板１の主面の所定の領域には、Ｐ ⁺ 型ベース拡散層３が形成されている。Ｐ⁺ 型ベース拡散層３内の所定の領域に は、Ｎ⁺ 型エミッタ拡散層５が形成されている。

【０００４】 Ｐ⁺ 型ベース拡散層３の周囲には、所定の間隔を隔ててＮ⁺ 型チャネルストッ パ層７が形成されている。

【０００５】 Ｎ型半導体基板１、Ｐ⁺ 型ベース拡散層３およびＮ⁺ 型エミッタ拡散層５から フォトトランジスタ５０が構成されている。

【０００６】 Ｎ型半導体基板１の主面を覆うようにシリコン酸化膜２が形成されている。Ｎ ⁺ 型エミッタ拡散層５上の所定の箇所にエミッタ電極９が形成される。このエミ ッタ電極９はフォトエッチングによってシリコン酸化膜２に設けられたコンタク トホールを通してＮ⁺ 型エミッタ拡散層５に接触している。

【０００７】 Ｐ⁺ 型ベース拡散層３上の所定の箇所にベース電極１１が形成される。このベ ース電極１１は、フォトエッチングによってシリコン酸化膜２に設けられたコン タクトホールを通してＰ⁺ 型ベース拡散層３に接触している。

【０００８】 シリコン酸化膜２上において、Ｐ⁺ 型ベース拡散層３とＮ型半導体基板１との ＰＮ接合部２０に沿ってアルミニウム（Ａｌ）からなるガードリング層１２が設 けられている。ガードリング層１２は配線層１３を介してベース電極１１に電気 的に接続されている。

【０００９】 ＰＮ接合部２０においては、逆方向電圧印加時の空間電荷層の広がりが、基板 内部に比べて基板表面付近では狭くなる。このため、基板表面付近に電界が集中 することになる。その結果、基板表面付近の破壊電圧が低くなる。

【００１０】 ＰＮ接合部２０の基板表面付近に一定電位に保持されたガードリング層１２を 配置すれば、基板内部のＰＮ接合部２０の空間電荷層とほぼ等しい幅を有する表 面空間電荷層が形成され得る。したがって、基板表面付近の電界強度が低下し、 降伏電圧が高くなる。

【００１１】 このように、ガードリング層１２はＰＮ接合部２０の電位を制御して、コレク タ・ベース間の高耐圧を確保するために必要なものである。

【００１２】 Ｎ型半導体基板１の裏面には、Ｎ⁺ 型拡散層６が形成されている。Ｎ⁺ 型拡散 層６の表面には、アルミニウム（Ａｌ）を蒸着することによりコレクタ電極１４ が形成されている。Ｎ⁺ 型拡散層６は、コレクタ抵抗および、Ｎ型半導体基板１ とコレクタ電極１４間のコンタクト抵抗を減ずるために設けられている。

【００１３】 図４に示したフォトトランジスタ５０は、図５に示すようなフォトカプラに用 いられる。

【００１４】 図５において、フォトカプラ７０は、発光ダイオード６０およびフォトトラン ジスタ５０により構成されている。フォトカプラ７０は、第１の回路８０と第２ の回路９０とを光学的に結合するために用いられる。

【００１５】 フォトカプラ７０において、発光ダイオード６０とフォトトランジスタ５０と は、長い周期の信号に対して電気的に絶縁されているが、発光ダイオード６０に 急激に変化する電圧が印加されると、浮遊容量Ｃｆを介してフォトトランジスタ ５０のガードリング層１２（図４参照）に変位電流ｉｄが発生する。

【００１６】 この変位電流ｉｄは、次式により表わされる。 ｉｄ＝Ｃ_f ・ｄＶ／ｄｔ ここで、Ｃ_f は、浮遊容量Ｃｆの容量値、Ｖは浮遊容量Ｃｆに印加される電圧、 ｔは時間を表わす。

【００１７】 ガードリング層１２はベース電極１１に接続されているので（図４参照）、こ の変位電流ｉｄがフォトトランジスタ５０のベース電極１１に供給され、それが 増幅されてエミッタ電流として出力される。このように増幅された変位電流によ りフォトトランジスタ５０は誤動作を生じる。

【００１８】 誤動作に関する半導体素子の性能を表わす一指標に同相信号除去特性（以下Ｃ ＭＲ特性と呼ぶ）がある。

【００１９】 図６は、フォトトランジスタのＣＭＲ特性の測定回路を示す図である。ＣＭＲ 特性は、図６に示した測定回路において、接続点ＮＡ，ＮＢ間に電圧上昇率２ｋ Ｖ／μｓの電圧を印加した場合に、抵抗Ｒ_L の両端の電圧Ｖ_npが１００ｍＶにな った時の印加電圧の値（同相除去電圧Ｖ_CM）で表わされる。通常、同相除去電圧 Ｖ_CMが高いほど、半導体素子のＣＭＲ特性は良いと評価される。

【００２０】 上記のように、従来のフォトトランジスタ５０では、変位電流ｉｄが増幅され エミッタ電流として出力されるので、ＣＭＲ特性が悪くなっていた。この問題を 解決するため、図７に示されるようなフォトトランジスタ５５が提供された。

【００２１】 図７に示すフォトトランジスタ５５においては、ガードリング層１２がベース 電極１１には接続されず、配線層１８を介してエミッタ電極９に接続されている 。このフォトトランジスタ５５を用いたフォトカプラでは、エミッタに変位電流 が発生する。この変位電流は、フォトトランジスタ５５によって増幅されないの で、変位電流による誤動作はほとんど生じない。このように、フォトトランジス タ５５では、ＣＭＲ特性が向上されている。

【００２２】

【考案が解決しようとする課題】

しかしながら、図７に示したフォトトランジスタ５５には、以下に述べる問題 があった。

【００２３】 フォトトランジスタ５５の製造工程において、エミッタ電極９およびベース電 極１１の形成前に、シリコン酸化膜２の所定の部分をレジスト膜で覆い、覆われ ない部分のみを選択的に除去し、コンタクトホールを形成する。その後、シリコ ン酸化膜２上にエミッタ電極９およびベース電極１１を形成する。それによって 、エミッタ電極９およびベース電極１１はコンタクトホールを介してそれぞれＮ ⁺ 型エミッタ拡散層５およびＰ⁺ 型ベース拡散層３に接触する。

【００２４】 しかしながら、気泡あるいは異物等の混入により、レジスト膜にピンホールあ るいは表面傷が発生すると、レジスト膜で覆われているにもかかわらず、シリコ ン酸化膜２にピンホールあるいは薄層部分が発生することがある。

【００２５】 ピンホールがガードリング層１２とＰ⁺ 型ベース拡散層３との間のシリコン酸 化膜２に生じた場合には、ガードリング層１２とＰ⁺ 型ベース拡散層３の間に電 流が流れる。ガードリング層１２はＮ⁺ 型エミッタ拡散層５に接続されているの で、ベース・エミッタ間が短絡してしまう。

【００２６】 また、薄層部分がガードリング層１２とＰ⁺ 型ベース拡散層３との間のシリコ ン酸化膜２に生じた場合には、フォトトランジスタ５５の使用中に静電破壊によ ってシリコン酸化膜２が破壊されて、同様の理由によりベース・エミッタ間が短 絡してしまう。

【００２７】 その結果、ベース・エミッタ間の耐圧および電流増幅率ｈ_FEが劣化するという 問題があった。

【００２８】 この考案は、上述の課題を解決するためになされたものであって、ＣＭＲ特性 が良く、かつ信頼性の高いフォトトランジスタを提供することを目的としている 。

【００２９】

【課題を解決するための手段】

この考案に係るフォトトランジスタは、半導体基板と、半導体基板上に形成さ れる第１導電型不純物拡散層と、半導体基板上に第１導電型不純物拡散層と接す るように形成される第２導電型不純物拡散層と、第１導電型不純物拡散層内に第 ２導電型不純物拡散層と所定の間隔を隔てて形成される第２導電型フローティン グ層と、第１導電型不純物拡散層と第２導電型フローティング層との接合部に沿 って設けられるガードリング層とを備えている。ガードリング層は、第２導電型 フローティング層に電気的に接続されている。

【００３０】

【作用】

第１導電型不純物拡散層と第２導電型不純物拡散層との接合部に逆方向電圧が 印加されると、その接合部において空間電荷層が拡大し、第２導電型フローティ ング層に到達する。それにより、第２導電型フローティング層が第２導電型不純 物拡散層と一体化される。ガードリング層は第２導電型フローティング層と第２ 導電型不純物拡散層との間の接合容量を介して一定電位に保持される。その結果 、ガードリング層の働きにより、第１導電型不純物拡散層と第２導電型フローテ ィング層との間の接合部の基板表面における電界強度が低下し、接合電圧が高く なる。したがって、第１導電型不純物拡散層と第２導電型不純物拡散層との間の 耐圧が向上する。

【００３１】 また、ガードリング層が第１導電型不純物拡散層と第２導電型不純物拡散層と の接合部に沿って配設されず、第１導電型不純物拡散層と第２導電型フローティ ング層との接合部に沿って配設されている。そのため、第２導電型拡散層上の絶 縁膜にピンホールが発生しても、第２導電型不純物拡散層とガードリング層との 間で短絡は生じない。

【００３２】 さらに、第２導電型フローティング層と第２導電型不純物拡散層との間には第 １導電型不純物拡散層が介在しており、第１導電型不純物拡散層と第２導電型不 純物拡散層との間の抵抗は無限大となっている。そのため、ガードリング層に変 位電流が発生しても、その変位電流は第２導電型フローティング層のみに与えら れ、第２導電型不純物拡散層には与えられず、増幅されることはない。

【００３３】 したがって、この考案にかかるフォトトランジスタにおいては変位電流による 誤動作が生じず、ＣＭＲ特性が良好となる。

【００３４】

【実施例】

以下、本考案の一実施例を図面を参照して説明する。

【００３５】 図１ないし図３は、本考案の一実施例に従うフォトトランジスタの製造工程を 示す断面図である。

【００３６】 図１において、まずコレクタ領域となるＮ型半導体基板１の両表面にシリコン 酸化膜２が形成される。シリコン酸化膜２の所定の領域を除去した後、Ｎ型半導 体基板１主面に、Ｐ⁺ 型ベース拡散層３が形成される。同時に、Ｐ⁺ 型ベース拡 散層３の周囲に所定の間隔を隔ててＰ⁺ 型フローティング層４が形成される。

【００３７】 Ｐ⁺ 型フローティング層４は、Ｎ型半導体基板１とＰ⁺ 型ベース拡散層３との ＰＮ接合部２０への逆方向電圧印加時に、降伏電圧より低い電圧で空間電荷層が Ｐ⁺ 型フローティング層４に到達できるように、予め位置決めされる。

【００３８】 さらに、Ｐ⁺ 型ベース拡散層３およびＰ⁺ 型フローティング層４上を覆うよう に、再びシリコン酸化膜２が形成される。形成されたシリコン酸化膜２の厚さは 、コレクタ領域表面のシリコン酸化膜２の厚さに比べて薄くなっている。

【００３９】 次に、図２に示すように、シリコン酸化膜２の所定の領域を除去した後Ｐ⁺ 型 ベース拡散層３内の所定の領域にＮ⁺ 型エミッタ拡散層５が形成される。同時に 、Ｐ⁺ 型フローティング層４と所定の間隔を隔てて、Ｎ⁺ 型チャネルストッパ７ が形成される。また、Ｎ型半導体基板１の裏面にＮ⁺ 型拡散層６が形成される。

【００４０】 さらに、Ｎ⁺ 型エミッタ拡散層５およびＮ⁺ 型チャネルストッパ７を覆うよう に、Ｎ型半導体基板１の主面に再びシリコン酸化膜２が形成される。

【００４１】 図３に示すように、フォトエッチングによりＰ⁺ 型ベース拡散層３、Ｎ⁺ 型エ ミッタ拡散層５およびＰ⁺ 型フローティング層４上のシリコン酸化膜２の所定の 箇所にコンタクトホール１０，８および１３が形成される。

【００４２】 Ｎ型半導体基板１の主面にアルミニウム（Ａｌ）が蒸着された後、不要な部分 が除去され、ベース電極１１、エミッタ電極９および環状のガードリング層１２ が形成される。ガードリング層１２は、Ｎ型半導体基板１とＰ⁺ 型フローティン グ層４との接合部３０に沿って、厚いシリコン酸化膜２上に配設される。このガ ードリング層１２は、コンタクトホール１３を通してＰ⁺ 型フローティング層４ に電気的に接続される。

【００４３】 Ｎ型半導体基板１の裏面に、アルミニウム（Ａｌ）が蒸着され、コレクタ電極 １４が形成される。以上の製造工程により、フォトトランジスタ１００が形成さ れる。

【００４４】 本実施例によるフォトトランジスタ１００においては、ＰＮ接合部２０に逆方 向電圧が印加されると、ＰＮ接合部２０において空間電荷層が拡大する。この空 間電荷層はＰ⁺ 型フローティング層４に到達する。

【００４５】 さらに逆方向電圧の増大に伴って、Ｎ型半導体基板１とＰ⁺ 型フローティング 層４との接合部３０において空間電荷層が拡大する。このとき、ガードリング層 １２がＰ⁺ 型フローティング層４とＰ⁺ ベース拡散層４との間の接合容量を介し て一定電位に保持される。ガードリング層１２の働きによって、基板内部のＰＮ 接合部３０の空間電荷層とほぼ等しい幅を有する表面空間電荷層が形成される。 その結果、基板表面付近の電界強度が低下し、降伏電圧が高くなる。したがって 、ベース・コレクタ間の高耐圧が実現される。

【００４６】 しかも、ガードリング層１２が、Ｐ⁺ 型ベース拡散層３の領域上に配設されな いため、製造時のレジスト不良によりピンホールがシリコン酸化膜２に存在して も、ガードリング層１２とＰ⁺ 型ベース拡散層３の間で短絡は生じない。

【００４７】 また、ガードリング層１２がＰ⁺ 型フローティング層４と接続されかつＰ⁺ 型 フローティング層４とＰ⁺ 型ベース拡散層の間の抵抗は無限大となっているので 、ガードリング層１２に発生した変位電流はＰ⁺ 型フローティング層４のみに与 えられ、Ｐ⁺ 型ベース拡散層には与えられない。その変位電流はフォトトランジ スタ１００によって増幅されないため、誤動作は生じない。したがって、このフ ォトトランジスタ１００では変位電流による誤動作が生じず、良好なＣＭＲ特性 が確保される。

【００４８】

【考案の効果】

本考案によれば、ガードリング層が第１導電型不純物拡散層と第２導電型フロ ーティング層との接合部に沿って配設されるので、ガードリング層と第２導電型 不純物拡散層の間の短絡が防止される。この結果、歩留りがよくかつ高耐圧のフ ォトトランジスタを得ることができる。また、ガードリング層を第２導電型フロ ーティング層に電気的に接続することにより、変位電流による誤動作が生じず、 フォトトランジスタのＣＭＲ特性が向上されている。

【図面の簡単な説明】

【図１】本考案の一実施例に従うフォトトランジスタの
第１の製造工程を示す断面図である。

【図２】本考案の一実施例に従うフォトトランジスタの
第２の製造工程を示す断面図である。

【図３】本考案の一実施例に従うＮＰＮ型フォトトラン
ジスタの構造を示す断面図である。

【図４】従来のＮＰＮ型フォトトランジスタの構造の一
例を示す断面図である。

【図５】従来のフォトトランジスタを受光素子に用いた
フォトカプラを表わす等価回路である。

【図６】従来のフォトトランジスタを受光素子に用いた
フォトカプラにおけるＣＭＲ特性の測定回路である。

【図７】従来のＮＰＮ型フォトトランジスタの構造の他
の例を示す断面図である。

【符号の説明】

１ Ｎ型半導体基板 ２ シリコン酸化膜 ３ Ｐ⁺ 型ベース拡散層 ４ Ｐ⁺ 型フローティング層 ５ Ｎ⁺ 型エミッタ拡散層 ６ Ｎ⁺ 型拡散層 ７ Ｎ⁺ 型チャネルストッパ ９ エミッタ電極 １１ ベース電極 １２ ガードリング層 １４ コレクタ電極 ２０ ＰＮ接合部 ３０ ＰＮ接合部 １００ フォトトランジスタ なお、各図中、同一符号は同一または相当部分を示す。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 半導体基板と、 前記半導体基板上に形成される第１導電型不純物拡散層
   と、 前記半導体基板上に、前記第１導電型不純物拡散層と接
   するように形成される第２導電型不純物拡散層と、 前記第１導電型不純物拡散層内に前記第２導電型不純物
   拡散層と所定の間隔を隔てて形成される第２導電型フロ
   ーティング層と、 前記第１導電型不純物拡散層と前記第２導電型フローテ
   ィング層との接合部に沿って設けられるガードリング層
   とを備え、 前記ガードリング層は前記第２導電型フローティング層
   に電気的に接続される、フォトトランジスタ。