JP6205883B2 - 光電変換装置及び画像生成装置 - Google Patents

光電変換装置及び画像生成装置 Download PDF

Info

Publication number
JP6205883B2
JP6205883B2 JP2013126640A JP2013126640A JP6205883B2 JP 6205883 B2 JP6205883 B2 JP 6205883B2 JP 2013126640 A JP2013126640 A JP 2013126640A JP 2013126640 A JP2013126640 A JP 2013126640A JP 6205883 B2 JP6205883 B2 JP 6205883B2
Authority
JP
Japan
Prior art keywords
photoelectric conversion
switch element
current
output line
conversion device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013126640A
Other languages
English (en)
Other versions
JP2015002464A (ja
Inventor
克彦 愛須
克彦 愛須
宝昭 根来
宝昭 根来
和洋 米田
和洋 米田
勝之 桜野
勝之 桜野
渡辺 博文
博文 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2013126640A priority Critical patent/JP6205883B2/ja
Priority to US14/305,821 priority patent/US9478568B2/en
Priority to EP20140172812 priority patent/EP2816602A3/en
Publication of JP2015002464A publication Critical patent/JP2015002464A/ja
Application granted granted Critical
Publication of JP6205883B2 publication Critical patent/JP6205883B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Facsimile Heads (AREA)

Description

本発明は、入射光を電気信号に変換する光電変換装置に関し、また、当該光電変換装置を備えた画像生成装置に関する。
フォトダイオードを用いた光電変換装置(CMOSイメージセンサなど)では、入射光から発生した電荷をフォトダイオードの接合容量などに蓄積し、当該電荷を電気信号として取り出す。しかしながら、フォトダイオードに強い光があたった場合は、発生した電荷が接合容量に蓄積できる電荷量を超えてしまうので、検出できる入射光のダイナミックレンジが制限されていた。ダイナミックレンジを拡大するために、例えば、光を照射する時間又は光により生じる電荷を蓄積する時間を変化させて複数の画像を撮影し、これらの画像を合成することで、弱い光から強い光まで飽和しない画像を取得する技術が知られている。
また、入射光を電気信号に変換する光電変換装置の動作を高速化するために、例えば特許文献1〜3の発明がある。例えば、特許文献1の発明によれば、増幅素子としてフォトトランジスタを用い、各フォトトランジスタに読み出しスイッチと再充電スイッチを付ける。再充電スイッチは、読み出し終了後、1クロック時間又はそれ以上の時間導通させる(リセット動作)。読み出しスイッチの一方の電極はフォトトランジスタの電極に接続され、他方の電極は共通に接続され、画像信号の出力端子とする。特許文献1の発明によれば、残像が減少することにより、光電変換装置の高速動作が可能になる。
従来の光電変換装置のダイナミックレンジを拡大する場合、光の照射時間又は光によって発生する電荷の蓄積時間を変化させて複数の画像を撮影して合成するので、制御が複雑になり、余分なハードウェア又はソフトウェアが必要になる。また、従来の光電変換装置では、複数の画像を撮影する必要があるので、1回の撮影のみを行う場合よりも時間がかかる。このため、従来の光電変換装置は、高速に動く被写体の撮影には不利である。従って、光電変換装置のダイナミックレンジを拡大するための新しい方法が必要とされる。
また、従来の光電変換装置の動作を高速化する場合、読み出しスイッチをオフからオンに変化させた後、フォトトランジスタの出力電流が所定値に達して安定するまでにある程度の時間がかかる。この時間のために、光電変換装置の動作速度は制限される。従って、光電変換装置の動作を高速化するための新しい方法が必要とされる。
本発明の目的は、光電変換装置の外部における複雑な制御又は処理を必要とせず、広いダイナミックレンジの画像を高速に生成することができる光電変換装置を提供することにある。
本発明の態様に係る光電変換装置によれば、
少なくとも1つの光電変換セルと、第1の出力線と、第2の出力線とを備えた光電変換装置であって、
上記各光電変換セルは、
入射光の強度に対応する出力電流を発生するフォトトランジスタを含む光電変換素子と、
第1の制御信号に応答して上記光電変換素子の出力電流を上記第1の出力線に送る第1のスイッチ素子と、
第2の制御信号に応答して上記光電変換素子の出力電流を上記第2の出力線に送る第2のスイッチ素子とを備え、
上記第1のスイッチ素子が少なくとも予め決られた時間にわたって閉じられた後で開かれた直後、上記第2のスイッチ素子は閉じられ、
上記第2のスイッチ素子が開かれた後、上記第1のスイッチ素子は閉じられることを特徴とする。
本発明の光電変換装置によれば、光電変換装置の外部における複雑な制御又は処理を必要とせず、広いダイナミックレンジの画像を高速に生成することができる。
本発明の実施形態に係る光電変換装置の構成を示すブロック図である。 図1の画素セル11−1−1の詳細構成を示す回路図である。 図1の電流シンク21−1の詳細構成を示す回路図である。 本発明の実施形態の第1の変形例に係る電流シンク21A−1の詳細構成を示す回路図である。 本発明の実施形態の第2の変形例に係る光電変換装置の構成を示すブロック図である。 本発明の実施形態の第3の変形例に係る光電変換装置の構成を示すブロック図である。 図6の電流シンク21C−1の詳細構成を示す回路図である。 図1のIV変換器31−1の詳細構成を示す回路図である。 本発明の実施形態の第4の変形例に係るIV変換器31A−1の詳細構成を示すブロック図である。 本発明の実施形態の第5の変形例に係るIV変換器31B−1の詳細構成を示すブロック図である。 本発明の実施形態の第6の変形例に係るIV変換器31C−1の詳細構成を示すブロック図である。 本発明の実施形態の第7の変形例に係るIV変換器31D−1の詳細構成を示すブロック図である。 本発明の実施形態の第8の変形例に係るIV変換器31E−1の詳細構成を示すブロック図である。 図1の光電変換装置の例示的な動作を示すタイミングチャートである。
以下、図面を参照して本発明の実施形態に係る光電変換装置について説明する。
図1は、本発明の実施形態に係る光電変換装置の構成を示すブロック図である。図1の光電変換装置は、2次元アレー状に配置された複数の画素セル11−1−1〜11−M−N、複数の行制御線12−1〜12−M,13−1〜13−M、及び複数の列出力線14−1〜14−N,15−1〜15−Nを備える。さらに、光電変換装置は、行セレクタ10、電流シンク回路21、IV変換回路31、AD変換回路41、及び制御回路51を備える。
画素セル11−1−1〜11−M−Nのそれぞれは、入射光の強度に対応する大きさの出力電流を発生するフォトトランジスタなどの光電変換素子を含む。行制御線12−m及び行制御線13−m(1≦m≦M)には、N個の画素セル11−m−1〜11−m−Nがそれぞれ接続される。さらに、列出力線14−n及び列出力線15−n(1≦n≦N)には、M個の画素セル11−1−n〜11−M−nがそれぞれ接続される。行セレクタ10は、画素セル11−1−1〜11−M−Nの制御装置として動作し、行制御線12−m及び行制御線13−m(1≦m≦M)を介して画素セル11−m−1〜11−m−Nに制御信号を送る。行セレクタ10は、各列のM個の画素セル11−1−n〜11−M−n(1≦n≦N)を逐次に選択する。各列の選択された1つの画素セルは、その出力電流を列出力線15−nを介してIV変換器31−nに送る。各列の残りの画素セルは、その出力電流を列出力線14−nを介して電流シンク21−nに送るか、又は、IV変換器31−n及び電流シンク21−nのいずれにも送らない。
電流シンク回路21は、列出力線14−1〜14−Nにそれぞれ接続された電流シンク21−1〜21−Nを含む。各列出力線14−1〜14−N上の電流はすべて、対応する電流シンク21−1〜21−Nに流れ込む。
IV変換回路31は、列出力線15−1〜15−Nにそれぞれ接続されたIV変換器31−1〜31−Nを含む。IV変換器31−1〜31−Nは、画素セルの出力電流を出力電圧に変換する電流電圧変換手段として動作する。
AD変換回路41は、IV変換器31−1〜31−Nの出力電圧がそれぞれ入力されるAD変換器41−1〜41−Nを含む。AD変換回路41は、IV変換器31−1〜31−Nの出力電圧に対してアナログ/ディジタル変換などの処理を実行して、出力画像信号を生成する。
制御回路51は、行セレクタ10及びAD変換回路41を制御し、それらの動作を同期させる。
図2は、図1の画素セル11−1−1の詳細構成を示す回路図である。画素セル11−1−1は、フォトトランジスタ61及びスイッチ素子62,63を備える。フォトトランジスタ61のコレクタは電圧源VCCに接続され、フォトトランジスタ61のエミッタは、第1のスイッチ素子62を介して列出力線14−1に接続され、第2のスイッチ素子63を介して列出力線15−1に接続される。行セレクタ10から行制御線12−1を介して送られた制御信号に応答してスイッチ素子62が閉じたとき、フォトトランジスタ61の出力電流は、列出力線14−1を介して電流シンク21−1に送られる。行セレクタ10から行制御線13−1を介して送られた制御信号に応答してスイッチ素子63が閉じたとき、フォトトランジスタ61の出力電流は、列出力線15−1を介してIV変換器31−1に送られる。
従来技術によれば、CMOSイメージセンサの画素セルは、通常、入射光によってフォトダイオードに蓄積された電荷による電圧を、MOSトランジスタのソースフォロアを介して出力する。また、CCDイメージセンサの画素セルは、通常、入射光によってフォトダイオードに蓄積された電荷を転送して出力する。これらのイメージセンサは、いずれも、フォトダイオードに電荷を蓄積し、蓄積された電荷から出力信号を生成しているが、フォトダイオードに蓄積できる電荷量に制限があるので、そのダイナミックレンジはおよそ4桁程度に制限される。一方、フォトトランジスタはフォトダイオードよりも広いダイナミックレンジを有し、6桁程度のダイナミックレンジを有する入射光に対してリニアに変化する出力電流を生成することができる。従って、図2の画素セル11−1−1は、フォトトランジスタ41を備えたことにより、広いダイナミックレンジを有する出力電流を生成する。
フォトトランジスタにいったん電荷を蓄積し、蓄積された電荷から出力電流を生成する場合、すなわち、図2のスイッチ素子62が設けられていない場合を考える。スイッチ素子63を開いたとき、フォトトランジスタ61の出力電流が列出力線15−1に送られることなく、入射光から発生した電荷はフォトトランジスタ61のベースに蓄積される。従って、このとき、フォトトランジスタ61のベース電位及びエミッタ電位は、スイッチ素子63を閉じたときと比べて異なる値になっている。その後、スイッチ素子63を閉じると、列出力線15−1を流れる電流は、一時的に増大した過渡状態を経て、次第に安定状態へ向かう。列出力線15−1を流れる電流が安定するまでの時間の長さは、フォトトランジスタ61のベースの寄生容量及びエミッタの寄生容量の充放電時間に依存する。この時間の長さは、フォトトランジスタ61のベース電位及びエミッタ電位が、スイッチ素子63を開いたときと、スイッチ素子63を閉じた後で列出力線15−1を流れる電流が安定しているときとにおいて異なっているほど、増大する。
一方、図2の画素セル11−1−1は、2つのスイッチ素子62,63を備えたことにより、以下のように動作する。行セレクタ10によって画素セル11−1−1が選択されたとき、スイッチ素子62が開き、かつ、スイッチ素子63が閉じ、フォトトランジスタ61の出力電流は、列出力線15−1を介してIV変換器31−1に送られる。スイッチ素子63を閉じる前に、少なくとも予め決られた整定時間にわたってスイッチ素子62を閉じ、スイッチ素子62を開いた直後(例えば、数ナノ秒〜0.1マイクロ秒の後)に、スイッチ素子63を閉じる。スイッチ素子62を閉じる整定時間は、フォトトランジスタ61のベースに蓄積された電荷が列出力線14−1を介して電流シンク21−1に送られるのに十分な長さに設定される。画素セル11−1−1が選択されていないとき、スイッチ素子62が閉じ、かつ、スイッチ素子63が開き、フォトトランジスタ61の出力電流は、列出力線14−1を介して電流シンク21−1に送られる。スイッチ素子63を開いた後で、0以上の時間(ただし、次にスイッチ素子63を閉じる前にスイッチ素子62を閉じる整定時間を確保するのに十分な時間)が経過したとき、スイッチ素子62を閉じる。
フォトトランジスタ61のベース電位及びエミッタ電位は、列出力線14−1,15−1の電位が同じになるように設定した場合には、画素セル11−1−1が選択される前後で変化しない。
スイッチ素子63を閉じる直前までスイッチ素子62を開いていると、入射光から発生した電荷がフォトトランジスタ61のベースに蓄積される。従って、フォトトランジスタ61のベース電位及びエミッタ電位は、画素セル11−1−1を選択してスイッチ素子63を閉じたときとは異なる値になる。この場合、スイッチ素子63を閉じた後、列出力線15−1を流れる電流が安定するまでに長い時間がかかる。しかしながら、図2の画素セル11−1−1では、スイッチ素子62を閉じる整定時間を設けることにより、その動作を高速化することができる。
他の画素セルも、図2の画素セル11−1−1と同様に構成される。
図1の光電変換装置によれば、画像生成装置のための光電変換装置であって、光電変換装置の外部における複雑な制御又は処理を必要とせず、広いダイナミックレンジの画像を高速に生成することができる光電変換装置を提供することができる。
図1の光電変換装置によれば、フォトトランジスタ61のように増幅機能を有する光電変換素子を使用しているので、入射光が弱い場合であってもある程度大きな出力電流を生成し、後段の回路におけるノイズ要件を緩和できるという効果が期待できる。フォトトランジスタ61の増幅機能は、光電変換装置の高感度化にも寄与する。
次に、図3〜図7を参照して、図1の電流シンク回路21の詳細構成について説明する。
図3は、図1の電流シンク21−1の詳細構成を示す回路図である。電流シンク21−1は、電圧源E1、抵抗R1、及びオペアンプ71を備え、電流制限機能を有する。電圧源E1は、予め決められた低いバイアス電圧値(例えば、1V又は接地電圧)を有し、これにより、選択されていない各画素セルの出力電流の和が列出力線14−1を介して電流シンク21−1に向かって流れ込む。列出力線14−1を流れる電流は、光電変換装置から出力される画像信号に寄与することのない無駄な電流である。このため、光電変換装置の消費電力量を削減するために、この電流の大きさを制限することが望ましい。オペアンプ71は、抵抗R1を用いて、列出力線14−1を流れる電流の大きさをモニタし、その結果を行セレクタ10に送る。行セレクタ10は、列出力線14−1を流れる電流の大きさが予め決められたしきい値を超えたとき、各画素セル11−1−1〜11−M−Nのスイッチ素子62を開くように制御信号を生成する。図1の他の電流シンク21−2〜21−Nもまた、図3の電流シンク21−1と同様に構成される。行セレクタ10は、列出力線14−1〜14−Nを流れる電流の大きさがしきい値を超えたと電流シンク21−1〜21−Nのいずれかが判断したとき、すべての画素セル11−1−1〜11−M−Nのスイッチ素子62を開くように制御信号を生成する。
図4は、本発明の実施形態の第1の変形例に係る電流シンク21A−1の詳細構成を示す回路図である。電流シンク21A−1は、電圧源E1、抵抗R2、及びオペアンプ72を備え、電流制限機能を有する。図4の電流シンク21A−1を用いるとき、列出力線14−1の電位は、列出力線14−1を流れる電流の大きさによる影響を受けない。その他の点では、図4の電流シンク21A−1は図3の電流シンク21−1と同様に動作する。
図5は、本発明の実施形態の第2の変形例に係る光電変換装置の構成を示すブロック図である。図5の光電変換装置は、図1の電流シンク回路21に代えて電流シンク回路21Bを備える。電流シンク回路21Bは、例えば図3の電圧源E1のみをそれぞれ備える電流シンク21B−1〜21B−Nを含む。図5の光電変換装置は、ダミー画素アレー81及び電流モニタ回路82をさらに備える。ダミー画素アレー81は、入射光の強度に対応する大きさの出力電流を発生する少なくとも1つのダミー画素セル81−1〜81−Mを含む。ダミー画素セル81−1〜81−Mによって大きな出力電流が発生されるとき、列出力線14−1〜14−Nにも大きな電流が流れていると考えられる。従って、このとき、図3及び図4の場合と同様に、列出力線14−1〜14−Nを流れる電流の大きさを制限することが望ましい。電流モニタ回路82は、各ダミー画素セル81−1〜81−Mによって発生された出力電流の大きさをモニタし、その結果を行セレクタ10に送る。行セレクタ10は、入射光の強度が予め決められたしきい値を超えたとき、各画素セル11−1−1〜11−M−Nのスイッチ素子62を開くように制御信号を生成する。
図6は、本発明の実施形態の第3の変形例に係る光電変換装置の構成を示すブロック図である。図7は、図6の電流シンク21C−1の詳細構成を示す回路図である。図6の光電変換装置は、図1の電流シンク回路21に代えて電流シンク回路21Cを備える。図7の電流シンク21C−1は、電圧源E1及びオペアンプ73を備え、流れ込む電流の大きさを予め決められたしきい値(例えば10マイクロA)以下に制限する機能を有する。しきい値を超える電流が列出力線14−1に流れようとするとき、列出力線14−1の電位が上昇するので、結果として、そのような電流が流れることはない。図6の他の電流シンク21C−2〜21C−Nもまた、図7の電流シンク21C−1と同様に構成される。
図3及び図4の例によれば、列出力線14−1〜14−Nを流れる電流の大きさがしきい値を超えたと電流シンク21−1〜21−Nのいずれかが判断したとき、すべての画素セル11−1−1〜11−M−Nのスイッチ素子62が開かれた。図5の例によれば、画素セル11−1−1〜11−M−Nの行ごとにダミー画素セル81−1〜81−Mを設けてもよい。この場合、ダミー画素セル81−1〜81−Mのいずれかにおいて入射光の強度がしきい値を超えたとき、そのダミー画素セルに対応する行の画素セルのスイッチ素子62のみを開くことができる。図6の例によれば、列出力線14−1〜14−Nを流れる電流の大きさがしきい値を超えたと電流シンク21C−1〜21C−Nのいずれかが判断したとき、その電流シンクと同じ列出力線に接続された画素セルのスイッチ素子62のみを開くことができる。
図3〜図5の例によれば、行セレクタ10は、列出力線14−1〜14−Nを流れる電流の大きさを制限するために、各画素セル11−1−1〜11−M−Nのスイッチ素子62を開くように制御信号を生成した。それに代わって、行セレクタ10は、列出力線14−1〜14−Nを流れる電流の大きさに応じて、又は、入射光の強度に応じて、各画素セル11−1−1〜11−M−Nのスイッチ素子62を閉じる整定時間の長さを増減してもよい。
図3〜図7の電流制限機能により各画素セル11−1−1〜11−M−Nのスイッチ素子62を開くと、各画素セル11−1−1〜11−M−Nのスイッチ素子62を閉じる整定時間の長さが不十分になる可能性がある。整定時間の長さが不十分であれば、入射光から発生した電荷がフォトトランジスタ61のベースに蓄積される。しかしながら、入射光の強度が高いときには、フォトトランジスタ61の出力電流は大きく、スイッチ素子63を閉じた後に列出力線15−1を流れる電流が安定するまでの時間は、入射光の強度が低いときよりも短くなる。従って、電流制限機能を用いても、光電変換装置の動作速度の低下は限定的である。光電変換装置の動作の高速化と、その消費電力量の削減とのどちらを優先するのかに応じて、図3〜図7の電流制限機能に係るしきい値を設定することができる。
次に、図8〜図13を参照して、図1のIV変換回路31の詳細構成について説明する。
図8は、図1のIV変換器31−1の詳細構成を示す回路図である。図8のIV変換器31−1は、電圧源E11、抵抗R11、及びオペアンプ91を備える。電圧源E11は、列出力線15−1に対応する列出力線14−1に接続された電流シンク21−1の電圧源E1(図3)のバイアス電圧値と同じ電圧値(例えば、1V又は接地電圧)を有する。IV変換器31−1は負帰還回路であり、列出力線15−1の電位は一定になるように制御される。電流シンク21−1の電圧源E1及びIV変換器31−1の電圧源E11が同じ電圧値を有するとき、各画素セル11−1−1〜11−M−1のフォトトランジスタ61のベース電位及びエミッタ電位は、当該画素セルが選択される前後で変化しない。
図9は、本発明の実施形態の第4の変形例に係るIV変換器31A−1の詳細構成を示すブロック図である。図9のIV変換器31A−1は、電圧源E11、キャパシタC11、及びオペアンプ92を備える。IV変換器31A−1は、積分回路として動作する。
図10は、本発明の実施形態の第5の変形例に係るIV変換器31B−1の詳細構成を示すブロック図である。図11は、本発明の実施形態の第6の変形例に係るIV変換器31C−1の詳細構成を示すブロック図である。図12は、本発明の実施形態の第7の変形例に係るIV変換器31D−1の詳細構成を示すブロック図である。図13は、本発明の実施形態の第8の変形例に係るIV変換器31E−1の詳細構成を示すブロック図である。図10のIV変換器31B−1は、ダイオード93を備える。図11のIV変換器31C−1は、オペアンプ94及びダイオード95を備える。図12のIV変換器31D−1は、MOSトランジスタ96を備える。図13のIV変換器31E−1は、オペアンプ97及びMOSトランジスタ98を備える。IV変換器は、図10〜図13のように非線形素子を備え、その特性で決まる変換特性を有してもよい。
上記で示した例のみならず、他のIV変換器を用いて画素セルの出力電流を出力電圧に変換してもよい。
図1の他のIV変換器31−2〜31−Nも、図8〜図13のIV変換器31−1,31A−1〜31E−1と同様に構成される。
各AD変換器41−n(1≦n≦N)は、対応するM個の画セル11−1−n〜11−M−nのうちの1つが選択されているとき、IV変換器31−nの出力電圧を複数回にわたってサンプリングしてもよい。例えば、AD変換器41−nは、画セルのスイッチ素子63を閉じる前後においてサンプリングし、画セルのスイッチ素子63を開く前後においてサンプリングする。2つのサンプリング結果の差をとることにより、IV変換器31−n及びAD変換器41−nの誤差及びノイズを相殺することができる。
図14は、図1の光電変換装置の例示的な動作を示すタイミングチャートである。図14は、ある列出力線15−n(1≦n≦N)に接続されたM個の画素セル11−1−n〜11−M−nが逐次に選択されるとき、その第m行の画素セル11−m−nの動作を示す。行数Mは、例えば1080である。スイッチ素子62,63が例えばnMOSFETである場合、行制御線12−m,13−mの制御信号がローレベルであるとき、スイッチ素子62,63は開き、ハイレベルであるとき、スイッチ素子62,63は閉じる。スイッチ素子62,63がpMOSFETである場合、制御信号のレベルとスイッチ素子62,63の開閉との関係は逆になる。画素セル11−m−nに割り当てられた時間区間(例えば20マイクロ秒)において、その初期状態では、スイッチ素子62は閉じ、スイッチ素子63は開いている。第1のサンプリングを開始するとき、スイッチ素子62を開き、その直後、スイッチ素子63を閉じる。スイッチ素子63を閉じる前後の一定時間にわたって、AD変換器41−nは、IV変換器31−nの出力電圧に対してAD変換を行う。その後、第2のサンプリングを開始するとき、スイッチ素子63を開く。スイッチ素子63を開く前後の一定時間にわたって、AD変換器41−nは、IV変換器31−nの出力電圧に対してAD変換を行う。スイッチ素子63を開いた後、いつスイッチ素子62を閉じるのかについては、スイッチ素子63を再び閉じる前であれば、任意に設定可能である。
以上に説明した本発明の実施形態に係る光電変換装置によれば、入射光の強度に対応する大きさの出力電流を発生するフォトトランジスタを含む光電変換素子を用いて、広いダイナミックレンジの画像を高速に生成することができる。
入射光から発生した電荷をフォトトランジスタに蓄積せず、入射光の強度に対応する大きさの出力電流を常に発生するようにフォトトランジスタを用いる場合、フォトトランジスタの出力電流は、広いダイナミックレンジの入射光に対してリニアな特性を有する。一方、入射光から発生した電荷をフォトダイオード又はフォトトランジスタに蓄積する場合には、蓄積できる電荷に上限があるので、入射光に対してリニアな特性を得られる範囲が狭くなる。この理由で、画素セルのスイッチ素子を閉じる前後においてフォトトランジスタのベース電位及びエミッタ電位に電位差がある場合には、画素セルのスイッチ素子を閉じた後で安定状態になるまでに時間がかかる。特に、ベース電位が安定状態になるためには、入射光から発生した電荷でベースの寄生容量を充電するか、出力電流を1/hFE倍したベース電流でベースの寄生容量を放電する必要がある。従って、特に入射光の強度が低いときに、ベース電位が安定するまでに長い時間がかかる。
図2の画素セルでは、2つのスイッチ素子62,63を備えたことにより、スイッチ素子63が開いているときであっても、フォトトランジスタ61のベース電位及びエミッタ電位を、スイッチ素子63が閉じているときと同じ状態にすることができる。従って、スイッチ素子63が閉じたとき、フォトトランジスタ61のベース電位及びエミッタ電位は変化せず、安定状態になるまでの時間を短縮することができる。
特許文献1の発明は、1つのフォトトランジスタに2つのスイッチ素子(再充電スイッチ及び読み出しスイッチ)を接続しているが、入射光から発生した電荷をフォトトランジスタのベース・コレクタ間の容量に蓄積し、増幅して放出するものである。特許文献1の発明では、読み出しスイッチ素子を閉じる前に、再充電スイッチ及び読み出しスイッチの両方をひらして電荷を蓄積する時間を設けなければならない。従って、読み出しスイッチ素子を閉じた後、フォトトランジスタの出力電流が安定するまでに時間を要し、動作スピードが制限されるという問題は解消できていない。一方、図1等の光電変換装置では、スイッチ素子63が閉じる直前まで、スイッチ素子62を閉じ、フォトトランジスタのベースに電荷を蓄積させない動作が前提になっている。
変形例.
本発明の実施形態は、以上に説明した実施形態に限定されない。
列出力線ごとに1つずつの電流シンクを配置してもよく、また、2つ以上の列出力線で1つの電流シンクを共用してもよい。
列出力線ごとに1つずつのIV変換器を配置してもよく、また、2つ以上の列出力線で1つのIV変換器を共用してもよい。後者の場合、列出力線を選択する機能をIV変換器に追加する必要がある。
IV変換器ごとに1つずつのAD変換器を配置してもよく、また、2つ以上のIV変換器の出力電圧に対して1つのAD変換器を配置し、AD変換器を時分割で共用してもよい。
以上説明した実施形態及び変形例に係る光電変換装置を用いて、センサ、撮像装置、事務機器、科学機器などの画像生成装置を提供してもよい。
本発明の態様に係る光電変換装置及び画像生成装置は、以下の構成を備えたことを特徴とする。
本発明の第1の態様に係る光電変換装置によれば、
少なくとも1つの光電変換セルと、第1の出力線と、第2の出力線とを備えた光電変換装置であって、
上記各光電変換セルは、
入射光の強度に対応する出力電流を発生するフォトトランジスタを含む光電変換素子と、
第1の制御信号に応答して上記光電変換素子の出力電流を上記第1の出力線に送る第1のスイッチ素子と、
第2の制御信号に応答して上記光電変換素子の出力電流を上記第2の出力線に送る第2のスイッチ素子とを備え、
上記第1のスイッチ素子が少なくとも予め決られた時間にわたって閉じられた後で開かれた直後、上記第2のスイッチ素子は閉じられ、
上記第2のスイッチ素子が開かれた後、上記第1のスイッチ素子は閉じられることを特徴とする。
本発明の第2の態様に係る光電変換装置によれば、第1の態様に係る光電変換装置において、
上記第1の出力線を介して上記光電変換素子の出力電流が入力される電流シンク回路をさらに備えたことを特徴とする。
本発明の第3の態様に係る光電変換装置によれば、第2の態様に係る光電変換装置において、
上記光電変換装置は、上記第1及び第2の制御信号を生成する制御装置をさらに備え、
上記電流シンク回路は、上記第1の出力線に流れる上記光電変換素子の出力電流の大きさをモニタし、
上記光電変換素子の出力電流の大きさが予め決められたしきい値を超えるとき、上記制御装置は、上記第1のスイッチ素子を開くように上記第1の制御信号を生成することを特徴とする。
本発明の第4の態様に係る光電変換装置によれば、第2の態様に係る光電変換装置において、
上記電流シンク回路は、上記第1の出力線を介して入力される上記光電変換素子の出力電流の大きさを予め決められたしきい値以下に制限することを特徴とする。
本発明の第5の態様に係る光電変換装置によれば、第2の態様に係る光電変換装置において、
上記光電変換装置は、
上記第1及び第2の制御信号を生成する制御装置と、
上記入射光の強度を検出する少なくとも1つのセンサとをさらに備え、
上記入射光の強度が予め決められたしきい値を超えるとき、上記制御装置は、上記第1のスイッチ素子を開くように上記第1の制御信号を生成することを特徴とする。
本発明の第6の態様に係る光電変換装置によれば、第1〜第5のいずれか1つの態様に係る光電変換装置において、
上記第2の出力線を介して入力される上記光電変換素子の出力電流を出力電圧に変換する電流電圧変換回路をさらに備えたことを特徴とする。
本発明の第7の態様に係る光電変換装置によれば、第1〜第6のいずれか1つの態様に係る光電変換装置において、
アレー状に配置された複数の光電変換セルを備えたことを特徴とする。
本発明の第8の態様に係る画像生成装置によれば、
第1〜第7のいずれか1つの態様に係る光電変換装置を備えたことを特徴とする。
本発明の光電変換装置によれば、光電変換装置の外部における複雑な制御又は処理を必要とせず、広いダイナミックレンジの画像を高速に生成することができる。
本発明の光電変換装置によれば、電流シンク回路が電流制限機能を有することにより、光電変換装置の消費電力量を削減することができる。
10,10C…行セレクタ、
11−1−1〜11−M−N…画素セル、
12−1〜12−M,13−1〜13−M…行制御線、
14−1〜14−N,15−1〜15−N…列出力線、
21,21B,21C…電流シンク回路、
21−1〜21−N,21A−1,21B−1〜21B−N,21C−1〜21C−N…電流シンク、
31…IV変換回路、
31−1〜31−N,31A−1〜31E−1…IV変換器、
41…AD変換回路、
41−1〜41−N…AD変換器、
51…制御回路、
61…フォトトランジスタ、
62,63…スイッチ素子、
81…ダミー画素アレー、
81−1〜81−M…ダミー画素セル、
82…電流モニタ回路、
93,95…ダイオード、
71,72,73,91,92,94,97…オペアンプ、
96,98…MOSトランジスタ、
C11…キャパシタ、
E1,E11…電圧源、
R1,R2,R11…抵抗。
特開平2−155363号公報 特開平5−236196号公報 特開2012−028975号公報

Claims (8)

  1. 少なくとも1つの光電変換セルと、第1の出力線と、第2の出力線とを備えた光電変換装置であって、
    上記各光電変換セルは、
    入射光の強度に対応する出力電流を発生するフォトトランジスタを含む光電変換素子と、
    第1の制御信号に応答して上記光電変換素子の出力電流を上記第1の出力線に送る第1のスイッチ素子と、
    第2の制御信号に応答して上記光電変換素子の出力電流を上記第2の出力線に送る第2のスイッチ素子とを備え、
    上記第1のスイッチ素子が少なくとも予め決られた時間にわたって閉じられた後で開かれた直後、上記第2のスイッチ素子は閉じられ、
    上記第2のスイッチ素子が開かれた後、上記第1のスイッチ素子は閉じられ
    上記光電変換装置は、上記第1の出力線を介して上記光電変換素子の出力電流が入力される電流シンク回路をさらに備えたことを特徴とする光電変換装置。
  2. 少なくとも1つの光電変換セルと、第1の出力線と、第2の出力線とを備えた光電変換装置であって、
    上記各光電変換セルは、
    入射光の強度に対応する出力電流を発生するフォトトランジスタを含む光電変換素子と、
    第1の制御信号に応答して上記光電変換素子の出力電流を上記第1の出力線に送る第1のスイッチ素子と、
    第2の制御信号に応答して上記光電変換素子の出力電流を上記第2の出力線に送る第2のスイッチ素子とを備え、
    上記第1のスイッチ素子が少なくとも予め決られた時間にわたって閉じられた後で開かれた直後、上記第2のスイッチ素子は閉じられ、
    上記第2のスイッチ素子が開かれた後、上記第1のスイッチ素子は閉じられ、
    上記光電変換装置は、
    上記第1及び第2の制御信号を生成する制御装置と、
    上記入射光の強度に応じた大きさの出力電流を発生するダミー光電変換セルとをさらに備え、
    上記制御装置は、上記ダミー光電変換セルの出力電流が予め決められたしきい値を超えるとき、上記第1のスイッチ素子を開くように上記第1の制御信号を生成することを特徴とする光電変換装置。
  3. 上記光電変換装置は、上記第1及び第2の制御信号を生成する制御装置をさらに備え、
    上記電流シンク回路は、上記第1の出力線に流れる上記光電変換素子の出力電流の大きさをモニタし、
    上記光電変換素子の出力電流の大きさが予め決められたしきい値を超えるとき、上記制御装置は、上記第1のスイッチ素子を開くように上記第1の制御信号を生成することを特徴とする請求項記載の光電変換装置。
  4. 上記電流シンク回路は、上記第1の出力線を介して入力される上記光電変換素子の出力電流の大きさを予め決められたしきい値以下に制限することを特徴とする請求項記載の光電変換装置。
  5. 上記光電変換装置は、
    上記第1及び第2の制御信号を生成する制御装置と、
    上記入射光の強度を検出する少なくとも1つのセンサとをさらに備え、
    上記入射光の強度が予め決められたしきい値を超えるとき、上記制御装置は、上記第1のスイッチ素子を開くように上記第1の制御信号を生成することを特徴とする請求項記載の光電変換装置。
  6. 上記第2の出力線を介して入力される上記光電変換素子の出力電流を出力電圧に変換する電流電圧変換回路をさらに備えたことを特徴とする請求項1〜5のうちのいずれか1つに記載の光電変換装置。
  7. アレー状に配置された複数の光電変換セルを備えたことを特徴とする請求項1〜6のうちのいずれか1つに記載の光電変換装置。
  8. 請求項1〜7のうちのいずれか1つに記載の光電変換装置を備えたことを特徴とする画像生成装置。
JP2013126640A 2013-06-17 2013-06-17 光電変換装置及び画像生成装置 Expired - Fee Related JP6205883B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013126640A JP6205883B2 (ja) 2013-06-17 2013-06-17 光電変換装置及び画像生成装置
US14/305,821 US9478568B2 (en) 2013-06-17 2014-06-16 Photoelectric conversion device having two switch elements
EP20140172812 EP2816602A3 (en) 2013-06-17 2014-06-17 A photoelectric conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013126640A JP6205883B2 (ja) 2013-06-17 2013-06-17 光電変換装置及び画像生成装置

Publications (2)

Publication Number Publication Date
JP2015002464A JP2015002464A (ja) 2015-01-05
JP6205883B2 true JP6205883B2 (ja) 2017-10-04

Family

ID=50942214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013126640A Expired - Fee Related JP6205883B2 (ja) 2013-06-17 2013-06-17 光電変換装置及び画像生成装置

Country Status (3)

Country Link
US (1) US9478568B2 (ja)
EP (1) EP2816602A3 (ja)
JP (1) JP6205883B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5924924B2 (ja) * 2011-12-15 2016-05-25 キヤノン株式会社 電子回路
JP6281297B2 (ja) 2014-01-27 2018-02-21 株式会社リコー フォトトランジスタ、及び半導体装置
JP6354221B2 (ja) 2014-03-12 2018-07-11 株式会社リコー 撮像装置及び電子機器
JP2016025261A (ja) 2014-07-23 2016-02-08 株式会社リコー 撮像装置、撮像装置の制御方法、画素構造
JP2016092178A (ja) 2014-11-04 2016-05-23 株式会社リコー 固体撮像素子
JP2016092348A (ja) 2014-11-11 2016-05-23 株式会社リコー 半導体デバイス及びその製造方法、撮像装置
JP6578658B2 (ja) 2015-01-05 2019-09-25 株式会社リコー 光電変換装置及び画像生成装置並びに光電変換装置の出力の補正方法
JP6586793B2 (ja) 2015-06-30 2019-10-09 株式会社リコー 光電変換装置及び画像生成装置
US11516413B2 (en) 2020-07-29 2022-11-29 Fingerprint Cards Anacatum Ip Ab Adaptive readout from an optical biometric sensor to a host device
WO2022025810A1 (en) * 2020-07-29 2022-02-03 Fingerprint Cards Anacatum Ip Ab Adaptive readout from a global shutter optical biometric sensor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02155363A (ja) * 1988-12-07 1990-06-14 Matsushita Electric Ind Co Ltd イメージセンサ
JPH05275671A (ja) * 1992-03-30 1993-10-22 Matsushita Electric Ind Co Ltd フォトトランジスタおよびそれを用いたイメージセンサ
JP3563743B2 (ja) * 1992-05-01 2004-09-08 オリンパス株式会社 撮像装置
EP2461575A4 (en) * 2009-07-30 2013-07-31 Hamamatsu Photonics Kk SOLID STATE IMAGE CRADLE

Also Published As

Publication number Publication date
US9478568B2 (en) 2016-10-25
EP2816602A2 (en) 2014-12-24
JP2015002464A (ja) 2015-01-05
EP2816602A3 (en) 2015-05-13
US20140367550A1 (en) 2014-12-18

Similar Documents

Publication Publication Date Title
JP6205883B2 (ja) 光電変換装置及び画像生成装置
JP5858695B2 (ja) 固体撮像装置及び固体撮像装置の駆動方法
US9215390B2 (en) Solid-state image pickup apparatus, signal processing method for a solid-state image pickup apparatus, and electronic apparatus
EP2627078B1 (en) Solid-state image sensing device
JP5250474B2 (ja) 固体撮像装置
US8537259B2 (en) Photoelectric conversion circuit and solid state imaging device including same
TW200849986A (en) Solid-state imaging device, method of driving the same, signal processing method for the same, and imaging apparatus
US20080218614A1 (en) Dynamic range enhancement scheme for imagers
JPWO2017179319A1 (ja) 固体撮像素子、電子機器、および、固体撮像素子の制御方法
US20080252762A1 (en) Solid-state image sensing device, method for driving solid-state image sensing device, and image sensing system incorporated with solid-state image sensing device
EP1757912B1 (en) Photo detector apparatus
US10880505B2 (en) Solid state imaging device, driving method of solid state imaging device, and electronic device
CN101385329B (zh) 使用斜变转移栅极时钟的a/d转换器
JP2016152495A (ja) 撮像装置
US8344307B2 (en) Image sensor
CN105706361A (zh) 适用于cmos成像传感器的放大器
WO2006073057A1 (ja) 固体撮像装置
Kawahito et al. Noise reduction effects of column-parallel correlated multiple sampling and source-follower driving current switching for CMOS image sensors
JP2007180654A (ja) 撮像装置
US8987647B2 (en) Low power wide dynamic range CMOS imager output circuit having a threshold detector to set a gain to be applied by a readout circuitry
JP2009168611A (ja) 赤外線固体撮像素子
WO2002098125A1 (en) Signal processing circuit and solid-state image pickup device
JP2004015298A (ja) 固体撮像装置及びその駆動方法
JP2008079250A (ja) 固体撮像装置
WO2010113722A1 (ja) 固体撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170821

R151 Written notification of patent or utility model registration

Ref document number: 6205883

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees