JPH10150181A - フォトトランジスタ及びそれを用いたイメージセンサ - Google Patents
フォトトランジスタ及びそれを用いたイメージセンサInfo
- Publication number
- JPH10150181A JPH10150181A JP8305050A JP30505096A JPH10150181A JP H10150181 A JPH10150181 A JP H10150181A JP 8305050 A JP8305050 A JP 8305050A JP 30505096 A JP30505096 A JP 30505096A JP H10150181 A JPH10150181 A JP H10150181A
- Authority
- JP
- Japan
- Prior art keywords
- region
- phototransistor
- base
- emitter
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【課題】本発明の課題は小型素子構造で、かつ高い直流
電流増幅率ｈFEのフォトトランジスタ及びそれを用いた
イメージセンサを提供することである。 【解決手段】上記課題を解決するために、本発明にかか
るフォトトランジスタはコレクタとしての基板９に設け
たベース領域１内にエミッタ領域４を設け、そのベース
領域１を受光部とし、かつエミッタ領域４周辺のベース
領域１を深くしたことを特徴とする。
電流増幅率ｈFEのフォトトランジスタ及びそれを用いた
イメージセンサを提供することである。 【解決手段】上記課題を解決するために、本発明にかか
るフォトトランジスタはコレクタとしての基板９に設け
たベース領域１内にエミッタ領域４を設け、そのベース
領域１を受光部とし、かつエミッタ領域４周辺のベース
領域１を深くしたことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明はファクシミリやコピ
ー機等に搭載されるイメージセンサ及びそれに用いるフ
ォトトランジスタに関し、殊にバイポーラ型フォトトラ
ンジスタのデバイス構造の改良に関する。
ー機等に搭載されるイメージセンサ及びそれに用いるフ
ォトトランジスタに関し、殊にバイポーラ型フォトトラ
ンジスタのデバイス構造の改良に関する。
【０００２】
【従来の技術】従来のバイポーラ型フォトトランジスタ
は図８に示す。コレクタとしての基板５０にベース５１
が、また、そのベース５１内にエミッタ５２が形成され
ている。ベース５１及びエミッタ５２上には絶縁層５５
が形成され、エミッタ５２上方にエミッタ電極５６が設
けられている（特開平６−５９０３号公報等参照）。
は図８に示す。コレクタとしての基板５０にベース５１
が、また、そのベース５１内にエミッタ５２が形成され
ている。ベース５１及びエミッタ５２上には絶縁層５５
が形成され、エミッタ５２上方にエミッタ電極５６が設
けられている（特開平６−５９０３号公報等参照）。
【０００３】かかるフォトトラジンスタに光が入射する
と、ベース・コレクタ間に光電荷が蓄積され、ベース電
位の上昇となってベースからエミッタへのベース電流が
流れる。エミッタ５２の周囲には、光電荷の蓄積の安定
化を図るために、ベース５１と同導電型の高濃度ベース
領域５４が拡散形成され、ベース表面を高濃度にしてい
る。
と、ベース・コレクタ間に光電荷が蓄積され、ベース電
位の上昇となってベースからエミッタへのベース電流が
流れる。エミッタ５２の周囲には、光電荷の蓄積の安定
化を図るために、ベース５１と同導電型の高濃度ベース
領域５４が拡散形成され、ベース表面を高濃度にしてい
る。
【０００４】
【発明が解決しようとする課題】上記のフォトトランジ
スタにおいて、ベースからエミッタへのベース電流が流
れ、それを直流電流増幅率ｈFE倍した、コレクタからベ
ースへのコレクタ電流が得られる。一般に、フォトトラ
ンジスタの光電変換特性は該直流電流増幅率ｈFEが大き
いほど好ましい。
スタにおいて、ベースからエミッタへのベース電流が流
れ、それを直流電流増幅率ｈFE倍した、コレクタからベ
ースへのコレクタ電流が得られる。一般に、フォトトラ
ンジスタの光電変換特性は該直流電流増幅率ｈFEが大き
いほど好ましい。
【０００５】しかしながら、ｈFEを見掛け上大きくする
ために、つまり受光量を多くするにはベース領域の面積
を大きくする必要があり、素子の大型化及びコストアッ
プを招くことになった。また、素子面積を変えずに、発
光ダイオード（ＬＥＤ）等からなるイメージセンサ光源
からの入射光量を多くすると、イメージセンサの装置価
格が上昇し好ましくなかった。
ために、つまり受光量を多くするにはベース領域の面積
を大きくする必要があり、素子の大型化及びコストアッ
プを招くことになった。また、素子面積を変えずに、発
光ダイオード（ＬＥＤ）等からなるイメージセンサ光源
からの入射光量を多くすると、イメージセンサの装置価
格が上昇し好ましくなかった。
【０００６】さらに、ｈFEを大きくするため、光照射に
よってベース・コレクタ間のＰＮ接合領域に発生する空
乏層が大きくなるようにベース５１全体を深く形成する
と、エミッタ５２から該ＰＮ接合領域付近、つまり該空
乏層までの距離が長くなってしまって光電変換効率が低
下し、高いｈFEを実現できなかった。本発明にかかる課
題は、上記従来の問題点に鑑み、小型素子構造で、かつ
高直流電流増幅率のフォトトランジスタ及びそれを用い
たイメージセンサを提供することである。
よってベース・コレクタ間のＰＮ接合領域に発生する空
乏層が大きくなるようにベース５１全体を深く形成する
と、エミッタ５２から該ＰＮ接合領域付近、つまり該空
乏層までの距離が長くなってしまって光電変換効率が低
下し、高いｈFEを実現できなかった。本発明にかかる課
題は、上記従来の問題点に鑑み、小型素子構造で、かつ
高直流電流増幅率のフォトトランジスタ及びそれを用い
たイメージセンサを提供することである。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に、請求項１の発明にかかるフォトトランジスタは、基
板に設けたベース領域内にエミッタ領域を設け、前記ベ
ース領域を受光部としたバイポーラ型フォトトランジス
タであって、前記エミッタ領域周辺の前記ベース領域を
深くしたことを特徴とする。
に、請求項１の発明にかかるフォトトランジスタは、基
板に設けたベース領域内にエミッタ領域を設け、前記ベ
ース領域を受光部としたバイポーラ型フォトトランジス
タであって、前記エミッタ領域周辺の前記ベース領域を
深くしたことを特徴とする。
【０００８】また、請求項２の発明にかかるフォトトラ
ンジスタは請求項１の発明において前記ベース領域の外
周部を深くし、かつ前記エミッタ領域を囲むように形成
したことを特徴とする。さらに、請求項３にかかる発明
はイメージセンサであって、請求項１または請求項２記
載のフォトトランジスタを複数備えたことを特徴とす
る。
ンジスタは請求項１の発明において前記ベース領域の外
周部を深くし、かつ前記エミッタ領域を囲むように形成
したことを特徴とする。さらに、請求項３にかかる発明
はイメージセンサであって、請求項１または請求項２記
載のフォトトランジスタを複数備えたことを特徴とす
る。
【０００９】
【発明の効果】本発明によれば、ＭＯＳデバイス等に使
用されるウエル形成技術を用いてエミッタ領域周辺のベ
ース領域を深くしたフォトトランジスタ構造であり、Ｐ
Ｎ接合領域において発生する空乏層を、該エミッタ領域
との距離を長くすることなく、全体に大きくさせるた
め、光照射によるコレクタからベースへのコレクタ電流
が大きくなり、高いｈFEを得ることができ、また、適宜
ベース深さを選択することによってベース領域の平面面
積の減少を実現し、素子及びイメージセンサの小型化及
び低価格化に寄与する。
用されるウエル形成技術を用いてエミッタ領域周辺のベ
ース領域を深くしたフォトトランジスタ構造であり、Ｐ
Ｎ接合領域において発生する空乏層を、該エミッタ領域
との距離を長くすることなく、全体に大きくさせるた
め、光照射によるコレクタからベースへのコレクタ電流
が大きくなり、高いｈFEを得ることができ、また、適宜
ベース深さを選択することによってベース領域の平面面
積の減少を実現し、素子及びイメージセンサの小型化及
び低価格化に寄与する。
【００１０】
【発明の実施の形態】本発明にかかるフォトトランジス
タ構造はＮ-Ｐ-Ｎ型またはＰ-Ｎ-Ｐ型のバイポーラ型フ
ォトトランジスタに適用される。以下に、本発明を適用
したフォトトランジスタの一例を図１に示す。図１のフ
ォトトランジスタはＮ型シリコン基板９あるいはエピタ
キシャル層を表層に設けた基板に形成したＮ-Ｐ-Ｎプレ
ーナ型構造を有するものである。ベース領域１はその中
央部に形成したエミッタ領域４の周囲を囲むように基板
９の厚さ方向に深く形成した外周部２を含み、そのＰ型
の外周部に対しＰ-型の導電性を有する。外周部２の上
方で、かつ基板表層にＰ+の高濃度ベース領域３が平面
視でエミッタ領域４を囲むように形成されている。ベー
ス領域３及びエミッタ領域４には２層の絶縁層１０、１
１が形成されており、エミッタ領域４の上方は開口され
エミッタ電極６が設けられている。Ｎ型の基板９はコレ
クタ領域に相当し、基板表層に形成された、オーミック
コンタクト用のＮ+高濃度層５を介してコレクタ電極７
が設けられている。
タ構造はＮ-Ｐ-Ｎ型またはＰ-Ｎ-Ｐ型のバイポーラ型フ
ォトトランジスタに適用される。以下に、本発明を適用
したフォトトランジスタの一例を図１に示す。図１のフ
ォトトランジスタはＮ型シリコン基板９あるいはエピタ
キシャル層を表層に設けた基板に形成したＮ-Ｐ-Ｎプレ
ーナ型構造を有するものである。ベース領域１はその中
央部に形成したエミッタ領域４の周囲を囲むように基板
９の厚さ方向に深く形成した外周部２を含み、そのＰ型
の外周部に対しＰ-型の導電性を有する。外周部２の上
方で、かつ基板表層にＰ+の高濃度ベース領域３が平面
視でエミッタ領域４を囲むように形成されている。ベー
ス領域３及びエミッタ領域４には２層の絶縁層１０、１
１が形成されており、エミッタ領域４の上方は開口され
エミッタ電極６が設けられている。Ｎ型の基板９はコレ
クタ領域に相当し、基板表層に形成された、オーミック
コンタクト用のＮ+高濃度層５を介してコレクタ電極７
が設けられている。
【００１１】図７は本実施例のフォトトランジスタのエ
ネルギーバンド図である。また、このフォトトランジス
タＰＴを光スイッチとして構成した回路例を図６に示
す。エミッタ領域４とコレクタの基板９間に電圧を印加
して、コレクタ・ベース接合領域に光が入射すると、コ
レクタ・ベース接合領域の境界付近に生じる空乏層８を
通じて電子・正孔対が発生する。即ち、空乏層８におけ
る禁制帯ＰＢ幅Ｅgを超えるエネルギーを持った光が入
射してくると、電子はＰ型ベース領域１の伝導帯ＣＢか
らＮ型コレクタ領域（基板９）の伝導帯ＣＢに流れ、正
孔はＮ型コレクタ領域の価電子帯ＶＢからＰ型ベース領
域の価電子帯ＶＢに流れる。このとき、図６に示したフ
ォトトランジスタＰＴと直列のスイッチ６０を閉じる
と、コレクタベース間に蓄積された光電荷によってベー
スからエミッタへのベース電流ＩBが流れ、そのベース
電流の直流電流増幅率ｈFE倍されたコレクタ電流ＩC
（＝ｈFE×ＩB）がコレクタからエミッタに向かって流
れる。
ネルギーバンド図である。また、このフォトトランジス
タＰＴを光スイッチとして構成した回路例を図６に示
す。エミッタ領域４とコレクタの基板９間に電圧を印加
して、コレクタ・ベース接合領域に光が入射すると、コ
レクタ・ベース接合領域の境界付近に生じる空乏層８を
通じて電子・正孔対が発生する。即ち、空乏層８におけ
る禁制帯ＰＢ幅Ｅgを超えるエネルギーを持った光が入
射してくると、電子はＰ型ベース領域１の伝導帯ＣＢか
らＮ型コレクタ領域（基板９）の伝導帯ＣＢに流れ、正
孔はＮ型コレクタ領域の価電子帯ＶＢからＰ型ベース領
域の価電子帯ＶＢに流れる。このとき、図６に示したフ
ォトトランジスタＰＴと直列のスイッチ６０を閉じる
と、コレクタベース間に蓄積された光電荷によってベー
スからエミッタへのベース電流ＩBが流れ、そのベース
電流の直流電流増幅率ｈFE倍されたコレクタ電流ＩC
（＝ｈFE×ＩB）がコレクタからエミッタに向かって流
れる。
【００１２】上記構成のフォトトランジスタにおいて、
ベース領域１の外周に基板厚さ方向に深い外周部２がエ
ミッタ領域４を囲むよう形成されており、面積の大きい
空乏層８を得ることができるので、図８で示したような
フラットな浅いベース領域のみの場合と比較してより大
きいベース電流を生じさせることができ、またエミッタ
領域４はベース中央の浅い部分と対向し、その近傍での
空乏層８との距離は近接した状態に保持しており、光電
変換効率に影響せずに大きなｈFE特性をもつフォトトラ
ンジスタを得ることができる。また、基板厚さ方向に深
い外周部２がベース領域１の外周に設けられているだけ
であるから、素子面積を大きくすることなく高ｈFEデバ
イスを実現できる。殊に外周部２によってｈFEへの寄与
をより拡大すればベース面積の縮小化も可能であり素子
の小型化も実現できる。
ベース領域１の外周に基板厚さ方向に深い外周部２がエ
ミッタ領域４を囲むよう形成されており、面積の大きい
空乏層８を得ることができるので、図８で示したような
フラットな浅いベース領域のみの場合と比較してより大
きいベース電流を生じさせることができ、またエミッタ
領域４はベース中央の浅い部分と対向し、その近傍での
空乏層８との距離は近接した状態に保持しており、光電
変換効率に影響せずに大きなｈFE特性をもつフォトトラ
ンジスタを得ることができる。また、基板厚さ方向に深
い外周部２がベース領域１の外周に設けられているだけ
であるから、素子面積を大きくすることなく高ｈFEデバ
イスを実現できる。殊に外周部２によってｈFEへの寄与
をより拡大すればベース面積の縮小化も可能であり素子
の小型化も実現できる。
【００１３】次に、本実施例のフォトトランジスタの製
造工程を図１〜図５によって説明する。まず、Ｎ型シリ
コン基板９の表面を熱酸化し酸化膜１２を形成する（図
２参照）。そして、一般的なウエル形成と同様にフォト
レジストを用いて外周部２の領域をパターニングし、さ
らにエッチング技術によって外周部２相当の箇所を次の
イオン注入工程のために薄い酸化膜１３にする。つい
で、その薄い酸化膜１３を介してＰ型不純物、たとえば
Ｂ（ボロン）を注入し、ドライブ（熱拡散）処理を施し
て基板９の内部に注入Ｐ型不純物を拡散させる（図２参
照）。これによりＰ型外周部２は平面視ドーナツ状ある
いはコ字型等の形状に形成される。
造工程を図１〜図５によって説明する。まず、Ｎ型シリ
コン基板９の表面を熱酸化し酸化膜１２を形成する（図
２参照）。そして、一般的なウエル形成と同様にフォト
レジストを用いて外周部２の領域をパターニングし、さ
らにエッチング技術によって外周部２相当の箇所を次の
イオン注入工程のために薄い酸化膜１３にする。つい
で、その薄い酸化膜１３を介してＰ型不純物、たとえば
Ｂ（ボロン）を注入し、ドライブ（熱拡散）処理を施し
て基板９の内部に注入Ｐ型不純物を拡散させる（図２参
照）。これによりＰ型外周部２は平面視ドーナツ状ある
いはコ字型等の形状に形成される。
【００１４】外周部２の形成後、酸化膜１２、１３を一
旦全面剥離し、再度酸化膜１４を形成する（図３参
照）。そして、フォトトランジスタ領域、つまり外周部
２の外郭程度を開口したフォトレジスト１５をパターン
ニングし、その上記外周部２と同じＰ型不純物（図３の
１６参照）を酸化膜１４を介して該フォトトランジスタ
領域全域に注入し、外周部２の中央に浅いＰ-型領域を
有したベース領域１を形成する（図４参照）。上記の外
周部２の深さは該浅いベース領域の数倍程度に設定され
ている。
旦全面剥離し、再度酸化膜１４を形成する（図３参
照）。そして、フォトトランジスタ領域、つまり外周部
２の外郭程度を開口したフォトレジスト１５をパターン
ニングし、その上記外周部２と同じＰ型不純物（図３の
１６参照）を酸化膜１４を介して該フォトトランジスタ
領域全域に注入し、外周部２の中央に浅いＰ-型領域を
有したベース領域１を形成する（図４参照）。上記の外
周部２の深さは該浅いベース領域の数倍程度に設定され
ている。
【００１５】次に、フォトレジスト１５を剥離し、エミ
ッタ及びコレクタのためのイオン注入用開口１８、１９
を施したフォトレジスト１７をパターニングして形成す
る（図４参照）。開口１８はベース領域１の中央に位置
し、また開口１９は該フォトトランジスタ領域に隣接す
る位置に設けられている。そして、これらの開口１８、
１９及び酸化膜１４を通じてＮ型不純物、例えばＰ（リ
ン）及び／又はＡs（砒素）を注入し（図４の２０、２
１参照）、Ｎ+型のエミッタ４及び高濃度層５を基板９
の表層に形成する（図５参照）。さらに、フォトレジス
ト１７を除去し、再度、外周部２に相当する箇所を開口
したフォトレジスト２２を形成する。その開口及び酸化
膜１４を通じてＰ-型のベース領域１と同じ導電型のＰ
型不純物を注入し、外周部２上部で、かつ基板表層にＰ
+の高濃度ベース領域３を形成する（図５及び図１参
照）。ついで、かかるフォトトランジスタ領域にＣＶＤ
技術を用いてＣＶＤ酸化膜（図示せず）を被覆形成した
後、Ｎ+型のエミッタ４領域及び高濃度層５のそれぞれ
の箇所に開口を設け、スパッタリング技術によって配線
用のアルミニュウム等のエミッタ電極６及びコレクタ電
極７を形成する。なお、保護膜としてＣＶＤ酸化膜の上
にさらに窒化膜等を形成してもよい。
ッタ及びコレクタのためのイオン注入用開口１８、１９
を施したフォトレジスト１７をパターニングして形成す
る（図４参照）。開口１８はベース領域１の中央に位置
し、また開口１９は該フォトトランジスタ領域に隣接す
る位置に設けられている。そして、これらの開口１８、
１９及び酸化膜１４を通じてＮ型不純物、例えばＰ（リ
ン）及び／又はＡs（砒素）を注入し（図４の２０、２
１参照）、Ｎ+型のエミッタ４及び高濃度層５を基板９
の表層に形成する（図５参照）。さらに、フォトレジス
ト１７を除去し、再度、外周部２に相当する箇所を開口
したフォトレジスト２２を形成する。その開口及び酸化
膜１４を通じてＰ-型のベース領域１と同じ導電型のＰ
型不純物を注入し、外周部２上部で、かつ基板表層にＰ
+の高濃度ベース領域３を形成する（図５及び図１参
照）。ついで、かかるフォトトランジスタ領域にＣＶＤ
技術を用いてＣＶＤ酸化膜（図示せず）を被覆形成した
後、Ｎ+型のエミッタ４領域及び高濃度層５のそれぞれ
の箇所に開口を設け、スパッタリング技術によって配線
用のアルミニュウム等のエミッタ電極６及びコレクタ電
極７を形成する。なお、保護膜としてＣＶＤ酸化膜の上
にさらに窒化膜等を形成してもよい。
【００１６】以上の製造工程によって、一般的なウエル
形成技術を用いてコレクタベース接合領域面積の大きい
フォトトランジスタを簡易に製造することができる。な
お、イメージセンサを構成する場合には、図６のような
単一フォトトランジスタの回路接続を並列に複数接続す
ればよく、また、それらを単一の基板に形成することに
よって半導体基板に集積化されたイメージセンサを実現
することができる。
形成技術を用いてコレクタベース接合領域面積の大きい
フォトトランジスタを簡易に製造することができる。な
お、イメージセンサを構成する場合には、図６のような
単一フォトトランジスタの回路接続を並列に複数接続す
ればよく、また、それらを単一の基板に形成することに
よって半導体基板に集積化されたイメージセンサを実現
することができる。
【図１】本発明の一実施例であるフォトトランジスタの
素子断面を示す断面図である。
素子断面を示す断面図である。
【図２】図１のフォトトランジスタの製造工程を示す基
板断面図である。
板断面図である。
【図３】図２の工程に引き続く製造工程を示す基板断面
図である。
図である。
【図４】図３の工程に引き続く製造工程を示す基板断面
図である。
図である。
【図５】図４の工程に引き続く製造工程を示す基板断面
図である。
図である。
【図６】図１のフォトトランジスタの動作を説明するた
めの模式回路図である。
めの模式回路図である。
【図７】図１のフォトトランジスタの動作を示すエネル
ギーバンド図である。
ギーバンド図である。
【図８】従来のフォトトラジンスタを示す素子断面図で
ある。
ある。
１ ベース領域 ２ 外周部 ４ エミッタ領域 ９ 基板
Claims (3)
- 【請求項１】 基板に設けたベース領域内にエミッタ領
域を設け、前記ベース領域を受光部としたバイポーラ型
フォトトランジスタにおいて、前記エミッタ領域周辺の
前記ベース領域を深くしたことを特徴とするフォトトラ
ンジスタ。 - 【請求項２】 前記ベース領域の外周部を深くし、かつ
前記エミッタ領域を囲むように形成した、請求項１記載
のフォトトランジスタ。 - 【請求項３】 請求項１または請求項２記載のフォトト
ランジスタを複数備えたイメージセンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8305050A JPH10150181A (ja) | 1996-11-15 | 1996-11-15 | フォトトランジスタ及びそれを用いたイメージセンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8305050A JPH10150181A (ja) | 1996-11-15 | 1996-11-15 | フォトトランジスタ及びそれを用いたイメージセンサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10150181A true JPH10150181A (ja) | 1998-06-02 |
Family
ID=17940518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8305050A Pending JPH10150181A (ja) | 1996-11-15 | 1996-11-15 | フォトトランジスタ及びそれを用いたイメージセンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10150181A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015141946A (ja) * | 2014-01-27 | 2015-08-03 | 株式会社リコー | フォトトランジスタ、及び半導体装置 |
| CN111902950A (zh) * | 2018-03-29 | 2020-11-06 | 威世半导体有限公司 | 光敏半导体组件及形成光敏半导体组件的方法 |
-
1996
- 1996-11-15 JP JP8305050A patent/JPH10150181A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015141946A (ja) * | 2014-01-27 | 2015-08-03 | 株式会社リコー | フォトトランジスタ、及び半導体装置 |
| CN111902950A (zh) * | 2018-03-29 | 2020-11-06 | 威世半导体有限公司 | 光敏半导体组件及形成光敏半导体组件的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0613643A (ja) | 光半導体装置とその製造方法 | |
| US5798560A (en) | Semiconductor integrated circuit having a spark killer diode | |
| EP0004292A2 (fr) | Procédé de fabrication d'un transistor bipolaire de type MESA présentant des régions d'émetteur et de base auto-alignées | |
| US6815799B2 (en) | Semiconductor integrated circuit device | |
| JPH1145988A (ja) | ＢｉＣＭＯＳ内蔵受光半導体装置 | |
| US6194260B1 (en) | Method of forming a CMOS sensor | |
| JPH10150181A (ja) | フォトトランジスタ及びそれを用いたイメージセンサ | |
| US6153446A (en) | Method for forming a metallic reflecting layer in a semiconductor photodiode | |
| US6353240B2 (en) | CMOS sensor with shallow and deep regions | |
| JP2700356B2 (ja) | 受光素子 | |
| JPH04151874A (ja) | 半導体装置 | |
| JPH11121768A (ja) | 半導体集積回路 | |
| FR2581796A1 (fr) | Circuit integre bipolaire comprenant des transistors pnp verticaux avec collecteur sur le substrat, et procede pour la realisation d'un tel circuit | |
| JP2616707B2 (ja) | 赤外線検出器の製造方法 | |
| JP3553715B2 (ja) | 光半導体装置 | |
| JP2557744B2 (ja) | 光半導体装置 | |
| JPS61185979A (ja) | 集積型光電変換素子 | |
| JPH10200145A (ja) | 光電変換装置 | |
| JP2706180B2 (ja) | 光電変換装置 | |
| JP2663851B2 (ja) | 光半導体装置 | |
| JPH0240969A (ja) | 半導体集積装置 | |
| JP2648027B2 (ja) | Ｉｉｌ型半導体装置 | |
| JPH01248658A (ja) | 固体撮像素子 | |
| JPS6290986A (ja) | 配列型赤外線検知器 | |
| JPH04151872A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040617 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040713 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040913 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050209 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061114 |