JPH0240969A - 半導体集積装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体集積装置、特にバイポーラＩＣと受光素
子をワンチップ化した半導体集積装置に関する。

［従来の技術］ 従来の半導体集積回路の一例を第３図に示し、以下、同
図を参照して説明する。

Ｐ型半導体基板１上にＮ型エピタキシャル層３を積層す
るとともに、この基板１表面に形成した複数個のＮ型埋
込領域２ａ、２ｂを囲むように上記Ｎ型エピタキシャル
層３を貫通してＰ型分離領域４を形成し、このＰ型分離
領域４によって島状に分離された島領域３ａ、３ｂを形
成し、一方の島領域３ａの表面にＰ型ベース領域５を形
成し、このベース領域５の表面にＮ型エミッタ領域７ｂ
を形成するとともに、島領域３ａの表面にＮ型のコレク
タコンタクト領域７ａを形成している。

また、酸化膜８に開孔したコンタクトホールを介して、
上記コレクタコンタクト領域７ａ、ベース領域５および
エミッタ領域７ｂにそれぞれオーミックコンタクトを取
ってコレクタ電［ｒ９ａ、ベース電ｆ！９ｂおよびエミ
ッタ電極９ｃを設けている。

また、他方の島領域３ｂの表面にＰ型置光面領域６を形
成するとともに、島領域３ｂ上にカソードコンタクト領
域７Ｃを形成し、酸化膜８に開孔したコンタクトホール
を介して、上記Ｐ型費光面領域６およびカソードコンタ
クト領域７ｃとそれぞれオーミックコンタクトを取って
アノード電極９ｅおよびカソード電極９ｄを設けている
。

以下、従来の半導体集積装置の製造プロセスを図面を参
照しながら説明する。

第４図（ａ）〜（ｄ）は第３図に示した従来の半、導体
集積装置の製造途中の断面を時系列に示している。第４
図（ａ）は分離拡散工程終了時点の図で、この時点では
、Ｐ型半導体基板ｌ上に積層したＮ型エピタキシャル層
３と、基板１表面に形成した複数個のＮ型埋込領域２ａ
、２ｂと、埋込領域をそれぞれ囲むようにＮ型エピタキ
シャル層３を貫通して形成されたＰ型分離領域４と、Ｐ
型分離領域によって島状に分離された島領域３ａ。

３ｂと酸化膜８が形成されている。

第４図（ｂ）はベース拡散工程の図で、上記の半導体ウ
ェハの島領域３ａ表面に公知の方法でＰ型ベース拡散領
域５を形成する。

第４図（ｃ）は受光面拡散工程の図で、ここでは、島領
域３ｂ表面に公知の方法でＰ型置光面領域６を形成する
。

第４図（ｄ）はエミッタ拡散工程の図で、ここでは、島
領域３ａ、３ｂ表面およびＰ型ベース領域５表面に公知
の方法でＮ型拡散領域を形成し、それぞれコレクタコン
タクト領域７ａ、カソードコンタクト領域７ｃおよびエ
ミッタ領域７ｂとする。

次にＡｌ（アルミ）配線工程に移る（第３図参照）、こ
こで、公知の方法でコレクタコンタクト領域７ａ、ベー
ス領域５、エミッタ領域７ｂ、カソードコンタクト領域
７ｃおよび受光面領域６の上の酸化膜に開孔し、Ａｌ電
［ｚ９ａ、９ｂ、９ｃ、９ｄ、９ｅを形成する。上記プ
ロセスで受光面領域６の形成をベース拡散で行なわず、
別工程としたのは接合深さを浅くし、フォトダイオード
の短波長域の分光感度を高くするためである。

なお、図ではＮＰＮトランジスタおよびフォトダイオー
ドのみ示したが、図示しないＰＮＰトランジスタ、ベー
ス抵抗、ピンチ抵抗、ＡＩ配線等も上記製造プロセスに
おいて形成され、これらの素子を用いてフォトダイオー
ドの光電出力を演算する半導体装１をなしている。

また、Ｐ型基板１は比抵抗２０Ω・■、Ｎ型エピタキシ
ャル３は厚さ１２μｍ、比抵抗５Ω・■、ベース領域５
はシート抵抗２００Ω／口、接合深さ３μｍ、受光面領
域６はシート抵抗１５０Ω／口、接合深さ０，７μｍ、
Ｎ型拡散領域７ａ、７ｂ、７ｃはシート抵抗５Ω／口、
接合深さ２，３μｍである。

第７図はベース領域５における不純物濃度の分布を示す
、ｉａ軸はシリコン表面からの深さ、縦軸は不純物濃度
、−点鎖線はエピタキシャル（エピと略す）濃度を示し
ている。表面濃度は約１×１０１８、−３である。第８
図は受光面領域６における不純物濃度の分布を示す。横
軸はシリコン表面からの深さ、縦軸は不純物濃度、−点
鎖線はエビ濃度である。表面源７度は約２Ｘ１０１９■
−３である。

短波長域の分光感度を高くするなめに接合深さは０．７
μｍと浅くしである。

［発明が解決しようとする課題］ しかしながら、バイポーラトランジスタの電流増幅率（
ｈ　　　）はコレクタ電流に依存し、コレＥ クタ電流が減少すると電流増幅率も低下する。フォトダ
イオードの出力電流の増幅、演算をバイポーラＮＰＮ）
ランジスタを用いて行なう半導体装置では、低電流域で
の電流増幅率の低下が、その性能に大きな影響を与える
。

一般的に電流増幅率は高い方がＩＣ設計上の自由度が高
くなり、またＩＣも高性能になる。特に、フォトダイオ
ードをワンチップ化したＩＣでは低電流域での電流増幅
率が高い方が、より低輝度までＩＣの動作が保障される
。一方、低照度領域での電流増幅率が低くなると、低照
度域では増幅度やリニアリティが低下し、場合によって
は全く動作しなくなる。

上記した問題点はＮＰＮトランジスタの電流増幅率が低
電流域で低下することが原因となっている。この原因の
一つとして、ベースの表面再結合電流の存在がある。

ＮＰＮ）−ランジスタの低電流域での電流増幅率を上げ
る方法の一つとして、ベース表面の不純物濃度を高くし
、表面再結合電流を減らすことが文献などに示されてい
る（例えば、電子材料１９８１年１０月号、第１１１〜
１１６頁「新しいバイポーラＩＣ技術ＮＳＡとその応用
」、日経エレクトロニクス１９８２年１１月２２日号、
第１７９〜１９７頁「民生用のバイポーラＩＣを最小寸
法３μ■で製造するバイポーラ・プロセス技術」参照）
。

ところが、上記の文献に示される方法では、高い表面濃
度のベース拡散領域を得るために、それぞれイオン注入
、ＢＳＧ（ボロン・ガラス膜）からの拡散を用いている
。また、上記文献には、フォトダイオードとバイポーラ
ＩＣをワンチップ化する上での対策については何ら示唆
されていない。

本発明は、何ら製造プロセス条件を変更することなく、
受光面拡散を、ＮＰＮ）ランジスタのベース領域へも行
ない、ベース領域表面の不純物濃度を高くすることによ
り、ベースの表面再結合電流を減少させ、低電流域での
電流増幅率の低下を防ぎ、緒特性の向上を図った半導体
集積装置を提供することを目的とする。

［課題を解決するための手段］ 本発明は、一導電型の半導体基板上に形成された反対導
電型の第１の半導体ベース領域と、上記第１の半導体ベ
ース領域よりも接合深さの浅い反対導電型の第２の半導
体＠域と、上記第２の半導体領域を形成する工程で上記
第１の半導体ベース領域表面に形成された第３の半導体
拡散領域と、上記第３の半導体領域に形成された一導電
型の第４の半導体領域とを具備し、上記半導体基板と上
記第１の半導体ベース領域と上記第４の半導体領域とで
バイポーラトランジスタを構成し、上記半導体基板と上
記第２の半導体領域とでフォトダイオードを構成した半
導体集積装置である。

［作用］ この構成によれば、フォトマスクパターンの変更のみで
、フォトダイオードの受光面をなす領域の形成時に併せ
てバイポーラトランジスタのベース表面の不純物濃度を
高くすることができる。

［実施例］ 以下、本発明を図面を参照しながら説明する。

第１図は本発明による半導体集積装置の実施例の断面図
である。

同図に示すように、本装置は、Ｐ型半導体基板１０上に
Ｎ型エピタキシャル層１２を積層するとともに、この基
板１０表面に形成した複数個のＮ型埋込領域１１ａ、ｌ
ｌｂを囲むように上記Ｎ型エピタキシャル層１２を貫通
してＰ型分離領域１３を形成し、このＰ型分離領域１３
によって島状に分離された島領域１２ａ、１．２ｂを形
成し、方の島領域１２ａの表面にＰ型ベース領域１４ａ
を形成し、このＰ型ベース領域１４ａの表面にＰ型領域
１５ａを形成するとともに、このＰ型領域１５ａの表面
にＮ型のエミッタ領域１６ｂを形成し、上記島領域１２
ａの表面にＮ型のコレクタコンタクト領域１６ａを形成
している。

また、酸化膜１７に開孔したコンタクトホールを介して
、上記コレクタコンタクト領域１６ａ、Ｐ型領域１５ａ
およびエミッタ領域１６ｂにそれぞれオーミックコンタ
クトを取ってコレクタ電極１８ａ、ベース電極１８ｂお
よびエミッタ電極１８ｃを設けている。

また、他方の島領域１２ｂの表面にＰ型受光面領域１５
ｂを形成するとともに、この受光面領域１５ｂを取り囲
むようにＰ型ガードリング１４ｂを形成し、また、島領
域１２ｂ表面にＮ型カソードコンタクト領域１６ｃを形
成し、酸化膜１７に開孔されたコンタクトホールを介し
て上記受光面領域１５ｂおよびカソードコンタクト領域
１６ｃとそれぞれオーミックコンタクトを取ってアノー
ド電極１８ｅおよびカソード電極１８ｄを設けている。

以下、本発明の半導体集積装置の製造プロセスを図面を
参照しながら説明する。

第２図（ａ）〜（ｄ）は第１図に示した本発明の半導体
集積装置の実施例の製造途中の断面を時系列に示してい
る。

第２図（ａ）は分離拡散工程終了時点の図で、この時点
では、Ｐ型半導体基板１０上に積層したＮ型エピタキシ
ャル層１２と基板１０表面に形成した複数個のＮ型埋込
領域１１ａ、ｌｌｂと、埋込領域１１ａ、ｌｌｂをそれ
ぞれ囲むようにＮ型エピタキシャル層を貫通して形成さ
れたＰ型分離領ｊ！！！ｉ１３と、Ｐ型分離領域によっ
て島状に分離された島領域１２ａ、１２ｂと、酸化［１
７が形成されている。

なお、請求項では上記の段階のものを半導体基板と称し
ている。

第２図（ｂ）はベース拡散工程の図で、上記の半導体ウ
ェハの島領域１２ａ、１２ｂ表面の一部に公知の方法で
Ｐ型ベース拡散領域１４ａおよびＰ型ガードリング領域
１４ｂを形成する。

第２図（ｃ）は受光面拡散工程の図で、ここでは、ベー
ス領ｋＡ１４ａの表面および島領域１２ｂ表面にＰ型拡
散領域１５ａ、１５ｂを形成する。

拡散領域１５ｂはその周辺がガードリング１４ｂと重な
るように形成する。

第２図（ｄ）はエミッタ拡散工程の図で、ここで、島領
域１２ａ、１２ｂ表面およびＰ型拡散領域１５ａ表面に
公知の方法でＮ型拡散領域を形成し、それぞれコレクタ
コンタクト領域１６ａ、カソードコンタクト領域１６ｃ
およびエミッタ領域１６ｂとする。

次に、Ａ！配線工程に移る（第１図参照）。ここでは、
公知の方法でコレクタコンタクト領域１６ａ、Ｐ型拡散
領域１５ａ、エミッタ領域１６ｂ、カソードコンタクト
領域１６ｃおよび受光面領域１５ｂの上の酸化膜に開孔
し、ＡＩ電＠　１８　ａ　。

１８ｂ、１８ｃ、１８ｄを形成する。

本実施例ではＮＰＮ）ランジスタおよびフォトダイオー
ドのみ示したが、図示しないＰＮＰトランジスタ、ベー
ス抵抗、ピンチ抵抗、ＡＩ配線等も従来の半導体装置と
同様、上記の製造プロセスにおいて形成される。Ｐ型基
板は比抵抗２０Ω・■、Ｎ型エピは厚さ１２μｍ、比抵
抗５Ω・■、Ｐ型拡散領域１４ａ、１４ｂはシート抵抗
２００Ω／口、接合深さ３μｍ、Ｐ型拡散領域１５ａ。

１５ｂはシート抵抗１５０Ω／口、接合深さ０゜７μｍ
、Ｎ型拡散領域１６ａ、１６ｂ、１６ｃはシート抵抗５
Ω／口、接合深さ２．３μｍである。

第５図はＮＰＮ）ランジスタのベース領域１４ａ、１５
ａにおける不純物濃度の分布である。横軸はシリコン表
面からの深さ、縦軸は不純物濃度、−点鎖線はエビ濃度
である。破線部分は従来技術の不純物１度である。

第６図は受光面領域１５ｂにおける不純物濃度の分布で
ある。横軸はシリコン表面からの深さ、−点ｇ線はエビ
濃度である。表面濃度は約２Ｘ１０１９ｃＩＤ−３であ
る。短波長域の分光感度を高くするために接合深さは０
．７μｍと浅くしである。

上記のように、ＮＰ）ｌランジスタのベース領域はＰ型
拡散領域１４ａに重ねてＰ型拡散領域１５ａが形成され
ているので、第５図に示すように従来技術のものに較べ
、表面濃度が約１０倍高くなっている。したかって本発
明ではＮＰＮ）ランジスタのベース表面への少数キアリ
アの注入量が減少し、表面再結合電流の小さく、低電流
域での電流増幅率の大きなトランジスタが実現できる。

また、フォトダイオードの受光面領域１５ｂの周囲には
、ベース拡散゛時に形成したＰ型拡散領域１４ｂをガー
ドリングとして具備しており、フォトダイオードの逆方
向リーク電流を減少させている。

なお、本発明によればＮＰＮトランジスタの次のような
特性の改善も合せて行なわれる。

（１）ベース広がり抵抗が小さいので高電流域まで電流
増幅率が低下しない。

（２）ベース広がり抵抗が小さいので、高速動作が行な
える。

（３）表面再結合電流が小さいので、雑音の発生が少な
い。

なお、本実施例ではＮＰＮトランジスタのベース領域に
Ｐ型拡散領域１４ａとＰ型拡散領域１５ａとを重ねて形
成したものを示したが、ベース表面濃度を上げるのはエ
ミッタ領域１６ｂの周辺だけでよく、もって本実施例と
同様の効果が得られる。

また、本実施例では、■ベース拡散工程、■受光面拡散
工程、■エミッタ拡散工程の順で製造したが、■ベース
拡散工程、■エミッタ拡散工程、■受光面拡散工程の順
で製造することもできる。

［発明の効果］ 以上説明したように、本発明によれば受光面領域の拡散
をバイポーラトランジスタのベース領域にも行なうよう
にしているので、容易にベース領域の不純物濃度を高く
して、バイポーラトランジスタの低電流域での電流増幅
率を高くすることができ、フォトダイオードとバイポー
ラＩＣをワンチップ化した半導体集積装置において、低
照度域まで動作可能なものが得られ、併せて高電流域で
の電流増幅率も高くすることができる。また、高速動作
が可能となり、さらに低雑音になるなど、ＮＰＮトラン
ジスタの緒特性の改善を図ることができる。

また、フォトマスクパターンの変更のみで製造可能で、
従来の製造プロセス粂件を変更する必要かないため、極
めて容易に上記のような特性の改善を行なうことができ
る。

【図面の簡単な説明】

第１図は本発明の一実施例による半導体集積装置の断面
図、第２図（ａ）〜（ｄ）は同半導体集積装置の製造プ
ロセスを説明するための断面図、第３図は従来の半導体
集積装置の断面図、第４図（ａ）〜（ｄ）は従来の半導
体集積装置の製造プロセスを説明するための断面図、第
５図は本発明の半導体集積装置のＮＰＮ）ランジスタの
ベース領域における不純物濃度の分布図、第６図は本発
明の半導体集積装置の受光面領域における不純物濃度の
分布図、第７図は従来の半導体集積装置のＮＰＮトラン
ジスタのベース領域における不純物濃度の分布図、第８
図は従来の半導体集積装置の受光面領域における不純物
濃度の分布図である。 １２ａ、１２ｂ・−・島領域（基板）、１４ａ・−Ｐ型
ベース領域（第１の半導体領域）、１５ｂ・・・Ｐ型領
域（第２の半導体領域＞、１５ａ・・・Ｐ型受光面領域
（第３の半導体領域）、１６ｂ・・・エミッタ領域（第
４の半導体領域）。

Claims (1)

【特許請求の範囲】
1. （１）一導電型の半導体基板上に形成された反対導電型
   の第１の半導体ベース領域と、上記第１の半導体ベース
   領域よりも接合深さの浅い反対導電型の第２の半導体領
   域と、上記第２の半導体領域を形成する工程で上記第１
   の半導体ベース領域表面に形成された第３の半導体拡散
   領域と、上記第３の半導体領域に形成された一導電型の
   第４の半導体領域とを具備し、上記半導体基板と上記第
   １の半導体ベース領域と上記第４の半導体領域とでバイ
   ポーラトランジスタを構成し、上記半導体基板と上記第
   ２の半導体領域とでフォトダイオードを構成したことを
   特徴とする半導体集積装置。