JP2014007381A5 - 半導体装置の作製方法 - Google Patents

Claims (4)

1. 基板上に、
   トランジスタのチャネル形成領域を有する酸化物半導体膜と、
   前記酸化物半導体膜上の第１の絶縁膜と、
   前記第１の絶縁膜上の第２の絶縁膜と、を有し、
   ２５℃において０．５重量％のフッ酸に対する前記第１の絶縁膜のエッチング速度は、２５℃において０．５重量％のフッ酸に対する前記第２の絶縁膜のエッチング速度よりも遅い半導体装置の作製方法であって、
   前記第２の絶縁膜は、原料ガスとしてシランと一酸化二窒素を用い、圧力を１００Ｐａ以上２５０Ｐａ以下とし、前記基板を１８０℃以上２５０℃以下とし、０．１７Ｗ／ｃｍ^２以上０．５Ｗ／ｃｍ^２以下の電力を供給して原料ガスを分解しプラズマＣＶＤ法によって成膜することを特徴とする半導体装置の作製方法。
2. 基板上に、
   トランジスタのチャネル形成領域を有する酸化物半導体膜と、
   前記酸化物半導体膜上の第１の絶縁膜と、
   前記第１の絶縁膜上の第２の絶縁膜と、を有する半導体装置の作製方法であって、
   前記第１の絶縁膜は、原料ガスとしてシランと一酸化二窒素を用い、シランに対する一酸化二窒素の量を１００倍以上とし、圧力を１００Ｐａ以上２５０Ｐａ以下とし、前記基板を３００℃以上４００℃以下としてプラズマＣＶＤ法によって成膜し、
   前記第２の絶縁膜は、原料ガスとしてシランと一酸化二窒素を用い、圧力を１００Ｐａ以上２５０Ｐａ以下とし、前記基板を１８０℃以上２５０℃以下とし、０．１７Ｗ／ｃｍ^２以上０．５Ｗ／ｃｍ^２以下の電力を供給して原料ガスを分解しプラズマＣＶＤ法によって成膜することを特徴とする半導体装置の作製方法。
3. 請求項２において、
   ２５℃において０．５重量％のフッ酸に対する前記第１の絶縁膜のエッチング速度は、２５℃において０．５重量％のフッ酸に対する前記第２の絶縁膜のエッチング速度よりも遅いことを特徴とする半導体装置の作製方法。
4. 請求項１乃至請求項３のいずれか一において、
   前記第１の絶縁膜は、電子スピン共鳴法によって計測される信号において、ｇ値が２．００１付近におけるスピン密度が２×１０^１５ｓｐｉｎｓ／ｃｍ^３以下または１×１０^１５ｓｐｉｎｓ／ｃｍ^３以下であることを特徴とする半導体装置の作製方法。