JP2011192974A5 - 半導体装置の作製方法 - Google Patents

Claims (4)

1. 基板上に酸化物半導体膜を形成する工程と、
   前記酸化物半導体膜に４００℃以上７５０℃以下の熱処理を行う工程と、
   前記熱処理後、前記酸化物半導体膜上に絶縁膜を形成する工程と、
   前記絶縁膜上に、前記酸化物半導体膜と重なるようにゲート電極を形成する工程と、
   前記ゲート電極をマスクとして、前記酸化物半導体膜の一部に自己整合的に希ガスを添加する工程と、を有し、
   前記酸化物半導体膜は、Ｉｎ、Ｇａ、及びＺｎを有し、
   前記希ガスを添加する工程において、前記基板にバイアスを印加しながら、前記希ガスを用いて前記酸化物半導体膜にプラズマ処理を行うことを特徴とする半導体装置の作製方法。
2. 基板上に酸化物半導体膜を形成する工程と、
   前記酸化物半導体膜に４００℃以上７５０℃以下の熱処理を行う工程と、
   前記熱処理後、前記酸化物半導体膜上に絶縁膜を形成する工程と、
   前記絶縁膜上に、前記酸化物半導体膜と重なるようにゲート電極を形成する工程と、
   前記ゲート電極をマスクとして、前記酸化物半導体膜の一部に自己整合的に希ガスを添加する工程と、を有し、
   前記酸化物半導体膜は、Ｉｎ、Ｇａ、及びＺｎを有することを特徴とする半導体装置の作製方法。
3. 請求項１又は２において、
   前記酸化物半導体層は、実質的に真性な半導体領域を有することを特徴とする半導体装置の作製方法。
4. 請求項１乃至３のいずれか一において、
   前記ゲート電極は、１μｍ未満の幅を有する領域を含むことを特徴とする半導体装置の作製方法。