JP2011155259A - 埋め込み絶縁層を貫いて半導体層間に接触を有するデバイス、およびこのデバイスの製造プロセス - Google Patents

埋め込み絶縁層を貫いて半導体層間に接触を有するデバイス、およびこのデバイスの製造プロセス Download PDF

Info

Publication number
JP2011155259A
JP2011155259A JP2011004142A JP2011004142A JP2011155259A JP 2011155259 A JP2011155259 A JP 2011155259A JP 2011004142 A JP2011004142 A JP 2011004142A JP 2011004142 A JP2011004142 A JP 2011004142A JP 2011155259 A JP2011155259 A JP 2011155259A
Authority
JP
Japan
Prior art keywords
region
semiconductor
insulating layer
thin layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011004142A
Other languages
English (en)
Other versions
JP5543383B2 (ja
Inventor
Carlos Mazure
マズレ カルロス
Richard Phelan
フェラン リチャード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2011155259A publication Critical patent/JP2011155259A/ja
Application granted granted Critical
Publication of JP5543383B2 publication Critical patent/JP5543383B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/20—DRAM devices comprising floating-body transistors, e.g. floating-body cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7841—Field effect transistors with field effect produced by an insulated gate with floating body, e.g. programmable transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78639—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a drain or source connected to a bulk conducting substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Bipolar Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)

Abstract

【課題】簡潔な方法で、ＳｅＯＩ基板上の半導体デバイスの半導体領域に接続するラインを提供すること。
【解決手段】第１の側面によると、本発明は埋め込み絶縁層（３、ＢＯＸ）によってベース基板（２）から隔離された半導体材料の薄い層（１）を含むＳｅＯＩ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ）基板上に作製された半導体デバイスに関し、デバイスは、薄い層内に第１の伝導領域（１、Ｄ１、Ｓ、Ｅ）と、ベース基板内に第２の伝導領域（５、ＢＬ、ＳＬ、ＩＬ）とを含み、接触（Ｉ１、Ｉ２、ＩＮ、ＩＰ）は絶縁層を貫通して第１の領域と第２の領域を接続する。第２の側面によると、本発明は第１の側面に関する半導体デバイスの製作プロセスに関する。
【選択図】図１

Description

本発明の分野は、ＳｅＯＩ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ）上に作製された半導体デバイスに関する。
ＳｅＯＩ基板は、埋め込み絶縁層によってベース基板から離された半導体材料の薄い層を含む。
このような基板上に作製された半導体デバイスは、概して、たとえばＦＥＴトランジスタのチャネルを帯電させるための、ＦＥＴトランジスタのドレイン領域またはソース領域、あるいはＦＥＴトランジスタと関連したバイポーラトランジスタのエミッター領域といった、絶縁層上の薄い層内に作製された伝導領域を有する。
ＳｅＯＩ基板上の半導体デバイスはまた、たとえばＦＥＴトランジスタのチャネルに面した埋め込みバックコントロールゲート（ｂｕｒｉｅｄ ｂａｃｋ ｃｏｎｔｒｏｌ ｇａｔｅ）領域といった、絶縁層の真下のベース基板内に作製された伝導領域を有する。
接触（ｃｏｎｔａｃｔ）は、これら様々なタイプの伝導領域を供給するためになされる必要がある。概して、これら接触は、半導体基板の前面表面側上に作製される。よって、典型的には、ＦＥＴトランジスタに対して、前面表面側上に作製された金属接続によって、フロントコントロールゲート（ｆｒｏｎｔ ｃｏｎｔｒｏｌ ｇａｔｅ）領域、ドレイン領域およびソース領域にそれぞれ接続されたワードライン（Ｗｏｒｄ Ｌｉｎｅ、ＷＬ）、ビットライン（Ｂｉｔ Ｌｉｎｅ、ＢＬ）およびソースライン（Ｓｏｕｒｃｅ Ｌｉｎｅ、ＳＬ）がある。
概して、半導体デバイス、特にリソグラフィー工程に関して、製造を簡潔化するために、金属接続の数を制限することが望ましい。
その上、概して半導体デバイスのフットプリント（すなわち、後者によって占有された領域）を制限することが望ましい。前面表面を介した接続の作成は、必然的にフットプリントを増加させる。
さらに一般的には、これら接続の作製を可能な限り簡潔化することが望ましい。
本発明の目的は、これらの要求を満たし、この目的のために本発明の第１の側面は、埋め込み絶縁層によってベース基板から離された半導体材料の薄い層を含むＳｅＯＩ基板上に作製された半導体デバイスであって、デバイスは薄い層内に第１の伝導領域を、ベース基板内に第２の伝導領域を含み、埋め込み絶縁層を貫いて第１の領域を第２の領域に接続している接触により特徴付けられる。
このデバイスのある望ましくはあるが限定ではない特徴は以下の通りである：
−第１の領域、第２の領域および接触は同じタイプの導電性を有する；
−第１の領域はトランジスタのドレイン領域で、第２の領域は埋め込みビットラインに属する；
−第１の領域はトランジスタのソース領域で、第２の領域は埋め込みソースラインに属する；
−第１の領域はバイポーラトランジスタのエミッターから成り、第２の領域は埋め込み注入ラインに属する；
−第２の領域はトランジスタのバックコントロールゲート領域であり、第１の領域はバックコントロールゲートドライブラインに属する；
−接触は金属相互接続材料により形成される；
−第１の領域および第２の領域は逆のタイプの導電性を有し、接触は、導電性が第１の領域と同じタイプの導電性である上部領域および導電性が第２の領域と同じタイプの導電性である下部領域を有する。
他の側面によると、本発明は、絶縁層によってベース基板から離された半導体材料の薄い層を含むＳｅＯＩ基板上に半導体デバイスを作製するプロセスに関し、デバイスは薄い層内に第１の伝導領域を、ベース基板に第２の伝導領域を含み、プロセスは絶縁層を貫いて第１の領域を第２の領域に接続する接触の構造によって特徴付けられる。
ＳｅＯＩ基板上への半導体デバイスの作製のプロセスは絶縁層によってベース基板（２）から離された半導体材料の薄い層を含み、デバイスは薄い層内に第１の伝導領域を、ベース基板内に第２の伝導領域を含み、プロセスは絶縁層を貫いて第１の領域を第２の領域に接続する接触の構造によって特徴付けられる。
このプロセスのある望ましくはあるが限定ではない特徴は以下の通りである：
−接触を形成するために、以下のステップが実行される：
・埋め込み絶縁層を超えて、第１の領域を貫通し、第２の領域に到達するまで延びた溝を内部に形成するための半導体基板のエッチング；および
・溝の内部接続材料による充填；
−内部接続材料は半導体材料である；
−内部接続材料は予めドープされている；
−溝内に半導体材料をドープするステップを更に含む；
−溝の上部領域および下部領域は正負逆にドープされている；
−上部領域と下部領域との境界は絶縁層と水平に位置している；
−上部領域と下部領域との境界は第１の領域上の薄い層と水平に位置している；
−内部接続材料は金属である。
本発明のほかの特徴、目的および利点は、以下の、限定されない例を添付の図を参照しながら望ましい実施形態の詳しい記述を読むことにより、さらに明確になるであろう。
絶縁層の直下にあり、絶縁層を貫通して接続によってＦＥＴトランジスタのドレイン領域に接続されている埋め込みビットラインの１つの可能な実施形態を示す図である。 絶縁層の直下にあり、絶縁層を貫通して接続によってソース領域ＳＬに接続されている埋め込みソースラインの１つの可能な実施形態を示す図である。 絶縁層の直下にあり、絶縁層を貫通して接続によってバイポーラトランジスタのエミッター領域に接続されている埋め込み注入ラインの１つの可能な実施形態を示す図である。 半導体デバイスの２つの伝導領域を示し、第１の領域は薄い層内に位置し、第２の領域はベース基板内に位置することを示す図である。 埋め込み絶縁層を超えて、第１の領域を貫通し、第２の領域に到達するまで延びた溝の作製を示す図である。 溝の内部接続材料での充填を示す図である。 リソグラフィーマスクを用いて実行された、内部接続材料のエッチングのほかの方法を示す図である。 リソグラフィーマスクを用いず実行された、内部接続材料のエッチングのほかの方法を示す図である。 第１の伝導領域がＳｅＯＩの全面表面に接触していない実施形態を示す図である。 第１の領域および第２の領域が逆のタイプの導電性を有する実施形態を示す図である。
本発明の対象は、簡潔な方法で、ＳｅＯＩ基板上の半導体デバイスの半導体領域に接続するラインを提供することである。
特に、本発明の目的は、デバイスのフットプリントを制限し、金属接続の使用を制限することである。
このために、本発明は、半導体領域を、ＳｅＯＩ基板内の絶縁層からは反対の側に位置している他の半導体領域に、絶縁層を貫通して接続を使用して接続することを提案する。
よって、ＳｅＯＩ基板上の薄い層内に位置する第１の半導体領域を考慮する場合、この第１の領域は、絶縁層を貫通する接続によって、埋め込み絶縁層の真下のベース基板内の第２の半導体領域によって形成されるアクセスラインに接続される。
反対に、ベース基板内に位置する第１の半導体領域を考慮する場合、この第１の領域は、絶縁層を貫通する接続によって、埋め込み絶縁層の上の薄い層内の第２の半導体領域によって形成されるアクセスラインに接続される。
第１の状況は、たとえば、ＦＥＴトランジスタのドレイン領域またはソース領域タイプの薄い層内の第１の領域に関する。よって本発明は、絶縁層の真下のベース基板内にビットラインＢＬまたはソースラインＳＬを埋め込むことを可能にする。
第１の状況はまた、ＦＥＴトランジスタのチャネルに電荷を注入するためにＦＥＴトランジスタに関係するバイポーラトランジスタのエミッター領域タイプの薄い層内の第１の領域に関する。よって本発明は、絶縁層の真下のベース基板内のエミッター領域に注入ラインＩＬを埋め込むことを可能にする。
第２の状況は、たとえば、ＦＥＴトランジスタのチャネルに面する絶縁層の真下に位置するバックコントロールゲート領域タイプのベース基板内の第１の領域に関する。よって本発明は、バックコントロールゲートドライブラインによってＳｅＯＩ基板の全面表面を介してこの埋め込みバックコントロールゲートにアクセスすることを可能にする。
本発明の文面では、表現「半導体領域の間の接続」は、同じタイプの導電性を有する半導体領域間のオーミック接合と、反対のタイプの導電性を有する半導体領域間のｐｎ接合との両方を意味する。
図１から３は、埋め込み絶縁層によってベース基板から離された半導体材料の薄い層を含むＳｅＯＩ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ）基板上、望ましくはＳＯＩ（Ｓｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ）基板上に作製される本発明の第１の側面の１つの可能な実施形態に従う半導体デバイスの断面図を示す。
絶縁層はたとえばＢＯＸ（ｂｕｒｉｅｄ ｏｘｉｄｅ）層、典型的にはＳｉＯ２層である。
ここでは半導体デバイスはＤＲＡＭメモリセル（ＤＲＡＭはダイナミックランダムアクセスメモリを表す）である。メモリセルは、ソースＳ、ドレインＤ１、フローティングチャネルＣ１を有するＦＥＴトランジスタを含む。ゲート誘電層およびコントロールゲート電極は順番にフローティングチャネルＣ１上に堆積する。
ドレインＤ１およびソースＳは、ＦＥＴトランジスタが十分枯渇するように、埋め込み酸化層ＢＯＸと接していることが望ましい。
よってソースＳは２つの隣接したメモリセルの間を占有することがある（よってこれはドレインＤ２およびチャネルＣ２を有するＦＥＴトランジスタのソース領域としての機能を果たす）。この占有は、メモリセルのフットプリントが減少することを可能にする。
ドレインＤ１はビットラインＢＬに、ソースＳはソースラインＳＬに、コントロールゲートはワードラインＷＬ１に接続される。
図１に示す実施形態の文面内では、薄い層内ではドレインＤ１は第１の半導体領域（たとえばｎｐｎ−ＦＥＴトランジスタの場合、ｎ＋ドープ）を構成し、ドレインＤ１は、絶縁層ＢＯＸを貫通した接触Ｉ１によって、絶縁層ＢＯＸの真下のベース基板内に埋め込まれたビットラインＢＬに接続される。ビットラインＢＬは従って、ベース基板内に第２の半導体層を形成する。
図１に示されるように、ビットラインＢＬは特に、ドレイン領域のそれぞれから提供される絶縁層を貫いてドレイン領域Ｄ１、Ｄ２がメモリアレイの１行上に沿うように接続するように位置されることがある。
図２に示される実施形態の文面において、ソースＳは薄い層内に第１の半導体領域（たとえばｎｐｎ−ＦＥＴトランジスタの場合、ｎ＋ドープ）を構成し、ソースＳは、絶縁層ＢＯＸを貫通した接触ＩＮによって、絶縁層ＢＯＸの真下のベース基板内に埋め込まれたソースラインＳＬに接続される。ソースラインＳＬは従って、ベース基板内に第２の半導体層を形成する。
ソースラインＳＬは特に、ソース領域のそれぞれから提供される絶縁層を貫いてソース領域がメモリアレイの１行上に沿うように接続するように位置されることがある。埋め込みソースラインＳＬはよってワードラインＷＬ１、ＷＬ２に平行である。
図３に示される実施形態の文面において、ベースはＦＥＴトランジスタのソースＳによって形成され、コレクタはトランジスタのチャネルＣ１によって形成される、バイポーラトランジスタは、チャネルＣ１に電荷を注入するためにＦＥＴトランジスタに関連付けられる。バイポーラトランジスタは薄い層内に第１の半導体領域（たとえばｎｐｎ−ＦＥＴトランジスタの場合、ｐ＋ドープ）を構成するエミッターＥを有する。エミッターＥは絶縁層ＢＯＸを貫通した接触ＩＰによって、絶縁層ＢＯＸの真下のベース基板内に埋め込まれた注入ラインＩＬに接続される。注入ラインＩＬは従って、ベース基板内に第２の半導体層を形成する。
図１から３に示された例において、薄い層内の第１の領域および第２の領域は同じタイプ（図１、２ではｎ＋、図３ではｐ＋）の導電性を有し、よって内部接続Ｉ１、Ｉ２、ＩＮ、ＩＰは同じタイプの導電性を有する半導体材料によって提供される。
ドープされた半導体材料を用いたアクセスラインを提供することは、金属接続の使用を避けることが理解される。
さらに、これらラインを埋め込むことは全面表面上の表面を自由にする。この構造は、埋め込みアクセスラインが複数のメモリセルの真下に延びることができる限り、比較的柔軟性があり、単一の接続はラインよって複数のセルに対応する必要がある。
埋め込みライン（図１ではビットライン、図２ではソースライン、図３では注入ライン）は、ダイオードを生成するために、外側の強調された孤立としての役割を果たすため、逆の導電性の井戸Ｗによってベース基板から孤立しているのが望ましい。
しかし、本発明は、第１の領域と第２の領域とが逆の導電性である場合にも拡張する。この場合、接触はｐ−ｎ接合を提供できる。
接触は第１の領域と同じ導電性の上部領域と、第２の領域と同じ導電性の下部領域とを有する。
ほかの実施形態において、接触は金属の性質の材料、とくにシリサイド（たとえばＷＳｉＯ２）によって提供されても良い。
メモリトランジスタは図１、２、３に示されていたとしても、本発明はロジックＭＯＳトランジスタの間の接続のすべてのタイプに適応できることは明らかであることに注目されたい。
本発明の第１の側面に関する半導体デバイスの様々な実施形態は、図４から９を参照しながら、以下に記述される。
図４は、埋め込み絶縁層３によってベース基板２から隔離された薄い層１を含むＳｅＯＩ基板を示す。薄い層１は概して、デバイスが十分枯渇させられたか部分的に枯渇させられたかに依存して、数ｎｍから数１０ｎｍの間の厚さを有する。絶縁層３は１ｎｍから数１０ｎｍの間の厚さを有する。
第１の半導体領域４は絶縁層上の薄い層１内に位置し、第２の半導体領域５は絶縁層の下のベース基板内に位置する。
第１および第２の領域４、５は以下に示す内部接続形成前に提供される必要はなく、この形成の間、または内部接続が形成されてから提供されても良い。
図５を参照すると、半導体基板は埋め込み絶縁層を超えて、第１の領域４を貫通し、第２の領域５に到達するまで延びた溝６を内部に形成するためにエッチングされる。
図６に示すように、溝６は内部接続材料７によって充填されている。
内部接続材料は金属（たとえばシリサイド：ＷＳｉＯ２）であってよい。よって、オーミック接続が絶縁層を貫通して第１の層４と第２の層５との間に形成される。
内部接続材料は半導体材料であることが望ましく、典型的にはＳｅＯＩ基板の薄い層と同じ材料である。
ＳｅＯＩ基板においてたとえば、溝を埋めるためにＳｅＯＩ基板の表面上にアモルファスまたは多結晶シリコンを堆積させる。
代わりに、シリコンの原子層をＡＬＤ（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）によって堆積させても良い。
次に、リソグラフィーマスクがＳｅＯＩ基板の表面上に位置し、マスクは保持することを望まれる領域を覆う。領域に覆われられていない堆積した材料はエッチングされる（図７ａ）。
変形型として（図７ｂ）、リソグラフィーマスクは使用されず、ＲＩＥ（ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ）型の局所エッチング工程が施され、基板の表面のすべての堆積された材料が取り除かれている。
堆積される材料はドープされるのが望ましい。よって、接続される領域がどちらもｎ＋型導電性（図１、２）またはどちらもｐ＋型導電性（図３）である場合、堆積される材料はそれぞれｎ＋またはｐ＋型導電性である。
よって方法は２つの経路を要求することに注意されたい：一つはある溝をｎ＋Ｓｉで充填し、もう1つは他の溝をｐ＋Ｓｉで充填することである。よって短絡の危険を回避するためにリソグラフィーマスクを使用することが望ましい。
この点で、金属内部接続の作製は1つの充填されたパスのみを要求することに注意されたい。
変形型として、材料を順番にドープしても良い。接続する２つの領域が同じ導電性のタイプを有する場合、第１の領域、絶縁層および第２の領域に位置する溝の領域は同じタイプのドーピングをなされる。
第１の領域４がＳｅＯＩ基板の全面表面に接続されていない、図８に示す場合、溝の上部領域８および下部領域９は逆の導電性を有し、上部領域と下部領域の境界は第１の領域４上の薄い層１と同じレベルに位置する。よって接続する領域がｐ＋型の場合、溝の下部領域はｐ＋型であり、第１の領域４上の上部領域はｎ＋型であり、接点は薄い単結晶層内に作られる。逆の型のこれら導電性は、示された例においては、上部領域にｎ＋型ドーピングを、下部領域にｐ＋型ドーピングを、注入またはエピタキシによって得ることができる。
本発明はまた、ｐｎ接合型の、逆の型の導電性を有する、接続する第１および第２の領域の図９に示す場合に拡張する。詳細は述べたように、溝内に、逆の導電性型の上部領域８と下部領域９を形成する（上部領域は第１の領域と同じ型、たとえばｎ＋型の導電性を有し、下部領域は第２の領域と同じ型、たとえばｐ＋型の導電性を有する）。溝の上部領域と下部領域の境界はｐｎ接合の位置を定める。この接合は絶縁層と同じレベルになるよう選択されるのが望ましい。
溝がドープされていない半導体材料で充填された場合、第１の領域４および第２の領域５から接触にドーパントが拡散するため、アニーリング工程を施すことができることに注意されたい。第１の領域４および第２の領域５のドーピングのレベルは、接触に向かってドーピングのレベルの希釈を考慮するために、最初は非常に高くなければならない（１０２０のオーダー）。領域４および５が同じ極性の場合、オーミックコンタクトが生成される。逆に、領域４および５が逆にドープされていると、ダイオードが生成される。こうして生成されたダイオードは特に、注入のための４番目のドライブ電極を形成することによってメモリセルのバイポーラトランジスタに関連付けることができ（図３）、よってメモリセルを書き込み、消去のためにより低い電圧で操作することができる。

Claims (16)

  1. 埋め込み絶縁層（３、ＢＯＸ）によってベース基板（２）から隔離された半導体材料の薄い層（１）を含むＳｅＯＩ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ）基板上に作製された半導体デバイスであって、前記デバイスは、前記薄い層内に第１の伝導領域（１、Ｄ１、Ｓ、Ｅ）と、前記ベース基板内に第２の伝導領域（５、ＢＬ、ＳＬ、ＩＬ）とを含み、接触（Ｉ１、Ｉ２、ＩＮ、ＩＰ）は前記絶縁層を貫通して前記第１の領域と前記第２の領域を接続することを特徴とするデバイス。
  2. 前記第１の領域はドレイン領域（Ｄ１）またはソース領域（Ｓ）であり、前記第２の領域は埋め込みビットライン（ＢＬ）または埋め込みソースライン（ＳＬ）に属することを特徴とする請求項１に記載のデバイス。
  3. 前記薄い層に電界効果トランジスタのソース領域とチャネル領域とを含み、前記第１の領域はバイポーラトランジスタの前記エミッター（Ｅ）、前記ソース領域によって形成される前記バイポーラトランジスタの前記ベースおよび前記チャネル領域によって形成されるバイポーラトランジスタの前記コレクタを構成し、前記第２の領域は埋め込み注入ライン（ＩＬ）に属することを特徴とする請求項１に記載のデバイス。
  4. 前記第２の領域はバックコントロールゲート領域であり、前記第１の領域はバックコントロールゲートドライブラインに属することを特徴とする請求項１に記載のデバイス。
  5. 前記接触はドープされた半導体内部接続材料によって形成されることを特徴とする請求項１乃至４のいずれか1項に記載のデバイス。
  6. 前記接触は、前記第１の領域（４）と同じ型の導電性である下部領域（９）を有し、上部領域（８）は逆の型の導電性であることを特徴とする請求項１乃至５のいずれか1項に記載のデバイス。
  7. 前記上部領域と前記下部領域との境界は前記絶縁層と同じレベルに位置することを特徴とする請求項６に記載のデバイス。
  8. 前記上部領域と前記下部領域との境界は前記第１の領域上の前記薄い層と同じレベルに位置することを特徴とする請求項６に記載のデバイス。
  9. 埋め込み絶縁層（３、ＢＯＸ）によってベース基板（２）から隔離された半導体材料の薄い層（１）を含むＳｅＯＩ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ）基板上に作製された半導体デバイスを製作するプロセスであって、前記デバイスは、前記薄い層内に第１の伝導領域（１、Ｄ１、Ｓ、Ｅ）と、前記ベース基板内に第２の伝導領域（５、ＢＬ、ＳＬ、ＩＬ）とを含み、接触（Ｉ１、Ｉ２、ＩＮ、ＩＰ）は前記絶縁層を貫通して前記第１の領域と前記第２の領域を接続することを特徴とするプロセス。
  10. 前記接触を形成するために、
    前記半導体基板内に、前記絶縁層を越えて、前記第１の領域を貫通し、前記第２の領域に到達するまで延びている溝（６）を形成するために前記半導体基板をエッチングするステップと、
    内部接続材料によって前記溝を充填するステップと
    が実行されることを特徴とする請求項９に記載のステップ。
  11. 前記内部接続材料は事前にドープされた半導体材料であることを特徴とする請求項１０に記載のステップ。
  12. 前記内部接続材料は半導体材料であり、前記溝内の前記半導体材料にドーピングするステップを更に含むことを特徴とする請求項１１に記載のステップ。
  13. 前記溝内の前記半導体材料にドーピングするステップは、前記溝内にドーパントを拡散させるアニーリング工程によって実行されることを特徴とする請求項１２に記載のステップ。
  14. 前記溝の上部領域（８）と下部領域（９）が逆の型にドーピングされていることを特徴とする請求項１１乃至１３のいずれか１項に記載のステップ。
  15. 前記上部領域と前記下部領域との境界は前記絶縁層と同じレベルに位置することを特徴とする請求項１４に記載のステップ。
  16. 前記上部領域と前記下部領域との境界は前記第１の領域上の前記薄い層と同じレベルに位置することを特徴とする請求項１４に記載のステップ。
JP2011004142A 2010-01-14 2011-01-12 埋め込み絶縁層を貫いて半導体層間に接触を有するデバイス、およびこのデバイスの製造プロセス Active JP5543383B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1050244 2010-01-14
FR1050244A FR2955200B1 (fr) 2010-01-14 2010-01-14 Dispositif, et son procede de fabrication, disposant d'un contact entre regions semi-conductrices a travers une couche isolante enterree

Publications (2)

Publication Number Publication Date
JP2011155259A true JP2011155259A (ja) 2011-08-11
JP5543383B2 JP5543383B2 (ja) 2014-07-09

Family

ID=42342015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011004142A Active JP5543383B2 (ja) 2010-01-14 2011-01-12 埋め込み絶縁層を貫いて半導体層間に接触を有するデバイス、およびこのデバイスの製造プロセス

Country Status (8)

Country Link
US (1) US9490264B2 (ja)
EP (1) EP2355143A1 (ja)
JP (1) JP5543383B2 (ja)
KR (1) KR101277328B1 (ja)
CN (1) CN102184927B (ja)
FR (1) FR2955200B1 (ja)
SG (1) SG173270A1 (ja)
TW (1) TWI455270B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9768254B2 (en) 2015-07-30 2017-09-19 International Business Machines Corporation Leakage-free implantation-free ETSOI transistors
DE102015015699A1 (de) 2015-12-04 2017-06-08 Abb Schweiz Ag Elektronisches Leistungsmodul
FR3095891B1 (fr) 2019-05-09 2023-01-13 St Microelectronics Sa Circuit électronique
KR20200143113A (ko) 2019-06-14 2020-12-23 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US20230171944A1 (en) * 2020-05-28 2023-06-01 Zeno Semiconductor, Inc. A Memory Device Comprising an Electrically Floating Body Transistor
US11894450B2 (en) * 2021-11-18 2024-02-06 Globalfoundries U.S. Inc. Lateral bipolar transistor with emitter and collector regions including portions within In-insulator layer cavities and method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04225276A (ja) * 1990-12-26 1992-08-14 Sony Corp 半導体メモリ装置
JPH04280469A (ja) * 1991-03-07 1992-10-06 Mitsubishi Electric Corp 半導体装置
JPH09232537A (ja) * 1996-02-27 1997-09-05 Fujitsu Ltd 半導体装置及びその製造方法
JP2011146685A (ja) * 2010-01-14 2011-07-28 Soi Tec Silicon On Insulator Technologies 縦型バイポーラインジェクタを有するｄｒａｍメモリセル

Family Cites Families (104)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4169233A (en) 1978-02-24 1979-09-25 Rockwell International Corporation High performance CMOS sense amplifier
KR100213602B1 (ko) 1988-05-13 1999-08-02 가나이 쓰도무 다이나믹형 반도체 기억장치
US5028810A (en) 1989-07-13 1991-07-02 Intel Corporation Four quadrant synapse cell employing single column summing line
JPH0432446A (ja) * 1990-05-25 1992-02-04 Matsushita Graphic Commun Syst Inc 情報通信装置
JP3003188B2 (ja) 1990-09-10 2000-01-24 ソニー株式会社 半導体メモリ及びその製造方法
JPH04345064A (ja) 1991-05-22 1992-12-01 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2717740B2 (ja) 1991-08-30 1998-02-25 三菱電機株式会社 半導体集積回路装置
EP0836194B1 (en) 1992-03-30 2000-05-24 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US5325054A (en) * 1992-07-07 1994-06-28 Texas Instruments Incorporated Method and system for screening reliability of semiconductor circuits
US5306530A (en) * 1992-11-23 1994-04-26 Associated Universities, Inc. Method for producing high quality thin layer films on substrates
JP3488730B2 (ja) 1993-11-05 2004-01-19 株式会社ルネサステクノロジ 半導体集積回路装置
US5455791A (en) 1994-06-01 1995-10-03 Zaleski; Andrzei Method for erasing data in EEPROM devices on SOI substrates and device therefor
JP3003088B2 (ja) * 1994-06-10 2000-01-24 住友イートンノバ株式会社 イオン注入装置
JP3549602B2 (ja) 1995-01-12 2004-08-04 株式会社ルネサステクノロジ 半導体記憶装置
JPH08255846A (ja) 1995-03-17 1996-10-01 Nippondenso Co Ltd 半導体装置及びその製造方法
JP3288554B2 (ja) * 1995-05-29 2002-06-04 株式会社日立製作所 イオン注入装置及びイオン注入方法
JPH0982814A (ja) * 1995-07-10 1997-03-28 Denso Corp 半導体集積回路装置及びその製造方法
JPH0982918A (ja) * 1995-09-19 1997-03-28 Toshiba Corp 半導体記憶装置およびその製造方法
US6787844B2 (en) * 1995-09-29 2004-09-07 Nippon Steel Corporation Semiconductor device including transistor with composite gate structure and transistor with single gate structure, and method for manufacturing the same
JP3265178B2 (ja) * 1996-02-20 2002-03-11 株式会社東芝 半導体記憶装置及びその製造方法
JPH10125064A (ja) 1996-10-14 1998-05-15 Toshiba Corp 記憶装置
US6121661A (en) * 1996-12-11 2000-09-19 International Business Machines Corporation Silicon-on-insulator structure for electrostatic discharge protection and improved heat dissipation
JPH10208484A (ja) 1997-01-29 1998-08-07 Mitsubishi Electric Corp 半導体記憶装置のデータ読出回路及び半導体記憶装置
US5889293A (en) * 1997-04-04 1999-03-30 International Business Machines Corporation Electrical contact to buried SOI structures
JP3699823B2 (ja) 1998-05-19 2005-09-28 株式会社東芝 半導体装置
US6072217A (en) 1998-06-11 2000-06-06 Sun Microsystems, Inc. Tunable threshold SOI device using isolated well structure for back gate
FR2779869B1 (fr) 1998-06-15 2003-05-16 Commissariat Energie Atomique Circuit integre de type soi a capacite de decouplage, et procede de realisation d'un tel circuit
US6826730B2 (en) 1998-12-15 2004-11-30 Texas Instruments Incorporated System and method for controlling current in an integrated circuit
JP3456913B2 (ja) 1998-12-25 2003-10-14 株式会社東芝 半導体装置
KR100618789B1 (ko) 1999-07-30 2006-09-06 삼성전자주식회사 소이 구조의 씨모스와 수직형 바이폴라 트랜지스터를 갖는 바이씨모스
US6372600B1 (en) * 1999-08-30 2002-04-16 Agere Systems Guardian Corp. Etch stops and alignment marks for bonded wafers
US6476462B2 (en) 1999-12-28 2002-11-05 Texas Instruments Incorporated MOS-type semiconductor device and method for making same
US6417697B2 (en) 2000-02-02 2002-07-09 Broadcom Corporation Circuit technique for high speed low power data transfer bus
US6300218B1 (en) 2000-05-08 2001-10-09 International Business Machines Corporation Method for patterning a buried oxide thickness for a separation by implanted oxygen (simox) process
JP2002110990A (ja) * 2000-09-27 2002-04-12 Toshiba Corp 半導体装置およびその製造方法
US6350653B1 (en) 2000-10-12 2002-02-26 International Business Machines Corporation Embedded DRAM on silicon-on-insulator substrate
JP2002164544A (ja) * 2000-11-28 2002-06-07 Sony Corp 半導体装置
US6614190B2 (en) * 2001-01-31 2003-09-02 Hitachi, Ltd. Ion implanter
JP3982218B2 (ja) 2001-02-07 2007-09-26 ソニー株式会社 半導体装置およびその製造方法
JP3884266B2 (ja) 2001-02-19 2007-02-21 株式会社東芝 半導体メモリ装置及びその製造方法
US6611023B1 (en) 2001-05-01 2003-08-26 Advanced Micro Devices, Inc. Field effect transistor with self alligned double gate and method of forming same
US6759282B2 (en) * 2001-06-12 2004-07-06 International Business Machines Corporation Method and structure for buried circuits and devices
US6498057B1 (en) * 2002-03-07 2002-12-24 International Business Machines Corporation Method for implementing SOI transistor source connections using buried dual rail distribution
EP1357603A3 (en) 2002-04-18 2004-01-14 Innovative Silicon SA Semiconductor device
JP3594140B2 (ja) * 2002-06-26 2004-11-24 沖電気工業株式会社 半導体装置の製造方法
US6838723B2 (en) 2002-08-29 2005-01-04 Micron Technology, Inc. Merged MOS-bipolar capacitor memory cell
US6790713B1 (en) * 2002-09-09 2004-09-14 T-Ram, Inc. Method for making an inlayed thyristor-based device
US7710771B2 (en) * 2002-11-20 2010-05-04 The Regents Of The University Of California Method and apparatus for capacitorless double-gate storage
JP2004179506A (ja) * 2002-11-28 2004-06-24 Seiko Epson Corp Ｓｏｉ構造を有する半導体基板及びその製造方法及び半導体装置
US7030436B2 (en) 2002-12-04 2006-04-18 Micron Technology, Inc. Embedded DRAM gain memory cell having MOS transistor body provided with a bi-polar transistor charge injecting means
JP2004303499A (ja) 2003-03-31 2004-10-28 Hitachi High-Technologies Corp イオン注入装置およびイオン注入方法
JP4077381B2 (ja) 2003-08-29 2008-04-16 株式会社東芝 半導体集積回路装置
US6965143B2 (en) 2003-10-10 2005-11-15 Advanced Micro Devices, Inc. Recess channel flash architecture for reduced short channel effect
JP2005158952A (ja) 2003-11-25 2005-06-16 Toshiba Corp 半導体装置及びその製造方法
US7109532B1 (en) 2003-12-23 2006-09-19 Lee Zachary K High Ion/Ioff SOI MOSFET using body voltage control
US20050255666A1 (en) * 2004-05-11 2005-11-17 Miradia Inc. Method and structure for aligning mechanical based device to integrated circuits
US7112997B1 (en) * 2004-05-19 2006-09-26 Altera Corporation Apparatus and methods for multi-gate silicon-on-insulator transistors
JP4795653B2 (ja) 2004-06-15 2011-10-19 ルネサスエレクトロニクス株式会社 半導体記憶装置
US7190616B2 (en) 2004-07-19 2007-03-13 Micron Technology, Inc. In-service reconfigurable DRAM and flash memory device
US7196921B2 (en) 2004-07-19 2007-03-27 Silicon Storage Technology, Inc. High-speed and low-power differential non-volatile content addressable memory cell and array
US7560361B2 (en) 2004-08-12 2009-07-14 International Business Machines Corporation Method of forming gate stack for semiconductor electronic device
KR100663359B1 (ko) 2005-03-31 2007-01-02 삼성전자주식회사 리세스 채널 트랜지스터 구조를 갖는 단일 트랜지스터플로팅 바디 디램 셀 및 그 제조방법
US20060267064A1 (en) 2005-05-31 2006-11-30 Infineon Technologies Ag Semiconductor memory device
US7274618B2 (en) 2005-06-24 2007-09-25 Monolithic System Technology, Inc. Word line driver for DRAM embedded in a logic process
JP4967264B2 (ja) 2005-07-11 2012-07-04 株式会社日立製作所 半導体装置
JP4800700B2 (ja) 2005-08-01 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置およびそれを用いた半導体集積回路
US7314794B2 (en) * 2005-08-08 2008-01-01 International Business Machines Corporation Low-cost high-performance planar back-gate CMOS
JP4413841B2 (ja) 2005-10-03 2010-02-10 株式会社東芝 半導体記憶装置及びその製造方法
JP4822791B2 (ja) 2005-10-04 2011-11-24 ルネサスエレクトロニクス株式会社 半導体記憶装置
US7601271B2 (en) 2005-11-28 2009-10-13 S.O.I.Tec Silicon On Insulator Technologies Process and equipment for bonding by molecular adhesion
JP5054919B2 (ja) 2005-12-20 2012-10-24 ルネサスエレクトロニクス株式会社 半導体集積回路装置
KR100735613B1 (ko) * 2006-01-11 2007-07-04 삼성전자주식회사 이온주입설비의 디스크 어셈블리
US7304903B2 (en) 2006-01-23 2007-12-04 Purdue Research Foundation Sense amplifier circuit
JP4762036B2 (ja) 2006-04-14 2011-08-31 株式会社東芝 半導体装置
EP2015460A1 (en) * 2006-04-24 2009-01-14 Panasonic Corporation Receiving device, electronic device using the same, and receiving method
US7494902B2 (en) * 2006-06-23 2009-02-24 Interuniversitair Microelektronica Centrum Vzw (Imec) Method of fabricating a strained multi-gate transistor
KR100843055B1 (ko) * 2006-08-17 2008-07-01 주식회사 하이닉스반도체 플래쉬 메모리 소자 및 그의 제조방법
US7560344B2 (en) 2006-11-15 2009-07-14 Samsung Electronics Co., Ltd. Semiconductor device having a pair of fins and method of manufacturing the same
JP2008130670A (ja) * 2006-11-17 2008-06-05 Seiko Epson Corp 半導体装置、論理回路および電子機器
JP5057430B2 (ja) * 2006-12-18 2012-10-24 ルネサスエレクトロニクス株式会社 半導体集積回路とその製造方法
JP4869088B2 (ja) 2007-01-22 2012-02-01 株式会社東芝 半導体記憶装置及びその書き込み方法
JP5019436B2 (ja) 2007-02-22 2012-09-05 ルネサスエレクトロニクス株式会社 半導体集積回路
JP5594927B2 (ja) 2007-04-11 2014-09-24 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置
FR2915024A1 (fr) 2007-04-12 2008-10-17 St Microelectronics Crolles 2 Procede de fabrication permettant l'homogeneisation de l'environnement de transistors et dispositif associe
US7729149B2 (en) 2007-05-01 2010-06-01 Suvolta, Inc. Content addressable memory cell including a junction field effect transistor
EP2015362A1 (en) 2007-06-04 2009-01-14 STMicroelectronics (Crolles 2) SAS Semiconductor array and manufacturing method thereof
US7449922B1 (en) 2007-06-15 2008-11-11 Arm Limited Sensing circuitry and method of detecting a change in voltage on at least one input line
US7759714B2 (en) 2007-06-26 2010-07-20 Hitachi, Ltd. Semiconductor device
FR2918823B1 (fr) 2007-07-13 2009-10-16 Ecole Centrale De Lyon Etablis Cellule logique reconfigurable a base de transistors mosfet double grille
FR2919112A1 (fr) * 2007-07-16 2009-01-23 St Microelectronics Crolles 2 Circuit integre comprenant un transistor et un condensateur et procede de fabrication
JP5035345B2 (ja) 2007-08-30 2012-09-26 富士通セミコンダクター株式会社 イオン注入装置、基板クランプ機構、及びイオン注入方法
KR100884344B1 (ko) 2007-10-10 2009-02-18 주식회사 하이닉스반도체 비대칭 소스/드레인 접합을 갖는 불휘발성 메모리소자 및그 제조방법
JP5222520B2 (ja) * 2007-10-11 2013-06-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20090101940A1 (en) 2007-10-19 2009-04-23 Barrows Corey K Dual gate fet structures for flexible gate array design methodologies
DE102007052097B4 (de) * 2007-10-31 2010-10-28 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines SOI-Bauelements mit einer Substratdiode
FR2925223B1 (fr) 2007-12-18 2010-02-19 Soitec Silicon On Insulator Procede d'assemblage avec marques enterrees
US7593265B2 (en) 2007-12-28 2009-09-22 Sandisk Corporation Low noise sense amplifier array and method for nonvolatile memory
US8148242B2 (en) 2008-02-20 2012-04-03 Soitec Oxidation after oxide dissolution
JP6053250B2 (ja) 2008-06-12 2016-12-27 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
US8384156B2 (en) 2008-06-13 2013-02-26 Yale University Complementary metal oxide semiconductor devices
US8012814B2 (en) * 2008-08-08 2011-09-06 International Business Machines Corporation Method of forming a high performance fet and a high voltage fet on a SOI substrate
US8120110B2 (en) * 2008-08-08 2012-02-21 International Business Machines Corporation Semiconductor structure including a high performance FET and a high voltage FET on a SOI substrate
KR101623958B1 (ko) 2008-10-01 2016-05-25 삼성전자주식회사 인버터 및 그의 동작방법과 인버터를 포함하는 논리회로
KR101522400B1 (ko) 2008-11-10 2015-05-21 삼성전자주식회사 인버터 및 그를 포함하는 논리소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04225276A (ja) * 1990-12-26 1992-08-14 Sony Corp 半導体メモリ装置
JPH04280469A (ja) * 1991-03-07 1992-10-06 Mitsubishi Electric Corp 半導体装置
JPH09232537A (ja) * 1996-02-27 1997-09-05 Fujitsu Ltd 半導体装置及びその製造方法
JP2011146685A (ja) * 2010-01-14 2011-07-28 Soi Tec Silicon On Insulator Technologies 縦型バイポーラインジェクタを有するｄｒａｍメモリセル

Also Published As

Publication number Publication date
KR101277328B1 (ko) 2013-06-20
US9490264B2 (en) 2016-11-08
TWI455270B (zh) 2014-10-01
TW201135894A (en) 2011-10-16
JP5543383B2 (ja) 2014-07-09
EP2355143A1 (en) 2011-08-10
SG173270A1 (en) 2011-08-29
FR2955200A1 (fr) 2011-07-15
FR2955200B1 (fr) 2012-07-20
US20110169090A1 (en) 2011-07-14
KR20110083540A (ko) 2011-07-20
CN102184927B (zh) 2014-11-05
CN102184927A (zh) 2011-09-14

Similar Documents

Publication Publication Date Title
US9305926B2 (en) Semiconductor device
JP7273183B2 (ja) ３次元メモリデバイスを形成するための方法
US9373715B2 (en) Semiconductor devices including vertical memory cells and methods of forming same
JP5102767B2 (ja) サイド・ゲート及びトップ・ゲート読み出しトランジスタを有するデュアル・ポート型ゲインセル
JP4074451B2 (ja) 半導体装置の製造方法
US8263460B2 (en) Method for manufacturing semiconductor device with buried gates
CN102184926B (zh) 沟道穿过埋入介电层的存储单元
JP5543383B2 (ja) 埋め込み絶縁層を貫いて半導体層間に接触を有するデバイス、およびこのデバイスの製造プロセス
KR20110099502A (ko) 반도체 소자 및 그 제조 방법
JP2011129566A (ja) 半導体装置の製造方法
TW201017814A (en) Semiconductor device and method of manufacturing the same
US8492833B2 (en) Semiconductor device having a buried gate
US9171848B2 (en) Deep trench MIM capacitor and moat isolation with epitaxial semiconductor wafer scheme
CN114334969A (zh) 半导体结构及半导体结构的制作方法
JPS61108163A (ja) 半導体記憶装置の製造方法
CN106206444A (zh) 半导体结构的形成方法
TWI803217B (zh) 具有減少洩漏的字元線的記憶體元件
WO2022033164A1 (zh) 半导体结构及半导体结构的制造方法
US20160197087A1 (en) Mask read-only memory device and fabrication method thereof
JP2010232361A (ja) 半導体記憶装置
TW202404027A (zh) 半導體裝置及其製造方法
TW202145530A (zh) 三維記憶體元件及其製作方法
CN103972172B (zh) 一种二极管选择元件阵列结构及制造方法
CN116666385A (zh) 半导体器件及其制造方法
CN114334968A (zh) 半导体结构及半导体结构的制作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130405

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140218

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140408

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140508

R150 Certificate of patent or registration of utility model

Ref document number: 5543383

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250