JPH04225276A - 半導体メモリ装置 - Google Patents
半導体メモリ装置Info
- Publication number
- JPH04225276A JPH04225276A JP2414488A JP41448890A JPH04225276A JP H04225276 A JPH04225276 A JP H04225276A JP 2414488 A JP2414488 A JP 2414488A JP 41448890 A JP41448890 A JP 41448890A JP H04225276 A JPH04225276 A JP H04225276A
- Authority
- JP
- Japan
- Prior art keywords
- bit line
- insulating layer
- memory device
- semiconductor memory
- memory cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 34
- 239000004020 conductor Substances 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 abstract description 28
- 238000000034 method Methods 0.000 abstract description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 23
- 229910052710 silicon Inorganic materials 0.000 abstract description 23
- 239000010703 silicon Substances 0.000 abstract description 23
- 239000000758 substrate Substances 0.000 abstract description 20
- 230000015572 biosynthetic process Effects 0.000 abstract description 9
- 238000005498 polishing Methods 0.000 abstract description 5
- 239000012212 insulator Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 55
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 238000003860 storage Methods 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 10
- 229910052681 coesite Inorganic materials 0.000 description 8
- 229910052906 cristobalite Inorganic materials 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 8
- 235000012239 silicon dioxide Nutrition 0.000 description 8
- 229910052682 stishovite Inorganic materials 0.000 description 8
- 229910052905 tridymite Inorganic materials 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000010354 integration Effects 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Landscapes
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、例えばシリコン基板上
の素子形成領域にメモリセルが形成された例えばＤＲＡ
Ｍ（ダイナミックＲＡＭ）等の半導体メモリ装置に関す
る。
の素子形成領域にメモリセルが形成された例えばＤＲＡ
Ｍ（ダイナミックＲＡＭ）等の半導体メモリ装置に関す
る。
【０００２】
【従来の技術】近時、ＤＲＡＭ等の半導体メモリ装置の
高集積化に伴ない、その容量確保のため、情報を記憶す
るキャパシタの構造を積層型（スタック型）としたスタ
ックトキャパシタが使用され始めている。また、セル面
積の縮小化並びにメモリ装置自体の集積化において効率
の良いオープンビット線方式のセル配置が注目されてき
ている。
高集積化に伴ない、その容量確保のため、情報を記憶す
るキャパシタの構造を積層型（スタック型）としたスタ
ックトキャパシタが使用され始めている。また、セル面
積の縮小化並びにメモリ装置自体の集積化において効率
の良いオープンビット線方式のセル配置が注目されてき
ている。
【０００３】従来のオープンビット線構造による積層容
量型の半導体メモリ装置は、図１２に示すように、フィ
ールド絶縁層４１が形成されたシリコン基板４２の表面
に臨んでスイッチング素子Ｔｒの不純物拡散領域が形成
されており、その不純物拡散領域のうちの一方のソース
・ドレイン領域４３ａには、コンタクトホール４４を介
して例えばＡｌ配線層からなるビット線４５が接続され
、他方のソース・ドレイン領域４３ｂには、スタックト
キャパシタＣのキャパシタ下部電極４６が接続されてい
る。
量型の半導体メモリ装置は、図１２に示すように、フィ
ールド絶縁層４１が形成されたシリコン基板４２の表面
に臨んでスイッチング素子Ｔｒの不純物拡散領域が形成
されており、その不純物拡散領域のうちの一方のソース
・ドレイン領域４３ａには、コンタクトホール４４を介
して例えばＡｌ配線層からなるビット線４５が接続され
、他方のソース・ドレイン領域４３ｂには、スタックト
キャパシタＣのキャパシタ下部電極４６が接続されてい
る。
【０００４】キャパシタ下部電極４６は、第２層目の多
結晶シリコン層をパターニングして形成されており、第
１層目の多結晶シリコン層である上記スイッチング素子
Ｔｒの各ゲート電極（ワード線）４７の上部にまで層間
絶縁層４８を介して形成されている。このキャパシタ下
部電極４６は、その上部に共通電極とされたキャパシタ
上部電極４９が誘導体膜５０を介して有しており、これ
らキャパシタ上記電極４９、誘電体膜５０及びキャパシ
タ下部電極４６の積層構造によりスタックトキャパシタ
Ｃが構成されている。ここで、シリコン基板４２上に形
成されたスイッチング素子Ｔｒとスタックトキャパシタ
Ｃとで１つのメモリセルＭＣが構成される。
結晶シリコン層をパターニングして形成されており、第
１層目の多結晶シリコン層である上記スイッチング素子
Ｔｒの各ゲート電極（ワード線）４７の上部にまで層間
絶縁層４８を介して形成されている。このキャパシタ下
部電極４６は、その上部に共通電極とされたキャパシタ
上部電極４９が誘導体膜５０を介して有しており、これ
らキャパシタ上記電極４９、誘電体膜５０及びキャパシ
タ下部電極４６の積層構造によりスタックトキャパシタ
Ｃが構成されている。ここで、シリコン基板４２上に形
成されたスイッチング素子Ｔｒとスタックトキャパシタ
Ｃとで１つのメモリセルＭＣが構成される。
【０００５】そして、この半導体メモリ装置は、そのス
タックトキャパシタＣに必要な電荷の蓄積等が行なわれ
、上記スイッチング素子Ｔｒに制御されながらビット線
４５を介しての読出しや書込み等が行なわれる。尚、５
１はワード線４７の低抵抗化を図るシャント用（裏打ち
用）のメタル配線であり、５２はＳｉＯ２等からなる層
間絶縁膜である。
タックトキャパシタＣに必要な電荷の蓄積等が行なわれ
、上記スイッチング素子Ｔｒに制御されながらビット線
４５を介しての読出しや書込み等が行なわれる。尚、５
１はワード線４７の低抵抗化を図るシャント用（裏打ち
用）のメタル配線であり、５２はＳｉＯ２等からなる層
間絶縁膜である。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
半導体メモリ装置においては、集積化の進度に伴って、
以下のような問題が生じる。
半導体メモリ装置においては、集積化の進度に伴って、
以下のような問題が生じる。
【０００７】即ち、上層のビット線４５とソース・ドレ
イン領域４３ａとのコンタクトをとる必要から、スタッ
クトキャパシタＣを構成するキャパシタ下部電極４６及
びキャパシタ上部電極４９を、ビット線４５とシリコン
基板４２間のコンタクト部分を避けて形成する必要があ
る。このため、メモリセルＭＣ内のキャパシタ占有部分
が圧迫され、セル容量の十分なる確保が困難になるとい
う不都合がある。
イン領域４３ａとのコンタクトをとる必要から、スタッ
クトキャパシタＣを構成するキャパシタ下部電極４６及
びキャパシタ上部電極４９を、ビット線４５とシリコン
基板４２間のコンタクト部分を避けて形成する必要があ
る。このため、メモリセルＭＣ内のキャパシタ占有部分
が圧迫され、セル容量の十分なる確保が困難になるとい
う不都合がある。
【０００８】また、ビット線４５がキャパシタ上部電極
４９とメタル配線５１間に挟まれたかたちで存在してい
るため、ビット線４５の充放電時にビット線４５からキ
ャパシタ上部電極４９やワード線４７に干渉を及ぼし、
これが干渉雑音として現われると共に、ワード線４７に
印加する電圧を高レベルにした時においても、ビット線
４５に干渉雑音がのるという問題がある。これら干渉雑
音は、ビット線４５に絡んで発生し、データを劣化させ
るという不都合を引起し、特に、今回対象としているオ
ープンビット線構造を用いた場合において顕著である。
４９とメタル配線５１間に挟まれたかたちで存在してい
るため、ビット線４５の充放電時にビット線４５からキ
ャパシタ上部電極４９やワード線４７に干渉を及ぼし、
これが干渉雑音として現われると共に、ワード線４７に
印加する電圧を高レベルにした時においても、ビット線
４５に干渉雑音がのるという問題がある。これら干渉雑
音は、ビット線４５に絡んで発生し、データを劣化させ
るという不都合を引起し、特に、今回対象としているオ
ープンビット線構造を用いた場合において顕著である。
【０００９】また、従来における半導体メモリ装置の場
合、シリコン基板４２上に配線を幾層も積み重ねるため
、シャント用メタル配線５１とシリコン基板４２間の距
離ｍが増大化する。一般に、シャント用メタル配線５１
は、周辺回路との結線等にも使用されるが、上記の如く
メタル配線５１とシリコン基板４２間の距離ｍが増大す
ると、周辺回路におけるメタル配線５１とシリコン基板
４２間の低抵抗なコンタクト形成が困難になり、メタル
配線５１の段差被覆性が悪くなる。
合、シリコン基板４２上に配線を幾層も積み重ねるため
、シャント用メタル配線５１とシリコン基板４２間の距
離ｍが増大化する。一般に、シャント用メタル配線５１
は、周辺回路との結線等にも使用されるが、上記の如く
メタル配線５１とシリコン基板４２間の距離ｍが増大す
ると、周辺回路におけるメタル配線５１とシリコン基板
４２間の低抵抗なコンタクト形成が困難になり、メタル
配線５１の段差被覆性が悪くなる。
【００１０】本発明は、このような課題に鑑み成された
もので、その目的とするところは、例えば、オープンビ
ット線構造においてスタックトキャパシタの大容量化が
図れると共に、各配線間の干渉雑音の抑圧が図れ、メモ
リ装置自体の高集積化を促進することができる半導体メ
モリ装置を提供することにある。
もので、その目的とするところは、例えば、オープンビ
ット線構造においてスタックトキャパシタの大容量化が
図れると共に、各配線間の干渉雑音の抑圧が図れ、メモ
リ装置自体の高集積化を促進することができる半導体メ
モリ装置を提供することにある。
【００１１】
【課題を解決するための手段】本発明は、基体１５上の
半導体層１にメモリセルＭＣ１ 及びＭＣ２ が形成さ
れてなる半導体メモリ装置Ａにおいて、上記半導体層１
の下部に、メモリセルＭＣ１ 及びＭＣ２と電気的に接
続されるビット線２を有すると共に、各ビット線２間に
絶縁層１０を介してビット線シールド用導電体１２を有
し、このビット線シールド用導電体１２に、ビット線シ
ールド用電源を上記基体１５の裏面から供給して構成す
る。
半導体層１にメモリセルＭＣ１ 及びＭＣ２ が形成さ
れてなる半導体メモリ装置Ａにおいて、上記半導体層１
の下部に、メモリセルＭＣ１ 及びＭＣ２と電気的に接
続されるビット線２を有すると共に、各ビット線２間に
絶縁層１０を介してビット線シールド用導電体１２を有
し、このビット線シールド用導電体１２に、ビット線シ
ールド用電源を上記基体１５の裏面から供給して構成す
る。
【００１２】
【作用】上述の本発明の構成によれば、ビット線２をス
イッチング素子Ｔｒ１ 及びＴｒ２ が形成される半導
体層１の下部に形成するようにしたので、メモリセルＭ
Ｃ１ 及びＭＣ２ のワード線４ａ及び４ｂとビット線
用のコンタクト部分３との短絡のおそれがなくなり、こ
れに伴ない、両者間の合せ余裕が不要となり、その分だ
けメモリセルＭＣ１ 及びＭＣ２ の面積を縮小化でき
る。
イッチング素子Ｔｒ１ 及びＴｒ２ が形成される半導
体層１の下部に形成するようにしたので、メモリセルＭ
Ｃ１ 及びＭＣ２ のワード線４ａ及び４ｂとビット線
用のコンタクト部分３との短絡のおそれがなくなり、こ
れに伴ない、両者間の合せ余裕が不要となり、その分だ
けメモリセルＭＣ１ 及びＭＣ２ の面積を縮小化でき
る。
【００１３】また、スタックトキャパシタＣ１ 及びＣ
２ の形成に際して、ビット線用のコンタクト部分３を
回避する必要がないため、メモリセルＭＣ１ 及びＭＣ
２ 内におけるスタックトキャパシタＣ１ 及びＣ２
の占有部分を大きくしてセル容量を大きくすることがで
き、メモリセルＭＣ１ 及びＭＣ２ の面積を縮小化し
ても、所定のセル容量を確保することができる。
２ の形成に際して、ビット線用のコンタクト部分３を
回避する必要がないため、メモリセルＭＣ１ 及びＭＣ
２ 内におけるスタックトキャパシタＣ１ 及びＣ２
の占有部分を大きくしてセル容量を大きくすることがで
き、メモリセルＭＣ１ 及びＭＣ２ の面積を縮小化し
ても、所定のセル容量を確保することができる。
【００１４】また、メモリセルＭＣ１ 及びＭＣ２ の
上部にビット線２が形成されないため、ビット線２及び
ビット線２とメタル配線３２間に形成される層間絶縁層
の厚み分だけ、メモリセルＭＣ１ 及びＭＣ２ 側のメ
タル配線３２とシリコン基板１５との離間距離Ｄが小さ
くなる。 その結果、メタル配線３２の周辺回路への結線における
低抵抗化を促進させることができると共に、メタル配線
３２の段差被覆性が良好となる。
上部にビット線２が形成されないため、ビット線２及び
ビット線２とメタル配線３２間に形成される層間絶縁層
の厚み分だけ、メモリセルＭＣ１ 及びＭＣ２ 側のメ
タル配線３２とシリコン基板１５との離間距離Ｄが小さ
くなる。 その結果、メタル配線３２の周辺回路への結線における
低抵抗化を促進させることができると共に、メタル配線
３２の段差被覆性が良好となる。
【００１５】また、ビット線２とワード線４ａ、４ｂ間
の距離を増大化させても、メモリセルＭＣ１ 及びＭＣ
２ 上部のステップカバレージ等には影響がないため、
上記増大化が達成でき、しかも、メモリセルＭＣ１及び
ＭＣ２ 上部にビット線２が存在しないことから、ビッ
ト線２からワード線４ａ、４ｂやスタックトキャパシタ
Ｃ１ 、Ｃ２ に及ぼす干渉雑音及びワード線４ａ、４
ｂの電位状態によるビット線２の干渉雑音並びに寄生容
量が低減化される。
の距離を増大化させても、メモリセルＭＣ１ 及びＭＣ
２ 上部のステップカバレージ等には影響がないため、
上記増大化が達成でき、しかも、メモリセルＭＣ１及び
ＭＣ２ 上部にビット線２が存在しないことから、ビッ
ト線２からワード線４ａ、４ｂやスタックトキャパシタ
Ｃ１ 、Ｃ２ に及ぼす干渉雑音及びワード線４ａ、４
ｂの電位状態によるビット線２の干渉雑音並びに寄生容
量が低減化される。
【００１６】また、各ビット線２間にビット線シールド
用の導電体１２を介在させるようにしたので、ビット線
２間の干渉雑音を抑圧でき、データの劣化の防止が可能
となる。
用の導電体１２を介在させるようにしたので、ビット線
２間の干渉雑音を抑圧でき、データの劣化の防止が可能
となる。
【００１７】
【実施例】以下、図１〜図１１を参照しながら本発明の
実施例を説明する。
実施例を説明する。
【００１８】図１は、本実施例に係る半導体メモリ装置
Ａ、特にＤＲＡＭの要部を示す平面図、図２は、図１に
おけるＡ−Ａ線上の断面図、図３は、図１におけるＢ−
Ｂ線上の断面図である。
Ａ、特にＤＲＡＭの要部を示す平面図、図２は、図１に
おけるＡ−Ａ線上の断面図、図３は、図１におけるＢ−
Ｂ線上の断面図である。
【００１９】このメモリ装置Ａは、図１に示すように、
ＳｉＯ２等からなる絶縁層に囲まれた素子形成領域１の
中央部分において、横方向に延びるビット線（破線で示
す）２とのコンタクト部分３を対称として左右に、上下
方向に延びる２本のワード線４ａ及び４ｂが形成されて
なり、図２に示すように、一方のワード線４ａと、コン
タクト部分３におけるＮ型のソース・ドレイン領域５ｃ
及び図面上、ワード線４ａ右側のＮ型のソース・ドレイ
ン領域５ａとで構成されたスイッチング素子Ｔｒ１ 上
に絶縁層６を介して蓄積ノードとなる多結晶シリコン層
による１つの電極（以下、単に蓄積ノード電極と記す）
７ａが形成され、この蓄積ノード電極７ａと上記ソース
・ドレイン領域５ａとが電気的に接続されている。また
、他方のワード線４ｂと、コンタクト部分３におけるソ
ース・ドレイン領域５ｃ及び図面上、ワード線４ｂ左側
のＮ型のソース・ドレイン領域５ｂとで構成されたスイ
ッチング素子Ｔｒ２ 上に絶縁層６を介して蓄積ノード
電極７ｂが形成され、この蓄積ノード電極７ｂと上記ソ
ース・ドレイン領域５ｂとが電気的に接続されている。
ＳｉＯ２等からなる絶縁層に囲まれた素子形成領域１の
中央部分において、横方向に延びるビット線（破線で示
す）２とのコンタクト部分３を対称として左右に、上下
方向に延びる２本のワード線４ａ及び４ｂが形成されて
なり、図２に示すように、一方のワード線４ａと、コン
タクト部分３におけるＮ型のソース・ドレイン領域５ｃ
及び図面上、ワード線４ａ右側のＮ型のソース・ドレイ
ン領域５ａとで構成されたスイッチング素子Ｔｒ１ 上
に絶縁層６を介して蓄積ノードとなる多結晶シリコン層
による１つの電極（以下、単に蓄積ノード電極と記す）
７ａが形成され、この蓄積ノード電極７ａと上記ソース
・ドレイン領域５ａとが電気的に接続されている。また
、他方のワード線４ｂと、コンタクト部分３におけるソ
ース・ドレイン領域５ｃ及び図面上、ワード線４ｂ左側
のＮ型のソース・ドレイン領域５ｂとで構成されたスイ
ッチング素子Ｔｒ２ 上に絶縁層６を介して蓄積ノード
電極７ｂが形成され、この蓄積ノード電極７ｂと上記ソ
ース・ドレイン領域５ｂとが電気的に接続されている。
【００２０】また、蓄積ノード電極７ａ及び７ｂを含む
上面には、ＳｉＯ２やＳｉＮ 等の薄膜の誘電体膜８を
介して多結晶シリコン層による共通電極のセルプレート
電極９が形成され、これらセルプレート電極９、誘電体
膜８及び蓄積ノード電極７ａ、７ｂとで、夫々スタック
トキャパシタＣ１ 及びＣ２ が構成されている。
上面には、ＳｉＯ２やＳｉＮ 等の薄膜の誘電体膜８を
介して多結晶シリコン層による共通電極のセルプレート
電極９が形成され、これらセルプレート電極９、誘電体
膜８及び蓄積ノード電極７ａ、７ｂとで、夫々スタック
トキャパシタＣ１ 及びＣ２ が構成されている。
【００２１】そして、これらスイッチング素子Ｔｒ１
、Ｔｒ２ 及びスタックトキャパシタＣ１ 、Ｃ２ で
夫々２つのメモリセルＭＣ１ 、ＭＣ２ が構成され、
このメモリセルＭＣ１ 並びにＭＣ２ が、図１に示す
ように、ワード線４ａ、４ｂとビット線２の交差点のす
べてに形成されて所謂オープンビット線方式の配列とな
っている。
、Ｔｒ２ 及びスタックトキャパシタＣ１ 、Ｃ２ で
夫々２つのメモリセルＭＣ１ 、ＭＣ２ が構成され、
このメモリセルＭＣ１ 並びにＭＣ２ が、図１に示す
ように、ワード線４ａ、４ｂとビット線２の交差点のす
べてに形成されて所謂オープンビット線方式の配列とな
っている。
【００２２】しかして、本例においては、図２に示すよ
うに、素子形成領域１下に絶縁層１０を介してビット線
２が形成され、このビット線２と素子形成領域１内のソ
ース・ドレイン領域５ｃとが例えばｐｏｌｙ ｐｌｕ
ｇ技術による多結晶シリコン層１１により電気的に接続
されて、ビット線２用のコンタクト部分３が素子形成領
域１直下に形成されたかたちとなっている。また、図３
に示すように、各ビット線２間には、夫々絶縁層１０を
介して多結晶シリコン層によるシールド電極１２がビッ
ト線２に沿って形成されている。このシールド電極１２
は、上記絶縁層１０下に形成された多結晶シリコン層１
３と該多結晶シリコン層１３から夫々ビット線２間の絶
縁層１０に向って上方に突出する帯状の電極部１４とか
ら成る。そして、このシールド電極１２は、多結晶シリ
コン層１３直下のシリコン基板１５の裏面から供給され
る電位Ｖｃｃ又はＶｓｓによって電気的に固定される。
うに、素子形成領域１下に絶縁層１０を介してビット線
２が形成され、このビット線２と素子形成領域１内のソ
ース・ドレイン領域５ｃとが例えばｐｏｌｙ ｐｌｕ
ｇ技術による多結晶シリコン層１１により電気的に接続
されて、ビット線２用のコンタクト部分３が素子形成領
域１直下に形成されたかたちとなっている。また、図３
に示すように、各ビット線２間には、夫々絶縁層１０を
介して多結晶シリコン層によるシールド電極１２がビッ
ト線２に沿って形成されている。このシールド電極１２
は、上記絶縁層１０下に形成された多結晶シリコン層１
３と該多結晶シリコン層１３から夫々ビット線２間の絶
縁層１０に向って上方に突出する帯状の電極部１４とか
ら成る。そして、このシールド電極１２は、多結晶シリ
コン層１３直下のシリコン基板１５の裏面から供給され
る電位Ｖｃｃ又はＶｓｓによって電気的に固定される。
【００２３】次に、本例に係る半導体メモリ装置Ａの製
造方法を図４〜図１１に基いて説明する。尚、図１及び
図２と対応するものについては同符号を記す。
造方法を図４〜図１１に基いて説明する。尚、図１及び
図２と対応するものについては同符号を記す。
【００２４】ここで、図４〜図７で示す工程経過図は、
図３と同じ方向の断面を対象にして示すもので、図８〜
図１１で示す工程経過図は、図２と同じ方向の断面を対
象にして示すものであり、この製造方法の説明では、図
４〜図７並びに図８〜図１１を夫々並行して参照しなが
ら説明する。
図３と同じ方向の断面を対象にして示すもので、図８〜
図１１で示す工程経過図は、図２と同じ方向の断面を対
象にして示すものであり、この製造方法の説明では、図
４〜図７並びに図８〜図１１を夫々並行して参照しなが
ら説明する。
【００２５】まず、図４Ａ及び図８Ａに示すように、シ
リコン基板２１上の所定箇所、本例では素子分離領域と
なる部分のシリコン表面を例えば２０００Å程度選択的
にエッチング除去して凹部２２を形成したのち、全面に
熱酸化を施して全面に熱酸化膜（図面上、シリコン表面
から破線までの厚みに相当する）２３を形成する。その
後、例えばＣＶＤ法により、ＳｉＯ２からなる絶縁層２
４を形成する。以下、上記熱酸化膜２３と絶縁層２４を
含めて単に絶縁層１０と記す。
リコン基板２１上の所定箇所、本例では素子分離領域と
なる部分のシリコン表面を例えば２０００Å程度選択的
にエッチング除去して凹部２２を形成したのち、全面に
熱酸化を施して全面に熱酸化膜（図面上、シリコン表面
から破線までの厚みに相当する）２３を形成する。その
後、例えばＣＶＤ法により、ＳｉＯ２からなる絶縁層２
４を形成する。以下、上記熱酸化膜２３と絶縁層２４を
含めて単に絶縁層１０と記す。
【００２６】次に、図４Ｂ及び図８Ｂに示すように、シ
リコン基板２１上の素子形成領域１となる部分の各中央
部分に上記絶縁層１０を貫通する開口２５を夫々１つず
つ設ける。その後、これら開口２５を埋めるように全面
に多結晶シリコン層１１をＣＶＤ法等により形成したの
ち、エッチバックして、各開口２５内に多結晶シリコン
層１１を埋め込む（ｐｏｌｙ ｐｌｕｇ技術）。その
後、全面にビット線用のタングステン（Ｗ）ポリサイド
層２とＳｉＯ２からなる絶縁層２６を順次積層したのち
、同一マスクにてカットし、各開口２５内に埋め込まれ
た多結晶シリコン層１１上にタングステン（Ｗ）ポリサ
イド層２と絶縁層２６を残す。このとき、タングステン
（Ｗ）ポリサイド層２がビット線２となる。
リコン基板２１上の素子形成領域１となる部分の各中央
部分に上記絶縁層１０を貫通する開口２５を夫々１つず
つ設ける。その後、これら開口２５を埋めるように全面
に多結晶シリコン層１１をＣＶＤ法等により形成したの
ち、エッチバックして、各開口２５内に多結晶シリコン
層１１を埋め込む（ｐｏｌｙ ｐｌｕｇ技術）。その
後、全面にビット線用のタングステン（Ｗ）ポリサイド
層２とＳｉＯ２からなる絶縁層２６を順次積層したのち
、同一マスクにてカットし、各開口２５内に埋め込まれ
た多結晶シリコン層１１上にタングステン（Ｗ）ポリサ
イド層２と絶縁層２６を残す。このとき、タングステン
（Ｗ）ポリサイド層２がビット線２となる。
【００２７】次に、図４Ｃに示すように、全面にＳｉＯ
２膜を形成したのち、エッチバックして、ビット線２の
側壁にＳｉＯ２膜２７を形成する。即ち、サイドウォー
ル２７を形成する。このとき、絶縁層１０の上面に凹部
２８が形成できるように、オーバーエッチぎみに上記エ
ッチバックを行なう。
２膜を形成したのち、エッチバックして、ビット線２の
側壁にＳｉＯ２膜２７を形成する。即ち、サイドウォー
ル２７を形成する。このとき、絶縁層１０の上面に凹部
２８が形成できるように、オーバーエッチぎみに上記エ
ッチバックを行なう。
【００２８】次に、図５Ａ及び図９Ａに示すように、全
面に多結晶シリコン層１３を堆積したのち、該多結晶シ
リコン層１３の表面を既知の平坦化技術（例えばポリッ
シング等）により平坦化する。この多結晶シリコン層１
３は、ビット線２のサイドオォール２７間にも堆積され
、図３で示すビット線２間の干渉雑音を抑圧するシール
ド電極１２を構成する。
面に多結晶シリコン層１３を堆積したのち、該多結晶シ
リコン層１３の表面を既知の平坦化技術（例えばポリッ
シング等）により平坦化する。この多結晶シリコン層１
３は、ビット線２のサイドオォール２７間にも堆積され
、図３で示すビット線２間の干渉雑音を抑圧するシール
ド電極１２を構成する。
【００２９】次に、図５Ｂ及び図９Ｂに示すように、平
坦化された多結晶シリコン層１３の端面に別のシリコン
基板１５を貼り合せたのち、他方のシリコン基板２１の
裏面から選択研磨を行なう。この選択研磨は、絶縁層１
０が露出するまで行なう。この選択研磨によって、絶縁
層１０で囲まれた島状のシリコン薄層、即ち素子形成領
域１が形成されると共に、該絶縁層１０による素子分離
領域２８が形成される。
坦化された多結晶シリコン層１３の端面に別のシリコン
基板１５を貼り合せたのち、他方のシリコン基板２１の
裏面から選択研磨を行なう。この選択研磨は、絶縁層１
０が露出するまで行なう。この選択研磨によって、絶縁
層１０で囲まれた島状のシリコン薄層、即ち素子形成領
域１が形成されると共に、該絶縁層１０による素子分離
領域２８が形成される。
【００３０】次に、図６Ａ及び図１０Ａに示すように、
全面に熱酸化を施して、素子形成領域１の表面に薄い熱
酸化膜、即ちゲート絶縁膜２９を形成したのち、多結晶
シリコン層によるワード線４ａ及び４ｂをパターニング
により形成する。その後、ワード線４ａ及び４ｂをマス
クとして例えばＮ型の不純物をイオン注入して素子形成
領域１に夫々３つのソース・ドレイン領域５ａ、５ｂ及
び５ｃを形成する。この時点でスイッチング素子Ｔｒ１
及びＴｒ２ が形成される。
全面に熱酸化を施して、素子形成領域１の表面に薄い熱
酸化膜、即ちゲート絶縁膜２９を形成したのち、多結晶
シリコン層によるワード線４ａ及び４ｂをパターニング
により形成する。その後、ワード線４ａ及び４ｂをマス
クとして例えばＮ型の不純物をイオン注入して素子形成
領域１に夫々３つのソース・ドレイン領域５ａ、５ｂ及
び５ｃを形成する。この時点でスイッチング素子Ｔｒ１
及びＴｒ２ が形成される。
【００３１】次に、図６Ｂ及び図１０Ｂに示すように、
全面にＳｉＯ２等からなる絶縁層６を形成したのち、ソ
ース・ドレイン領域５ａ及び５ｂに対応する箇所に該絶
縁層６を貫通する開口３０を形成する。その後、２層目
の多結晶シリコン層を全面に形成したのち、パターニン
グして、蓄積ノード電極７ａ及び７ｂを形成する。この
とき、蓄積ノード電極７ａ及び７ｂは、その間の距離ｄ
がビット線２のコンタクト部分３の開口幅Ｗとほぼ同じ
か、やや広い程度にまで比較的広く形成される。
全面にＳｉＯ２等からなる絶縁層６を形成したのち、ソ
ース・ドレイン領域５ａ及び５ｂに対応する箇所に該絶
縁層６を貫通する開口３０を形成する。その後、２層目
の多結晶シリコン層を全面に形成したのち、パターニン
グして、蓄積ノード電極７ａ及び７ｂを形成する。この
とき、蓄積ノード電極７ａ及び７ｂは、その間の距離ｄ
がビット線２のコンタクト部分３の開口幅Ｗとほぼ同じ
か、やや広い程度にまで比較的広く形成される。
【００３２】次に、図７及び図１１に示すように、蓄積
ノード電極７ａ及び７ｂを含む全面に薄膜の誘電体膜８
を例えば減圧ＣＶＤ法等により形成したのち、該誘電体
膜８上に多結晶シリコン層からなる共通電極のセルプレ
ート電極９を形成する。
ノード電極７ａ及び７ｂを含む全面に薄膜の誘電体膜８
を例えば減圧ＣＶＤ法等により形成したのち、該誘電体
膜８上に多結晶シリコン層からなる共通電極のセルプレ
ート電極９を形成する。
【００３３】そして、図２及び図３に示すように、全面
にＳｉＯ２等からなる層間膜３１を形成したのち、ワー
ド線４ａ及び４ｂの低抵抗化を図るためのシャント用の
メタル配線３２をパターニングにより形成して本例に係
る半導体メモリ装置Ａを得る。尚、これら図２及び図３
では、上記図７及び図１１における絶縁膜１０、２６及
び２７を一括して絶縁膜１０として表示した。
にＳｉＯ２等からなる層間膜３１を形成したのち、ワー
ド線４ａ及び４ｂの低抵抗化を図るためのシャント用の
メタル配線３２をパターニングにより形成して本例に係
る半導体メモリ装置Ａを得る。尚、これら図２及び図３
では、上記図７及び図１１における絶縁膜１０、２６及
び２７を一括して絶縁膜１０として表示した。
【００３４】上述の如く、本例によれば、ビット線２を
素子形成領域１に形成するようにしたので、ビット線用
のコンタクト部分３とワード線４ａ及び４ｂとの短絡の
おそれがなくなる。これにより、両者間の合せ余裕が不
要となり、その分だけメモリセルＭＣ１ 及びＭＣ２
の面積を縮小化できる。
素子形成領域１に形成するようにしたので、ビット線用
のコンタクト部分３とワード線４ａ及び４ｂとの短絡の
おそれがなくなる。これにより、両者間の合せ余裕が不
要となり、その分だけメモリセルＭＣ１ 及びＭＣ２
の面積を縮小化できる。
【００３５】また、スタックトキャパシタＣ１ 及びＣ
２ の形成に際して、ビット線用のコンタクト部分３を
回避する必要がないため、メモリセルＭＣ１ 及びＭＣ
２ 内における各スタックトキャパシタＣ１ 及びＣ２
の占有部分を大きくでき、それに伴ないセル容量を大
きくすることができ、メモリセルＭＣ１ 及びＭＣ２
の面積を縮小化しても、所定のセル容量を確保すること
ができる。
２ の形成に際して、ビット線用のコンタクト部分３を
回避する必要がないため、メモリセルＭＣ１ 及びＭＣ
２ 内における各スタックトキャパシタＣ１ 及びＣ２
の占有部分を大きくでき、それに伴ないセル容量を大
きくすることができ、メモリセルＭＣ１ 及びＭＣ２
の面積を縮小化しても、所定のセル容量を確保すること
ができる。
【００３６】また、メモリセルＭＣ１ 及びＭＣ２ の
上部にビット線２が形成されないため、ビット線２及び
ビット線２とメタル配線３２間に形成される層間絶縁層
（図１２の層間絶縁層５２参照）の厚み分だけ、メモリ
セルＭＣ１ 及びＭＣ２ 側のメタル配線３２とシリコ
ン基板１５との離間距離Ｄ（図２参照）が小さくなる。 その結果、メタル配線３２の周辺回路への結線における
低抵抗化を促進させることができると共に、メタル配線
３２の段差被覆性が良好となる。
上部にビット線２が形成されないため、ビット線２及び
ビット線２とメタル配線３２間に形成される層間絶縁層
（図１２の層間絶縁層５２参照）の厚み分だけ、メモリ
セルＭＣ１ 及びＭＣ２ 側のメタル配線３２とシリコ
ン基板１５との離間距離Ｄ（図２参照）が小さくなる。 その結果、メタル配線３２の周辺回路への結線における
低抵抗化を促進させることができると共に、メタル配線
３２の段差被覆性が良好となる。
【００３７】また、ビット線２とワード線４ａ、４ｂ間
の距離を増大化させても、メモリセルＭＣ１ 及びＭＣ
２ 上部のステップカバレージ等には影響がないため、
上記増大化が達成でき、しかも、メモリセルＭＣ１及び
ＭＣ２ 上部にビット線２が存在しないことから、ビッ
ト線２からワード線４ａ、４ｂやスタックトキャパシタ
Ｃ１ 、Ｃ２ に及ぼす干渉雑音及びワード線４ａ、４
ｂの電位状態によるビット線２の干渉雑音並びに寄生容
量が低減化される。
の距離を増大化させても、メモリセルＭＣ１ 及びＭＣ
２ 上部のステップカバレージ等には影響がないため、
上記増大化が達成でき、しかも、メモリセルＭＣ１及び
ＭＣ２ 上部にビット線２が存在しないことから、ビッ
ト線２からワード線４ａ、４ｂやスタックトキャパシタ
Ｃ１ 、Ｃ２ に及ぼす干渉雑音及びワード線４ａ、４
ｂの電位状態によるビット線２の干渉雑音並びに寄生容
量が低減化される。
【００３８】また、各ビット線２間にビット線シールド
用のシールド電極１２を介在させるようにしたので、ビ
ット線２間の干渉雑音を抑圧でき、干渉雑音によるデー
タの劣化を防止することができる。
用のシールド電極１２を介在させるようにしたので、ビ
ット線２間の干渉雑音を抑圧でき、干渉雑音によるデー
タの劣化を防止することができる。
【００３９】以上のことから、本例に係る半導体装置Ａ
によれば、メモリセルＭＣ１ 及びＭＣ２ の面積の縮
小化、セル容量の増大化、各配線間の干渉雑音の抑圧が
図れ、集積度並びに信頼性の高い半導体メモリ装置Ａを
得ることができる。
によれば、メモリセルＭＣ１ 及びＭＣ２ の面積の縮
小化、セル容量の増大化、各配線間の干渉雑音の抑圧が
図れ、集積度並びに信頼性の高い半導体メモリ装置Ａを
得ることができる。
【００４０】上記実施例は、オープンビット線構造のＤ
ＲＡＭに適用した例を示したが、もちろん折り返しビッ
ト線構造のＤＲＡＭにも適用可能である。
ＲＡＭに適用した例を示したが、もちろん折り返しビッ
ト線構造のＤＲＡＭにも適用可能である。
【００４１】
【発明の効果】本発明に係る半導体メモリ装置によれば
、オープンビット線構造において、スタックトキャパシ
タの大容量化が図れると共に、各配線間の干渉雑音の抑
圧が図れ、半導体メモリ装置自体の高集積化並びに高信
頼性化を図ることができる。
、オープンビット線構造において、スタックトキャパシ
タの大容量化が図れると共に、各配線間の干渉雑音の抑
圧が図れ、半導体メモリ装置自体の高集積化並びに高信
頼性化を図ることができる。
【図１】本実施例に係る半導体メモリ装置の要部を示す
平面図。
平面図。
【図２】図１におけるＡ−Ａ線上の断面図。
【図３】図１におけるＢ−Ｂ線上の断面図。
【図４】本実施例に係る半導体メモリ装置の製造方法を
図３と同じ断面方向を対象にして示す工程経過図（その
１）。
図３と同じ断面方向を対象にして示す工程経過図（その
１）。
【図５】本実施例に係る半導体メモリ装置の製造方法を
図３と同じ断面方向を対象にして示す工程経過図（その
２）。
図３と同じ断面方向を対象にして示す工程経過図（その
２）。
【図６】本実施例に係る半導体メモリ装置の製造方法を
図３と同じ断面方向を対象にして示す工程経過図（その
３）。
図３と同じ断面方向を対象にして示す工程経過図（その
３）。
【図７】本実施例に係る半導体メモリ装置の製造方法を
図３と同じ断面方向を対象にして示す工程経過図（その
４）。
図３と同じ断面方向を対象にして示す工程経過図（その
４）。
【図８】本実施例に係る半導体メモリ装置の製造方法を
図２と同じ断面方向を対象にして示す工程経過図（その
１）。
図２と同じ断面方向を対象にして示す工程経過図（その
１）。
【図９】本実施例に係る半導体メモリ装置の製造方法を
図２と同じ断面方向を対象にして示す工程経過図（その
２）。
図２と同じ断面方向を対象にして示す工程経過図（その
２）。
【図１０】本実施例に係る半導体メモリ装置の製造方法
を図２と同じ断面方向を対象にして示す工程経過図（そ
の３）。
を図２と同じ断面方向を対象にして示す工程経過図（そ
の３）。
【図１１】本実施例に係る半導体メモリ装置の製造方法
を図２と同じ断面方向を対象にして示す工程経過図（そ
の４）。
を図２と同じ断面方向を対象にして示す工程経過図（そ
の４）。
【図１２】従来例に係る半導体メモリ装置を示す構成図
。
。
Ａ 半導体メモリ装置
ＭＣ１ 及びＭＣ２ メモリセル
Ｔｒ１ 及びＴｒ２ スイッチング素子Ｃ１ 及び
Ｃ２ スタックトキャパシタ１ 素子形成領域 ２ ビット線 ３ コンタクト部分 ４ａ及び４ｂ ワード線 ５ａ〜５ｃ ソース・ドレイン領域 ６及び１０ 絶縁層 ７ａ及び７ｂ 蓄積ノード電極 ８ 誘電体膜 ９ セルプレート電極 １１及び１３ 多結晶シリコン層 １２ シールド電極 １４ 電極部 １５ シリコン基板
Ｃ２ スタックトキャパシタ１ 素子形成領域 ２ ビット線 ３ コンタクト部分 ４ａ及び４ｂ ワード線 ５ａ〜５ｃ ソース・ドレイン領域 ６及び１０ 絶縁層 ７ａ及び７ｂ 蓄積ノード電極 ８ 誘電体膜 ９ セルプレート電極 １１及び１３ 多結晶シリコン層 １２ シールド電極 １４ 電極部 １５ シリコン基板
Claims (1)
- 【請求項１】 基体上の半導体層にメモリセルが形成
されてなる半導体メモリ装置において、上記半導体層の
下部に、上記メモリセルと電気的に接続されるビット線
を有すると共に、各ビット線間に、絶縁層を介してビッ
ト線シールド用導電体を有し、該ビット線シールド用導
電体に、ビット線シールド用電源を上記基体の裏面から
供給することを特徴とする半導体メモリ装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2239418A JP3003188B2 (ja) | 1990-09-10 | 1990-09-10 | 半導体メモリ及びその製造方法 |
| JP02414488A JP3128829B2 (ja) | 1990-12-26 | 1990-12-26 | 半導体メモリ装置 |
| TW080107033A TW200602B (ja) | 1990-09-10 | 1991-09-04 | |
| EP91115019A EP0475280B1 (en) | 1990-09-10 | 1991-09-05 | Semiconductor memory device |
| DE69125671T DE69125671T2 (de) | 1990-09-10 | 1991-09-05 | Halbleiter-Speicherbauteil |
| KR1019910015732A KR100225545B1 (ko) | 1990-09-10 | 1991-09-10 | 반도체기억장치 및 디램 형성방법 |
| US08/306,434 US5424235A (en) | 1990-09-10 | 1994-09-19 | Semiconductor memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02414488A JP3128829B2 (ja) | 1990-12-26 | 1990-12-26 | 半導体メモリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04225276A true JPH04225276A (ja) | 1992-08-14 |
| JP3128829B2 JP3128829B2 (ja) | 2001-01-29 |
Family
ID=18522961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02414488A Expired - Fee Related JP3128829B2 (ja) | 1990-09-10 | 1990-12-26 | 半導体メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3128829B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5475247A (en) * | 1992-04-17 | 1995-12-12 | Hyundai Electronic Industries Co. Ltd. | Internally shielded dynamic random access memory cell |
| US5608248A (en) * | 1994-08-30 | 1997-03-04 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device with planarization structure |
| US6031260A (en) * | 1995-09-19 | 2000-02-29 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method for manufacturing the same |
| US7199054B2 (en) | 1995-06-05 | 2007-04-03 | Fujitsu Limited | Semiconductor memory device and method for fabricating the same |
| JP2011155259A (ja) * | 2010-01-14 | 2011-08-11 | Soitec Silicon On Insulator Technologies | 埋め込み絶縁層を貫いて半導体層間に接触を有するデバイス、およびこのデバイスの製造プロセス |
| JP2012178554A (ja) * | 2011-02-02 | 2012-09-13 | Semiconductor Energy Lab Co Ltd | 半導体メモリ装置 |
| JP2012178555A (ja) * | 2011-02-02 | 2012-09-13 | Semiconductor Energy Lab Co Ltd | 半導体メモリ装置 |
| KR20120112230A (ko) * | 2011-03-31 | 2012-10-11 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 메모리 장치 |
| JP2017011299A (ja) * | 2011-01-14 | 2017-01-12 | 株式会社半導体エネルギー研究所 | 半導体記憶装置 |
-
1990
- 1990-12-26 JP JP02414488A patent/JP3128829B2/ja not_active Expired - Fee Related
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5475247A (en) * | 1992-04-17 | 1995-12-12 | Hyundai Electronic Industries Co. Ltd. | Internally shielded dynamic random access memory cell |
| US5608248A (en) * | 1994-08-30 | 1997-03-04 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device with planarization structure |
| US5956586A (en) * | 1994-08-30 | 1999-09-21 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device and method of manufacturing the same |
| US7199054B2 (en) | 1995-06-05 | 2007-04-03 | Fujitsu Limited | Semiconductor memory device and method for fabricating the same |
| US6031260A (en) * | 1995-09-19 | 2000-02-29 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method for manufacturing the same |
| KR100252741B1 (ko) * | 1995-09-19 | 2000-04-15 | 니시무로 타이죠 | 반도체기억장치 및 그 제조방법 |
| US6258650B1 (en) | 1995-09-19 | 2001-07-10 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor memory device |
| US9490264B2 (en) | 2010-01-14 | 2016-11-08 | Soitec | Device having a contact between semiconductor regions through a buried insulating layer, and process for fabricating said device |
| JP2011155259A (ja) * | 2010-01-14 | 2011-08-11 | Soitec Silicon On Insulator Technologies | 埋め込み絶縁層を貫いて半導体層間に接触を有するデバイス、およびこのデバイスの製造プロセス |
| US9786668B2 (en) | 2011-01-14 | 2017-10-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including multilayer wiring layer |
| JP2017011299A (ja) * | 2011-01-14 | 2017-01-12 | 株式会社半導体エネルギー研究所 | 半導体記憶装置 |
| JP2018110267A (ja) * | 2011-01-14 | 2018-07-12 | 株式会社半導体エネルギー研究所 | 半導体記憶装置 |
| US10249626B2 (en) | 2011-01-14 | 2019-04-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device including multilayer wiring layer |
| US10763261B2 (en) | 2011-01-14 | 2020-09-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device comprising memory cell over driver |
| US11139301B2 (en) | 2011-01-14 | 2021-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including side surface conductor contact |
| US11805637B2 (en) | 2011-01-14 | 2023-10-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising first and second conductors |
| JP2012178555A (ja) * | 2011-02-02 | 2012-09-13 | Semiconductor Energy Lab Co Ltd | 半導体メモリ装置 |
| JP2016213487A (ja) * | 2011-02-02 | 2016-12-15 | 株式会社半導体エネルギー研究所 | 半導体メモリ装置 |
| JP2012178554A (ja) * | 2011-02-02 | 2012-09-13 | Semiconductor Energy Lab Co Ltd | 半導体メモリ装置 |
| KR20120112230A (ko) * | 2011-03-31 | 2012-10-11 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 메모리 장치 |
| JP2012256852A (ja) * | 2011-03-31 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | メモリ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3128829B2 (ja) | 2001-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0475280B1 (en) | Semiconductor memory device | |
| KR100203538B1 (ko) | 반도체 메모리장치 및 그 제조방법 | |
| US7361552B2 (en) | Semiconductor integrated circuit including a DRAM and an analog circuit | |
| JP2990870B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JP2682455B2 (ja) | 半導体記憶装置およびその製造方法 | |
| US5459345A (en) | Semiconductor device high dielectric capacitor with narrow contact hole | |
| US6703657B2 (en) | DRAM cell having electrode with protection layer | |
| JPH0730077A (ja) | 半導体装置およびその製造方法 | |
| JPH09129841A (ja) | 半導体記憶装置およびその製造方法 | |
| JP2002289703A (ja) | 半導体記憶装置およびその製造方法 | |
| KR100292594B1 (ko) | 반도체 메모리 장치 | |
| US6255697B1 (en) | Integrated circuit devices including distributed and isolated dummy conductive regions | |
| US5606189A (en) | Dynamic RAM trench capacitor device with contact strap | |
| KR0176716B1 (ko) | 반도체메모리장치 및 그 제조방법 | |
| JPH04225276A (ja) | 半導体メモリ装置 | |
| JP3645463B2 (ja) | 半導体集積回路装置 | |
| JPWO2002075812A1 (ja) | 半導体集積回路装置の製造方法および半導体集積回路装置 | |
| JPH10209394A (ja) | 半導体記憶装置およびその製造方法 | |
| JPS6173367A (ja) | 半導体装置 | |
| JP3200974B2 (ja) | 半導体記憶装置の製造方法 | |
| US5132240A (en) | Method for manufacturing a semiconductor device | |
| JP2715012B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JP4602635B2 (ja) | 半導体装置 | |
| JPH11168192A (ja) | 半導体記憶装置 | |
| KR0133831B1 (ko) | 에스램(SRAM) 캐패시턴스(Capacitance)가 증가된 에스램 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |