JP2008287032A - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP2008287032A
JP2008287032A JP2007132172A JP2007132172A JP2008287032A JP 2008287032 A JP2008287032 A JP 2008287032A JP 2007132172 A JP2007132172 A JP 2007132172A JP 2007132172 A JP2007132172 A JP 2007132172A JP 2008287032 A JP2008287032 A JP 2008287032A
Authority
JP
Japan
Prior art keywords
liquid crystal
transistor
crystal element
electrode
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007132172A
Other languages
English (en)
Other versions
JP2008287032A5 (ja
JP5542297B2 (ja
Inventor
Hajime Kimura
肇 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2007132172A priority Critical patent/JP5542297B2/ja
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to US12/118,982 priority patent/US7978277B2/en
Publication of JP2008287032A publication Critical patent/JP2008287032A/ja
Publication of JP2008287032A5 publication Critical patent/JP2008287032A5/ja
Priority to US13/174,842 priority patent/US8120721B2/en
Priority to US13/399,147 priority patent/US8395718B2/en
Priority to US13/793,427 priority patent/US8711314B2/en
Priority to US14/263,012 priority patent/US9341908B2/en
Publication of JP5542297B2 publication Critical patent/JP5542297B2/ja
Application granted granted Critical
Priority to US15/151,583 priority patent/US20160357045A1/en
Priority to US15/851,799 priority patent/US10281788B2/en
Priority to US16/396,815 priority patent/US10948794B2/en
Priority to US17/086,903 priority patent/US10989974B2/en
Priority to US17/237,278 priority patent/US11493816B2/en
Priority to US17/978,403 priority patent/US11803092B2/en
Priority to US18/383,519 priority patent/US20240053647A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G09G3/342—Control of illumination source using several illumination sources separately controlled corresponding to different display panel areas, e.g. along one dimension such as lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0041—Devices characterised by their operation characterised by field-effect operation
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G02F1/134354—Subdivided pixels, e.g. for grey scale or redundancy the sub-pixels being capacitively coupled
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0469—Details of the physics of pixel operation
    • G09G2300/0478—Details of the physics of pixel operation related to liquid crystal pixels
    • G09G2300/0482—Use of memory effects in nematic liquid crystals
    • G09G2300/0486—Cholesteric liquid crystals, including chiral-nematic liquid crystals, with transitions between focal conic, planar, and homeotropic states
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/088—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements using a non-linear two-terminal element
    • G09G2300/0885—Pixel comprising a non-linear two-terminal element alone in series with each display pixel element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0235—Field-sequential colour display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/066—Adjustment of display parameters for control of contrast
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/068—Adjustment of display parameters for control of viewing angle adjustment
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/106—Determination of movement vectors or equivalent parameters within the image
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/145—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】視野角特性に優れた高品質な液晶表示装置を提供することを課題とする。
【解決手段】第１のスイッチと、第２のスイッチと、前記第１のスイッチ及び前記第２のスイッチとは異なるタイミングで制御される第３のスイッチと、第１の抵抗と、第２の抵抗と、第１の液晶素子と、第２の液晶素子とを含む画素を有し、前記第１の液晶素子の画素電極は、前記第１のスイッチを介して信号線に電気的に接続され、前記第１の液晶素子の画素電極は、前記第２のスイッチ及び前記第１の抵抗を介して前記第２の液晶素子の画素電極に電気的に接続され、前記第２の液晶素子の画素電極は、前記第３のスイッチ及び前記第２の抵抗を介してＣｓ線と電気的に接続され、前記第１の液晶素子の共通電極は、前記第２の液晶素子の共通電極と電気的に接続されており、前記信号線に前記画素の階調に応じた電位を入力することにより、視野角特性に優れた高品質な表示を得ることができる。
【選択図】図１

Description

本発明は、物、方法、または物を生産する方法に関する。特に、表示装置または半導体装置に関するものである。さらに、その表示装置を表示部に有する電子機器に関する。
液晶表示装置は、携帯電話機、テレビ受像器等の多くの電気製品に用いられており、さらなる高品質化に向けて多くの研究がなされている。
液晶表示装置は、ＣＲＴ（ブラウン管）に比べ小型かつ軽量であり、消費電力が小さいといった利点を有する一方で、視野角が狭いといった問題を有する。近年では、視野角特性を改善するためにマルチドメイン方式、即ち配向分割法の研究が多くなされている。例えば、ＶＡ方式（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ；垂直配向方式）にマルチドメイン方式を組み合わせたＭＶＡ方式（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ；マルチドメイン型垂直配向方式）やＰＶＡ方式（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ；パターン型垂直配向方式）等がある。
また、一つの画素を複数のサブ画素に分割し、各サブ画素における液晶の配向状態を異ならせることで視野角の向上を図るといった研究も行われている（特許文献１）。
特開２００６−２７６５８２号公報
しかしながら、その視野角特性は十分なものと言えず、表示装置としてさらなる改善が求められる。そこで、本発明では、視野角特性に優れたさらに高品質な表示装置を提供することを課題とする。
特許文献１に記載された液晶表示装置の一画素における等価回路図を図８４に示す。図８４に示す画素は、ＴＦＴ３０、液晶容量Ｌ１、液晶容量Ｌ２、保持容量Ｃ１及び保持容量Ｃ２を有し、走査線３ａ及びデータ線（信号線）６ａに接続されている。
液晶は電圧保持特性は示すもののその保持率は１００％ではなく、液晶に電荷が流れることによるリークの存在が懸念される。図８４に示す画素では、リークが生じた場合、ノード１１において保持容量Ｃ１、保持容量Ｃ２、及び液晶容量Ｌ２で閉ざされた部分における電荷保存則により一定の電位に保たれていた状態は失われ、ノード１１の電位はリークが生じる前の初期状態の電位からかけ離れてくる。そのため、液晶容量Ｌ２の透過率は、データ線６ａに書き込む画像信号、即ち階調に応じた電位によって決定される透過率より変化してしまう。その結果、所望の階調を得ることができなくなったり、画質が低下してまう。このようにして、時間の経過に伴い、徐々に表示品位が低下する。よって、製品の寿命が短くなってしまう。特に、ノーマリーブラックモードの表示装置では黒を表示することができず、コントラストの低下を招く。
上記問題を鑑み、本発明では広視野角表示を実現することを課題とする。または、コントラストに優れた表示装置を提供することを課題とする。または、表示品位に優れた表示装置を提供することを課題とする。または、ノイズの影響を受けにくく、綺麗な表示を行うことが可能な表示装置を提供することを課題とする。または、表示の劣化が生じにくい表示装置を提供することを課題とする。または、製品寿命に優れた表示装置を提供することを課題とする。
本発明の一は、第１の走査線により制御される第１のスイッチ及び第２のスイッチと、前記第１の走査線及び第２の走査線により制御される第３のスイッチと、第１の抵抗と、第２の抵抗と、第１の液晶素子と、第２の液晶素子とを含む画素を有し、前記第１の液晶素子及び第２の液晶素子の各々は、少なくとも画素電極と、共通電極と、前記画素電極及び前記共通電極に制御される液晶とから構成され、前記第１の液晶素子の画素電極は、前記第１のスイッチを介して第１の配線に電気的に接続され、前記第１の液晶素子の画素電極は、前記第２のスイッチ及び前記第１の抵抗を介して前記第２の液晶素子の画素電極に電気的に接続され、前記第２の液晶素子の画素電極は、前記第３のスイッチ及び前記第２の抵抗を介して第２の配線と電気的に接続され、前記第１の液晶素子の共通電極は、前記第２の液晶素子の共通電極と電気的に接続されることを特徴とする液晶表示装置である。
本発明の一は、第１の走査線により制御される第１のスイッチ及び第２のスイッチと、前記第１の走査線及び第２の走査線により制御される第３のスイッチと、第１の抵抗と、第２の抵抗と、第１の液晶素子と、第２の液晶素子と、第１の保持容量と、第２の保持容量とを含む画素を有し、前記第１の液晶素子及び第２の液晶素子の各々は、少なくとも画素電極と、共通電極と、前記画素電極及び前記共通電極に制御される液晶とから構成され、前記第１の液晶素子の画素電極は、前記第１のスイッチを介して第１の配線に電気的に接続され、前記第１の液晶素子の画素電極は、前記第２のスイッチ及び前記第１の抵抗を介して前記第２の液晶素子の画素電極に電気的に接続され、前記第２の液晶素子の画素電極は、前記第３のスイッチ及び前記第２の抵抗を介して第２の配線と電気的に接続され、前記第１の液晶素子の画素電極は、前記第１の保持容量を介して前記第２の配線と電気的に接続され、前記第２の液晶素子の画素電極は、前記第２の保持容量を介して前記第２の配線と電気的に接続され、前記第１の液晶素子の共通電極は、前記第２の液晶素子の共通電極と電気的に接続されることを特徴とする液晶表示装置である。
本発明の一は、第３の走査線により制御される第１のスイッチと、第１の走査線により制御される第２のスイッチと、前記第１の走査線及び第２の走査線により制御される第３のスイッチと、第１の抵抗と、第２の抵抗と、第１の液晶素子と、第２の液晶素子とを含む画素を有し、前記第１の液晶素子及び第２の液晶素子の各々は、少なくとも画素電極と、共通電極と、前記画素電極及び前記共通電極に制御される液晶とから構成され、前記第１の液晶素子の画素電極は、前記第１のスイッチを介して第１の配線に電気的に接続され、前記第１の液晶素子の画素電極は、前記第２のスイッチ及び前記第１の抵抗を介して前記第２の液晶素子の画素電極に電気的に接続され、前記第２の液晶素子の画素電極は、前記第３のスイッチ及び前記第２の抵抗を介して第２の配線と電気的に接続され、前記第１の液晶素子の共通電極は、前記第２の液晶素子の共通電極と電気的に接続されることを特徴とする液晶表示装置である。
本発明の一は、第３の走査線により制御される第１のスイッチと、第１の走査線により制御される第２のスイッチと、前記第１の走査線及び第２の走査線により制御される第３のスイッチと、第１の抵抗と、第２の抵抗と、第１の液晶素子と、第２の液晶素子とを含む画素を有し、前記第１の液晶素子及び第２の液晶素子の各々は、少なくとも画素電極と、共通電極と、前記画素電極及び前記共通電極に制御される液晶とから構成され、前記第１の液晶素子の画素電極は、前記第１のスイッチを介して第１の配線に電気的に接続され、前記第１の液晶素子の画素電極は、前記第２のスイッチ及び前記第１の抵抗を介して前記第２の液晶素子の画素電極に電気的に接続され、前記第２の液晶素子の画素電極は、前記第３のスイッチ及び前記第２の抵抗を介して第２の配線と電気的に接続され、前記第１の液晶素子の画素電極は、前記第１の保持容量を介して前記第２の配線と電気的に接続され、前記第２の液晶素子の画素電極は、前記第２の保持容量を介して前記第２の配線と電気的に接続され、前記第１の液晶素子の共通電極は、前記第２の液晶素子の共通電極と電気的に接続されることを特徴とする液晶表示装置である。
本発明の一は、上記構成において、前記第２の抵抗の抵抗値は、前記第１の抵抗の抵抗値より大きいことを特徴とする液晶表示装置である。
本発明の一は、第１の走査線により制御されるスイッチと、第１のトランジスタと、第２のトランジスタと、第１の液晶素子と、第２の液晶素子と、第１の保持容量と、第２の保持容量とを含む画素を有し、前記第１のトランジスタのゲート電極は、前記第１の走査線に電気的に接続され、前記第２のトランジスタは、ゲート電極が前記第１の走査線に電気的に接続されたトランジスタと、当該トランジスタと直列に設けられ、なおかつゲート電極が第２の走査線に電気的に接続されたトランジスタとを有するトランジスタであり、前記第１の液晶素子及び第２の液晶素子の各々は、少なくとも画素電極と、共通電極と、前記画素電極及び前記共通電極に制御される液晶とから構成され、前記第１の液晶素子の画素電極は、前記スイッチを介して第１の配線に電気的に接続され、前記第１の液晶素子の画素電極は、前記第１のトランジスタを介して前記第２の液晶素子の画素電極に電気的に接続され、前記第２の液晶素子の画素電極は、前記第２のトランジスタを介して第２の配線と電気的に接続され、前記第１の液晶素子の画素電極は、前記第１の保持容量を介して前記第２の配線と電気的に接続され、前記第２の液晶素子の画素電極は、前記第２の保持容量を介して前記第２の配線と電気的に接続され、前記第１の液晶素子の共通電極は、前記第２の液晶素子の共通電極と電気的に接続されることを特徴とする液晶表示装置である。
本発明の一は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第１の液晶素子と、第２の液晶素子と、第１の保持容量と、第２の保持容量とを含む画素を有し、前記第１のトランジスタ及び前記第３のトランジスタのゲート電極は、前記第１の走査線に電気的に接続され、前記第２のトランジスタは、ゲート電極が前記第１の走査線に電気的に接続されたトランジスタと、当該トランジスタと直列に設けられ、なおかつゲート電極が第２の走査線に電気的に接続されたトランジスタとを有するトランジスタであり、前記第１の液晶素子及び第２の液晶素子の各々は、少なくとも画素電極と、共通電極と、前記画素電極及び前記共通電極に制御される液晶とから構成され、前記第１の液晶素子の画素電極は、前記第３のトランジスタを介して第１の配線に電気的に接続され、前記第１の液晶素子の画素電極は、前記第１のトランジスタを介して前記第２の液晶素子の画素電極に電気的に接続され、前記第２の液晶素子の画素電極は、前記第２のトランジスタを介して第２の配線と電気的に接続され、前記第１の液晶素子の画素電極は、前記第１の保持容量を介して前記第２の配線と電気的に接続され、前記第２の液晶素子の画素電極は、前記第２の保持容量を介して前記第２の配線と電気的に接続され、前記第１の液晶素子の共通電極は、前記第２の液晶素子の共通電極と電気的に接続されることを特徴とする液晶表示装置である。
本発明の一は、上記構成においてトランジスタのチャネル幅をＷ、チャネル長をＬとすると、前記第３のトランジスタのＷ／Ｌは、前記第１のトランジスタまたは前記第２のトランジスタのＷ／Ｌより小さいことを特徴とする液晶表示装置である。
また、本発明の一は上記構成においてトランジスタのチャネル幅をＷ、チャネル長をＬとすると、前記第２のトランジスタのＷ／Ｌは前記第１のトランジスタのＷ／Ｌより大きいことを特徴とする液晶表示装置である。
なお本発明の表示装置は、例えば液晶表示装置、有機発光素子（ＯＬＥＤ）に代表される発光素子を各画素に備えた発光装置、ＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）等、アクティブマトリクス型の表示装置がその範疇に含まれる。またパッシブマトリクス型の表示装置も含まれる。
なお、スイッチは、様々な形態のものを用いることができる。例としては、電気的スイッチや機械的なスイッチなどがある。つまり、電流の流れを制御できるものであればよく、特定のものに限定されない。例えば、スイッチとして、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）、サイリスタなどを用いることが出来る。または、これらを組み合わせた論理回路をスイッチとして用いることが出来る。
機械的なスイッチの例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のように、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが出来る電極を有し、その電極が動くことによって、接続と非接続とを制御して動作する。
スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッチとして動作するため、トランジスタの極性（導電型）は特に限定されない。ただし、オフ電流を抑えたい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オフ電流が少ないトランジスタとしては、ＬＤＤ領域を有するトランジスタやマルチゲート構造を有するトランジスタ等がある。または、スイッチとして動作させるトランジスタのソース端子の電位が、低電位側電源（Ｖｓｓ、ＧＮＤ、０Ｖなど）の電位に近い状態で動作する場合はＮチャネル型トランジスタを用いることが望ましい。反対に、ソース端子の電位が、高電位側電源（Ｖｄｄなど）の電位に近い状態で動作する場合はＰチャネル型トランジスタを用いることが望ましい。なぜなら、Ｎチャネル型トランジスタではソース端子が低電位側電源の電位に近い状態で動作するとき、Ｐチャネル型トランジスタではソース端子が高電位側電源の電位に近い状態で動作するとき、ゲートとソースの間の電圧の絶対値を大きくできるため、スイッチとして動作しやすいからである。また、ソースフォロワ動作をしてしまうことが少ないため、出力電圧の大きさが小さくなってしまうことが少ないからである。
なお、Ｎチャネル型トランジスタとＰチャネル型トランジスタの両方を用いて、ＣＭＯＳ型のスイッチをスイッチとして用いてもよい。ＣＭＯＳ型のスイッチにすると、Ｐチャネル型トランジスタまたはＮチャネル型トランジスタのどちらか一方のトランジスタが導通すれば電流が流れるため、スイッチとして機能しやすくなる。例えば、スイッチへの入力信号の電圧が高い場合でも、低い場合でも、適切に電圧を出力させることが出来る。さらに、スイッチをオン、オフさせるための信号の電圧振幅値を小さくすることが出来るので、消費電力を小さくすることも出来る。
なお、スイッチとしてトランジスタを用いる場合、スイッチは、入力端子（ソース端子またはドレイン端子の一方）と、出力端子（ソース端子またはドレイン端子の他方）と、導通を制御する端子（ゲート端子）とを有している。一方、スイッチとしてダイオードを用いる場合、スイッチは、導通を制御する端子を有していない場合がある。そのため、トランジスタよりもダイオードをスイッチとして用いた方が、端子を制御するための配線を少なくすることが出来る。
なお、ＡとＢとが接続されている、と明示的に記載する場合は、ＡとＢとが電気的に接続されている場合と、ＡとＢとが機能的に接続されている場合と、ＡとＢとが直接接続されている場合とを含むものとする。ここで、Ａ、Ｂは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも含むものとする。
例えば、ＡとＢとが電気的に接続されている場合として、ＡとＢとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオードなど）が、ＡとＢとの間に１個以上配置されていてもよい。あるいは、ＡとＢとが機能的に接続されている場合として、ＡとＢとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＡとＢとの間に１個以上配置されていてもよい。あるいは、ＡとＢとが直接接続されている場合として、ＡとＢとの間に他の素子や他の回路を挟まずに、ＡとＢとが直接接続されていてもよい。
なお、ＡとＢとが直接接続されている、と明示的に記載する場合は、ＡとＢとが直接接続されている場合（つまり、ＡとＢとの間に他の素子や他の回路を間に介さずに接続されている場合）と、ＡとＢとが電気的に接続されている場合（つまり、ＡとＢとの間に別の素子や別の回路を挟んで接続されている場合）とを含むものとする。
なお、ＡとＢとが電気的に接続されている、と明示的に記載する場合は、ＡとＢとが電気的に接続されている場合（つまり、ＡとＢとの間に別の素子や別の回路を挟んで接続されている場合）と、ＡとＢとが機能的に接続されている場合（つまり、ＡとＢとの間に別の回路を挟んで機能的に接続されている場合）と、ＡとＢとが直接接続されている場合（つまり、ＡとＢとの間に別の素子や別の回路を挟まずに接続されている場合）とを含むものとする。つまり、電気的に接続されている、と明示的に記載する場合は、単に、接続されている、とのみ明示的に記載されている場合と同じであるとする。
なお、表示素子、表示素子を有する装置である表示装置、発光素子、発光素子を有する装置である発光装置は、様々な形態を用い、また様々な素子を有することが出来る。例えば、表示素子、表示装置、発光素子または発光装置としては、ＥＬ素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、デジタルマイクロミラーデバイス（ＤＭＤ）、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を用いることができる。なお、ＥＬ素子を用いた表示装置としてはＥＬディスプレイ、電子放出素子を用いた表示装置としてはフィールドエミッションディスプレイ（ＦＥＤ）やＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌｙ）など、液晶素子を用いた表示装置としては液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）、電子インクや電気泳動素子を用いた表示装置としては電子ペーパーがある。
なお、ＥＬ素子とは、陽極と、陰極と、陽極と陰極との間に挟まれたＥＬ層とを有する素子である。なお、ＥＬ層としては、１重項励起子からの発光（蛍光）を利用するもの、３重項励起子からの発光（燐光）を利用するもの、１重項励起子からの発光（蛍光）を利用するものと３重項励起子からの発光（燐光）を利用するものとを含むもの、有機物によって形成されたもの、無機物によって形成されたもの、有機物によって形成されたものと無機物によって形成されたものとを含むもの、高分子の材料、低分子の材料、高分子の材料と低分子の材料とを含むものなどを用いることができる。ただし、これに限定されず、ＥＬ素子として様々なものを用いることができる。
なお、電子放出素子とは、先鋭な陰極に高電界を集中して電子を引き出す素子である。例えば、電子放出素子として、スピント型、カーボンナノチューブ（ＣＮＴ）型、金属―絶縁体―金属を積層したＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）型、金属―絶縁体―半導体を積層したＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型、ＭＯＳ型、シリコン型、薄膜ダイオード型、ダイヤモンド型、表面伝導エミッタＳＣＤ型、オード型、ダイヤモンド型、表面伝導エミッタＳＣＤ型、金属―絶縁体―半導体−金属型等の薄膜型、ＨＥＥＤ型、ＥＬ型、ポーラスシリコン型、表面伝導（ＳＥＤ）型などを用いることができる。ただし、これに限定されず、電子放出素子として様々なものを用いることができる。
なお、液晶素子とは、液晶の光学的変調作用によって光の透過または非透過を制御する素子であり、一対の電極、及び液晶により構成される。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界又は斜め方向の電界を含む）によって制御される。なお、液晶素子としては、ネマチック液晶、コレステリック液晶、スメクチック液晶、ディスコチック液晶、サーモトロピック液晶、ライオトロピック液晶、リオトロピック液晶、低分子液晶、高分子液晶、強誘電液晶、反強誘電液晶、主鎖型液晶、側鎖型高分子液晶、プラズマアドレス液晶（ＰＤＬＣ）、バナナ型液晶、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどを用いることができる。ただし、これに限定されず、液晶素子として様々なものを用いることができる。
なお、電子ペーパーとしては、光学異方性と染料分子配向のような分子により表示されるもの、電気泳動、粒子移動、粒子回転、相変化のような粒子により表示されるもの、フィルムの一端が移動することにより表示されるもの、分子の発色／相変化により表示されるもの、分子の光吸収により表示されるもの、電子とホールが結合して自発光により表示されるものなどのことをいう。例えば、電子ペーパーとして、マイクロカプセル型電気泳動、水平移動型電気泳動、垂直移動型電気泳動、球状ツイストボール、磁気ツイストボール、円柱ツイストボール方式、帯電トナー、電子粉流体、磁気泳動型、磁気感熱式、エレクトロウェッテイング、光散乱（透明白濁）、コレステリック液晶／光導電層、コレステリック液晶、双安定性ネマチック液晶、強誘電性液晶、２色性色素・液晶分散型、可動フィルム、ロイコ染料発消色、フォトクロミック、エレクトロクロミック、エレクトロデポジション、フレキシブル有機ＥＬなどを用いることができる。ただし、これに限定されず、電子ペーパーとして様々なものを用いることができる。ここで、マイクロカプセル型電気泳動を用いることによって、電気泳動方式の欠点である泳動粒子の凝集、沈殿を解決することができる。電子粉流体は、高速応答性、高反射率、広視野角、低消費電力、メモリ性などのメリットを有する。
なお、プラズマディスプレイは、電極を表面に形成した基板と、電極及び微小な溝を表面に形成し且つ溝内に蛍光体層を形成した基板とを狭い間隔で対向させて、希ガスを封入した構造を有する。なお、電極間に電圧をかけることによって紫外線を発生させ、蛍光体を光らせることで、表示を行うことができる。なお、プラズマディスプレイとしては、ＤＣ型ＰＤＰ、ＡＣ型ＰＤＰでもよい。ここで、プラズマディスプレイパネルとしては、ＡＳＷ（Ａｄｄｒｅｓｓ Ｗｈｉｌｅ Ｓｕｓｔａｉｎ）駆動、サブフレームをリセット期間、アドレス期間、維持期間に分割するＡＤＳ（Ａｄｄｒｅｓｓ Ｄｉｓｐｌａｙ Ｓｅｐａｒａｔｅｄ）駆動、ＣＬＥＡＲ（Ｌｏｗ Ｅｎｅｒｇｙ Ａｄｄｒｅｓｓ ａｎｄ Ｒｅｄｕｃｔｉｏｎ ｏｆ Ｆａｌｓｅ Ｃｏｎｔｏｕｒ Ｓｅｑｕｅｎｃｅ）駆動、ＡＬＩＳ（Ａｌｔｅｒｎａｔｅ Ｌｉｇｈｔｉｎｇ ｏｆ Ｓｕｒｆａｃｅｓ）方式、ＴＥＲＥＳ（Ｔｅｃｈｂｏｌｏｇｙ ｏｆ Ｒｅｃｉｐｒｏｃａｌ Ｓｕｓｆａｉｎｅｒ）駆動などを用いることができる。ただし、これに限定されず、プラズマディスプレイとして様々なものを用いることができる。
なお、光源を必要とする表示装置、例えば、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）、グレーティングライトバルブ（ＧＬＶ）を用いた表示装置、デジタルマイクロミラーデバイス（ＤＭＤ）を用いた表示装置などの光源としては、エレクトロルミネッセンス、冷陰極管、熱陰極管、ＬＥＤ、レーザー光源、水銀ランプなどを用いることができる。ただし、これに限定されず、光源して様々なものを用いることができる。
なお、トランジスタとして、様々な形態のトランジスタを用いることが出来る。よって、用いるトランジスタの種類に限定はない。例えば、非晶質シリコン、多結晶シリコン、微結晶（マイクロクリスタル、セミアモルファスとも言う）シリコンなどに代表される非単結晶半導体膜を有する薄膜トランジスタ（ＴＦＴ）などを用いることが出来る。ＴＦＴを用いる場合、様々なメリットがある。例えば、単結晶シリコンの場合よりも低い温度で製造できるため、製造コストの削減、又は製造装置の大型化を図ることができる。製造装置を大きくできるため、大型基板上に製造できる。そのため、同時に多くの個数の表示装置を製造できるため、低コストで製造できる。さらに、製造温度が低いため、耐熱性の弱い基板を用いることができる。そのため、透明基板上にトランジスタを製造できる。そして、透明な基板上のトランジスタを用いて表示素子での光の透過を制御することが出来る。あるいは、トランジスタの膜厚が薄いため、トランジスタを構成する膜の一部は、光を透過させることが出来る。そのため、開口率が向上させることができる。
なお、多結晶シリコンを製造するときに、触媒（ニッケルなど）を用いることにより、結晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。その結果、ゲートドライバ回路（走査線駆動回路）やソースドライバ回路（信号線駆動回路）、信号処理回路（信号生成回路、ガンマ補正回路、ＤＡ変換回路など）を基板上に一体形成することが出来る。
なお、微結晶シリコンを製造するときに、触媒（ニッケルなど）を用いることにより、結晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。このとき、レーザー光の照射を行うことなく、熱処理を加えるだけで、結晶性を向上させることができる。その結果、ゲートドライバ回路（走査線駆動回路）やソースドライバ回路の一部（アナログスイッチなど）を基板上に一体形成することが出来る。さらに、結晶化のためにレーザー光の照射を行わない場合は、シリコンの結晶性のムラを抑えることができる。そのため、綺麗な画像を表示することが出来る。
ただし、触媒（ニッケルなど）を用いずに、多結晶シリコンや微結晶シリコンを製造することは可能である。
なお、シリコンの結晶性を、多結晶または微結晶などへと向上させることは、パネル全体で行うことが望ましいが、それに限定されない。パネルの一部の領域のみにおいて、シリコンの結晶性を向上させてもよい。選択的に結晶性を向上させることは、レーザー光を選択的に照射することなどにより可能である。例えば、画素以外の領域である周辺回路領域にのみ、レーザー光を照射してもよい。または、ゲートドライバ回路、ソースドライバ回路等の領域にのみ、レーザー光を照射してもよい。あるいは、ソースドライバ回路の一部（例えば、アナログスイッチ）の領域にのみ、レーザー光を照射してもよい。その結果、回路を高速に動作させる必要がある領域にのみ、シリコンの結晶化を向上させることができる。画素領域は、高速に動作させる必要性が低いため、結晶性が向上されなくても、問題なく画素回路を動作させることが出来る。結晶性を向上させる領域が少なくて済むため、製造工程も短くすることが出来、スループットが向上し、製造コストを低減させることが出来る。また、必要とされる製造装置の数も少なくて製造できるため、製造コストを低減させることが出来る。
または、半導体基板やＳＯＩ基板などを用いてトランジスタを形成することが出来る。これらにより、特性やサイズや形状などのバラツキが少なく、電流供給能力が高く、サイズの小さいトランジスタを製造することができる。これらのトランジスタを用いると、回路の低消費電力化、又は回路の高集積化を図ることができる。
または、ＺｎＯ、ａ−ＩｎＧａＺｎＯ、ＳｉＧｅ、ＧａＡｓ、ＩＺＯ、ＩＴＯ、ＳｎＯなどの化合物半導体または酸化物半導体を有するトランジスタや、さらに、これらの化合物半導体または酸化物半導体を薄膜化した薄膜トランジスタなどを用いることが出来る。これらにより、製造温度を低くでき、例えば、室温でトランジスタを製造することが可能となる。その結果、耐熱性の低い基板、例えばプラスチック基板やフィルム基板に直接トランジスタを形成することが出来る。なお、これらの化合物半導体または酸化物半導体を、トランジスタのチャネル部分に用いるだけでなく、それ以外の用途で用いることも出来る。例えば、これらの化合物半導体または酸化物半導体を抵抗素子、画素電極、透明電極として用いることができる。さらに、それらをトランジスタと同時に成膜又は形成できるため、コストを低減できる。
または、インクジェットや印刷法を用いて形成したトランジスタなどを用いることが出来る。これらにより、室温で製造、低真空度で製造、又は大型基板上に製造することができる。また、マスク（レチクル）を用いなくても製造することが可能となるため、トランジスタのレイアウトを容易に変更することが出来る。さらに、レジストを用いる必要がないので、材料費が安くなり、工程数を削減できる。さらに、必要な部分にのみ膜を付けるため、全面に成膜した後でエッチングする、という製法よりも、材料が無駄にならず、低コストにできる。
または、有機半導体やカーボンナノチューブを有するトランジスタ等を用いることができる。これらにより、曲げることが可能な基板上にトランジスタを形成することが出来る。そのため、衝撃に強くできる。
さらに、様々な構造のトランジスタを用いることができる。例えば、ＭＯＳ型トランジスタ、接合型トランジスタ、バイポーラトランジスタなどをトランジスタとして用いることが出来る。ＭＯＳ型トランジスタを用いることにより、トランジスタのサイズを小さくすることが出来る。よって、多数のトランジスタを搭載することができる。バイポーラトランジスタを用いることにより、大きな電流を流すことが出来る。よって、高速に回路を動作させることができる。
なお、ＭＯＳ型トランジスタ、バイポーラトランジスタなどを１つの基板に混在させて形成してもよい。これにより、低消費電力、小型化、高速動作などを実現することが出来る。
その他、様々なトランジスタを用いることができる。
なお、トランジスタは、様々な基板を用いて形成することができる。基板の種類は、特定のものに限定されることはない。トランジスタが形成される基板としては、例えば、単結晶基板、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、紙基板、セロファン基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、ゴム基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板などを用いることが出来る。あるいは、人などの動物の皮膚（皮表、真皮）又は皮下組織を基板として用いてもよい。または、ある基板を用いてトランジスタを形成し、その後、別の基板にトランジスタを転置し、別の基板上にトランジスタを配置してもよい。トランジスタが転置される基板としては、単結晶基板、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、紙基板、セロファン基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、ゴム基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板などを用いることができる。あるいは、人などの動物の皮膚（皮表、真皮）又は皮下組織を基板として用いてもよい。または、ある基板を用いてトランジスタを形成し、その基板を研磨して薄くしてもよい。研磨される基板としては、単結晶基板、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、紙基板、セロファン基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、ゴム基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板などを用いることができる。あるいは、人などの動物の皮膚（皮表、真皮）又は皮下組織を基板として用いてもよい。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、又は薄型化を図ることができる。
なお、トランジスタの構成は、様々な形態をとることができる。特定の構成に限定されない。例えば、ゲート電極が２個以上のマルチゲート構造を用いてもよい。マルチゲート構造にすると、チャネル領域が直列に接続されるため、複数のトランジスタが直列に接続された構成となる。マルチゲート構造により、オフ電流の低減、トランジスタの耐圧向上による信頼性の向上を図ることができる。あるいは、マルチゲート構造により、飽和領域で動作する時に、ドレイン・ソース間電圧が変化しても、ドレイン・ソース間電流があまり変化せず、電圧・電流特性の傾きがフラットな特性にすることができる。電圧・電流特性の傾きがフラットである特性を利用すると、理想的な電流源回路や、非常に高い抵抗値をもつ能動負荷を実現することが出来る。その結果、特性のよい差動回路やカレントミラー回路を実現することが出来る。また、チャネルの上下にゲート電極が配置されている構造でもよい。チャネルの上下にゲート電極が配置されている構造にすることにより、チャネル領域が増えるため、電流値の増加、又は空乏層ができやすくなることによるＳ値の低減を図ることができる。チャネルの上下にゲート電極が配置されると、複数のトランジスタが並列に接続されたような構成となる。
あるいは、チャネル領域の上にゲート電極が配置されている構造でもよいし、チャネル領域の下にゲート電極が配置されている構造でもよい。あるいは、正スタガ構造または逆スタガ構造でもよいし、チャネル領域が複数の領域に分かれていてもよいし、チャネル領域が並列に接続されていてもよいし、チャネル領域が直列に接続されていてもよい。また、チャネル領域（もしくはその一部）にソース電極やドレイン電極が重なっていてもよい。チャネル領域（もしくはその一部）にソース電極やドレイン電極が重なる構造にすることにより、チャネル領域の一部に電荷がたまって、動作が不安定になることを防ぐことができる。また、ＬＤＤ領域を設けても良い。ＬＤＤ領域を設けることにより、オフ電流の低減、又はトランジスタの耐圧向上による信頼性の向上を図ることができる。あるいは、ＬＤＤ領域を設けることにより、飽和領域で動作する時に、ドレイン・ソース間電圧が変化しても、ドレイン・ソース間電流があまり変化せず、電圧・電流特性の傾きがフラットな特性にすることができる。
なお、トランジスタは、様々なタイプを用いることができ、様々な基板を用いて形成させることができる。したがって、所定の機能を実現させるために必要な回路の全てが、同一の基板に形成されていてもよい。例えば、所定の機能を実現させるために必要な回路の全てが、ガラス基板、プラスチック基板、単結晶基板、またはＳＯＩ基板を用いて形成されていてもよく、さまざまな基板を用いて形成されていてもよい。所定の機能を実現させるために必要な回路の全てが同じ基板を用いて形成されていることにより、部品点数の削減によるコストの低減、又は回路部品との接続点数の低減による信頼性の向上を図ることができる。あるいは、所定の機能を実現させるために必要な回路の一部が、ある基板に形成されており、所定の機能を実現させるために必要な回路の別の一部が、別の基板に形成されていてもよい。つまり、所定の機能を実現させるために必要な回路の全てが同じ基板を用いて形成されていなくてもよい。例えば、所定の機能を実現させるために必要な回路の一部は、ガラス基板上にトランジスタを用いて形成され、所定の機能を実現させるために必要な回路の別の一部は、単結晶基板上に形成され、単結晶基板上のトランジスタで構成されたＩＣチップをＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）でガラス基板に接続して、ガラス基板上にそのＩＣチップを配置してもよい。あるいは、そのＩＣチップをＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）やプリント基板を用いてガラス基板と接続してもよい。このように、回路の一部が同じ基板に形成されていることにより、部品点数の削減によるコストの低減、又は回路部品との接続点数の低減による信頼性の向上を図ることができる。また、駆動電圧が高い部分や駆動周波数が高い部分の回路は、消費電力が大きくなってしまうので、そのような部分の回路は同じ基板に形成せず、そのかわりに、例えば、単結晶基板上にその部分の回路を形成して、その回路で構成されたＩＣチップを用いるようにすれば、消費電力の増加を防ぐことができる。
なお、一画素とは、明るさを制御できる要素一つ分を示すものとする。よって、一例としては、一画素とは、一つの色要素を示すものとし、その色要素一つで明るさを表現する。従って、そのときは、Ｒ（赤）Ｇ（緑）Ｂ（青）の色要素からなるカラー表示装置の場合には、画像の最小単位は、Ｒの画素とＧの画素とＢの画素との三画素から構成されるものとする。なお、色要素は、三色に限定されず、三色以上を用いても良いし、ＲＧＢ以外の色を用いても良い。例えば、白色を加えて、ＲＧＢＷ（Ｗは白）としてもよい。また、ＲＧＢに、例えば、イエロー、シアン、マゼンタ、エメラルドグリーン、朱色などを一色以上追加してもよい。また、例えば、ＲＧＢの中の少なくとも一色に類似した色を、ＲＧＢに追加してもよい。例えば、Ｒ、Ｇ、Ｂ１、Ｂ２としてもよい。Ｂ１とＢ２とは、どちらも青色であるが、少し周波数が異なっている。同様に、Ｒ１、Ｒ２、Ｇ、Ｂとしてもよい。このような色要素を用いることにより、より実物に近い表示を行うことができる。あるいは、このような色要素を用いることにより、消費電力を低減することが出来る。また、別の例としては、１つの色要素について、複数の領域を用いて明るさを制御する場合は、その領域一つ分を一画素としてもよい。よって、一例として、面積階調を行う場合または副画素（サブ画素）を有している場合、一つの色要素につき、明るさを制御する領域が複数あり、その全体で階調を表現するわけであるが、明るさを制御する領域の一つ分を一画素としてもよい。よって、その場合は、一つの色要素は、複数の画素で構成されることとなる。あるいは、明るさを制御する領域が１つの色要素の中に複数あっても、それらをまとめて、１つの色要素を１画素としてもよい。よって、その場合は、一つの色要素は、一つの画素で構成されることとなる。また、１つの色要素について、複数の領域を用いて明るさを制御する場合、画素によって、表示に寄与する領域の大きさが異なっている場合がある。また、一つの色要素につき複数ある、明るさを制御する領域において、各々に供給する信号を僅かに異ならせるようにして、視野角を広げるようにしてもよい。つまり、１つの色要素について、複数個ある領域が各々有する画素電極の電位が、各々異なっていてもよい。その結果、液晶分子に加わる電圧が各画素電極によって各々異なる。よって、視野角を広くすることが出来る。
なお、一画素（三色分）と明示的に記載する場合は、ＲとＧとＢの三画素分を一画素と考える場合であるとする。一画素（一色分）と明示的に記載する場合は、一つの色要素につき、複数の領域がある場合、それらをまとめて一画素と考える場合であるとする。
なお、本書類（明細書、特許請求の範囲又は図面など）において、画素は、マトリクス状に配置（配列）されている場合がある。ここで、画素がマトリクスに配置（配列）されているとは、縦方向もしくは横方向において、画素が直線上に並んで配置されている場合や、ギザギザな線上に配置されている場合を含む。よって、例えば三色の色要素（例えばＲＧＢ）でフルカラー表示を行う場合に、ストライプ配置されている場合や、三つの色要素のドットがデルタ配置されている場合も含む。さらに、ベイヤー配置されている場合も含む。なお、色要素は、三色に限定されず、それ以上でもよく、例えば、ＲＧＢＷ（Ｗは白）や、ＲＧＢに、イエロー、シアン、マゼンタなどを一色以上追加したものなどがある。また、色要素のドット毎にその表示領域の大きさが異なっていてもよい。これにより、低消費電力化、又は表示素子の長寿命化を図ることができる。
なお、画素に能動素子を有するアクティブマトリクス方式、または、画素に能動素子を有しないパッシブマトリクス方式を用いることが出来る。
アクティブマトリクス方式では、能動素子（アクティブ素子、非線形素子）として、トランジスタだけでなく、さまざまな能動素子（アクティブ素子、非線形素子）を用いることが出来る。例えば、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）やＴＦＤ（Ｔｈｉｎ Ｆｉｌｍ Ｄｉｏｄｅ）などを用いることも可能である。これらの素子は、製造工程が少ないため、製造コストの低減、又は歩留まりの向上を図ることができる。さらに、素子のサイズが小さいため、開口率を向上させることができ、低消費電力化や高輝度化をはかることが出来る。
なお、アクティブマトリクス方式以外のものとして、能動素子（アクティブ素子、非線形素子）を用いないパッシブマトリクス型を用いることも可能である。能動素子（アクティブ素子、非線形素子）を用いないため、製造工程が少なく、製造コストの低減、又は歩留まりの向上を図ることができる。また、能動素子（アクティブ素子、非線形素子）を用いないため、開口率を向上させることができ、低消費電力化や高輝度化をはかることが出来る。
なお、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有しており、ドレイン領域とチャネル領域とソース領域とを介して電流を流すことが出来る。ここで、ソースとドレインとは、トランジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインであるかを限定することが困難である。そこで、本書類（明細書、特許請求の範囲又は図面など）においては、ソース及びドレインとして機能する領域を、ソースもしくはドレインと呼ばない場合がある。その場合、一例としては、それぞれを第１端子、第２端子と表記する場合がある。あるいは、それぞれを第１の電極、第２の電極と表記する場合がある。あるいは、ソース領域、ドレイン領域と表記する場合がある。
なお、トランジスタは、ベースとエミッタとコレクタとを含む少なくとも三つの端子を有する素子であってもよい。この場合も同様に、エミッタとコレクタとを、第１端子、第２端子と表記する場合がある。
なお、ゲートとは、ゲート電極とゲート配線（ゲート線、ゲート信号線、走査線、走査信号線等とも言う）とを含んだ全体、もしくは、それらの一部のことを言う。ゲート電極とは、チャネル領域を形成する半導体と、ゲート絶縁膜を介してオーバーラップしている部分の導電膜のことを言う。なお、ゲート電極の一部は、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域又はソース領域（又はドレイン領域）と、ゲート絶縁膜を介してオーバーラップしている場合もある。ゲート配線とは、各トランジスタのゲート電極の間を接続するための配線、各画素の有するゲート電極の間を接続するための配線、又はゲート電極と別の配線とを接続するための配線のことを言う。
ただし、ゲート電極としても機能し、ゲート配線としても機能するような部分（領域、導電膜、配線など）も存在する。そのような部分（領域、導電膜、配線など）は、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。つまり、ゲート電極とゲート配線とが、明確に区別できないような領域も存在する。例えば、延伸して配置されているゲート配線の一部とチャネル領域がオーバーラップしている場合、その部分（領域、導電膜、配線など）はゲート配線として機能しているが、ゲート電極としても機能していることになる。よって、そのような部分（領域、導電膜、配線など）は、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。
なお、ゲート電極と同じ材料で形成され、ゲート電極と同じ島（アイランド）を形成してつながっている部分（領域、導電膜、配線など）も、ゲート電極と呼んでも良い。同様に、ゲート配線と同じ材料で形成され、ゲート配線と同じ島（アイランド）を形成してつながっている部分（領域、導電膜、配線など）も、ゲート配線と呼んでも良い。このような部分（領域、導電膜、配線など）は、厳密な意味では、チャネル領域とオーバーラップしていない場合、又は別のゲート電極と接続させる機能を有していない場合がある。しかし、製造時の仕様等の関係でゲート電極またはゲート配線と同じ材料で形成され、ゲート電極またはゲート配線と同じ島（アイランド）を形成してつながっている部分（領域、導電膜、配線など）がある。よって、そのような部分（領域、導電膜、配線など）もゲート電極またはゲート配線と呼んでも良い。
なお、例えば、マルチゲートのトランジスタにおいて、１つのゲート電極と、別のゲート電極とは、ゲート電極と同じ材料で形成された導電膜で接続される場合が多い。そのような部分（領域、導電膜、配線など）は、ゲート電極とゲート電極とを接続させるための部分（領域、導電膜、配線など）であるため、ゲート配線と呼んでも良いが、マルチゲートのトランジスタを１つのトランジスタと見なすことも出来るため、ゲート電極と呼んでも良い。つまり、ゲート電極またはゲート配線と同じ材料で形成され、ゲート電極またはゲート配線と同じ島（アイランド）を形成してつながっている部分（領域、導電膜、配線など）は、ゲート電極やゲート配線と呼んでも良い。さらに、例えば、ゲート電極とゲート配線とを接続させている部分の導電膜であって、ゲート電極またはゲート配線とは異なる材料で形成された導電膜も、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。
なお、ゲート端子とは、ゲート電極の部分（領域、導電膜、配線など）または、ゲート電極と電気的に接続されている部分（領域、導電膜、配線など）について、その一部分のことを言う。
なお、ゲート配線、ゲート線、ゲート信号線、走査線、走査信号線などと呼ぶ場合、配線にトランジスタのゲートが接続されていない場合もある。この場合、ゲート配線、ゲート線、ゲート信号線、走査線、走査信号線は、トランジスタのゲートと同じ層で形成された配線、トランジスタのゲートと同じ材料で形成された配線またはトランジスタのゲートと同時に成膜された配線を意味している場合がある。例としては、保持容量用配線、電源線、基準電位供給配線などがある。
なお、ソースとは、ソース領域とソース電極とソース配線（ソース線、ソース信号線、データ線、データ信号線等とも言う）とを含んだ全体、もしくは、それらの一部のことを言う。ソース領域とは、Ｐ型不純物（ボロンやガリウムなど）やＮ型不純物（リンやヒ素など）が多く含まれる半導体領域のことを言う。従って、少しだけＰ型不純物やＮ型不純物が含まれる領域、いわゆる、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域は、ソース領域には含まれない。ソース電極とは、ソース領域とは別の材料で形成され、ソース領域と電気的に接続されて配置されている部分の導電層のことを言う。ただし、ソース電極は、ソース領域も含んでソース電極と呼ぶこともある。ソース配線とは、各トランジスタのソース電極の間を接続するための配線、各画素の有するソース電極の間を接続するための配線、又はソース電極と別の配線とを接続するための配線のことを言う。
しかしながら、ソース電極としても機能し、ソース配線としても機能するような部分（領域、導電膜、配線など）も存在する。そのような部分（領域、導電膜、配線など）は、ソース電極と呼んでも良いし、ソース配線と呼んでも良い。つまり、ソース電極とソース配線とが、明確に区別できないような領域も存在する。例えば、延伸して配置されているソース配線の一部とソース領域とがオーバーラップしている場合、その部分（領域、導電膜、配線など）はソース配線として機能しているが、ソース電極としても機能していることになる。よって、そのような部分（領域、導電膜、配線など）は、ソース電極と呼んでも良いし、ソース配線と呼んでも良い。
なお、ソース電極と同じ材料で形成され、ソース電極と同じ島（アイランド）を形成してつながっている部分（領域、導電膜、配線など）や、ソース電極とソース電極とを接続する部分（領域、導電膜、配線など）も、ソース電極と呼んでも良い。さらに、ソース領域とオーバーラップしている部分も、ソース電極と呼んでも良い。同様に、ソース配線と同じ材料で形成され、ソース配線と同じ島（アイランド）を形成してつながっている領域も、ソース配線と呼んでも良い。このような部分（領域、導電膜、配線など）は、厳密な意味では、別のソース電極と接続させる機能を有していない場合がある。しかし、製造時の仕様等の関係でソース電極またはソース配線と同じ材料で形成され、ソース電極またはソース配線とつながっている部分（領域、導電膜、配線など）がある。よって、そのような部分（領域、導電膜、配線など）もソース電極またはソース配線と呼んでも良い。
なお、例えば、ソース電極とソース配線とを接続させている部分の導電膜であって、ソース電極またはソース配線とは異なる材料で形成された導電膜も、ソース電極と呼んでも良いし、ソース配線と呼んでも良い。
なお、ソース端子とは、ソース領域の領域や、ソース電極や、ソース電極と電気的に接続されている部分（領域、導電膜、配線など）について、その一部分のことを言う。
なお、ソース配線、ソース線、ソース信号線、データ線、データ信号線などと呼ぶ場合、配線にトランジスタのソース（ドレイン）が接続されていない場合もある。この場合、ソース配線、ソース線、ソース信号線、データ線、データ信号線は、トランジスタのソース（ドレイン）と同じ層で形成された配線、トランジスタのソース（ドレイン）と同じ材料で形成された配線またはトランジスタのソース（ドレイン）と同時に成膜された配線を意味している場合がある。例としては、保持容量用配線、電源線、基準電位供給配線などがある。
なお、ドレインについては、ソースと同様である。
なお、半導体装置とは半導体素子（トランジスタ、ダイオード、サイリスタなど）を含む回路を有する装置のことをいう。さらに、半導体特性を利用することで機能しうる装置全般を半導体装置と呼んでもよい。または、半導体材料を有する装置のことを半導体装置と言う。
なお、表示素子とは、光学変調素子、液晶素子、発光素子、ＥＬ素子（有機ＥＬ素子、無機ＥＬ素子又は有機物及び無機物を含むＥＬ素子）、電子放出素子、電気泳動素子、放電素子、光反射素子、光回折素子、デジタルマイクロミラーデバイス（ＤＭＤ）、などのことを言う。ただし、これに限定されない。
なお、表示装置とは、表示素子を有する装置のことを言う。なお、表示装置は、表示素子を含む複数の画素を含んでいても良い。なお、表示装置は、複数の画素を駆動させる周辺駆動回路を含んでいても良い。なお、複数の画素を駆動させる周辺駆動回路は、複数の画素と同一基板上に形成されてもよい。なお、表示装置は、ワイヤボンディングやバンプなどによって基板上に配置された周辺駆動回路、いわゆる、チップオングラス（ＣＯＧ）で接続されたＩＣチップ、または、ＴＡＢなどで接続されたＩＣチップを含んでいても良い。なお、表示装置は、ＩＣチップ、抵抗素子、容量素子、インダクタ、トランジスタなどが取り付けられたフレキシブルプリントサーキット（ＦＰＣ）を含んでもよい。なお、表示装置は、フレキシブルプリントサーキット（ＦＰＣ）などを介して接続され、ＩＣチップ、抵抗素子、容量素子、インダクタ、トランジスタなどが取り付けられたプリント配線基盤（ＰＷＢ）を含んでいても良い。なお、表示装置は、偏光板または位相差板などの光学シートを含んでいても良い。なお、表示装置は、照明装置、筐体、音声入出力装置、光センサなどを含んでいても良い。ここで、バックライトユニットのような照明装置は、導光板、プリズムシート、拡散シート、反射シート、光源（ＬＥＤ、冷陰極管など）、冷却装置（水冷式、空冷式）などを含んでいても良い。
なお、照明装置は、バックライトユニット、導光板、プリズムシート、拡散シート、反射シート、光源（ＬＥＤ、冷陰極管、熱陰極管など）、冷却装置などを有している装置のことをいう。
なお、発光装置とは、発光素子などを有している装置のことをいう。表示素子として発光素子を有している場合は、発光装置は、表示装置の具体例の一つである。
なお、反射装置とは、光反射素子、光回折素子、光反射電極などを有している装置のことをいう。
なお、液晶表示装置とは、液晶素子を有している表示装置をいう。液晶表示装置には、直視型、投写型、透過型、反射型、半透過型などがある。
なお、駆動装置とは、半導体素子、電気回路、電子回路を有する装置のことを言う。例えば、ソース信号線から画素内への信号の入力を制御するトランジスタ（選択用トランジスタ、スイッチング用トランジスタなどと呼ぶことがある）、画素電極に電圧または電流を供給するトランジスタ、発光素子に電圧または電流を供給するトランジスタなどは、駆動装置の一例である。さらに、ゲート信号線に信号を供給する回路（ゲートドライバ、ゲート線駆動回路などと呼ぶことがある）、ソース信号線に信号を供給する回路（ソースドライバ、ソース線駆動回路などと呼ぶことがある）などは、駆動装置の一例である。
なお、表示装置、半導体装置、照明装置、冷却装置、発光装置、反射装置、駆動装置などは、互いに重複して有している場合がある。例えば、表示装置が、半導体装置および発光装置を有している場合がある。あるいは、半導体装置が、表示装置および駆動装置を有している場合がある。
なお、Ａの上にＢが形成されている、あるいは、Ａ上にＢが形成されている、と明示的に記載する場合は、Ａの上にＢが直接接して形成されていることに限定されない。直接接してはいない場合、つまり、ＡとＢと間に別の対象物が介在する場合も含むものとする。ここで、Ａ、Ｂは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
従って例えば、層Ａの上に（もしくは層Ａ上に）、層Ｂが形成されている、と明示的に記載されている場合は、層Ａの上に直接接して層Ｂが形成されている場合と、層Ａの上に直接接して別の層（例えば層Ｃや層Ｄなど）が形成されていて、その上に直接接して層Ｂが形成されている場合とを含むものとする。なお、別の層（例えば層Ｃや層Ｄなど）は、単層でもよいし、複層でもよい。
さらに、Ａの上方にＢが形成されている、と明示的に記載されている場合についても同様であり、Ａの上にＢが直接接していることに限定されず、ＡとＢとの間に別の対象物が介在する場合も含むものとする。従って例えば、層Ａの上方に、層Ｂが形成されている、という場合は、層Ａの上に直接接して層Ｂが形成されている場合と、層Ａの上に直接接して別の層（例えば層Ｃや層Ｄなど）が形成されていて、その上に直接接して層Ｂが形成されている場合とを含むものとする。なお、別の層（例えば層Ｃや層Ｄなど）は、単層でもよいし、複層でもよい。
なお、Ａの上にＢが直接接して形成されている、と明示的に記載する場合は、Ａの上に直接接してＢが形成されている場合を含み、ＡとＢと間に別の対象物が介在する場合は含まないものとする。
なお、Ａの下にＢが、あるいは、Ａの下方にＢが、の場合についても、同様である。
なお、明示的に単数として記載されているものについては、単数であることが望ましい。ただし、これに限定されず、複数であることも可能である。同様に、明示的に複数として記載されているものについては、複数であることが望ましい。ただし、これに限定されず、単数であることも可能である。
本発明により、広視野角表示を実現することができる。また、コントラストに優れた表示装置を得ることができる。また、表示品位に優れた表示装置を提供することをできる。また、ノイズの影響を受けにくく、綺麗な表示を行うことが可能な表示装置を提供することができる。または、表示の劣化が生じにくい表示装置を提供することができる。または、製品寿命に優れた表示装置を提供することができる。
以下、本発明の一態様について説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間においても共通して用い、その説明は省略する。
（実施の形態１）
本発明の画素の基本構成について、図１を用いて説明する。図１に示す画素は、第１のスイッチ１１１、第２のスイッチ１１２、第３のスイッチ１１３、第１の抵抗１１４、第２の抵抗１１５、第１の液晶素子１２１、第２の液晶素子１２２、第１の保持容量１３１及び第２の保持容量１３２を有する。また、画素は、信号線１１６、第１の走査線１１７、第２の走査線１２０及びＣｓ線１１９に接続されている。なお、第１の液晶素子１２１及び第２の液晶素子１２２の各々は、少なくとも画素電極と、共通電極１１８と、画素電極及び共通電極１１８によって制御される液晶とを有する。
図１において、第１の液晶素子１２１の画素電極は第１のスイッチ１１１を介して信号線１１６に接続されている。また、第１の液晶素子１２１の画素電極は第２のスイッチ１１２及び第１の抵抗１１４を介して第２の液晶素子１２２の画素電極とも接続されている。第１の抵抗１１４と第２の液晶素子１２２の画素電極との接続箇所をノード１４２とすると、ノード１４２は第３のスイッチ１１３及び第２の抵抗１１５を介してＣｓ線１１９と接続されている。また、第２のスイッチ１１２と、第１の液晶素子１２１の画素電極と第１のスイッチ１１１とが接続されている配線との接続箇所をノード１４１とする。
なお、第１のスイッチ１１１及び第２のスイッチ１１２のオンオフは第１の走査線１１７に入力される信号により、第３のスイッチ１１３のオンオフは第１の走査線１１７及び第２の走査線１２０に入力される双方の信号により制御される。ここでは、各々のスイッチを走査線を用いて制御した場合について述べるが、スイッチの制御方法はこれに限定されない。
信号線１１６には、ビデオ信号に相当する画像信号、即ち画素の階調に応じた電位が入力される。
なお、液晶素子は電圧保持特性を示すがその保持率は１００％ではないため、保持された電圧を維持するために図１に示す画素では第１の液晶素子１２１及び第２の液晶素子１２２のそれぞれに対応して第１の保持容量１３１、第２の保持容量１３２が設けられている。具体的には、第１の液晶素子１２１の画素電極は第１の保持容量１３１を介してＣｓ線１１９に接続され、第２の液晶素子１２２の画素電極は第２の保持容量１３２を介してＣｓ線１１９に接続されている。なお、液晶素子における電圧保持特性は液晶材料、それに混入された不純物や画素の大きさ等にもよるため、液晶素子の電圧保持率が高い場合には図７７に示すように保持容量を特に設けなくても良い。また、例えば第１の液晶素子１２１より第２の液晶素子１２２の方が表示への寄与が少ない場合には、表示寄与に少ない第２の液晶素子１２２に対して設けられた第２の保持容量１３２を省略しても良い。
また、図１において、ノード１４１は第２のスイッチ１１２、第１の抵抗１１４を順に介してノード１４２に接続されているが、第１の抵抗１１４、第２のスイッチ１１２の順に接続されていても良い。また、ノード１４２は第２の抵抗１１５、第３のスイッチの１１３を順に介してＣｓ線１１９に接続されていても良い。もちろん、図７８に示すように第２のスイッチ１１２と第１の抵抗１１４、第３のスイッチ１１３と第２の抵抗１１５においてスイッチと抵抗の接続関係がそれぞれ逆になっていても良い。
また、第１の液晶素子１２１、第２の液晶素子１２２の各々は、複数の液晶素子から構成されていても良い。同様にして第１の保持容量１３１、第２の保持容量１３２の各々においても、複数の保持容量から構成されていても良い。例えば、第１の液晶素子１２１、第２の液晶素子１２２の各々が２つの液晶素子から、第１の保持容量１３１、第２の保持容量１３２の各々が２つの保持容量から構成されている場合について図７９に示す。
図１の画素の動作について説明する。上述したように、第１のスイッチ１１１及び第２のスイッチ１１２のオンオフは第１の走査線１１７に信号を入力することにより制御され、ここでは第１の走査線１１７にＨｉｇｈレベル（以下、Ｈレベルと記す）を入力することにより第１のスイッチ１１１及び第２のスイッチ１１２がオンする場合について述べる。また、第１の走査線１１７及び第２の走査線１２０に入力される双方の信号によって制御される第３のスイッチ１１３は、第１の走査線１１７及び第２の走査線１２０の両方にＨレベルが入力された際のみにオンする場合について述べる。よって、この場合、第１の走査線１１７にＬｏｗレベル（以下、Ｌレベルと記す）が入力された際にはこれらスイッチはオフし、第３のスイッチ１１３に関してはさらに第１の走査線１１７にＨレベル、第２の走査線１２０にＬレベルが入力された場合であってもオフするものとする。
このような第１のスイッチ１１１、第２のスイッチ１１２及び第３のスイッチ１１３を用いて、画素へ当該画素の階調に応じた電位を入力する期間、即ち書き込み期間を、前半と後半に分割する。前半部分では、第３のスイッチ１１３を除く第１のスイッチ１１１及び第２のスイッチ１１２をオンとし、後半部分では第１のスイッチ１１１、第２のスイッチ１１２に加え、第３のスイッチ１１３をオンとする。このように、前半部分では信号線１１６とＣｓ線１１９とを電気的に切断し、後半部分ではこれらを電気的に接続することにより、素早く画素にビデオ信号を書き込むことが可能となる。
まず、書き込み期間の前半部分では第１の走査線１１７にＨレベルを、第２の走査線１２０にＬレベルを入力し、第１のスイッチ１１１及び第２のスイッチ１１２をオンさせる。信号線１１６より入力された画素の階調に応じた電位は、第１のスイッチ１１１を介して第１の液晶素子１２１の画素電極及び第１の保持容量１３１の第１の電極に供給される。さらに、この電位は第２のスイッチ１１２及び第１の抵抗１１４を介して第２の液晶素子１２２の画素電極及び第２の保持容量１３２の第１の電極に供給される。この際、第３のスイッチ１１３をオフとしていることで、第１の液晶素子１２１及び第２の液晶素子１２２のそれぞれの画素電極にはやく電位を供給することが可能となる。
その後、書き込み期間の後半部分では第２の走査線１２０にもＨレベルを入力することで、第１のスイッチ１１１及び第２のスイッチ１１２に加え、第３のスイッチ１１３をオンとさせる。このようにして、信号線１１６とＣｓ線１１９とを電気的に接続させる。これにより、書き込み期間の前半部分に第１の液晶素子１２１及び第２の液晶素子１２２の画素電極の各々に供給された電位を、画素の階調に応じた最適な電位に調整することができる。
なお、第２の液晶素子１２２の画素電極及び第２の保持容量１３２の第１の電極に供給される電位はノード１４２における電位と同じであり、その電位はノード１４１とＣｓ線１１９との電位差並びに第１の抵抗１１４及び第２の抵抗１１５における抵抗値によって決定される。即ち、第２の液晶素子１２２の画素電極には、信号線１１６より入力された画素の階調に応じた電位が第１の抵抗１１４と第２の抵抗１１５とによって抵抗分割された電位が供給されていることになる。なお、信号線１１６より入力される画素の階調に応じた電位をＶｓｉｇ、第１の抵抗１１４の抵抗値をＲ１、第２の抵抗１１５の抵抗値をＲ２、Ｃｓ線１１９に供給される電位をＶｃｓとすると、ノード１４１の電位はＶｓｉｇとなることから、書き込み期間の後半部分におけるノード１４２の電位はＶｃｓ＋（Ｖｓｉｇ−Ｖｃｓ）×Ｒ２／（Ｒ１＋Ｒ２）となる。
なお、第１の保持容量１３１には信号線１１６より入力された階調に応じた電位とＣｓ線１１９の電位との電位差が、第２の保持容量１３２には抵抗分割された電位とＣｓ線１１９の電位との電位差が保持される。
次に、第１の走査線１１７にＬレベルを入力する。すると、第１のスイッチ１１１、第２のスイッチ１１２及び第３のスイッチ１１３がオフし、信号線１１６、第１の液晶素子１２１及び第２の液晶素子１２２は互いに電気的に遮断される。しかしながら、第１の保持容量１３１には信号線１１６より入力された階調に応じた電位とＣｓ線１１９の電位との電位差が保持され、第２の保持容量１３２には抵抗分割された電位とＣｓ線１１９の電位との電位差が保持されている。そのため、第１の液晶素子１２１の画素電極は信号線１１６より入力された画素の階調に応じた電位を維持することができ、第２の液晶素子１２２の画素電極においても抵抗分割された電位を維持することができる。なお、第１の走査線１１７に限らず、第１の走査線１１７と共に第２の走査線１２０にもＬレベルを供給しても良い。いずれにせよ、第１のスイッチ１１１、第２のスイッチ１１２及び第３のスイッチ１１３がオフとなれば良い。
このようにして、第１の液晶素子１２１及び第２の液晶素子１２２に保持された電位差、即ち電圧を用いて画素の階調を表現する。第１の液晶素子１２１と第２の液晶素子１２２とでは異なる電圧が印加されているため、各々の液晶素子が有する液晶は異なる配向を示す。よって、視野角特性を向上することが可能となる。
なお、画素によって表現する階調は、当該画素における第１の液晶素子１２１と第２の液晶素子１２２の各々が有する液晶の配向により決定されるため、信号線１１６より供給する画素の階調に応じた電位はこれらを考慮して決定する必要がある。
また、書き込み期間の前半部分では信号線１１６とＣｓ線１１９とを電気的に切断し、後半部分ではこれらを電気的に接続することにより、第１の液晶素子１２１及び第２の液晶素子１２２の画素電極の各々を画素の階調に応じた電位により早くすることができる。よって、素早く画素にビデオ信号を書き込むことが可能となる。
また、図２に示すように第１のスイッチ１１１と、第２のスイッチ１１２及び第３のスイッチ１１３とを異なる走査線を用いて制御しても良い。図２では、第１のスイッチ１１１は第３の走査線２０１を、第２のスイッチ１１２は第１の走査線１１７を、第３のスイッチ１１３は第１の走査線１１７及び第２の走査線１２０を用いて制御した場合について記載している。なお、図２に示した画素においても図１の画素と同様に動作させることが可能である。
ところで、上述のような画素構成とした場合、第２の液晶素子１２２は第１の液晶素子１２１に比べて印加される電圧が小さくなる。そのため、第２の抵抗１１５を第１の抵抗１１４より小さくしすぎると第２の液晶素子１２２に印加される電圧が液晶のしきい値電圧より小さくなり、第２の液晶素子１２２が有する液晶が駆動しない場合がある。よって、第２の抵抗１１５の抵抗値Ｒ２は第１の抵抗１１４の抵抗値Ｒ１より大きい方（Ｒ２＞Ｒ１）が好ましい。もちろん、抵抗値の関係はこれに限定されることはなく、第１の液晶素子１２１及び第２の液晶素子１２２の液晶が駆動し、両者の液晶を用いて階調を表現できれば良い。なお、液晶のしきい値電圧とは、液晶が駆動するために必要となる電圧の臨界値を指す。
また、図１において第１の抵抗１１４と第２の抵抗１１５の抵抗値が大きく、第２のスイッチ１１２及び第３のスイッチ１１３がなくてもノード１４１、ノード１４２の各々において第１のスイッチ１１１をオフした後も信号線１１６より入力された際の電位を維持することができれば、これらスイッチは特に設けなくても良い。例えば、第１の抵抗１１４の抵抗値が大きければノード１４１とノード１４２の間に設けられた第２のスイッチ１１２を省略しても良いし、第２の抵抗１１５の抵抗値が大きければノード１４２とＣｓ線１１９の間に設けられた第３のスイッチ１１３を省略しても良い。もちろん、両者ともに大きい場合には、第２のスイッチ１１２及び第３のスイッチ１１３を省略することも可能である。
続いて、上述した図１に示す画素を有する表示装置について図３を用いて説明する。
表示装置は、信号線駆動回路３１１、走査線駆動回路３１２及び画素部３１３を有し、画素部３１３には、信号線駆動回路３１１から列方向に伸張して配置された複数の信号線Ｓ１〜Ｓｍ、走査線駆動回路３１２から行方向に伸張して配置された第１の走査線Ｇ１＿１〜Ｇ１＿ｎ、第２の走査線Ｇ２＿１〜Ｇ２＿ｎ及びＣｓ線Ｃｓ＿１〜Ｃｓ＿ｎ、並びに信号線Ｓ１〜Ｓｍに対応してマトリクス状に配置された複数の画素３１４を有する。そして、各画素３１４は、信号線Ｓｊ（信号線Ｓ１〜Ｓｍのうちのいずれか一）、第１の走査線Ｇ１＿ｉ（走査線Ｇ１〜Ｇｎのうちのいずれか一）、第２の走査線Ｇ２＿ｉ、Ｃｓ線Ｃｓ＿ｉと接続されている。
なお、信号線Ｓｊ、第１の走査線Ｇ１＿ｉ、第２の走査線Ｇ２＿ｉ、Ｃｓ線Ｃｓ＿ｉは、それぞれ図１の信号線１１６、第１の走査線１１７、第２の走査線１２０、Ｃｓ線１１９に相当する。図１における共通電極１１８は、複数の画素３１４間で共通もしくは電気的に接続されており、同じ電位が供給されている。なお、Ｃｓ線１１９と共通電極１１８とを同電位とする場合には、画素部３１３の外部で導電性微粒子や配線等を用いてこれらを電気的に接続すればよい。
走査線駆動回路３１２から第１の走査線Ｇ１＿ｉに入力される信号により動作させる画素の行を順次選択し、選択された行に属する画素の各々に信号線駆動回路３１１から信号線Ｓ１〜Ｓｍを介して各画素の階調に応じた電位を供給する。
図１７に示すように、例えばｉ行目を選択し書き込み期間を終えると、ｉ＋１行目に属する画素へ信号の書き込みを行う。なお、図１７には、各行における書き込み期間を表すためにこれを忠実に表すことができる図１に示した第１のスイッチ１１１の動作を抜粋し記載している。そして、ｉ行目において書き込み期間を終えた画素は、前記期間において第１の液晶素子及び第２の液晶素子に保持された電圧によって階調を表現する。
なお、書き込み期間の前半部分には第１の走査線Ｇ１＿ｉのみにＨレベルの信号を入力し、後半部分では第２の走査線Ｇ２＿ｉにもＨレベルの信号を入力する。よって、画素は書き込み期間に信号線Ｓｊより供給された電位により上述のようにして階調を表現することができる。
なお、液晶材料の劣化やちらつき（フリッカ）などの表示ムラを抑制するために、一定期間毎に液晶素子における共通電極の電位（コモン電位）に対して画素電極に印加される電圧の極性を反転させて駆動させる反転駆動を用いることが好ましい。本明細書において、共通電極より画素電極の電位の方が高い場合には正極性の電圧が、画素電極より共通電極の電位の方が高い場合には負極性の電圧が液晶素子に印加されたと表記する。また、液晶素子に正極性の電圧が印加される際に信号線より入力されるビデオ信号を正極性の信号とし、負極性の電圧が印加される際に信号線より入力されるビデオ信号を負極性の信号として表記する。なお、反転駆動の例としては、フレーム反転駆動をはじめ、ソースライン反転駆動、ゲートライン反転駆動、ドット反転駆動などが挙げられる。
フレーム反転駆動とは、１フレーム期間毎に液晶素子に印加される電圧の極性を反転させる駆動方法である。なお、１フレーム期間とは、１画素分の画像を表示する期間に相当し、その期間には特に限定はないが、画像をみる人がちらつき（フリッカ）を感じないように少なくとも１／６０秒以下とすることが好ましい。
さらに周期を短くし、周波数を高くして、動画での画像のぶれを低減することが望ましい。望ましくは、周期を１／１２０秒以下（周波数が１２０Ｈｚ以上）であることが望ましい。より望ましくは、周期を１／１８０秒以下（周波数が１８０Ｈｚ以上）であることが望ましい。このようにフレーム周波数を向上させる場合、元の画像のデータのフレーム周波数と一致しないときには、画像データを補間する必要がある。この場合は、動きベクトルを用いて、画像データを補間することにより、高いフレーム周波数で表示させることが出来る。以上のようにして、画像の動きが滑らかに表示され、残像の少ない表示を行う事が出来る。
また、ソースライン反転駆動とは、同一の信号線に接続された画素に属する液晶素子に印加される電圧の極性を、隣接する信号線に接続された画素に属する液晶素子に対し反転させ、さらに各画素に対しフレーム反転を行う駆動方法である。一方、ゲートライン反転駆動とは、同一の走査線に接続された画素に属する液晶素子に印加される電圧の極性を、隣接する走査線に接続された画素に属する液晶素子に対し反転させ、さらに各画素に対しフレーム反転を行う駆動方法である。また、ドット反転駆動とは、隣接する画素間で液晶素子に印加される電圧の極性を反転させる駆動方法であり、ソースライン反転駆動とゲートライン反転駆動を組み合わせた駆動方法である。
ところで、上記のフレーム反転駆動、ソースライン反転駆動、ゲートライン反転駆動、ドット反転駆動などを採用した場合、信号線に書き込まれるビデオ信号に必要となる電位の幅は、反転駆動を行わない場合に比べて２倍となる。そのため、これを解消するためにフレーム反転駆動やゲートライン反転駆動の場合、さらに共通電極の電位を反転させるコモン反転駆動を採用することもある。
コモン反転駆動とは液晶素子に印加される極性の反転と同期して共通電極の電位を変化させる駆動方法であり、コモン反転駆動を行うことによって信号線に書き込まれるビデオ信号に必要となる電位の幅を低減させることができる。この場合、共通電極１１８とＣｓ線１１９（図３においては、Ｃｓ線Ｃｓ＿１〜Ｃｓ＿ｎ）とは電気的に接続されていることが好ましい。共通電極１１８及びＣｓ線１１９に同じ信号が入力されることになり、より適切に表示させることができる。
例えば、ソースライン反転駆動を行う場合、共通電極の電位を中心として正と負のビデオ信号、即ち正極性と負極性のビデオ信号が１フレーム期間毎に信号線を介して交互に供給される。なお、このような場合、ビデオ信号はＣｓ線に供給される電位に対しても正もしくは負となる信号である。
次に、ドット反転駆動が実現可能な画素の一構成例を図４に示す。図４では、４つの画素を取り出して記載しており、その各々の画素は図１に示す構成をとっている。図中において、信号線１１６＿１、１１６＿２は図１における信号線１１６に、第１の走査線１１７＿１、１１７＿２は第１の走査線１１７に、第２の走査線１２０＿１、１２０＿２は第２の走査線１２０に、Ｃｓ線１１９＿１、１１９＿２、４１９＿１、４１９＿２はＣｓ線１１９に相当する。信号線１１６＿１、１１６＿２には異なる極性の信号を入力する。その極性に併せて、同一行に属する画素であっても隣接する画素と異なるＣｓ線、即ちＣｓ線１１９＿１、４１９＿２もしくは１１９＿１、４１９＿２を用いて隣接画素とは異なる電位を図８０に示すように供給する。図８０に示すように駆動させることで、ドット反転駆動を行えば良い。
なお、ノーマリーブラックのときには黒を表示させる際の信号、ノーマリーホワイトのときには白を表示させる際の信号を｜Ｖｓｉｇ（０）｜とし、共通電極の電位をＶｃｏｍとすると、画素に信号線より正極性の信号が供給される場合にはＶｃｏｍ以上Ｖｓｉｇ（０）＋Ｖｃｏｍ以下の電位がＣｓ線に供給されていれば良い。一方、画素に負極性の信号が供給される場合には−Ｖｓｉｇ（０）＋Ｖｃｏｍ以上Ｖｃｏｍ以下の電位がＣｓ線に供給されていれば良い。
なお、正極性の信号が画素に供給される場合にはＶｃｏｍ＋α以上Ｖｓｉｇ（０）＋Ｖｃｏｍ以下の電位が、負極性の信号が画素に供給される場合には−Ｖｓｉｇ（０）＋Ｖｃｏｍ以上Ｖｃｏｍ−α以下の電位がＣｓ線に供給されることが好ましい。ここで、αはＶｓｉｇ／２である。さらに、より好ましくは正極性の信号が画素に供給される場合にはＶｓｉｇ（０）＋Ｖｃｏｍの電位が、負極性の信号が画素に供給される場合には−Ｖｓｉｇ（０）＋Ｖｃｏｍの電位が供給されると良い。
このように、Ｃｓ線の電位を、正極性の信号が画素に供給される場合にはＶｓｉｇ（０）＋Ｖｃｏｍと、負極性の信号が供給される場合には−Ｖｓｉｇ（０）＋Ｖｃｏｍとすることで、第２の液晶素子１２２に印加される電圧を増大させることが可能となり、より第２の液晶素子１２２の制御を容易なものとすることができる。
なお、正極性の信号が画素に供給される場合にＣｓ線の電位をＶｓｉｇ（０）＋Ｖｃｏｍより高い電位とすると液晶には常にＶｓｉｇ（０）より高い電圧が印加されてしまい、ノーマリーブラックのときには黒を、ノーマリーホワイトのときには白を表示させることができなくなる。また、負極性の信号が画素に供給される場合には、−Ｖｓｉｇ（０）＋Ｖｃｏｍより低い電位がＣｓ線に供給されると、正極性の信号の際と同様、ノーマリーブラックのときには黒を、ノーマリーホワイトのときには白を表示させることができなくなる。
なお、図８０ではＶｃｏｍの電位を０Ｖ、画素に正極性の信号が供給される場合のＣｓ線の電位をＶｓｉｇ（０）、画素に負極性の信号が供給される場合のＣｓ線の電位を−Ｖｓｉｇ（０）とした場合について記載している。
なお、反転駆動の方法は上記に限られるものではない。
また、各画素に接続された配線を画素間で共有して用いることにより配線数を減らすことが可能である。この場合、正常に動作をするのであれば様々な配線を画素間で共有することができる。例えば、次行の画素と配線を共有することが可能であり、その一例について述べる。
図５に示す画素５００は、図１と同様、第１のスイッチ１１１、第２のスイッチ１１２、第３のスイッチ１１３、第１の抵抗１１４、第２の抵抗１１５、第１の液晶素子１２１、第２の液晶素子１２２、第１の保持容量１３１及び第２の保持容量１３２を有する。なお、画素５００は、信号線１１６、第１の走査線５１７、Ｃｓ線１１９及び次行の第１の走査線５１７に接続されている。
図１に示した画素では、第３のスイッチ１１３を制御する一方の走査線として、第２の走査線１１７を用いていたのに対し、図５では次行の第１の走査線５１７を用いる。このように次行と配線を共有することで配線数を減らすことが可能となり、開口率を向上させることができる。
ただし、図５に示す画素では第３のスイッチ１１３をオンとすることで、書き込みが終わる前に次行の画素における第１のスイッチ１１１及び第２のスイッチ１１２がオンとなってしまう。即ち、図１８に示すように画素５００における書き込み期間の後半部分に次行の画素が選択されてしまう。なお、図１８はｉ−１行、ｉ行、ｉ＋１行目における書き込み期間を表し、図１７と同様これを忠実に表すことができる第１のスイッチ１１１の動作を抜粋し記載している。
このように、書き込み期間の後半部分に次行の画素が選択されてしまうことで、次行の画素が有する第１の液晶素子１２１及び第２の液晶素子１２２に印加されいた電圧が当該画素の階調に応じた電圧から変化してしまう。しかしながら、次行の画素は画素５００の次にビデオ信号が書き込まれるため、第３のスイッチ１１３をオンする期間、即ち書き込み期間の後半部分を表示に影響がない程度に設定することで特に問題となることはない。もちろん、図２の画素構成、即ち第１のスイッチ１１１を制御する走査線を第１の走査線５１７とは別に設ける場合には、このようなことは生じない。
なお、上述において第１のスイッチ１１１、第２のスイッチ１１２及び第３のスイッチ１１３には様々な形態のものを用いることが可能であり、電気的なスイッチや機械的なスイッチなどを適用することができる。つまり、電流の流れを制御できるものであればよく、特定のものに限定されない。例えば、トランジスタやダイオードでもよいし、これらを組み合わせた論理回路でも良い。
図６に示すように、図１における第２のスイッチ１１２及び第３のスイッチ１１３のそれぞれに第２のトランジスタ６１２、第３のトランジスタ６１３を用い、さらにこれらのトランジスタのオン抵抗を用いて図１における第１の抵抗１１４及び第２の抵抗１１５を実現し、これら抵抗を省略した構成としても良い。ただし、第３のトランジスタ６１３は、第１の走査線１１７及び第２の走査線１２０に入力される双方の信号によって制御される必要があるため、ゲート電極が第１の走査線１１７及び第２の走査線１２０にそれぞれ接続された２つのトランジスタ６２０、６２１から構成される。
なお、上述したように図１において第２の抵抗１１５の抵抗値Ｒ２は第１の抵抗１１４の抵抗値Ｒ１より大きい方（Ｒ２＞Ｒ１）が好ましいため、図６における構成においても第２のトランジスタ６１２のオン抵抗に比べ第３のトランジスタ６１３のオン抵抗が大きい方が好ましい。よって、第２のトランジスタ６１２のチャネル幅をＷ２、チャネル長をＬ２、第３のトランジスタ６１３のチャネル幅をＷ３、チャネル長をＬ３とした場合、Ｗ２／Ｌ２＞Ｗ３／Ｌ３となるようなトランジスタを各々に用いることが好ましい。ここで、第３のトランジスタ６１３のチャネル長Ｌは、直列に接続されたトランジスタ６２０、６２１のチャネル幅Ｗが等しい場合、各トランジスタのチャネル長の合計に相当する値を言う。ただし、この関係に限定されるわけではない。もちろん、画素の構成においてもこれに限定されるわけではなく、例えば図８１に示すように、図１における第２のスイッチ１１２及び第３のスイッチ１１３のそれぞれに第２のトランジスタ６１２、第３のトランジスタ６１３を用いて、抵抗を省略しなくても良い。
また、図１における第１のスイッチ１１１にトランジスタ（ここでは、第１のトランジスタという）を用いた場合には、第１のトランジスタのオン抵抗はより低い方が好ましく、第１のトランジスタのチャネル幅をＷ１、チャネル長をＬ１とするとＷ１／Ｌ１はより大きい方が好ましい。図８３に図６に示す構成において、第１のスイッチ１１１に第１のトランジスタ８４１１を用いた場合について示す。なお、第１のトランジスタ８４１１を第２のトランジスタ６１２及び第３のトランジスタ６１３と比較した場合には、Ｗ１／Ｌ１＞Ｗ２／Ｌ２＞Ｗ３／Ｌ３となるようなトランジスタを用いることが好ましい。ただし、これに限定されるわけではない。
また、第３のトランジスタ６１３を構成するトランジスタ６２０、６２１の接続関係は、図６に示すようにノード１４２がトランジスタ６２０とトランジスタ６２１とを順に介してＣｓ線１１９に接続されるように設けられていても良いし、図７に示すようにノード１４２がトランジスタ６２１とトランジスタ６２０とを順に介してＣｓ線１１９に接続されるように設けられていても良い。図７に示す画素構成では、第３のトランジスタ６１３を構成するトランジスタのうちノード１４２と接続されているトランジスタがオフしていることによりそのトランジスタのゲート容量をオンしている場合より小さくすることができるため、図６に比べさらに書き込み期間の前半部分においてよりはやく第１の液晶素子１２１及び第２の液晶素子１２２のそれぞれの画素電極に電位を供給することが可能となる。
また、第３のトランジスタ６１３のオン抵抗をより大きなものとするために、図８に示すように図６において第３のトランジスタ６１３を構成するトランジスタ６２１に、トランジスタを２つ直列に接続したマルチゲート型トランジスタ８２１を用いても良い。なお、図８では２つのトランジスタを直列に接続した場合について示しているが、直列に接続されるトランジスタの数は特に限定されない。
なお、トランジスタ８２１のチャネル長Ｌは、直列に接続された２つのトランジスタのチャネル幅Ｗが等しい場合、各トランジスタのチャネル長の合計として作用する。そのため、Ｗ／Ｌはより小さくなりやすく、オン抵抗を大きくすることができる。よって、トランジスタ８２１のオン抵抗は、マルチゲート型トランジスタを用いることで容易に大きくすることができる。よって、第３のトランジスタ６１３のオン抵抗を第２のトランジスタ２１２のオン抵抗に比べ容易に大きくすることが可能となる。
また、トランジスタ６２１に限らず図９に示すように図６のトランジスタ６２０にマルチゲート型のトランジスタ９２０を用いても良い。
また、例えば第２のトランジスタ６１２に比べ第３のトランジスタ６１３のオン抵抗が非常に小さい場合など、第２の液晶素子１２２に印加される電圧が第２の液晶素子１２２が有する液晶のしきい値電圧以下となる場合には、図１０に示すように抵抗としてダイオード接続されたトランジスタ１０１４を第３のトランジスタ６１３に対し直列に設けた構成としても良い。
ダイオード接続されたトランジスタ１０１４により、第２の保持容量１３２には少なくともトランジスタ１０１４のしきい値電圧以上の電圧を保持させることができる。よって、ダイオード接続されたトランジスタ１０１４を用いることにより第２の液晶素子１２２に印加される電圧を増大させることが可能となり、より確実に第２の液晶素子１２２が有する液晶を駆動させることができる。ダイオードは非線形性を有しており、電圧が小さい領域では抵抗値がより大きくなるため、このような場合に特に効果的である。もちろん、抵抗を用いることも可能である。なお、ここでは信号線１１６より入力される階調に応じた電位は正であるものとして図示しており、トランジスタ１０１４にはＮチャネル型のトランジスタを用い、そのドレイン電極が第３のトランジスタ６１３に接続されている例について示している。もちろん、トランジスタ１０１４にはＰチャネル型のトランジスタを用いることも可能である。ただし、この場合第３のトランジスタ６１３にはソース電極が接続される。
なお、上述したようにソースライン反転やドット反転駆動等を行う場合には、共通電極の電位を中心として正と負の画像信号、即ち正極性と負極性の画像信号が１フレーム期間毎に信号線を介して交互に供給される。このような場合、画像信号はＣｓ線に供給される電位に対しても正と負となる信号である。そのため、Ｃｓ線１１９を、正極性の画像信号が入力されるときと、負極性の画像信号が入力されるときとで、電位を変化させればよい。つまり、正極性の信号が入力されるときよりも、負極性の信号が入力されるときの方が、Ｃｓ線１１９の電位が低くなるようにすればよい。これにより、各画素電極に適切に電圧を供給することが出来る。なお、図１０に示す画素は正と負の両方の画像信号に対応できるように図１１のような構成とすれば良い。図１１に示す画素は、図１０におけるダイオード接続されたトランジスタ１０１４と並列にダイオード接続されたトランジスタ１１１４をさらに設けた構成である。なお、これらトランジスタが同一の導電型のトランジスタである場合には、ドレイン電極が互いに異なるようにトランジスタ１０１４、トランジスタ１１１４を接続する。このような構成とすることで、Ｃｓ線１１９の電位と信号線１１６から供給される電位の関係が逆転しても、第２の保持容量１３２には少なくともトランジスタ１０１４もしくはトランジスタ１４１４のしきい値電圧以上の電圧を保持させることができる。よって、第２の液晶素子１２２に印加される電圧を増大させることが可能となり、より確実に第２の液晶素子１２２が有する液晶を駆動させることができる。なお、このような駆動方法を行わない場合においても、図１１に示す画素構成を用いても良い。
また、本明細書において共通電極１１８とＣｓ線１１９では異なる電位が供給されていても良いし、同じ電位が供給されていても良い。また、図８２に示すように、共通電極１１８とＣｓ線１１９とが共有されていても良い。なお、図８２では図１における共通電極１１８とＣｓ線１１９とが配線８３００を用いて共有化されている場合について示している。
上述の図１乃至図１１では一画素に液晶素子が２つ設けられた場合について示しているが、画素に含まれる液晶素子の数は特に限定されない。図１２に、一画素に液晶素子が３つ含まれる場合について示す。図１２に示す画素は、図６に示す画素の構成に加え、トランジスタ１２１４、液晶素子１２２３及び保持容量１２３３を有する。図１２において、液晶素子１２２３の画素電極は、第２のトランジスタ６１２及び第１のスイッチ１１１を介して信号線１１６に接続されている。また、液晶素子１２２３の画素電極と第２のトランジスタ６１２との接続箇所をノード１２００とすると、ノード１２００はトランジスタ１２１４を介してノード１４２と接続されている。なお、トランジスタ１２１４のゲート電極は、第２のトランジスタ６１２、第３のトランジスタ６１３と同様、第１の走査線１１７に接続されている。また、ノード１２００は保持容量１２３３を介してＣｓ線１１９と接続されている。このように、図１２ではトランジスタ１２１４と、液晶素子１２２３と、保持容量１２３３とを有するユニット１２０１が第２のトランジスタ６１２とノード１４２との間に設けられた構成となっている。なお、画素に含まれる液晶素子の数を増加させる場合、例えばユニット１２０１の数を増加させれば良い。もちろん、これに限定されるものではない。
また、一画素に上述した画素構成を複数有していても良い。このような画素の一構成例を図１３に示す。図１３に示す画素は、２つのサブ画素１３００ａ、１３００ｂを有し、これらサブ画素を用いて一つの画素の階調を表現している。図１３において、サブ画素の各々には図６に示す画素構成を記載している。ただし、サブ画素１３００ａ、１３００ｂに接続されている信号線１１６、第１の走査線１１７及び第２の走査線１２０はサブ画素間で共有して用いられている。なお、サブ画素１３００ａ、１３００ｂに接続されるＣｓ線１１９の各々に異なる電位を供給することで、それぞれのサブ画素に属する液晶素子に異なる電圧を印加することもできる。このようにして、それぞれのサブ画素における液晶の配向の違いを利用して、さらに視野角を向上させることも可能となる。
また、図１３のようにサブ画素間において信号線１１６、第１の走査線１１７及び第２の走査線１２０を共通配線として利用した場合について示したが、図１４に示すように第１の走査線１１７及び第２の走査線１２０の走査線のみをサブ画素１４００ａ、１４００ｂ間で共有しても良い。また、図１５に示すように信号線１１６のみをサブ画素１５００ａ、１５００ｂ間で共有し、これらのサブ画素を用いて一つの画素の階調を表現しても良い。なお、サブ画素間で共有して用いる配線は上記に限定されず、Ｃｓ線１１９であっても良いし、図１３や図１４に示したように２以上の配線を共有しても良い。
共有する配線はサブ画素間において同様の働きをする配線である必要はない。例えば、図１６に示すように一方のサブ画素１６００ａが有する第３のスイッチ１１３を制御する走査線のうち第１の走査線１１７とは異なる走査線に、次段に位置する他方のサブ画素１６００ｂが有する第１の走査線１１７を用いることも可能である。
なお、図１６に示す画素は、サブ画素１６００ａ及びサブ画素１６００ｂを有する画素に対し書き込みが終わる前に次行の画素における第１のスイッチ１１１及び第２のスイッチ１１２がオンとなってしまう。そのため、次行が有する第１の液晶素子１２１及び第２の液晶素子１２２に印加されていた電圧が当該画素の階調の階調に応じた電圧から変化してしまう。しかしながら、図６の画素構成の際と同様、次行の画素はサブ画素１６００ａ及びサブ画素１６００ｂを有する画素の次にビデオ信号が書き込まれるため、第３のスイッチ１１３をオンする期間、即ち書き込み期間の後半部分を表示に影響がない程度に設定することで特に問題となることはない。
また、図１３乃至図１６では、同一の構成のサブ画素より一画素を構成した場合について示したが、サブ画素間で構成は異なっていても良い。また、上述では主に第１のスイッチ１１１、第２のスイッチ１１２及び第３のスイッチ１１３を同一の走査線を用いて制御している場合について説明しているが、図２に示すように異なる走査線を用いて制御しても良い。
以上のように、本発明を用いて視野角特性を向上させることができる。さらに、コントラストの低下を招くことなく駆動させることが可能な構成であるため、より表示品位の高い液晶表示装置を提供することが可能となる。
なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
なお、本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせ、又は置き換えを自由に行うことができる。
（実施の形態２）
本実施形態では、実施の形態１と異なる画素構成の一例について述べる。図１９に示す画素は、第１のスイッチ１１１、第２のスイッチ１７１２、第３のスイッチ１１３、第１の抵抗１１４、第２の抵抗１１５、第１の液晶素子１２１、第２の液晶素子１２２、第１の保持容量１３１及び第２の保持容量１３２を有する。また、画素は、信号線１１６、第１の走査線１１７、第２の走査線１２０及びＣｓ線１１９に接続されている。
なお、第１のスイッチ１１１のオンオフは第１の走査線１１７に入力される信号により、第２のスイッチ１７１２及び第３のスイッチ１１３のオンオフは第１の走査線１１７及び第２の走査線１２０に入力される双方の信号により制御される。このように図１９に示す画素では、第２のスイッチ１７１２が第１の走査線１１７及び第２の走査線１２０の双方の信号により制御されている点で図１に示す画素構成と異なる。もちろん、同じものを指す符号は図面間において共通して用い、その説明は省略する。
図１９に示す画素においても、図１で示した画素と同様のように第１のスイッチ１１１、第２のスイッチ１７１２及び第３のスイッチ１１３を用いて書き込み期間を、前半と後半に分割する。
なお、第１の走査線１１７にＨレベルが入力されることにより第１のスイッチ１１１がオンし、第１の走査線１１７及び第２の走査線１２０の両方にＨレベルが入力される場合のみに第２のスイッチ１７１２及び第３のスイッチ１１３がオンする場合について述べる。
まず、書き込み期間の前半部分では第１の走査線１１７にＨレベルを、第２の走査線１２０にＬレベルを入力し、第１のスイッチ１１１をオンさせる。この際、第２のスイッチ１７１２及び第３のスイッチ１１３をオフとしていることで、第１の液晶素子１２１の画素電極にはやく電位を供給することが可能となる。
その後、書き込み期間の後半部分では第２の走査線１２０にもＨレベルを入力することで、第１のスイッチ１１１に加え、第２のスイッチ１７１２及び第３のスイッチ１１３をオンとさせる。このようにして、電気的に切断されていた信号線１１６とＣｓ線１１９とを電気的に接続させる。これにより、書き込み期間の前半部分に第１の液晶素子１２１の画素電極に供給された電位を画素の階調に応じた最適な電位にはやく調整することができる。また、第２の液晶素子１２２の画素電極にも画素の階調に応じた電位が供給される。
このようにして、第１の液晶素子１２１及び第２の液晶素子１２２に保持された電位差、即ち電圧を用いて画素の階調を表現する。第１の液晶素子１２１と第２の液晶素子１２２とでは異なる電圧が印加されているため、各々の液晶素子が有する液晶は異なる配向を示す。よって、視野角特性を向上することができる。また、素早く画素にビデオ信号を書き込むことが可能となる。
なお、画素によって表現する階調は、当該画素における第１の液晶素子１２１と第２の液晶素子１２２の各々が有する液晶の配向により決定されるため、信号線１１６より供給する画素の階調に応じた電位はこれらを考慮して決定する必要がある。
また、図１９においても第１のスイッチ１１１、第２のスイッチ１７１２及び第３のスイッチ１１３には様々な形態のものを用いることが可能であり、電気的なスイッチや機械的なスイッチなどを適用することができる。つまり、電流の流れを制御できるものであればよく、特定のものに限定されない。例えば、トランジスタやダイオードでもよいし、これらを組み合わせた論理回路でも良い。
そのため、図６と同様、図２０に示すように図１９における第２のスイッチ１７１２及び第３のスイッチ１１３のそれぞれに第２のトランジスタ１７２２、第３のトランジスタ６１３を用い、さらにこれらのトランジスタのオン抵抗を用いて図１９における第１の抵抗１１４及び第２の抵抗１１５を実現し、これら抵抗を省略した構成としても良い。ただし、第２のトランジスタ１７２２及び第３のトランジスタ６１３は、第１の走査線１１７及び第２の走査線１２０に入力される双方の信号によって制御される必要がある。そのため、第２のトランジスタ１７２２及び第３のトランジスタ６１３の各々は、ゲート電極が第１の走査線１１７及び第２の走査線にそれぞれ接続された２つのトランジスタから構成される。
また、書き込み期間の前半部分において信号線１１６とＣｓ線１１９とを電気的に切断するために実施の形態１における図１では第３のスイッチ１１３のみを、図１９では第２のスイッチ１７１２及び第３のスイッチ１１３を用いたが、これに限定されるものではない。例えば、図２１に示すように第２のスイッチ１７１２のみであっても良い。この場合、第１のスイッチ１１１及び第３のスイッチ１７３３のオンオフは第１の走査線１１７に入力される信号により、第２のスイッチ１７１２のオンオフは第１の走査線１１７及び第２の走査線１２０に入力される双方の信号により制御される。
また、図２２に示すように図２１における第２のスイッチ１７１２及び第３のスイッチ１７３３のそれぞれに第２のトランジスタ１７２２、第３のトランジスタ１７４３を用い、さらにこれらのトランジスタのオン抵抗を用いて図２１における第１の抵抗１１４及び第２の抵抗１１５を実現し、これら抵抗を省略した構成としても良い。
また、実施の形態１で示したように一画素に含まれる液晶素子の数は特に限定されない。例えば、図２３に示すように図２０におけるノード１４１とトランジスタ１７２２との間に、トランジスタ１７５０、液晶素子１７５１、保持容量１７５２とを有するユニットがさらに設けられていても良い。なお、書き込み期間の前半部分において信号線１１６とＣｓ線１１９とを電気的に切断するために用いるスイッチは、トランジスタ１７２２やトランジスタ６１３に限定されず、ユニットが有するトランジスタを用いて信号線１１６とＣｓ線１１９とを電気的に切断しても良い。
以上のように、本発明を用いて視野角特性を向上させることができる。さらに、コントラストの低下を招くことなく駆動させることが可能な構成であるため、より表示品位の高い液晶表示装置を提供することが可能となる。
なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
なお、本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせ、又は置き換えを自由に行うことができる。
（実施の形態３）
本実施形態では、実施の形態１と異なる画素構成の一例について述べる。図２４に示す画素は、スイッチ１１１、トランジスタ６１２、トランジスタ６１３、第１の液晶素子１２１、第２の液晶素子１２２、第１の保持容量１３１、第２の保持容量１３２及び第３の保持容量１６０１を有する。なお、図２４に示す画素は、信号線１１６、第１の走査線１１７、第２の走査線１２０及びＣｓ線１１９に接続されており、実施の形態１で示した図６の画素におけるトランジスタ６１３を構成する一トランジスタであるトランジスタ６２０の一方の電極とノード１４２との間に、第３の保持容量１９０１が設けられた構成となっている。なお、同じものを指す符号は図面間において共通して用い、その説明は省略する。
図２４に示す画素においても、図６で示した画素と同様に動作させることができる。なお、第３の保持容量１９０１を設けることで、第２の液晶素子１２２の画素電極に供給されるべき階調に応じた電位に達するまでに時間を要する。そのため、第１の液晶素子１２１より印加される電圧が低い第２の液晶素子１２２が有する液晶の応答速度をあえて遅くすることで、より視野角を向上させることができる。この場合においても、画素が表現する階調は当該画素における第１の液晶素子１２１と第２の液晶素子１２２の各々が有する液晶の配向により決定されるため、信号線１１６より供給する電位はこれらを考慮して決定する。
また、図２５に示すように第３の保持容量１９１１はトランジスタ６１２とノード１４２との間に設けられていても良い。図２５においても、図６で示した画素と同様に動作させることができる。なお、図２４に示した画素と同様、第２の液晶素子１２２の画素電極が供給されるべき階調に応じた電位に達するまでに時間を要する。これを利用して、より視野角を向上させることができる。この場合、第２の液晶素子１２２に印加される電圧は第３の保持容量１９１１との容量分割によって決定されることを考慮にいれたうえで、信号線１１６より供給する電位を決定する必要がある。
以上のような画素構成においても、実施の形態１と同様、画素が表現する階調は当該画素における第１の液晶素子１２１と第２の液晶素子１２２の各々が有する液晶の配向により決定されるため、視野角を向上させることができる。さらに、コントラストの低下を招くことなく駆動させることが可能な構成であるため、より表示品位の高い液晶表示装置を提供することが可能となる。
なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
なお、本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせ、又は置き換えを自由に行うことができる。
（実施の形態４）
本実施形態では、実施の形態１乃至３とは異なる画素構成の一例について述べる。図２６に示す画素は、スイッチ１１１、トランジスタ６１２、トランジスタ６１３、トランジスタ１９２４、第１の液晶素子１２１、第２の液晶素子１２２、第１の保持容量１３１、第２の保持容量１３２及び第３の保持容量１９２１を有する。なお、図２６に示す画素は、信号線１１６、第１の走査線１１７、第２の走査線１２０及びＣｓ線１１９に接続されており、実施の形態１で示した図６の画素においてさらにトランジスタ１９２４及び第３の保持容量１９２１が設けられた構成となっている。図６と同じものを指す符号は図面間において共通して用い、その説明は省略する。
第３の保持容量１９２１は、ノード１４２と、第２の保持容量１３２の第１の電極と第２の液晶素子１２２の画素電極とが接続されている配線との接続箇所をノード１９２２とすると、ノード１９２２と第２の液晶素子１２２の画素電極との間に設けられている。また、トランジスタ１９２４は、第３の保持容量１９２１と第２の液晶素子１２２の画素電極との接続箇所をノード１９２３とすると、ノード１９２３と信号線１１６との間に設けられている。即ち、ノード１９２３はトランジスタ１９２４を介して信号線１１６と接続されている。このトランジスタ１９２４は、スイッチ１１１、トランジスタ６１２やトランジスタ６２０と同様、第１の走査線１１７に入力される信号によってオンオフが制御される。
図２６に示す画素においても、図６で示した画素と同様に動作させることができる。なお、図２６に示す画素では、第１の液晶素子１２１及び第２の液晶素子１２２の画素電極に、それぞれスイッチ１１１、トランジスタ１９２４を介して信号線１１６より同時に電位が供給される。そのため、それぞれの液晶素子の画素電極の電位を画素の階調に応じた最適な電位によりはやく調整することができる。よって、高速動作等の際に効果的である。また、図２６に示す画素においても画素が表現する階調は当該画素における第１の液晶素子１２１と第２の液晶素子１２２の各々が有する液晶の配向により決定されるため、視野角を向上させることができる。なお、トランジスタ１９２４のオン抵抗は、スイッチ１１１のオン抵抗より大きい方が好ましい。
以上のようにして、本発明により視野角特性を向上させることができる。さらに、コントラストの低下を招くことなく駆動させることが可能な構成であるため、より表示品位の高い液晶表示装置を提供することが可能となる。
なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
なお、本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせ、又は置き換えを自由に行うことができる。
（実施の形態５）
本実施形態では、実施の形態１乃至４とは異なる画素構成の一例について述べる。図２７に示す画素は、スイッチ１１１、トランジスタ６１２、トランジスタ６１３、第１の液晶素子１２１、第２の液晶素子１２２、第１の保持容量１３１、第２の保持容量１３２及び第３の保持容量１９３１を有する。なお、図２７に示す画素は、信号線１１６、第１の走査線１１７、第２の走査線１２０及びＣｓ線１１９に接続されており、実施の形態１で示した図６の画素においてさらに第３の保持容量１９３１が設けられた構成となっている。図２と同じものを指す符号は図面間において共通して用い、その説明は省略する。
第３の保持容量１９３１は、ノード１４２と、第２の保持容量１３２の第１の電極と第２の液晶素子１２２の画素電極とが接続されている配線との接続箇所をノード１９３２とすると、ノード１９３２と第２の液晶素子１２２の画素電極との間に設けられている。
図２７に示す画素においても、図６で示した画素と同様に動作させることができる。なお、第３の保持容量１９３１を設けることで、第２の液晶素子１２２の画素電極に供給されるべき階調に応じた電位に達するまでに時間を要する。これを利用して、より視野角を向上させることができる。また、第２の液晶素子１２２に印加される電圧は、第３の保持容量１９３１との容量分割により決定されるため、第２の液晶素子１２２に小さな電圧を印加したい場合などに有効である。
本実施形態に係る画素においても、画素が表現する階調は当該画素における第１の液晶素子１２１と第２の液晶素子１２２の各々が有する液晶の配向により決定されるため、視野角を向上させることができる。
なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
なお、本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせ、又は置き換えを自由に行うことができる。
（実施の形態６）
本実施の形態においては、表示装置の画素構造について説明する。特に、液晶表示装置の画素構造について説明する。
各液晶モードとトランジスタとを組み合わせた場合の画素構造について、画素の断面図を参照して説明する。
なお、トランジスタとしては、非晶質シリコン、多結晶シリコン、微結晶（マイクロクリスタル、セミアモルファスとも言う）シリコンなどに代表される非単結晶半導体層を有する薄膜トランジスタ（ＴＦＴ）などを用いることが出来る。また、トランジスタの構造としては、トップゲート型又はボトムゲート型などを用いることができる。なお、ボトムゲート型のトランジスタとしては、チャネルエッチ型又はチャネル保護型などを用いることができる。
図２８は、ＴＮ方式とトランジスタとを組み合わせた場合の画素の断面図の一例である。図２８に示す画素構造の特徴について説明する。
図２８に示した液晶分子２０１８は、長軸と短軸を持った細長い分子である。ここでは、液晶分子２０１８の向きを図中に記す液晶分子の長さによって表現している。すなわち、長く表現された液晶分子２０１８は、その長軸の向きが紙面（図２８に示す断面方向）に対し平行であり、短く表現された液晶分子２０１８ほどその長軸の向きが紙面に対し法線方向に近くなっているとする。図２８に示した液晶分子２０１８は、第１の基板２００１に近いものと、第２の基板２０１６に近いものとでは液晶分子の長軸の向きが９０度異なっており、これら基板の中間に位置する液晶分子２０１８の長軸の向きは、これらを滑らかにつなぐような向きとなっている。つまり、図２８に示した液晶分子２０１８は、第１の基板２００１と第２の基板２０１６の間で、９０度ねじれているような配向状態となっている。
なお、トランジスタとして、非晶質半導体を用いたボトムゲート型のトランジスタを用いた場合について説明する。非晶質半導体を用いたトランジスタを用いた場合、大面積の基板を用いて、安価に液晶表示装置を製造することができる。
液晶表示装置は、液晶パネルと呼ばれる画像を表示する基幹部分を有する。液晶パネルは、加工を施した２枚の基板を、数マイクロメートルのギャップを持たせて貼り合わせ、２枚の基板間に液晶材料を注入することで作製される。即ち、液晶は、第１の基板及び第２の基板の２枚の基板によって挟持された構成となっている。図２８において、液晶２０１１は、第１の基板２００１及び第２の基板２０１６に挟持されている。第１の基板２００１には、トランジスタ及び画素電極が形成され、第２の基板２０１６には、遮光膜２０１４、カラーフィルタ２０１５、第４の導電層２０１３、スペーサ２０１７、及び第２の配向膜２０１２が形成される。
遮光膜２０１４を設けることにより、黒を表示する際に光漏れの少ない表示装置を得ることができる。なお、第２の基板２０１６に遮光膜２０１４は特に形成されていなくてもよい。遮光膜２０１４を形成しない場合は、工程数を少なくすることが可能となるため、製造コストの低減及び歩留まりの向上を図ることができる。
また、第２の基板２０１６にカラーフィルタ２０１５が形成されていなくてもよい。カラーフィルタ２０１５を形成しない場合においても、遮光膜と同様、工程数が減少することが可能となるため、製造コストを低減し、歩留まりの向上を図ることができる。ただし、カラーフィルタ２０１５を形成しない場合であって、フィールドシーケンシャル駆動によってカラー表示ができる表示装置を得ることができる。
また、スペーサ２０１７の代わりに球状のスペーサを散布してもよい。球状のスペーサを散布する場合は、工程数が減少するため、製造コストを低減することができる。また、歩留まりの向上を図ることができる。一方、スペーサ２０１７を形成する場合にはスペーサの位置がばらつかないため、２枚の基板間の距離をより容易に一定にすることができ、表示ムラの少ない表示装置を得ることができる。
次に、第１の基板２００１に施す加工について説明する。
まず、第１の基板２００１上に第１の絶縁膜２００２がスパッタ法、印刷法又は塗布法などによって成膜される。第１の絶縁膜２００２は、基板からの不純物が半導体層に影響を及ぼし、トランジスタの性質が変化してしまうのを防ぐ機能を有する。ただし、なお、基板２００１として石英を用いるような場合には第１の絶縁膜２００２は成膜されていなくてもよい。
次に、第１の絶縁膜２００２上に、第１の導電層２００３がフォトリソグラフィ法、レーザー直描法又はインクジェット法等を利用して形成される。
次に、第２の絶縁膜２００４がスパッタ法、印刷法又は塗布法などによって全面に成膜されている。第２の絶縁膜２００４は、基板からの不純物が半導体層に影響を及ぼし、トランジスタの性質が変化してしまうのを防ぐ機能を有する。
次に、第１の半導体層２００５及び第２の半導体層２００６が形成される。なお、第１の半導体層２００５及び第２の半導体層２００６は連続して成膜され、これらの形状は同時に加工される。
次に、第２の導電層２００７がフォトリソグラフィ法、レーザー直描法又はインクジェット法などによって形成される。なお、第２の導電層２００７の形状が加工されるときに行われるエッチング方法としては、ドライエッチングを用いることが好適である。なお、第２の導電層２００７としては、透明性を有する材料を用いてもよいし、反射性を有する材料を用いてもよい。
次に、トランジスタのチャネル領域を形成する。その工程の一例を説明する。第２の半導体層２００６は、第２の導電層２００７をマスクとして用いてエッチングされる。また、マスクには第２の導電層２００７の形状を加工するためのマスクを用いてエッチングしても良い。そして、第２の半導体層２００６が除去された部分の第１の半導体層２００５がトランジスタのチャネル領域となる。このようにチャネル領域を形成することで、マスク枚数を減らすことが可能となり、製造コストを低減することができる。
次に、第３の絶縁膜２００８が形成され、第３の絶縁膜２００８には選択的にコンタクトホールが形成されている。なお、第３の絶縁膜２００８にコンタクトホールを形成すると同時に、第２の絶縁膜２００４にもコンタクトホールを形成してもよい。なお、第３の絶縁膜２００８の表面は、できるだけ平坦であることが好ましい。液晶が接する面、即ち第３の絶縁膜２００８の表面の凹凸は液晶分子の配向に影響を与えてしまうからである。
次に、第３の導電層２００９がフォトリソグラフィ法、レーザー直描法又はインクジェット法などによって形成される。
次に、第１の配向膜２０１０が形成される。なお、第１の配向膜２０１０を形成後、液晶分子の配向を制御するためにラビング処理を行なってもよい。
以上のように作製した第１の基板２００１と、遮光膜２０１４、カラーフィルタ２０１５、第４の導電層２０１３、スペーサ２０１７及び第２の配向膜２０１２が形成された第２の基板２０１６とが数マイクロメートルのギャップを持たせてシール材によって貼り合わせられる。そして、２枚の基板間に液晶材料が注入される。なお、ＴＮ方式では、第４の導電層２０１３は、第２の基板２０１６の全面に形成される。
図２９（Ａ）は、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）方式とトランジスタとを組み合わせた場合の画素の断面図の一例である。図２９（Ａ）に示す画素構造を本発明の液晶表示装置に適用することによって、さらに視野角が大きくすることができる。
図２９（Ａ）に示す画素構造を用いて、ＭＶＡ方式の液晶パネルの画素構造の特徴について説明する。図２９（Ａ）に示した液晶分子２１１８は、図２８に示した液晶分子２０１８と同様、長軸と短軸を持った細長い分子である。そのため、図２９（Ａ）においても液晶分子２１１８の向きを図中に記す液晶分子の長さによって表現している。つまり、図２９（Ａ）に示した液晶分子２１１８は、その長軸の向きが配向膜に対し法線方向を向くように配向している。また、配向制御用突起２１１９のある部分の液晶分子２１１８は、配向制御用突起２１１９を中心として放射状に配向する。この状態となることによって、視野角の大きい液晶表示装置を得ることができる。
なお、トランジスタとして、非晶質半導体を用いたボトムゲート型のトランジスタを用いた場合について説明する。非晶質半導体を用いたトランジスタを用いた場合、大面積の基板を用いて、安価に液晶表示装置を製造することができる。
図２９（Ａ）において、液晶２１１１を挟持する２枚の基板は、第１の基板２１０１及び第２の基板２１１６に相当する。なお、第１の基板２１０１には、トランジスタ及び画素電極が形成され、第２の基板２１１６には、遮光膜２１１４、カラーフィルタ２１１５、第４の導電層２１１３、スペーサ２１１７、第２の配向膜２１１２、及び配向制御用突起２１１９が形成されている。
遮光膜２１１４を設けることにより、黒を表示する際に光漏れの少ない表示装置を得ることができる。なお、第２の基板２１１６に遮光膜２１１４は特に形成されていなくてもよい。遮光膜２１１４を形成しない場合は、工程数を少なくすることが可能となるため、製造コストの低減及び歩留まりの向上を図ることができる。
また、第２の基板２１１６にカラーフィルタ２１１５が形成されていなくてもよい。カラーフィルタ２１１５を形成しない場合においても、遮光膜と同様、工程数が減少することが可能となるため、製造コストを低減し、歩留まりの向上を図ることができる。ただし、カラーフィルタ２１１５を形成しない場合であって、フィールドシーケンシャル駆動によってカラー表示ができる表示装置を得ることができる。
また、スペーサ２１１７の代わりに球状のスペーサを散布してもよい。球状のスペーサを散布する場合は、工程数が減少するため、製造コストを低減することができる。また、歩留まりの向上を図ることができる。一方、スペーサ２１１７を形成する場合にはスペーサの位置がばらつかないため、２枚の基板間の距離をより容易に一定にすることができ、表示ムラの少ない表示装置を得ることができる。
第１の基板２１０１に施す加工について説明する。
まず、第１の基板２１０１上に第１の絶縁膜２１０２がスパッタ法、印刷法又は塗布法などによって成膜される。第１の絶縁膜２１０２は、基板からの不純物が半導体層に影響を及ぼし、トランジスタの性質が変化してしまうのを防ぐ機能を有する。ただし、なお、基板２１０１として石英を用いるような場合には第１の絶縁膜２１０２は成膜されていなくてもよい。
次に、第１の絶縁膜２１０２上に、第１の導電層２１０３がフォトリソグラフィ法、レーザー直描法又はインクジェット法等を利用して形成される。
次に、第２の絶縁膜２１０４がスパッタ法、印刷法又は塗布法などによって全面に成膜されている。第２の絶縁膜２１０４は、基板からの不純物が半導体層に影響を及ぼし、トランジスタの性質が変化してしまうのを防ぐ機能を有する。
次に、第１の半導体層２１０５及び第２の半導体層２１０６が形成される。なお、第１の半導体層２１０５及び第２の半導体層２１０６は連続して成膜され、これらの形状は同時に加工される。
次に、第２の導電層２１０７がフォトリソグラフィ法、レーザー直描法又はインクジェット法などによって形成される。なお、第２の導電層２１０７の形状が加工されるときに行われるエッチング方法としては、ドライエッチングを用いることが好適である。なお、第２の導電層２１０７としては、透明性を有する材料を用いてもよいし、反射性を有する材料を用いてもよい。
次に、トランジスタのチャネル領域を形成する。その工程の一例を説明する。第２の半導体層２２５は、第２の導電層２１０７をマスクとして用いてエッチングされる。また、マスクには第２の導電層２１０７の形状を加工するためのマスクを用いてエッチングしても良い。そして、第２の半導体層２１０６が除去された部分の第１の半導体層２１０５がトランジスタのチャネル領域となる。このようにチャネル領域を形成することで、マスク枚数を減らすことが可能となり、製造コストを低減することができる。
次に、第３の絶縁膜２１０８が形成され、第３の絶縁膜２１０８には選択的にコンタクトホールが形成されている。なお、第３の絶縁膜２１０８にコンタクトホールを形成すると同時に、第２の絶縁膜２１０４にもコンタクトホールを形成してもよい。
次に、第３の導電層２１０９がフォトリソグラフィ法、レーザー直描法又はインクジェット法などによって形成される。
次に、第１の配向膜２１１０が形成される。なお、第１の配向膜２１１０を形成後、液晶分子の配向を制御するために、ラビング処理を行なってもよい。
以上のように作製した第１の基板２１０１と、遮光膜２１１４、カラーフィルタ２１１５、第４の導電層２１１３、スペーサ２１１７、及び第２の配向膜２１１２を作製した第２の基板２１１６とが数マイクロメートルのギャップを持たせてシール材によって貼り合わせられる。そして、２枚の基板間に液晶材料が注入される。
なお、ＭＶＡ方式では、第４の導電層２１１３は、第２の基板２１１６の全面に形成されている。また、第４の導電層２１１３に接して、配向制御用突起２１１９が形成されている。配向制御用突起２１１９の形状は、滑らかな曲面を持った形状であることが好ましい。こうすることで、配向制御用突起２１１９による液晶分子２１１８の配向不良を低減する。また、配向制御用突起２１１９上に形成される配向膜の段切れを防止することができるため、この段切れによる配向膜の不良も低減することができる。
図２９（Ｂ）は、ＰＶＡ（Ｐａｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）方式とトランジスタとを組み合わせた場合の画素の断面図の一例である。図２９（Ｂ）に示す画素構造を本発明の液晶表示装置に適用することによって、さらに視野角が大きくすることができる。
図２９（Ｂ）に示す画素構造の特徴について説明する。図２９（Ｂ）に示した液晶分子２１４８も、図２８に示した液晶分子２０１８と同様、図２９（Ｂ）においても液晶分子２１４８の向きを図中に記す液晶分子の長さによって表現している。そのため、図２９（Ｂ）に示した液晶分子２１４８は、その長軸の向きが配向膜に対し法線方向を向くように配向している。また、第４の導電層２１４３が設けられていない電極切り欠き部２１４９の周囲に存在する液晶分子２１４８は、電極切り欠き部２１４９と第４の導電層２１４３の境界を中心として放射状に配向する。この状態となることによって、視野角の大きい液晶表示装置を得ることができる。
なお、トランジスタとして、非晶質半導体を用いたボトムゲート型のトランジスタを用いた場合について説明する。非晶質半導体を用いたトランジスタを用いた場合、大面積の基板を用いて、安価に液晶表示装置を製造することができる。
図２９（Ｂ）において、液晶２１４１を挟持する２枚の基板は、第１の基板２１３１及び第２の基板２１４６に相当する。なお、第１の基板２１３１には、トランジスタ及び画素電極が形成され、第２の基板２１４６には、遮光膜２１４４、カラーフィルタ２１４５、第４の導電層２１４３、スペーサ２１４７、及び第２の配向膜２１４２が形成されている。
遮光膜２１４４を設けることにより、黒を表示する際に光漏れの少ない表示装置を得ることができる。なお、第２の基板２１４６に遮光膜２１４４は特に形成されていなくてもよい。遮光膜２１４４を形成しない場合は、工程数を少なくすることが可能となるため、製造コストの低減及び歩留まりの向上を図ることができる。
また、第２の基板２１４６にカラーフィルタ２１４５が形成されていなくてもよい。カラーフィルタ２１４５を形成しない場合においても、遮光膜と同様、工程数が減少することが可能となるため、製造コストを低減し、歩留まりの向上を図ることができる。ただし、カラーフィルタ２１４５を形成しない場合であって、フィールドシーケンシャル駆動によってカラー表示ができる表示装置を得ることができる。
また、スペーサ２１４７の代わりに球状のスペーサを散布してもよい。球状のスペーサを散布する場合は、工程数が減少するため、製造コストを低減することができる。また、歩留まりの向上を図ることができる。一方、スペーサ２１４７を形成する場合にはスペーサの位置がばらつかないため、２枚の基板間の距離をより容易に一定にすることができ、表示ムラの少ない表示装置を得ることができる。
第１の基板２１３１に施す加工について説明する。
まず、第１の基板２１３１上に、第１の絶縁膜２１３２がスパッタ法、印刷法又は塗布法などによって成膜される。第１の絶縁膜２１３２は、基板からの不純物が半導体層に影響を及ぼし、トランジスタの性質が変化してしまうのを防ぐ機能を有する。ただし、なお、基板２１３１として石英を用いるような場合には第１の絶縁膜２１３２は成膜されていなくてもよい。
次に、第１の絶縁膜２１３２上に、第１の導電層２１３３がフォトリソグラフィ法、レーザー直描法又はインクジェット法等を利用して形成される。
次に、第２の絶縁膜２１３４がスパッタ法、印刷法又は塗布法などによって全面に成膜されている。第２の絶縁膜２１３４は、基板からの不純物が半導体層に影響を及ぼし、トランジスタの性質が変化してしまうのを防ぐ機能を有する。
次に、第１の半導体層２１３５及び第２の半導体層２１３６が形成される。なお、第１の半導体層２１３５及び第２の半導体層２１３６は連続して成膜され、これらの形状は同時に加工される。
次に、第２の導電層２１３７がフォトリソグラフィ法、レーザー直描法又はインクジェット法などによって形成される。なお、第２の導電層２１３７の形状が加工されるときに行われるエッチング方法としては、ドライエッチングを用いることが好適である。なお、第２の導電層２１３７としては、透明性を有する材料を用いてもよいし、反射性を有する材料を用いてもよい。
次に、トランジスタのチャネル領域を形成する。その工程の一例を説明する。第２の半導体層２１３６は、第２の導電層２１３７をマスクとして用いてエッチングされる。また、マスクには第２の導電層２１３７の形状を加工するためのマスクを用いてエッチングしても良い。そして、第２の半導体層２１３６が除去された部分の第１の半導体層２１３５がトランジスタのチャネル領域となる。このようにチャネル領域を形成することで、マスク枚数を減らすことが可能となり、製造コストを低減することができる。
次に、第３の絶縁膜２１３８が形成され、第３の絶縁膜２１３８には選択的にコンタクトホールが形成されている。なお、第３の絶縁膜２１３８にコンタクトホールを形成すると同時に、第２の絶縁膜２１３４にもコンタクトホールを形成してもよい。
次に、第３の導電層２１３９がフォトリソグラフィ法、レーザー直描法又はインクジェット法などによって形成される。
次に、第１の配向膜２１４０が形成される。なお、第１の配向膜２１４０を形成後、液晶分子の配向を制御するために、ラビング処理を行なってもよい。
以上のように作製した第１の基板２１３１と、遮光膜２１４４、カラーフィルタ２１４５、第４の導電層２１４３、スペーサ２１４７及び第２の配向膜２１４２を作製した第２の基板２１４６とが数マイクロメートルのギャップを持たせてシール材によって貼り合わせられる。そして、２枚の基板間に液晶材料が注入される。
なお、ＰＶＡ方式では、第４の導電層２１４３にパターン加工が施され、電極切り欠き部２１４９が形成される。なお、電極切り欠き部２１４９の形状に特に限定はないが、異なる向きを持った複数の矩形を組み合わせた形状であるのが好適である。こうすることで、配向の異なる複数の領域が形成できるので、視野角の大きな液晶表示装置を得ることができる。なお、電極切り欠き部２１４９と第４の導電層２１４３の境界における第４の導電層２１４３の形状は、その底辺に対し滑らかな斜面を有することが好適である。こうすることで、当該斜面に近接する液晶分子２１４８の配向不良を低減する。また、第４の導電層２１４３上に形成される配向膜の段切れを防止することができるため、この段切れによる配向膜の不良も低減することができる。
図３０（Ａ）は、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）方式とトランジスタとを組み合わせた場合の画素の断面図の一例である。図３０（Ａ）に示す画素構造を本発明の液晶表示装置に適用することによって、さらに視野角が大きくすることができる。
図３０（Ａ）に示す画素構造の特徴について説明する。図３０（Ａ）に示した液晶分子２２４８は、図２８に示した液晶分子２０１８と同様、長軸と短軸を持った細長い分子である。そのため、図３０（Ａ）においても液晶分子２２１８の向きをの向きを図中に記す液晶分子の長さによって表現している。つまり、図３０（Ａ）に示した液晶分子２２１８は、その長軸の向きが常に基板に対し水平の方向を向くように配向している。図３０（Ａ）においては、液晶２２１１が存在する領域に電界が生じていない状態における液晶分子２２１８配向を表しているが、液晶分子２２１８に電界が印加されたときは、その長軸の向きが常に基板に対し水平の方向を維持したまま、水平面内において回転する。この状態となることによって、視野角の大きい液晶表示装置を得ることができる。
なお、トランジスタとして、非晶質半導体を用いたボトムゲート型のトランジスタを用いた場合について説明する。非晶質半導体を用いたトランジスタを用いた場合、大面積の基板を用いて、安価に液晶表示装置を製造することができる。
図３０（Ａ）において、液晶２２１１を挟持する２枚の基板は、第１の基板２２０１、及び第２の基板２２１６に相当する。なお、第１の基板２２０１には、トランジスタ及び画素電極が形成され、第２の基板２２１６には、遮光膜２２１４、カラーフィルタ２２１５、スペーサ２２１７、及び第２の配向膜２２１２が形成されている。
遮光膜２２１４を設けることにより、黒を表示する際に光漏れの少ない表示装置を得ることができる。なお、第２の基板２２１６に遮光膜２２１４は特に形成されていなくてもよい。遮光膜２２１４を形成しない場合は、工程数を少なくすることが可能となるため、製造コストの低減及び歩留まりの向上を図ることができる。
また、第２の基板２２１６にカラーフィルタ２２１５が形成されていなくてもよい。カラーフィルタ２２１５を形成しない場合においても、遮光膜と同様、工程数が減少することが可能となるため、製造コストを低減し、歩留まりの向上を図ることができる。ただし、カラーフィルタ２２１５を形成しない場合であって、フィールドシーケンシャル駆動によってカラー表示ができる表示装置を得ることができる。
また、スペーサ２２１７の代わりに球状のスペーサを散布してもよい。球状のスペーサを散布する場合は、工程数が減少するため、製造コストを低減することができる。また、歩留まりの向上を図ることができる。一方、スペーサ２２１７を形成する場合にはスペーサの位置がばらつかないため、２枚の基板間の距離をより容易に一定にすることができ、表示ムラの少ない表示装置を得ることができる。
第１の基板２２０１に施す加工について説明する。
まず、第１の基板２２０１上に第１の絶縁膜２２０２がスパッタ法、印刷法又は塗布法などによって成膜される。第１の絶縁膜２２０２は、基板からの不純物が半導体層に影響を及ぼし、トランジスタの性質が変化してしまうのを防ぐ機能を有する。ただし、なお、基板２２０１として石英を用いるような場合には第１の絶縁膜２２０２は成膜されていなくてもよい。
次に、第１の絶縁膜２２０２上に、第１の導電層２２０３がフォトリソグラフィ法、レーザー直描法又はインクジェット法等を利用して形成される。
次に、第２の絶縁膜２２０４がスパッタ法、印刷法又は塗布法などによって全面に成膜されている。第２の絶縁膜２２０４は、基板からの不純物が半導体層に影響を及ぼし、トランジスタの性質が変化してしまうのを防ぐ機能を有する。
次に、第１の半導体層２２０５及び第２の半導体層２２０６が形成される。なお、第１の半導体層２２０５及び第２の半導体層２２０６は連続して成膜され、これらの形状は同時に加工される。
次に、第２の導電層２２０７がフォトリソグラフィ法、レーザー直描法又はインクジェット法などによって形成される。なお、第２の導電層２２０７の形状が加工されるときに行われるエッチング方法としては、ドライエッチングを用いることが好適である。なお、第２の導電層２２０７としては、透明性を有する材料を用いてもよいし、反射性を有する材料を用いてもよい。
次に、トランジスタのチャネル領域を形成する。その工程の一例を説明する。第２の半導体層２２０６は、第２の導電層２２０７をマスクとして用いてエッチングされる。また、マスクには第２の導電層２２０７の形状を加工するためのマスクを用いてエッチングしても良い。そして、第２の半導体層２２０６が除去された部分の第１の半導体層２２０５がトランジスタのチャネル領域となる。このようにチャネル領域を形成することで、マスク枚数を減らすことが可能となり、製造コストを低減することができる。
次に、第３の絶縁膜２２０８が形成され、第３の絶縁膜２２０８には選択的にコンタクトホールが形成されている。なお、第３の絶縁膜２２０８にコンタクトホールを形成すると同時に、第２の絶縁膜２２０４にもコンタクトホールを形成してもよい。
次に、第３の導電層２２０９がフォトリソグラフィ法、レーザー直描法又はインクジェット法などによって形成される。ここで、第３の導電層２２０９の形状は、互いにかみ合った２つの櫛歯状とする。一方の櫛歯状の電極がトランジスタのソース電極及びドレイン電極の一方と電気的に接続され、他方の櫛歯状の電極が共通電極と電気的に接続される。こうすることで、液晶分子２２１８に効果的に横方向の電界をかけることができる。
次に、第１の配向膜２２１０が形成される。なお、第１の配向膜２２１０を形成後、液晶分子の配向を制御するために、ラビング処理を行なってもよい。
以上のように作製した第１の基板２２０１と、遮光膜２２１４、カラーフィルタ２２１５、スペーサ２２１７、及び第２の配向膜２２１２を作製した第２の基板２２１６とが数マイクロメートルのギャップを持たせてシール材によって貼り合わせられる。そして、２枚の基板間に液晶材料が注入される。
図３０（Ｂ）は、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）方式ととトランジスタとを組み合わせた場合の画素の断面図の一例である。図３０（Ｂ）に示す画素構造を本発明の液晶表示装置に適用することによって、さらに視野角が大きくすることができる。
図３０（Ｂ）に示す画素構造の特徴について説明する。図３０（Ｂ）に示した液晶分子２２４８、図２８に示した液晶分子２０１８と同様、図３０（Ｂ）においても液晶分子２１４８の向きを図中に記す液晶分子の長さによって表現している。そのため、図３０（Ｂ）に示した液晶分子２２４８は、その長軸の向きが常に基板に対し水平の方向を向くように配向している。図３０（Ｂ）においては、液晶２２４１が存在する領域に電電界が生じていない状態における液晶分子２２４８配向を表しているが、液晶分子２２４８に電界が印加されたときは、その長軸の向きが常に基板に対し水平の方向を維持したまま、水平面内において回転する。この状態となることによって、視野角の大きい液晶表示装置を得ることができる。
なお、トランジスタとして、非晶質半導体を用いたボトムゲート型のトランジスタを用いた場合について説明する。非晶質半導体を用いたトランジスタを用いた場合、大面積の基板を用いて、安価に液晶表示装置を製造することができる。
図３０（Ｂ）において、液晶２２４１を挟持する２枚の基板は、第１の基板２２３１及び第２の基板２２４６に相当する。なお、第１の基板２２４１には、トランジスタ及び画素電極が形成され、第２の基板２２４６には、遮光膜２２４４、カラーフィルタ２２４５、スペーサ２２４７、及び第２の配向膜２２４２が形成されている。
遮光膜２２４４を設けることにより、黒を表示する際に光漏れの少ない表示装置を得ることができる。なお、第２の基板２２４６に遮光膜２２４４は特に形成されていなくてもよい。遮光膜２２４４を形成しない場合は、工程数を少なくすることが可能となるため、製造コストの低減及び歩留まりの向上を図ることができる。
また、第２の基板２２４６にカラーフィルタ２２４５が形成されていなくてもよい。カラーフィルタ２２４５を形成しない場合においても、遮光膜と同様、工程数が減少することが可能となるため、製造コストを低減し、歩留まりの向上を図ることができる。ただし、カラーフィルタ２２４５を形成しない場合であって、フィールドシーケンシャル駆動によってカラー表示ができる表示装置を得ることができる。
また、スペーサ２２４７の代わりに球状のスペーサを散布してもよい。球状のスペーサを散布する場合は、工程数が減少するため、製造コストを低減することができる。また、歩留まりの向上を図ることができる。一方、スペーサ２２４７を形成する場合にはスペーサの位置がばらつかないため、２枚の基板間の距離をより容易に一定にすることができ、表示ムラの少ない表示装置を得ることができる。
第１の基板２２３１に施す加工について説明する。
まず、第１の基板２２３１上に、第１の絶縁膜２２３２がスパッタ法、印刷法又は塗布法などによって成膜される。第１の絶縁膜２２３２は、基板からの不純物が半導体層に影響を及ぼし、トランジスタの性質が変化してしまうのを防ぐ機能を有する。ただし、なお、基板２２３１として石英を用いるような場合には第１の絶縁膜２２３２は成膜されていなくてもよい。
次に、第１の絶縁膜２２３２上に、第１の導電層２２３３がフォトリソグラフィ法、レーザー直描法又はインクジェット法等を利用して形成される。
次に、第２の絶縁膜２２３４がスパッタ法、印刷法又は塗布法などによって全面に成膜されている。第２の絶縁膜２２３４は、基板からの不純物が半導体層に影響を及ぼし、トランジスタの性質が変化してしまうのを防ぐ機能を有する。
次に、第１の半導体層２２３５及び第２の半導体層２２３６が形成される。なお、第１の半導体層２２３５及び第２の半導体層２２３６は連続して成膜され、これらの形状は同時に加工される。
次に、第２の導電層２２３７がフォトリソグラフィ法、レーザー直描法又はインクジェット法などによって形成される。なお、第２の導電層２２３７の形状が加工されるときに行われるエッチング方法としては、ドライエッチングを用いることが好適である。なお、第２の導電層２２３７としては、透明性を有する材料を用いてもよいし、反射性を有する材料を用いてもよい。
次に、トランジスタのチャネル領域を形成する。その工程の一例を説明する。第２の半導体層２２３６は、第２の導電層２２３７をマスクとして用いてエッチングされる。また、マスクには第２の導電層２２３７の形状を加工するためのマスクを用いてエッチングしても良い。そして、第２の半導体層２２３６が除去された部分の第１の半導体層２２３５がトランジスタのチャネル領域となる。このようにチャネル領域を形成することで、マスク枚数を減らすことが可能となり、製造コストを低減することができる。
次に、第３の絶縁膜２２３８が形成され、第３の絶縁膜２２３８には選択的にコンタクトホールが形成されている。
次に、第３の導電層２２３９がフォトリソグラフィ法、レーザー直描法又はインクジェット法などによって形成されている。
次に、第４の絶縁膜２２４９が形成され、第４の絶縁膜２２４９には選択的にコンタクトホールが形成されている。
次に、第４の導電層２２４３がフォトリソグラフィ法、レーザー直描法又はインクジェット法などによって形成される。ここで、第４の導電層２２４３の形状は、櫛歯状とする。
次に、第１の配向膜２２４０が形成される。なお、第１の配向膜２２４０を形成後、液晶分子の配向を制御するために、ラビング処理を行なってもよい。
以上のように作製した第１の基板２２３１と、遮光膜２２４４、カラーフィルタ２２４５、スペーサ２２４７、及び第２の配向膜２２４２を作製した第２の基板２２４６とがシール材によって数マイクロメートルのギャップを持たせて貼り合わせ、２枚の基板間に液晶材料を注入することで、液晶パネルが作製できる。
ここで、各導電層又は各絶縁膜に用いることができる材料について説明する。
図２８の第１の絶縁膜２００２、図２９（Ａ）の第１の絶縁膜２１０２、図２９（Ｂ）の第１の絶縁膜２１３２、図３０（Ａ）の第１の絶縁膜２２０２、図３０（Ｂ）の第１の絶縁膜２２３２としては、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜（ＳｉＯｘＮｙ）等の絶縁膜を用いることができる。また、これら絶縁膜は、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜（ＳｉＯｘＮｙ）等のうちの２つ以上の膜を組み合わせた積層構造の絶縁膜を用いることができる。
図２８の第１の導電層２００３、図２９（Ａ）の第１の導電層２１０３、図２９（Ｂ）の第１の導電層２１３３、図３０（Ａ）の第１の導電層２２０３、図３０（Ｂ）の第１の導電層２２３３としては、Ｍｏ、Ｔｉ、Ａｌ、Ｎｄ、Ｃｒなどの導電性材料を用いることができる。また、これら導電層は、Ｍｏ、Ｔｉ、Ａｌ、Ｎｄ、Ｃｒなどの導電性材料うち、２つ以上を組み合わせた積層構造を用いることもできる。
図２８の第２の絶縁膜２００４、図２９（Ａ）の第２の絶縁膜２１０４、図２９（Ｂ）の第２の絶縁膜２１３４、図３０（Ａ）の第２の絶縁膜２２０４、図３０（Ｂ）の第２の絶縁膜２２３４としては、熱酸化膜、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜などを用いることができる。また、熱酸化膜、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜などのうち２以上を組み合わせた積層構造などを用いることができる。なお、半導体層と接する部分では、酸化シリコン膜であることが好ましい。酸化シリコン膜にすることにより、半導体層との界面におけるトラップ準位が少なくなるからである。なお、Ｍｏと接する部分では、窒化シリコン膜であることが好ましい。窒化シリコン膜はＭｏを酸化させないからである。
図２８の第１の半導体層２００５、図２９（Ａ）の第１の半導体層２１０５、図２９（Ｂ）の第１の半導体層２１３５、図３０（Ａ）の第１の半導体層２２０５、図３０（Ｂ）の第１の半導体層２２３５としては、シリコン又はシリコンゲルマニウム（ＳｉＧｅ）などを用いることができる。
図２８の第２の半導体層２００６、図２９（Ａ）の第２の半導体層２１０６、図２９（Ｂ）の第２の半導体層２１３６、図３０（Ａ）の第２の半導体層２２０６、図３０（Ｂ）の第２の半導体層２２３６としては、リン等を含んだシリコン等を用いることができる。
図２８の第２の導電層２００７及び第３の導電層２００９、図２９（Ａ）の第２の導電層２１０７及び第３の導電層２１０９、図２９（Ｂ）の第２の導電層２１３７及び第２の導電層２１３９、図３０（Ａ）の第２の導電層２２０７及び第２の導電層２２０９、もしくは図３０（Ｂ）の第２の導電層２２３７、第３の導電層２２３９及び第４の導電層２２４３の透明性を有する材料としては、酸化インジウムに酸化スズを混ぜたインジウムスズ酸化物（ＩＴＯ）膜、インジウムスズ酸化物（ＩＴＯ）に酸化珪素を混ぜたインジウムスズ珪素酸化物（ＩＴＳＯ）膜、酸化インジウムに酸化亜鉛を混ぜたインジウム亜鉛酸化物（ＩＺＯ）膜、酸化亜鉛膜又は酸化スズ膜などを用いることができる。なお、ＩＺＯは、ＩＴＯに２〜２０ｗｔ％の酸化亜鉛（ＺｎＯ）を混合させたターゲットを用いてスパッタリングにより形成することができる。
また、図２８の第２の導電層２００７及び第３の導電層２００９、図２９（Ａ）の第２の導電層２１０７及び第３の導電層２１０９、図２９（Ｂ）の第２の導電層２１３７及び第２の導電層２１３９、図３０（Ａ）の第２の導電層２２０７及び第２の導電層２２０９、もしくは図３０（Ｂ）の第２の導電層２２３７、第２の導電層２２３９及び第４の導電層２２４３の反射性を有する材料としては、Ｔｉ、Ｍｏ、Ｔａ、Ｃｒ、Ｗ、Ａｌなどを用いることができる。あるいは、Ｔｉ、Ｍｏ、Ｔａ、Ｃｒ、ＷとＡｌを積層させた２層構造、ＡｌをＴｉ、Ｍｏ、Ｔａ、Ｃｒ、Ｗなどの金属で挟んだ３層積層構造としてもよい。
図２８の第３の絶縁膜２００８、図２９（Ａ）の第３の絶縁膜２１０８、図２９（Ｂ）の第３の絶縁膜２１３８、図２９（Ｂ）の第３の導電層２１３９、図３０（Ａ）の第３の絶縁膜２２０８、図３０（Ｂ）の第３の絶縁膜２２３８及び第４の絶縁膜２２４９としては、無機材料（酸化シリコン、窒化シリコン、酸化窒化シリコンなど）あるいは低誘電率の有機化合物材料（感光性又は非感光性の有機樹脂材料）などを用いることができる。また、シロキサンを含む材料を用いることもできる。なお、シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される材料である。置換基として、少なくとも水素を含む有機基（例えばアルキル基、アリール基）が用いられる。あるいは、置換基としてフルオロ基を用いてもよい。あるいは、置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
図２８の第１の配向膜２０１０、図２９（Ａ）の第１の配向膜２１１０、図２９（Ｂ）の第１の配向膜２１４０、図２９（Ｂ）の第１の配向膜２２１０、図３０（Ｂ）の第１の配向膜２２４０としては、ポリイミドなどの高分子膜を用いることができる。
次に、各液晶モードとトランジスタとを組み合わせた場合の画素構造について、画素の上面図（レイアウト図）を参照して説明する。
なお、液晶モードとしては、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）などを用いることができる。
なお、トランジスタとしては、非晶質シリコン、多結晶シリコン、微結晶（マイクロクリスタル、セミアモルファスとも言う）シリコンなどに代表される非単結晶半導体層を有する薄膜トランジスタ（ＴＦＴ）などを用いることが出来る。
なお、トランジスタの構造としては、トップゲート型又はボトムゲート型などを用いることができる。ボトムゲート型のトランジスタとしては、チャネルエッチ型又はチャネル保護型などを用いることができる。
図３１にＴＮ方式とトランジスタとを組み合わせた場合の画素の上面図の一例を示す。
図３１に示す画素は、第１のトランジスタ２３０４、第２のトランジスタ２３０５、トランジスタ２３２０及びトランジスタ２３２１から構成される第３のトランジスタ、第１の液晶容量、第２の液晶容量、第１の保持容量及び第２の保持容量とを有し、第１の走査線２３００と、第２の走査線２３０１と、信号線２３０２と、Ｃｓ線２３１１に接続されている。なお、図３１に示す画素構成の等価回路図は、図８３と同様であるため詳細な説明は省略する。
図３１において、第１の液晶容量を構成する画素電極は画素電極２３０７に、第２の液晶容量を構成する画素電極は画素電極２３０８に相当する。また、第１の保持容量は、画素部の外部でＣｓ線２３１１と接続された容量線２３１２と、画素電極２３０７に接続された半導体層２３０９と、これらの間に設けられた絶縁膜より構成されている。第２の保持容量においても、第１の保持容量と同様に、容量線２３１２と、画素電極２３０８に接続された半導体層２３１０と、これらの間に設けられた絶縁膜より構成されている。なお、第１の保持容量及び第２の保持容量を構成する容量線２３１２は、トランジスタ２３０４、２３０５、２３２０を構成するゲート電極を含む第１の走査線２３００、トランジスタ２３２１を構成するゲート電極を含む第２の走査線２３０１やＣｓ線２３０１と、半導体層２３０９、２３１０はトランジスタ２３０４、２３０５、２３２０、２３２１を構成するソース領域、ドレイン領域やチャネル形成領域を含む半導体層と同一工程にて作製されている。また、第１の保持容量及び第２の保持容量を構成する絶縁膜においても、トランジスタ２３０４、２３０５、２３２０、２３２１を構成するゲート絶縁膜と同一工程にて作製された膜を利用することができる。
図３１に示すように配向状態の異なる２つの液晶容量を利用して、視野角特性に優れた液晶表示装置を得ることができる。なお、図３１に示す上面図は一例であり、これに限定されるものではない。
なお、各々のトランジスタにおいて、ソース電極及びドレイン電極の一方が他方の電極を包み囲むような構造とすることで、チャネル幅をかせぐことができる。このような構造は、画素を構成するトランジスタの半導体層に結晶性半導体層より移動度の低い非晶質半導体層を用いた際には特に有効である。
なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態および実施例の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態および実施例の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
なお、本実施の形態は、他の実施の形態および実施例で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態および実施例で述べた内容は、本実施の形態への適用、組み合わせ、又は置き換えを自由に行うことができる。
（実施の形態７）
本実施の形態においては、各種液晶モードについて断面図を用いて説明する。
図３２（Ａ）、（Ｂ）は、ＴＮモードの断面の模式図を示す。
互いに対向するように配置された第１の基板３３０１及び第２の基板３３０２に、液晶層３３００が挟持されている。第１の基板３３０１の上面には、第１の電極３３０５が形成されている。第２の基板３３０２の上面には、第２の電極３３０６が形成されている。第１の基板３３０１の液晶層と反対側には、第１の偏光板３３０３が配置されている。第２の基板３３０２の液晶層と反対側には、第２の偏光板３３０４が配置されている。なお、第１の偏光板３３０３と第２の偏光板３３０４とは、クロスニコルになるように配置されている。
第１の偏光板３３０３は、第１の基板３３０１の上面に配置されてもよい。第２の偏光板３３０４は、第２の基板３３０２の上面に配置されてもよい。
第１の電極３３０５及び第２の電極３３０６のうち、少なくとも一方（又は両方）の電極が透光性を有していればよい（透過型又は反射型）。あるいは、両方の電極が透光性を有し、かつ一方の電極の一部が反射性を有していてもよい（半透過型）。
図３２（Ａ）は、第１の電極３３０５及び第２の電極３３０６に電圧が印加（縦電界方式と呼ぶ）された場合の断面の模式図である。液晶分子が縦に並んだ状態となるため、バックライトからの光は液晶分子の複屈折の影響を受けない。そして、第１の偏光板３３０３と第２の偏光板３３０４とがクロスニコルになるように配置されているため、バックライトからの光は基板を通過できない。したがって、黒色表示が行われる。
図３２（Ｂ）は、第１の電極３３０５及び第２の電極３３０６に電圧が印加されていない場合の断面の模式図である。液晶分子が横に並び、第１の電極３３０５から第２の電極３３０６にかけて回転している状態となるため、バックライトからの光は液晶分子の複屈折の影響を受ける。そして、第１の偏光板３３０３と第２の偏光板３３０４とがクロスニコルになるように配置されているため、バックライトからの光は基板を通過する。したがって、白色表示が行われる。いわゆるノーマリーホワイトモードである。
第１の電極３３０５及び第２の電極３３０６に印加する電圧を制御することで、液晶分子の状態、即ち配向を制御することが可能である。したがって、バックライトからの光を液晶分子によって制御することができるため、所定の映像表示を行うことが可能である。
図３２（Ａ）、（Ｂ）に示した構成を有する液晶表示装置は、カラーフィルタを設けることで、フルカラー表示を行うことができる。カラーフィルタは、第１の基板３３０１側又は第２の基板３３０２側に設けることができる。
ＴＮモードに使用される液晶材料は、公知のものを使用すればよい。
図３３（Ａ）、（Ｂ）は、ＶＡモードの断面の模式図を示す。ＶＡモードは、無電界の時に液晶分子が基板に垂直となるように配向されているモードである。
互いに対向するように配置された第１の基板３４０１及び第２の基板３４０２に、液晶層３４００が挟持されている。第１の基板３４０１の上面には、第１の電極３４０５が形成されている。第２の基板３４０２の上面には、第２の電極３４０６が形成されている。第１の基板３４０１の液晶層と反対側には、第１の偏光板３４０３が配置されている。第２の基板３４０２の液晶層と反対側には、第２の偏光板３４０４が配置されている。なお、第１の偏光板３４０３と第２の偏光板３４０４とは、クロスニコルになるように配置されている。
第１の偏光板３４０３は、第１の基板３４０１の上面に配置されてもよい。第２の偏光板３４０４は、第２の基板３４０２の上面に配置されてもよい。
第１の電極３４０５及び第２の電極３４０６のうち、少なくとも一方（又は両方）の電極が透光性を有していればよい（透過型又は反射型）。あるいは、両方の電極が透光性を有し、かつ一方の電極の一部が反射性を有していてもよい（半透過型）。
図３３（Ａ）は、第１の電極３４０５及び第２の電極３４０６に電圧が印加（縦電界方式と呼ぶ）された場合の断面の模式図である。液晶分子が横に並んだ状態となるため、バックライトからの光は液晶分子の複屈折の影響を受ける。そして、第１の偏光板３４０３と第２の偏光板３４０４とがクロスニコルになるように配置されているため、バックライトからの光は基板を通過する。したがって、白色表示が行われる。
図３３（Ｂ）は、第１の電極３４０５及び第２の電極３４０６に電圧が印加されていない場合の断面の模式図である。液晶分子が縦に並んだ状態となるため、バックライトからの光は液晶分子の複屈折の影響を受けない。そして、第１の偏光板３４０３と第２の偏光板３４０４とがクロスニコルになるように配置されているため、バックライトからの光は基板を通過しない。したがって、黒色表示が行われる。いわゆるノーマリーブラックモードである。
第１の電極３４０５及び第２の電極３４０６に印加する電圧を制御することで、液晶分子の状態、即ち配向を制御することが可能である。したがって、バックライトからの光を液晶分子によって制御することができるため、所定の映像表示を行うことが可能である。
図３４（Ａ）、（Ｂ）に示した構成を有する液晶表示装置は、カラーフィルタを設けることで、フルカラー表示を行うことができる。カラーフィルタは、第１の基板３４０１側又は第２の基板３４０２側に設けることができる。
ＶＡモードに使用される液晶材料は、公知のものを使用すればよい。
図３３（Ｃ）、（Ｄ）は、ＭＶＡモードの断面の模式図を示す。ＭＶＡモードは、それぞれの部分の視野角依存性を互いに補償する方法である。
互いに対向するように配置された第１の基板３４１１及び第２の基板３４１２に、液晶層３４１０が挟持されている。第１の基板３４１１の上面には、第１の電極３４１５が形成されている。第２の基板３４１２の上面には、第２の電極３４１６が形成されている。第１の電極３４１５上には、配向制御用に第１の突起物３４１７が形成されている。第２の電極３４１６上には、配向制御用に第２の突起物３４１８が形成されている。第１の基板３４１１の液晶層と反対側には、第１の偏光板３４１３が配置されている。第２の基板３４１２の液晶層と反対側には、第２の偏光板３４１４が配置されている。なお、第１の偏光板３４１３と第２の偏光板３４１４とは、クロスニコルになるように配置されている。
第１の偏光板３４１３は、第１の基板３４１１の上面に配置されてもよい。第２の偏光板３４１４は、第２の基板３４１２の上面に配置されてもよい。
第１の電極３４１５及び第２の電極３４１６のうち、少なくとも一方（又は両方）の電極が透光性を有していればよい（透過型又は反射型）。あるいは、両方の電極が透光性を有し、かつ一方の電極の一部が反射性を有していてもよい（半透過型）。
図３３（Ｃ）は、第１の電極３４１５及び第２の電極３４１６に電圧が印加（縦電界方式と呼ぶ）された場合の断面の模式図である。バックライトからの光は液晶分子の複屈折の影響を受ける。そして、第１の偏光板３４１３と第２の偏光板３４１４とがクロスニコルになるように配置されているため、バックライトからの光は基板を通過する。したがって、白色表示が行われる。また、液晶分子が第１の突起物３４１７及び第２の突起物３４１８に影響を受け、第１の突起物３４１７及び第２の突起物３４１８に対して倒れて並んだ状態となる。よって、視野角をさらに向上させることが可能である。
図３３（Ｄ）は、第１の電極３４１５及び第２の電極３４１６に電圧が印加されていない場合の断面の模式図である。液晶分子が縦に並んだ状態となるため、バックライトからの光は液晶分子の複屈折の影響を受けない。そして、第１の偏光板３４１３と第２の偏光板３４１４とがクロスニコルになるように配置されているため、バックライトからの光は基板を通過しない。したがって、黒色表示が行われる。いわゆるノーマリーブラックモードである。
なお、第１の電極３４１５及び第２の電極３４１６に印加する電圧を制御することで、液晶分子の状態即ち配向を制御することが可能である。したがって、バックライトからの光を液晶分子によって制御することができるため、所定の映像表示を行うことが可能である。
図３６（Ｃ）、（Ｄ）に示した構成を有する液晶表示装置は、カラーフィルタを設けることで、フルカラー表示を行うことができる。カラーフィルタは、第１の基板３４１１側又は第２の基板３４１２側に設けることができる。
ＭＶＡモードに使用される液晶材料は、公知のものを使用すればよい。
図３４（Ａ）、（Ｂ）は、ＯＣＢモードの断面の模式図を示す。ＯＣＢモードは、液晶層内で液晶分子の配列が光学的に補償状態を形成しているため、視野角依存性が少ない。この液晶分子の状態は、ベンド配向と呼ばれる。
互いに対向するように配置された第１の基板３５０１及び第２の基板３５０２に、液晶層３５００が挟持されている。第１の基板３５０１の上面には、第１の電極３５０５が形成されている。第２の基板３５０２の上面には、第２の電極３５０６が形成されている。第１の基板３５０１の液晶層と反対側には、第１の偏光板３５０３が配置されている。第２の基板３５０２の液晶層と反対側には、第２の偏光板３３６が配置されている。なお、第１の偏光板３５０３と第２の偏光板３３６とは、クロスニコルになるように配置されている。
第１の偏光板３５０３は、第１の基板３５０１の上面に配置されてもよい。第２の偏光板３３６は、第２の基板３５０２の上面に配置されてもよい。
第１の電極３５０５及び第２の電極３５０６のうち、少なくとも一方（又は両方）の電極が透光性を有していればよい（透過型又は反射型）。あるいは、両方の電極が透光性を有し、かつ一方の電極の一部が反射性を有していてもよい（半透過型）。
図３４（Ａ）は、第１の電極３５０５及び第２の電極３５０６に電圧が印加（縦電界方式と呼ぶ）された場合の断面の模式図である。液晶分子が縦に並んだ状態となるため、バックライトからの光は液晶分子の複屈折の影響を受けない。そして、第１の偏光板３５０３と第２の偏光板３３６とがクロスニコルになるように配置されているため、バックライトからの光は基板を通過しない。したがって、黒色表示が行われる。
図３４（Ｂ）は、第１の電極３５０５及び第２の電極３５０６に電圧が印加されていない場合の断面の模式図である。液晶分子がベンド配向の状態となるため、バックライトからの光は液晶分子の複屈折の影響を受ける。そして、第１の偏光板３５０３と第２の偏光板３３６とがクロスニコルになるように配置されているため、バックライトからの光は基板を通過する。したがって、白色表示が行われる。いわゆるノーマリーホワイトモードである。
なお、第１の電極３５０５及び第２の電極３５０６に印加する電圧を制御することで、液晶分子の状態、即ち配向を制御することが可能である。したがって、バックライトからの光を液晶分子によって制御することができるため、所定の映像表示を行うことが可能である。
図３４（Ａ）、（Ｂ）に示した構成を有する液晶表示装置は、カラーフィルタを設けることで、フルカラー表示を行うことができる。カラーフィルタは、第１の基板３５０１側又は第２の基板３５０２側に設けることができる。
ＯＣＢモードに使用される液晶材料は、公知のものを使用すればよい。
図３４（Ｃ）、（Ｄ）は、ＦＬＣモード又はＡＦＬＣモードの断面の模式図を示す。
互いに対向するように配置された第１の基板３５１１及び第２の基板３５１２に、液晶層３５１０が挟持されている。第１の基板３５１１の上面には、第１の電極３５１５が形成されている。第２の基板３５１２の上面には、第２の電極３５１６が形成されている。第１の基板３５１１の液晶層と反対側には、第１の偏光板３５１３が配置されている。第２の基板３５１２の液晶層と反対側には、第２の偏光板３５１４が配置されている。なお、第１の偏光板３５１３と第２の偏光板３５１４とは、クロスニコルになるように配置されている。
第１の偏光板３５１３は、第１の基板３５１１の上面に配置されてもよい。第２の偏光板３５１４は、第２の基板３５１２の上面に配置されてもよい。
第１の電極３５１５及び第２の電極３５１６のうち、少なくとも一方（又は両方）の電極が透光性を有していればよい（透過型又は反射型）。あるいは、両方の電極が透光性を有し、かつ一方の電極の一部が反射性を有していてもよい（半透過型）。
図３４（Ｃ）は、第１の電極３５１５及び第２の電極３５１６に電圧が印加（縦電界方式と呼ぶ）された場合の断面の模式図である。液晶分子がラビング方向からずれた方向で横に並んでいる状態となるため、バックライトからの光は液晶分子の複屈折の影響を受ける。そして、第１の偏光板３５１３と第２の偏光板３５１４とがクロスニコルになるように配置されているため、バックライトからの光は基板を通過する。したがって、白色表示が行われる。
図３４（Ｄ）は、第１の電極３５１５及び第２の電極３５１６に電圧が印加されていない場合の断面の模式図である。液晶分子がラビング方向に沿って横に並んだ状態となるため、バックライトからの光は液晶分子の複屈折の影響を受けない。そして、第１の偏光板３５１３と第２の偏光板３５１４とがクロスニコルになるように配置されているため、バックライトからの光は基板を通過しない。したがって、黒色表示が行われる。いわゆるノーマリーブラックモードである。
なお、第１の電極３５１５及び第２の電極３５１６に印加する電圧を制御することで、液晶分子の状態、即ち配向を制御することが可能である。したがって、バックライトからの光を液晶分子によって制御することができるため、所定の映像表示を行うことが可能である。
図３４（Ｃ）、（Ｄ）に示した構成を有する液晶表示装置は、カラーフィルタを設けることで、フルカラー表示を行うことができる。カラーフィルタは、第１の基板３５１１側又は第２の基板３５１２側に設けることができる。
ＦＬＣモード又はＡＦＬＣモードに使用される液晶材料は、公知のものを使用すればよい。
図３５（Ａ）、（Ｂ）は、ＩＰＳモードの断面の模式図を示す。ＩＰＳモードは、液晶分子を基板に対して常に平面内で回転させるモードであり、電極は一方の基板側のみに設けた横電界方式をとる。
互いに対向するように配置された第１の基板３６０１及び第２の基板３６０２に、液晶層３６００が挟持されている。第１の基板３６０１の上面には、第１の電極３６０５及び第２の電極３６０６が形成されている。第１の基板３６０１の液晶層と反対側には、第１の偏光板３６０３が配置されている。第２の基板３６０２の液晶層と反対側には、第２の偏光板３６０４が配置されている。なお、第１の偏光板３６０３と第２の偏光板３６０４とは、クロスニコルになるように配置されている。
第１の偏光板３６０３は、第１の基板３６０１の上面に配置されてもよい。第２の偏光板３６０４は、第２の基板３６０２の上面に配置されてもよい。
第１の電極３６０５及び第２の電極３６０６のうち、少なくとも一方（又は両方）の電極が透光性を有していればよい（透過型又は反射型）。あるいは、両方の電極が透光性を有し、かつ一方の電極の一部が反射性を有していてもよい（半透過型）。
図３５（Ａ）は、第１の電極３６０５及び第２の電極３６０６に電圧が印加された場合の断面の模式図である。液晶分子がラビング方向からずれた電気力線に沿って配向した状態となるため、バックライトからの光は液晶分子の複屈折の影響を受ける。そして、第１の偏光板３６０３と第２の偏光板３６０４とがクロスニコルになるように配置されているため、バックライトからの光は基板を通過する。したがって、白色表示が行われる。
図３５（Ｂ）は、第１の電極３６０５及び第２の電極３６０６に電圧が印加されていない場合の断面の模式図である。液晶分子がラビング方向に沿って横に並んだ状態となるため、バックライトからの光は液晶分子の複屈折の影響を受けない。そして、第１の偏光板３６０３と第２の偏光板３６０４とがクロスニコルになるように配置されているため、バックライトからの光は基板を通過しない。したがって、黒色表示が行われる。いわゆるノーマリーブラックモードである。
第１の電極３６０５及び第２の電極３６０６に印加する電圧を制御することで、液晶分子の状態、即ち配向を制御することが可能である。したがって、バックライトからの光を液晶分子によって制御することができるため、所定の映像表示を行うことが可能である。
図３５（Ａ）、（Ｂ）に示した構成を有する液晶表示装置は、カラーフィルタを設けることで、フルカラー表示を行うことができる。カラーフィルタは、第１の基板３６０１側又は第２の基板３６０２側に設けることができる。
ＩＰＳモードに使用される液晶材料は、公知のものを使用すればよい。
図３５（Ｃ）、（Ｄ）は、ＦＦＳモードの断面の模式図を示す。ＦＦＳモードにおいても、液晶分子を基板に対して常に平面内で回転させるモードであり、電極は一方の基板側のみに設けた横電界方式をとる。
互いに対向するように配置された第１の基板３６１１及び第２の基板３６１２に、液晶層３６１０が挟持されている。第１の基板３６１１の上面には、第２の電極３６１６が形成されている。第２の電極３６１６の上面には、絶縁膜３６１７が形成されている。絶縁膜３６１７上には、第２の電極３６１６が形成されている。第１の基板３６１１の液晶層と反対側には、第１の偏光板３６１３が配置されている。第２の基板３６１２の液晶層と反対側には、第２の偏光板３６１４が配置されている。なお、第１の偏光板３６１３と第２の偏光板３６１４とは、クロスニコルになるように配置されている。
第１の偏光板３６１３は、第１の基板３６１１の上面に配置されてもよい。第２の偏光板３６１４は、第２の基板３６１２の上面に配置されてもよい。
第１の電極３６１５及び第２の電極３６１６のうち、少なくとも一方（又は両方）の電極が透光性を有していればよい（透過型又は反射型）。あるいは、両方の電極が透光性を有し、かつ一方の電極の一部が反射性を有していてもよい（半透過型）。
図３５（Ｃ）は、第１の電極３６１５及び第２の電極３６１６に電圧が印加された場合の断面の模式図である。液晶分子がラビング方向からずれた電気力線に沿って配向した状態となるため、バックライトからの光は液晶分子の複屈折の影響を受ける。そして、第１の偏光板３６１３と第２の偏光板３６１４とがクロスニコルになるように配置されているため、バックライトからの光は基板を通過する。したがって、白色表示が行われる。
図３５（Ｄ）は、第１の電極３６１５及び第２の電極３６１６に電圧が印加されていない場合の断面の模式図である。液晶分子がラビング方向に沿って横に並んだ状態となるため、バックライトからの光は液晶分子の複屈折の影響を受けない。そして、第１の偏光板３６１３と第２の偏光板３６１４とがクロスニコルになるように配置されているため、バックライトからの光は基板を通過しない。したがって、黒色表示が行われる。いわゆるノーマリーブラックモードである。
なお、第１の電極３６１５及び第２の電極３６１６に印加する電圧を制御することで、液晶分子の状態、即ち配向を制御することが可能である。したがって、バックライトからの光を液晶分子によって制御することができるため、所定の映像表示を行うことが可能である。
図３５（Ｃ）、（Ｄ）に示した構成を有する液晶表示装置は、カラーフィルタを設けることで、フルカラー表示を行うことができる。カラーフィルタは、第１の基板３６１１側又は第２の基板３６１２側に設けることができる。
ＦＦＳモードに使用される液晶材料は、公知のものを使用すればよい。
次に、上面図を用いて各種液晶モードを説明する。
図３６に、ＭＶＡモードを適用した画素が有する複数の液晶容量のうちの一つの上面図を示す。
図３６は、第１の電極３７０１、第２の電極（３７０２ａ、３７０２ｂ、３７０２ｃ）、及び突起物３７０３を示している。第１の電極３７０１は、対向基板の全面に形成されている。形状がくの字型となるように、第２の電極（３７０２ａ、３７０２ｂ、３７０２ｃ）が形成されている。形状が第２の電極（３７０２ａ、３７０２ｂ、３７０２ｃ）と対応するように、第１の電極３７０１上に第２の電極（３７０２ａ、３７０２ｂ、３７０２ｃ）が形成されている。
第２の電極（３７０２ａ、３７０２ｂ、３７０２ｃ）の開口部は、突起物のように機能する。
第１の電極３７０１及び第２の電極（３７０２ａ、３７０２ｂ、３７０２ｃ）に電圧が印加（縦電界方式と呼ぶ）された場合、液晶分子が第２の電極（３７０２ａ、３７０２ｂ、３７０２ｃ）の開口部及び突起物３７０３に対して倒れて並んだ状態となる。よって、視野角を向上させることが可能である。なお、一対の偏光板がクロスニコルとなるように配置されているときには、バックライトからの光が基板を通過するため、白色表示が行われる。
第１の電極３７０１及び第２の電極（３７０２ａ、３７０２ｂ、３７０２ｃ）に電圧が印加されていない場合、液晶分子が縦に並んだ状態となる。一対の偏光板がクロスニコルとなるように配置されているときには、バックライトからの光がパネルを通過しないため、黒色表示が行われる。いわゆる、ノーマリーブラックモードである。
なお、第１の電極３７０１及び第２の電極（３７０２ａ、３７０２ｂ、３７０２ｃ）に印加する電圧を制御することで、液晶分子の状態、即ち配向を制御することが可能である。したがって、バックライトからの光を液晶分子によって制御することができるため、所定の映像表示を行うことが可能である。
ＭＶＡモードに使用される液晶材料は、公知のものを使用すればよい。
図３７（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、ＩＰＳモードを適用した一液晶容量の上面図を示す。ＩＰＳモードは、液晶分子を基板に対して常に平面内で回転させるモードであり、電極は一方の基板側のみに設けた横電界方式をとる。
ＩＰＳモードでは、一対の電極が異なる形状となるように形成される。
図３７（Ａ）は、第１の電極３８０１及び第２の電極３８０２を示している。第１の電極３８０１及び第２の電極３８０２は、波状形状である。
図３７（Ｂ）は、第１の電極３８１１及び第２の電極３８１２を示している。第１の電極３８１１及び第２の電極３８１２は、同心円状の開口部を有する形状である。
図３７（Ｃ）は、第１の電極３８３１及び第２の電極３８３２を示している。第１の電極３８３１及び第２の電極３８３２は、櫛場状であり一部重なっている形状である。
図３７（Ｄ）は、第１の電極３８４１及び第２の電極３８４２を示している。第１の電極３８４１及び第２の電極３８４２は、櫛場状であり電極同士がかみ合うような形状である。
第１の電極（３８０１、３８１１、３８２１、３８３１）及び第２の電極（３８０２、３８１２、３８２２、３８３２）に電圧が印加された場合、液晶分子がラビング方向からずれた電気力線に沿って配向した状態となる。一対の偏光板がクロスニコルとなるように配置されているときには、バックライトからの光が基板を通過するため、白色表示が行われる。
第１の電極（３８０１、３８１１、３８２１、３８３１）及び第２の電極（３８０２、３８１２、３８２２、３８３２）に電圧が印加されていない場合、液晶分子がラビング方向に沿って横に並んだ状態となる。一対の偏光板がクロスニコルとなるように配置されているときには、バックライトからの光が基板を通過しないため、黒色表示が行われる。いわいるノーマリーブラックモードである。
なお、第１の電極及び第２の電極に印加する電圧を制御することで、液晶分子の状態、即ち配向を制御することが可能である。したがって、バックライトからの光を液晶分子によって制御することができるため、所定の映像表示を行うことが可能である。
ＩＰＳモードに使用される液晶材料は、公知のものを使用すればよい。
図３８（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、ＦＦＳモードを適用した一液晶容量の上面図を示す。ＦＦＳモードは、液晶分子を基板に対して常に平面内で回転させるモードであり、電極は一方の基板側のみに設けた横電界方式をとる。
ＦＦＳモードでは、第２の電極の上面に、第１の電極が様々な形状となるように形成される。
図３８（Ａ）は、第１の電極３９０１及び第２の電極３９０２を示している。第１の電極３９０１は、屈曲したくの字形状である。第２の電極３９０２は、パターン形成されていなくてもよい。
図３８（Ｂ）は、第１の電極３９１１及び第２の電極３９１２を示している。第１の電極３９１１は、同心円状の形状である。第２の電極３９１２は、パターン形成されていなくてもよい。
図３８（Ｃ）は、第１の電極３９３１及び第２の電極３９３２を示している。第１の電極３９３１は、櫛場状で電極同士がかみ合うような形状である。第２の電極３９３２は、パターン形成されていなくてもよい。
図３８（Ｄ）は、第１の電極３９４１及び第２の電極３９４２を示している。第１の電極３９４１は、櫛場状の形状である。第２の電極３９４２は、パターン形成されていなくてもよい。
第１の電極（３９０１、３９１１、３９２１、３９３１）及び第２の電極（３９０２、３９１２、３９２２、３９３２）に電圧が印加された場合、液晶分子がラビング方向からずれた電気力線に沿って配向した状態となる。一対の偏光板がクロスニコルとなるように配置されているときには、バックライトからの光が基板を通過するため、白色表示が行われる。
第１の電極（３９０１、３９１１、３９２１、３９３１）及び第２の電極（３９０２、３９１２、３９２２、３９３２）に電圧が印加されていない場合、液晶分子がラビング方向に沿って横に並んだ状態となる。一対の偏光板がクロスニコルとなるように配置されているときには、バックライトからの光が基板を通過しないため、黒色表示が行われる。いわいるノーマリーブラックモードである。
なお、第１の電極及び第２の電極に印加する電圧を制御することで、液晶分子の状態、即ち配向を制御することが可能である。したがって、バックライトからの光を液晶分子によって制御することができるため、所定の映像表示を行うことが可能である。
ＩＰＳモードに使用される液晶材料は、公知のものを使用すればよい。
なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態および実施例の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態および実施例の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
なお、本実施の形態は、他の実施の形態および実施例で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態および実施例で述べた内容は、本実施の形態への適用、組み合わせ、又は置き換えを自由に行うことができる。
（実施の形態８）
本実施の形態においては、液晶パネルの周辺部について説明する。
図３９は、エッジライト式と呼ばれるバックライトユニット２６０１と、液晶パネル２６０７とを有している液晶表示装置の一例を示す。エッジライト式とは、バックライトユニットの端部に光源を配置し、その光源の発光を発光面全体から放射する方式である。エッジライト式のバックライトユニットは、薄型で省電力化を図ることができる。
バックライトユニット２６０１は、拡散板２６０２、導光板２６０３、反射板２６０４、ランプリフレクタ２６０５及び光源２６０６によって構成される。
光源２６０６は必要に応じて発光する機能を有している。例えば、光源２６０６としては冷陰極管、熱陰極管、発光ダイオード、無機ＥＬ又は有機ＥＬなどが用いられる。ランプリフレクタ２６０５は、光源２６０６からの発光を効率よく導光板２６０３に導く機能を有する。導光板２６０３は、光源２６０３からの光を全反射させて、全面に光を導く機能を有する。拡散板２６０２は、明度のムラを低減する機能を有する。反射板２６０４は、導光板２６０３から液晶パネル２６０３より反対方向に漏れた光を反射させて再利用する機能を有する。
なお、バックライトユニット２６０１には、光源２６０６の輝度を調整するための制御回路が接続されている。この制御回路によって、光源２６０６の輝度を調整することができる。
図４０（Ａ）、（Ｂ）、（Ｃ）及び（Ｄ）は、エッジライト式のバックライトユニットの詳細な構成を示す図である。なお、拡散板、導光板及び反射板などはその説明を省略する。
図４０（Ａ）に示すバックライトユニット２７０１は、光源として冷陰極管２７０３を用いた構成である。そして、冷陰極管２７０３からの光を効率よく反射させるため、ランプリフレクタ２７０２が設けられている。このような構成は、大型表示装置に用いることが多い。
図４０（Ｂ）に示すバックライトユニット２７１１は、光源として発光ダイオード（ＬＥＤ）２７１３を用いた構成である。例えば、白色に発する発光ダイオード（Ｗ）２７１３は所定の間隔に配置される。そして、発光ダイオード２７１３からの光を効率よく反射させるため、ランプリフレクタ２７１２が設けられている。
発光ダイオードの発光強度が強いので、発光ダイオードを用いた構成は大型表示装置に適する。また、発光ダイオードは色再現性に優れているので、入力される画像情報に対して忠実な画像を表示することができる。また、発光ダイオードは小さいため、配置面積を小さくすることができる。したがって、表示装置の狭額縁化を図ることができる。
なお、発光ダイオードが大型の表示装置に搭載される場合、発光ダイオードを該基板の背面に配置することができる。発光ダイオードは、所定の間隔を維持し、各色の発光ダイオードが順に配置される。
図４０（Ｃ）に示すバックライトユニット２７２１は、光源としてＲＧＢ各色の発光ダイオード（ＬＥＤ）２７２３、発光ダイオード（ＬＥＤ）２７２４、発光ダイオード（ＬＥＤ）２７２５を用いた構成である。ＲＧＢ各色の発光ダイオード２７２３（ＬＥＤ）、発光ダイオード（ＬＥＤ）２７２４、発光ダイオード（ＬＥＤ）２７２５は、それぞれ所定の間隔ごとに配置される。ＲＧＢ各色の発光ダイオード（ＬＥＤ）２７２３、発光ダイオード（ＬＥＤ）２７２４、発光ダイオード（ＬＥＤ）２７２５を用いることによって、色再現性を高くすることができる。また、発光ダイオードからの光を効率よく反射させるため、ランプリフレクタ２７２２が設けられている。
発光ダイオードの輝度は高いので、光源としてＲＧＢ各色の発光ダイオードを用いた構成は大型表示装置に適する。また、発光ダイオードは色再現性に優れているので、入力される画像情報に対して忠実な画像を表示することができる。また、発光ダイオードは小さいため、配置面積を小さくすることができる。したがって、表示装置の狭額縁化を図ることができる。
なお、時間に応じてＲＧＢの発光ダイオードを順次点灯させることによって、カラー表示を行うことができる。いわいるフィールドシーケンシャルモードで表示することができる。
なお、白色を発する発光ダイオードと、ＲＧＢ各色の発光ダイオード（ＬＥＤ）２７２３、発光ダイオード（ＬＥＤ）２７２４、発光ダイオード（ＬＥＤ）２７２５とを組み合わせることができる。
なお、発光ダイオードが大型の表示装置に搭載される場合、発光ダイオードを該基板の背面に配置することができる。また、発光ダイオードの各々は所定の間隔を維持し、各色の発光ダイオードが順に配置される。このような配置によって、色再現性を高めることができる。
図４０（Ｄ）に示すバックライトユニット２７３１は、光源としてＲＧＢ各色の発光ダイオード（ＬＥＤ）２７３３、発光ダイオード（ＬＥＤ）２７３４、発光ダイオード（ＬＥＤ）２７３５を用いた構成である。例えば、ＲＧＢ各色の発光ダイオード（ＬＥＤ）２７３３、発光ダイオード（ＬＥＤ）２７３４、発光ダイオード（ＬＥＤ）２７３５のうち発光強度の低い色（例えば緑）の発光ダイオード、図４０（Ｄ）においては発光ダイオード（ＬＥＤ）２７３４は複数配置されている。このような構成とするによって、さらに色再現性を高くすることができる。また、発光ダイオードからの光を効率よく反射させるため、ランプリフレクタ２７３２が設けられている。
発光ダイオードの発光強度は高いので、光源としてＲＧＢ各色の発光ダイオードを用いた構成は大型表示装置に適する。また、発光ダイオードは色再現性に優れているので、入力される画像情報に対して忠実な画像を表示することができる。また、発光ダイオードは小さいため、配置面積を小さくすることができる。したがって、表示装置の狭額縁化を図ることができる。
なお、時間に応じてＲＧＢの発光ダイオードを順次点灯させることによって、カラー表示を行うことができる。
なお、白色を発する発光ダイオードと、ＲＧＢ各色の発光ダイオード（ＬＥＤ）２７３３、発光ダイオード（ＬＥＤ）２７３４、発光ダイオード（ＬＥＤ）２７３５とを組み合わせることができる。
なお、発光ダイオードが大型の表示装置に搭載される場合、発光ダイオードを該基板の背面に配置することができる。発光ダイオードの各々は所定の間隔を維持し、各色の発光ダイオードが順に配置される。このような配置によって、色再現性を高めることができる。
図４１（Ａ）は、直下型と呼ばれるバックライトユニット２８００と、液晶パネル２８０５とを有する液晶表示装置の一例を示す。直下式とは、発光面の直下に光源を配置することで、その光源の発光を発光面全体から放射する方式である。直下式のバックライトユニットは、発光光量を効率よく利用することができる。
バックライトユニット２８００は、拡散板２８０１、遮光板２８０２、ランプリフレクタ２８０３及び光源２８０４によって構成される。
光源２８０４は、必要に応じて発光する機能を有している。例えば、光源２８０５としては、冷陰極管、熱陰極管、発光ダイオード、無機ＥＬ又は有機ＥＬなどが用いられる。ランプリフレクタ２８０３は、光源２８０４の発光を効率よく拡散板２８０１及び遮光板２８０２に導く機能を有する。遮光板２８０２は、光源２８０４の配置に合わせて光が強いところほど遮光を多くすることで、明度のムラを低減する機能を有する。拡散板２８０１は、さらに明度のムラを低減する機能を有する。
なお、バックライトユニット２８００には、光源２８０４の輝度を調整するための制御回路が接続されている。この制御回路によって、光源２８０４の輝度を調整することができる。
図４１（Ｂ）は、直下型と呼ばれるバックライトユニット３０１５と、液晶パネル３０１０とを有する液晶表示装置の一例を示す。
バックライトユニット２８１０は、拡散板２８１１、遮光板２８１２、ランプリフレクタ２８１３、ＲＧＢ各色の光源（Ｒ）２８１４ａ、光源（Ｇ）２８１４ｂ及び光源（Ｂ）２８１４ｃによって構成される。
ＲＧＢ各色の光源２８１４ａ（Ｒ）、光源２８１４ｂ（Ｇ）及び光源２８１４ｃ（Ｂ）は、必要に応じて発光する機能を有する。例えば、光源２８１４ａ（Ｒ）、光源２８１４ｂ（Ｇ）及び光源２８１４ｃ（Ｂ）としては、冷陰極管、熱陰極管、発光ダイオード、無機ＥＬ又は有機ＥＬなどが用いられる。ランプリフレクタ２８１３は、光源２８１４の発光を効率よく拡散板２８１１及び遮光板２８１２に導く機能を有する。遮光板２８１２は、光源２８１４の配置に合わせて光が強いところほど遮光を多くすることで、明度のムラを低減する機能を有する。拡散板２８１１は、さらに明度のムラを低減する機能を有する。
なお、バックライトユニット２８１０には、ＲＧＢ各色の光源２８１４ａ（Ｒ）、光源２８１４ｂ（Ｇ）及び光源２８１４ｃ（Ｂ）の輝度を調整するための制御回路が接続されている。この制御回路によって、ＲＧＢ各色の光源２８１４ａ（Ｒ）、光源２８１４ｂ（Ｇ）及び光源２８１４ｃ（Ｂ）の輝度を調整することができる。
図４２は、偏光板（偏光フィルムともいう）の構成の一例を示す図である。
偏光フィルム２９００は、保護フィルム２９０１、基板フィルム２９０２、ＰＶＡ偏光フィルム２９０３、基板フィルム２９０４、粘着剤層２９０５及び離型フィルム２９０６を有する。
ＰＶＡ偏光フィルム２９０３は、光をある振動方向のみの光（直線偏光）にする機能を有する。具体的には、ＰＶＡ偏光フィルム２９０３は、電子の密度が縦と横で大きく異なる分子（偏光子）を含んでいる。この電子の密度が縦と横で大きく異なる分子の方向が揃ったＰＶＡ偏光フィルム２９０３により、直線偏光とすることが可能となる。
一例として、ＰＶＡ偏光フィルム２９０３は、ポリビニルアルコール（Ｐｏｌｙ Ｖｉｎｙｌ Ａｌｃｏｈｏｌ）の高分子フィルムにヨウ素化合物をドープし、ＰＶＡフィルムをある方向に引っ張ることで、一定方向にヨウ素分子の並んだフィルムを得ることができる。そして、ヨウ素分子の長軸と平行な光は、ヨウ素分子に吸収される。なお、高耐久用途及び高耐熱用途として、ヨウ素の代わりに２色性の染料が用いてもよい。なお、染料は、車載用ＬＣＤ又はプロジェクタ用ＬＣＤなどの耐久性、耐熱性が求められる液晶表示装置に適している。
また、ＰＶＡ偏光フィルム２９０３は、両側を基材となるフィルム（基板フィルム２９０２及び基板フィルム２９０４）で挟むことで、信頼性を増すことができる。また、ＰＶＡ偏光フィルム２９０３は、高透明性、高耐久性を有するトリアセチルロース（ＴＡＣ）フィルムによって挟まれていてもよい。このような基板フィルム及びＴＡＣフィルムは、ＰＶＡ偏光フィルム２９０３が有する偏光子の保護層として機能する。
基板フィルム（基板フィルム２９０４）には、液晶パネルのガラス基板に貼るための粘着剤層２９０５が貼られている。なお、粘着剤層２９０５は、粘着剤を片側の基板フィルム（基板フィルム２９０４）に塗布することで形成される。粘着剤層２９０５には、離型フィルム２９０６（セパレートフィルム）が備えられている。
他方の基板フィルム（基板フィルム２９０２）には、保護フィルム２９０１が備えられている。
なお、偏光フィルム２９００表面に、ハードコート散乱層（アンチグレア層）が備えられていてもよい。ハードコート散乱層は、ＡＧ処理によって表面に微細な凹凸が形成されており、外光を散乱させる防眩機能を有するため、液晶パネルへの外光の映り込みを防ぐことができる。よって、表面反射を防ぐことができる。
また、偏光フィルム２９００表面に、複数の屈折率の異なる光学薄膜層を多層化（アンチリフレクション処理、若しくはＡＲ処理ともいう）してもよい。多層化された複数の屈折率のことなる光学薄膜層は、光の干渉効果によって表面の反射率を低減することができる。
図４３は、液晶表示装置のシステムブロックの一例を示す図である。
図４３（Ａ）に示すように画素部３００５には、信号線３０１２が信号線駆動回路３００３から延伸して配置されている。また、走査線３０１０が走査線駆動回路３００４から延伸して配置されている。そして、信号線３０１２と走査線３０１０との交差領域に、複数の画素がマトリクス状に配置されている。なお、複数の画素の各々はスイッチング素子を有し、画素部３００５の詳細については上述の実施形態で述べたため、ここでは省略する。
図４３（Ａ）において、駆動回路部３００８は、制御回路３００２、信号線駆動回路３００３及び走査線駆動回路３００４を有する。制御回路３００２には映像信号３００１が入力されている。制御回路３００２は、この制御信号３００１に応じて信号線駆動回路３００３及び走査線駆動回路３００４を制御する。そのため、制御回路３００２は信号線駆動回路３００３及び走査線駆動回路３００４にそれぞれの制御信号を入力する。そして、この制御信号に応じて、信号線駆動回路３００３はビデオ信号を信号線３０１２に入力し、走査線駆動回路３００４は走査信号を走査線３０１０に入力する。そして、画素が有するスイッチング素子が走査信号に応じて選択され、画素の画素電極にビデオ信号が入力される。
なお、制御回路３００２は、制御信号３００１に応じて電源３００７も制御している。なお、電源３００７は照明手段３００６へ電力を供給する手段を有している。照明手段３００６としては、エッジライト式のバックライトユニット又は直下型のバックライトユニットを用いることができる。また、照明手段３００６にフロントライトを用いてもよい。フロントライトとは、画素部の前面側に取りつけ、全体を照らす発光体及び導光体で構成された板状のライトユニットである。このような照明手段により、低消費電力で、均等に画素部を照らすことができる。
走査線駆動回路３００４は、例えば図４３（Ｂ）に示すようにシフトレジスタ３０４１、レベルシフタ３０４２、バッファ３０４３として機能する回路を有する。なお、シフトレジスタ３０４１にはゲートスタートパルス（ＧＳＰ）、ゲートクロック信号（ＧＣＫ）等の信号が制御回路２９０２より入力される。
図４３（Ｃ）に示すように信号線駆動回路３００３は、シフトレジスタ３０３１、第１のラッチ３０３２、第２のラッチ３０３３、レベルシフタ３０３４、バッファ３０３５として機能する回路を有する。バッファ３０３５として機能する回路とは、弱い信号を増幅させる機能を有する回路であり、オペアンプ等を有する。レベルシフタ３０３４には、スタートパルス（ＳＳＰ）、ソースクロック信号（ＳＣＫ）等の信号が、第１のラッチ３０３２にはビデオ信号等のデータ（ＤＡＴＡ）が入力される。第２のラッチ３０３３にはラッチ（ＬＡＴ）信号を一時保持することができ、一斉に画素部３００５へ入力させる。これを線順次駆動と呼ぶ。そのため、線順次駆動ではなく、点順次駆動を行う画素であれば、第２のラッチは不要とすることができる。
なお、本実施の形態において、液晶パネルは、公知のものを用いることができる。例えば、液晶パネルとして、２つの基板の間に液晶層が封止された構成を用いることができる。一方の基板上には、トランジスタ、容量素子、画素電極又は配向膜などが形成されている。なお、前記基板の上面と反対側には、偏光板、位相差板又はプリズムシートが配置されていてもよい。他方の基板上には、カラーフィルタ、ブラックマトリクス、対向電極又は配向膜などが形成されている。なお、他方の基板の上面と反対側には、偏光板又は位相差板が配置されていてもよい。なお、カラーフィルタ及びブラックマトリクスは、一方の基板の上面に形成されてもよい。なお、一方の基板の上面側又はその反対側にスリット（格子）を配置することで、３次元表示を行うことができる。
なお、偏光板、位相差板及びプリズムシートを、それぞれ２つの基板の間に配置することが可能である。あるいは、２つの基板のうちのいずれかと一体とすることが可能である。
なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態および実施例の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態および実施例の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
なお、本実施の形態は、他の実施の形態および実施例で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態および実施例で述べた内容は、本実施の形態への適用、組み合わせ、又は置き換えを自由に行うことができる。
（実施の形態９）
本実施形態においては、表示装置の駆動方法について説明する。特に、液晶表示装置の駆動方法について説明する。
本実施形態において説明する液晶表示装置に用いることのできる液晶パネルは、液晶材料を２枚の基板によって挟んだ構造であるとする。２枚の基板は、それぞれ、液晶材料に印加する電界を制御するための電極を備えている。液晶材料は、外部から印加される電界によって、光学的および電気的な性質が変化する材料である。したがって、液晶パネルは、基板が有する電極を用いて液晶材料に印加する電圧を制御することによって、所望の光学的および電気的な性質を得ることができるデバイスである。そして、多数の電極を平面的に並置することでそれぞれを画素とし、画素に印加する電圧を個別に制御することにより、精細な画像を表示できる液晶パネルとすることができる。
ここで、電界の変化に対する液晶材料の応答時間は、２枚の基板の間隔（セルギャップ）および液晶材料の種類等に依存するが、一般的に数ミリ秒から数十ミリ秒である。さらに、電界の変化量が小さい場合は、液晶材料の応答時間はさらに長くなる。この性質は、液晶パネルによって動きのある画像を表示する場合に、残像、尾引き、コントラストの低下といった画像表示上の障害を引き起こし、特に中間調から別の中間調へ変化する場合（電界の変化が小さい）場合に、前述の障害の程度が著しくなる。
一方、アクティブマトリクスを用いた液晶パネルに特有の問題として、定電荷駆動による書き込み電圧の変化がある。以下に、本実施形態における定電荷駆動について説明する。
アクティブマトリクスにおける画素回路は、書き込みを制御するスイッチと、電荷を保持する容量素子を含む。アクティブマトリクスにおける画素回路の駆動方法は、スイッチをオン状態として所定の電圧を画素回路に書き込んだ後、直ちにスイッチをオフ状態として画素回路内の電荷を保持する（ホールド状態）というものである。ホールド状態時、画素回路の内部と外部には電荷のやり取りが行なわれない（定電荷）。通常、スイッチがオン状態となっている期間に比べて、オフ状態となっている期間は数百（走査線本数）倍程度長い。そのため、画素回路のスイッチは、ほとんどオフ状態となっていると考えてよい。以上より、本実施形態における定電荷駆動とは、液晶パネルの駆動時、画素回路はほとんどの期間においてホールド状態である駆動方法であるとする。
次に、液晶材料の電気的特性について説明する。液晶材料は、外部から印加される電界が変化すると、光学的性質が変化するのと同時に、誘電率も変化する。すなわち、液晶パネルの各画素を２枚の電極に挟まれた容量素子（液晶素子）として考えたとき、当該容量素子は、印加される電圧によって静電容量が変化する容量素子である。この現象を、ダイナミックキャパシタンスと呼ぶこととする。
このように、印加される電圧によって静電容量が変化する容量素子を、上述した定電荷駆動によって駆動する場合、次のような問題が生じる。すなわち、電荷の移動が行なわれないホールド状態において、液晶素子の静電容量が変化すると、印加される電圧も変化してしまうという問題である。これは、（電荷量）＝（静電容量）×（印加電圧）という関係式において、電荷量が一定であるということから理解できる。
以上の理由により、アクティブマトリクスを用いた液晶パネルでは、定電荷駆動であることによって、ホールド状態時における電圧が、書き込み時における電圧から変化してしまう。その結果、液晶素子の透過率は、ホールド状態を取らない駆動法における変化とは異なったものとなる。この様子を示したのが、図４４である。図４４（Ａ）は、横軸に時間、縦軸に電圧の絶対値をとり、画素回路に書き込む電圧の制御例を表したものである。図４４（Ｂ）は、横軸に時間、縦軸に電圧をとった場合の、画素回路に書き込む電圧の制御例を表したものである。図４４（Ｃ）は、横軸に時間、縦軸に液晶素子の透過率をとり、図４４（Ａ）または図４４（Ｂ）によって表した電圧を画素回路に書き込んだ場合の、液晶素子の透過率の時間変化を表したものである。図４４（Ａ）乃至（Ｃ）において、期間Ｆは電圧の書き換え周期を表し、電圧を書き換える時刻をｔ１、ｔ２、ｔ３、ｔ４、・・・として説明する。
ここで、液晶表示装置に入力される画像データに対応する書き込み電圧は、時刻０における書き換えでは｜Ｖ１｜、時刻ｔ１、ｔ２、ｔ３、ｔ４、・・・における書き換えでは｜Ｖ２｜であるとする。（図４４（Ａ）参照）
なお、液晶表示装置に入力される画像データに対応する書き込み電圧は、その極性を周期的に入れ替えてもよい。（反転駆動：図４４（Ｂ）参照）この方法によって、液晶に直流電圧をできるだけ印加しないようにすることができるので、液晶素子の劣化による焼きつき等を防ぐことができる。なお、極性を入れ替える周期（反転周期）は、電圧の書き換え周期と同じでもよい。この場合は、反転周期が短いので、反転駆動によるフリッカの発生を低減することができる。さらに、反転周期は、電圧の書き換え周期の整数倍の周期であってもよい。この場合は、反転周期が長く、極性を変えて電圧を書き込む頻度を減少させることができるため、消費電力を低減することができる。
そして、図４４（Ａ）または図４４（Ｂ）に示したような電圧を液晶素子に印加したときの液晶素子の透過率の時間変化を、図４４（Ｃ）に示す。ここで、液晶素子に電圧｜Ｖ１｜が印加され、十分時間が経過した後の液晶素子の透過率をＴＲ１とする。同様に、液晶素子に電圧｜Ｖ２｜が印加され、十分時間が経過した後の液晶素子の透過率をＴＲ２とする。時刻ｔ１において、液晶素子に印加される電圧が｜Ｖ１｜から｜Ｖ２｜に変化すると、液晶素子の透過率は、破線３０４０１に示したように、すぐにＴＲ２とはならず、ゆっくりと変化する。たとえば、電圧の書き換え周期が、６０Ｈｚの画像信号のフレーム周期（１６．７ミリ秒）と同じであるとき、透過率がＴＲ２に変化するまでは、数フレーム程度の時間が必要となる。
ただし、破線３０４０１に示したような、滑らかな透過率の時間変化は、液晶素子に正確に電圧｜Ｖ２｜が印加されたときのものである。実際の液晶パネル、たとえば、アクティブマトリクスを用いた液晶パネルでは、定電荷駆動であることによって、ホールド状態時における電圧が、書き込み時における電圧から変化してしまうため、液晶素子の透過率は破線３０４０１に示したような時間変化とはならず、かわりに、実線３０４０２に示したような、段階的な時間変化となる。これは、定電荷駆動であることによって電圧が変化してしまうため、１回の書き込みでは目的の電圧に到達することができないためである。その結果、液晶素子の透過率の応答時間は、本来の応答時間（破線３０４０１）よりも、見かけ上、さらに長くなってしまい、残像、尾引き、コントラストの低下といった画像表示上の障害を顕著に引き起こしてしまうということになる。
オーバードライブ駆動を用いることによって、液晶素子の本来の応答時間の長さと、ダイナミックキャパシタンスおよび定電荷駆動による書き込み不足に起因する見かけ上の応答時間がさらに長くなる現象を、同時に解決することができる。この様子を示したのが、図４５である。図４５（Ａ）は、横軸に時間、縦軸に電圧の絶対値をとり、画素回路に書き込む電圧の制御例を表したものである。図４５（Ｂ）は、横軸に時間、縦軸に電圧をとった場合の、画素回路に書き込む電圧の制御例を表したものである。図４５（Ｃ）は、横軸に時間、縦軸に液晶素子の透過率をとり、図４５（Ａ）または図４５（Ｂ）によって表した電圧を画素回路に書き込んだ場合の、液晶素子の透過率の時間変化を表したものである。図４５（Ａ）乃至（Ｃ）において、期間Ｆは電圧の書き換え周期を表し、電圧を書き換える時刻をｔ１、ｔ２、ｔ３、ｔ４、・・・として説明する。
ここで、液晶表示装置に入力される画像データに対応する書き込み電圧は、時刻０における書き換えでは｜Ｖ１｜、時刻ｔ１における書き換えでは｜Ｖ３｜、時刻ｔ２、ｔ３、ｔ４、・・・における書き換えでは｜Ｖ２｜であるとする。（図４５（Ａ）参照）
なお、液晶表示装置に入力される画像データに対応する書き込み電圧は、その極性を周期的に入れ替えてもよい。（反転駆動：図４５（Ｂ）参照）この方法によって、液晶に直流電圧をできるだけ印加しないようにすることができるので、液晶素子の劣化による焼きつき等を防ぐことができる。なお、極性を入れ替える周期（反転周期）は、電圧の書き換え周期と同じでもよい。この場合は、反転周期が短いので、反転駆動によるフリッカの発生を低減することができる。さらに、反転周期は、電圧の書き換え周期の整数倍の周期であってもよい。この場合は、反転周期が長く、極性を変えて電圧を書き込む頻度を減少させることができるため、消費電力を低減することができる。
そして、図４５（Ａ）または図４５（Ｂ）に示したような電圧を液晶素子に印加したときの液晶素子の透過率の時間変化を、図４５（Ｃ）に示す。ここで、液晶素子に電圧｜Ｖ１｜が印加され、十分時間が経過した後の液晶素子の透過率をＴＲ１とする。同様に、液晶素子に電圧｜Ｖ２｜が印加され、十分時間が経過した後の液晶素子の透過率をＴＲ２とする。同様に、液晶素子に電圧｜Ｖ３｜が印加され、十分時間が経過した後の液晶素子の透過率をＴＲ３とする。時刻ｔ１において、液晶素子に印加される電圧が｜Ｖ１｜から｜Ｖ３｜に変化すると、液晶素子の透過率は、破線３０５０１に示したように、数フレームをかけて透過率をＴＲ３まで変化しようとする。しかし、電圧｜Ｖ３｜の印加は時刻ｔ２で終わり、時刻ｔ２より後は、電圧｜Ｖ２｜が印加される。そのため、液晶素子の透過率は破線３０５０１に示したようにはならず、実線３０５０２に示したようになる。ここで、時刻ｔ２の時点において、透過率が概ねＴＲ２となっているように、電圧｜Ｖ３｜の値を設定するのが好ましい。ここで、電圧｜Ｖ３｜を、オーバードライブ電圧とも呼ぶこととする。
つまり、オーバードライブ電圧である｜Ｖ３｜を変化させれば、液晶素子の応答時間をある程度制御することができる。なぜならば、液晶の応答時間は、電界の強さによって変化するからである。具体的には、電界が強いほど、液晶素子の応答時間は短くなり、電界が弱いほど、液晶素子の応答時間は長くなる。
なお、オーバードライブ電圧である｜Ｖ３｜は、電圧の変化量、すなわち、目的とする透過率ＴＲ１およびＴＲ２を与える電圧｜Ｖ１｜および｜Ｖ２｜、にしたがって変化させるのが好ましい。なぜならば、液晶素子の応答時間が電圧の変化量によって変わってしまっても、オーバードライブ電圧である｜Ｖ３｜をそれに合わせて変化させれば、常に最適な応答時間を得ることができるからである。
なお、オーバードライブ電圧である｜Ｖ３｜は、ＴＮ、ＶＡ、ＩＰＳ、ＯＣＢ等の液晶のモードによって変化させるのが好ましい。なぜならば、液晶の応答速度が液晶のモードによって異なってしまっても、オーバードライブ電圧である｜Ｖ３｜をそれに合わせて変化させれば、常に最適な応答時間を得ることができるからである。
なお、電圧書き換え周期Ｆは、入力信号のフレーム周期と同じでもよい。この場合は、液晶表示装置の周辺駆動回路を簡単にできるため、製造コストの低い液晶表示装置を得ることができる。
なお、電圧書き換え周期Ｆは、入力信号のフレーム周期よりも短くてもよい。たとえば、電圧書き換え周期Ｆは入力信号のフレーム周期の１／２倍でもよいし、１／３倍でもよいし、それ以下でもよい。この方法は、黒挿入駆動、バックライト点滅、バックライトスキャン、動き補償による中間画像挿入駆動等、液晶表示装置のホールド駆動に起因する動画品質の低下の対策法と合わせて用いるのが効果的である。すなわち、液晶表示装置のホールド駆動に起因する動画品質の低下の対策法は、要求される液晶素子の応答時間が短いため、本実施形態で説明したオーバードライブ駆動法を用いることで、比較的容易に液晶素子の応答時間を短くすることができる。液晶素子の応答時間は、セルギャップ、液晶材料および液晶モード等によって本質的に短くすることは可能ではあるが、技術的に困難である。そのため、オーバードライブのような、駆動方法から液晶素子の応答時間を短くする方法を用いることは、非常に重要である。
なお、電圧書き換え周期Ｆは、入力信号のフレーム周期よりも長くてもよい。たとえば、電圧書き換え周期Ｆは入力信号のフレーム周期の２倍でもよいし、３倍でもよいし、それ以上でもよい。この方法は、長期間電圧の書き換えが行なわれないか否かを判断する手段（回路）と合わせて用いるのが効果的である。すなわち、長期間電圧の書き換えが行なわれない場合は、電圧の書き換え動作自体を行わないことによって、回路の動作をその期間中は停止させることができるので、消費電力の低い液晶表示装置を得ることができる。
次に、オーバードライブ電圧｜Ｖ３｜を、目的とする透過率ＴＲ１およびＴＲ２を与える電圧｜Ｖ１｜および｜Ｖ２｜、にしたがって変化させるための具体的な方法について説明する。
オーバードライブ回路は、目的とする透過率ＴＲ１およびＴＲ２を与える電圧｜Ｖ１｜および｜Ｖ２｜にしたがって、オーバードライブ電圧｜Ｖ３｜を適切に制御するための回路であるため、オーバードライブ回路に入力される信号は、透過率ＴＲ１を与える電圧｜Ｖ１｜に関係する信号と、透過率ＴＲ２を与える電圧｜Ｖ２｜に関係する信号であり、オーバードライブ回路から出力される信号は、オーバードライブ電圧｜Ｖ３｜に関係する信号となる。ここで、これらの信号としては、液晶素子に印加する電圧（｜Ｖ１｜、｜Ｖ２｜、｜Ｖ３｜）のようなアナログの電圧値であってもよいし、液晶素子に印加する電圧を与えるためのデジタル信号であってもよい。ここでは、オーバードライブ回路に関係する信号はデジタル信号であるとして説明する。
まず、図４６の（Ａ）を参照して、オーバードライブ回路の全体的な構成について説明する。ここでは、オーバードライブ電圧を制御するための信号として、入力画像信号３１０１ａおよび３１０１ｂを用いる。これらの信号を処理した結果、オーバードライブ電圧を与える信号として、出力画像信号３１０４が出力されるとする。
ここで、目的とする透過率ＴＲ１およびＴＲ２を与える電圧｜Ｖ１｜および｜Ｖ２｜は、互いに隣り合ったフレームにおける画像信号であるため、入力画像信号３１０１ａおよび３１０１ｂも、同様に互いに隣り合ったフレームにおける画像信号であることが好ましい。このような信号を得るためには、入力画像信号３１０１ａを、図４６の（Ａ）における遅延回路３１０２に入力し、その結果出力される信号を、入力画像信号３１０１ｂとすることができる。遅延回路３１０２としては、たとえば、メモリが挙げられる。すなわち、入力画像信号３１０１ａを１フレーム分遅延させるために、メモリに当該入力画像信号３１０１ａを記憶させておき、同時に、１つ前のフレームにおいて記憶させておいた信号を、入力画像信号３１０１ｂとしてメモリから取り出し、入力画像信号３１０１ａと、入力画像信号３１０１ｂを、同時に補正回路３１０３に入力することで、互いに隣り合ったフレームにおける画像信号を扱えるようにすることができる。そして、互いに隣り合ったフレームにおける画像信号を、補正回路３１０３に入力することで、出力画像信号３１０４を得ることができる。なお、遅延回路３１０２としてメモリを用いたときは、１フレーム分遅延させるために、１フレーム分の画像信号を記憶できる容量を持ったメモリ（すなわち、フレームメモリ）とすることができる。こうすることで、メモリ容量の過不足なく、遅延回路としての機能を有することができる。
次に、メモリの容量を削減することを主な目的として構成された遅延回路３１０２について説明する。遅延回路３１０２としてこのような回路を用いることで、メモリの容量を削減することができるため、製造コストを低減することができる。
このような特徴を持つ遅延回路３１０２として、具体的には、図４６の（Ｂ）に示すようなものを用いることができる。図４６の（Ｂ）に示す遅延回路３１０２は、エンコーダ３１０５と、メモリ３１０６と、デコーダ３１０７を有する。
図４６の（Ｂ）に示す遅延回路３１０２の動作としては、次のようなものとなる。まず、入力画像信号３１０１ａをメモリ３１０６に記憶させる前に、エンコーダ３１０５によって、圧縮処理を行なう。これによって、メモリ３１０６に記憶させるべきデータのサイズを減らすことができる。その結果、メモリの容量を削減することができるため、製造コストを低減することができる。そして、圧縮処理を施された画像信号は、デコーダ３１０７に送られ、ここで伸張処理を行なう。これによって、エンコーダ３１０５によって圧縮処理された前の信号を復元することができる。ここで、エンコーダ３１０５およびデコーダ３１０７によって行なわれる圧縮伸張処理は、可逆的な処理であってもよい。こうすることで、圧縮伸張処理を行なった後でも画像信号の劣化がないため、最終的に装置に表示される画像の品質を落とすことなく、メモリの容量を削減することができる。さらに、エンコーダ３１０５およびデコーダ３１０７によって行なわれる圧縮伸張処理は、非可逆的な処理であってもよい。こうすることで、圧縮後の画像信号のデータのサイズを非常に小さくすることができるため、メモリの容量を大幅に削減することができる。
なお、メモリの容量を削減するための方法としては、上に挙げたもの以外にも、様々な方法を用いることができる。エンコーダによって画像圧縮するのではなく、画像信号が有する色情報を削減する（たとえば、２６万色から６万５千色に減色する）、またはデータ数を削減する（解像度を小さくする）、などの方法を用いることができる。
次に、補正回路３１０３の具体例について、図４６の（Ｃ）乃至（Ｅ）を参照して説明する。補正回路３１０３は、２つの入力画像信号から、ある値の出力画像信号を出力するための回路である。ここで、２つの入力画像信号と出力画像信号の関係が非線形であり、簡単な演算で求めることが難しい場合には、補正回路３１０３として、ルックアップテーブル（ＬＵＴ）を用いてもよい。ＬＵＴには、２つの入力画像信号と出力画像信号の関係が、測定によってあらかじめ求められているため、２つの入力画像信号に対応する出力画像信号を、ＬＵＴを参照するだけで求めることができる。（図４６の（Ｃ）参照）補正回路３１０３としてＬＵＴ３１０８を用いることで、複雑な回路設計等を行なうことなく、補正回路３１０３を実現することができる。
ここで、ＬＵＴはメモリの１つであるため、メモリ容量をできるだけ削減することが、製造コストを低減する上で、好ましい。それを実現するための補正回路３１０３の例として、図４６の（Ｄ）に示す回路が考えられる。図４６の（Ｄ）に示す補正回路３１０３は、ＬＵＴ３１０９と、加算器３１１０を有する。ＬＵＴ３１０９には、入力画像信号３１０１ａと、出力するべき出力画像信号３１０４の差分データが格納されている。つまり、入力画像信号３１０１ａおよび入力画像信号３１０１ｂから、対応する差分データをＬＵＴ３１０９から取り出し、取り出した差分データと入力画像信号３１０１ａを、加算器３１１０によって加算することで、出力画像信号３１０４を得ることができる。なお、ＬＵＴ３１０９に格納するデータを差分データとすることで、ＬＵＴのメモリ容量の削減が実現できる。なぜならば、そのままの出力画像信号３１０４よりも、差分データの方がデータサイズが小さいため、ＬＵＴ３１０９に必要なメモリ容量を小さくできるからである。
さらに、出力画像信号が、２つの入力画像信号の四則演算等の簡単な演算によって求められるならば、加算器、減算器、乗算器等の簡単な回路の組み合わせによって実現できる。その結果、ＬＵＴを用いる必要が無くなり、製造コストを大幅に低減することができる。このような回路としては、図４６の（Ｅ）に示す回路を挙げることができる。図４６の（Ｅ）に示す補正回路３１０３は、減算器３１１１と、乗算器３１１２と、加算器３１１３、を有する。まず、入力画像信号３１０１ａと、入力画像信号３１０１ｂの差分を、減算器３１１１によって求める。その後、乗算器３１１２によって、適切な係数を差分値に乗ずる。そして、入力画像信号３１０１ａに、適切な係数を乗じた差分値を、加算器３１１３によって加算することで、出力画像信号３１０４を得ることができる。このような回路を用いることによって、ＬＵＴを用いる必要が無くなり、製造コストを大幅に低減することができる。
なお、ある条件の下で、図４６の（Ｅ）に示す補正回路３１０３を用いることによって、不適切な出力画像信号３１０４を出力することを防止することができる。その条件とは、オーバードライブ電圧を与える出力画像信号３１０４と、入力画像信号３１０１ａおよび入力画像信号３１０１ｂの差分値に、線形性があることである。そして、この線形性の傾きを、乗算器３１１２によって乗ずる係数とする。すなわち、このような性質を持つ液晶素子に、図４６の（Ｅ）に示す補正回路３１０３を用いることが好ましい。このような性質を持つ液晶素子としては、応答速度の階調依存性の小さい、ＩＰＳモードの液晶素子が挙げられる。このように、たとえば、ＩＰＳモードの液晶素子に図４６の（Ｅ）に示す補正回路３１０３を用いることによって、製造コストを大幅に低減でき、かつ、不適切な出力画像信号３１０４を出力することを防止することができるオーバードライブ回路を得ることができる。
なお、図４６の（Ａ）乃至（Ｅ）に示した回路と同等の働きを、ソフトウェア処理によって実現してもよい。遅延回路に用いるメモリについては、液晶表示装置が有する他のメモリ、液晶表示装置に表示する画像を送り出す側の装置（たとえば、パーソナルコンピュータやそれに準じた装置が有するビデオカード等）が有するメモリ等を流用することができる。こうすることで、製造コストを低減できるだけでなく、オーバードライブの強さや利用する状況などを、ユーザが好みに応じて選択できるようにすることができる。
次に、コモン線の電位を操作する駆動について、図４７を参照して説明する。図４７の（Ａ）は、液晶素子のような容量的な性質を持つ表示素子を用いた表示装置において、走査線一本に対し、コモン線が一本配置されているときの、複数の画素回路を表した図である。図４７の（Ａ）に示す画素回路は、トランジスタ３２０１、補助容量３２０２、表示素子３２０３、映像信号線３２０４、走査線３２０５、コモン線３２０６、を備えている。
トランジスタ３２０１のゲート電極は、走査線３２０５に電気的に接続され、トランジスタ３２０１のソース電極及びドレイン電極の一方は、映像信号線３２０４に電気的に接続され、トランジスタ３２０１のソース電極及びドレイン電極の他方は、補助容量３２０２の一方の電極、及び表示素子３２０３の一方の電極に電気的に接続されている。
また、補助容量３２０２の他方の電極は、コモン線３２０６に電気的に接続されている。
まず、走査線３２０５によって選択された画素は、トランジスタ３２０１がオンとなるため、それぞれ、映像信号線３２０４を介して、表示素子３２０３及び補助容量３２０２に映像信号に対応した電圧がかかる。このとき、その映像信号が、コモン線３２０６に接続された全ての画素に対して最低階調を表示させるものだった場合、あるいは、コモン線３２０６に接続された全ての画素に対して最高階調を表示させるものだった場合は、画素にそれぞれ映像信号線３２０４を介して映像信号を書き込む必要はない。映像信号線３２０４を介して映像信号を書き込む代わりに、コモン線３２０６の電位を動かすことで、表示素子３２０３にかかる電圧を変えることができる。
次に、図４７の（Ｂ）は、液晶素子のような容量的な性質を持つ表示素子を用いた表示装置において、走査線一本に対し、コモン線が２本配置されているときの、複数の画素回路を表した図である。図４７の（Ｂ）に示す画素回路は、トランジスタ３２１１、補助容量３２１２、表示素子３２１３、映像信号線３２１４、走査線３２１５、第１のコモン線３２１６、第２のコモン線３２１７、を備えている。
トランジスタ３２１１のゲート電極は、走査線３２１５に電気的に接続され、トランジスタ３２１１のソース電極及びドレイン電極の一方は、映像信号線３２１４に電気的に接続され、トランジスタ３２１１のソース電極及びドレイン電極の他方は、補助容量３２１２の一方の電極、及び表示素子３２１３の一方の電極に電気的に接続されている。
また、補助容量３２１２の他方の電極は、第１のコモン線３２１６に電気的に接続されている。
また、当該画素と隣接する画素においては、補助容量３２１２の他方の電極は、第２のコモン線３２１７に電気的に接続されている。
図４７の（Ｂ）に示す画素回路は、コモン線一本に対し電気的に接続されている画素が少ないため、映像信号線３２１４を介して映像信号を書き込む代わりに、第１のコモン線３２１６又は第２のコモン線３２１７の電位を動かすことで、表示素子３２１３にかかる電圧を変えることができる頻度が、顕著に大きくなる。また、ソース反転駆動又はドット反転駆動が可能になる。ソース反転駆動又はドット反転駆動により、素子の信頼性を向上させつつ、フリッカを抑えることができる。
次に、走査型バックライトについて、図６６を参照して説明する。図６６の（Ａ）は、冷陰極管を並置した走査型バックライトを示す図である。図６６の（Ａ）に示す走査型バックライトは、拡散板６６０１と、Ｎ個の冷陰極管６６０２―１から６６０２―Ｎと、を備える。Ｎ個の冷陰極管６６０２―１から６６０２―Ｎを、拡散板６６０１の後ろに並置することで、Ｎ個の冷陰極管６６０２―１から６６０２―Ｎは、その輝度を変化させて走査することができる。
走査するときの各冷陰極管の輝度の変化を、図６６の（Ｃ）を用いて説明する。まず、冷陰極管６６０２―１の輝度を、一定時間変化させる。そして、その後に、冷陰極管６６０２―１の隣に配置された冷陰極管６６０２―２の輝度を、同じ時間だけ変化させる。このように、冷陰極管６６０２―１から６６０２―Ｎまで、輝度を順に変化させる。なお、図６６の（Ｃ）においては、一定時間変化させる輝度は、元の輝度より小さいものとしたが、元の輝度より大きくてもよい。また、冷陰極管６６０２―１から６６０２―Ｎまで走査するとしたが、逆方向に冷陰極管６６０２―Ｎから６６０２―１まで走査してもよい。
図６６のように駆動することで、バックライトの平均輝度を小さくすることができる。したがって、液晶表示装置の消費電力の大部分を占める、バックライトの消費電力を低減することができる。
なお、走査型バックライトの光源として、ＬＥＤを用いてもよい。その場合の走査型バックライトは、図６６の（Ｂ）のようになる。図６６の（Ｂ）に示す走査型バックライトは、拡散板６６１１と、ＬＥＤを並置した光源６６１２―１から６６１２―Ｎと、を備える。走査型バックライトの光源として、ＬＥＤを用いた場合、バックライトを薄く、軽くできる利点がある。また、色再現範囲を広げることができるという利点がある。さらに、ＬＥＤを並置した光源６６１２―１から６６１２―Ｎのそれぞれに並置したＬＥＤも、同様に走査することができるので、点走査型のバックライトとすることもできる。点走査型とすれば、動画像の画質をさらに向上させることができる。
なお、バックライトの光源としてＬＥＤを用いた場合も、図６６の（Ｃ）に示すように輝度を変化させて駆動することができる。
なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図で述べた内容（一部でもよい）対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
なお、本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせ、又は置き換えを自由に行うことができる。
（実施の形態１０）
本実施の形態においては、表示装置の動作について説明する。
図６７は、表示装置の構成例を示す図である。
表示装置６７００は、画素部６７０１、信号線駆動回路６７０３及び走査線駆動回路６７０４を有する。画素部６７０１には、複数の信号線Ｓ１乃至Ｓｍが信号線駆動回路６７０３から列方向に延伸して配置されている。画素部６７０１には、複数の走査線Ｇ１乃至Ｇｎが走査線駆動回路６７０４から行方向に延伸して配置されている。そして、複数の信号線Ｓ１乃至Ｓｍと複数の走査線Ｇ１乃至Ｇｎとがそれぞれ交差するところで、画素６７０２がマトリクス状に配置されている。
なお、信号線駆動回路６７０３は、信号線Ｓ１乃至Ｓｎそれぞれに信号を出力する機能を有する。この信号をビデオ信号と呼んでもよい。なお、走査線駆動回路６７０４は、走査線Ｇ１乃至Ｇｍそれぞれに信号を出力する機能を有する。この信号を走査信号と呼んでもよい。
なお、画素６７０２は、少なくとも信号線と接続されたスイッチング素子を有している。このスイッチング素子は、走査線の電位（走査信）によってオン、オフが制御される。そして、スイッチング素子がオンしている場合に画素６７０２は選択され、オフしている場合に画素６７０２は選択されない。
画素６７０２が選択されている場合（選択状態）は、信号線から画素６７０２にビデオ信号が入力される。そして、画素６７０２の状態（例えば、輝度、透過率、保持容量の電圧など）は、この入力されたビデオ信号に応じて変化する。
画素６７０２が選択されていない場合（非選択状態）は、ビデオ信号が画素６７０２に入力されない。ただし、画素６７０２は選択時に入力されたビデオ信号に応じた電位を保持しているため、画素６７０２はビデオ信号に応じた（例えば、輝度、透過率、保持容量の電圧など）を維持する。
なお、表示装置の構成は、図６７に限定されない。例えば、画素６７０２の構成に応じて、新たに配線（走査線、信号線、電源線、容量線又はコモン線など）を追加してもよい。別の例として、様々な機能を有する回路を追加してもよい。
図６８は、表示装置の動作を説明するためのタイミングチャートの一例を示す。
図６８のタイミングチャートは、１画面分の画像を表示する期間に相当する１フレーム期間を示す。１フレーム期間は特に限定はしないが、画像を見る人がちらつき（フリッカ）を感じないように少なくとも１／６０秒以下とすることが好ましい。
図６８のタイミングチャートは、１行目の走査線Ｇ１、ｉ行目の走査線Ｇｉ（走査線Ｇ１乃至Ｇｍのうちいずれか一）、ｉ＋１行目の走査線Ｇｉ＋１及びｍ行目の走査線Ｇｍがそれぞれ選択されるタイミングを示している。
なお、走査線が選択されると同時に、当該走査線に接続されている画素６７０２も選択される。例えば、ｉ行目の走査線Ｇｉが選択されていると、ｉ行目の走査線Ｇｉに接続されている画素６７０２も選択される。
走査線Ｇ１乃至Ｇｍの走査線それぞれは、１行目の走査線Ｇ１からｍ行目の走査線Ｇｍまで順に選択される（以下、走査するともいう）。例えば、ｉ行目の走査線Ｇｉが選択されている期間は、ｉ行目の走査線Ｇｉ以外の走査線（Ｇ１乃至Ｇｉ−１、Ｇｉ＋１乃至Ｇｍ）は選択されない。そして、次の期間に、ｉ＋１行目の走査線Ｇｉ＋１が選択される。なお、１つの走査線が選択されている期間を１ゲート選択期間と呼ぶ。また、当該走査線に選択された行における書き込み期間とも言う。
したがって、ある行の走査線が選択されると、当該走査線に接続された複数の画素６７０２に、信号線Ｇ１乃至信号線Ｇｍそれぞれからビデオ信号が入力される。例えば、ｉ行目の走査線Ｇｉが選択されている間、ｉ行目の走査線Ｇｉに接続されている複数の画素６７０２は、各々の信号線Ｓ１乃至Ｓｎから任意のビデオ信号をそれぞれ入力する。こうして、個々の複数の画素６７０２を走査信号及びビデオ信号によって、独立して制御することができる。
次に、１ゲート選択期間を複数のサブゲート選択期間に分割した場合について説明する。
図６９は、１ゲート選択期間を２つのサブゲート選択期間（第１のサブゲート選択期間及び第２のサブゲート選択期間）に分割した場合のタイミングチャートを示す。
なお、１ゲート選択期間を３つ以上のサブゲート選択期間に分割することもできる。
図６９のタイミングチャートは、１画面分の画像を表示する期間に相当する１フレーム期間を示す。１フレーム期間は特に限定はしないが、画像を見る人がちらつき（フリッカ）を感じないように少なくとも１／６０秒以下とすることが好ましい。
なお、１フレームは２つのサブフレーム（第１のサブフレーム及び第２のサブフレーム）に分割されている。
図６９のタイミングチャートは、ｉ行目の走査線Ｇｉ、ｉ＋１行目の走査線Ｇｉ＋１、ｊ行目の走査線Ｇｊ（走査線Ｇｉ＋１乃至Ｇｍのうちいずれか一）、ｊ＋１行目の走査線及びＧｊ＋１行目の走査線Ｇｊ＋１がそれぞれ選択されるタイミングを示している。
なお、走査線が選択されると同時に、当該走査線に接続されている画素６７０２も選択される。例えば、ｉ行目の走査線Ｇｉが選択されていると、ｉ行目の走査線Ｇｉに接続されている画素６７０２も選択される。
なお、走査線Ｇ１乃至Ｇｍの走査線それぞれは、各サブゲート選択期間内で順に走査される。例えば、ある１ゲート選択期間において、第１のサブゲート選択期間ではｉ行目の走査線Ｇｉが選択され、第２のサブゲート選択期間ではｊ行目の走査線Ｇｊが選択される。すると、１ゲート選択期間において、あたかも同時に２行分の走査信号を選択したかのように動作させることが可能となる。このとき、第１のサブゲート選択期間と第２のサブゲート選択期間とで、別々のビデオ信号が信号線Ｓ１乃至Ｓｎに入力される。したがって、ｉ行目に接続されている複数の画素６７０２とｊ行目に接続されている複数の画素６７０２とには、別々のビデオ信号を入力することができる。
次に、入力される画像データのフレームレート（入力フレームレートとも記す）と、表示のフレームレート（表示フレームレートとも記す）を変換する駆動方法について説明する。なお、フレームレートとは、１秒間あたりのフレームの数であり、単位はＨｚである。
本実施の形態では、入力フレームレートは、表示のフレームレートと、必ずしも一致していなくてもよい。入力フレームレートと表示フレームレートが異なる場合は、画像データのフレームレートを変換する回路（フレームレート変換回路）によって、フレームレートを変換することができる。こうすることによって、入力フレームレートと表示フレームレートが異なっている場合でも、様々な表示フレームレートで表示を行なうことができる。
入力フレームレートが表示フレームレートよりも大きい場合、入力される画像データの一部を破棄することで、様々な表示フレームレートに変換して表示を行なうことができる。この場合は、表示フレームレートを小さくできるため、表示するための駆動回路の動作周波数を小さくすることができ、消費電力を低減できる。一方、入力フレームレートが表示フレームレートよりも小さい場合、入力される画像データの全部または一部を複数回表示させる、入力される画像データから別の画像を生成する、入力される画像データとは関係のない画像を生成する、等の手段を用いることで、様々な表示フレームレートに変換して表示を行なうことができる。この場合は、表示フレームレートを大きくすることによって、動画の品質を向上することができる。
本実施の形態においては、入力フレームレートが表示フレームレートよりも小さい場合のフレームレート変換方法について詳細に説明する。なお、入力フレームレートが表示フレームレートよりも大きい場合のフレームレート変換方法については、入力フレームレートが表示フレームレートよりも小さい場合のフレームレート変換方法の逆の手順を実行することによって実現することができる。
本実施の形態においては、入力フレームレートと同じフレームレートで表示される画像のことを基本画像と呼ぶこととする。一方、基本画像とは異なるフレームレートで表示される画像であって、入力フレームレートと表示フレームレートの整合を取るために表示される画像のことを、補間画像と呼ぶこととする。基本画像には、入力される画像データと同じ画像を用いることができる。補間画像には、基本画像と同じ画像を用いることができる。さらに、基本画像とは異なる画像を作成し、作成した画像を補間画像とすることもできる。
補間画像を作成する場合は、入力される画像データの時間的変化（画像の動き）を検出し、これらの中間状態の画像を補間画像とする方法、基本画像の輝度にある係数をかけた画像を補間画像とする方法、入力された画像データから、異なる複数の画像を作成し、当該複数の画像を時間的に連続して提示する（当該複数の画像のうちの１つを基本画像とし、残りを補間画像とする）ことで、入力された画像データに対応する画像が表示されたように観察者に知覚させる方法、等がある。入力された画像データから異なる複数の画像を作成する方法としては、入力された画像データのガンマ値を変換する方法、入力された画像データに含まれる階調値を分割する方法、等がある。
なお、中間状態の画像（中間画像）とは、入力された画像データの時間的変化（画像の動き）を検出し、検出された動きを内挿して求められた画像である。このような方法によって中間画像を求めることを、動き補償と呼ぶこととする。
次に、フレームレート変換方法の具体例について説明する。この方法によれば、任意の有理数（ｎ／ｍ）倍のフレームレート変換を実現することができる。ここで、ｎおよびｍは１以上の整数とする。本実施の形態におけるフレームレート変換方法は、第１のステップと、第２のステップに分けて取り扱うことができる。ここで、第１のステップは、任意の有理数（ｎ／ｍ）倍にフレームレート変換するステップである。ここでは、補間画像として基本画像を用いてもよいし、動き補償によって求めた中間画像を補間画像として用いてもよい。第２のステップは、入力された画像データまたは第１のステップにおいてフレームレート変換された各々の画像から、異なる複数の画像（サブ画像）を作成し、当該複数のサブ画像を時間的に連続して表示する方法を行なうためのステップである。第２のステップによる方法を用いることによって、実際は複数の異なる画像を表示しているのにもかかわらず、見た目上、元の画像が表示されたように人間の目に知覚させることもできる。
なお、本実施の形態におけるフレームレート変換方法は、第１のステップおよび第２のステップを両方用いてもよいし、第１のステップを省略して第２のステップのみ用いてもよいし、第２のステップを省略して第１のステップのみを用いてもよい。
まず、第１のステップとして、任意の有理数（ｎ／ｍ）倍のフレームレート変換について説明する。（図７０参照）図７０は、横軸は時間であり、縦軸は様々なｎおよびｍについて場合分けを行なって示したものである。図７０内の図形は、表示される画像の模式図を表しており、その横位置によって表示されるタイミングを表している。さらに、図形内に表示した点によって、画像の動きを模式的に表しているものとする。ただし、これは説明のための例であり、表示される画像はこれに限定されない。この方法は、様々な画像に対して適用することができる。
期間Ｔｉｎは、入力画像データの周期を表している。入力画像データの周期は、入力フレームレートに対応している。たとえば、入力フレームレートが６０Ｈｚの場合は、入力画像データの周期は１／６０秒である。同様に、入力フレームレートが５０Ｈｚであれば、入力画像データの周期は１／５０秒である。このように、入力画像データの周期（単位：秒）は入力フレームレート（単位：Ｈｚ）の逆数となる。なお、入力フレームレートは様々なものを用いることができる。たとえば、２４Ｈｚ、５０Ｈｚ、６０Ｈｚ、７０Ｈｚ、４８Ｈｚ、１００Ｈｚ、１２０Ｈｚ、１４０Ｈｚ、等を挙げることができる。ここで、２４Ｈｚはフィルム映画等に用いられるフレームレートである。５０Ｈｚは、ＰＡＬ規格の映像信号等に用いられるフレームレートである。６０Ｈｚは、ＮＴＳＣ規格の映像信号等に用いられるフレームレートである。７０Ｈｚは、パーソナルコンピュータのディスプレイ入力信号等に用いられるフレームレートである。４８Ｈｚ、１００Ｈｚ、１２０Ｈｚ、１４０Ｈｚ、は、これらの２倍のフレームレートである。なお、２倍に限らず、様々な倍数のフレームレートであってもよい。このように、本実施の形態に示す方法によれば、様々な規格の入力信号に対してフレームレートの変換を実現することができる。
第１のステップにおける任意の有理数（ｎ／ｍ）倍のフレームレート変換の手順は、以下のとおりである。
手順１として、第１の基本画像に対する第ｋの補間画像（ｋは１以上の整数；初期値は１）の表示タイミングを決定する。第ｋの補間画像の表示タイミングは、第１の基本画像が表示されてから、入力画像データの周期をｋ（ｍ／ｎ）倍した期間が経過した時点であるとする。
手順２として、第ｋの補間画像の表示タイミングの決定に用いた係数ｋ（ｍ／ｎ）が、整数であるかどうかを判別する。整数であった場合は、第ｋの補間画像の表示タイミングにおいて第（ｋ（ｍ／ｎ）＋１）の基本画像を表示し、第１のステップを終了する。整数でなかった場合は、手順３に進む。
手順３として、第ｋの補間画像として用いる画像を決定する。具体的には、第ｋの補間画像の表示タイミングの決定に用いた係数ｋ（ｍ／ｎ）を、ｘ＋ｙ／ｎの形に変換する。ここで、ｘおよびｙは整数であり、ｙはｎよりも小さい数であるとする。そして、第ｋの補間画像を動き補償によって求めた中間画像とする場合は、第ｋの補間画像は、第（ｘ＋１）の基本画像から第（ｘ＋２）の基本画像までの画像の動きを（ｙ／ｎ）倍した動きに相当する画像として求めた中間画像とする。第ｋの補間画像を基本画像と同じ画像とする場合は、第（ｘ＋１）の基本画像を用いることができる。なお、画像の動きを（ｙ／ｎ）倍した動きに相当する画像として中間画像を求める方法については、別の部分で詳細に述べる。
手順４として、対象とする補間画像を次の補間画像に移す。具体的には、ｋの値を１増加させ、手順１に戻る。
次に、第１のステップにおける手順において、ｎおよびｍの値を具体的に示して詳細に説明する。
なお、第１のステップにおける手順を実行する仕組みは、装置に実装されたものであってもよいし、装置の設計段階であらかじめ決められたものであってもよい。第１のステップにおける手順を実行する仕組みが装置に実装されていれば、状況に応じた最適な動作が行われるように、駆動方法を切り替えることが可能となる。なお、ここでいう状況とは、画像データの内容、装置内外の環境（温度、湿度、気圧、光、音、磁界、電界、放射線量、高度、加速度、移動速度、等）、ユーザ設定、ソフトウエアバージョン、等を含む。一方、第１のステップにおける手順を実行する仕組みが装置の設計段階であらかじめ決められたものであれば、それぞれの駆動方法に最適な駆動回路を用いることができ、さらに、仕組みが決められていることによって、量産効果による製造コストの低減が期待できる。
ｎ＝１，ｍ＝１、すなわち変換比（ｎ／ｍ）が１（図７０のｎ＝１，ｍ＝１の箇所）の場合は、第１のステップにおける動作は次のようになる。まず、ｋ＝１のとき、手順１では、第１の基本画像に対する第１の補間画像の表示タイミングを決定する。第１の補間画像の表示タイミングは、第１の基本画像が表示されてから、入力画像データの周期をｋ（ｍ／ｎ）倍すなわち１倍した期間が経過した時点である。
次に、手順２では、第１の補間画像の表示タイミングの決定に用いた係数ｋ（ｍ／ｎ）が、整数であるかどうかを判別する。ここで、係数ｋ（ｍ／ｎ）は１であるので、整数である。したがって、第１の補間画像の表示タイミングにおいては第（ｋ（ｍ／ｎ）＋１）すなわち第２の基本画像を表示し、第１のステップを終了する。
すなわち、変換比が１である場合は、第ｋの画像は基本画像であり、第ｋ＋１の画像は基本画像であり、画像表示周期は、入力画像データの周期の１倍であることを特徴とする。
具体的な表現としては、変換比が１（ｎ／ｍ＝１）である場合は、
第ｉ（ｉは正の整数）の画像データと、
第ｉ＋１の画像データと、が、入力画像データとして一定の周期で順次入力され、
第ｋ（ｋは正の整数）の画像と、
第ｋ＋１の画像と、を、入力画像データの周期と等倍の間隔で順次表示する表示装置の駆動方法であって、
前記第ｋの画像は、前記第ｉの画像データにしたがって表示され、
前記第ｋ＋１の画像は、前記第ｉ＋１の画像データにしたがって表示される
ことを特徴とする。
ここで、変換比が１である場合は、フレームレート変換回路を省略することができるため、製造コストを低減できるという利点を有する。さらに、変換比が１である場合は、変換比が１より小さい場合よりも動画の品質を向上できるという利点を有する。さらに、変換比が１である場合は、変換比が１より大きい場合よりも消費電力および製造コストを低減できるという利点を有する。
ｎ＝２，ｍ＝１、すなわち変換比（ｎ／ｍ）が２（図７０のｎ＝２，ｍ＝１の箇所）の場合は、第１のステップにおける動作は次のようになる。まず、ｋ＝１のとき、手順１では、第１の基本画像に対する第１の補間画像の表示タイミングを決定する。第１の補間画像の表示タイミングは、第１の基本画像が表示されてから、入力画像データの周期をｋ（ｍ／ｎ）倍すなわち１／２倍した期間が経過した時点である。
次に、手順２では、第１の補間画像の表示タイミングの決定に用いた係数ｋ（ｍ／ｎ）が、整数であるかどうかを判別する。ここで、係数ｋ（ｍ／ｎ）は１／２であるので、整数ではない。したがって、手順３に進む。
手順３では、第１の補間画像として用いる画像を決定する。そのために、係数１／２をｘ＋ｙ／ｎの形に変換する。係数１／２の場合は、ｘ＝０，ｙ＝１である。そして、第１の補間画像を動き補償によって求めた中間画像とする場合は、第１の補間画像は、第（ｘ＋１）すなわち第１の基本画像から第（ｘ＋２）すなわち第２の基本画像までの画像の動きをｙ／ｎ倍すなわち１／２倍した動きに相当する画像として求めた中間画像とする。第１の補間画像を基本画像と同じ画像とする場合は、第（ｘ＋１）すなわち第１の基本画像を用いることができる。
ここまでの手順により、第１の補間画像の表示タイミングと、第１の補間画像として表示する画像を決定することができた。次に、手順４では、対象とする補間画像を、第１の補間画像から第２の補間画像へ移す。すなわち、ｋを１から２に変更し、手順１に戻る。
ｋ＝２のとき、手順１では、第１の基本画像に対する第２の補間画像の表示タイミングを決定する。第２の補間画像の表示タイミングは、第１の基本画像が表示されてから、入力画像データの周期をｋ（ｍ／ｎ）倍すなわち１倍した期間が経過した時点である。
次に、手順２では、第２の補間画像の表示タイミングの決定に用いた係数ｋ（ｍ／ｎ）が、整数であるかどうかを判別する。ここで、係数ｋ（ｍ／ｎ）は１であるので、整数である。したがって、第２の補間画像の表示タイミングにおいては第（ｋ（ｍ／ｎ）＋１）すなわち第２の基本画像を表示し、第１のステップを終了する。
すなわち、変換比が２（ｎ／ｍ＝２）である場合は、
第ｋの画像は基本画像であり、
第ｋ＋１の画像は補間画像であり、
第ｋ＋２の画像は基本画像であり、画像表示周期は、入力画像データの周期の１／２倍であることを特徴とする。
具体的な表現としては、変換比が２（ｎ／ｍ＝２）である場合は、
第ｉ（ｉは正の整数）の画像データと、
第ｉ＋１の画像データと、が、入力画像データとして一定の周期で順次入力され、
第ｋ（ｋは正の整数）の画像と、
第ｋ＋１の画像と、
第ｋ＋２の画像と、を、入力画像データの周期の１／２倍の間隔で順次表示する表示装置の駆動方法であって、
前記第ｋの画像は、前記第ｉの画像データにしたがって表示され、
前記第ｋ＋１の画像は、前記第ｉの画像データから前記第ｉ＋１の画像データまでの動きを１／２倍した動きに相当する画像データにしたがって表示され、
前記第ｋ＋２の画像は、前記第ｉ＋１の画像データにしたがって表示される
ことを特徴とする。
さらに別の具体的な表現としては、変換比が２（ｎ／ｍ＝２）である場合は、
第ｉ（ｉは正の整数）の画像データと、
第ｉ＋１の画像データと、が、入力画像データとして一定の周期で順次入力され、
第ｋ（ｋは正の整数）の画像と、
第ｋ＋１の画像と、
第ｋ＋２の画像と、を、入力画像データの周期の１／２倍の間隔で順次表示する表示装置の駆動方法であって、
前記第ｋの画像は、前記第ｉの画像データにしたがって表示され、
前記第ｋ＋１の画像は、前記第ｉの画像データにしたがって表示され、
前記第ｋ＋２の画像は、前記第ｉ＋１の画像データにしたがって表示される
ことを特徴とする。
具体的には、変換比が２である場合は、２倍速駆動、または単に倍速駆動とも呼ばれる。たとえば、入力フレームレートが６０Ｈｚであれば、表示フレームレートは１２０Ｈｚ（１２０Ｈｚ駆動）である。そして、ひとつの入力画像に対し、画像を２回連続して表示することになる。このとき、補間画像が動き補償によって求められた中間画像である場合は、動画の動きを滑らかにすることができるため、動画の品質を顕著に向上させることが可能である。さらに、表示装置がアクティブマトリクス方式の液晶表示装置である場合は、特に顕著な画質改善効果をもたらす。これは、液晶素子の静電容量が印加電圧によって変動してしまう、いわゆるダイナミックキャパシタンスによる書き込み電圧不足の問題に関係する。すなわち、表示フレームレートを入力フレームレートよりも大きくすることによって、画像データの書き込み動作の頻度を大きくできるので、ダイナミックキャパシタンスによる書き込み電圧不足に起因する、動画の尾引き、残像等の障害を低減することができる。さらに、液晶表示装置の交流駆動と１２０Ｈｚ駆動を組み合わせるのも効果的である。すなわち、液晶表示装置の駆動周波数を１２０Ｈｚとしつつ、交流駆動の周波数をその整数倍または整数分の一（たとえば、３０Ｈｚ、６０Ｈｚ、１２０Ｈｚ、２４０Ｈｚ等）とすることによって、交流駆動によって現れるフリッカを、人間の目に知覚されない程度に低減することができる。
ｎ＝３，ｍ＝１、すなわち変換比（ｎ／ｍ）が３（図７０のｎ＝３，ｍ＝１の箇所）の場合は、第１のステップにおける動作は次のようになる。まず、ｋ＝１のとき、手順１では、第１の基本画像に対する第１の補間画像の表示タイミングを決定する。第１の補間画像の表示タイミングは、第１の基本画像が表示されてから、入力画像データの周期をｋ（ｍ／ｎ）倍すなわち１／３倍した期間が経過した時点である。
次に、手順２では、第１の補間画像の表示タイミングの決定に用いた係数ｋ（ｍ／ｎ）が、整数であるかどうかを判別する。ここで、係数ｋ（ｍ／ｎ）は１／３であるので、整数ではない。したがって、手順３に進む。
手順３では、第１の補間画像として用いる画像を決定する。そのために、係数１／３をｘ＋ｙ／ｎの形に変換する。係数１／３の場合は、ｘ＝０，ｙ＝１である。そして、第１の補間画像を動き補償によって求めた中間画像とする場合は、第１の補間画像は、第（ｘ＋１）すなわち第１の基本画像から第（ｘ＋２）すなわち第２の基本画像までの画像の動きをｙ／ｎ倍すなわち１／３倍した動きに相当する画像として求めた中間画像とする。第１の補間画像を基本画像と同じ画像とする場合は、第（ｘ＋１）すなわち第１の基本画像を用いることができる。
ここまでの手順により、第１の補間画像の表示タイミングと、第１の補間画像として表示する画像を決定することができた。次に、手順４では、対象とする補間画像を、第１の補間画像から第２の補間画像へ移す。すなわち、ｋを１から２に変更し、手順１に戻る。
ｋ＝２のとき、手順１では、第１の基本画像に対する第２の補間画像の表示タイミングを決定する。第２の補間画像の表示タイミングは、第１の基本画像が表示されてから、入力画像データの周期をｋ（ｍ／ｎ）倍すなわち２／３倍した期間が経過した時点である。
次に、手順２では、第２の補間画像の表示タイミングの決定に用いた係数ｋ（ｍ／ｎ）が、整数であるかどうかを判別する。ここで、係数ｋ（ｍ／ｎ）は２／３であるので、整数ではない。したがって、手順３に進む。
手順３では、第２の補間画像として用いる画像を決定する。そのために、係数２／３をｘ＋ｙ／ｎの形に変換する。係数２／３の場合は、ｘ＝０，ｙ＝２である。そして、第２の補間画像を動き補償によって求めた中間画像とする場合は、第２の補間画像は、第（ｘ＋１）すなわち第１の基本画像から第（ｘ＋２）すなわち第２の基本画像までの画像の動きをｙ／ｎ倍すなわち２／３倍した動きに相当する画像として求めた中間画像とする。第２の補間画像を基本画像と同じ画像とする場合は、第（ｘ＋１）すなわち第１の基本画像を用いることができる。
ここまでの手順により、第２の補間画像の表示タイミングと、第２の補間画像として表示する画像を決定することができた。次に、手順４では、対象とする補間画像を、第２の補間画像から第３の補間画像へ移す。すなわち、ｋを２から３に変更し、手順１に戻る。
ｋ＝３のとき、手順１では、第１の基本画像に対する第３の補間画像の表示タイミングを決定する。第３の補間画像の表示タイミングは、第１の基本画像が表示されてから、入力画像データの周期をｋ（ｍ／ｎ）倍すなわち１倍した期間が経過した時点である。
次に、手順２では、第３の補間画像の表示タイミングの決定に用いた係数ｋ（ｍ／ｎ）が、整数であるかどうかを判別する。ここで、係数ｋ（ｍ／ｎ）は１であるので、整数である。したがって、第３の補間画像の表示タイミングにおいては第（ｋ（ｍ／ｎ）＋１）すなわち第２の基本画像を表示し、第１のステップを終了する。
すなわち、変換比が３（ｎ／ｍ＝３）である場合は、
第ｋの画像は基本画像であり、
第ｋ＋１の画像は補間画像であり、
第ｋ＋２の画像は補間画像であり、
第ｋ＋３の画像は基本画像であり、画像表示周期は、入力画像データの周期の１／３倍であることを特徴とする。
具体的な表現としては、変換比が３（ｎ／ｍ＝３）である場合は、
第ｉ（ｉは正の整数）の画像データと、
第ｉ＋１の画像データと、が、入力画像データとして一定の周期で順次入力され、
第ｋ（ｋは正の整数）の画像と、
第ｋ＋１の画像と、
第ｋ＋２の画像と、
第ｋ＋３の画像と、を、入力画像データの周期の１／３倍の間隔で順次表示する表示装置の駆動方法であって、
前記第ｋの画像は、前記第ｉの画像データにしたがって表示され、
前記第ｋ＋１の画像は、前記第ｉの画像データから前記第ｉ＋１の画像データまでの動きを１／３倍した動きに相当する画像データにしたがって表示され、
前記第ｋ＋２の画像は、前記第ｉの画像から前記第ｉ＋１の画像までの動きを２／３倍した動きに相当する画像データにしたがって表示され、
前記第ｋ＋３の画像は、前記第ｉ＋１の画像データにしたがって表示される
ことを特徴とする。
さらに別の具体的な表現としては、変換比が３（ｎ／ｍ＝３）である場合は、
第ｉ（ｉは正の整数）の画像データと、
第ｉ＋１の画像データと、が、入力画像データとして一定の周期で順次入力され、
第ｋ（ｋは正の整数）の画像と、
第ｋ＋１の画像と、
第ｋ＋２の画像と、
第ｋ＋３の画像と、を、入力画像データの周期の１／３倍の間隔で順次表示する表示装置の駆動方法であって、
前記第ｋの画像は、前記第ｉの画像データにしたがって表示され、
前記第ｋ＋１の画像は、前記第ｉの画像データにしたがって表示され、
前記第ｋ＋２の画像は、前記第ｉの画像データにしたがって表示され、
前記第ｋ＋３の画像は、前記第ｉ＋１の画像データにしたがって表示される
ことを特徴とする。
ここで、変換比が３である場合は、変換比が３より小さい場合よりも動画の品質を向上できるという利点を有する。さらに、変換比が３である場合は、変換比が３より大きい場合よりも消費電力および製造コストを低減できるという利点を有する。
具体的には、変換比が３である場合は、３倍速駆動とも呼ばれる。たとえば、入力フレームレートが６０Ｈｚであれば、表示フレームレートは１８０Ｈｚ（１８０Ｈｚ駆動）である。そして、ひとつの入力画像に対し、画像を３回連続して表示することになる。このとき、補間画像が動き補償によって求められた中間画像である場合は、動画の動きを滑らかにすることができるため、動画の品質を顕著に向上させることが可能である。さらに、表示装置がアクティブマトリクス方式の液晶表示装置である場合は、ダイナミックキャパシタンスによる書き込み電圧不足の問題が回避できるため、動画の尾引き、残像等の障害に対し特に顕著な画質改善効果をもたらす。さらに、液晶表示装置の交流駆動と１８０Ｈｚ駆動を組み合わせるのも効果的である。すなわち、液晶表示装置の駆動周波数を１８０Ｈｚとしつつ、交流駆動の周波数をその整数倍または整数分の一（たとえば、４５Ｈｚ、９０Ｈｚ、１８０Ｈｚ、３６０Ｈｚ等）とすることによって、交流駆動によって現れるフリッカを、人間の目に知覚されない程度に低減することができる。
ｎ＝３，ｍ＝２、すなわち変換比（ｎ／ｍ）が３／２（図７０のｎ＝３，ｍ＝２の箇所）の場合は、第１のステップにおける動作は次のようになる。まず、ｋ＝１のとき、手順１では、第１の基本画像に対する第１の補間画像の表示タイミングを決定する。第１の補間画像の表示タイミングは、第１の基本画像が表示されてから、入力画像データの周期をｋ（ｍ／ｎ）倍すなわち２／３倍した期間が経過した時点である。
次に、手順２では、第１の補間画像の表示タイミングの決定に用いた係数ｋ（ｍ／ｎ）が、整数であるかどうかを判別する。ここで、係数ｋ（ｍ／ｎ）は２／３であるので、整数ではない。したがって、手順３に進む。
手順３では、第１の補間画像として用いる画像を決定する。そのために、係数２／３をｘ＋ｙ／ｎの形に変換する。係数２／３の場合は、ｘ＝０，ｙ＝２である。そして、第１の補間画像を動き補償によって求めた中間画像とする場合は、第１の補間画像は、第（ｘ＋１）すなわち第１の基本画像から第（ｘ＋２）すなわち第２の基本画像までの画像の動きをｙ／ｎ倍すなわち２／３倍した動きに相当する画像として求めた中間画像とする。第１の補間画像を基本画像と同じ画像とする場合は、第（ｘ＋１）すなわち第１の基本画像を用いることができる。
ここまでの手順により、第１の補間画像の表示タイミングと、第１の補間画像として表示する画像を決定することができた。次に、手順４では、対象とする補間画像を、第１の補間画像から第２の補間画像へ移す。すなわち、ｋを１から２に変更し、手順１に戻る。
ｋ＝２のとき、手順１では、第１の基本画像に対する第２の補間画像の表示タイミングを決定する。第２の補間画像の表示タイミングは、第１の基本画像が表示されてから、入力画像データの周期をｋ（ｍ／ｎ）倍すなわち４／３倍した期間が経過した時点である。
次に、手順２では、第２の補間画像の表示タイミングの決定に用いた係数ｋ（ｍ／ｎ）が、整数であるかどうかを判別する。ここで、係数ｋ（ｍ／ｎ）は４／３であるので、整数ではない。したがって、手順３に進む。
手順３では、第２の補間画像として用いる画像を決定する。そのために、係数４／３をｘ＋ｙ／ｎの形に変換する。係数４／３の場合は、ｘ＝１，ｙ＝１である。そして、第２の補間画像を動き補償によって求めた中間画像とする場合は、第２の補間画像は、第（ｘ＋１）すなわち第２の基本画像から第（ｘ＋２）すなわち第３の基本画像までの画像の動きをｙ／ｎ倍すなわち１／３倍した動きに相当する画像として求めた中間画像とする。第２の補間画像を基本画像と同じ画像とする場合は、第（ｘ＋１）すなわち第２の基本画像を用いることができる。
ここまでの手順により、第２の補間画像の表示タイミングと、第２の補間画像として表示する画像を決定することができた。次に、手順４では、対象とする補間画像を、第２の補間画像から第３の補間画像へ移す。すなわち、ｋを２から３に変更し、手順１に戻る。
ｋ＝３のとき、手順１では、第１の基本画像に対する第３の補間画像の表示タイミングを決定する。第３の補間画像の表示タイミングは、第１の基本画像が表示されてから、入力画像データの周期をｋ（ｍ／ｎ）倍すなわち２倍した期間が経過した時点である。
次に、手順２では、第３の補間画像の表示タイミングの決定に用いた係数ｋ（ｍ／ｎ）が、整数であるかどうかを判別する。ここで、係数ｋ（ｍ／ｎ）は２であるので、整数である。したがって、第３の補間画像の表示タイミングにおいては第（ｋ（ｍ／ｎ）＋１）すなわち第３の基本画像を表示し、第１のステップを終了する。
すなわち、変換比が３／２（ｎ／ｍ＝３／２）である場合は、
第ｋの画像は基本画像であり、
第ｋ＋１の画像は補間画像であり、
第ｋ＋２の画像は補間画像であり、
第ｋ＋３の画像は基本画像であり、画像表示周期は、入力画像データの周期の２／３倍であることを特徴とする。
具体的な表現としては、変換比が３／２（ｎ／ｍ＝３／２）である場合は、
第ｉ（ｉは正の整数）の画像データと、
第ｉ＋１の画像データと、
第ｉ＋２の画像データと、が、入力画像データとして一定の周期で順次入力され、
第ｋ（ｋは正の整数）の画像と、
第ｋ＋１の画像と、
第ｋ＋２の画像と、
第ｋ＋３の画像と、を、入力画像データの周期の２／３倍の間隔で順次表示する表示装置の駆動方法であって、
前記第ｋの画像は、前記第ｉの画像データにしたがって表示され、
前記第ｋ＋１の画像は、前記第ｉの画像データから前記第ｉ＋１の画像データまでの動きを２／３倍した動きに相当する画像データにしたがって表示され、
前記第ｋ＋２の画像は、前記第ｉ＋１の画像から前記第ｉ＋２の画像までの動きを１／３倍した動きに相当する画像データにしたがって表示され、
前記第ｋ＋３の画像は、前記第ｉ＋２の画像データにしたがって表示される
ことを特徴とする。
さらに別の具体的な表現としては、変換比が３／２（ｎ／ｍ＝３／２）である場合は、
第ｉ（ｉは正の整数）の画像データと、
第ｉ＋１の画像データと、
第ｉ＋２の画像データと、が、入力画像データとして一定の周期で順次入力され、
第ｋ（ｋは正の整数）の画像と、
第ｋ＋１の画像と、
第ｋ＋２の画像と、
第ｋ＋３の画像と、を、入力画像データの周期の２／３倍の間隔で順次表示する表示装置の駆動方法であって、
前記第ｋの画像は、前記第ｉの画像データにしたがって表示され、
前記第ｋ＋１の画像は、前記第ｉの画像データにしたがって表示され、
前記第ｋ＋２の画像は、前記第ｉ＋１の画像データにしたがって表示され、
前記第ｋ＋３の画像は、前記第ｉ＋２の画像データにしたがって表示される
ことを特徴とする。
ここで、変換比が３／２である場合は、変換比が３／２より小さい場合よりも動画の品質を向上できるという利点を有する。さらに、変換比が３／２である場合は、変換比が３／２より大きい場合よりも消費電力および製造コストを低減できるという利点を有する。
具体的には、変換比が３／２である場合は、３／２倍速駆動または１．５倍速駆動とも呼ばれる。たとえば、入力フレームレートが６０Ｈｚであれば、表示フレームレートは９０Ｈｚ（９０Ｈｚ駆動）である。そして、２つの入力画像に対し、画像を３回連続して表示することになる。このとき、補間画像が動き補償によって求められた中間画像である場合は、動画の動きを滑らかにすることができるため、動画の品質を顕著に向上させることが可能である。特に、１２０Ｈｚ駆動（倍速駆動）、１８０Ｈｚ駆動（３倍速駆動）等の駆動周波数の大きな駆動方法と比較すると、動き補償によって中間画像を求める回路の動作周波数を低減できるため、安価な回路が使用でき、製造コストおよび消費電力を低減できる。さらに、表示装置がアクティブマトリクス方式の液晶表示装置である場合は、ダイナミックキャパシタンスによる書き込み電圧不足の問題が回避できるため、動画の尾引き、残像等の障害に対し特に顕著な画質改善効果をもたらす。さらに、液晶表示装置の交流駆動と９０Ｈｚ駆動を組み合わせるのも効果的である。すなわち、液晶表示装置の駆動周波数を９０Ｈｚとしつつ、交流駆動の周波数をその整数倍または整数分の一（たとえば、３０Ｈｚ、４５Ｈｚ、９０Ｈｚ、１８０Ｈｚ等）とすることによって、交流駆動によって現れるフリッカを、人間の目に知覚されない程度に低減することができる。
上記以外の正の整数ｎおよびｍについては手順の詳細は省略するが、第１のステップにおけるフレームレート変換の手順にしたがうことで、変換比は任意の有理数（ｎ／ｍ）として設定することができる。なお、正の整数ｎおよびｍの組み合わせのうち、変換比（ｎ／ｍ）が約分できる組み合わせについては、約分した後の変換比と同様に取り扱うことができる。
たとえば、ｎ＝４，ｍ＝１、すなわち変換比（ｎ／ｍ）が４（図７０のｎ＝４，ｍ＝１の箇所）の場合は、
第ｋの画像は基本画像であり、
第ｋ＋１の画像は補間画像であり、
第ｋ＋２の画像は補間画像であり、
第ｋ＋３の画像は補間画像であり、
第ｋ＋４の画像は基本画像であり、画像表示周期は、入力画像データの周期の１／４倍であることを特徴とする。
さらに具体的な表現としては、変換比が４（ｎ／ｍ＝４）である場合は、
第ｉ（ｉは正の整数）の画像データと、
第ｉ＋１の画像データと、が、入力画像データとして一定の周期で順次入力され、
第ｋ（ｋは正の整数）の画像と、
第ｋ＋１の画像と、
第ｋ＋２の画像と、
第ｋ＋３の画像と、
第ｋ＋４の画像と、を、入力画像データの周期の１／４倍の間隔で順次表示する表示装置の駆動方法であって、
前記第ｋの画像は、前記第ｉの画像データにしたがって表示され、
前記第ｋ＋１の画像は、前記第ｉの画像データから前記第ｉ＋１の画像データまでの動きを１／４倍した動きに相当する画像データにしたがって表示され、
前記第ｋ＋２の画像は、前記第ｉの画像データから前記第ｉ＋１の画像データまでの動きを１／２倍した動きに相当する画像データにしたがって表示され、
前記第ｋ＋３の画像は、前記第ｉの画像データから前記第ｉ＋１の画像データまでの動きを３／４倍した動きに相当する画像データにしたがって表示され、
前記第ｋ＋４の画像は、前記第ｉ＋１の画像データにしたがって表示される
ことを特徴とする。
さらに別の具体的な表現としては、変換比が４（ｎ／ｍ＝４）である場合は、
第ｉ（ｉは正の整数）の画像データと、
第ｉ＋１の画像データと、が、入力画像データとして一定の周期で順次入力され、
第ｋ（ｋは正の整数）の画像と、
第ｋ＋１の画像と、
第ｋ＋２の画像と、
第ｋ＋３の画像と、
第ｋ＋４の画像と、を、入力画像データの周期の１／４倍の間隔で順次表示する表示装置の駆動方法であって、
前記第ｋの画像は、前記第ｉの画像データにしたがって表示され、
前記第ｋ＋１の画像は、前記第ｉの画像データにしたがって表示され、
前記第ｋ＋２の画像は、前記第ｉの画像データにしたがって表示され、
前記第ｋ＋３の画像は、前記第ｉの画像データにしたがって表示され、
前記第ｋ＋４の画像は、前記第ｉ＋１の画像データにしたがって表示される
ことを特徴とする。
ここで、変換比が４である場合は、変換比が４より小さい場合よりも動画の品質を向上できるという利点を有する。さらに、変換比が４である場合は、変換比が４より大きい場合よりも消費電力および製造コストを低減できるという利点を有する。
具体的には、変換比が４である場合は、４倍速駆動とも呼ばれる。たとえば、入力フレームレートが６０Ｈｚであれば、表示フレームレートは２４０Ｈｚ（２４０Ｈｚ駆動）である。そして、１つの入力画像に対し、画像を４回連続して表示することになる。このとき、補間画像が動き補償によって求められた中間画像である場合は、動画の動きを滑らかにすることができるため、動画の品質を顕著に向上させることが可能である。特に、１２０Ｈｚ駆動（倍速駆動）、１８０Ｈｚ駆動（３倍速駆動）等の駆動周波数の小さな駆動方法と比較すると、さらに精度の高い動き補償によって求めた中間画像を補間画像として用いることができるため、さらに動画の動きを滑らかにすることができ、動画の品質を顕著に向上させることが可能である。さらに、表示装置がアクティブマトリクス方式の液晶表示装置である場合は、ダイナミックキャパシタンスによる書き込み電圧不足の問題が回避できるため、動画の尾引き、残像等の障害に対し特に顕著な画質改善効果をもたらす。さらに、液晶表示装置の交流駆動と２４０Ｈｚ駆動を組み合わせるのも効果的である。すなわち、液晶表示装置の駆動周波数を２４０Ｈｚとしつつ、交流駆動の周波数をその整数倍または整数分の一（たとえば、３０Ｈｚ、４０Ｈｚ、６０Ｈｚ、１２０Ｈｚ等）とすることによって、交流駆動によって現れるフリッカを、人間の目に知覚されない程度に低減することができる。
さらに、たとえば、ｎ＝４，ｍ＝３、すなわち変換比（ｎ／ｍ）が４／３（図７０のｎ＝４，ｍ＝３の箇所）の場合は、
第ｋの画像は基本画像であり、
第ｋ＋１の画像は補間画像であり、
第ｋ＋２の画像は補間画像であり、
第ｋ＋３の画像は補間画像であり、
第ｋ＋４の画像は基本画像であり、画像表示周期は、入力画像データの周期の３／４倍であることを特徴とする。
さらに具体的な表現としては、変換比が４／３（ｎ／ｍ＝４／３）である場合は、
第ｉ（ｉは正の整数）の画像データと、
第ｉ＋１の画像データと、
第ｉ＋２の画像データと、
第ｉ＋３の画像データと、が、入力画像データとして一定の周期で順次入力され、
第ｋ（ｋは正の整数）の画像と、
第ｋ＋１の画像と、
第ｋ＋２の画像と、
第ｋ＋３の画像と、
第ｋ＋４の画像と、を、入力画像データの周期の３／４倍の間隔で順次表示する表示装置の駆動方法であって、
前記第ｋの画像は、前記第ｉの画像データにしたがって表示され、
前記第ｋ＋１の画像は、前記第ｉの画像データから前記第ｉ＋１の画像データまでの動きを３／４倍した動きに相当する画像データにしたがって表示され、
前記第ｋ＋２の画像は、前記第ｉ＋１の画像から前記第ｉ＋２の画像までの動きを１／２倍した動きに相当する画像データにしたがって表示され、
前記第ｋ＋３の画像は、前記第ｉ＋２の画像から前記第ｉ＋３の画像までの動きを１／４倍した動きに相当する画像データにしたがって表示され、
前記第ｋ＋４の画像は、前記第ｉ＋３の画像データにしたがって表示される
ことを特徴とする。
さらに別の具体的な表現としては、変換比が４／３（ｎ／ｍ＝４／３）である場合は、
第ｉ（ｉは正の整数）の画像データと、
第ｉ＋１の画像データと、
第ｉ＋２の画像データと、
第ｉ＋３の画像データと、が、入力画像データとして一定の周期で順次入力され、
第ｋ（ｋは正の整数）の画像と、
第ｋ＋１の画像と、
第ｋ＋２の画像と、
第ｋ＋３の画像と、
第ｋ＋４の画像と、を、入力画像データの周期の３／４倍の間隔で順次表示する表示装置の駆動方法であって、
前記第ｋの画像は、前記第ｉの画像データにしたがって表示され、
前記第ｋ＋１の画像は、前記第ｉの画像データにしたがって表示され、
前記第ｋ＋２の画像は、前記第ｉ＋１の画像データにしたがって表示され、
前記第ｋ＋３の画像は、前記第ｉ＋２の画像データにしたがって表示され、
前記第ｋ＋４の画像は、前記第ｉ＋３の画像データにしたがって表示される
ことを特徴とする。
ここで、変換比が４／３である場合は、変換比が４／３より小さい場合よりも動画の品質を向上できるという利点を有する。さらに、変換比が４／３である場合は、変換比が４／３より大きい場合よりも消費電力および製造コストを低減できるという利点を有する。
具体的には、変換比が４／３である場合は、４／３倍速駆動または１．２５倍速駆動とも呼ばれる。たとえば、入力フレームレートが６０Ｈｚであれば、表示フレームレートは８０Ｈｚ（８０Ｈｚ駆動）である。そして、３つの入力画像に対し、画像を４回連続して表示することになる。このとき、補間画像が動き補償によって求められた中間画像である場合は、動画の動きを滑らかにすることができるため、動画の品質を顕著に向上させることが可能である。特に、１２０Ｈｚ駆動（倍速駆動）、１８０Ｈｚ駆動（３倍速駆動）等の駆動周波数の大きな駆動方法と比較すると、動き補償によって中間画像を求める回路の動作周波数を低減できるため、安価な回路が使用でき、製造コストおよび消費電力を低減できる。さらに、表示装置がアクティブマトリクス方式の液晶表示装置である場合は、ダイナミックキャパシタンスによる書き込み電圧不足の問題が回避できるため、動画の尾引き、残像等の障害に対し特に顕著な画質改善効果をもたらす。さらに、液晶表示装置の交流駆動と８０Ｈｚ駆動を組み合わせるのも効果的である。すなわち、液晶表示装置の駆動周波数を８０Ｈｚとしつつ、交流駆動の周波数をその整数倍または整数分の一（たとえば、４０Ｈｚ、８０Ｈｚ、１６０Ｈｚ、２４０Ｈｚ等）とすることによって、交流駆動によって現れるフリッカを、人間の目に知覚されない程度に低減することができる。
さらに、たとえば、ｎ＝５，ｍ＝１、すなわち変換比（ｎ／ｍ）が５（図７０のｎ＝５，ｍ＝１の箇所）の場合は、
第ｋの画像は基本画像であり、
第ｋ＋１の画像は補間画像であり、
第ｋ＋２の画像は補間画像であり、
第ｋ＋３の画像は補間画像であり、
第ｋ＋４の画像は補間画像であり、
第ｋ＋５の画像は基本画像であり、画像表示周期は、入力画像データの周期の１／５倍であることを特徴とする。
さらに具体的な表現としては、変換比が５（ｎ／ｍ＝５）である場合は、
第ｉ（ｉは正の整数）の画像データと、
第ｉ＋１の画像データと、が、入力画像データとして一定の周期で順次入力され、
第ｋ（ｋは正の整数）の画像と、
第ｋ＋１の画像と、
第ｋ＋２の画像と、
第ｋ＋３の画像と、
第ｋ＋４の画像と、
第ｋ＋５の画像と、を、入力画像データの周期の１／５倍の間隔で順次表示する表示装置の駆動方法であって、
前記第ｋの画像は、前記第ｉの画像データにしたがって表示され、
前記第ｋ＋１の画像は、前記第ｉの画像データから前記第ｉ＋１の画像データまでの動きを１／５倍した動きに相当する画像データにしたがって表示され、
前記第ｋ＋２の画像は、前記第ｉの画像データから前記第ｉ＋１の画像データまでの動きを２／５倍した動きに相当する画像データにしたがって表示され、
前記第ｋ＋３の画像は、前記第ｉの画像データから前記第ｉ＋１の画像データまでの動きを３／５倍した動きに相当する画像データにしたがって表示され、
前記第ｋ＋４の画像は、前記第ｉの画像データから前記第ｉ＋１の画像データまでの動きを４／５倍した動きに相当する画像データにしたがって表示され、
前記第ｋ＋５の画像は、前記第ｉ＋１の画像データにしたがって表示される
ことを特徴とする。
さらに別の具体的な表現としては、変換比が５（ｎ／ｍ＝５）である場合は、
第ｉ（ｉは正の整数）の画像データと、
第ｉ＋１の画像データと、が、入力画像データとして一定の周期で順次入力され、
第ｋ（ｋは正の整数）の画像と、
第ｋ＋１の画像と、
第ｋ＋２の画像と、
第ｋ＋３の画像と、
第ｋ＋４の画像と、
第ｋ＋５の画像と、を、入力画像データの周期の１／５倍の間隔で順次表示する表示装置の駆動方法であって、
前記第ｋの画像は、前記第ｉの画像データにしたがって表示され、
前記第ｋ＋１の画像は、前記第ｉの画像データにしたがって表示され、
前記第ｋ＋２の画像は、前記第ｉの画像データにしたがって表示され、
前記第ｋ＋３の画像は、前記第ｉの画像データにしたがって表示され、
前記第ｋ＋４の画像は、前記第ｉの画像データにしたがって表示され、
前記第ｋ＋５の画像は、前記第ｉ＋１の画像データにしたがって表示される
ことを特徴とする。
ここで、変換比が５である場合は、変換比が５より小さい場合よりも動画の品質を向上できるという利点を有する。さらに、変換比が５である場合は、変換比が５より大きい場合よりも消費電力および製造コストを低減できるという利点を有する。
具体的には、変換比が５である場合は、５倍速駆動とも呼ばれる。たとえば、入力フレームレートが６０Ｈｚであれば、表示フレームレートは３００Ｈｚ（３００Ｈｚ駆動）である。そして、１つの入力画像に対し、画像を５回連続して表示することになる。このとき、補間画像が動き補償によって求められた中間画像である場合は、動画の動きを滑らかにすることができるため、動画の品質を顕著に向上させることが可能である。特に、１２０Ｈｚ駆動（倍速駆動）、１８０Ｈｚ駆動（３倍速駆動）等の駆動周波数の小さな駆動方法と比較すると、さらに精度の高い動き補償によって求めた中間画像を補間画像として用いることができるため、さらに動画の動きを滑らかにすることができ、動画の品質を顕著に向上させることが可能である。さらに、表示装置がアクティブマトリクス方式の液晶表示装置である場合は、ダイナミックキャパシタンスによる書き込み電圧不足の問題が回避できるため、動画の尾引き、残像等の障害に対し特に顕著な画質改善効果をもたらす。さらに、液晶表示装置の交流駆動と３００Ｈｚ駆動を組み合わせるのも効果的である。すなわち、液晶表示装置の駆動周波数を３００Ｈｚとしつつ、交流駆動の周波数をその整数倍または整数分の一（たとえば、３０Ｈｚ、５０Ｈｚ、６０Ｈｚ、１００Ｈｚ等）とすることによって、交流駆動によって現れるフリッカを、人間の目に知覚されない程度に低減することができる。
さらに、たとえば、ｎ＝５，ｍ＝２、すなわち変換比（ｎ／ｍ）が５／２（図７０のｎ＝５，ｍ＝２の箇所）の場合は、
第ｋの画像は基本画像であり、
第ｋ＋１の画像は補間画像であり、
第ｋ＋２の画像は補間画像であり、
第ｋ＋３の画像は補間画像であり、
第ｋ＋４の画像は補間画像であり、
第ｋ＋５の画像は基本画像であり、画像表示周期は、入力画像データの周期の１／５倍であることを特徴とする。
さらに具体的な表現としては、変換比が５／２（ｎ／ｍ＝５／２）である場合は、
第ｉ（ｉは正の整数）の画像データと、
第ｉ＋１の画像データと、
第ｉ＋２の画像データと、が、入力画像データとして一定の周期で順次入力され、
第ｋ（ｋは正の整数）の画像と、
第ｋ＋１の画像と、
第ｋ＋２の画像と、
第ｋ＋３の画像と、
第ｋ＋４の画像と、
第ｋ＋５の画像と、を、入力画像データの周期の１／５倍の間隔で順次表示する表示装置の駆動方法であって、
前記第ｋの画像は、前記第ｉの画像データにしたがって表示され、
前記第ｋ＋１の画像は、前記第ｉの画像データから前記第ｉ＋１の画像データまでの動きを２／５倍した動きに相当する画像データにしたがって表示され、
前記第ｋ＋２の画像は、前記第ｉの画像データから前記第ｉ＋１の画像データまでの動きを４／５倍した動きに相当する画像データにしたがって表示され、
前記第ｋ＋３の画像は、前記第ｉ＋１の画像データから前記第ｉ＋２の画像データまでの動きを１／５倍した動きに相当する画像データにしたがって表示され、
前記第ｋ＋４の画像は、前記第ｉ＋１の画像データから前記第ｉ＋２の画像データまでの動きを３／５倍した動きに相当する画像データにしたがって表示され、
前記第ｋ＋５の画像は、前記第ｉ＋２の画像データにしたがって表示される
ことを特徴とする。
さらに別の具体的な表現としては、変換比が５／２（ｎ／ｍ＝５／２）である場合は、
第ｉ（ｉは正の整数）の画像データと、
第ｉ＋１の画像データと、
第ｉ＋２の画像データと、が、入力画像データとして一定の周期で順次入力され、
第ｋ（ｋは正の整数）の画像と、
第ｋ＋１の画像と、
第ｋ＋２の画像と、
第ｋ＋３の画像と、
第ｋ＋４の画像と、
第ｋ＋５の画像と、を、入力画像データの周期の１／５倍の間隔で順次表示する表示装置の駆動方法であって、
前記第ｋの画像は、前記第ｉの画像データにしたがって表示され、
前記第ｋ＋１の画像は、前記第ｉの画像データにしたがって表示され、
前記第ｋ＋２の画像は、前記第ｉの画像データにしたがって表示され、
前記第ｋ＋３の画像は、前記第ｉ＋１の画像データにしたがって表示され、
前記第ｋ＋４の画像は、前記第ｉ＋１の画像データにしたがって表示され、
前記第ｋ＋５の画像は、前記第ｉ＋２の画像データにしたがって表示される
ことを特徴とする。
ここで、変換比が５／２である場合は、変換比が５／２より小さい場合よりも動画の品質を向上できるという利点を有する。さらに、変換比が５／２である場合は、変換比が５より大きい場合よりも消費電力および製造コストを低減できるという利点を有する。
具体的には、変換比が５である場合は、５／２倍速駆動または２．５倍速駆動とも呼ばれる。たとえば、入力フレームレートが６０Ｈｚであれば、表示フレームレートは１５０Ｈｚ（１５０Ｈｚ駆動）である。そして、２つの入力画像に対し、画像を５回連続して表示することになる。このとき、補間画像が動き補償によって求められた中間画像である場合は、動画の動きを滑らかにすることができるため、動画の品質を顕著に向上させることが可能である。特に、１２０Ｈｚ駆動（倍速駆動）等の駆動周波数の小さな駆動方法と比較すると、さらに精度の高い動き補償によって求めた中間画像を補間画像として用いることができるため、さらに動画の動きを滑らかにすることができ、動画の品質を顕著に向上させることが可能である。さらに、１８０Ｈｚ駆動（３倍速駆動）等の駆動周波数の大きな駆動方法と比較すると、動き補償によって中間画像を求める回路の動作周波数を低減できるため、安価な回路が使用でき、製造コストおよび消費電力を低減できる。さらに、表示装置がアクティブマトリクス方式の液晶表示装置である場合は、ダイナミックキャパシタンスによる書き込み電圧不足の問題が回避できるため、動画の尾引き、残像等の障害に対し特に顕著な画質改善効果をもたらす。さらに、液晶表示装置の交流駆動と１５０Ｈｚ駆動を組み合わせるのも効果的である。すなわち、液晶表示装置の駆動周波数を１５０Ｈｚとしつつ、交流駆動の周波数をその整数倍または整数分の一（たとえば、３０Ｈｚ、５０Ｈｚ、７５Ｈｚ、１５０Ｈｚ等）とすることによって、交流駆動によって現れるフリッカを、人間の目に知覚されない程度に低減することができる。
このように、正の整数ｎおよびｍを様々に設定することによって、変換比は任意の有理数（ｎ／ｍ）として設定することができる。詳細な説明は省略するが、ｎが１０以下の範囲では、
ｎ＝１，ｍ＝１、すなわち変換比（ｎ／ｍ）＝１（１倍速駆動、６０Ｈｚ）、
ｎ＝２，ｍ＝１、すなわち変換比（ｎ／ｍ）＝２（２倍速駆動、１２０Ｈｚ）、
ｎ＝３，ｍ＝１、すなわち変換比（ｎ／ｍ）＝３（３倍速駆動、１８０Ｈｚ）、
ｎ＝３，ｍ＝２、すなわち変換比（ｎ／ｍ）＝３／２（３／２倍速駆動、９０Ｈｚ）、
ｎ＝４，ｍ＝１、すなわち変換比（ｎ／ｍ）＝４（４倍速駆動、２４０Ｈｚ）、
ｎ＝４，ｍ＝３、すなわち変換比（ｎ／ｍ）＝４／３（４／３倍速駆動、８０Ｈｚ）、
ｎ＝５，ｍ＝１、すなわち変換比（ｎ／ｍ）＝５／１（５倍速駆動、３００Ｈｚ）、
ｎ＝５，ｍ＝２、すなわち変換比（ｎ／ｍ）＝５／２（５／２倍速駆動、１５０Ｈｚ）、
ｎ＝５，ｍ＝３、すなわち変換比（ｎ／ｍ）＝５／３（５／３倍速駆動、１００Ｈｚ）、
ｎ＝５，ｍ＝４、すなわち変換比（ｎ／ｍ）＝５／４（５／４倍速駆動、７５Ｈｚ）、
ｎ＝６，ｍ＝１、すなわち変換比（ｎ／ｍ）＝６（６倍速駆動、３６０Ｈｚ）、
ｎ＝６，ｍ＝５、すなわち変換比（ｎ／ｍ）＝６／５（６／５倍速駆動、７２Ｈｚ）、
ｎ＝７，ｍ＝１、すなわち変換比（ｎ／ｍ）＝７（７倍速駆動、４２０Ｈｚ）、
ｎ＝７，ｍ＝２、すなわち変換比（ｎ／ｍ）＝７／２（７／２倍速駆動、２１０Ｈｚ）、
ｎ＝７，ｍ＝３、すなわち変換比（ｎ／ｍ）＝７／３（７／３倍速駆動、１４０Ｈｚ）、
ｎ＝７，ｍ＝４、すなわち変換比（ｎ／ｍ）＝７／４（７／４倍速駆動、１０５Ｈｚ）、
ｎ＝７，ｍ＝５、すなわち変換比（ｎ／ｍ）＝７／５（７／５倍速駆動、８４Ｈｚ）、
ｎ＝７，ｍ＝６、すなわち変換比（ｎ／ｍ）＝７／６（７／６倍速駆動、７０Ｈｚ）、
ｎ＝８，ｍ＝１、すなわち変換比（ｎ／ｍ）＝８（８倍速駆動、４８０Ｈｚ）、
ｎ＝８，ｍ＝３、すなわち変換比（ｎ／ｍ）＝８／３（８／３倍速駆動、１６０Ｈｚ）、
ｎ＝８，ｍ＝５、すなわち変換比（ｎ／ｍ）＝８／５（８／５倍速駆動、９６Ｈｚ）、
ｎ＝８，ｍ＝７、すなわち変換比（ｎ／ｍ）＝８／７（８／７倍速駆動、６８．６Ｈｚ）、
ｎ＝９，ｍ＝１、すなわち変換比（ｎ／ｍ）＝９（９倍速駆動、５４０Ｈｚ）、
ｎ＝９，ｍ＝２、すなわち変換比（ｎ／ｍ）＝９／２（９／２倍速駆動、２７０Ｈｚ）、
ｎ＝９，ｍ＝４、すなわち変換比（ｎ／ｍ）＝９／４（９／４倍速駆動、１３５Ｈｚ）、
ｎ＝９，ｍ＝５、すなわち変換比（ｎ／ｍ）＝９／５（９／５倍速駆動、１０８Ｈｚ）、
ｎ＝９，ｍ＝７、すなわち変換比（ｎ／ｍ）＝９／７（９／７倍速駆動、７７．１Ｈｚ）、
ｎ＝９，ｍ＝８、すなわち変換比（ｎ／ｍ）＝９／８（９／８倍速駆動、６７．５Ｈｚ）、
ｎ＝１０，ｍ＝１、すなわち変換比（ｎ／ｍ）＝１０（１０倍速駆動、６００Ｈｚ）、
ｎ＝１０，ｍ＝３、すなわち変換比（ｎ／ｍ）＝１０／３（１０／３倍速駆動、２００Ｈｚ）、
ｎ＝１０，ｍ＝７、すなわち変換比（ｎ／ｍ）＝１０／７（１０／７倍速駆動、８５．７Ｈｚ）、
ｎ＝１０，ｍ＝９、すなわち変換比（ｎ／ｍ）＝１０／９（１０／９倍速駆動、６６．７Ｈｚ）、
以上の組み合わせが考えられる。なお、周波数の表記は入力フレームレートが６０Ｈｚであるときの例であり、その他の入力フレームレートに対しては、それぞれの変換比を入力フレームレートと積算した値が駆動周波数となる。
なお、ｎが１０より大きい整数である場合については、具体的なｎおよびｍの数字は挙げないが、様々なｎおよびｍに対し、この、第１のステップにおけるフレームレート変換の手順が適用できることは明らかである。
なお、表示される画像のうち、入力される画像データに動き補償を行なうことなく表示できる画像がどの程度含まれているかによって、変換比を決定することができる。具体的には、ｍが小さいほど、入力される画像データに動き補償を行なうことなく表示できる画像の割合は大きくなる。動き補償を行なう頻度が小さいと、動き補償を行なう回路の動作頻度を減少させることができるため、消費電力を小さくでき、さらに、動き補償によってエラーが含まれる画像（画像の動きを正確に反映していない中間画像）が作成されてしまう可能性を低くすることができるため、画像の品質を向上させることができる。このような変換比としては、ｎが１０以下の範囲においては、たとえば、１，２，３，３／２，４，５，５／２，６，７，７／２，８，９，９／２，１０が挙げられる。このような変換比を用いると、特に補間画像として動き補償によって求められた中間画像を用いる場合において、画像の品質を高くすることができ、かつ、消費電力を低減することができる。なぜならば、ｍが２である場合は、入力される画像データに動き補償を行なうことなく表示できる画像の数が比較的多く（入力される画像データの総数に対して１／２だけ存在する）、動き補償を行う頻度が減少するためである。さらに、ｍが１である場合は、入力される画像データに動き補償を行なうことなく表示できる画像の数が多く（入力される画像データの総数に等しい）、動き補償を行うことがないためである。一方、ｍは大きいほど、精度の高い動き補償によって作成された中間画像を用いることができるので、画像の動きをより滑らかにできるという利点を有する。
なお、表示装置が液晶表示装置である場合は、液晶素子の応答時間にしたがって変換比を決定することができる。ここでは、液晶素子の応答時間とは、液晶素子に印加する電圧を変化させてから液晶素子が応答するまでの時間である。液晶素子の応答時間が、液晶素子に印加する電圧の変化量によって異なる場合は、複数の代表的な電圧変化における応答時間の平均値とすることができる。または、液晶素子の応答時間は、ＭＰＲＴ（Ｍｏｖｉｎｇ Ｐｉｃｔｕｒｅ Ｒｅｓｐｏｎｓｅ Ｔｉｍｅ）で定義されるものであってもよい。そして、フレームレート変換によって、画像表示周期が液晶素子の応答時間に近くなるように、変換比を決定できる。具体的には、液晶素子の応答時間は、入力画像データの周期と変換比の逆数を積算した値から、この値の半分程度の値までの時間であることが好ましい。こうすることで、液晶素子の応答時間に合った画像表示周期とすることができるので、画質を向上することができる。たとえば、液晶素子の応答時間が４ミリ秒以上８ミリ秒以下の場合に、倍速駆動（１２０Ｈｚ駆動）とすることができる。これは、１２０Ｈｚ駆動の画像表示周期が約８ミリ秒であり、１２０Ｈｚ駆動の画像表示周期の半分が約４ミリ秒であることによる。同様に、たとえば、液晶素子の応答時間が３ミリ秒以上６ミリ秒以下の場合に、３倍速駆動（１８０Ｈｚ駆動）とすることができ、液晶素子の応答時間が５ミリ秒以上１１ミリ秒以下の場合に、１．５倍速駆動（９０Ｈｚ駆動）とすることができ、液晶素子の応答時間が２ミリ秒以上４ミリ秒以下の場合に、４倍速駆動（２４０Ｈｚ駆動）とすることができ、液晶素子の応答時間が６ミリ秒以上１２ミリ秒以下の場合に、１．２５倍速駆動（８０Ｈｚ駆動）とすることができる。なお、他の駆動周波数についても同様である。
なお、変換比は、動画の品質と、消費電力および製造コストのトレードオフによっても決定することができる。つまり、変換比を大きくすることによって動画の品質を上げることができる一方で、変換比を小さくすることによって消費電力および製造コストを低減できる。すなわち、ｎが１０以下の範囲における各々の変換比は、以下のような利点を有する。
変換比が１である場合は、変換比が１より小さい場合よりも動画の品質を向上でき、変換比が１より大きい場合よりも消費電力および製造コストを低減できる。さらに、ｍが小さいので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素子の応答時間が入力画像データの周期の１倍程度である液晶表示装置に適用することで、画質を向上することができる。
変換比が２である場合は、変換比が２より小さい場合よりも動画の品質を向上でき、変換比が２より大きい場合よりも消費電力および製造コストを低減できる。さらに、ｍが小さいので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素子の応答時間が入力画像データの周期の１／２倍程度である液晶表示装置に適用することで、画質を向上することができる。
変換比が３である場合は、変換比が３より小さい場合よりも動画の品質を向上でき、変換比が３より大きい場合よりも消費電力および製造コストを低減できる。さらに、ｍが小さいので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素子の応答時間が入力画像データの周期の１／３倍程度である液晶表示装置に適用することで、画質を向上することができる。
変換比が３／２である場合は、変換比が３／２より小さい場合よりも動画の品質を向上でき、変換比が３／２より大きい場合よりも消費電力および製造コストを低減できる。さらに、ｍが小さいので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素子の応答時間が入力画像データの周期の２／３倍程度である液晶表示装置に適用することで、画質を向上することができる。
変換比が４である場合は、変換比が４より小さい場合よりも動画の品質を向上でき、変換比が４より大きい場合よりも消費電力および製造コストを低減できる。さらに、ｍが小さいので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素子の応答時間が入力画像データの周期の１／４倍程度である液晶表示装置に適用することで、画質を向上することができる。
変換比が４／３である場合は、変換比が４／３より小さい場合よりも動画の品質を向上でき、変換比が４／３より大きい場合よりも消費電力および製造コストを低減できる。さらに、ｍが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が入力画像データの周期の３／４倍程度である液晶表示装置に適用することで、画質を向上することができる。
変換比が５である場合は、変換比が５より小さい場合よりも動画の品質を向上でき、変換比が５より大きい場合よりも消費電力および製造コストを低減できる。さらに、ｍが小さいので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素子の応答時間が入力画像データの周期の１／５倍程度である液晶表示装置に適用することで、画質を向上することができる。
変換比が５／２である場合は、変換比が５／２より小さい場合よりも動画の品質を向上でき、変換比が５／２より大きい場合よりも消費電力および製造コストを低減できる。さらに、ｍが小さいので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素子の応答時間が入力画像データの周期の２／５倍程度である液晶表示装置に適用することで、画質を向上することができる。
変換比が５／３である場合は、変換比が５／３より小さい場合よりも動画の品質を向上でき、変換比が５／３より大きい場合よりも消費電力および製造コストを低減できる。さらに、ｍが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が入力画像データの周期の３／５倍程度である液晶表示装置に適用することで、画質を向上することができる。
変換比が５／４である場合は、変換比が５／４より小さい場合よりも動画の品質を向上でき、変換比が５／４より大きい場合よりも消費電力および製造コストを低減できる。さらに、ｍが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が入力画像データの周期の４／５倍程度である液晶表示装置に適用することで、画質を向上することができる。
変換比が６である場合は、変換比が６より小さい場合よりも動画の品質を向上でき、変換比が６より大きい場合よりも消費電力および製造コストを低減できる。さらに、ｍが小さいので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素子の応答時間が入力画像データの周期の１／６倍程度である液晶表示装置に適用することで、画質を向上することができる。
変換比が６／５である場合は、変換比が６／５より小さい場合よりも動画の品質を向上でき、変換比が６／５より大きい場合よりも消費電力および製造コストを低減できる。さらに、ｍが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が入力画像データの周期の５／６倍程度である液晶表示装置に適用することで、画質を向上することができる。
変換比が７である場合は、変換比が７より小さい場合よりも動画の品質を向上でき、変換比が７より大きい場合よりも消費電力および製造コストを低減できる。さらに、ｍが小さいので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素子の応答時間が入力画像データの周期の１／７倍程度である液晶表示装置に適用することで、画質を向上することができる。
変換比が７／２である場合は、変換比が７／２より小さい場合よりも動画の品質を向上でき、変換比が７／２より大きい場合よりも消費電力および製造コストを低減できる。さらに、ｍが小さいので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素子の応答時間が入力画像データの周期の２／７倍程度である液晶表示装置に適用することで、画質を向上することができる。
変換比が７／３である場合は、変換比が７／３より小さい場合よりも動画の品質を向上でき、変換比が７／３より大きい場合よりも消費電力および製造コストを低減できる。さらに、ｍが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が入力画像データの周期の３／７倍程度である液晶表示装置に適用することで、画質を向上することができる。
変換比が７／４である場合は、変換比が７／４より小さい場合よりも動画の品質を向上でき、変換比が７／４より大きい場合よりも消費電力および製造コストを低減できる。さらに、ｍが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が入力画像データの周期の４／７倍程度である液晶表示装置に適用することで、画質を向上することができる。
変換比が７／５である場合は、変換比が７／５より小さい場合よりも動画の品質を向上でき、変換比が７／５より大きい場合よりも消費電力および製造コストを低減できる。さらに、ｍが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が入力画像データの周期の５／７倍程度である液晶表示装置に適用することで、画質を向上することができる。
変換比が７／６である場合は、変換比が７／６より小さい場合よりも動画の品質を向上でき、変換比が７／６より大きい場合よりも消費電力および製造コストを低減できる。さらに、ｍが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が入力画像データの周期の６／７倍程度である液晶表示装置に適用することで、画質を向上することができる。
変換比が８である場合は、変換比が８より小さい場合よりも動画の品質を向上でき、変換比が８より大きい場合よりも消費電力および製造コストを低減できる。さらに、ｍが小さいので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素子の応答時間が入力画像データの周期の１／８倍程度である液晶表示装置に適用することで、画質を向上することができる。
変換比が８／３である場合は、変換比が８／３より小さい場合よりも動画の品質を向上でき、変換比が８／３より大きい場合よりも消費電力および製造コストを低減できる。さらに、ｍが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が入力画像データの周期の３／８倍程度である液晶表示装置に適用することで、画質を向上することができる。
変換比が８／５である場合は、変換比が８／５より小さい場合よりも動画の品質を向上でき、変換比が８／５より大きい場合よりも消費電力および製造コストを低減できる。さらに、ｍが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が入力画像データの周期の５／８倍程度である液晶表示装置に適用することで、画質を向上することができる。
変換比が８／７である場合は、変換比が８／７より小さい場合よりも動画の品質を向上でき、変換比が８／７より大きい場合よりも消費電力および製造コストを低減できる。さらに、ｍが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が入力画像データの周期の７／８倍程度である液晶表示装置に適用することで、画質を向上することができる。
変換比が９である場合は、変換比が９より小さい場合よりも動画の品質を向上でき、変換比が９より大きい場合よりも消費電力および製造コストを低減できる。さらに、ｍが小さいので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素子の応答時間が入力画像データの周期の１／９倍程度である液晶表示装置に適用することで、画質を向上することができる。
変換比が９／２である場合は、変換比が９／２より小さい場合よりも動画の品質を向上でき、変換比が９／２より大きい場合よりも消費電力および製造コストを低減できる。さらに、ｍが小さいので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素子の応答時間が入力画像データの周期の２／９倍程度である液晶表示装置に適用することで、画質を向上することができる。
変換比が９／４である場合は、変換比が９／４より小さい場合よりも動画の品質を向上でき、変換比が９／４より大きい場合よりも消費電力および製造コストを低減できる。さらに、ｍが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が入力画像データの周期の４／９倍程度である液晶表示装置に適用することで、画質を向上することができる。
変換比が９／５である場合は、変換比が９／５より小さい場合よりも動画の品質を向上でき、変換比が９／５より大きい場合よりも消費電力および製造コストを低減できる。さらに、ｍが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が入力画像データの周期の５／９倍程度である液晶表示装置に適用することで、画質を向上することができる。
変換比が９／７である場合は、変換比が９／７より小さい場合よりも動画の品質を向上でき、変換比が９／７より大きい場合よりも消費電力および製造コストを低減できる。さらに、ｍが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が入力画像データの周期の７／９倍程度である液晶表示装置に適用することで、画質を向上することができる。
変換比が９／８である場合は、変換比が９／８より小さい場合よりも動画の品質を向上でき、変換比が９／８より大きい場合よりも消費電力および製造コストを低減できる。さらに、ｍが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が入力画像データの周期の８／９倍程度である液晶表示装置に適用することで、画質を向上することができる。
変換比が１０である場合は、変換比が１０より小さい場合よりも動画の品質を向上でき、変換比が１０より大きい場合よりも消費電力および製造コストを低減できる。さらに、ｍが小さいので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素子の応答時間が入力画像データの周期の１／１０倍程度である液晶表示装置に適用することで、画質を向上することができる。
変換比が１０／３である場合は、変換比が１０／３より小さい場合よりも動画の品質を向上でき、変換比が１０／３より大きい場合よりも消費電力および製造コストを低減できる。さらに、ｍが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が入力画像データの周期の３／１０倍程度である液晶表示装置に適用することで、画質を向上することができる。
変換比が１０／７である場合は、変換比が１０／７より小さい場合よりも動画の品質を向上でき、変換比が１０／７より大きい場合よりも消費電力および製造コストを低減できる。さらに、ｍが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が入力画像データの周期の７／１０倍程度である液晶表示装置に適用することで、画質を向上することができる。
変換比が１０／９である場合は、変換比が１０／９より小さい場合よりも動画の品質を向上でき、変換比が１０／９より大きい場合よりも消費電力および製造コストを低減できる。さらに、ｍが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が入力画像データの周期の９／１０倍程度である液晶表示装置に適用することで、画質を向上することができる。
なお、ｎが１０より大きい範囲における各々の変換比においても、同様な利点を有するのは明らかである。
次に、第２のステップとして、入力された画像データにしたがった画像または第１のステップにおいて任意の有理数（ｎ／ｍ）倍にフレームレート変換された各々の画像（元画像と呼ぶこととする）から、異なる複数の画像（サブ画像）を作成し、当該複数のサブ画像を時間的に連続して提示する方法について説明する。こうすることによって、実際は複数の画像を提示しているのにもかかわらず、見た目上、１つの元画像が表示されたように人間の目に知覚させることもできる。
なお、ここでは、１つの元画像から作成されたサブ画像のうち、先に表示されるサブ画像を、第１のサブ画像と呼ぶこととする。ここで、第１のサブ画像を表示するタイミングは、第１のステップで決められた元画像を表示するタイミングと同じであるとする。一方、その後に表示されるサブ画像を、第２のサブ画像と呼ぶこととする。第２のサブ画像を表示するタイミングは、第１のステップで決められた元画像を表示するタイミングに関わらず、任意に決めることができる。なお、実際に表示させる画像は、第２のステップにおける方法により元画像から作成された画像である。なお、サブ画像を作成するための元画像も、様々な画像を用いることができる。なお、サブ画像の数は２つに限定されず、２つより大きくてもよい。第２のステップにおいては、サブ画像の数をＪ個（Ｊは２以上の整数）と表記する。このとき、第１のステップで決められた元画像を表示するタイミングと同じタイミングで表示されるサブ画像を、第１のサブ画像と呼び、それ以降に続いて表示されるサブ画像を、表示される順番にしたがって第２のサブ画像、第３のサブ画像、・・・、第Ｊのサブ画像、と呼ぶこととする。
１つの元画像から複数のサブ画像を作成する方法としては、様々なものがあるが、主なものとしては次のような方法を挙げることができる。１つは、元画像をそのままサブ画像として用いる方法である。１つは、元画像の明るさを複数のサブ画像に分配する方法である。１つは、動き補償によって求めた中間画像をサブ画像として用いる方法である。
ここで、元画像の明るさを複数のサブ画像に分配する方法は、さらに複数の方法に分けることができる。主なものとしては次のような方法を挙げることができる。１つは、少なくとも１つのサブ画像を黒画像とする方法（黒挿入法と呼ぶこととする）である。１つは、元画像の明るさを複数の範囲に分割し、当該範囲における明るさを制御するときは、全てのサブ画像のうち唯１つのサブ画像によって行なう方法（時分割階調制御法と呼ぶこととする）である。１つは、一方のサブ画像を、元画像のガンマ値を変更した明るい画像とし、他方のサブ画像を、元画像のガンマ値を変更した暗い画像とする方法（ガンマ補完法と呼ぶこととする）である。
上に挙げたいくつかの方法を、それぞれ簡単に説明する。元画像をそのままサブ画像として用いる方法は、第１のサブ画像として、元画像をそのまま用いる。さらに、第２のサブ画像として、元画像をそのまま用いる。この方法を用いると、サブ画像を新たに作成する回路を動作させることがない、または当該回路そのものを用いる必要がなくなるため、消費電力および製造コストを低減することができる。特に、液晶表示装置においては、第１のステップにおいて、動き補償によって求めた中間画像を補間画像としたフレームレート変換を行なった後にこの方法を用いることが好ましい。なぜならば、動き補償によって求めた中間画像を補間画像とすることで、動画の動きを滑らかにしつつ、同じ画像を繰り返し表示することで、液晶素子のダイナミックキャパシタンスによる書き込み電圧不足に起因する、動画の尾引き、残像等の障害を低減することができるからである。
次に、元画像の明るさを複数のサブ画像に分配する方法における、画像の明るさおよびサブ画像が表示される期間の長さの設定方法について詳細に説明する。なお、Ｊはサブ画像の数を表し、２以上の整数であるとする。小文字のｊは大文字のＪとは区別される。ｊは１以上Ｊ以下の整数であるとする。
通常のホールド駆動における画素の明るさをＬ、元画像データの周期をＴ、
第ｊのサブ画像における画素の明るさをＬｊ、第ｊのサブ画像が表示される期間の長さをＴｊ、とすると、ＬｊとＴｊについて積をとり、これのｊ＝１からｊ＝Ｊまでの総和（Ｌ１Ｔ１＋Ｌ２Ｔ２＋・・・＋ＬＪＴＪ）が、ＬとＴの積（ＬＴ）と等しくなっていること（明るさが不変であること）が好ましい。さらに、Ｔｊの、ｊ＝１からｊ＝Ｊまでの総和（Ｔ１＋Ｔ２＋・・・＋ＴＪ）が、Ｔと等しくなっていること（元画像の表示周期が維持されること）が好ましい。ここで、明るさが不変であり、かつ、元画像の表示周期が維持されることを、サブ画像分配条件と呼ぶこととする。
元画像の明るさを複数のサブ画像に分配する方法のうち、黒挿入法は、少なくとも１つのサブ画像を黒画像とする方法である。こうすることによって、表示方法を擬似的にインパルス型とすることができるため、表示方法がホールド型であることに起因する動画の品質の低下を防ぐことができる。ここで、黒画像の挿入に伴う、表示画像の明るさの低下を防ぐために、サブ画像分配条件に従うことが好ましい。しかし、表示画像の明るさの低下が許容できるような状況（周囲が暗い等）である場合、ユーザによって表示画像の明るさの低下が許容する設定になっている場合などであれば、サブ画像分配条件に従わなくてもよい。たとえば、１つのサブ画像は元画像と同じものとし、他のサブ画像を黒画像としてもよい。この場合は、サブ画像分配条件にしたがったときと比べて、消費電力を低減できる。さらに、液晶表示装置においては、一方のサブ画像を、明るさの最大値に制限をつけずに元画像の全体的な明るさを大きくしたものとするとき、バックライトの明るさを大きくすることで、サブ画像分配条件を実現してもよい。この場合は、画素に書き込む電圧値を制御することなく、サブ画像分配条件を満足することができるため、画像処理回路の動作を省略でき、消費電力を低減できる。
なお、黒挿入法は、いずれか１つのサブ画像において、全ての画素のＬｊを０とすることを特徴とする。こうすることにより、表示方法を擬似的にインパルス型とすることができるため、表示方法がホールド型であることに起因する動画の品質の低下を防ぐことができる。
元画像の明るさを複数のサブ画像に分配する方法のうち、時分割階調制御法は、元画像の明るさを複数の範囲に分割し、当該範囲における明るさを制御するときは、全てのサブ画像のうち唯１つのサブ画像によって行なう方法である。こうすることによって、明るさを低下させることなく、表示方法を擬似的にインパルス型とすることができるため、表示方法がホールド型であることに起因する動画の品質の低下を防ぐことができる。
元画像の明るさを複数の範囲に分割する方法としては、明るさの最大値（Ｌｍａｘ）を、サブ画像の数だけ分割する方法がある。これは、たとえば、０からＬｍａｘまでの明るさが２５６段階（階調０から階調２５５）で調節できる表示装置において、サブ画像の数を２としたとき、階調０から階調１２７までを表示するときは、一方のサブ画像の明るさを階調０から階調２５５の範囲で調節する一方で、他方のサブ画像の明るさを階調０とし、階調１２８から階調２５５までを表示するときは、一方のサブ画像の明るさを階調２５５とする一方で、他方のサブ画像の明るさを階調０から階調２５５の範囲で調節する方法である。こうすることによって、元画像が表示されたように人間の目に知覚させることができ、かつ、擬似的にインパルス型とすることができるので、ホールド型であることに起因する動画の品質の低下を防ぐことができる。なお、サブ画像の数は２より大きくてもよい。たとえば、サブ画像の数を３としたときは、元画像の明るさの段階（階調０から階調２５５）を、３つに分割する。なお、元画像の明るさの段階の数とサブ画像の数によっては、明るさの段階の数がサブ画像の数で割り切れない場合もあるが、分割後のそれぞれの明るさの範囲に含まれる明るさの段階の数は、ちょうど同じでなくても、適宜振り分ければよい。
なお、時分割階調制御法においても、サブ画像分配条件を満たすことによって、明るさの低下などがおこらず、元画像と同様な画像を表示することができるため、好ましい。
元画像の明るさを複数のサブ画像に分配する方法のうち、ガンマ補完法は、一方のサブ画像を、元画像のガンマ特性を変更した明るい画像とし、他方のサブ画像を、元画像のガンマ特性を変更した暗い画像とする方法である。こうすることによって、明るさを低下させることなく、表示方法を擬似的にインパルス型とすることができるため、表示方法がホールド型であることに起因する動画の品質の低下を防ぐことができる。ここで、ガンマ特性とは、明るさの段階（階調）に対する明るさの程度のことである。通常、ガンマ特性は線形に近くなるように調整される。これは、明るさの段階である階調に対する明るさの変化が比例するようにすれば、滑らかな階調を得ることができるからである。ガンマ補完法では、一方のサブ画像のガンマ特性を線形からずらして、中間の明るさ（中間調）の領域において、線形よりも明るくなるように調整する（中間調が本来よりも明るい画像となる）。そして、他方のサブ画像のガンマ特性も線形からずらして、同じく中間調の領域において、線形よりも暗くなるように調整する（中間調が本来よりも暗い画像となる）。ここで、一方のサブ画像を線形より明るくした量と、他方のサブ画像を線形より暗くした量を、全ての階調において概等しくすることが好ましい。こうすることで、元画像が表示されたように人間の目に知覚させることができ、かつ、ホールド型であることに起因する動画の品質の低下を防ぐことができる。なお、サブ画像の数は２より大きくてもよい。たとえば、サブ画像の数を３としたときは、３つのサブ画像について、それぞれガンマ特性を調整し、線形から明るくした量の合計と、線形から暗くした量の合計が概等しくなるようにすればよい。
なお、ガンマ補完法においても、サブ画像分配条件を満たすことによって、明るさの低下などがおこらず、元画像と同様な画像を表示することができるため、好ましい。さらに、ガンマ補完法においては、階調に対するそれぞれのサブ画像の明るさＬｊの変化がガンマ曲線にしたがっているため、それぞれのサブ画像がそれ自体で階調を滑らかに表示でき、最終的に人間の目で知覚される画像の品質も向上するという利点を有する。
動き補償によって求めた中間画像をサブ画像として用いる方法は、一方のサブ画像を、前後の画像から動き補償によって求めた中間画像とする方法である。こうすることで、画像の動きを滑らかにすることができるので、動画の品質を向上できる。
次に、サブ画像を表示するタイミングと、サブ画像を作成する方法との関係について説明する。第１のサブ画像を表示するタイミングは、第１のステップで決められた元画像を表示するタイミングと同じであり、第２のサブ画像を表示するタイミングは、第１のステップで決められた元画像を表示するタイミングに関わらず、任意に決めることができるとしたが、第２のサブ画像を表示するタイミングにしたがって、サブ画像自体を変化させてもよい。こうすることで、第２のサブ画像を表示するタイミングを様々に変化させたとしても、元画像が表示されたように人間の目に知覚させることができる。具体的には、第２のサブ画像を表示するタイミングを早くした場合は、第１のサブ画像はより明るくし、第２のサブ画像はより暗くすることができる。さらに、第２のサブ画像を表示するタイミングを遅くした場合は、第１のサブ画像はより暗くし、第２のサブ画像はより明るくすることができる。これは、人間の目が知覚する明るさは、画像を表示する期間の長さによって変わるためである。より詳細には、人間の目が知覚する明るさは、画像を表示する期間が長いほど明るくなり、画像を表示する期間が短いほど暗くなる。すなわち、第２のサブ画像を表示するタイミングを早くすることによって、第１のサブ画像を表示する期間の長さが短くなり、第２のサブ画像を表示する期間の長さが長くなるため、そのままでは第１のサブ画像は暗く、第２のサブ画像は明るく、人間の目に知覚されてしまう。その結果、元画像とは異なる画像が人間の目に知覚されてしまうことになるが、これを防ぐために、第１のサブ画像はより明るくし、第２のサブ画像はより暗くすることができる。同様に、第２のサブ画像を表示するタイミングを遅くすることによって、第１のサブ画像を表示する期間の長さが長くなり、第２のサブ画像を表示する期間の長さが短くなる場合は、第１のサブ画像はより暗くし、第２のサブ画像はより明るくすることができる。
上記の説明に基づいて、第２のステップにおける処理手順を、以下に示す。
手順１として、１つの元画像から複数のサブ画像を作成する方法を決定する。より詳細には、複数のサブ画像を作成する方法は、元画像をそのままサブ画像として用いる方法、元画像の明るさを複数のサブ画像に分配する方法、動き補償によって求めた中間画像をサブ画像として用いる方法、から選択することができる。
手順２として、サブ画像の数Ｊを決定する。なお、Ｊは２以上の整数である。
手順３として、第ｊのサブ画像における画素の明るさＬｊ、第ｊのサブ画像が表示される期間の長さＴｊを、手順１で選択した方法にしたがって決定する。手順３により、それぞれのサブ画像が表示される期間の長さと、それぞれのサブ画像に含まれる個々の画素の明るさが具体的に決められる。
手順４として、手順１乃至手順３のそれぞれで決定された事項にしたがって、元画像を処理し、実際に表示する。
手順５として、対象とする元画像を次の元画像に移す。そして、手順１に戻る。
なお、第２のステップにおける手順を実行する仕組みは、装置に実装されたものであってもよいし、装置の設計段階であらかじめ決められたものであってもよい。第２のステップにおける手順を実行する仕組みが装置に実装されていれば、状況に応じた最適な動作が行われるように、駆動方法を切り替えることが可能となる。なお、ここでいう状況とは、画像データの内容、装置内外の環境（温度、湿度、気圧、光、音、磁界、電界、放射線量、高度、加速度、移動速度、等）、ユーザ設定、ソフトウエアバージョン、等を含む。一方、第２のステップにおける手順を実行する仕組みが装置の設計段階であらかじめ決められたものであれば、それぞれの駆動方法に最適な駆動回路を用いることができ、さらに、仕組みが決められていることによって、量産効果による製造コストの低減が期待できる。
次に、第２のステップにおける手順によって決められる様々な駆動方法を、それぞれ、第１のステップにおけるｎおよびｍの値を具体的に示して詳細に説明する。
第２のステップにおける手順１において、元画像をそのままサブ画像として用いる方法が選択された場合、駆動方法は次のようになる。
第ｉ（ｉは正の整数）の画像データと、
第ｉ＋１の画像データと、が、一定の周期Ｔで順次用意され、
前記周期Ｔは、Ｊ（Ｊは２以上の整数）個のサブ画像表示期間に分割され、
前記第ｉの画像データは、複数の画素にそれぞれ固有の明るさＬを持たせることができるデータであり、
第ｊ（ｊは１以上Ｊ以下の整数）のサブ画像は、それぞれ固有の明るさＬｊを持つ画素が複数並置されることによって構成され、第ｊのサブ画像表示期間Ｔｊだけ表示される画像であり、
前記Ｌ、前記Ｔ、前記Ｌｊ、前記Ｔｊ、を、サブ画像分配条件を満たす表示装置の駆動方法であって、
全てのｊにおいて、第ｊのサブ画像に含まれるそれぞれの画素の明るさＬｊが、それぞれの画素に対しＬｊ＝Ｌであることを特徴とする。
ここで、一定の周期Ｔで順次用意される画像データとしては、第１のステップにおいて作成された元画像データを用いることができる。すなわち、第１のステップの説明で挙げた全ての表示パターンを、上記駆動方法と組み合わせることができる。
そして、第２のステップにおける手順２において、サブ画像の数Ｊが２と決定され、手順３において、Ｔ１＝Ｔ２＝Ｔ／２と決定された場合、上記駆動方法は、図７１に示すようなものとなる。
図７１において、横軸は時間であり、縦軸は第１のステップにおいて用いた様々なｎおよびｍについて場合分けを行なって示したものである。
たとえば、第１のステップにおいて、ｎ＝１，ｍ＝１、すなわち変換比（ｎ／ｍ）が１であるときは、図７１のｎ＝１，ｍ＝１の箇所に示すような駆動方法となる。このとき、表示フレームレートは入力される画像データのフレームレートの２倍（２倍速駆動）となる。具体的には、たとえば、入力フレームレートが６０Ｈｚであれば、表示フレームレートは１２０Ｈｚ（１２０Ｈｚ駆動）である。そして、ひとつの入力される画像データに対し、画像を２回連続して表示することになる。ここで、２倍速駆動である場合は、フレームレートが２倍速より小さい場合よりも動画の品質を向上でき、２倍速より大きい場合よりも消費電力および製造コストを低減できる。さらに、第２のステップの手順１において、元画像をそのままサブ画像として用いる方法が選択されることによって、動き補償によって中間画像を作成する回路の動作を停止または当該回路自体を装置から省略することができるため、消費電力および装置の製造コストを低減することができる。さらに、表示装置がアクティブマトリクス方式の液晶表示装置である場合は、ダイナミックキャパシタンスによる書き込み電圧不足の問題が回避できるため、動画の尾引き、残像等の障害に対し特に顕著な画質改善効果をもたらす。さらに、液晶表示装置の交流駆動と１２０Ｈｚ駆動を組み合わせるのも効果的である。すなわち、液晶表示装置の駆動周波数を１２０Ｈｚとしつつ、交流駆動の周波数をその整数倍または整数分の一（たとえば、３０Ｈｚ、６０Ｈｚ、１２０Ｈｚ、２４０Ｈｚ等）とすることによって、交流駆動によって現れるフリッカを、人間の目に知覚されない程度に低減することができる。さらに、液晶素子の応答時間が入力画像データの周期の１／２倍程度である液晶表示装置に適用することで、画質を向上することができる。
さらに、たとえば、第１のステップにおいて、ｎ＝２，ｍ＝１、すなわち変換比（ｎ／ｍ）が２であるときは、図７１のｎ＝２，ｍ＝１の箇所に示すような駆動方法となる。このとき、表示フレームレートは入力される画像データのフレームレートの４倍（４倍速駆動）となる。具体的には、たとえば、入力フレームレートが６０Ｈｚであれば、表示フレームレートは２４０Ｈｚ（２４０Ｈｚ駆動）である。そして、ひとつの入力される画像データに対し、画像を４回連続して表示することになる。このとき、第１のステップにおける補間画像が動き補償によって求められた中間画像である場合は、動画の動きを滑らかにすることができるため、動画の品質を顕著に向上させることが可能である。ここで、４倍速駆動である場合は、フレームレートが４倍速より小さい場合よりも動画の品質を向上でき、４倍速より大きい場合よりも消費電力および製造コストを低減できる。さらに、第２のステップの手順１において、元画像をそのままサブ画像として用いる方法が選択されることによって、動き補償によって中間画像を作成する回路の動作を停止または当該回路自体を装置から省略することができるため、消費電力および装置の製造コストを低減することができる。さらに、表示装置がアクティブマトリクス方式の液晶表示装置である場合は、ダイナミックキャパシタンスによる書き込み電圧不足の問題が回避できるため、動画の尾引き、残像等の障害に対し特に顕著な画質改善効果をもたらす。さらに、液晶表示装置の交流駆動と２４０Ｈｚ駆動を組み合わせるのも効果的である。すなわち、液晶表示装置の駆動周波数を２４０Ｈｚとしつつ、交流駆動の周波数をその整数倍または整数分の一（たとえば、３０Ｈｚ、６０Ｈｚ、１２０Ｈｚ、２４０Ｈｚ等）とすることによって、交流駆動によって現れるフリッカを、人間の目に知覚されない程度に低減することができる。さらに、液晶素子の応答時間が入力画像データの周期の１／４倍程度である液晶表示装置に適用することで、画質を向上することができる。
さらに、たとえば、第１のステップにおいて、ｎ＝３，ｍ＝１、すなわち変換比（ｎ／ｍ）が３であるときは、図７１のｎ＝３，ｍ＝１の箇所に示すような駆動方法となる。このとき、表示フレームレートは入力される画像データのフレームレートの６倍（６倍速駆動）となる。具体的には、たとえば、入力フレームレートが６０Ｈｚであれば、表示フレームレートは３６０Ｈｚ（３６０Ｈｚ駆動）である。そして、ひとつの入力される画像データに対し、画像を６回連続して表示することになる。このとき、第１のステップにおける補間画像が動き補償によって求められた中間画像である場合は、動画の動きを滑らかにすることができるため、動画の品質を顕著に向上させることが可能である。ここで、６倍速駆動である場合は、フレームレートが６倍速より小さい場合よりも動画の品質を向上でき、６倍速より大きい場合よりも消費電力および製造コストを低減できる。さらに、第２のステップの手順１において、元画像をそのままサブ画像として用いる方法が選択されることによって、動き補償によって中間画像を作成する回路の動作を停止または当該回路自体を装置から省略することができるため、消費電力および装置の製造コストを低減することができる。さらに、表示装置がアクティブマトリクス方式の液晶表示装置である場合は、ダイナミックキャパシタンスによる書き込み電圧不足の問題が回避できるため、動画の尾引き、残像等の障害に対し特に顕著な画質改善効果をもたらす。さらに、液晶表示装置の交流駆動と３６０Ｈｚ駆動を組み合わせるのも効果的である。すなわち、液晶表示装置の駆動周波数を３６０Ｈｚとしつつ、交流駆動の周波数をその整数倍または整数分の一（たとえば、３０Ｈｚ、６０Ｈｚ、１２０Ｈｚ、１８０Ｈｚ等）とすることによって、交流駆動によって現れるフリッカを、人間の目に知覚されない程度に低減することができる。さらに、液晶素子の応答時間が入力画像データの周期の１／６倍程度である液晶表示装置に適用することで、画質を向上することができる。
さらに、たとえば、第１のステップにおいて、ｎ＝３，ｍ＝２、すなわち変換比（ｎ／ｍ）が３／２であるときは、図７１のｎ＝３，ｍ＝２の箇所に示すような駆動方法となる。このとき、表示フレームレートは入力される画像データのフレームレートの３倍（３倍速駆動）となる。具体的には、たとえば、入力フレームレートが６０Ｈｚであれば、表示フレームレートは１８０Ｈｚ（１８０Ｈｚ駆動）である。そして、ひとつの入力される画像データに対し、画像を３回連続して表示することになる。このとき、第１のステップにおける補間画像が動き補償によって求められた中間画像である場合は、動画の動きを滑らかにすることができるため、動画の品質を顕著に向上させることが可能である。ここで、３倍速駆動である場合は、フレームレートが３倍速より小さい場合よりも動画の品質を向上でき、３倍速より大きい場合よりも消費電力および製造コストを低減できる。さらに、第２のステップの手順１において、元画像をそのままサブ画像として用いる方法が選択されることによって、動き補償によって中間画像を作成する回路の動作を停止または当該回路自体を装置から省略することができるため、消費電力および装置の製造コストを低減することができる。さらに、表示装置がアクティブマトリクス方式の液晶表示装置である場合は、ダイナミックキャパシタンスによる書き込み電圧不足の問題が回避できるため、動画の尾引き、残像等の障害に対し特に顕著な画質改善効果をもたらす。さらに、液晶表示装置の交流駆動と１８０Ｈｚ駆動を組み合わせるのも効果的である。すなわち、液晶表示装置の駆動周波数を１８０Ｈｚとしつつ、交流駆動の周波数をその整数倍または整数分の一（たとえば、３０Ｈｚ、６０Ｈｚ、１２０Ｈｚ、１８０Ｈｚ等）とすることによって、交流駆動によって現れるフリッカを、人間の目に知覚されない程度に低減することができる。さらに、液晶素子の応答時間が入力画像データの周期の１／３倍程度である液晶表示装置に適用することで、画質を向上することができる。
さらに、たとえば、第１のステップにおいて、ｎ＝４，ｍ＝１、すなわち変換比（ｎ／ｍ）が４であるときは、図７１のｎ＝４，ｍ＝１の箇所に示すような駆動方法となる。このとき、表示フレームレートは入力される画像データのフレームレートの８倍（８倍速駆動）となる。具体的には、たとえば、入力フレームレートが６０Ｈｚであれば、表示フレームレートは４８０Ｈｚ（４８０Ｈｚ駆動）である。そして、ひとつの入力される画像データに対し、画像を８回連続して表示することになる。このとき、第１のステップにおける補間画像が動き補償によって求められた中間画像である場合は、動画の動きを滑らかにすることができるため、動画の品質を顕著に向上させることが可能である。ここで、８倍速駆動である場合は、フレームレートが８倍速より小さい場合よりも動画の品質を向上でき、８倍速より大きい場合よりも消費電力および製造コストを低減できる。さらに、第２のステップの手順１において、元画像をそのままサブ画像として用いる方法が選択されることによって、動き補償によって中間画像を作成する回路の動作を停止または当該回路自体を装置から省略することができるため、消費電力および装置の製造コストを低減することができる。さらに、表示装置がアクティブマトリクス方式の液晶表示装置である場合は、ダイナミックキャパシタンスによる書き込み電圧不足の問題が回避できるため、動画の尾引き、残像等の障害に対し特に顕著な画質改善効果をもたらす。さらに、液晶表示装置の交流駆動と４８０Ｈｚ駆動を組み合わせるのも効果的である。すなわち、液晶表示装置の駆動周波数を４８０Ｈｚとしつつ、交流駆動の周波数をその整数倍または整数分の一（たとえば、３０Ｈｚ、６０Ｈｚ、１２０Ｈｚ、２４０Ｈｚ等）とすることによって、交流駆動によって現れるフリッカを、人間の目に知覚されない程度に低減することができる。さらに、液晶素子の応答時間が入力画像データの周期の１／８倍程度である液晶表示装置に適用することで、画質を向上することができる。
さらに、たとえば、第１のステップにおいて、ｎ＝４，ｍ＝３、すなわち変換比（ｎ／ｍ）が４／３であるときは、図７１のｎ＝４，ｍ＝３の箇所に示すような駆動方法となる。このとき、表示フレームレートは入力される画像データのフレームレートの８／３倍（８／３倍速駆動）となる。具体的には、たとえば、入力フレームレートが６０Ｈｚであれば、表示フレームレートは１６０Ｈｚ（１６０Ｈｚ駆動）である。そして、３つの入力される画像データに対し、画像を８回連続して表示することになる。このとき、第１のステップにおける補間画像が動き補償によって求められた中間画像である場合は、動画の動きを滑らかにすることができるため、動画の品質を顕著に向上させることが可能である。ここで、８／３倍速駆動である場合は、フレームレートが８／３倍速より小さい場合よりも動画の品質を向上でき、８／３倍速より大きい場合よりも消費電力および製造コストを低減できる。さらに、第２のステップの手順１において、元画像をそのままサブ画像として用いる方法が選択されることによって、動き補償によって中間画像を作成する回路の動作を停止または当該回路自体を装置から省略することができるため、消費電力および装置の製造コストを低減することができる。さらに、表示装置がアクティブマトリクス方式の液晶表示装置である場合は、ダイナミックキャパシタンスによる書き込み電圧不足の問題が回避できるため、動画の尾引き、残像等の障害に対し特に顕著な画質改善効果をもたらす。さらに、液晶表示装置の交流駆動と１６０Ｈｚ駆動を組み合わせるのも効果的である。すなわち、液晶表示装置の駆動周波数を１６０Ｈｚとしつつ、交流駆動の周波数をその整数倍または整数分の一（たとえば、４０Ｈｚ、８０Ｈｚ、１６０Ｈｚ、３２０Ｈｚ等）とすることによって、交流駆動によって現れるフリッカを、人間の目に知覚されない程度に低減することができる。さらに、液晶素子の応答時間が入力画像データの周期の３／８倍程度である液晶表示装置に適用することで、画質を向上することができる。
さらに、たとえば、第１のステップにおいて、ｎ＝５，ｍ＝１、すなわち変換比（ｎ／ｍ）が５であるときは、図７１のｎ＝５，ｍ＝１の箇所に示すような駆動方法となる。このとき、表示フレームレートは入力される画像データのフレームレートの１０倍（１０倍速駆動）となる。具体的には、たとえば、入力フレームレートが６０Ｈｚであれば、表示フレームレートは６００Ｈｚ（６００Ｈｚ駆動）である。そして、ひとつの入力される画像データに対し、画像を１０回連続して表示することになる。このとき、第１のステップにおける補間画像が動き補償によって求められた中間画像である場合は、動画の動きを滑らかにすることができるため、動画の品質を顕著に向上させることが可能である。ここで、１０倍速駆動である場合は、フレームレートが１０倍速より小さい場合よりも動画の品質を向上でき、１０倍速より大きい場合よりも消費電力および製造コストを低減できる。さらに、第２のステップの手順１において、元画像をそのままサブ画像として用いる方法が選択されることによって、動き補償によって中間画像を作成する回路の動作を停止または当該回路自体を装置から省略することができるため、消費電力および装置の製造コストを低減することができる。さらに、表示装置がアクティブマトリクス方式の液晶表示装置である場合は、ダイナミックキャパシタンスによる書き込み電圧不足の問題が回避できるため、動画の尾引き、残像等の障害に対し特に顕著な画質改善効果をもたらす。さらに、液晶表示装置の交流駆動と６００Ｈｚ駆動を組み合わせるのも効果的である。すなわち、液晶表示装置の駆動周波数を６００Ｈｚとしつつ、交流駆動の周波数をその整数倍または整数分の一（たとえば、３０Ｈｚ、６０Ｈｚ、１００Ｈｚ、１２０Ｈｚ等）とすることによって、交流駆動によって現れるフリッカを、人間の目に知覚されない程度に低減することができる。さらに、液晶素子の応答時間が入力画像データの周期の１／１０倍程度である液晶表示装置に適用することで、画質を向上することができる。
さらに、たとえば、第１のステップにおいて、ｎ＝５，ｍ＝２、すなわち変換比（ｎ／ｍ）が５／２であるときは、図７１のｎ＝５，ｍ＝２の箇所に示すような駆動方法となる。このとき、表示フレームレートは入力される画像データのフレームレートの５倍（５倍速駆動）となる。具体的には、たとえば、入力フレームレートが６０Ｈｚであれば、表示フレームレートは３００Ｈｚ（３００Ｈｚ駆動）である。そして、１つの入力される画像データに対し、画像を５回連続して表示することになる。このとき、第１のステップにおける補間画像が動き補償によって求められた中間画像である場合は、動画の動きを滑らかにすることができるため、動画の品質を顕著に向上させることが可能である。ここで、５倍速駆動である場合は、フレームレートが５倍速より小さい場合よりも動画の品質を向上でき、５倍速より大きい場合よりも消費電力および製造コストを低減できる。さらに、第２のステップの手順１において、元画像をそのままサブ画像として用いる方法が選択されることによって、動き補償によって中間画像を作成する回路の動作を停止または当該回路自体を装置から省略することができるため、消費電力および装置の製造コストを低減することができる。さらに、表示装置がアクティブマトリクス方式の液晶表示装置である場合は、ダイナミックキャパシタンスによる書き込み電圧不足の問題が回避できるため、動画の尾引き、残像等の障害に対し特に顕著な画質改善効果をもたらす。さらに、液晶表示装置の交流駆動と３００Ｈｚ駆動を組み合わせるのも効果的である。すなわち、液晶表示装置の駆動周波数を３００Ｈｚとしつつ、交流駆動の周波数をその整数倍または整数分の一（たとえば、３０Ｈｚ、５０Ｈｚ、６０Ｈｚ、１００Ｈｚ等）とすることによって、交流駆動によって現れるフリッカを、人間の目に知覚されない程度に低減することができる。さらに、液晶素子の応答時間が入力画像データの周期の１／５倍程度である液晶表示装置に適用することで、画質を向上することができる。
このように、第２のステップにおける手順１において、元画像をそのままサブ画像として用いる方法が選択され、
第２のステップにおける手順２において、サブ画像の数が２と決定され、
第２のステップにおける手順３において、Ｔ１＝Ｔ２＝Ｔ／２と決定された場合は、第１のステップにおけるｎおよびｍの値によって決められる変換比のフレームレート変換に対し、表示フレームレートをさらに２倍のフレームレートとすることができるため、動画の品質をさらに向上させることが可能となる。さらに、当該表示フレームレートより小さい表示フレームレートである場合よりも動画の品質を向上でき、当該表示フレームレートより大きい表示フレームレートである場合よりも消費電力および製造コストを低減できる。さらに、第２のステップの手順１において、元画像をそのままサブ画像として用いる方法が選択されることによって、動き補償によって中間画像を作成する回路の動作を停止または当該回路自体を装置から省略することができるため、消費電力および装置の製造コストを低減することができる。さらに、表示装置がアクティブマトリクス方式の液晶表示装置である場合は、ダイナミックキャパシタンスによる書き込み電圧不足の問題が回避できるため、動画の尾引き、残像等の障害に対し特に顕著な画質改善効果をもたらす。さらに、液晶表示装置の駆動周波数を大きくしつつ、交流駆動の周波数をその整数倍または整数分の一とすることによって、交流駆動によって現れるフリッカを、人間の目に知覚されない程度に低減することができる。さらに、液晶素子の応答時間が入力画像データの周期の（１／（変換比の２倍））倍程度である液晶表示装置に適用することで、画質を向上することができる。
なお、詳細な説明が省略したが、上に上げた変換比以外の場合においても、同様な利点を有するのは明らかである。たとえば、ｎが１０以下の範囲においては、上に挙げたもののほかに、
ｎ＝５，ｍ＝３、すなわち変換比（ｎ／ｍ）＝５／３（１０／３倍速駆動、２００Ｈｚ）、
ｎ＝５，ｍ＝４、すなわち変換比（ｎ／ｍ）＝５／４（５／２倍速駆動、１５０Ｈｚ）、
ｎ＝６，ｍ＝１、すなわち変換比（ｎ／ｍ）＝６（１２倍速駆動、７２０Ｈｚ）、
ｎ＝６，ｍ＝５、すなわち変換比（ｎ／ｍ）＝６／５（１２／５倍速駆動、１４４Ｈｚ）、
ｎ＝７，ｍ＝１、すなわち変換比（ｎ／ｍ）＝７（１４倍速駆動、８４０Ｈｚ）、
ｎ＝７，ｍ＝２、すなわち変換比（ｎ／ｍ）＝７／２（７倍速駆動、４２０Ｈｚ）、
ｎ＝７，ｍ＝３、すなわち変換比（ｎ／ｍ）＝７／３（１４／３倍速駆動、２８０Ｈｚ）、
ｎ＝７，ｍ＝４、すなわち変換比（ｎ／ｍ）＝７／４（７／２倍速駆動、２１０Ｈｚ）、
ｎ＝７，ｍ＝５、すなわち変換比（ｎ／ｍ）＝７／５（１４／５倍速駆動、１６８Ｈｚ）、
ｎ＝７，ｍ＝６、すなわち変換比（ｎ／ｍ）＝７／６（７／３倍速駆動、１４０Ｈｚ）、
ｎ＝８，ｍ＝１、すなわち変換比（ｎ／ｍ）＝８（１６倍速駆動、９６０Ｈｚ）、
ｎ＝８，ｍ＝３、すなわち変換比（ｎ／ｍ）＝８／３（１６／３倍速駆動、３２０Ｈｚ）、
ｎ＝８，ｍ＝５、すなわち変換比（ｎ／ｍ）＝８／５（１６／５倍速駆動、１９２Ｈｚ）、
ｎ＝８，ｍ＝７、すなわち変換比（ｎ／ｍ）＝８／７（１６／７倍速駆動、１３７Ｈｚ）、
ｎ＝９，ｍ＝１、すなわち変換比（ｎ／ｍ）＝９（１８倍速駆動、１０８０Ｈｚ）、
ｎ＝９，ｍ＝２、すなわち変換比（ｎ／ｍ）＝９／２（９倍速駆動、５４０Ｈｚ）、
ｎ＝９，ｍ＝４、すなわち変換比（ｎ／ｍ）＝９／４（９／２倍速駆動、２７０Ｈｚ）、
ｎ＝９，ｍ＝５、すなわち変換比（ｎ／ｍ）＝９／５（１８／５倍速駆動、２１６Ｈｚ）、
ｎ＝９，ｍ＝７、すなわち変換比（ｎ／ｍ）＝９／７（１８／７倍速駆動、１５４Ｈｚ）、
ｎ＝９，ｍ＝８、すなわち変換比（ｎ／ｍ）＝９／８（９／４倍速駆動、１３５Ｈｚ）、
ｎ＝１０，ｍ＝１、すなわち変換比（ｎ／ｍ）＝１０（２０倍速駆動、１２００Ｈｚ）、
ｎ＝１０，ｍ＝３、すなわち変換比（ｎ／ｍ）＝１０／３（２０／３倍速駆動、４００Ｈｚ）、
ｎ＝１０，ｍ＝７、すなわち変換比（ｎ／ｍ）＝１０／７（２０／７倍速駆動、１７１Ｈｚ）、
ｎ＝１０，ｍ＝９、すなわち変換比（ｎ／ｍ）＝１０／９（２０／９倍速駆動、１３３Ｈｚ）、
以上の組み合わせが考えられる。なお、周波数の表記は入力フレームレートが６０Ｈｚであるときの例であり、その他の入力フレームレートに対しては、それぞれの変換比の２倍を入力フレームレートと積算した値が駆動周波数となる。
なお、ｎが１０より大きい整数である場合については、具体的なｎおよびｍの数字は挙げないが、様々なｎおよびｍに対し、この、第２のステップにおける手順が適用できることは明らかである。
なお、Ｊ＝２とする場合、第１のステップにおける変換比が２より大きいと、特に効果的である。なぜならば、第２のステップにおいて、サブ画像の数をＪ＝２のように比較的小さくすれば、その分、第１のステップにおける変換比を大きくすることができるからである。このような変換比は、ｎが１０以下の範囲においては、３、４、５、５／２、６、７、７／２、７／３、８、８／３、９、９／２、９／４、１０、１０／３、が挙げられる。第１のステップ後の表示フレームレートがこのような値の場合、Ｊ＝３以上とすることによって、第２のステップにおけるサブ画像の数が小さいことによる利点（消費電力および製造コストの低減等）と、最終的な表示フレームレートが大きいことによる利点（動画の品質向上、フリッカの低減等）を、両立させることが可能となる。
なお、ここでは、手順２においてサブ画像の数Ｊが２と決定され、手順３においてＴ１＝Ｔ２＝Ｔ／２と決定された場合について説明したが、これに限定されないのは明らかである。
たとえば、第２のステップにおける手順３において、Ｔ１＜Ｔ２と決定された場合は、第１のサブ画像をより明るく、第２のサブ画像をより暗くすることができる。さらに、第２のステップにおける手順３において、Ｔ１＞Ｔ２と決定された場合は、第１のサブ画像をより暗く、第２のサブ画像をより明るくすることができる。こうすることで、元画像をきちんと人間の目に知覚させることができると同時に、表示を擬似的にインパルス駆動にすることもできるため、動画の品質を向上できる。ただし、上記の駆動方法のように、手順１において、元画像をそのままサブ画像として用いる方法が選択された場合は、サブ画像の明るさを変化させずに、そのまま表示してもよい。なぜならば、この場合はサブ画像として用いる画像が同じであるため、サブ画像の表示タイミングに関わらず、元画像をきちんと表示することができるからである。
さらに、手順２において、サブ画像の数Ｊが２ではなく、それ以外の値に決定されてもよいことは明らかである。この場合、第１のステップにおけるｎおよびｍの値によって決められる変換比のフレームレート変換に対し、表示フレームレートをさらにＪ倍のフレームレートとすることができるため、動画の品質をさらに向上させることが可能となる。さらに、当該表示フレームレートより小さい表示フレームレートである場合よりも動画の品質を向上でき、当該表示フレームレートより大きい表示フレームレートである場合よりも消費電力および製造コストを低減できる。さらに、第２のステップの手順１において、元画像をそのままサブ画像として用いる方法が選択されることによって、動き補償によって中間画像を作成する回路の動作を停止または当該回路自体を装置から省略することができるため、消費電力および装置の製造コストを低減することができる。さらに、表示装置がアクティブマトリクス方式の液晶表示装置である場合は、ダイナミックキャパシタンスによる書き込み電圧不足の問題が回避できるため、動画の尾引き、残像等の障害に対し特に顕著な画質改善効果をもたらす。さらに、液晶表示装置の駆動周波数を大きくしつつ、交流駆動の周波数をその整数倍または整数分の一とすることによって、交流駆動によって現れるフリッカを、人間の目に知覚されない程度に低減することができる。さらに、液晶素子の応答時間が入力画像データの周期の（１／（変換比のＪ倍））倍程度である液晶表示装置に適用することで、画質を向上することができる。
たとえば、Ｊ＝３である場合は、特に、サブ画像の数が３より小さい場合よりも動画の品質を向上でき、サブ画像の数が３より大きい場合よりも消費電力および製造コストを低減できるという利点を有する。さらに、液晶素子の応答時間が入力画像データの周期の（１／（変換比の３倍））倍程度である液晶表示装置に適用することで、画質を向上することができる。
さらに、たとえば、Ｊ＝４である場合は、特に、サブ画像の数が４より小さい場合よりも動画の品質を向上でき、サブ画像の数が４より大きい場合よりも消費電力および製造コストを低減できるという利点を有する。さらに、液晶素子の応答時間が入力画像データの周期の（１／（変換比の４倍））倍程度である液晶表示装置に適用することで、画質を向上することができる。
さらに、たとえば、Ｊ＝５である場合は、特に、サブ画像の数が５より小さい場合よりも動画の品質を向上でき、サブ画像の数が５より大きい場合よりも消費電力および製造コストを低減できるという利点を有する。さらに、液晶素子の応答時間が入力画像データの周期の（１／（変換比の５倍））倍程度である液晶表示装置に適用することで、画質を向上することができる。
さらに、Ｊが上に挙げたもの以外であっても、同様な利点を有する。
なお、Ｊ＝３以上とする場合、第１のステップにおける変換比は様々な値をとることができるが、特に、第１のステップにおける変換比が比較的小さい場合（２以下）に、Ｊ＝３以上とするのが効果的である。なぜならば、第１のステップ後の表示フレームレートが比較的小さければ、その分、第２のステップにおいて、Ｊを大きくすることができるからである。このような変換比は、ｎが１０以下の範囲においては、１、２、３／２、４／３、５／３、５／４、６／５、７／４、７／５、７／６、８／７、９／５、９／７、９／８、１０／７、１０／９、が挙げられる。このうち、変換比が１、２、３／２、４／３、５／３、５／４の場合については、図７２に図示する。このように、第１のステップ後の表示フレームレートが比較的小さな値の場合、Ｊ＝３以上とすることによって、第１のステップにおける表示フレームレートが小さいことによる利点（消費電力および製造コストの低減等）と、最終的な表示フレームレートが大きいことによる利点（動画の品質向上、フリッカの低減等）を、両立させることが可能となる。
次に、第２のステップにおける手順によって決められる駆動方法の別の例について説明する。
第２のステップにおける手順１において、元画像の明るさを複数のサブ画像に分配する方法のうち、黒挿入法が選択された場合、駆動方法は次のようになる。
第ｉ（ｉは正の整数）の画像データと、
第ｉ＋１の画像データと、が、一定の周期Ｔで順次用意され、
前記周期Ｔは、Ｊ（Ｊは２以上の整数）個のサブ画像表示期間に分割され、
前記第ｉの画像データは、複数の画素にそれぞれ固有の明るさＬを持たせることができるデータであり、
第ｊ（ｊは１以上Ｊ以下の整数）のサブ画像は、それぞれ固有の明るさＬｊを持つ画素が複数並置されることによって構成され、第ｊのサブ画像表示期間Ｔｊだけ表示される画像であり、
前記Ｌ、前記Ｔ、前記Ｌｊ、前記Ｔｊ、を、サブ画像分配条件を満たす表示装置の駆動方法であって、
少なくとも１つのｊにおいて、第ｊのサブ画像に含まれる全て画素の明るさＬｊが、Ｌｊ＝０である
ことを特徴とする。
ここで、一定の周期Ｔで順次用意される画像データとしては、第１のステップにおいて作成された元画像データを用いることができる。すなわち、第１のステップの説明で挙げた全ての表示パターンを、上記駆動方法と組み合わせることができる。
なお、上記の駆動方法は、第１のステップにおいて用いた様々なｎおよびｍについて、それぞれ組み合わせて実施できることは明らかである。
そして、第２のステップにおける手順２において、サブ画像の数Ｊが２と決定され、手順３において、Ｔ１＝Ｔ２＝Ｔ／２と決定された場合、上記駆動方法は、図７１に示すようなものとなる。
図７１に示す駆動方法（様々なｎおよびｍにおける表示タイミング）の特徴および利点は既に述べたので、ここでは詳細な説明は省略するが、第２のステップにおける手順１において、元画像の明るさを複数のサブ画像に分配する方法のうち、黒挿入法が選択された場合においても同様な利点を有するのは明らかである。たとえば、第１のステップにおける補間画像が動き補償によって求められた中間画像である場合は、動画の動きを滑らかにすることができるため、動画の品質を顕著に向上させることが可能である。さらに、表示フレームレートが大きい場合は、動画の品質を向上でき、表示フレームレートが小さい場合は、消費電力および製造コストを低減できる。さらに、表示装置がアクティブマトリクス方式の液晶表示装置である場合は、ダイナミックキャパシタンスによる書き込み電圧不足の問題が回避できるため、動画の尾引き、残像等の障害に対し特に顕著な画質改善効果をもたらす。さらに、交流駆動によって現れるフリッカを、人間の目に知覚されない程度に低減することができる
第２のステップの手順１において、元画像の明るさを複数のサブ画像に分配する方法のうち、黒挿入法が選択されることによる特徴的な利点としては、動き補償によって中間画像を作成する回路の動作を停止または当該回路自体を装置から省略することができるため、消費電力および装置の製造コストを低減することができることである。さらに、画像データに含まれる階調値によらずに擬似的にインパルス型の表示方法とすることができるため、動画の品質を向上できる。
なお、ここでは、手順２においてサブ画像の数Ｊが２と決定され、手順３においてＴ１＝Ｔ２＝Ｔ／２と決定された場合について説明したが、これに限定されないのは明らかである。
たとえば、第２のステップにおける手順３において、Ｔ１＜Ｔ２と決定された場合は、第１のサブ画像をより明るく、第２のサブ画像をより暗くすることができる。さらに、第２のステップにおける手順３において、Ｔ１＞Ｔ２と決定された場合は、第１のサブ画像をより暗く、第２のサブ画像をより明るくすることができる。こうすることで、元画像をきちんと人間の目に知覚させることができると同時に、表示を擬似的にインパルス駆動にすることもできるため、動画の品質を向上できる。ただし、上記の駆動方法のように、手順１において、元画像の明るさを複数のサブ画像に分配する方法のうち、黒挿入法が選択された場合は、サブ画像の明るさを変化させずに、そのまま表示してもよい。なぜならば、この場合はサブ画像の明るさを変えない場合は、元画像の全体の明るさが暗くなって表示されるだけであるからである。すなわち、この方法を表示装置の明るさの制御に積極的に用いることで、動画の品質を向上させつつ、明るさの制御も可能となる。
さらに、手順２において、サブ画像の数Ｊが２ではなく、それ以外の値に決定されてもよいことは明らかである。その場合の利点は既に述べたので、ここでは詳細な説明は省略するが、第２のステップにおける手順１において、元画像の明るさを複数のサブ画像に分配する方法のうち、黒挿入法が選択された場合においても同様な利点を有するのは明らかである。たとえば、液晶素子の応答時間が入力画像データの周期の（１／（変換比のＪ倍））倍程度である液晶表示装置に適用することで、画質を向上することができる。
次に、第２のステップにおける手順によって決められる駆動方法の別の例について説明する。
第２のステップにおける手順１において、元画像の明るさを複数のサブ画像に分配する方法のうち、時分割階調制御法が選択された場合、駆動方法は次のようになる。
第ｉ（ｉは正の整数）の画像データと、
第ｉ＋１の画像データと、が、一定の周期Ｔで順次用意され、
前記周期Ｔは、Ｊ（Ｊは２以上の整数）個のサブ画像表示期間に分割され、
前記第ｉの画像データは、複数の画素にそれぞれ固有の明るさＬを持たせることができるデータであり、
前記固有の明るさＬは、最大値がＬｍａｘであり、
第ｊ（ｊは１以上Ｊ以下の整数）のサブ画像は、それぞれ固有の明るさＬｊを持つ画素が複数並置されることによって構成され、第ｊのサブ画像表示期間Ｔｊだけ表示される画像であり、
前記Ｌ、前記Ｔ、前記Ｌｊ、前記Ｔｊ、を、サブ画像分配条件を満たす表示装置の駆動方法であって、
前記固有の明るさＬを表示するにあたって、（ｊ−１）×Ｌｍａｘ／ＪからＪ×Ｌｍａｘ／Ｊの明るさの範囲における明るさの調節は、前記Ｊ個のサブ画像表示期間のうち唯１つのサブ画像表示期間における明るさの調節によって行なう
ことを特徴とする。
ここで、一定の周期Ｔで順次用意される画像データとしては、第１のステップにおいて作成された元画像データを用いることができる。すなわち、第１のステップの説明で挙げた全ての表示パターンを、上記駆動方法と組み合わせることができる。
なお、上記の駆動方法は、第１のステップにおいて用いた様々なｎおよびｍについて、それぞれ組み合わせて実施できることは明らかである。
そして、第２のステップにおける手順２において、サブ画像の数Ｊが２と決定され、手順３において、Ｔ１＝Ｔ２＝Ｔ／２と決定された場合、上記駆動方法は、図７１に示すようなものとなる。
図７１に示す駆動方法（様々なｎおよびｍにおける表示タイミング）の特徴および利点は既に述べたので、ここでは詳細な説明は省略するが、第２のステップにおける手順１において、元画像の明るさを複数のサブ画像に分配する方法のうち、時分割階調制御法が選択された場合においても同様な利点を有するのは明らかである。たとえば、第１のステップにおける補間画像が動き補償によって求められた中間画像である場合は、動画の動きを滑らかにすることができるため、動画の品質を顕著に向上させることが可能である。さらに、表示フレームレートが大きい場合は、動画の品質を向上でき、表示フレームレートが小さい場合は、消費電力および製造コストを低減できる。さらに、表示装置がアクティブマトリクス方式の液晶表示装置である場合は、ダイナミックキャパシタンスによる書き込み電圧不足の問題が回避できるため、動画の尾引き、残像等の障害に対し特に顕著な画質改善効果をもたらす。さらに、交流駆動によって現れるフリッカを、人間の目に知覚されない程度に低減することができる
第２のステップの手順１において、元画像の明るさを複数のサブ画像に分配する方法のうち、時分割階調制御法が選択されることによる特徴的な利点としては、動き補償によって中間画像を作成する回路の動作を停止または当該回路自体を装置から省略することができるため、消費電力および装置の製造コストを低減することができることである。さらに、擬似的にインパルス型の表示方法とすることができるため、動画の品質が向上でき、かつ、表示装置の明るさが小さくなってしまうことがないため、さらに消費電力を低減できる。
なお、ここでは、手順２においてサブ画像の数Ｊが２と決定され、手順３においてＴ１＝Ｔ２＝Ｔ／２と決定された場合について説明したが、これに限定されないのは明らかである。
たとえば、第２のステップにおける手順３において、Ｔ１＜Ｔ２と決定された場合は、第１のサブ画像をより明るく、第２のサブ画像をより暗くすることができる。さらに、第２のステップにおける手順３において、Ｔ１＞Ｔ２と決定された場合は、第１のサブ画像をより暗く、第２のサブ画像をより明るくすることができる。こうすることで、元画像をきちんと人間の目に知覚させることができると同時に、表示を擬似的にインパルス駆動にすることもできるため、動画の品質を向上できる。こうすることで、元画像をきちんと人間の目に知覚させることができると同時に、表示を擬似的にインパルス駆動にすることもできるため、動画の品質を向上できる。
さらに、手順２において、サブ画像の数Ｊが２ではなく、それ以外の値に決定されてもよいことは明らかである。その場合の利点は既に述べたので、ここでは詳細な説明は省略するが、第２のステップにおける手順１において、元画像の明るさを複数のサブ画像に分配する方法のうち、時分割階調制御法が選択された場合においても同様な利点を有するのは明らかである。たとえば、液晶素子の応答時間が入力画像データの周期の（１／（変換比のＪ倍））倍程度である液晶表示装置に適用することで、画質を向上することができる。
次に、第２のステップにおける手順によって決められる駆動方法の別の例について説明する。
第２のステップにおける手順１において、元画像の明るさを複数のサブ画像に分配する方法のうち、ガンマ補完法が選択された場合、駆動方法は次のようになる。
第ｉ（ｉは正の整数）の画像データと、
第ｉ＋１の画像データと、が、一定の周期Ｔで順次用意され、
前記周期Ｔは、Ｊ（Ｊは２以上の整数）個のサブ画像表示期間に分割され、
前記第ｉの画像データは、複数の画素にそれぞれ固有の明るさＬを持たせることができるデータであり、
第ｊ（ｊは１以上Ｊ以下の整数）のサブ画像は、それぞれ固有の明るさＬｊを持つ画素が複数並置されることによって構成され、第ｊのサブ画像表示期間Ｔｊだけ表示される画像であり、
前記Ｌ、前記Ｔ、前記Ｌｊ、前記Ｔｊ、を、サブ画像分配条件を満たす表示装置の駆動方法であって、
それぞれのサブ画像において、階調に対する明るさの変化の特性を、線形からずらし、線形から明るい方へずらした明るさの量の合計と、線形から暗い方へずらした明るさの量の合計が、全ての階調において概等しい
ことを特徴とする。
ここで、一定の周期Ｔで順次用意される画像データとしては、第１のステップにおいて作成された元画像データを用いることができる。すなわち、第１のステップの説明で挙げた全ての表示パターンを、上記駆動方法と組み合わせることができる。
なお、上記の駆動方法は、第１のステップにおいて用いた様々なｎおよびｍについて、それぞれ組み合わせて実施できることは明らかである。
そして、第２のステップにおける手順２において、サブ画像の数Ｊが２と決定され、手順３において、Ｔ１＝Ｔ２＝Ｔ／２と決定された場合、上記駆動方法は、図７１に示すようなものとなる。
図７１に示す駆動方法（様々なｎおよびｍにおける表示タイミング）の特徴および利点は既に述べたので、ここでは詳細な説明は省略するが、第２のステップにおける手順１において、元画像の明るさを複数のサブ画像に分配する方法のうち、ガンマ補完法が選択された場合においても同様な利点を有するのは明らかである。たとえば、第１のステップにおける補間画像が動き補償によって求められた中間画像である場合は、動画の動きを滑らかにすることができるため、動画の品質を顕著に向上させることが可能である。さらに、表示フレームレートが大きい場合は、動画の品質を向上でき、表示フレームレートが小さい場合は、消費電力および製造コストを低減できる。さらに、表示装置がアクティブマトリクス方式の液晶表示装置である場合は、ダイナミックキャパシタンスによる書き込み電圧不足の問題が回避できるため、動画の尾引き、残像等の障害に対し特に顕著な画質改善効果をもたらす。さらに、交流駆動によって現れるフリッカを、人間の目に知覚されない程度に低減することができる
第２のステップの手順１において、元画像の明るさを複数のサブ画像に分配する方法のうち、ガンマ補完法が選択されることによる特徴的な利点としては、動き補償によって中間画像を作成する回路の動作を停止または当該回路自体を装置から省略することができるため、消費電力および装置の製造コストを低減することができることである。さらに、画像データに含まれる階調値によらずに擬似的にインパルス型の表示方法とすることができるため、動画の品質を向上できる。さらに、画像データを直接ガンマ変換することによってサブ画像を求めてもよい。この場合は、動画の動きの大きさなどによって、様々にガンマ値を制御できる利点を有する。さらに、画像データは直接ガンマ変換せず、デジタルアナログ変換回路（ＤＡＣ）の参照電圧を変えることによって、ガンマ値を変化させたサブ画像を求める構成であってもよい。この場合は、画像データを直接ガンマ変換することがないので、ガンマ変換を行なう回路を停止または当該回路自体を装置から省略することができるため、消費電力および装置の製造コストを低減することができる。さらに、ガンマ補完法においては、階調に対するそれぞれのサブ画像の明るさＬｊの変化がガンマ曲線にしたがっているため、それぞれのサブ画像がそれ自体で階調を滑らかに表示でき、最終的に人間の目で知覚される画像の品質も向上するという利点を有する。
なお、ここでは、手順２においてサブ画像の数Ｊが２と決定され、手順３においてＴ１＝Ｔ２＝Ｔ／２と決定された場合について説明したが、これに限定されないのは明らかである。
たとえば、第２のステップにおける手順３において、Ｔ１＜Ｔ２と決定された場合は、第１のサブ画像をより明るく、第２のサブ画像をより暗くすることができる。さらに、第２のステップにおける手順３において、Ｔ１＞Ｔ２と決定された場合は、第１のサブ画像をより暗く、第２のサブ画像をより明るくすることができる。こうすることで、元画像をきちんと人間の目に知覚させることができると同時に、表示を擬似的にインパルス駆動にすることもできるため、動画の品質を向上できる。なお、上記の駆動方法のように、手順１において、元画像の明るさを複数のサブ画像に分配する方法のうち、ガンマ法が選択された場合は、サブ画像の明るさを変化させる場合に、ガンマ値を変化させてもよい。すなわち、第２のサブ画像の表示タイミングにしたがって、ガンマ値を決めてもよい。こうすることで、画像全体の明るさを変化させる回路を停止または当該回路自体を装置から省略することができるため、消費電力および装置の製造コストを低減することができる。
さらに、手順２において、サブ画像の数Ｊが２ではなく、それ以外の値に決定されてもよいことは明らかである。その場合の利点は既に述べたので、ここでは詳細な説明は省略するが、第２のステップにおける手順１において、元画像の明るさを複数のサブ画像に分配する方法のうち、時分割階調制御法が選択された場合においても同様な利点を有するのは明らかである。たとえば、液晶素子の応答時間が入力画像データの周期の（１／（変換比のＪ倍））倍程度である液晶表示装置に適用することで、画質を向上することができる。
次に、第２のステップにおける手順によって決められる駆動方法の別の例について、詳細に説明する。
第２のステップにおける手順１において、動き補償によって求めた中間画像をサブ画像として用いる方法が選択され、
第２のステップにおける手順２において、サブ画像の数が２と決定され、
第２のステップにおける手順３において、Ｔ１＝Ｔ２＝Ｔ／２と決定された場合は、第２のステップにおける手順によって決められる駆動方法は、次のようになる。
第ｉ（ｉは正の整数）の画像データと、
第ｉ＋１の画像データと、が、一定の周期Ｔで順次用意され、
第ｋ（ｋは正の整数）の画像と、
第ｋ＋１の画像と、
第ｋ＋２の画像と、を、元画像データの周期の１／２倍の間隔で順次表示する表示装置の駆動方法であって、
前記第ｋの画像は、前記第ｉの画像データにしたがって表示され、
前記第ｋ＋１の画像は、前記第ｉの画像データから前記第ｉ＋１の画像データまでの動きを１／２倍した動きに相当する画像データにしたがって表示され、
前記第ｋ＋２の画像は、前記第ｉ＋１の画像データにしたがって表示される
ことを特徴とする。
ここで、一定の周期Ｔで順次用意される画像データとしては、第１のステップにおいて作成された元画像データを用いることができる。すなわち、第１のステップの説明で挙げた全ての表示パターンを、上記駆動方法と組み合わせることができる。
なお、上記の駆動方法は、第１のステップにおいて用いた様々なｎおよびｍについて、それぞれ組み合わせて実施できることは明らかである。
第２のステップにおける手順１において、動き補償によって求めた中間画像をサブ画像として用いる方法が選択されることによる特徴的な利点は、第１のステップにおける手順において、動き補償によって求めた中間画像を補間画像とする場合に、第１のステップにおいて用いた中間画像を求める方法が、第２のステップでもそのままの方法で用いることができる点である。すなわち、動き補償によって中間画像を求める回路を、第１のステップだけではなく、第２のステップでも利用することができるので、回路を有効に利用できるようになり、処理効率を向上できる。また、画像の動きをさらに滑らかにすることができるため、動画の品質をさらに向上させることができる。
なお、ここでは、手順２においてサブ画像の数Ｊが２と決定され、手順３においてＴ１＝Ｔ２＝Ｔ／２と決定された場合について説明したが、これに限定されないのは明らかである。
たとえば、第２のステップにおける手順３において、Ｔ１＜Ｔ２と決定された場合は、第１のサブ画像をより明るく、第２のサブ画像をより暗くすることができる。さらに、第２のステップにおける手順３において、Ｔ１＞Ｔ２と決定された場合は、第１のサブ画像をより暗く、第２のサブ画像をより明るくすることができる。こうすることで、元画像をきちんと人間の目に知覚させることができると同時に、表示を擬似的にインパルス駆動にすることもできるため、動画の品質を向上できる。こうすることで、元画像をきちんと人間の目に知覚させることができると同時に、表示を擬似的にインパルス駆動にすることもできるため、動画の品質を向上できる。なお、上記の駆動方法のように、手順２において、動き補償によって求めた中間画像をサブ画像として用いる方法が選択された場合は、サブ画像の明るさを変化させなくてもよい。なぜならば、中間状態の画像はそれ自体で画像として完結しているため、第２のサブ画像の表示タイミングが変化しても、人間の目に知覚される画像としては変化しないためである。この場合は、画像全体の明るさを変化させる回路を停止または当該回路自体を装置から省略することができるため、消費電力および装置の製造コストを低減することができる。
さらに、手順２において、サブ画像の数Ｊが２ではなく、それ以外の値に決定されてもよいことは明らかである。その場合の利点は既に述べたので、ここでは詳細な説明は省略するが、第２のステップにおける手順１において、動き補償によって求めた中間画像をサブ画像として用いる方法が選択された場合においても同様な利点を有するのは明らかである。たとえば、液晶素子の応答時間が入力画像データの周期の（１／（変換比のＪ倍））倍程度である液晶表示装置に適用することで、画質を向上することができる。
次に、図７３を参照して、入力フレームレートと表示フレームレートが異なる場合の、フレームレート変換方法の具体例について説明する。図７３（Ａ）乃至（Ｃ）に示す方法においては、画像上の円形の領域がフレームによって位置が変化する領域であり、画像上の三角形の領域がフレームによって位置がほぼ変化しない領域であるとしている。ただし、これは説明のための例であり、表示される画像はこれに限定されない。図７３（Ａ）乃至（Ｃ）の方法は、様々な画像に対して適用することができる。
図７３（Ａ）は、表示フレームレートが入力フレームレートの２倍（変換比が２）である場合を表している。変換比が２である場合は、変換比が２より小さい場合よりも動画の品質を向上できるという利点を有する。さらに、変換比が２である場合は、変換比が２より大きい場合よりも消費電力および製造コストを低減できるという利点を有する。図７３（Ａ）は、横軸を時間として、表示される画像の時間的な変化の様子を、模式的に表したものである。ここで、注目している画像のことを、第ｐの画像（ｐは正の整数）と表記することとする。そして、注目している画像の次に表示される画像を、第（ｐ＋１）の画像、注目している画像の前に表示される画像を、第（ｐ―１）の画像、というように、注目している画像からどれだけ離れて表示されるかということを、便宜的に表記することとする。そして、画像７３０１は第ｐの画像、画像７３０２は第（ｐ＋１）の画像、画像７３０３は第（ｐ＋２）の画像、画像７３０４は第（ｐ＋３）の画像、画像７３０５は第（ｐ＋４）の画像であるとする。期間Ｔｉｎは、入力画像データの周期を表している。なお、図７３（Ａ）は変換比が２である場合を表しているため、期間Ｔｉｎは、第ｐの画像が表示されてから第（ｐ＋１）の画像が表示されるまで期間の２倍の長さとなる。
ここで、第（ｐ＋１）の画像７３０２は、第ｐの画像７３０１から第（ｐ＋２）の画像７３０３までの画像の変化量を検出することで、第ｐの画像７３０１および第（ｐ＋２）の画像７３０３の中間状態となるように作成された画像であってもよい。図７３（Ａ）では、フレームによって位置が変化する領域（円形の領域）と、フレームによって位置がほぼ変化しない領域（三角形の領域）と、によって、中間状態の画像の様子を表している。すなわち、第（ｐ＋１）の画像７３０２における円形の領域の位置は、第ｐの画像７３０１における位置と、第（ｐ＋２）の画像７３０３における位置の中間の位置としている。つまり、第（ｐ＋１）の画像７３０２は、動き補償を行なって画像データを補間したものである。このように、画像上で動きのある物体に対して動き補償を行い、画像データを補間することによって、なめらかな表示を行なうことができる。
さらに、第（ｐ＋１）の画像７３０２は、第ｐの画像７３０１および第（ｐ＋２）の画像７３０３の中間状態となるように作成された上で、画像の輝度を一定の規則で制御した画像であってもよい。一定の規則とは、たとえば、図７３（Ａ）のように、第ｐの画像７３０１の代表的な輝度をＬ、第（ｐ＋１）の画像７３０２の代表的な輝度をＬｃとしたとき、ＬとＬｃで、Ｌ＞Ｌｃという関係があってもよい。望ましくは、０．１Ｌ＜Ｌｃ＜０．８Ｌという関係があってもよい。さらに望ましくは、０．２Ｌ＜Ｌｃ＜０．５Ｌという関係があってもよい。または、逆にＬとＬｃで、Ｌ＜Ｌｃという関係があってもよい。望ましくは、０．１Ｌｃ＜Ｌ＜０．８Ｌｃという関係があってもよい。さらに望ましくは、０．２Ｌｃ＜Ｌ＜０．５Ｌｃという関係があってもよい。このようにすることで、表示を擬似的にインパルス型とすることができるため、目の残像を抑えることができる。
なお、画像の代表的な輝度については、後に図７４を参照して詳しく述べる。
このように、動画ボケに対する２つの異なる原因（画像の動きがなめらかではないこと、および目の残像）を同時に解決することによって、動画ボケを大幅に低減することができる。
さらに、第（ｐ＋３）の画像７３０４についても、第（ｐ＋２）の画像７３０３および第（ｐ＋４）の画像７３０５から同様な方法を用いて作成されてもよい。すなわち、第（ｐ＋３）の画像７３０４は、第（ｐ＋２）の画像７３０３から第（ｐ＋４）の画像７３０５までの画像の変化量を検出することで、第（ｐ＋２）の画像７３０３および第（ｐ＋４）の画像７３０５の中間状態となるように作成された画像であって、さらに、画像の輝度を一定の規則で制御した画像であってもよい。
図７３（Ｂ）は、表示フレームレートが、入力フレームレートの３倍（変換比が３）である場合を表している。図７３（Ｂ）は、横軸を時間として、表示される画像の時間的な変化の様子を、模式的に表したものである。画像７３１１は第ｐの画像、画像７３１２は第（ｐ＋１）の画像、画像７３１３は第（ｐ＋２）の画像、画像７３１４は第（ｐ＋３）の画像、画像７３１５は第（ｐ＋４）の画像、画像７３１６は第（ｐ＋５）の画像、画像７３１７は第（ｐ＋６）の画像であるとする。期間Ｔｉｎは、入力画像データの周期を表している。なお、図７３（Ｂ）は変換比が３である場合を表しているため、期間Ｔｉｎは、第ｐの画像が表示されてから第（ｐ＋１）の画像が表示されるまで期間の３倍の長さとなる。
ここで、第（ｐ＋１）の画像７３１２および第（ｐ＋２）の画像７３１３は、第ｐの画像７３１１から第（ｐ＋３）の画像７３１４までの画像の変化量を検出することで、第ｐの画像７３１１および第（ｐ＋３）の画像７３１４の中間状態となるように作成された画像であってもよい。図７３（Ｂ）では、フレームによって位置が変化する領域（円形の領域）と、フレームによって位置がほぼ変化しない領域（三角形の領域）と、によって、中間状態の画像の様子を表している。すなわち、第（ｐ＋１）の画像７３１２および第（ｐ＋２）の画像７３１３における円形の領域の位置は、第ｐの画像７３１１における位置と、第（ｐ＋３）の画像７３１４における位置の中間の位置としている。具体的には、第ｐの画像７３１１および第（ｐ＋３）の画像７３１４から検出した、円形の領域が移動する量をＸとしたとき、第（ｐ＋１）の画像７３１２における円形の領域の位置は、第ｐの画像７３１１における位置から、（１／３）Ｘ程度変位した位置であっても良い。さらに、第（ｐ＋２）の画像７３１３における円形の領域の位置は、第ｐの画像７３１１における位置から、（２／３）Ｘ程度変位した位置であっても良い。つまり、第（ｐ＋１）の画像７３１２および第（ｐ＋２）の画像７３１３は、動き補償を行なって画像データを補間したものである。このように、画像上で動きのある物体に対して動き補償を行い、画像データを補間することにより、なめらかな表示を行なうことができる。
さらに、第（ｐ＋１）の画像７３１２および第（ｐ＋２）の画像７３１３は、第ｐの画像７３１１および第（ｐ＋３）の画像７３１４の中間状態となるように作成された上で、画像の輝度を一定の規則で制御した画像であってもよい。一定の規則とは、たとえば、図７３（Ｂ）のように、第ｐの画像７３１１の代表的な輝度をＬ、第（ｐ＋１）の画像７３１２の代表的な輝度をＬｃ１、第（ｐ＋２）の画像７３１３の代表的な輝度をＬｃ２としたとき、Ｌ、Ｌｃ１、Ｌｃ２において、Ｌ＞Ｌｃ１またはＬ＞Ｌｃ２またはＬｃ１＝Ｌｃ２という関係があってもよい。望ましくは、０．１Ｌ＜Ｌｃ１＝Ｌｃ２＜０．８Ｌという関係があってもよい。さらに望ましくは、０．２Ｌ＜Ｌｃ＝Ｌｃ２＜０．５Ｌという関係があってもよい。または、逆にＬ、Ｌｃ１、Ｌｃ２において、Ｌ＜Ｌｃ１またはＬ＜Ｌｃ２またはＬｃ１＝Ｌｃ２という関係があってもよい。望ましくは、０．１Ｌｃ１＝０．１Ｌｃ２＜Ｌ＜０．８Ｌｃ１＝０．８Ｌｃ２という関係があってもよい。さらに望ましくは、０．２Ｌｃ１＝０．２Ｌｃ２＜Ｌ＜０．５Ｌｃ１＝０．５Ｌｃ２という関係があってもよい。このようにすることで、表示を擬似的にインパルス型とすることができるため、目の残像を抑えることができる。または、輝度を変化させる画像が交互に現れるようにしてもよい。こうすることで、輝度が変化する周期を短くすることができるので、フリッカを低減することができる。
このように、動画ボケに対する２つの異なる原因（画像の動きがなめらかではないこと、および目の残像）を同時に解決することによって、動画ボケを大幅に低減することができる。
さらに、第（ｐ＋４）の画像７３１５および第（ｐ＋５）の画像７３１６についても、第（ｐ＋３）の画像７３１４および第（ｐ＋６）の画像７３１７から同様な方法を用いて作成されてもよい。すなわち、第（ｐ＋４）の画像７３１５および第（ｐ＋５）の画像７３１６は、第（ｐ＋３）の画像７３１４から第（ｐ＋６）の画像７３１７までの画像の変化量を検出することで、第（ｐ＋３）の画像７３１４および第（ｐ＋６）の画像７３１７の中間状態となるように作成された画像であって、さらに、画像の輝度を一定の規則で制御した画像であってもよい。
なお、図７３（Ｂ）の方法を用いると、表示フレームレートが大きいので、画像の動きが目の動きによく追従できるようになり、画像の動きをなめらかに表示することができるため、動画ボケを大幅に低減することができる。
図７３（Ｃ）は、表示フレームレートが、入力フレームレートの１．５倍（変換比１．５）である場合を表している。図７３（Ｃ）は、横軸を時間として、表示される画像の時間的な変化の様子を、模式的に表したものである。画像７３２１は第ｐの画像、画像７３２２は第（ｐ＋１）の画像、画像７３２３は第（ｐ＋２）の画像、画像７３２４は第（ｐ＋３）の画像であるとする。なお、実際には表示されなくてもよいが、画像７３２５は入力画像データであり、第（ｐ＋１）の画像７３２２および第（ｐ＋２）の画像７３２３が作成されるために用いられていてもよい。期間Ｔｉｎは、入力画像データの周期を表している。なお、図７３（Ｃ）は変換比が１．５である場合を表しているため、期間Ｔｉｎは、第ｐの画像が表示されてから第（ｐ＋１）の画像が表示されるまで期間の１．５倍の長さとなる。
ここで、第（ｐ＋１）の画像７３２２および第（ｐ＋２）の画像７３２３は、第ｐの画像７３２１から画像７３２５を経由して第（ｐ＋３）の画像７３２４までの画像の変化量を検出することで、第ｐの画像７３２１および第（ｐ＋３）の画像７３２４の中間状態となるように作成された画像であってもよい。図７３（Ｃ）では、フレームによって位置が変化する領域（円形の領域）と、フレームによって位置がほぼ変化しない領域（三角形の領域）と、によって、中間状態の画像の様子を表している。すなわち、第（ｐ＋１）の画像７３２２および第（ｐ＋２）の画像７３２３における円形の領域の位置は、第ｐの画像７３２１における位置と、第（ｐ＋３）の画像７３２４における位置の中間の位置としている。つまり、第（ｐ＋１）の画像７３２２および第（ｐ＋２）の画像７３２３は、動き補償を行なって画像データを補間したものである。このように、画像上で動きのある物体に対して動き補償を行い、画像データを補間することにより、なめらかな表示を行なうことができる。
さらに、第（ｐ＋１）の画像７３２２および第（ｐ＋２）の画像７３２３は、第ｐの画像７３２１および第（ｐ＋３）の画像７３２４の中間状態となるように作成された上で、画像の輝度を一定の規則で制御した画像であってもよい。一定の規則とは、たとえば、図７３（Ｃ）のように、第ｐの画像７３２１の代表的な輝度をＬ、第（ｐ＋１）の画像７３２２の代表的な輝度をＬｃ１、第（ｐ＋２）の画像７３２３の代表的な輝度をＬｃ２としたとき、Ｌ、Ｌｃ１、Ｌｃ２において、Ｌ＞Ｌｃ１またはＬ＞Ｌｃ２またはＬｃ１＝Ｌｃ２という関係があってもよい。望ましくは、０．１Ｌ＜Ｌｃ１＝Ｌｃ２＜０．８Ｌという関係があってもよい。さらに望ましくは、０．２Ｌ＜Ｌｃ＝Ｌｃ２＜０．５Ｌという関係があってもよい。または、逆にＬ、Ｌｃ１、Ｌｃ２において、Ｌ＜Ｌｃ１またはＬ＜Ｌｃ２またはＬｃ１＝Ｌｃ２という関係があってもよい。望ましくは、０．１Ｌｃ１＝０．１Ｌｃ２＜Ｌ＜０．８Ｌｃ１＝０．８Ｌｃ２という関係があってもよい。さらに望ましくは、０．２Ｌｃ１＝０．２Ｌｃ２＜Ｌ＜０．５Ｌｃ１＝０．５Ｌｃ２という関係があってもよい。このようにすることで、表示を擬似的にインパルス型とすることができるため、目の残像を抑えることができる。または、輝度を変化させる画像が交互に現れるようにしてもよい。こうすることで、輝度が変化する周期を短くすることができるので、フリッカを低減することができる。
このように、動画ボケに対する２つの異なる原因（画像の動きがなめらかではないこと、および目の残像）を同時に解決することによって、動画ボケを大幅に低減することができる。
なお、図７３（Ｃ）の方法を用いると、表示フレームレートが小さいので、表示装置に信号を書き込む時間を長くすることができる。そのため、表示装置のクロック周波数を小さくできるので、消費電力を低減することができる。また、動き補償を行なう処理速度を遅くできるので、消費電力を低減することができる。
次に、図７４を参照して、画像の代表的な輝度について説明する。図７４（Ａ）乃至（Ｄ）に示す図は、横軸を時間として、表示される画像の時間的な変化の様子を、模式的に表したものである。図７４（Ｅ）は、ある領域内の画像の輝度を測定する方法の一例である。
画像の輝度を測定する方法としては、画像を構成するそれぞれの画素に対し、個別に輝度を測定する方法がある。この方法を用いると、画像の細部まで厳密に輝度を測定することができる。
ただし、画像を構成するそれぞれの画素に対し、個別に輝度を測定する方法は、非常に労力を要するため、別の方法を用いてもよい。画像の輝度を測定する別の方法としては、画像内のある領域に注目し、その領域の平均的な輝度を測定する方法がある。この方法によって、簡易に画像の輝度を測定することができる。本実施の形態においては、画像内のある領域の平均的な輝度を測定する方法によって求めた輝度を、便宜的に、画像の代表的な輝度と呼ぶこととする。
そして、画像の代表的な輝度を求めるために、画像内のどの領域に注目するかという点について、以下で説明する。
図７４（Ａ）は、画像の変化に対し、位置がほぼ変化しない領域（三角形の領域）の輝度を、画像の代表的な輝度とする方法の例を表している。期間Ｔｉｎは入力画像データの周期、画像７４０１は第ｐの画像、画像７４０２は第（ｐ＋１）の画像、画像７４０３は第（ｐ＋２）の画像、第１の領域７４０４は第ｐの画像７４０１における輝度測定領域、第２の領域７４０５は第（ｐ＋１）の画像７４０２における輝度測定領域、第３の領域７４０６は第（ｐ＋２）の画像７４０３における輝度測定領域を、それぞれ表している。ここで、第１乃至第３の領域は、装置内の空間的な位置としては、概同じであるとしてよい。つまり、第１乃至第３の領域で画像の代表的な輝度を測定することによって、画像の代表的な輝度の時間変化を求めることができる。
画像の代表的な輝度を測定することで、表示が擬似的にインパルス型となっているかどうかを判断することができる。たとえば、第１の領域７４０４で測定される輝度をＬ、第２の領域７４０５で測定される輝度をＬｃとしたとき、Ｌｃ＜Ｌであれば、表示は擬似的にインパルス型であるといえる。このようなときに、動画の品質は向上しているといえる。
なお、輝度測定領域において、時間の変化に対する画像の代表的な輝度の変化量（相対輝度）が、次のような範囲であると、画質を向上することができる。相対輝度としては、たとえば、第１の領域７４０４と第２の領域７４０５、第２の領域７４０５と第３の領域７４０６、第１の領域７４０４と第３の領域７４０６のそれぞれに対し、大きい方の輝度に対する小さい方の輝度の割合とすることができる。つまり、時間の変化に対する画像の代表的な輝度の変化量が０であるとき、相対輝度は１００％となる。そして、相対輝度が８０％以下であれば、動画の品質を向上できる。特に、相対輝度が５０％以下であれば、動画の品質を顕著に向上できる。さらに、相対輝度が１０％以上であれば、消費電力を低減し、かつフリッカを抑えることができる。特に、相対輝度が２０％以上であれば、消費電力およびフリッカを顕著に低減することができる。すなわち、相対輝度が１０％以上８０％以下であれば、動画の品質を向上させ、かつ、消費電力およびフリッカを低減することができる。さらに、相対輝度が２０％以上５０％以下であれば、動画の品質を顕著に向上させ、かつ、消費電力およびフリッカを顕著に低減することができる。
図７４（Ｂ）は、タイル状に分割された領域の輝度を測定し、その平均値を画像の代表的な輝度とする方法の例を表している。期間Ｔｉｎは入力画像データの周期、画像７４１１は第ｐの画像、画像７４１２は第（ｐ＋１）の画像、画像７４１３は第（ｐ＋２）の画像、第１の領域７４１４は第ｐの画像７４１１における輝度測定領域、第２の領域７４１５は第（ｐ＋１）の画像７４１２における輝度測定領域、第３の領域７４１６は第（ｐ＋２）の画像７４１３における輝度測定領域を、それぞれ表している。ここで、第１乃至第３の領域は、装置内の空間的な位置としては、概同じであるとしてよい。つまり、第１乃至第３の領域で画像の代表的な輝度を測定することによって、画像の代表的な輝度の時間変化を求めることができる。
画像の代表的な輝度を測定することで、表示が擬似的にインパルス型となっているかどうかを判断することができる。たとえば、第１の領域７４１４で測定される輝度の全ての領域における平均値をＬ、第２の領域７４１５で測定される輝度の全ての領域における平均値をＬｃとしたとき、Ｌｃ＜Ｌであれば、表示は擬似的にインパルス型であるといえる。このようなときに、動画の品質は向上しているといえる。
なお、輝度測定領域において、時間の変化に対する画像の代表的な輝度の変化量（相対輝度）が、次のような範囲であると、画質を向上することができる。相対輝度としては、たとえば、第１の領域７４１４と第２の領域７４１５、第２の領域７４１５と第３の領域７４１６、第１の領域７４１４と第３の領域７４１６のそれぞれに対し、大きい方の輝度に対する小さい方の輝度の割合とすることができる。つまり、時間の変化に対する画像の代表的な輝度の変化量が０であるとき、相対輝度は１００％となる。そして、相対輝度が８０％以下であれば、動画の品質を向上できる。特に、相対輝度が５０％以下であれば、動画の品質を顕著に向上できる。さらに、相対輝度が１０％以上であれば、消費電力を低減し、かつフリッカを抑えることができる。特に、相対輝度が２０％以上であれば、消費電力およびフリッカを顕著に低減することができる。すなわち、相対輝度が１０％以上８０％以下であれば、動画の品質を向上させ、かつ、消費電力およびフリッカを低減することができる。さらに、相対輝度が２０％以上５０％以下であれば、動画の品質を顕著に向上させ、かつ、消費電力およびフリッカを顕著に低減することができる。
図７４（Ｃ）は、画像の中央の領域の輝度を測定し、その平均値を画像の代表的な輝度とする方法の例を表している。期間Ｔｉｎは入力画像データの周期、画像７４２１は第ｐの画像、画像７４２２は第（ｐ＋１）の画像、画像７４２３は第（ｐ＋２）の画像、第１の領域７４２４は第ｐの画像７４２１における輝度測定領域、第２の領域７４２５は第（ｐ＋１）の画像７４２２における輝度測定領域、第３の領域７４２６は第（ｐ＋２）の画像７４２３における輝度測定領域を、それぞれ表している。
画像の代表的な輝度を測定することで、表示が擬似的にインパルス型となっているかどうかを判断することができる。たとえば、第１の領域７４２４で測定される輝度をＬ、第２の領域７４２５で測定される輝度をＬｃとしたとき、Ｌｃ＜Ｌであれば、表示は擬似的にインパルス型であるといえる。このようなときに、動画の品質は向上しているといえる。
なお、輝度測定領域において、時間の変化に対する画像の代表的な輝度の変化量（相対輝度）が、次のような範囲であると、画質を向上することができる。相対輝度としては、たとえば、第１の領域７４２４と第２の領域７４２５、第２の領域７４２５と第３の領域７４２６、第１の領域７４２４と第３の領域７４２６のそれぞれに対し、大きい方の輝度に対する小さい方の輝度の割合とすることができる。つまり、時間の変化に対する画像の代表的な輝度の変化量が０であるとき、相対輝度は１００％となる。そして、相対輝度が８０％以下であれば、動画の品質を向上できる。特に、相対輝度が５０％以下であれば、動画の品質を顕著に向上できる。さらに、相対輝度が１０％以上であれば、消費電力を低減し、かつフリッカを抑えることができる。特に、相対輝度が２０％以上であれば、消費電力およびフリッカを顕著に低減することができる。すなわち、相対輝度が１０％以上８０％以下であれば、動画の品質を向上させ、かつ、消費電力およびフリッカを低減することができる。さらに、相対輝度が２０％以上５０％以下であれば、動画の品質を顕著に向上させ、かつ、消費電力およびフリッカを顕著に低減することができる。
図７４（Ｄ）は、画像全体からサンプリングした複数の点の輝度を測定し、その平均値を画像の代表的な輝度とする方法の例を表している。期間Ｔｉｎは入力画像データの周期、画像７４３１は第ｐの画像、画像７４３２は第（ｐ＋１）の画像、画像７４３３は第（ｐ＋２）の画像、第１の領域７４３４は第ｐの画像７４３１における輝度測定領域、第２の領域７４３５は第（ｐ＋１）の画像７４３２における輝度測定領域、第３の領域７４３６は第（ｐ＋２）の画像７４３３における輝度測定領域を、それぞれ表している。
画像の代表的な輝度を測定することで、表示が擬似的にインパルス型となっているかどうかを判断することができる。たとえば、第１の領域７４３４で測定される輝度の全ての領域における平均値をＬ、第２の領域７４３５で測定される輝度の全ての領域における平均値をＬｃとしたとき、Ｌｃ＜Ｌであれば、表示は擬似的にインパルス型であるといえる。このようなときに、動画の品質は向上しているといえる。
なお、輝度測定領域において、時間の変化に対する画像の代表的な輝度の変化量（相対輝度）が、次のような範囲であると、画質を向上することができる。相対輝度としては、たとえば、第１の領域７４３４と第２の領域７４３５、第２の領域７４３５と第３の領域７４３６、第１の領域７４３４と第３の領域７４３６のそれぞれに対し、大きい方の輝度に対する小さい方の輝度の割合とすることができる。つまり、時間の変化に対する画像の代表的な輝度の変化量が０であるとき、相対輝度は１００％となる。そして、相対輝度が８０％以下であれば、動画の品質を向上できる。特に、相対輝度が５０％以下であれば、動画の品質を顕著に向上できる。さらに、相対輝度が１０％以上であれば、消費電力を低減し、かつフリッカを抑えることができる。特に、相対輝度が２０％以上であれば、消費電力およびフリッカを顕著に低減することができる。すなわち、相対輝度が１０％以上８０％以下であれば、動画の品質を向上させ、かつ、消費電力およびフリッカを低減することができる。さらに、相対輝度が２０％以上５０％以下であれば、動画の品質を顕著に向上させ、かつ、消費電力およびフリッカを顕著に低減することができる。
図７４（Ｅ）は、図７４（Ａ）乃至（Ｄ）に示す図における、輝度測定領域内の測定方法を示した図である。領域７４４１は注目している輝度測定領域、点７４４２は輝度測定領域７４４１内の輝度測定点である。時間分解能の高い輝度計測機器は、その測定対象範囲が小さい場合があるため、領域７４４１が大きい場合は、領域全てを測定するのではなく、図７４（Ｅ）のように、領域７４４１内を点状で偏り無く、複数の点で測定し、その平均値をもって領域７４４１の輝度であるとしてもよい。
なお、画像がＲ、Ｇ、Ｂの３原色の組み合わせを持つ場合は、測定される輝度は、Ｒ、Ｇ、Ｂを合わせた輝度であってもよいし、ＲおよびＧを合わせた輝度、ＧおよびＢを合わせた輝度、ＢおよびＲを合わせた輝度であってもよいし、Ｒ、Ｇ、Ｂそれぞれの輝度であってもよい。
次に、入力画像データに含まれる画像の動きを検出し、中間状態の画像を作成する方法、および入力画像データに含まれる画像の動き等に従って駆動方法を制御する方法について説明する。
図７５を参照して、入力画像データに含まれる画像の動きを検出し、中間状態の画像を作成する方法の例について説明する。図７５（Ａ）は、表示フレームレートが、入力フレームレートの２倍（変換比が２）である場合を表したものである。図７５（Ａ）は、横軸を時間として、画像の動きを検出する方法を、模式的に表したものである。期間Ｔｉｎは入力画像データの周期、画像７５０１は第ｐの画像、画像７５０２は第（ｐ＋１）の画像、画像７５０３は第（ｐ＋２）の画像を、それぞれ表している。また、画像中に、時間に依存しない領域として、第１の領域７５０４、第２の領域７５０５および第３の領域７５０６を設ける。
まず、第（ｐ＋２）の画像７５０３においては、画像をタイル状の複数の領域に分割し、そのうちの１つの領域である第３の領域７５０６内の画像データに着目する。
次に、第ｐの画像７５０１において、第３の領域７５０６を中心とした第３の領域７５０６よりも大きな範囲に着目する。ここで、第３の領域７５０６を中心とした第３の領域７５０６よりも大きな範囲は、データ検索範囲である。データ検索範囲は、水平方向（Ｘ方向）の範囲を７５０７、垂直方向（Ｙ方向）の範囲を７５０８とする。なお、データ検索範囲の水平方向の範囲７５０７および垂直方向の範囲７５０８は、第３の領域７５０６の水平方向の範囲および垂直方向の範囲を、それぞれ１５画素分程度拡大した範囲であってもよい。
そして、データ検索範囲内において、前記第３の領域７５０６内の画像データと最も類似した画像データを持つ領域を検索する。検索方法は、最小二乗法などを用いることができる。検索の結果、最も類似した画像データを持つ領域として、第１の領域７５０４が導出されたとする。
次に、導出された第１の領域７５０４と、第３の領域７５０６との位置の違いを表す量として、ベクトル７５０９を導出する。なお、ベクトル７５０９を、動きベクトルと呼ぶことにする。
そして、第（ｐ＋１）の画像７５０２においては、動きベクトル７５０９から求めたベクトル７５１０と、第（ｐ＋２）の画像７５０３における第３の領域７５０６内の画像データと、第ｐの画像７５０１における第１の領域７５０４内の画像データと、によって、第２の領域７５０５を形成する。
ここで、動きベクトル７５０９から求めたベクトル７５１０を変位ベクトルと呼ぶことにする。変位ベクトル７５１０は、第２の領域７５０５を形成する位置を決める役割を持つ。第２の領域７５０５は、第３の領域７５０６から変位ベクトル７５１０だけ離れた位置に形成される。なお、変位ベクトル７５１０は、動きベクトル７５０９に係数（１／２）をかけた量であってもよい。
第（ｐ＋１）の画像７５０２における第２の領域７５０５内の画像データは、第（ｐ＋２）の画像７５０３における第３の領域７５０６内の画像データと、第ｐの画像７５０１における第１の領域７５０４内の画像データによって決められるとしてもよい。たとえば、第（ｐ＋１）の画像７５０２における第２の領域７５０５内の画像データは、第（ｐ＋２）の画像７５０３における第３の領域７５０６内の画像データと、第ｐの画像７５０１における第１の領域７５０４内の画像データの平均値であってもよい。
このようにして、第（ｐ＋２）の画像７５０３における第３の領域７５０６に対応する、第（ｐ＋１）の画像７５０２における第２の領域７５０５を形成することができる。なお、以上の処理を、第（ｐ＋２）の画像７５０３における他の領域にも行なうことで、第（ｐ＋２）の画像７５０３と第ｐの画像７５０１の中間状態となる、第（ｐ＋１）の画像７５０２を形成することができる。
図７５（Ｂ）は、表示フレームレートが、入力フレームレートの３倍（変換比が３）である場合を表したものである。図７５（Ｂ）は、横軸を時間として、画像の動きを検出する方法を、模式的に表したものである。期間Ｔｉｎは入力画像データの周期、画像７５１１は第ｐの画像、画像７５１２は第（ｐ＋１）の画像、画像７５１３は第（ｐ＋２）の画像、画像７５１４は第（ｐ＋３）の画像を、それぞれ表している。また、画像中に、時間に依存しない領域として、第１の領域７５１５、第２の領域７５１６、第３の領域７５１７および第４の領域７５１８を設ける。
まず、第（ｐ＋３）の画像７５１４においては、画像をタイル状の複数の領域に分割し、そのうちの１つの領域である第４の領域７５１８内の画像データに着目する。
次に、第ｐの画像７５１１において、第４の領域７５１８を中心とした第４の領域７５１８よりも大きな範囲に着目する。ここで、第４の領域７５１８を中心とした第４の領域７５１８よりも大きな範囲は、データ検索範囲である。データ検索範囲は、水平方向（Ｘ方向）の範囲を７５１９、垂直方向（Ｙ方向）の範囲を７５２０とする。なお、データ検索範囲の水平方向の範囲７５１９および垂直方向の範囲７５２０は、第４の領域７５１８の水平方向の範囲および垂直方向の範囲を、それぞれ１５画素分程度拡大した範囲であってもよい。
そして、データ検索範囲内において、前記第４の領域７５１８内の画像データと最も類似した画像データを持つ領域を検索する。検索方法は、最小二乗法などを用いることができる。検索の結果、最も類似した画像データを持つ領域として、第１の領域７５１５が導出されたとする。
次に、導出された第１の領域７５１５と、第４の領域７５１８との位置の違いを表す量として、ベクトル７５２１を導出する。なお、ベクトル７５２１を、動きベクトルと呼ぶことにする。
そして、第（ｐ＋１）の画像７５１２および、第（ｐ＋２）の画像７５１３においては、動きベクトル７５２１から求めたベクトル７５２２および７５２３と、第（ｐ＋３）の画像７５１５における第４の領域７５１８内の画像データと、第ｐの画像７５１１における第１の領域７５１５内の画像データと、によって、第２の領域７５１６および第３の領域７５１７を形成する。
ここで、動きベクトル７５２１から求めたベクトル７５２２を第１の変位ベクトルと呼ぶことにする。また、ベクトル７５２３を第２の変位ベクトルと呼ぶことにする。第１の変位ベクトル７５２２は、第２の領域７５１６を形成する位置を決める役割を持つ。第２の領域７５１６は、第４の領域７５１８から第１の変位ベクトル７５２２だけ離れた位置に形成される。なお、変位ベクトル７５２２は、動きベクトル７５２１に（１／３）をかけた量であってもよい。また、第２の変位ベクトル７５２３は、第３の領域７５１７を形成する位置を決める役割を持つ。第３の領域７５１７は、第４の領域７５１８から第２の変位ベクトル７５２３だけ離れた位置に形成される。なお、変位ベクトル７５２３は、動きベクトル７５２１に（２／３）をかけた量であってもよい。
第（ｐ＋１）の画像７５１２における第２の領域７５１６内の画像データは、第（ｐ＋３）の画像７５１４における第４の領域７５１８内の画像データと、第ｐの画像７５１１における第１の領域７５１５内の画像データによって決められるとしてもよい。たとえば、第（ｐ＋１）の画像７５１２における第２の領域７５１６内の画像データは、第（ｐ＋３）の画像７５１４における第４の領域７５１８内の画像データと、第ｐの画像７５１１における第１の領域７５１５内の画像データの平均値であってもよい。
第（ｐ＋２）の画像７５１３における第３の領域７５１７内の画像データは、第（ｐ＋３）の画像７５１４における第４の領域７５１８内の画像データと、第ｐの画像７５１１における第１の領域７５１５内の画像データによって決められるとしてもよい。たとえば、第（ｐ＋２）の画像７５１３における第３の領域７５１７内の画像データは、第（ｐ＋３）の画像７５１４における第４の領域７５１８内の画像データと、第ｐの画像７５１１における第１の領域７５１５内の画像データの平均値であってもよい。
このようにして、第（ｐ＋３）の画像７５１４における第４の領域７５１８に対応する、第（ｐ＋１）の画像７５０２における第２の領域７５１６、および第（ｐ＋２）の画像７５１３における第３の領域７５１７を形成することができる。なお、以上の処理を、第（ｐ＋３）の画像７５１４における他の領域にも行なうことで、第（ｐ＋３）の画像７５１４と第ｐの画像７５１１の中間状態となる、第（ｐ＋１）の画像７５１２および第（ｐ＋２）の画像７５１３を形成することができる。
次に、図７６を参照して、入力画像データに含まれる画像の動きを検出し、中間状態の画像を作成する回路の例について説明する。図７６（Ａ）は、表示領域に画像を表示するためのソースドライバ、ゲートドライバを含む周辺駆動回路と、周辺駆動回路を制御する制御回路の接続関係を表した図である。図７６（Ｂ）は、前記制御回路の詳細な回路構成の一例を表した図である。図７６（Ｃ）は、前記制御回路に含まれる画像処理回路の詳細な回路構成の一例を表した図である。図７６（Ｄ）は、前記制御回路に含まれる画像処理回路の詳細な回路構成の別の例を表した図である。
図７６（Ａ）のように、本実施の形態における装置は、制御回路７６１１と、ソースドライバ７６１２と、ゲートドライバ７６１３と、表示領域７６１４と、を含んでいてもよい。
なお、制御回路７６１１、ソースドライバ７６１２およびゲートドライバ７６１３は、表示領域７６１４が形成されている基板と同一の基板上に形成されていてもよい。
なお、制御回路７６１１、ソースドライバ７６１２およびゲートドライバ７６１３は、これらのうち一部が、表示領域７６１４が形成されている基板と同一の基板上に形成され、その他の回路は、表示領域７６１４が形成されている基板とは異なる基板上に形成されていてもよい。たとえば、ソースドライバ７６１２およびゲートドライバ７６１３が、表示領域７６１４が形成されている基板と同一の基板上に形成され、制御回路７６１１は異なる基板上に外付けＩＣとして形成されていてもよい。同様に、ゲートドライバ７６１３が、表示領域７６１４が形成されている基板と同一の基板上に形成され、その他の回路は異なる基板上に外付けＩＣとして形成されていてもよい。同様に、ソースドライバ７６１２、ゲートドライバ７６１３および制御回路７６１１の一部が、表示領域７６１４が形成されている基板と同一の基板上に形成され、その他の回路は異なる基板上に外付けＩＣとして形成されていてもよい。
制御回路７６１１は、外部画像信号７６００と、水平同期信号７６０１と、垂直同期信号７６０２と、が入力され、画像信号７６０３と、ソーススタートパルス７６０４と、ソースクロック７６０５と、ゲートスタートパルス７６０６と、ゲートクロック７６０７と、が出力される構成であってもよい。
ソースドライバ７６１２は、画像信号７６０３と、ソーススタートパルス７６０４と、ソースクロック７６０５と、が入力され、画像信号７６０３に従った電圧または電流を表示領域７６１４に出力する構成であってもよい。
ゲートドライバ７６１３は、ゲートスタートパルス７６０６と、ゲートクロック７６０７と、が入力され、ソースドライバ７６１２から出力される信号を表示領域７６１４に書き込むタイミングを指定する信号が出力される構成であってもよい。
外部画像信号７６００の周波数と、画像信号７６０３の周波数が異なっている場合、ソースドライバ７６１２およびゲートドライバ７６１３を駆動するタイミングを制御する信号も、入力される水平同期信号７６０１および垂直同期信号７６０２とは異なる周波数を持つことになる。そのため、画像信号７６０３の処理に加えて、ソースドライバ７６１２およびゲートドライバ７６１３を駆動するタイミングを制御する信号も処理する必要がある。制御回路７６１１は、そのための機能を持った回路であってもよい。たとえば、外部画像信号７６００の周波数に対して画像信号７６０３の周波数が倍であった場合、制御回路７６１１は、外部画像信号７６００に含まれる画像信号を補間して倍の周波数の画像信号７６０３を生成し、かつ、タイミングを制御する信号も倍の周波数になるように制御する。
また、制御回路７６１１は、図７６（Ｂ）のように、画像処理回路７６１５と、タイミング発生回路７６１６と、を含んでいてもよい。
画像処理回路７６１５は、外部画像信号７６００と、周波数制御信号７６０８と、が入力され、画像信号７６０３が出力される構成であってもよい。
タイミング発生回路７６１６は、水平同期信号７６０１と、垂直同期信号７６０２と、が入力され、ソーススタートパルス７６０４と、ソースクロック７６０５と、ゲートスタートパルス７６０６と、ゲートクロック７６０７と、周波数制御信号７６０８と、が出力される構成であってもよい。なお、タイミング発生回路７６１６は、周波数制御信号７６０８の状態を指定するためのデータを保持するメモリまたはレジスタ等を含んでいてもよい。また、タイミング発生回路７６１６は、外部から周波数制御信号７６０８の状態を指定する信号が入力される構成であってもよい。
画像処理回路７６１５は、図７６（Ｃ）のように、動き検出回路７６２０と、第１のメモリ７６２１と、第２のメモリ７６２２と、第３のメモリ７６２３と、輝度制御回路７６２３と、高速処理回路７６２５と、を含んでいてもよい。
動き検出回路７６２０は、複数の画像データが入力され、画像の動きが検出され、前記複数の画像データの中間状態である画像データが出力される構成であってもよい。
第１のメモリ７６２１は、外部映像信号７６００が入力され、前記外部映像信号７６００を一定期間保持しつつ、動き検出回路７６２０と第２のメモリ７６２２に前記外部映像信号７６００を出力する構成であってもよい。
第２のメモリ７６２２は、第１のメモリ７６２１から出力された画像データが入力され、前記画像データを一定期間保持しつつ、動き検出回路７６２０と高速処理回路７６２５に前記画像データを出力する構成であってもよい。
第３のメモリ７６２３は、動き検出回路７６２０から出力された画像データが入力され、前記画像データを一定期間保持しつつ、輝度制御回路７６２４に前記画像データを出力する構成であってもよい。
高速処理回路７６２５は、第２のメモリ７６２２から出力された画像データと、輝度制御回路７６２４から出力された画像データと、周波数制御信号７６０８と、が入力され、前記画像データを、画像信号７６０３として出力する構成であってもよい。
外部画像信号７６００の周波数と、画像信号７６０３の周波数が異なっている場合、画像処理回路７６１５によって、外部画像信号７６００に含まれる画像信号を補間して画像信号７６０３を生成してもよい。入力された外部画像信号７６００は、一旦第１のメモリ７６２１に保持される。そのとき、第２のメモリ７６２２には、１つ前のフレームで入力された画像データが保持されている。動き検出回路７６２０は、第１のメモリ７６２１および第２のメモリ７６２２に保持された画像データを適宜読み込み、両者の画像データの違いから動きベクトルを検出し、さらに、中間状態の画像データを生成してもよい。生成された中間状態の画像データは、第３のメモリ７６２３によって保持される。
動き検出回路７６２０が中間状態の画像データを生成しているとき、高速処理回路７６２５は、第２のメモリ７６２２に保持されている画像データを、画像信号７６０３として出力する。その後、第３のメモリ７６２３に保持された画像データを輝度制御回路７６２４を通じて画像信号７６０３として出力する。このとき、第２のメモリ７６２２および第３のメモリ７６２３が更新される周波数は外部画像信号７６００の周波数と同じだが、高速処理回路７６２５を通じて出力される画像信号７６０３の周波数は、外部画像信号７６００の周波数と異なっていてもよい。具体的には、たとえば、画像信号７６０３の周波数は外部画像信号７６００の周波数の１．５倍、２倍、３倍が挙げられる。しかし、これに限定されるものではなく、様々な周波数とすることができる。なお、画像信号７６０３の周波数は、周波数制御信号７６０８によって指定されてもよい。
図７６（Ｄ）に示した画像処理回路７６１５の構成は、図７６（Ｃ）に示した画像処理回路７６１５の構成に、第４のメモリ７６２６を加えたものである。このように、第１のメモリ７６２１から出力された画像データと、第２のメモリ７６２２から出力された画像データに加えて、第４のメモリ７６２６から出力された画像データも動き検出回路７６２０に出力することで、正確に画像の動きを検出することが可能になる。
なお、入力される画像データが、データ圧縮等のために、すでに動きベクトルを含んでいるような場合、たとえばＭＰＥＧ（Ｍｏｖｉｎｇ Ｐｉｃｔｕｒｅ Ｅｘｐｅｒｔ Ｇｒｏｕｐ）の規格に基づく画像データである場合は、これを用いて中間状態の画像を補間画像として生成すればよい。このとき、動き検出回路７６２０に含まれる、動きベクトルを生成する部分は不要となる。また、画像信号７６２３に係るエンコードおよびデコード処理も簡単なものとなるため、消費電力を低減できる。
なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図で述べた内容（一部でもよい）対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
なお、本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせ、又は置き換えを自由に行うことができる。
（実施の形態１１）
本実施の形態においては、トランジスタの構造及び作製方法について説明する。
図４８は、本発明に係る表示装置が有するトランジスタの構造の一例及びその作製方を示す図である。図４８（Ａ）は、本発明に係る表示装置が有するトランジスタの構造の一例を示す図である。また、図４８（Ｂ）乃至（Ｇ）は、本発明に係る表示装置が有するトランジスタの作製方法の例を示す図である。
なお、本発明に係る表示装置が有するトランジスタの構造及び作製方法は、図４８に示すものに限定されず、様々な構造及び作製方法を用いることができる。
まず、図４８（Ａ）を参照し、本発明に係る表示装置が有するトランジスタの構造の例について説明する。図４８（Ａ）は複数の異なる構造を有するトランジスタの断面図である。ここで、図４８（Ａ）においては、複数の異なる構造を有するトランジスタを並置して示しているが、これは本発明に係る表示装置が有するトランジスタの構造を説明するためのものであり、実際に図４８（Ａ）のように並置されている必要はなく、必要に応じてつくり分けることができる。
次に、本発明に係る表示装置が有するトランジスタを構成する各層について説明する。
基板４０１１は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板又はステンレスを含む金属基板等を用いることができる。他にも、ポリエチレンテレフタレ−ト（ＰＥＴ）、ポリエチレンナフタレ−ト（ＰＥＮ）、ポリエ−テルサルフォン（ＰＥＳ）に代表されるプラスチック又はアクリル等の可撓性を有する合成樹脂からなる基板を用いることも可能である。可撓性を有する基板を用いることによって、折り曲げることが可能である表示装置を作製することが可能となる。
絶縁膜４０１２は、下地膜として機能する。この下地膜は、基板４０１１からＮａなどのアルカリ金属又はアルカリ土類金属が半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。絶縁膜４０１２としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素又は窒素を有する絶縁膜の単層構造若しくはこれらの積層構造で設けることができる。例えば、絶縁膜４０１２を２層構造で設ける場合、１層目の絶縁膜として窒化酸化珪素膜を設け、２層目の絶縁膜として酸化窒化珪素膜を設けるとよい。また、絶縁膜４０１２を３層構造で設ける場合、１層目の絶縁膜として酸化窒化珪素膜を設け、２層目の絶縁膜として窒化酸化珪素膜を設け、３層目の絶縁膜として酸化窒化珪素膜を設けるとよい。
半導体層４０１３、４０１４、４０１５は、非晶質（アモルファス）半導体又はセミアモルファス半導体（ＳＡＳ）で形成することができる。あるいは、多結晶半導体層を用いても良い。ＳＡＳは、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造を有し、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいる。少なくとも膜中の一部の領域には、０．５〜２０ｎｍの結晶領域を観測することができ、珪素を主成分とする場合にはラマンスペクトルが５２０ｃｍ−１よりも低波数側にシフトしている。Ｘ線回折では珪素結晶格子に由来するとされる（１１１）、（２２０）の回折ピ−クが観測される。未結合手（ダングリングボンド）の補償するものとして水素又はハロゲンを少なくとも１原子％又はそれ以上含ませている。ＳＡＳは、材料ガスをグロ−放電分解（プラズマＣＶＤ）して形成する。材料ガスとしては、ＳｉＨ４、その他にもＳｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などを用いることが可能である。あるいは、ＧｅＦ４を混合させても良い。この材料ガスをＨ２、あるいは、Ｈ２とＨｅ、Ａｒ、Ｋｒ、Ｎｅから選ばれた一種又は複数種の希ガス元素で希釈してもよい。希釈率は２〜１０００倍の範囲。圧力は概略０．１Ｐａ〜１３３Ｐａの範囲、電源周波数は１ＭＨｚ〜１２０ＭＨｚ、好ましくは１３ＭＨｚ〜６０ＭＨｚ。基板加熱温度は３００℃以下でよい。膜中の不純物元素として、酸素、窒素、炭素などの大気成分の不純物は１×１０２０ｃｍ−１以下とすることが望ましく、特に、酸素濃度は５×１０１９／ｃｍ３以下、好ましくは１×１０１９／ｃｍ３以下とする。ここでは、公知の手段（スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等）を用いてシリコン（Ｓｉ）を主成分とする材料（例えばＳｉｘＧｅ１−ｘ等）で非晶質半導体層を形成し、当該非晶質半導体層をレ−ザ結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法などの公知の結晶化法により結晶化させる。
絶縁膜４０１６は、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素又は窒素を有する絶縁膜の単層構造、若しくはこれらの積層構造で設けることができる。
ゲート電極４０１７は、単層の導電膜、又は二層もしくは三層の導電膜の積層構造とすることができる。ゲート電極４０１７の材料としては、公知の導電膜を用いることができる。たとえば、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）などの元素の単体膜、あるいは、前記元素の窒化膜（代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜）、あるいは、前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金、Ｍｏ−Ｔａ合金）、あるいは、前記元素のシリサイド膜（代表的にはタングステンシリサイド膜、チタンシリサイド膜）などを用いることができる。なお、上述した単体膜、窒化膜、合金膜、シリサイド膜などは、単層で用いてもよいし、積層して用いてもよい。
絶縁膜４０１８は、公知の手段（スパッタ法又はプラズマＣＶＤ法等）によって、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素又は窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカ−ボン）等の炭素を含む膜の単層構造、若しくはこれらの積層構造で設けることができる。
絶縁膜４０１９は、シロキサン樹脂、あるいは、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素又は窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカ−ボン）等の炭素を含む膜、あるいは、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノ−ル、ベンゾシクロブテン、アクリル等の有機材料、からなる単層若しくは積層構造で設けることができる。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、アリール基）が用いられる。置換基として、フルオロ基を用いることもできる。あるいは、置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。なお、本発明に適応できる表示装置において、絶縁膜４０１８を設けずにゲート電極４０１７を覆うように直接絶縁膜４０１９を設けることも可能である。
導電膜４０２３は、Ａｌ、Ｎｉ、Ｗ、Ｍｏ、Ｔｉ、Ｐｔ、Ｃｕ、Ｔａ、Ａｕ、Ｍｎなどの元素の単体膜、あるいは、前記元素の窒化膜、あるいは、前記元素を組み合わせた合金膜、あるいは、前記元素のシリサイド膜などを用いることができる。例えば、前記元素を複数含む合金として、Ｃ及びＴｉを含有したＡｌ合金、Ｎｉを含有したＡｌ合金、Ｃ及びＮｉを含有したＡｌ合金、Ｃ及びＭｎを含有したＡｌ合金等を用いることができる。また、積層構造で設ける場合、ＡｌをＭｏ又はＴｉなどで挟み込んだ構造とすることができる。こうすることで、Ａｌの熱や化学反応に対する耐性を向上することができる。
次に、図４８（Ａ）に示した、複数の異なる構造を有するトランジスタの断面図を参照して、各々の構造の特徴について説明する。
トランジスタ４００１は、シングルドレイントランジスタであり、簡便な方法で製造できるため、製造コストが低く、歩留まりを高く製造できる利点がある。ここで、半導体層４０１３、４０１５は、それぞれ不純物の濃度が異なり、半導体層４０１３はチャネル領域、半導体層４０１５はソース領域及びドレイン領域として機能する。このように、不純物の量を制御することで、半導体層の抵抗率を制御することができる。また、半導体層と導電膜４０２３との電気的な接続状態を、オ−ミック接続に近づけることができる。なお、不純物の量の異なる半導体層を作り分ける方法としては、ゲート電極４０１７をマスクとして半導体層に不純物をド−ピングする方法を用いることができる。
トランジスタ４００２は、ゲート電極４０１７に一定以上のテーパー角を有するトランジスタであり、簡便な方法で製造できるため、製造コストが低く、歩留まりを高く製造できる利点がある。半導体層４０１３、４０１４、４０１５は、それぞれ不純物濃度が異なり、半導体層４０１３はチャネル領域、半導体層４０１４は低濃度ドレイン（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ：ＬＤＤ）領域、半導体層４０１５はソース領域及びドレイン領域として用いる。このように、不純物の量を制御することで、半導体層の抵抗率を制御できる。また、半導体層と導電膜４０２３との電気的な接続状態を、オ−ミック接続に近づけることができる。また、ＬＤＤ領域を有するため、トランジスタ内部に高電界がかかりにくく、ホットキャリアによる素子の劣化を抑制することができる。なお、不純物の量の異なる半導体層を作り分ける方法としては、ゲート電極４０１７をマスクとして半導体層に不純物をド−ピングする方法を用いることができる。トランジスタ４００２は、ゲート電極４０１７がテーパー角を有しているため、ゲート電極４０１７を通過して半導体層にド−ピングされる不純物の濃度に勾配を持たせることができ、簡便にＬＤＤ領域を形成することができる。
トランジスタ４００３は、ゲート電極が少なくとも２層で構成され、下層のゲート電極４０１７ａが上層のゲート電極４０１７ｂよりも長い形状を有するトランジスタである。本明細書中においては、上層のゲート電極及び下層のゲート電極の形状を、帽子型と呼ぶ。ゲート電極の形状が帽子型であることによってフォトマスクを追加することなく、ＬＤＤ領域を形成することができる。なお、トランジスタ４００３のように、ＬＤＤ領域がゲート電極と重なっている構造を、特にＧＯＬＤ構造（Ｇａｔｅ Ｏｖｅｒｌａｐｐｅｄ ＬＤＤ）と呼ぶ。なお、ゲート電極の形状を帽子型とする方法としては、次のような方法を用いてもよい。
まず、ゲート電極をパタ−ニングする際に、ドライエッチングにより、下層のゲート電極及び上層のゲート電極をエッチングして側面に傾斜（テーパー）のある形状にする。続いて、異方性エッチングにより上層のゲート電極の傾斜を垂直に近くなるように加工する。これにより、断面形状が帽子型のゲート電極が形成される。その後、２回、不純物元素をド−ピングすることによって、チャネル領域として用いる半導体層４０１３、ＬＤＤ領域として用いる半導体層４０１４、ソ−ス電極及びドレイン電極として用いる半導体層４０１５が形成される。
なお、ゲート電極と重なっているＬＤＤ領域をＬｏｖ領域、ゲート電極と重なっていないＬＤＤ領域をＬｏｆｆ領域と呼ぶことにする。ここで、Ｌｏｆｆ領域はオフ電流値を抑える効果は高いが、ドレイン近傍の電界を緩和してホットキャリアによるオン電流値の劣化を防ぐ効果は低い。一方、Ｌｏｖ領域はドレイン近傍の電界を緩和し、オン電流値の劣化の防止には有効であるが、オフ電流値を抑える効果は低い。よって、種々の回路毎に、求められる特性に応じた構造のトランジスタを作製することが好ましい。たとえば、本発明に適応できる表示装置を表示装置として用いる場合、画素トランジスタは、オフ電流値を抑えるために、Ｌｏｆｆ領域を有するトランジスタを用いることが好適である。一方、周辺回路におけるトランジスタは、ドレイン近傍の電界を緩和し、オン電流値の劣化を防止するために、Ｌｏｖ領域を有するトランジスタを用いることが好適である。
トランジスタ４００４は、ゲート電極４０１７の側面に接して、サイドウォ−ル４０２１を有するトランジスタである。サイドウォ−ル４０２１を有することによって、サイドウォ−ル４０２１と重なる領域をＬＤＤ領域とすることができる。
トランジスタ４００５は、半導体層にマスクを用いてド−ピングすることにより、ＬＤＤ（Ｌｏｆｆ）領域を形成したトランジスタである。こうすることにより、確実にＬＤＤ領域を形成することができ、トランジスタのオフ電流値を低減することができる。
トランジスタ４００６は、半導体層にマスクを用いてド−ピングすることにより、ＬＤＤ（Ｌｏｖ）領域を形成したトランジスタである。こうすることにより、確実にＬＤＤ領域を形成することができ、トランジスタのドレイン近傍の電界を緩和し、オン電流値の劣化を低減することができる。
次に、図４８（Ｂ）乃至（Ｇ）を参照して、本発明に係る表示装置が有するトランジスタの作製方法の例を説明する。
なお、本発明に係る表示装置が有するトランジスタの構造及び作製方法は、図４８に示すものに限定されず、様々な構造及び作製方法を用いることができる。
本実施の形態においては、基板４０１１、絶縁膜４０１２、半導体層４０１３、４０１４、４０１５、絶縁膜４０１６、絶縁膜４０１８や絶縁膜４０１９の表面に、プラズマ処理を用いて酸化又は窒化処理を行うことにより、その表面を酸化又は窒化することができる。このように、プラズマ処理を用いて半導体層又は絶縁膜を酸化又は窒化することによって、当該半導体層又は当該絶縁膜の表面を改質し、ＣＶＤ法やスパッタ法により形成した絶縁膜と比較してより緻密な絶縁膜を形成することができ。よって、ピンホール等の欠陥を抑制し表示装置の特性等を向上させることが可能となる。
まず、基板４０１１の表面をフッ酸（ＨＦ）、アルカリ又は純水を用いて洗浄する。基板４０１１は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板又はステンレスを含む金属基板等を用いることができる。他にも、ポリエチレンテレフタレ−ト（ＰＥＴ）、ポリエチレンナフタレ−ト（ＰＥＮ）、ポリエ−テルサルフォン（ＰＥＳ）に代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板を用いることも可能である。なお、ここでは基板４０１１としてガラス基板を用いる場合を示す。
ここで、基板４０１１の表面にプラズマ処理を行うことで酸化又は窒化し、基板４０１１の表面に酸化膜又は窒化膜を形成してもよい（図４８（Ｂ））。表面にプラズマ処理を行うことで形成された酸化膜又は窒化膜などの絶縁膜を、以下ではプラズマ処理絶縁膜とも記す。なお、図４８（Ｂ）においては、絶縁膜４０３１がプラズマ処理絶縁膜である。一般的に、ガラス又はプラスチック等の基板上に薄膜トランジスタ等の半導体素子を設けた場合、ガラス又はプラスチック等に含まれる、Ｎａなどのアルカリ金属又はアルカリ土類金属等の不純物元素が半導体素子に混入することによって、半導体素子の特性に影響を及ぼす恐れがある。しかし、ガラス又はプラスチック等からなる基板の表面を窒化することにより、基板に含まれるＮａなどの、アルカリ金属又はアルカリ土類金属等の不純物元素が半導体素子に混入するのを防止することができる。
なお、プラズマ処理により表面を酸化する場合には、酸素雰囲気下（例えば、酸素（Ｏ２）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）雰囲気下、あるいは、酸素と水素（Ｈ２）と希ガス雰囲気下、あるいは、一酸化二窒素と希ガス雰囲気下）でプラズマ処理を行う。一方、プラズマ処理により半導体層を窒化する場合には、窒素雰囲気下（例えば、窒素（Ｎ２）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）雰囲気下、あるいは、窒素と水素と希ガス雰囲気下、あるいは、ＮＨ３と希ガス雰囲気下）でプラズマ処理を行う。希ガスとしては、例えばＡｒやＡｒとＫｒを混合したガス等を用いることができる。そのため、プラズマ処理絶縁膜は、プラズマ処理に用いた希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）を含んでいる。たとえば、Ａｒを用いた場合にはプラズマ処理絶縁膜にＡｒが含まれている。
また、プラズマ処理は、上記ガスの雰囲気中において、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下であり、プラズマの電子温度が０．５ｅｖ以上１．５ｅＶ以下で処理することが好適である。プラズマの電子密度が高密度であり、被処理物付近での電子温度が低いため、被処理物に対するプラズマによる損傷を防止することができるからである。また、プラズマの電子密度が１×１０１１ｃｍ−３以上と高密度であるため、プラズマ処理を用いて、被照射物を酸化又は窒化することよって形成される酸化物又は窒化膜は、ＣＶＤ法やスパッタ法等により形成された膜と比較して膜厚等の均一性に優れ、且つ緻密な膜を形成することができる。あるいは、プラズマの電子温度が１ｅＶ以下と低いため、従来のプラズマ処理や熱酸化法と比較して低温度で酸化又は窒化処理を行うことができる。たとえば、ガラス基板の歪点温度よりも１００度以上低い温度でプラズマ処理を行っても十分に酸化又は窒化処理を行うことができる。なお、プラズマを形成するための周波数としては、マイクロ波（２．４５ＧＨｚ）等の高周波を用いることができる。なお、以下に特に断らない場合は、プラズマ処理として上記条件を用いて行うものとする。
なお、図４８（Ｂ）においては、基板４０１１の表面をプラズマ処理することによってプラズマ処理絶縁膜を形成する場合を示しているが、本実施の形態は、基板４０１１の表面にプラズマ処理絶縁膜を形成しない場合も含む。
なお、図４８（Ｃ）乃至（Ｇ）においては、被処理物の表面をプラズマ処理することによって形成されるプラズマ処理絶縁膜を図示しないが、本実施の形態においては、基板４０１１、絶縁膜４０１２、半導体層４０１３、４０１４、４０１５、絶縁膜４０１６、絶縁膜４０１８、又は絶縁膜４０１９の表面に、プラズマ処理を行なうことによって形成されるプラズマ処理絶縁膜が存在する場合も含む。
次に、基板４０１１上に公知の手段（スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等）を用いて絶縁膜４０１２を形成する（図４８（Ｃ））。絶縁膜４０１２としては、酸化珪素（ＳｉＯｘ）又は酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）を用いることができる。
ここで、絶縁膜４０１２の表面にプラズマ処理を行い、絶縁膜４０１２を酸化又は窒化することによって、絶縁膜４０１２の表面にプラズマ処理絶縁膜を形成してもよい。絶縁膜４０１２の表面を酸化することによって、絶縁膜４０１２の表面を改質しピンホール等の欠陥の少ない緻密な膜を得ることができる。また、絶縁膜４０１２の表面を酸化することによって、Ｎ原子の含有率が低いプラズマ処理絶縁膜を形成することができるため、プラズマ処理絶縁膜に半導体層を設けた場合にプラズマ処理絶縁膜と半導体層界面特性が向上する。また、プラズマ処理絶縁膜は、プラズマ処理に用いた希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）を含んでいる。なお、プラズマ処理は上述した条件下で同様に行うことができる。
次に、絶縁膜４０１２上に島状の半導体層４０１３、４０１４を形成する（図４８（Ｄ））。島状の半導体層４０１３、４０１４は、絶縁膜４０１２上に公知の手段（スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等）を用いてシリコン（Ｓｉ）を主成分とする材料（例えばＳｉｘＧｅ１−ｘ等）等を用いて非晶質半導体層を形成し、当該非晶質半導体層を結晶化させ、半導体層を選択的にエッチングすることにより設けることができる。なお、非晶質半導体層の結晶化は、レ−ザ結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法又はこれら方法を組み合わせた方法等の公知の結晶化法により行うことができる。なお、ここでは、島状の半導体層の端部を直角に近い形状（θ＝８５〜１００°）で設ける。あるいは、低濃度ドレイン領域となる半導体層４０１４は、マスクを用いて不純物をド−ピングすることによって形成されてもよい。
ここで、半導体層４０１３、４０１４の表面にプラズマ処理を行い、半導体層４０１３、４０１４の表面を酸化又は窒化することによって、半導体層４０１３、４０１４の表面にプラズマ処理絶縁膜を形成してもよい。例えば、半導体層４０１３、４０１４としてＳｉを用いた場合、プラズマ処理絶縁膜として、酸化珪素（ＳｉＯｘ）又は窒化珪素（ＳｉＮｘ）が形成される。あるいは、プラズマ処理により半導体層４０１３、４０１４を酸化させた後に、再度プラズマ処理を行うことによって窒化させてもよい。この場合、半導体層４０１３、４０１４に接して酸化珪素（ＳｉＯｘ）が形成され、当該酸化珪素の表面に窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）が形成される。なお、プラズマ処理により半導体層を酸化する場合には、酸素雰囲気下（例えば、酸素（Ｏ２）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）雰囲気下、あるいは、酸素と水素（Ｈ２）と希ガス雰囲気下又は一酸化二窒素と希ガス雰囲気下）、でプラズマ処理を行う。一方、プラズマ処理により半導体層を窒化する場合には、窒素雰囲気下（例えば、窒素（Ｎ２）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）雰囲気下、あるいは、窒素と水素と希ガス雰囲気下又はＮＨ３と希ガス雰囲気下）、でプラズマ処理を行う。希ガスとしては、例えばＡｒを用いることができる。また、ＡｒとＫｒを混合したガスを用いてもよい。そのため、プラズマ処理絶縁膜は、プラズマ処理に用いた希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）を含んでいる。たとえば、Ａｒを用いた場合にはプラズマ処理絶縁膜にＡｒが含まれている。
次に、絶縁膜４０１６を形成する（図４８（Ｅ））。絶縁膜４０１６は、公知の手段（スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等）を用いて、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素又は窒素を有する絶縁膜の単層構造、又はこれらの積層構造で設けることができる。なお、半導体層４０１３、４０１４の表面をプラズマ処理することにより、半導体層４０１３、４０１４の表面にプラズマ処理絶縁膜を形成した場合には、プラズマ処理絶縁膜を絶縁膜４０１６として用いることも可能である。
ここで、絶縁膜４０１６の表面にプラズマ処理を行い、絶縁膜４０１６の表面を酸化又は窒化することによって、絶縁膜４０１６の表面にプラズマ処理絶縁膜を形成してもよい。なお、プラズマ処理絶縁膜は、プラズマ処理に用いた希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）を含んでいる。また、プラズマ処理は上述した条件下で同様に行うことができる。
あるいは、一旦酸素雰囲気下でプラズマ処理を行うことにより絶縁膜４０１６を酸化させた後に、再度窒素雰囲気下でプラズマ処理を行うことにより窒化させてもよい。このように、絶縁膜４０１６にプラズマ処理を行い、絶縁膜４０１６の表面を酸化又は窒化することによって、絶縁膜４０１６の表面を改質し緻密な膜を形成することができる。プラズマ処理を行うことによって得られた絶縁膜は、ＣＶＤ法やスパッタ法で形成された絶縁膜と比較して緻密でピンホール等の欠陥も少ないため、薄膜トランジスタの特性を向上させることができる。
次に、ゲート電極４０１７を形成する（図４８（Ｆ））。ゲート電極４０１７は、公知の手段（スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等）を用いて形成することができる。
トランジスタ４００１においては、ゲート電極４０１７を形成した後に不純物ド−ピングを行なうことで、ソース領域及びドレイン領域として用いる半導体層４０１５を形成することができる。
トランジスタ４００２においては、ゲート電極４０１７を形成した後に不純物ド−ピングを行なうことで、ＬＤＤ領域として用いる４０１４と、半導体層４０１３、ソース領域及びドレイン領域として用いる半導体層４０１５を形成することができる。
トランジスタ４００３においては、ゲート電極４０１７ａ、４０１７ｂを形成した後に不純物ド−ピングを行なうことで、ＬＤＤ領域として用いる４０１４と、半導体層４０１３、ソース領域及びドレイン領域として用いる半導体層４０１５を形成することができる。
トランジスタ４００４においては、ゲート電極４０１７の側面にサイドウォ−ル４０２１を形成した後、不純物ド−ピングを行なうことで、ＬＤＤ領域として用いる４０１４と、半導体層４０１３、ソース領域及びドレイン領域として用いる半導体層４０１５を形成することができる。
なお、サイドウォ−ル４０２１は、酸化珪素（ＳｉＯｘ）又は窒化珪素（ＳｉＮｘ）を用いることができる。サイドウォ−ル４０２１をゲート電極４０１７の側面に形成する方法としては、たとえば、ゲート電極４０１７を形成した後に、酸化珪素（ＳｉＯｘ）又は窒化珪素（ＳｉＮｘ）を公知の方法で成膜した後に、異方性エッチングによって酸化珪素（ＳｉＯｘ）又は窒化珪素（ＳｉＮｘ）膜をエッチングする方法を用いることができる。こうすることで、ゲート電極４０１７の側面にのみ酸化珪素（ＳｉＯｘ）又は窒化珪素（ＳｉＮｘ）膜を残すことができるので、ゲート電極４０１７の側面にサイドウォ−ル４０２１を形成することができる。
トランジスタ４００５においては、ゲート電極４０１７を覆うようにマスク４０２２を形成した後、不純物ド−ピングを行なうことで、ＬＤＤ（Ｌｏｆｆ）領域として用いる４０１４と、半導体層４０１３、ソース領域及びドレイン領域として用いる半導体層４０１５を形成することができる。
トランジスタ４００６においては、ゲート電極４０１７を形成した後に不純物ド−ピングを行なうことで、ＬＤＤ（Ｌｏｖ）領域として用いる４０１４と、半導体層４０１３、ソース領域及びドレイン領域として用いる半導体層４０１５を形成することができる。
次に、絶縁膜４０１８を形成する（図４８（Ｇ））。絶縁膜４０１８は、公知の手段（スパッタ法やプラズマＣＶＤ法等）により、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素又は窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカ−ボン）等の炭素を含む膜の単層構造、又はこれらの積層構造で設けることができる。
ここで、絶縁膜４０１８の表面にプラズマ処理を行い、絶縁膜４０１８の表面を酸化又は窒化することによって、絶縁膜４０１８の表面にプラズマ処理絶縁膜を形成してもよい。なお、プラズマ処理絶縁膜は、プラズマ処理に用いた希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）を含んでいる。また、プラズマ処理は上述した条件下で同様に行うことができる。
次に、絶縁膜４０１９を形成する（図４８（Ａ））。絶縁膜４０１９は、公知の手段（スパッタ法やプラズマＣＶＤ法等）により、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素又は窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカ−ボン）等の炭素を含む膜を用いることができる他に、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノ−ル、ベンゾシクロブテン、アクリル等の有機材料やシロキサン樹脂の単層構造、又はこれらの積層構造で設けることができる。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、アリール基）が用いられる。置換基として、フルオロ基を用いることもできる。あるいは、置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、プラズマ処理絶縁膜には、プラズマ処理に用いた希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）が含まれており、例えばＡｒを用いた場合にはプラズマ処理絶縁膜中にＡｒが含まれている。
絶縁膜４０１９としてポリイミド、ポリアミド、ポリビニルフェノ−ル、ベンゾシクロブテン、アクリル等の有機材料やシロキサン樹脂等を用いた場合、絶縁膜４０１９の表面をプラズマ処理により酸化又は窒化することにより、当該絶縁膜の表面を改質することができる。表面を改質することによって、絶縁膜４０１９の強度が向上し開口部形成時等におけるクラックの発生やエッチング時の膜減り等の物理的ダメ−ジを低減することが可能となる。また、絶縁膜４０１９の表面が改質されることによって、絶縁膜４０１９上に導電膜４０２３を形成する場合に導電膜との密着性が向上する。例えば、絶縁膜４０１９としてシロキサン樹脂を用いてプラズマ処理を用いて窒化を行った場合、シロキサン樹脂の表面が窒化されることにより窒素又は希ガスを含むプラズマ処理絶縁膜が形成され、物理的強度が向上する。
次に、半導体層４０１５と電気的に接続された導電膜４０２３を形成するため、絶縁膜４０１９、絶縁膜４０１８、絶縁膜４０１６にコンタクトホールを形成する。なお、コンタクトホールの形状はテーパー状であってもよく、このような形状とすることで、導電膜４０２３のカバレッジを向上させることができる。
図４９は、ボトムゲート型のトランジスタの断面構造及び容量素子の断面構造を示す。
基板４１０１上に第１の絶縁膜（絶縁膜４１０２）が全面に形成されている。第１の絶縁膜は、基板側からの不純物が半導体層に影響を及ぼし、トランジスタの特性が変化してしまうことを防ぐ機能を有する。つまり、第１の絶縁膜は下地膜としての機能を有する。したがって、信頼性の高いトランジスタを作製することができる。なお、第１の絶縁膜としては、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜（ＳｉＯｘＮｙ）などの単層、又はこれらの積層を用いることができる。
第１の絶縁膜上に、第１の導電層（導電層４１０３及び導電層４１０４）が形成されている。導電層４１０３は、トランジスタ４１２０のゲート電極として機能する部分を含む。導電層４１０４は、容量素子４１２１の第１の電極として機能する部分を含む。なお、第１の導電層としては、Ｔｉ、Ｍｏ、Ｔａ、Ｃｒ、Ｗ、Ａｌ、Ｎｄ、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｓｉ、Ｚｎ、Ｆｅ、Ｂａ、Ｇｅなど、又はこれらの合金を用いることができる。あるいは、これらの元素（合金も含む）の積層を用いることができる。
少なくとも第１の導電層を覆うように、第２の絶縁膜（絶縁膜４１２２）が形成されている。第２の絶縁膜は、ゲート絶縁膜としての機能を有する。なお、第２の絶縁膜としては、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜（ＳｉＯｘＮｙ）などの単層、又はこれらの積層を用いることができる。
なお、半導体層に接する部分の第２の絶縁膜としては、酸化シリコン膜を用いることが望ましい。なぜなら、半導体層と第２の絶縁膜とが接する界面におけるトラップ準位が少なくなるからである。
また、第２の絶縁膜がＭｏと接する場合、Ｍｏと接する部分の第２の絶縁膜としては酸化シリコン膜を用いることが望ましい。なぜなら、酸化シリコン膜はＭｏを酸化させないからである。
第２の絶縁膜上のうち第１の導電層と重なって形成されている部分の一部に、フォトリソグラフィ法、インクジェット法又は印刷法などによって、半導体層が形成されている。そして、半導体層の一部は、第２の絶縁膜上のうち第１の導電層と重なって形成されていない部分まで延長されている。半導体層は、チャネル形成領域（チャネル形成領域４１１０）、ＬＤＤ領域（ＬＤＤ領域４１０８、ＬＤＤ領域４１０９）、不純物領域（不純物領域４１０５、不純物領域４１０６、不純物領域４１０７）を有している。なお、チャネル形成領域４１１０は、トランジスタ４１２０のチャネル形成領域として機能する。ＬＤＤ領域４１０８及びＬＤＤ領域４１０９は、トランジスタ４１２０のＬＤＤ領域として機能する。なお、ＬＤＤ領域４１０８及びＬＤＤ領域４１０９は必ずしも必要ではない。不純物領域４１０５は、トランジスタ４１２０のソース領域及びドレイン領域の一方として機能する部分を含む。不純物領域４１０６は、トランジスタ４１２０のソース領域及びドレイン領域の他方として機能する部分を含む。不純物領域４１０７は、容量素子４１２１の第２の電極として機能する部分を含む。
全面に、第３の絶縁膜（絶縁膜４１１１）が形成されている。第３の絶縁膜の一部には、選択的にコンタクトホールが形成されている。絶縁膜４１１１は、層間膜としての機能を有する。第３の絶縁膜としては、無機材料（酸化シリコン、窒化シリコン、酸化窒化シリコンなど）あるいは、低誘電率の有機化合物材料（感光性又は非感光性の有機樹脂材料）などを用いることができる。あるいは、シロキサンを含む材料を用いることもできる。なお、シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される材料である。置換基として、少なくとも水素を含む有機基（例えばアルキル基、アリール基）が用いられる。あるいは、置換基としてフルオロ基を用いてもよい。あるいは、置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
第３の絶縁膜上に、第２の導電層（導電層４１１２）が形成されている。導電層４１１２は、第３の絶縁膜に形成されたコンタクトホールを介してトランジスタ４１２０のソース領域及びドレイン領域の他方と接続されている。したがって、導電層４１１２は、トランジスタ４１２０のソース電極及びドレイン電極の他方として機能する部分を含む。なお、第２の導電層としては、Ｔｉ、Ｍｏ、Ｔａ、Ｃｒ、Ｗ、Ａｌ、Ｎｄ、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｓｉ、Ｚｎ、Ｆｅ、Ｂａ、Ｇｅなど、又はこれらの合金を用いることができる。あるいは、これらの元素（合金も含む）の積層を用いることができる。
なお、第２の導電層が形成された後の工程として、様々な絶縁膜、又は様々な導電膜が形成されていてもよい。
次に、トランジスタの半導体層にアモルファスシリコン（ａ−Ｓｉ：Ｈ）膜を用いた場合のトランジスタ及び容量素子の構造について説明する。
図５０は、トップゲート型のトランジスタの断面構造及び容量素子の断面構造を示す。
基板４２０１上に第１の絶縁膜（絶縁膜４２０２）が全面に形成されている。第１の絶縁膜は、基板側からの不純物が半導体層に影響を及ぼし、トランジスタの性質が変化してしまうことを防ぐ機能を有する。つまり、第１の絶縁膜は下地膜としての機能を有する。したがって、信頼性の高いトランジスタを作製することができる。なお、第１の絶縁膜としては、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜（ＳｉＯｘＮｙ）などの単層、又はこれらの積層を用いることができる。
なお、第１の絶縁膜を必ずしも形成する必要はない。この場合は、工程数の削減を図ることができる。製造コストの削減を図ることができる。構造を簡単にできるので、歩留まりの向上を図ることができる。
第１の絶縁膜上に、第１の導電層（導電層４２０３、導電層４２０４及び導電層４２０５）が形成されている。導電層４２０３は、トランジスタ４２２０のソ−ス電極及びドレイン電極の一方の電極として機能する部分を含む。導電層４２０４は、トランジスタ４２２０のソ−ス電極及びドレイン電極の他方の電極として機能する部分を含む。導電層４２０５は、容量素子４２２１の第１の電極として機能する部分を含む。なお、第１の導電層としては、Ｔｉ、Ｍｏ、Ｔａ、Ｃｒ、Ｗ、Ａｌ、Ｎｄ、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｓｉ、Ｚｎ、Ｆｅ、Ｂａ、Ｇｅなど、又はこれらの合金を用いることができる。あるいは、これらの元素（合金も含む）の積層を用いることができる。
導電層４２０３及び導電層４２０４の上部に、第１の半導体層（半導体層４２０６及び半導体層４２０７）が形成されている。半導体層４２０６は、ソ−ス領域とドレイン領域の一方の電極として機能する部分を含む。半導体層４２０７は、ソ−ス領域とドレイン領域の他方の電極として機能する部分を含む。なお、第１の半導体層としては、リン等を含んだシリコン等を用いることができる。
導電層４２０３と導電層４２０４との間であって、かつ第１の絶縁膜上に、第２の半導体層（半導体層４２０８）が形成されている。そして、半導体層４２０８の一部は、導電層４２０３上及び導電層４２０４上まで延長されている。半導体層４２０８は、トランジスタ４２２０のチャネル領域として機能する部分を含む。なお、第２の半導体層としては、アモルファスシリコン（ａ−Ｓｉ：Ｈ）等の非結晶性を有する半導体層、又は微結晶半導体（μ−Ｓｉ：Ｈ）等の半導体層などを用いることができる。
少なくとも半導体層４２０８及び導電層４２０５を覆うように、第２の絶縁膜（絶縁膜４２０９及び絶縁膜４２１０）が形成されている。第２の絶縁膜は、ゲート絶縁膜としての機能を有する。なお、第２の絶縁膜としては、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜（ＳｉＯｘＮｙ）などの単層、又はこれらの積層を用いることができる。
なお、第２の半導体層に接する部分の第２の絶縁膜としては、酸化シリコン膜を用いることが望ましい。なぜなら、第２の半導体層と第２の絶縁膜とが接する界面におけるトラップ準位が少なくなるからである。
また、第２の絶縁膜がＭｏと接する場合、Ｍｏと接する部分の第２の絶縁膜としては酸化シリコン膜を用いることが望ましい。なぜなら、酸化シリコン膜はＭｏを酸化させないからである。
第２の絶縁膜上に、第２の導電層（導電層４２１１及び導電層４２１２）が形成されている。導電層４２１１は、トランジスタ４２２０のゲート電極として機能する部分を含む。導電層４２１２は、容量素子４２２１の第２の電極、又は配線としての機能を有する。なお、第２の導電層としては、Ｔｉ、Ｍｏ、Ｔａ、Ｃｒ、Ｗ、Ａｌ、Ｎｄ、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｓｉ、Ｚｎ、Ｆｅ、Ｂａ、Ｇｅなど、又はこれらの合金を用いることができる。あるいは、これらの元素（合金も含む）の積層を用いることができる。
なお、第２の導電層が形成された後の工程として、様々な絶縁膜、又は様々な導電膜が形成されていてもよい。
図５１は、逆スタガ型（ボトムゲート型）のトランジスタの断面構造及び容量素子の断面構造を示す。特に、図５１に示すトランジスタは、チャネルエッチ型と呼ばれる構造である。
基板４３０１上に第１の絶縁膜（絶縁膜４３０２）が全面に形成されている。第１の絶縁膜は、基板側からの不純物が半導体層に影響を及ぼし、トランジスタの性質が変化してしまうことを防ぐ機能を有する。つまり、第１の絶縁膜は下地膜としての機能を有する。したがって、信頼性の高いトランジスタを作製することができる。なお、第１の絶縁膜としては、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜（ＳｉＯｘＮｙ）などの単層、又はこれらの積層を用いることができる。
なお、第１の絶縁膜を必ずしも形成する必要はない。この場合は、工程数の削減を図ることができる。製造コストの削減を図ることができる。構造を簡単にできるので、歩留まりの向上を図ることができる。
第１の絶縁膜上に、第１の導電層（導電層４３０３及び導電層４３０４）が形成されている。導電層４３０３は、トランジスタ４３２０のゲート電極として機能する部分を含む。導電層４３０４は、容量素子４３２１の第１の電極として機能する部分を含む。なお、第１の導電層としては、Ｔｉ、Ｍｏ、ＴＢ、Ｃｒ、Ｗ、Ｂｌ、Ｎｄ、Ｃｕ、Ｂｇ、Ｂｕ、Ｐｔ、ＮＡ−Ｓｉ、Ｚｎ、Ｆｅ、Ｂａ、Ｇｅなど、又はこれらの合金を用いることができる。あるいは、これらの元素（合金も含む）の積層を用いることができる。
少なくとも第１の導電層を覆うように、第２の絶縁膜（絶縁膜４３０２）が形成されている。第２の絶縁膜は、ゲート絶縁膜としての機能を有する。なお、第２の絶縁膜としては、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜（ＳｉＯｘＮｙ）などの単層、又はこれらの積層を用いることができる。
なお、半導体層に接する部分の第２の絶縁膜としては、酸化シリコン膜を用いることが望ましい。なぜなら、半導体層と第２の絶縁膜とが接する界面におけるトラップ準位が少なくなるからである。
また、第２の絶縁膜がＭｏと接する場合、Ｍｏと接する部分の第２の絶縁膜としては酸化シリコン膜を用いることが望ましい。なぜなら、酸化シリコン膜はＭｏを酸化させないからである。
第２の絶縁膜上のうち第１の導電層と重なって形成されている部分の一部に、フォトリソグラフィ法、インクジェット法又は印刷法などによって、第１の半導体層（半導体層４３０６）が形成されている。そして、半導体層４３０６の一部は、第２の絶縁膜上のうち第１の導電層と重なって形成されていない部分まで延長されている。半導体層４３０６は、トランジスタ４３２０のチャネル領域として機能する部分を含む。なお、半導体層４３０６としては、アモルファスシリコン（Ａ−Ｓｉ：Ｈ）等の非結晶性を有する半導体層、又は微結晶半導体（μ−Ｓｉ：Ｈ）等の半導体層などを用いることができる。
第１の半導体層上の一部に、第２の半導体層（半導体層４３０７及び半導体層４３０８）が形成されている。半導体層４３０７は、ソ−ス領域とドレイン領域の一方の電極として機能する部分を含む。半導体層４３０８は、ソ−ス領域とドレイン領域の他方の電極として機能する部分を含む。なお、第２の導体層としては、リン等を含んだシリコン等を用いることができる。
第２の半導体層上及び第２の絶縁膜上に、第２の導電層（導電層４３０９、導電層４３１０及び導電層４３１１）が形成されている。導電層４３０９は、トランジスタ４３２０のソ−ス電極とドレイン電極の一方として機能する部分を含む。導電層４３１０は、トランジスタ４３２０のソ−スとドレイン電極の他方として機能する部分を含む。導電層４３１２は、容量素子４３２１の第２の電極として機能する部分を含む。なお、第２の導電層としては、Ｔｉ、Ｍｏ、Ｔａ、Ｃｒ、Ｗ、Ａｌ、Ｎｄ、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｓｉ、Ｚｎ、Ｆｅ、Ｂａ、Ｇｅなど、又はこれらの合金を用いることができる。あるいは、これらの元素（合金も含む）の積層を用いることができる。
なお、第２の導電層が形成された後の工程として、様々な絶縁膜、又は様々な導電膜が形成されていてもよい。
ここで、チャネルエッチ型のトランジスタが特徴とする工程の一例を説明する。同じマスクを用いて、第１の半導体層及び第２の半導体層を形成することができる。具体的には、第１の半導体層と第２の半導体層とは連続して成膜される。そして、第１の半導体層及び第２の半導体層は、同じマスクを用いて形成される。
チャネルエッチ型のトランジスタが特徴とする工程の別の一例を説明する。新たなマスクを用いることなく、トランジスタのチャネル領域を形成することができる。具体的には、第２の導電層が形成された後で、第２の導電層をマスクとして用いて第２の半導体層の一部を除去する。あるいは、第２の導電層と同じマスクを用いて第２の半導体層の一部を除去する。そして、除去された第２の半導体層の下部に形成されている第１の半導体層がトランジスタのチャネル領域となる。
図５２は、逆スタガ型（ボトムゲート型）のトランジスタの断面構造及び容量素子の断面構造を示す。特に、図５２に示すトランジスタは、チャネル保護型（チャネルストップ型）と呼ばれる構造である。
基板４４０１上に第１の絶縁膜（絶縁膜４４０２）が全面に形成されている。第１の絶縁膜は、基板側からの不純物が半導体層に影響を及ぼし、トランジスタの性質が変化してしまうことを防ぐ機能を有する。つまり、第１の絶縁膜は下地膜としての機能を有する。したがって、信頼性の高いトランジスタを作製することができる。なお、第１の絶縁膜としては、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜（ＳｉＯｘＮｙ）などの単層、又はこれらの積層を用いることができる。
なお、第１の絶縁膜を必ずしも形成する必要はない。この場合は、工程数の削減を図ることができる。製造コストの削減を図ることができる。構造を簡単にできるので、歩留まりの向上を図ることができる。
第１の絶縁膜上に、第１の導電層（導電層４４０３及び導電層４４０４）が形成されている。導電層４４０３は、トランジスタ４４２０のゲート電極として機能する部分を含む。導電層４４０４は、容量素子４４２１の第１の電極として機能する部分を含む。なお、第１の導電層としては、Ｔｉ、Ｍｏ、Ｔａ、Ｃｒ、Ｗ、Ａｌ、Ｎｄ、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｓｉ、Ｚｎ、Ｆｅ、Ｂａ、Ｇｅなど、又はこれらの合金を用いることができる。あるいは、これらの元素（合金も含む）の積層を用いることができる。
少なくとも第１の導電層を覆うように、第２の絶縁膜（絶縁膜４４０２）が形成されている。第２の絶縁膜は、ゲート絶縁膜としての機能を有する。なお、第２の絶縁膜としては、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜（ＳｉＯｘＮｙ）などの単層、又はこれらの積層を用いることができる。
なお、半導体層に接する部分の第２の絶縁膜としては、酸化シリコン膜を用いることが望ましい。なぜなら、半導体層と第２の絶縁膜とが接する界面におけるトラップ準位が少なくなるからである。
また、第２の絶縁膜がＭｏと接する場合、Ｍｏと接する部分の第２の絶縁膜としては酸化シリコン膜を用いることが望ましい。なぜなら、酸化シリコン膜はＭｏを酸化させないからである。
第２の絶縁膜上のうち第１の導電層と重なって形成されている部分の一部に、フォトリソグラフィ法、インクジェット法又は印刷法などによって、第１の半導体層（半導体層４４０６）が形成されている。そして、半導体層４４０６の一部は、第２の絶縁膜上のうち第１の導電層と重なって形成されていない部分まで延長されている。半導体層４４０６は、トランジスタ４４２０のチャネル領域として機能する部分を含む。なお、半導体層４４０６としては、アモルファスシリコン（Ｃ−Ｓｉ：Ｈ）等の非結晶性を有する半導体層、又は微結晶半導体（μ−Ｓｉ：Ｈ）等の半導体層などを用いることができる。
第１の半導体層上の一部に、第３の絶縁膜（絶縁膜４４１２）が形成されている。絶縁膜４４１２は、トランジスタ４４２０のチャネル領域がエッチングによって除去されることを防止する機能を有する。つまり、絶縁膜４４１２は、チャネル保護膜（チャネルストップ膜）として機能する。なお、第３の絶縁膜としては、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜（ＳｉＯｘＮｙ）などの単層、又はこれらの積層を用いることができる。
第１の半導体層上の一部及び第３の絶縁膜上の一部に、第２の半導体層（半導体層４４０７及び半導体層４４０８）が形成されている。半導体層４４０７は、ソ−ス領域とドレイン領域の一方の電極として機能する部分を含む。半導体層４４０８は、ソ−ス領域とドレイン領域の他方の電極として機能する部分を含む。なお、第２の導体層としては、リン等を含んだシリコン等を用いることができる。
第２の半導体層上に、第２の導電層（導電層４４０９、導電層４４１０及び導電層４４１１）が形成されている。導電層４４０９は、トランジスタ４４２０のソ−ス電極とドレイン電極の一方として機能する部分を含む。導電層４４１０は、トランジスタ４４２０のソ−スとドレイン電極の他方として機能する部分を含む。導電層４４１１は、容量素子４４２１の第２の電極として機能する部分を含む。なお、第２の導電層としては、Ｔｉ、Ｍｏ、Ｔａ、Ｃｒ、Ｗ、Ａｌ、Ｎｄ、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｓｉ、Ｚｎ、Ｆｅ、Ｂａ、Ｇｅなど、又はこれらの合金を用いることができる。あるいは、これらの元素（合金も含む）の積層を用いることができる。
なお、第２の導電層が形成された後の工程として、様々な絶縁膜、又は様々な導電膜が形成されていてもよい。
ここで、チャネル保護型のトランジスタが特徴とする工程の一例を説明する。同じマスクを用いて、第１の半導体層、第２の半導体層及び第２の導電層を形成することができる。同時に、チャネル領域を形成することができる。具体的には、第１の半導体層を成膜し、次に第３の絶縁膜（チャネル保護膜、チャネルストップ膜）を、マスクを用いて形成し、次に第２の半導体層と第２の導電層とを連続して成膜する。そして、第２の導電層が成膜された後で、第１の半導体層、第２の半導体層及び第２の導電層が同じマスクを用いて形成される。ただし、第３の絶縁膜の下部の第１の半導体層は、第３の絶縁膜によって保護されるのでエッチングによって除去されない。この部分（第１の半導体層のうち上部に第３の絶縁膜が形成された部分）がチャネル領域となる。
なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態および実施例の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態および実施例の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
なお、本実施の形態は、他の実施の形態および実施例で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態および実施例で述べた内容は、本実施の形態への適用、組み合わせ、又は置き換えを自由に行うことができる。
（実施の形態１２）
本実施形態においては、本発明に係る電子機器の例について説明する。
図５３は表示パネル４５０１と、回路基板４５０２を組み合わせた表示パネルモジュールの一形態を示している。
図５３に示すように、表示パネル４５０１は画素部４５０３、走査線駆動回路４５０４及び信号線駆動回路４５０５を有している。回路基板４５０２には、例えば、コントロール回路４５０６や信号分割回路４５０７などが形成されている。なお、表示パネル４５０１と回路基板４５０２は接続配線４５０８によって接続されている。接続配線４５０８にはＦＰＣ等を用いることができる。
表示パネル４５０１は、画素部と一部の周辺駆動回路（複数の駆動回路のうち動作周波数の低い駆動回路）をトランジスタを用いて基板上に一体形成し、他の周辺駆動回路（複数の駆動回路のうち動作周波数の高い駆動回路）をＩＣチップ上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）で表示パネル３４１０に実装しても良い。あるいは、そのＩＣチップをＴＡＢ（Ｔａｐｅ Ａｕｔｏ Ｂｏｎｄｉｎｇ）やプリント基板を用いてガラス基板と接続してもよい。また、全ての周辺駆動回路をＩＣチップ上に形成し、そのＩＣチップをＣＯＧなどで表示パネルに実装しても良い。
なお、画素部には、上述の実施の形態に記載した画素を用いる。本発明により、視野角を向上させることができる。また、画素部を構成するトランジスタに同一導電型のトランジスタやトランジスタの半導体層に非晶質半導体を用いることで低コスト化を図ることもできる。
このような表示モジュールによりテレビ受像機を完成させることができる。図５４は、テレビ受像機の主要な構成を示すブロック図である。チューナ４６０１は映像信号と音声信号を受信する。映像信号は、映像信号増幅回路４６０２と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路４６０３と、その映像信号を駆動回路の入力仕様に変換するためのコントロール回路４５０６により処理される。コントロール回路４５０６は、走査線側と信号線側にそれぞれ信号を出力する。デジタル駆動する場合には、信号線側に信号分割回路４５０７を設け、入力デジタル信号をｍ個（ｍは正の整数）に分割して供給する構成としても良い。
チューナ４６０１で受信した信号のうち、音声信号は音声信号増幅回路４６０４に送られ、その出力は音声信号処理回路４６０５を経てスピーカー４６０６に供給される。制御回路４６０７は受信局（受信周波数）や音量の制御情報を入力部４６０８から受け、チューナ４６０１や音声信号処理回路４６０５に信号を送出する。
図５４とは別の形態の表示パネルモジュールを組み込んだテレビ受像器について図５５（Ａ）に示す。図５５（Ａ）において、筐体４７０１内に収められた表示画面４７０２は、表示パネルモジュールで形成される。なお、スピーカー４７０３、操作スイッチ４７０４などが適宜備えられていてもよい。
図５５（Ｂ）に、ワイヤレスでディスプレイのみを持ち運び可能なテレビ受像器を示す。筐体４７１２にはバッテリー及び信号受信器が内蔵されており、そのバッテリーで表示部４７１３又はスピーカー部４７１７を駆動させる。バッテリーは充電器４７１０で繰り返し充電が可能となっている。充電器４７１０は映像信号を送受信することが可能で、その映像信号をディスプレイの信号受信器に送信することができる。筐体４７１２は操作キー４７１６によって制御する。あるいは、図５５（Ｂ）に示す装置は、操作キー４７１６を操作することによって、筐体４７１２から充電器４７１０に信号を送ることが可能である、映像音声双方向通信装置であってもよい。あるいは、操作キー４７１６を操作することによって、筐体４７１２から充電器４７１０に信号を送り、さらに充電器４７１０が送信できる信号を他の電子機器に受信させることによって、他の電子機器の通信制御も可能である、汎用遠隔制御装置であってもよい。本発明を表示部４７１３に適用することができる。
図５６（Ａ）は、表示パネル４８０１とプリント配線基板４８０２を組み合わせたモジュールを示している。表示パネル４８０１は、複数の画素が設けられた画素部４８０３と、第１の走査線駆動回路４８０４、第２の走査線駆動回路４８０５と、選択された画素にビデオ信号を供給する信号線駆動回路４８０６とを有する。
プリント配線基板４８０２には、コントローラ４８０７、中央処理装置（ＣＰＵ）４８０８、メモリ４８０９、電源回路４８１０、音声処理回路４８１１及び送受信回路４８１２などが備えられている。プリント配線基板４８０２と表示パネル４８０１は、フレキシブル配線基板（ＦＰＣ）４８１３により接続されている。フレキシブル配線基板（ＦＰＣ）４８１３には、保持容量、バッファ回路などを設け、電源電圧又は信号にノイズの発生、及び信号の立ち上がり時間の増大を防ぐ構成としても良い。なお、コントローラ４８０７、音声処理回路４８１１、メモリ４８０９、中央処理装置（ＣＰＵ）４８０８、電源回路４８１０などは、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式を用いて表示パネル４８０１に実装することもできる。ＣＯＧ方式により、プリント配線基板４８０２の規模を縮小することができる。
プリント配線基板４８０２に備えられたインターフェース（Ｉ／Ｆ）部４８１４を介して、各種制御信号の入出力が行われる。そして、アンテナとの間の信号の送受信を行うためのアンテナ用ポート４８１５が、プリント配線基板４８０２に設けられている。
図５６（Ｂ）は、図５６（Ａ）に示したモジュールのブロック図を示す。このモジュールは、メモリ４８０９としてＶＲＡＭ４８１６、ＤＲＡＭ４８１７、フラッシュメモリ４８１８などが含まれている。ＶＲＡＭ４８１６にはパネルに表示する画像のデータが、ＤＲＡＭ４８１７には画像データ又は音声データが、フラッシュメモリには各種プログラムが記憶されている。
電源回路４８１０は、表示パネル４８０１、コントローラ４８０７、中央処理装置（ＣＰＵ）４８０８、音声処理回路４８１１、メモリ４８０９、送受信回路４８１２を動作させる電力を供給する。ただし、パネルの仕様によっては、電源回路４８１０に電流源が備えられている場合もある。
中央処理装置（ＣＰＵ）４８０８は、制御信号生成回路４８２０、デコーダ４８２１、レジスタ４８２２、演算回路４８２３、ＲＡＭ４８２４、中央処理装置（ＣＰＵ）４８０８用のインターフェース（Ｉ／Ｆ）部４８１９などを有している。インターフェース（Ｉ／Ｆ）部４８１９を介して中央処理装置（ＣＰＵ）４８０８に入力された各種信号は、一旦レジスタ４８２２に保持された後、演算回路４８２３、デコーダ４８２１などに入力される。演算回路４８２３では、入力された信号に基づき演算を行い、各種命令を送る場所を指定する。一方デコーダ４８２１に入力された信号はデコードされ、制御信号生成回路４８２０に入力される。制御信号生成回路４８２０は入力された信号に基づき、各種命令を含む信号を生成し、演算回路４８２３において指定された場所、具体的にはメモリ４８０９、送受信回路４８１２、音声処理回路４８１１、コントローラ４８０７などに送る。
メモリ４８０９、送受信回路４８１２、音声処理回路４８１１、コントローラ４８０７は、それぞれ受けた命令に従って動作する。以下その動作について簡単に説明する。
入力手段４８２５から入力された信号は、インターフェース（Ｉ／Ｆ）部４８１４を介してプリント配線基板４８０２に実装された中央処理装置（ＣＰＵ）４８０８に送られる。制御信号生成回路４８２０は、ポインティングデバイス又はキーボードなどの入力手段４８２５から送られてきた信号に従い、ＶＲＡＭ４８１６に格納してある画像データを所定のフォーマットに変換し、コントローラ４８０７に送付する。
コントローラ４８０７は、パネルの仕様に合わせて中央処理装置（ＣＰＵ）４８０８から送られてきた画像データを含む信号にデータ処理を施し、表示パネル４８０１に供給する。コントローラ４８０７は、電源回路４８１０から入力された電源電圧、又は中央処理装置（ＣＰＵ）４８０８から入力された各種信号をもとに、Ｈｓｙｎｃ信号、Ｖｓｙｎｃ信号、クロック信号ＣＬＫ、交流電圧（ＡＣ Ｃｏｎｔ）、切り替え信号Ｌ／Ｒを生成し、表示パネル４８０１に供給する。
送受信回路４８１２では、アンテナ４８２８において電波として送受信される信号が処理されており、具体的にはアイソレータ、バンドパスフィルタ、ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）、ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）、カプラ、バランなどの高周波回路を含んでいてもよい。送受信回路４８１２において送受信される信号のうち音声情報を含む信号が、中央処理装置（ＣＰＵ）４８０８からの命令に従って、音声処理回路４８１１に送られる。
中央処理装置（ＣＰＵ）４８０８の命令に従って送られてきた音声情報を含む信号は、音声処理回路４８１１において音声信号に復調され、スピーカー４８２７に送られる。マイク４８２６から送られてきた音声信号は、音声処理回路４８１１において変調され、中央処理装置（ＣＰＵ）４８０８からの命令に従って、送受信回路４８１２に送られる。
コントローラ４８０７、中央処理装置（ＣＰＵ）４８０８、電源回路４８１０、音声処理回路４８１１、メモリ４８０９を、本実施形態のパッケージとして実装することができる。
勿論、本実施の形態はテレビ受像機に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅又は空港などにおける情報表示盤、街頭における広告表示盤など特に大面積の表示媒体として様々な用途に適用することができる。
次に、図５７を参照して、本発明に係る携帯電話の構成例について説明する。
表示パネル４９０１はハウジング４９３０に脱着自在に組み込まれる。ハウジング４９３０は表示パネル４９０１のサイズに合わせて、形状又は寸法を適宜変更することができる。表示パネル４９０１を固定したハウジング４９３０はプリント基板４９３１に嵌入されモジュールとして組み立てられる。
表示パネル４９０１はＦＰＣ４９１３を介してプリント基板４９３１に接続される。プリント基板４９３１には、スピーカー４９３２、マイクロフォン４９３３、送受信回路４９３４、ＣＰＵ及びコントローラなどを含む信号処理回路４９３５が形成されている。このようなモジュールと、入力手段４９３６、バッテリー４９３７を組み合わせ、筐体４９３９に収納する。表示パネル４９０１の画素部は筐体４９３９に形成された開口窓から視認できように配置する。
表示パネル４９０１は、画素部と一部の周辺駆動回路（複数の駆動回路のうち動作周波数の低い駆動回路）を基板上にトランジスタを用いて一体形成し、一部の周辺駆動回路（複数の駆動回路のうち動作周波数の高い駆動回路）をＩＣチップ上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）で表示パネル４９０１に実装しても良い。あるいは、そのＩＣチップをＴＡＢ（Ｔａｐｅ Ａｕｔｏ Ｂｏｎｄｉｎｇ）又はプリント基板を用いてガラス基板と接続してもよい。このような構成とすることで、表示装置の低消費電力化を図り、携帯電話機の一回の充電による使用時間を長くすることができる。携帯電話機の低コスト化を図ることができる。
図５７に示した携帯電話は、様々な情報（静止画、動画、テキスト画像など）を表示する機能を有する。カレンダー、日付又は時刻などを表示部に表示する機能を有する。表示部に表示した情報を操作又は編集する機能を有する。様々なソフトウェア（プログラム）によって処理を制御する機能を有する。無線通信機能を有する。無線通信機能を用いて他の携帯電話、固定電話又は音声通信機器と通話する機能を有する。無線通信機能を用いて様々なコンピュータネットワークに接続する機能を有する。無線通信機能を用いて様々なデータの送信又は受信を行う機能を有する。着信、データの受信、又はアラームに応じてバイブレータが動作する機能を有する。着信、データの受信、又はアラームに応じて音が発生する機能を有する。なお、図５７に示した携帯電話が有する機能はこれに限定されず、様々な機能を有することができる。
図５８で示す携帯電話機は、操作スイッチ類５００４、マイクロフォン５００５などが備えられた本体（Ａ）５００１と、表示パネル（Ａ）５００８、表示パネル（Ｂ）５００９、スピーカー５００６などが備えられた本体（Ｂ）５００２とが、蝶番５０１０で開閉可能に連結されている。表示パネル（Ａ）５００８と表示パネル（Ｂ）５００９は、回路基板５００７と共に本体（Ｂ）５００２の筐体５００３の中に収納される。表示パネル（Ａ）５００８及び表示パネル（Ｂ）５００９の画素部は筐体５００３に形成された開口窓から視認できるように配置される。
表示パネル（Ａ）５００８と表示パネル（Ｂ）５００９は、その携帯電話機５０００の機能に応じて画素数などの仕様を適宜設定することができる。例えば、表示パネル（Ａ）５００８を主画面とし、表示パネル（Ｂ）５００９を副画面として組み合わせることができる。
本実施形態に係る携帯電話機は、その機能又は用途に応じてさまざまな態様に変容し得る。例えば、蝶番５０１０の部位に撮像素子を組み込んで、カメラ付きの携帯電話機としても良い。操作スイッチ類５００４、表示パネル（Ａ）５００８、表示パネル（Ｂ）５００９を一つの筐体内に納めた構成としても、上記した作用効果を奏することができる。表示部を複数個そなえた情報表示端末に本実施形態の構成を適用しても、同様な効果を得ることができる。
図５８に示した携帯電話は、様々な情報（静止画、動画、テキスト画像など）を表示する機能を有する。カレンダー、日付又は時刻などを表示部に表示する機能を有する。表示部に表示した情報を操作又は編集する機能を有する。様々なソフトウェア（プログラム）によって処理を制御する機能を有する。無線通信機能を有する。無線通信機能を用いて他の携帯電話、固定電話又は音声通信機器と通話する機能を有する。無線通信機能を用いて様々なコンピュータネットワークに接続する機能を有する。無線通信機能を用いて様々なデータの送信又は受信を行う機能を有する。着信、データの受信、又はアラームに応じてバイブレータが動作する機能を有する。着信、データの受信、又はアラームに応じて音が発生する機能を有する。なお、図５８に示した携帯電話が有する機能はこれに限定されず、様々な機能を有することができる。
本発明を様々な電子機器に適用することができる。具体的には、電子機器の表示部に適用することができる。そのような電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。
図５９（Ａ）はディスプレイであり、筐体５１１１、支持台５１１２、表示部５１１３等を含む。図５９（Ａ）に示すディスプレイは、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能を有する。なお、図５９（Ａ）に示すディスプレイが有する機能はこれに限定されず、様々な機能を有することができる。
図５９（Ｂ）はカメラであり、本体５１２１、表示部５１２２、受像部５１２３、操作キー５１２４、外部接続ポート５１２５、シャッターボタン５１２６等を含む。図５９（Ｂ）に示すカメラは、静止画を撮影する機能を有する。動画を撮影する機能を有する。撮影した画像（静止画、動画）を自動で補正する機能を有する。撮影した画像を記録媒体（外部又はデジタルカメラに内臓）に保存する機能を有する。撮影した画像を表示部に表示する機能を有する。なお、図５９（Ｂ）に示すカメラが有する機能はこれに限定されず、様々な機能を有することができる。
図５９（Ｃ）はコンピュータであり、本体５１３１、筐体５１３２、表示部５１３３、キーボード５１３４、外部接続ポート５１３５、ポインティングデバイス５１３６等を含む。図５９（Ｃ）に示すコンピュータは、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能を有する。様々なソフトウェア（プログラム）によって処理を制御する機能を有する。無線通信又は有線通信などの通信機能を有する。通信機能を用いて様々なコンピュータネットワークに接続する機能を有する。通信機能を用いて様々なデータの送信又は受信を行う機能を有する。なお、図５９（Ｃ）に示すコンピュータが有する機能はこれに限定されず、様々な機能を有することができる。
図５９（Ｄ）はモバイルコンピュータであり、本体５１４１、表示部５１４２、スイッチ５１４３、操作キー５１４４、赤外線ポート５１４５等を含む。図５９（Ｄ）に示すモバイルコンピュータは、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能を有する。表示部にタッチパネルの機能を有する。カレンダー、日付又は時刻などを表示する機能を表示部に有する。様々なソフトウェア（プログラム）によって処理を制御する機能を有する。無線通信機能を有する。無線通信機能を用いて様々なコンピュータネットワークに接続する機能を有する。無線通信機能を用いて様々なデータの送信又は受信を行う機能を有する。なお、図５９（Ｄ）に示すモバイルコンピュータが有する機能はこれに限定されず、様々な機能を有することができる。
図５９（Ｅ）は記録媒体を備えた携帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、本体５１５１、筐体５１５２、表示部Ａ５１５３、表示部Ｂ５１５４、記録媒体（ＤＶＤ等）読み込み部５１５５、操作キー５１５６、スピーカー部５１５７等を含む。表示部Ａ５１５３は主として画像情報を表示し、表示部Ｂ５１５４は主として文字情報を表示することができる。
図５９（Ｆ）はゴーグル型ディスプレイであり、本体５１６１、表示部５１６２、イヤホン５１６３、支持部５１６４を含む。図５９（Ｆ）に示すゴーグル型ディスプレイは、外部から取得した画像（静止画、動画、テキスト画像など）を表示部に表示する機能を有する。なお、図５９（Ｆ）に示すゴーグル型ディスプレイが有する機能はこれに限定されず、様々な機能を有することができる。
図５９（Ｇ）は携帯型遊技機であり、筐体５１７１、表示部５１７２、スピーカー部５１７３、操作キー５１７４、記憶媒体挿入部５１７５等を含む。本発明の表示装置を表示部５１７２に用いた携帯型遊技機は、鮮やかな色彩を表現することができる。図５９（Ｇ）に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能を有する。他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図５９（Ｇ）に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。
図５９（Ｈ）はテレビ受像機能付きデジタルカメラであり、本体５１８１、表示部５１８２、操作キー５１８３、スピーカー５１８４、シャッターボタン５１８５、受像部５１８６、アンテナ５１８７等を含む。図５９（Ｈ）に示すテレビ受像機付きデジタルカメラは、静止画を撮影する機能を有する。動画を撮影する機能を有する。撮影した画像を自動で補正する機能を有する。アンテナから様々な情報を取得する機能を有する。撮影した画像、又はアンテナから取得した情報を保存する機能を有する。撮影した画像、又はアンテナから取得した情報を表示部に表示する機能を有する。なお、図５９（Ｈ）に示すテレビ受像機付きデジタルカメラが有する機能はこれに限定されず、様々な機能を有することができる。
図５９（Ａ）乃至（Ｅ）に示したように、本発明に係る電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。本発明に係る電子機器は、データが重複している場合に該データをメモリに格納することで回路の動作頻度を減少させることができるので、消費電力が小さく、長時間の電池駆動が可能である。
次に、本発明に係る表示装置の応用例について説明する。
図６０に、本発明に係る表示装置を建造物と一体にして設けた例について示す。図６０は、筐体５２００、表示パネル５２０１、スピーカー部５２０２等を含む建造物を示している。なお、５２０３は、表示パネル５２０１を操作するためのリモコン装置である。
表示パネル５２０１には上記実施の形態に記載した画素が用いられている。本発明により視野角特性に優れた表示品位の高い表示パネルを得ることができる。なお、また、画素部を構成するトランジスタに同一導電型のトランジスタやトランジスタの半導体層に非晶質半導体を用いることで低コスト化を図ることもできる。
図６０に示す表示装置は、構造物と一体にして設けられているため、スペースを広く必要とすることなく設置することができる。
図６１に、本発明に係る表示装置を建造物と一体にして設けた他の例について示す。表示パネル５３０１は、ユニットバス５３０２と一体にして取り付けられており、入浴者は入浴しながら表示パネル５３０１の視聴が可能となる。表示パネル５３０１には入浴者が操作することで情報を表示することができる。そのため、広告や娯楽手段として利用できる機能を有する。
表示パネル５３０１には上記実施の形態に記載した画素が用いられている。本発明により視野角特性に優れた表示品位の高い表示パネルを得ることができる。なお、また、画素部を構成するトランジスタに同一導電型のトランジスタやトランジスタの半導体層に非晶質半導体を用いることで低コスト化を図ることもできる。
なお、本発明に係る表示装置は、図６１で示したユニットバス５３０２の側壁だけではなく、様々な場所と一体に設けることができる。たとえば、鏡面の一部や浴槽自体と一体に設けられていても良い。また、表示装置の形状は、鏡面や浴槽の形状に合わせたものとなっていてもよい。
図６２に、本発明に係る表示装置を、建造物と一体にして設けた他の例について示す。図６２において、表示パネル５４０２は柱状体５４０１の曲面に合わせて湾曲されている。ここでは、柱状体５４０１を電柱として説明する。
図６２に示す表示パネル５４０２は、人間の視点より高い位置に設けられている。電柱のように屋外で繰り返し林立している建造物に表示パネル５４０２を設置することで、不特定多数の視認者に対し表示パネル５４０２を介して情報を提供することができる。そのため、表示パネルを広告として利用することが適している。また、表示パネル５４０２は、外部からの制御により同じ画像を表示させること、また瞬時に画像を切替えることが容易であるため、極めて効率的な情報表示及び広告効果が期待できる。また、表示パネル５４０２に自発光型の表示素子を設けることで、夜間であっても視認性の高い表示媒体として有用であるといえる。また、表示パネル５４０２を電柱に設置することで表示パネル５４０２の電力供給手段の確保が容易である。また、災害発生時などの非常事態の際には、被災者に素早く正確な情報を伝達する手段ともなり得る。
表示パネル５４０２には上記実施の形態に記載した画素が用いられている。本発明により視野角特性に優れた表示品位の高い表示パネルを得ることができる。なお、また、画素部を構成するトランジスタに同一導電型のトランジスタやトランジスタの半導体層に非晶質半導体を用いることで低コスト化を図ることもできる。また、フィルム状の基板に設けられた有機トランジスタを用いても良い。
なお、本実施形態では本発明の表示装置と一体にした建造物として壁、ユニットバス、柱状体を例示したが、他の様々な建造物にも設けることが可能である。
次に、本発明に係る表示装置を、移動物と一体にして設けた例について示す。
図６３は、本発明に係る表示装置を自動車と一体にして設けた例について示した図である。表示パネル５５０２は、自動車の車体５５０１と一体にして設けられており、車体の動作や車体内外から入力される情報をオンデマンドに表示することができる。また、表示パネル５５０２はナビゲーション機能を有していてもよい。
表示パネル５５０２には上記実施の形態に記載した画素が用いられている。本発明により視野角特性に優れた表示品位の高い表示パネルを得ることができる。なお、また、画素部を構成するトランジスタに同一導電型のトランジスタやトランジスタの半導体層に非晶質半導体を用いることで低コスト化を図ることもできる。
なお、本発明に係る表示装置は、図６３で示した車体５５０１だけではなく、様々な場所に設けることができる。たとえば、ガラス窓、ドア、ハンドル、シフトレバー、座席シート、ルームミラー等と一体にして設けてもよい。このとき、表示パネル５５０２の形状は、設置するものの形状に合わせたものとなっていてよい。
図６４は、本発明に係る表示装置を列車車両と一体にして設けた例について示した図である。
図６４（ａ）は、列車車両のドア５６０１のガラスに表示パネル５６０２を設けた例について示した図である。従来の紙による広告に比べて、広告切替えの際に必要となる人件費がかからないという利点がある。また、表示パネル５６０２は、外部からの信号により表示部で表示される画像の切り替えを瞬時に行なうことが可能であるため、たとえば電車の乗降客の客層が入れ替わる時間帯ごとに表示パネルの画像を切り替えることができる。このように画像の切り替えを瞬時に行うことで、より効果的な広告効果が期待できる。
図６４（ｂ）は、列車車両のドア５６０１のガラスの他に、ガラス窓５６０３及び天井５６０４に表示パネル５６０２を設けた例について示した図である。このように、本発明に係る表示装置は、従来では設置が困難であった場所に容易に設けることが可能であるため、効果的な広告効果を得ることができる。また、本発明に係る表示装置は、外部からの信号により表示部で表示される画像の切り替えを瞬時に行なうことが可能であるため、広告切替え時に生じていたコストや時間を削減でき、より柔軟な広告の運用および情報伝達が可能となる。
なお、図６４に示す表示パネル５６０２には上記実施の形態に記載した画素が用いられている。本発明により視野角特性に優れた表示品位の高い表示パネルを得ることができる。なお、また、画素部を構成するトランジスタに同一導電型のトランジスタやトランジスタの半導体層に非晶質半導体を用いることで低コスト化を図ることもできる。
また、本発明に係る表示装置は、上記に限らず、様々な場所に設けることができる。たとえば、つり革、座席シート、てすり、床等と本発明に係る表示装置を一体にして設けてもよい。このとき、表示パネル５６０２の形状は、設置するものの形状に合わせたものとなっていてもよい。
図６５は、本発明に係る表示装置を、旅客用飛行機と一体にして設けた例について示した図である。
図６５（ａ）は、旅客用飛行機の座席上部の天井５７０１に表示パネル５７０２を設けたときの使用時の形状について示した図である。表示パネル５７０２は、ヒンジ部５７０３を介して天井５７０１と一体にして設けられており、ヒンジ部５７０３の伸縮により乗客は所望の位置での表示パネル５７０２の視聴が可能となる。表示パネル５７０２は乗客が操作することで情報を表示することができる。そのため、広告や娯楽手段として利用できる機能を有する。また、図６５（ｂ）に示すように、ヒンジ部を折り曲げて天井５７０１に格納することにより、離着陸時の安全に配慮することができる。なお、緊急時に表示パネル５７０２の表示素子を点灯させることで、情報伝達手段および誘導灯としても利用可能である。
なお、図６５に示す表示パネル５７０２には上記実施の形態に記載した画素が用いられている。本発明により視野角特性に優れた表示品位の高い表示パネルを得ることができる。なお、また、画素部を構成するトランジスタに同一導電型のトランジスタやトランジスタの半導体層に非晶質半導体を用いることで低コスト化を図ることもできる。
なお、本発明に係る表示装置は、図６５で示した天井５７０１だけではなく、様々な場所と一体に設けることができる。たとえば、座席シート、座席テーブル、肘掛、窓等と一体にして設けてもよい。また、多数の人が同時に視聴できる大型の表示パネルを、機体の壁に設置してもよい。このとき、表示パネル５７０２の形状は、設置するものの形状に合わせたものとなっていてよい。
なお、本実施形態において、移動体として電車車両本体、自動車車体、飛行機車体について例示したがこれらに限定されず、自動二輪車、自動四輪車（自動車、バス等を含む）、電車（モノレール、鉄道等を含む）、船舶等の様々なものを適用することができる。本発明に係る表示装置は、外部からの信号により、移動体内における表示パネルの表示を瞬時に切り替えることが可能であるため、移動体に本発明に係る表示装置を設置することにより移動体を不特定多数の顧客を対象とした広告表示板、災害発生時の情報表示板等の用途に用いることが可能となる。
なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態および実施例の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態および実施例の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
なお、本実施の形態は、他の実施の形態および実施例で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態および実施例で述べた内容は、本実施の形態への適用、組み合わせ、又は置き換えを自由に行うことができる。
本発明の画素構成の一例を示す図。 本発明の画素構成の一例を示す図。 本発明の画素を有する表示装置の一例を説明する図。 本発明の表示装置が有する画素の一構成例について説明する図。 本発明の画素構成の一例を示す図。 本発明の画素構成の一例を示す図。 本発明の画素構成の一例を示す図。 本発明の画素構成の一例を示す図。 本発明の画素構成の一例を示す図。 本発明の画素構成の一例を示す図。 本発明の画素構成の一例を示す図。 本発明の画素構成の一例を示す図。 本発明の画素構成の一例を示す図。 本発明の画素構成の一例を示す図。 本発明の画素構成の一例を示す図。 本発明の画素構成の一例を示す図。 図３に示す表示装置の一動作方法について説明する図。 図５に示す画素の動作について説明する図。 本発明の画素構成の一例を示す図。 本発明の画素構成の一例を示す図。 本発明の画素構成の一例を示す図。 本発明の画素構成の一例を示す図。 本発明の画素構成の一例を示す図。 本発明の画素構成の一例を示す図。 本発明の画素構成の一例を示す図。 本発明の画素構成の一例を示す図。 本発明の画素構成の一例を示す図。 本発明に係る表示装置の一構成例を示す図。 本発明に係る表示装置の一構成例を示す図。 本発明に係る表示装置の一構成例を示す図。 本発明に係る表示装置の画素のレイアウトの一例を示す図。 本発明に係る表示装置の液晶モードについて説明する図。 本発明に係る表示装置の液晶モードについて説明する図。 本発明に係る表示装置の液晶モードについて説明する図。 本発明に係る表示装置の液晶モードについて説明する図。 本発明に係る表示装置の一構成例を示す図。 本発明に係る表示装置の一構成例を示す図。 本発明に係る表示装置の一構成例を示す図。 本発明に係る表示装置の周辺構成部材の一例を示す図。 本発明に係る表示装置の周辺構成部材の一例を示す図。 本発明に係る表示装置の周辺構成部材の一例を示す図。 本発明に係る表示装置の周辺構成部材の一例を示す図。 本発明に係る表示装置のパネル回路構成の一例を示す図。 本発明に係る表示装置の駆動方法の一例を示す図。 本発明に係る表示装置の駆動方法の一例を示す図。 本発明に係る表示装置の駆動方法の一例を示す図。 本発明に係る表示装置の駆動方法の一例を示す図。 本発明に係る表示装置が有するトランジスタの構造の一例について説明する図。 本発明に係る表示装置が有するトランジスタの構造の一例について説明する図。 本発明に係る表示装置が有するトランジスタの構造の一例について説明する図。 本発明に係る表示装置が有するトランジスタの構造の一例について説明する図。 本発明に係る表示装置が有するトランジスタの構造の一例について説明する図。 本発明に係る表示装置の一構成例を示す図。 本発明に係る表示装置の一構成例を示す図。 本発明に係る表示装置の一構成例を示す図。 本発明に係る表示装置の一構成例を示す図。 本発明に係る表示装置を用いた電子機器を示す図。 本発明に係る表示装置を用いた電子機器を示す図。 本発明に係る表示装置を用いた電子機器を示す図。 本発明に係る表示装置を用いた電子機器を示す図。 本発明に係る表示装置を用いた電子機器を示す図。 本発明に係る表示装置を用いた電子機器を示す図。 本発明に係る表示装置を用いた電子機器を示す図。 本発明に係る表示装置を用いた電子機器を示す図。 本発明に係る表示装置を用いた電子機器を示す図。 本発明に係る表示装置の駆動方法の一例を示す図。 本発明に係る表示装置の駆動方法の一例を示す図。 本発明に係る表示装置の駆動方法の一例を示す図。 本発明に係る表示装置の駆動方法の一例を示す図。 本発明に係る表示装置の駆動方法の一例を示す図。 本発明に係る表示装置の駆動方法の一例を示す図。 本発明に係る表示装置の駆動方法の一例を示す図。 本発明に係る表示装置の駆動方法の一例を示す図。 本発明に係る表示装置の駆動方法の一例を示す図。 本発明に係る表示装置の駆動方法の一例を示す図。 本発明に係る表示装置の駆動方法の一例を示す図。 本発明の画素構成の一例を示す図。 本発明の画素構成の一例を示す図。 本発明の画素構成の一例を示す図。 本発明の画素構成の一例を示す図。 本発明の画素構成の一例を示す図。 本発明の画素構成の一例を示す図。 本発明の画素構成の一例を示す図。 従来技術を説明する図。
符号の説明
１１ ノード
３０ ＴＦＴ
３ａ 走査線
６３ スイッチ
６ａ データ線（信号線）
１１１ 第１のスイッチ
１１２ 第２のスイッチ
１１３ 第３のスイッチ
１１４ 第１の抵抗
１１５ 第２の抵抗
１１６ 信号線
１１７ 第１の走査線
１１８ 共通電極
１１９ Ｃｓ線
１２０ 第２の走査線
１２１ 第１の液晶素子
１２２ 第２の液晶素子
１３１ 第１の保持容量
１３２ 第２の保持容量
１４１ ノード
１４２ ノード
２０１ 第３の走査線
２１２ 第２のトランジスタ
３１１ 信号線駆動回路
３１２ 走査線駆動回路
３１３ 画素部
３１４ 画素
５００ 画素
５１７ 第１の走査線
６１２ 第２のトランジスタ
６１３ 第３のトランジスタ
６２０ トランジスタ
６２１ トランジスタ
８２１ トランジスタ
９２０ トランジスタ
１０１４ トランジスタ
１１１４ トランジスタ
１２００ ノード
１２０１ ユニット
１２１４ トランジスタ
１２２３ 液晶素子
１２３３ 保持容量
１４１４ トランジスタ
１６０１ 第３の保持容量
１７１２ 第２のスイッチ
１７２２ 第２のトランジスタ
１７３３ 第３のスイッチ
１７４３ 第３のトランジスタ
１７５０ トランジスタ
１７５１ 液晶素子
１７５２ 保持容量
１９０１ 第３の保持容量
１９１１ 第３の保持容量
１９２１ 第３の保持容量
１９２２ ノード
１９２３ ノード
１９２４ トランジスタ
１９３１ 第３の保持容量
１９３２ ノード
８３００ 配線
８４１１ 第１のトランジスタ
１３００ａ サブ画素
１３００ｂ サブ画素
１４００ａ サブ画素
１４００ｂ サブ画素
１５００ａ サブ画素
１５００ｂ サブ画素
１６００ａ サブ画素
１６００ｂ サブ画素

Claims (14)

  1. 第１の走査線により制御される第１のスイッチ及び第２のスイッチと、前記第１の走査線及び前記第２の走査線により制御される第３のスイッチと、第１の抵抗と、第２の抵抗と、第１の液晶素子と、第２の液晶素子とを含む画素を有し、
    前記第１の液晶素子及び第２の液晶素子の各々は、少なくとも画素電極と、共通電極と、前記画素電極及び前記共通電極に制御される液晶とから構成され、
    前記第１の液晶素子の画素電極は、前記第１のスイッチを介して第１の配線に電気的に接続され、
    前記第１の液晶素子の画素電極は、前記第２のスイッチ及び前記第１の抵抗を介して前記第２の液晶素子の画素電極に電気的に接続され、
    前記第２の液晶素子の画素電極は、前記第３のスイッチ及び前記第２の抵抗を介して第２の配線と電気的に接続され、
    前記第１の液晶素子の共通電極は、前記第２の液晶素子の共通電極と電気的に接続されることを特徴とする液晶表示装置。
  2. 第１の走査線により制御される第１のスイッチ及び第２のスイッチと、前記第１の走査線及び前記第２の走査線により制御される第３のスイッチと、第１の抵抗と、第２の抵抗と、第１の液晶素子と、第２の液晶素子と、第１の保持容量と、第２の保持容量とを含む画素を有し、
    前記第１の液晶素子及び第２の液晶素子の各々は、少なくとも画素電極と、共通電極と、前記画素電極及び前記共通電極に制御される液晶とから構成され、
    前記第１の液晶素子の画素電極は、前記第１のスイッチを介して第１の配線に電気的に接続され、
    前記第１の液晶素子の画素電極は、前記第２のスイッチ及び前記第１の抵抗を介して前記第２の液晶素子の画素電極に電気的に接続され、
    前記第２の液晶素子の画素電極は、前記第３のスイッチ及び前記第２の抵抗を介して第２の配線と電気的に接続され、
    前記第１の液晶素子の画素電極は、前記第１の保持容量を介して前記第２の配線と電気的に接続され、
    前記第２の液晶素子の画素電極は、前記第２の保持容量を介して前記第２の配線と電気的に接続され、
    前記第１の液晶素子の共通電極は、前記第２の液晶素子の共通電極と電気的に接続されることを特徴とする液晶表示装置。
  3. 第３の走査線により制御される第１のスイッチと、第１の走査線により制御される第２のスイッチと、前記第１の走査線及び第２の走査線により制御される第３のスイッチと、第１の抵抗と、第２の抵抗と、第１の液晶素子と、第２の液晶素子とを含む画素を有し、
    前記第１の液晶素子及び第２の液晶素子の各々は、少なくとも画素電極と、共通電極と、前記画素電極及び前記共通電極に制御される液晶とから構成され、
    前記第１の液晶素子の画素電極は、前記第１のスイッチを介して第１の配線に電気的に接続され、
    前記第１の液晶素子の画素電極は、前記第２のスイッチ及び前記第１の抵抗を介して前記第２の液晶素子の画素電極に電気的に接続され、
    前記第２の液晶素子の画素電極は、前記第３のスイッチ及び前記第２の抵抗を介して第２の配線と電気的に接続され、
    前記第１の液晶素子の共通電極は、前記第２の液晶素子の共通電極と電気的に接続されることを特徴とする液晶表示装置。
  4. 第３の走査線により制御される第１のスイッチと、第１の走査線により制御される第２のスイッチと、前記第１の走査線及び第２の走査線により制御される第３のスイッチと、第１の抵抗と、第２の抵抗と、第１の液晶素子と、第２の液晶素子とを含む画素を有し、
    前記第１の液晶素子及び第２の液晶素子の各々は、少なくとも画素電極と、共通電極と、前記画素電極及び前記共通電極に制御される液晶とから構成され、
    前記第１の液晶素子の画素電極は、前記第１のスイッチを介して第１の配線に電気的に接続され、
    前記第１の液晶素子の画素電極は、前記第２のスイッチ及び前記第１の抵抗を介して前記第２の液晶素子の画素電極に電気的に接続され、
    前記第２の液晶素子の画素電極は、前記第３のスイッチ及び前記第２の抵抗を介して第２の配線と電気的に接続され、
    前記第１の液晶素子の画素電極は、前記第１の保持容量を介して前記第２の配線と電気的に接続され、
    前記第２の液晶素子の画素電極は、前記第２の保持容量を介して前記第２の配線と電気的に接続され、
    前記第１の液晶素子の共通電極は、前記第２の液晶素子の共通電極と電気的に接続されることを特徴とする液晶表示装置。
  5. 請求項１乃至請求項４のいずれか一項において、
    前記第２の抵抗の抵抗値は、前記第１の抵抗の抵抗値より大きいことを特徴とする液晶表示装置。
  6. 第１の走査線により制御されるスイッチと、第１のトランジスタと、第２のトランジスタと、第１の液晶素子と、第２の液晶素子と、第１の保持容量と、第２の保持容量とを含む画素を有し、
    前記第１のトランジスタのゲート電極は、前記第１の走査線に電気的に接続され、
    前記第２のトランジスタは、ゲート電極が前記第１の走査線に電気的に接続されたトランジスタと、当該トランジスタと直列に設けられ、なおかつゲート電極が第２の走査線に電気的に接続されたトランジスタとを有するトランジスタであり、
    前記第１の液晶素子及び第２の液晶素子の各々は、少なくとも画素電極と、共通電極と、前記画素電極及び前記共通電極に制御される液晶とから構成され、
    前記第１の液晶素子の画素電極は、前記スイッチを介して第１の配線に電気的に接続され、
    前記第１の液晶素子の画素電極は、前記第１のトランジスタを介して前記第２の液晶素子の画素電極に電気的に接続され、
    前記第２の液晶素子の画素電極は、前記第２のトランジスタを介して第２の配線と電気的に接続され、
    前記第１の液晶素子の画素電極は、前記第１の保持容量を介して前記第２の配線と電気的に接続され、
    前記第２の液晶素子の画素電極は、前記第２の保持容量を介して前記第２の配線と電気的に接続され、
    前記第１の液晶素子の共通電極は、前記第２の液晶素子の共通電極と電気的に接続されることを特徴とする液晶表示装置。
  7. 第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第１の液晶素子と、第２の液晶素子と、第１の保持容量と、第２の保持容量とを含む画素を有し、
    前記第１のトランジスタ及び前記第３のトランジスタのゲート電極は、前記第１の走査線に電気的に接続され、
    前記第２のトランジスタは、ゲート電極が前記第１の走査線に電気的に接続されたトランジスタと、当該トランジスタと直列に設けられ、なおかつゲート電極が第２の走査線に電気的に接続されたトランジスタとを有するトランジスタであり、
    前記第１の液晶素子及び第２の液晶素子の各々は、少なくとも画素電極と、共通電極と、前記画素電極及び前記共通電極に制御される液晶とから構成され、
    前記第１の液晶素子の画素電極は、前記第３のトランジスタを介して第１の配線に電気的に接続され、
    前記第１の液晶素子の画素電極は、前記第１のトランジスタを介して前記第２の液晶素子の画素電極に電気的に接続され、
    前記第２の液晶素子の画素電極は、前記第２のトランジスタを介して第２の配線と電気的に接続され、
    前記第１の液晶素子の画素電極は、前記第１の保持容量を介して前記第２の配線と電気的に接続され、
    前記第２の液晶素子の画素電極は、前記第２の保持容量を介して前記第２の配線と電気的に接続され、
    前記第１の液晶素子の共通電極は、前記第２の液晶素子の共通電極と電気的に接続されることを特徴とする液晶表示装置。
  8. 請求項７において、
    トランジスタのチャネル幅をＷ、チャネル長をＬとすると、
    前記第３のトランジスタのＷ／Ｌは、前記第１のトランジスタまたは前記第２のトランジスタのＷ／Ｌより小さいことを特徴とする液晶表示装置。
  9. 請求項６乃至請求項８のいずれか一項において、
    トランジスタのチャネル幅をＷ、チャネル長をＬとすると、
    前記第２のトランジスタのＷ／Ｌは前記第１のトランジスタのＷ／Ｌより大きいことを特徴とする液晶表示装置。
  10. 請求項６乃至請求項９のいずれか一項において、
    前記第２のトランジスタが有するトランジスタのうちの一は、マルチゲート型トランジスタであることを特徴とする液晶表示装置。
  11. 請求項６乃至請求項１０のいずれか一項において、
    前記第２のトランジスタと前記第２の配線との間にはダイオード接続されたトランジスタが電気的に接続されていることを特徴とする液晶表示装置。
  12. 請求項１乃至請求項１１のいずれか一項において、
    前記第１の液晶素子及び前記第２の液晶素子の共通電極と、前記第２の配線は電気的に接続されていることを特徴とする液晶表示装置。
  13. 請求項１乃至請求項１２のいずれか一項に記載の画素を複数有し、
    当該画素に電気的に接続されている前記第２の走査線は、次行の画素に電気的に接続されている第１の走査線と同一であることを特徴とする液晶表示装置。
  14. 請求項１乃至請求項１３のいずれか一項において、
    前記第１の配線には、前記画素に応じた電位が入力されることを特徴とする液晶表示装置。
JP2007132172A 2007-05-17 2007-05-17 液晶表示装置、表示モジュール及び電子機器 Active JP5542297B2 (ja)

Priority Applications (13)

Application Number Priority Date Filing Date Title
JP2007132172A JP5542297B2 (ja) 2007-05-17 2007-05-17 液晶表示装置、表示モジュール及び電子機器
US12/118,982 US7978277B2 (en) 2007-05-17 2008-05-12 Liquid crystal display device
US13/174,842 US8120721B2 (en) 2007-05-17 2011-07-01 Liquid crystal display device
US13/399,147 US8395718B2 (en) 2007-05-17 2012-02-17 Liquid crystal display device
US13/793,427 US8711314B2 (en) 2007-05-17 2013-03-11 Liquid crystal display device
US14/263,012 US9341908B2 (en) 2007-05-17 2014-04-28 Liquid crystal display device
US15/151,583 US20160357045A1 (en) 2007-05-17 2016-05-11 Liquid crystal display device
US15/851,799 US10281788B2 (en) 2007-05-17 2017-12-22 Liquid crystal display device
US16/396,815 US10948794B2 (en) 2007-05-17 2019-04-29 Liquid crystal display device
US17/086,903 US10989974B2 (en) 2007-05-17 2020-11-02 Liquid crystal display device
US17/237,278 US11493816B2 (en) 2007-05-17 2021-04-22 Liquid crystal display device
US17/978,403 US11803092B2 (en) 2007-05-17 2022-11-01 Liquid crystal display device
US18/383,519 US20240053647A1 (en) 2007-05-17 2023-10-25 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007132172A JP5542297B2 (ja) 2007-05-17 2007-05-17 液晶表示装置、表示モジュール及び電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014096040A Division JP2014197202A (ja) 2014-05-07 2014-05-07 液晶表示装置

Publications (3)

Publication Number Publication Date
JP2008287032A true JP2008287032A (ja) 2008-11-27
JP2008287032A5 JP2008287032A5 (ja) 2010-06-24
JP5542297B2 JP5542297B2 (ja) 2014-07-09

Family

ID=40087713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007132172A Active JP5542297B2 (ja) 2007-05-17 2007-05-17 液晶表示装置、表示モジュール及び電子機器

Country Status (2)

Country Link
US (12) US7978277B2 (ja)
JP (1) JP5542297B2 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011074291A1 (ja) * 2009-12-14 2011-06-23 シャープ株式会社 画素回路、表示装置、および、表示装置の駆動方法
WO2011104947A1 (ja) * 2010-02-24 2011-09-01 シャープ株式会社 液晶表示装置、テレビジョン受像機、液晶表示装置の表示方法
WO2012005038A1 (ja) * 2010-07-09 2012-01-12 シャープ株式会社 液晶表示装置
JP2013218345A (ja) * 2009-09-04 2013-10-24 Semiconductor Energy Lab Co Ltd 半導体装置
TWI475676B (zh) * 2012-02-13 2015-03-01 Innocom Tech Shenzhen Co Ltd 主動矩陣式影像感測面板及裝置
JP2016525709A (ja) * 2013-07-19 2016-08-25 深▲セン▼市華星光電技術有限公司 配列基板及び液晶表示パネル
JP2016164667A (ja) * 2016-03-18 2016-09-08 株式会社ジャパンディスプレイ 表示装置及びその製造方法
WO2016139549A1 (ja) * 2015-03-03 2016-09-09 株式会社半導体エネルギー研究所 表示装置および電子機器
JP2016200833A (ja) * 2009-12-25 2016-12-01 株式会社半導体エネルギー研究所 表示装置
JP2016539367A (ja) * 2013-12-27 2016-12-15 深▲セン▼市華星光電技術有限公司 ２ｄと３ｄ表示モードを兼備する液晶表示パネル及び表示方法
KR20180031807A (ko) * 2009-10-16 2018-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 이를 구비한 전자 장치
KR101946350B1 (ko) 2013-01-16 2019-02-11 엘지디스플레이 주식회사 액정패널 및 이를 이용한 액정표시장치와 그 구동방법
JP2022008550A (ja) * 2010-01-24 2022-01-13 株式会社半導体エネルギー研究所 表示装置

Families Citing this family (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4419897B2 (ja) * 2005-03-30 2010-02-24 エプソンイメージングデバイス株式会社 液晶表示装置の駆動法、液晶表示装置及び電子機器
JP5542296B2 (ja) 2007-05-17 2014-07-09 株式会社半導体エネルギー研究所 液晶表示装置、表示モジュール及び電子機器
JP5542297B2 (ja) 2007-05-17 2014-07-09 株式会社半導体エネルギー研究所 液晶表示装置、表示モジュール及び電子機器
KR101494451B1 (ko) * 2008-11-18 2015-02-16 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
TWI424241B (zh) * 2009-04-07 2014-01-21 Chunghwa Picture Tubes Ltd 粒子顯示器之顯示三色之畫素驅動結構之顯色方法
MX2011011392A (es) * 2009-04-30 2011-11-18 Sharp Kk Dispositivo de control de visualizacion, dispositivo de visualizacion de cristal liquido programa y medio de grabacion en el cual el programa se graba.
JP5448558B2 (ja) * 2009-05-01 2014-03-19 ソニー株式会社 送信装置、立体画像データの送信方法、受信装置、立体画像データの受信方法、中継装置および立体画像データの中継方法
TWI416485B (zh) * 2009-05-13 2013-11-21 Hannstar Display Corp 顯示裝置之畫素結構、驅動電路及其驅動方法
US20120194572A1 (en) * 2009-08-27 2012-08-02 Sharp Kabushiki Kaisha Display device
US8963966B2 (en) * 2009-09-04 2015-02-24 Sharp Kabushiki Kaisha Display driver circuit, liquid crystal display device, display driving method, control program, and computer-readable recording medium having same control program recorded therein
JP5179670B2 (ja) * 2009-10-16 2013-04-10 シャープ株式会社 液晶表示装置
WO2011048945A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
JP5324391B2 (ja) * 2009-10-22 2013-10-23 キヤノン株式会社 画像処理装置およびその制御方法
WO2011048836A1 (ja) * 2009-10-23 2011-04-28 シャープ株式会社 表示装置
CN102668077B (zh) * 2009-11-20 2015-05-13 株式会社半导体能源研究所 非易失性锁存电路和逻辑电路,以及使用其的半导体器件
JP5491835B2 (ja) * 2009-12-02 2014-05-14 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 画素回路および表示装置
WO2011077718A1 (ja) * 2009-12-24 2011-06-30 パナソニック株式会社 画像表示装置、画像表示回路および画像表示方法
WO2011081011A1 (en) * 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof
KR101872678B1 (ko) * 2009-12-28 2018-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 전자 기기
KR101842865B1 (ko) * 2009-12-28 2018-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 전자 기기
WO2011081041A1 (en) 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
KR101744906B1 (ko) * 2010-01-20 2017-06-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 표시 장치의 구동 방법
KR102008754B1 (ko) 2010-01-24 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치와 이의 제조 방법
TWI525377B (zh) * 2010-01-24 2016-03-11 半導體能源研究所股份有限公司 顯示裝置
WO2011096153A1 (en) * 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Display device
US9000438B2 (en) 2010-02-26 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102213854B (zh) 2010-04-09 2015-08-05 株式会社半导体能源研究所 液晶显示装置及电子设备
KR101685590B1 (ko) * 2010-05-18 2016-12-13 삼성디스플레이 주식회사 입체 영상 표시 장치
JP5852793B2 (ja) 2010-05-21 2016-02-03 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP5766012B2 (ja) 2010-05-21 2015-08-19 株式会社半導体エネルギー研究所 液晶表示装置
KR101798584B1 (ko) * 2010-06-24 2017-11-17 삼성전자주식회사 광학 보상 필름 및 그 제조 방법과 상기 광학 보상 필름을 구비하는 액정 표시 장치
JP5671418B2 (ja) 2010-08-06 2015-02-18 株式会社半導体エネルギー研究所 半導体装置の駆動方法
JP5825895B2 (ja) * 2010-08-06 2015-12-02 株式会社半導体エネルギー研究所 液晶表示装置
TW201219944A (en) * 2010-11-10 2012-05-16 Chunghwa Picture Tubes Ltd Transistor array substrate
JP5804837B2 (ja) * 2010-11-22 2015-11-04 キヤノン株式会社 画像表示装置及びその制御方法
US9568794B2 (en) 2010-12-20 2017-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device
CN102568405B (zh) * 2010-12-31 2014-10-08 上海天马微电子有限公司 场序列液晶显示装置及其驱动方法
TWI525614B (zh) * 2011-01-05 2016-03-11 半導體能源研究所股份有限公司 儲存元件、儲存裝置、及信號處理電路
US9454055B2 (en) 2011-03-16 2016-09-27 View, Inc. Multipurpose controller for multistate windows
US9778532B2 (en) 2011-03-16 2017-10-03 View, Inc. Controlling transitions in optically switchable devices
US11630367B2 (en) 2011-03-16 2023-04-18 View, Inc. Driving thin film switchable optical devices
US9030725B2 (en) 2012-04-17 2015-05-12 View, Inc. Driving thin film switchable optical devices
US10935865B2 (en) 2011-03-16 2021-03-02 View, Inc. Driving thin film switchable optical devices
US9412290B2 (en) 2013-06-28 2016-08-09 View, Inc. Controlling transitions in optically switchable devices
US8953132B2 (en) * 2011-03-30 2015-02-10 Au Optronics Corp. Pixel array of fringe field switching liquid crystal display panel and driving method thereof
KR101952260B1 (ko) 2012-04-03 2019-02-26 삼성전자주식회사 다수의 동영상 썸네일을 동시에 표시하기 위한 영상 재생 장치 및 방법
US10503039B2 (en) 2013-06-28 2019-12-10 View, Inc. Controlling transitions in optically switchable devices
US9013384B2 (en) 2012-06-08 2015-04-21 Apple Inc. Systems and methods for reducing or eliminating mura artifact using contrast enhanced imagery
US8937307B2 (en) 2012-08-10 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE102013216824A1 (de) 2012-08-28 2014-03-06 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR20140033834A (ko) * 2012-09-11 2014-03-19 삼성디스플레이 주식회사 전원 라인 배치 방법, 이를 채용하는 표시 패널 모듈 및 이를 구비하는 유기 발광 표시 장치
TWI472799B (zh) 2012-09-21 2015-02-11 Au Optronics Corp 顯示面板
KR101961145B1 (ko) * 2012-10-17 2019-03-26 삼성디스플레이 주식회사 표시 장치
JP6055275B2 (ja) * 2012-11-05 2016-12-27 ローム株式会社 半導体集積回路装置および電子機器
KR20140061103A (ko) * 2012-11-13 2014-05-21 삼성전자주식회사 디스플레이 장치 및 영상 출력 방법
KR102109166B1 (ko) * 2013-01-15 2020-05-12 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 구비하는 표시 기판
TWI502573B (zh) * 2013-03-13 2015-10-01 Sipix Technology Inc 降低被動式矩陣耦合效應的電泳顯示器及其方法
CN103226274B (zh) * 2013-04-23 2015-09-30 京东方科技集团股份有限公司 阵列基板及其驱动方法和电致变色显示器
US9251753B2 (en) 2013-05-24 2016-02-02 Texas Instruments Deutschland Gmbh Cost effective low pin/ball count level-shifter for LCD bias applications supporting charge sharing of gate lines with perfect waveform matching
US9885935B2 (en) 2013-06-28 2018-02-06 View, Inc. Controlling transitions in optically switchable devices
TWI510988B (zh) * 2013-07-17 2015-12-01 Chunghwa Picture Tubes Ltd 內嵌式觸控顯示面板
CN103353701B (zh) * 2013-07-22 2015-08-19 京东方科技集团股份有限公司 一种显示面板、显示装置、显示面板制作方法及显示方法
CN103488018B (zh) * 2013-09-25 2016-03-23 深圳市华星光电技术有限公司 液晶显示装置及其显示控制方法
EP2860720A1 (en) * 2013-10-10 2015-04-15 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Electro-optical unit for a picture element that can be programmed by electromagnetic radiation
JPWO2015063988A1 (ja) * 2013-10-30 2017-03-09 株式会社Ｊｏｌｅｄ 表示装置の電源断方法および表示装置
WO2015072213A1 (ja) * 2013-11-13 2015-05-21 シャープ株式会社 フィールドシーケンシャル液晶表示装置およびその駆動方法
KR102164311B1 (ko) * 2013-12-06 2020-10-13 삼성디스플레이 주식회사 액정 표시 장치
KR102159682B1 (ko) 2013-12-13 2020-10-15 삼성디스플레이 주식회사 액정 표시 장치
KR102237438B1 (ko) * 2013-12-16 2021-04-08 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
US9240152B2 (en) * 2013-12-25 2016-01-19 Shenzhen China Star Optoelectronics Technology Co., Ltd. Array substrate and liquid crystal display panel and driving method thereof
KR102147055B1 (ko) * 2014-02-05 2020-08-24 삼성디스플레이 주식회사 액정 표시 장치 및 이의 구동 방법
KR102332469B1 (ko) * 2014-03-28 2021-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 반도체 장치
KR102197819B1 (ko) * 2014-08-14 2021-01-05 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
US9478556B2 (en) 2014-09-11 2016-10-25 Kabushiki Kaisha Toshiba Semiconductor memory device
CN204065626U (zh) * 2014-10-27 2014-12-31 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置
CN114326211A (zh) 2015-02-12 2022-04-12 株式会社半导体能源研究所 显示装置
US9496299B1 (en) * 2015-05-01 2016-11-15 Sensors Unlimited, Inc. Layout for routing common signals to integrating imaging pixels
KR102402605B1 (ko) * 2015-07-28 2022-05-27 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102473306B1 (ko) * 2015-11-18 2022-12-05 삼성디스플레이 주식회사 표시 장치
KR102431350B1 (ko) * 2015-12-07 2022-08-11 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 액정 표시 장치 및 이의 제조 방법
CN105511118B (zh) * 2016-02-03 2018-09-11 京东方科技集团股份有限公司 一种显示装置
US10331004B2 (en) * 2016-03-22 2019-06-25 Marketing Displays, Inc. Graphic mirror
EP3449300B1 (en) 2016-04-29 2022-09-07 View, Inc. Calibration of electrical parameters in optically switchable windows
TWI590214B (zh) * 2016-05-20 2017-07-01 友達光電股份有限公司 顯示裝置
CN106019743B (zh) * 2016-06-15 2023-08-22 京东方科技集团股份有限公司 一种阵列基板、其驱动方法及相关装置
US20180061944A1 (en) * 2016-08-31 2018-03-01 International Business Machines Corporation Forming nanosheet transistors with differing characteristics
CN106154679B (zh) * 2016-09-29 2019-12-31 京东方科技集团股份有限公司 一种显示面板及其制作方法、电子纸及其驱动方法
KR102617253B1 (ko) * 2016-10-13 2023-12-27 삼성디스플레이 주식회사 전기 변색 패널 및 그것을 포함하는 표시 장치
DE102016122251A1 (de) * 2016-11-18 2018-05-24 Infineon Technologies Austria Ag Verfahren zum Bilden von Halbleiterbauelementen und Halbleiterbauelement
CN106873264A (zh) * 2017-04-27 2017-06-20 厦门天马微电子有限公司 阵列基板、液晶显示面板、显示装置和像素充电方法
JP7270339B2 (ja) * 2017-05-23 2023-05-10 株式会社小糸製作所 車両用ディスプレー装置、車両用ディスプレー装置の制御方法およびプログラム
US10204561B2 (en) * 2017-07-06 2019-02-12 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Amoled pixel driving circuit and pixel driving method
US10635168B2 (en) 2017-08-22 2020-04-28 Microsoft Technology Licensing, Llc MEMS line scanner and silicon photomultiplier based pixel camera for low light large dynamic range eye imaging
CN107589575A (zh) * 2017-09-30 2018-01-16 联想(北京)有限公司 显示屏
CN207352947U (zh) * 2017-10-25 2018-05-11 中华映管股份有限公司 显示面板及其像素电路
CN109755258B (zh) * 2017-11-08 2021-02-19 元太科技工业股份有限公司 画素阵列基板与显示装置
KR102277928B1 (ko) * 2018-04-25 2021-07-16 삼성전자주식회사 플렉서블 디스플레이 및 이를 구비하는 전자 장치
CN108694914B (zh) * 2018-07-30 2022-12-02 京东方科技集团股份有限公司 背光源驱动方法及其装置、可读存储介质和背光源
DE102020115616A1 (de) * 2019-06-14 2020-12-17 VIVOBASE GmbH Schutzeinrichtung gegen elektromagnetische Wellen und Felder
US11846845B2 (en) 2019-07-29 2023-12-19 Hewlett-Packard Development Company, L.P. Electronic shutters to enhance privacy
CN110706629B (zh) * 2019-09-27 2023-08-29 京东方科技集团股份有限公司 显示基板的检测方法和检测装置
CN114402379A (zh) 2019-12-11 2022-04-26 谷歌有限责任公司 使用减少数量的显示特性测量的显示模块的颜色校准
WO2021168162A1 (en) * 2020-02-19 2021-08-26 Nuclera Nucleics Ltd. Latched transistor driving for high frequency ac driving of ewod arrays
US11308862B2 (en) * 2020-08-05 2022-04-19 Jade Bird Display (shanghai) Limited Scan needle and scan display system including same
US11972723B2 (en) 2020-08-21 2024-04-30 Google Llc Maintaining luminance when refresh rate changes

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004213011A (ja) * 2003-01-03 2004-07-29 Samsung Electronics Co Ltd 多重ドメイン液晶表示装置用薄膜トランジスタ表示板
JP2006091890A (ja) * 2004-09-24 2006-04-06 Samsung Electronics Co Ltd 液晶表示装置
JP2006126842A (ja) * 2004-10-29 2006-05-18 Chi Mei Optoelectronics Corp 液晶表示パネル
JP2006201344A (ja) * 2005-01-19 2006-08-03 Sharp Corp 液晶表示装置用基板及び液晶表示装置
JP2007156429A (ja) * 2005-11-30 2007-06-21 Au Optronics Corp 半透過型液晶ディスプレイパネル及びその光学特性の改善方法
JP2008129607A (ja) * 2006-11-23 2008-06-05 Samsung Electronics Co Ltd 表示パネル

Family Cites Families (164)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
EP0182645B1 (en) 1984-11-16 1991-01-23 Matsushita Electric Industrial Co., Ltd. Active matrix circuit for liquid crystal displays
JPH0646345B2 (ja) 1985-04-20 1994-06-15 松下電器産業株式会社 アクテイブマトリクス基板
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63309924A (ja) 1987-06-10 1988-12-19 Fujitsu Ltd アクティブマトリクス型液晶表示装置
US5204659A (en) 1987-11-13 1993-04-20 Honeywell Inc. Apparatus and method for providing a gray scale in liquid crystal flat panel displays
US5151689A (en) 1988-04-25 1992-09-29 Hitachi, Ltd. Display device with matrix-arranged pixels having reduced number of vertical signal lines
JPH0353218A (ja) 1989-07-21 1991-03-07 Nippon Telegr & Teleph Corp <Ntt> 画像表示パネル
DE69108062T2 (de) 1990-01-17 1995-07-20 Toshiba Kawasaki Kk Flüssigkristall-Anzeigevorrichtung mit aktiver Matrix.
JPH03242625A (ja) 1990-02-21 1991-10-29 Toshiba Corp アクティブマトリクス型液晶表示装置
JP2669956B2 (ja) 1991-05-15 1997-10-29 シャープ株式会社 アクティブマトリクス基板
US5302987A (en) 1991-05-15 1994-04-12 Sharp Kabushiki Kaisha Active matrix substrate including connecting electrode with extended portion
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3091300B2 (ja) 1992-03-19 2000-09-25 富士通株式会社 アクティブマトリクス型液晶表示装置及びその駆動回路
EP0589478B1 (en) 1992-09-25 1999-11-17 Sony Corporation Liquid crystal display device
JP3343160B2 (ja) 1992-09-25 2002-11-11 ソニー株式会社 液晶表示装置
GB9223697D0 (en) 1992-11-12 1992-12-23 Philips Electronics Uk Ltd Active matrix display devices
JPH0713191A (ja) 1993-06-28 1995-01-17 Casio Comput Co Ltd アクティブマトリックス液晶表示素子
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3549299B2 (ja) 1995-09-06 2004-08-04 松下電器産業株式会社 液晶表示装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3654490B2 (ja) * 1998-12-25 2005-06-02 富士通ディスプレイテクノロジーズ株式会社 薄膜トランジスタマトリクスとその製造方法
KR100291770B1 (ko) 1999-06-04 2001-05-15 권오경 액정표시장치
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3918147B2 (ja) 2001-06-22 2007-05-23 株式会社日立製作所 液晶表示装置および携帯情報機器
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP2003084298A (ja) 2001-09-11 2003-03-19 Toshiba Corp 平面表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4014955B2 (ja) 2002-07-10 2007-11-28 三菱電機株式会社 液晶表示装置
WO2004027748A1 (en) 2002-09-23 2004-04-01 Koninklijke Philips Electronics N.V. Active matrix display devices
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
AU2003286952A1 (en) 2002-12-21 2004-07-14 Samsung Electronics Co., Ltd. Array substrate, liquid crystal display apparatus having the same and method for driving liquid crystal display apparatus
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
KR100913303B1 (ko) * 2003-05-06 2009-08-26 삼성전자주식회사 액정표시장치
KR20040105934A (ko) 2003-06-10 2004-12-17 삼성전자주식회사 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7206048B2 (en) 2003-08-13 2007-04-17 Samsung Electronics Co., Ltd. Liquid crystal display and panel therefor
JP4265788B2 (ja) 2003-12-05 2009-05-20 シャープ株式会社 液晶表示装置
JP2005258007A (ja) 2004-03-11 2005-09-22 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置の製造方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7142261B2 (en) 2004-06-29 2006-11-28 Au Optronics Corporation Liquid crystal display having compensation capacitor
JP4539209B2 (ja) 2004-07-22 2010-09-08 株式会社アドヴィックス 車両用ブレーキ液圧制御装置
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
KR100846951B1 (ko) 2004-09-30 2008-07-17 샤프 가부시키가이샤 액정 표시 장치
TWI261712B (en) 2004-09-30 2006-09-11 Chi Mei Optoelectronics Corp Liquid crystal display
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1818903A4 (en) 2004-11-05 2009-06-03 Sharp Kk Liquid crystal display device and method for its activation
JP4571845B2 (ja) 2004-11-08 2010-10-27 シャープ株式会社 液晶表示装置用基板及びそれを備えた液晶表示装置及びその駆動方法
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
KR101133757B1 (ko) 2004-11-25 2012-04-09 삼성전자주식회사 액정 표시 장치
KR101197044B1 (ko) 2004-12-02 2012-11-06 삼성디스플레이 주식회사 액정 표시 장치
JP4571855B2 (ja) 2004-12-28 2010-10-27 シャープ株式会社 液晶表示装置用基板及びそれを備えた液晶表示装置及びその駆動方法
JP4738000B2 (ja) 2005-01-19 2011-08-03 シャープ株式会社 液晶表示装置
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
KR101133761B1 (ko) 2005-01-26 2012-04-09 삼성전자주식회사 액정 표시 장치
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
JP4438665B2 (ja) * 2005-03-29 2010-03-24 シャープ株式会社 液晶表示装置
JP2006276582A (ja) 2005-03-30 2006-10-12 Sanyo Epson Imaging Devices Corp 液晶表示装置
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP4731206B2 (ja) 2005-05-30 2011-07-20 シャープ株式会社 液晶表示装置
US7286192B2 (en) 2005-06-07 2007-10-23 Au Optronics Corporation Transflective liquid crystal display
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR20070002221A (ko) 2005-06-30 2007-01-05 엘지.필립스 엘시디 주식회사 멀티 도메인 액정 표시 장치
TWI330735B (en) 2005-07-11 2010-09-21 Chi Mei Optoelectronics Corp Multi-domain vertical alignment lcd
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
US7768604B2 (en) 2005-09-20 2010-08-03 Au Optronics Corporation Transflective liquid crystal display with partially shifted reflectivity curve
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
KR20070041988A (ko) 2005-10-17 2007-04-20 삼성전자주식회사 박막 트랜지스터 표시판 및 액정 표시 장치
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
TWI342418B (en) 2006-01-26 2011-05-21 Chimei Innolux Corp Multi-domain vertically alignment liquid crystal display panel
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
US7764329B2 (en) * 2005-12-02 2010-07-27 Au Optronics Corp. MVA LCD device and pixel circuit thereof
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
TWI345213B (en) 2006-03-09 2011-07-11 Au Optronics Corp Low color-shift liquid crystal display and its driving method
JP4873976B2 (ja) 2006-03-29 2012-02-08 京セラ株式会社 半透過型液晶表示パネル、半透過型液晶表示装置および半透過型液晶表示システム
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP4863758B2 (ja) 2006-04-27 2012-01-25 京セラ株式会社 液晶表示システム
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
TWI342975B (en) 2006-08-08 2011-06-01 Au Optronics Corp Polymer stabilized alignment lcd panel
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4254820B2 (ja) 2006-08-09 2009-04-15 エプソンイメージングデバイス株式会社 電気光学装置及び電子機器
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
TW200811796A (en) 2006-08-22 2008-03-01 Quanta Display Inc Display method for improving PLM image quality and device used the same
TWI336804B (en) 2006-08-25 2011-02-01 Au Optronics Corp Liquid crystal display and operation method thereof
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4245028B2 (ja) 2006-09-25 2009-03-25 エプソンイメージングデバイス株式会社 電気光学装置及び電子機器
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI364609B (en) 2007-02-16 2012-05-21 Chimei Innolux Corp Liquid crystal display panel and manufacturing method thereof
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4876005B2 (ja) 2007-03-26 2012-02-15 株式会社 日立ディスプレイズ 表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
JP5542296B2 (ja) 2007-05-17 2014-07-09 株式会社半導体エネルギー研究所 液晶表示装置、表示モジュール及び電子機器
JP5542297B2 (ja) * 2007-05-17 2014-07-09 株式会社半導体エネルギー研究所 液晶表示装置、表示モジュール及び電子機器
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN102023441B (zh) 2009-09-17 2013-10-30 群康科技(深圳)有限公司 单核间隙式半穿半反液晶显示器及其驱动方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004213011A (ja) * 2003-01-03 2004-07-29 Samsung Electronics Co Ltd 多重ドメイン液晶表示装置用薄膜トランジスタ表示板
JP2006091890A (ja) * 2004-09-24 2006-04-06 Samsung Electronics Co Ltd 液晶表示装置
JP2006126842A (ja) * 2004-10-29 2006-05-18 Chi Mei Optoelectronics Corp 液晶表示パネル
JP2006201344A (ja) * 2005-01-19 2006-08-03 Sharp Corp 液晶表示装置用基板及び液晶表示装置
JP2007156429A (ja) * 2005-11-30 2007-06-21 Au Optronics Corp 半透過型液晶ディスプレイパネル及びその光学特性の改善方法
JP2008129607A (ja) * 2006-11-23 2008-06-05 Samsung Electronics Co Ltd 表示パネル

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9257082B2 (en) 2009-09-04 2016-02-09 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US11652174B2 (en) 2009-09-04 2023-05-16 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US11430899B2 (en) 2009-09-04 2022-08-30 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US11069817B2 (en) 2009-09-04 2021-07-20 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP2013218345A (ja) * 2009-09-04 2013-10-24 Semiconductor Energy Lab Co Ltd 半導体装置
US10700215B2 (en) 2009-09-04 2020-06-30 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US10134912B2 (en) 2009-09-04 2018-11-20 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
KR20180031807A (ko) * 2009-10-16 2018-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 이를 구비한 전자 장치
KR101933841B1 (ko) 2009-10-16 2018-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 이를 구비한 전자 장치
US10310348B2 (en) 2009-10-16 2019-06-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic apparatus having the same
WO2011074291A1 (ja) * 2009-12-14 2011-06-23 シャープ株式会社 画素回路、表示装置、および、表示装置の駆動方法
US8878832B2 (en) 2009-12-14 2014-11-04 Sharp Kabushiki Kaisha Pixel circuit, display device, and method for driving display device
JP2019194736A (ja) * 2009-12-25 2019-11-07 株式会社半導体エネルギー研究所 表示装置
US10255868B2 (en) 2009-12-25 2019-04-09 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device
US9852703B2 (en) 2009-12-25 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device
JP2016200833A (ja) * 2009-12-25 2016-12-01 株式会社半導体エネルギー研究所 表示装置
JP2022008550A (ja) * 2010-01-24 2022-01-13 株式会社半導体エネルギー研究所 表示装置
US8941569B2 (en) 2010-02-24 2015-01-27 Sharp Kabushiki Kaisha Liquid crystal display device, television receiver and display method employed in liquid crystal display device
WO2011104947A1 (ja) * 2010-02-24 2011-09-01 シャープ株式会社 液晶表示装置、テレビジョン受像機、液晶表示装置の表示方法
WO2012005038A1 (ja) * 2010-07-09 2012-01-12 シャープ株式会社 液晶表示装置
JP5116903B2 (ja) * 2010-07-09 2013-01-09 シャープ株式会社 液晶表示装置
JPWO2012005038A1 (ja) * 2010-07-09 2013-09-02 シャープ株式会社 液晶表示装置
US8648975B2 (en) 2010-07-09 2014-02-11 Sharp Kabushiki Kaisha Liquid crystal display device with potential varying capacitance electrode
TWI475676B (zh) * 2012-02-13 2015-03-01 Innocom Tech Shenzhen Co Ltd 主動矩陣式影像感測面板及裝置
KR101946350B1 (ko) 2013-01-16 2019-02-11 엘지디스플레이 주식회사 액정패널 및 이를 이용한 액정표시장치와 그 구동방법
JP2016525709A (ja) * 2013-07-19 2016-08-25 深▲セン▼市華星光電技術有限公司 配列基板及び液晶表示パネル
KR101764549B1 (ko) 2013-07-19 2017-08-02 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 어레이 기판 및 액정 디스플레이 패널
JP2016539367A (ja) * 2013-12-27 2016-12-15 深▲セン▼市華星光電技術有限公司 ２ｄと３ｄ表示モードを兼備する液晶表示パネル及び表示方法
US10379414B2 (en) 2015-03-03 2019-08-13 Semiconductor Energy Laboratory Co., Ltd. Display device comprising a transistor electrically connected to a resistor and a first capacitor and electronic device having the same
JPWO2016139549A1 (ja) * 2015-03-03 2018-01-11 株式会社半導体エネルギー研究所 表示装置および電子機器
WO2016139549A1 (ja) * 2015-03-03 2016-09-09 株式会社半導体エネルギー研究所 表示装置および電子機器
JP2016164667A (ja) * 2016-03-18 2016-09-08 株式会社ジャパンディスプレイ 表示装置及びその製造方法

Also Published As

Publication number Publication date
US10281788B2 (en) 2019-05-07
US10989974B2 (en) 2021-04-27
US9341908B2 (en) 2016-05-17
US10948794B2 (en) 2021-03-16
US20130256672A1 (en) 2013-10-03
US20240053647A1 (en) 2024-02-15
US20190324307A1 (en) 2019-10-24
US8395718B2 (en) 2013-03-12
US20210311340A1 (en) 2021-10-07
US11493816B2 (en) 2022-11-08
US20160357045A1 (en) 2016-12-08
US7978277B2 (en) 2011-07-12
US20120212686A1 (en) 2012-08-23
US20210055587A1 (en) 2021-02-25
US20080297676A1 (en) 2008-12-04
US8711314B2 (en) 2014-04-29
US20140231807A1 (en) 2014-08-21
US20230055460A1 (en) 2023-02-23
US11803092B2 (en) 2023-10-31
US20110261293A1 (en) 2011-10-27
US8120721B2 (en) 2012-02-21
US20180210251A1 (en) 2018-07-26
JP5542297B2 (ja) 2014-07-09

Similar Documents

Publication Publication Date Title
JP5542297B2 (ja) 液晶表示装置、表示モジュール及び電子機器
JP5542296B2 (ja) 液晶表示装置、表示モジュール及び電子機器
JP5116359B2 (ja) 液晶表示装置
JP6242991B2 (ja) 液晶表示装置
JP6990264B2 (ja) 透過型液晶表示装置
JP6563991B2 (ja) 透過型液晶表示装置
JP6563987B2 (ja) 透過型液晶表示装置
JP6523532B2 (ja) 表示装置
JP5986660B2 (ja) 液晶表示装置、モジュール、電子機器
JP7508657B2 (ja) 透過型液晶表示装置
JP7308341B2 (ja) 透過型液晶表示装置
JP7185747B2 (ja) 透過型液晶表示装置
JP7155452B2 (ja) 透過型液晶表示装置、電子機器
JP7237439B1 (ja) 透過型液晶表示装置、電子機器
JP6359732B2 (ja) 液晶表示装置
JP6563990B2 (ja) 透過型液晶表示装置
JP6669919B2 (ja) 表示装置
JP6831491B2 (ja) 透過型液晶表示装置
JP6842527B2 (ja) 液晶表示装置
JP6298116B2 (ja) 半導体装置
JP6251312B2 (ja) 液晶表示装置、モジュール、電子機器
JP2023123683A (ja) 液晶表示装置
JP2022153393A (ja) 液晶表示装置
JP2019053298A (ja) 液晶表示装置
JP2015146034A (ja) 液晶表示装置、モジュール、電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100506

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100506

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140408

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140507

R150 Certificate of patent or registration of utility model

Ref document number: 5542297

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250