JP4014955B2 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP4014955B2
JP4014955B2 JP2002201397A JP2002201397A JP4014955B2 JP 4014955 B2 JP4014955 B2 JP 4014955B2 JP 2002201397 A JP2002201397 A JP 2002201397A JP 2002201397 A JP2002201397 A JP 2002201397A JP 4014955 B2 JP4014955 B2 JP 4014955B2
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal cell
data signals
potential
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002201397A
Other languages
English (en)
Other versions
JP2004045623A (ja
Inventor
孝雄 坂本
卓 山本
秀忠 時岡
正 角
博之 村井
一志 永田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2002201397A priority Critical patent/JP4014955B2/ja
Publication of JP2004045623A publication Critical patent/JP2004045623A/ja
Application granted granted Critical
Publication of JP4014955B2 publication Critical patent/JP4014955B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は液晶表示装置に関し、特に、複数のデータ信号に従って階調表示を行なう液晶表示装置に関する。
【0002】
【従来の技術】
図14は、従来の透過型液晶表示装置の1つの液晶セル80に関連する部分の構成を示す回路ブロック図である。図14において、液晶セル80は、図中横方向に延在するゲート線81および共通電位線82と図中縦方向に延在するソース線83との交差部に配置される。ソース線83と共通電位線82との間にN型TFT(Thin Film Transistor)84およびキャパシタ85が直列接続され、N型TFT84のゲートはゲート線81に接続される。液晶セル80の一方電極はN型TFT84とキャパシタ85の間のノードN84に接続され、その他方電極は対向電極電位LCcomを受ける。
【0003】
ゲート線81は行ドライバ回路(図示せず)によって駆動され、共通電位線82には共通電位Vcomが与えられる。ソース線83の一方端は列ドライバ回路(図示せず)内のD/Aコンバータ86の出力ノードに接続される。D/Aコンバータ86は、画像データ信号D0〜D3をアナログ電位に変換してソース線83に与える。
【0004】
ゲート線81が行ドライバ回路によって「H」レベルに立上げられると、N型TFT84が導通する。D/Aコンバータ86からソース線83に画像データ信号D0〜D3に応じたレベルのアナログ電位が与えられると、ノードN84はアナログ電位に充電される。液晶セル80の光透過率は、ノードN84の電位と対向電極電位LCcomの電位差に応じたレベルになる。液晶セル80は複数行複数列に配置されて1つの画像を表示する。
【0005】
図15は、D/Aコンバータ86の構成を示す回路図である。図15において、このD/Aコンバータ86は、スイッチ90〜93およびキャパシタ94,95を含む。スイッチ90の一方切換端子90aは電源電位VCCを受け、その他方切換端子90bは接地電位GNDを受け、その共通端子90cはスイッチ91,92を介して出力ノードN92に接続される。スイッチ90はデータ信号Dによって制御される。データ信号Dが「H」レベル(1)の場合は端子90a,90c間が導通して共通端子90cに電源電位VCCが与えられ、データ信号Dが「L」レベル(0)の場合は端子90b,90c間が導通して共通端子90cに接地電位GNDが与えられる。
【0006】
スイッチ91は制御信号/Cが「L」レベルの場合に導通し、スイッチ92はサンプリング信号/SAが「L」レベルの場合に導通する。キャパシタ94はスイッチ91と92の間のノードN91と接地電位GNDのラインとの間に接続され、キャパシタ95は出力ノードN92と接地電位GNDのラインとの間に接続される。スイッチ93は、キャパシタ95に並列接続され、リセット信号RESが「H」レベルの場合に導通する。
【0007】
次に、このD/Aコンバータ86の動作について説明する。データ信号D0〜D3として1001が入力されるものとする。まず、リセット信号RESが所定時間だけ「H」レベルに立上げられてスイッチ93が導通し、出力電位VOが0Vにリセットされる。初期状態では、信号/C,/SAがともに「H」レベルにされてスイッチ91,92が非導通にされている。
【0008】
まず最下位ビットのデータ信号D3=1が入力されると、スイッチ90の端子90a,90c間が導通する。また制御信号/Cが「L」レベルにされてスイッチ91が導通し、ノードN91が電源電位VCCに充電される。次いで信号/C,/SAがそれぞれ「H」レベルおよび「L」レベルにされてスイッチ91が非導通にされるとともにスイッチ92が導通し、キャパシタ94の電荷が2つのキャパシタ94,95に配分される。キャパシタ94,95の容量値は等しいので、VO=VCC/2となる。
【0009】
次いで、データ信号D2=0が入力されると、スイッチ90の端子90b,90c間が導通する。また信号/C,/SAがそれぞれ「L」レベルおよび「H」レベルになってスイッチ91が導通するとともにスイッチ92が非導通になり、ノードN91が接地電位GNDにされる。次いで信号/C,/SAがそれぞれ「H」レベルおよび「L」レベルにされてスイッチ91が非導通にされるとともにスイッチ92が導通し、キャパシタ94,95の電荷の再配分が行なわれる。これにより、VO=VCC/4となる。
【0010】
以下、同様にして、データ信号D1=0が入力されるとVO=VCC/8となり、データ信号D0=1が入力されるとVO=9VCC/16となる。このようにして、デジタル信号D0〜D3はアナログ電位VOに変化される。
【0011】
【発明が解決しようとする課題】
しかし、従来の液晶表示装置には、以下の問題があった。すなわち、D/Aコンバータ86の出力電位VOを液晶セル80に正確に書込むためには、D/Aコンバータ86のキャパシタ94,95の容量値を液晶セル80、キャパシタ85、ソース線83などの総容量値よりも十分に大きくする必要がある。しかし、D/Aコンバータ86のキャパシタ94,95の容量値を大きくすると、キャパシタ94,95のレイアウト面積が大きくなってしまう。また、キャパシタ94,95の充放電を行なうためのスイッチ90〜93の電流駆動力も大きくする必要がある。
【0012】
また、D/Aコンバータ86のキャパシタ94,95の容量値を小さくしておき、D/Aコンバータ86の出力ノードとソース線83との間に電流増幅用のアンプを設ける方法も考えられるが、アンプをTFTで構成するとアンプの出力精度を高めることは困難である。
【0013】
また、液晶表示装置では、画像が人間の目に自然に映るように液晶セル80の電圧−光透過率特性(V−T特性)およびガンマ特性を補正する必要があるが、図14および図15で示した液晶表示装置ではそのような補正は困難である。
【0014】
また、従来の液晶表示装置では、画像データ信号のうちの下位ビットの信号に対する階調表示が十分でなかった。
【0015】
それゆえに、この発明の主たる目的は、デジタル信号に応答して階調表示を容易かつ安定に行なうことが可能な液晶表示装置を提供することである。
【0016】
【課題を解決するための手段】
この発明に係る液晶表示装置は、第1〜第n(ただし、nは2以上の整数である)のデータ信号に従って階調表示を行なう液晶表示装置であって、その光透過率または光反射率がその電極間電圧に応じて変化する主液晶セルと、各々が主液晶セルよりも小さな表示面積を有し、各々の光透過率または光反射率がその電極間電圧に応じて変化する第1〜第m(ただし、mは1以上でnよりも小さな整数である)の副液晶セルと、それぞれ第1〜第mのデータ信号が予め定められた論理レベルを有することに応じて、それぞれ第1〜第mの副液晶セルの電極間に予め定められた電圧を与える第1〜第mの切換回路と、第m+1〜第nのデータ信号に従って複数の参照電圧のうちのいずれかの参照電圧を選択し、選択した参照電圧を主液晶セルの電極間に与える電圧選択回路とを備えたものである。ここで、主液晶セルの表示面積を1とすると第mの副液晶セルの表示面積はP×2 m-n-1 (ただし、Pは1以上の実数である)であり、予め定められた電圧は、第1〜第mの副液晶セルの各々の光透過率または光反射率を最高値の1/Pの値にする電圧である。
【0019】
また好ましくは、さらに、第1〜第mの切換回路および電圧選択回路によって主液晶セルおよび第1〜第mの副液晶セルの各々の電極間に電圧が与えられた後に、主液晶セルおよび第1〜第mの副液晶セルを並列接続する第m+1の切換回路が設けられる。
【0024】
【発明の実施の形態】
[実施の形態1]
図1は、この発明の実施の形態1による透過型カラー液晶表示装置の構成を示すブロック図である。図1において、この透過型カラー液晶表示装置は、液晶パネル1、行ドライバ回路4、列ドライバ回路5を備え、たとえば携帯電話機に設けられる。
【0025】
液晶パネル1は、複数行複数列に配置された複数の液晶セル2を含む。液晶セル2は、各行において3つずつ予めグループ化されている。各グループの3つの液晶セル2には、それぞれR,G,Bのカラーフィルタが設けられている。各グループの3つの液晶セル2は、1つの画素3を構成している。液晶パネル1の裏側には、ランプ(図示せず)が配置されている。
【0026】
行ドライバ回路4は、垂直同期信号CLKVに同期して、複数の行を所定時間ずつ順次選択し、選択した行の各液晶セル2を活性化させる。列ドライバ回路5は、水平同期信号CLKHおよび画像データ信号D0〜D5に従って、行ドライバ回路4によって1つの行が選択されている間に複数の列を順次選択し、選択した列に属する複数の液晶セル2のうちの行ドライバ回路4によって活性化された液晶セル2の光透過率を設定する。
【0027】
行ドライバ回路4および列ドライバ回路5によって液晶パネル1の全液晶セル2が走査されると、液晶パネル1には1つのカラー画像が表示される。
【0028】
図2は、図1に示した透過型カラー液晶表示装置の1つの液晶セル2に関連する部分を示す回路ブロック図である。図2において、液晶セル2は、主液晶セル2aと2つの副液晶セル2b,2cに分割されている。主液晶セル2aの面積を1とすると、2つの副液晶セル2b,2cの面積はそれぞれ1/32および1/64となる。
【0029】
各行に対応して参照電位線10、ゲート線11および共通電位線12が設けられ、各列に対応してソース線13およびデータ線14,15が設けられる。参照電位線10には、参照電位VR0が与えられる。ゲート線11の一方端は、行ドライバ回路4に接続される。共通電位線12には、共通電位Vcomが与えられる。ソース線13の一方端は、列ドライバ回路5内のデコーダ24に接続される。
【0030】
デコーダ24は、画像データ信号D0〜D5のうちの上位4ビットのデータ信号D0〜D3と、16段階の参照電位VR0〜VR15とを受け、データ信号D0〜D3に従って参照電位VR0〜VR15のうちのいずれかの参照電位を選択し、選択した参照電位をソース線13に与える。参照電位VR0〜VR15は、カラー画像が人間の目に自然に映るように主液晶セル2aのV−T特性およびガンマ特性を補正したレベルに予め設定されている。参照電位VR0〜VR15の極性は、液晶の劣化を防止するために1/60秒ごとに切換えられる。たとえば、参照電位VR0は1/60秒ごとに+4Vおよび−4Vに交互に切換えられ、参照電位VR15は1/60秒ごとに+1Vおよび−1Vに交互に切換えられる。
【0031】
たとえば、データ信号D0〜D3が1111の場合は16段階の参照電位VR0〜VR15のうちの絶対値が最も高いレベルの参照電位VR0がソース線13に与えられ、データ信号D0〜D3が0000の場合は絶対値が最も低いレベルの参照電位VR15がソース線13に与えられる。データ線14,15には、画像データ信号D0〜D5のうちの下位2ビットのデータ信号D4,D5がそれぞれ与えられる。
【0032】
また、各液晶セル2に対応して、N型TFT16〜20およびキャパシタ21〜23が設けられる。N型TFT16〜20およびキャパシタ21〜23は、液晶駆動回路を構成する。N型TFT16およびキャパシタ21は、ソース線13と共通電位線12との間に直列接続され、N型TFT16のゲートはゲート線11に接続される。主液晶セル2aの一方電極はN型TFT16とキャパシタ21の間のノードN16に接続され、その他方電極は対向電極電位LCcomを受ける。
【0033】
N型TFT17,18およびキャパシタ22は、参照電位線10と共通電位線12との間に直列接続され、N型TFT17,18のゲートはそれぞれゲート線11およびデータ線14に接続される。副液晶セル2bの一方電極はN型TFT18とキャパシタ22の間のノードN18に接続され、その他方電極は対向電極電位LCcomを受ける。
【0034】
N型TFT19,20およびキャパシタ23は、参照電位線10と共通電位線12との間に直列接続され、N型TFT19,20のゲートはそれぞれゲート線11およびデータ線15に接続される。副液晶セル2cの一方電極はN型TFT20とキャパシタ23の間のノードN20に接続され、その他方電極は対向電極電位LCcomを受ける。
【0035】
次に、図2に示した回路部の動作について説明する。行ドライバ回路4によってゲート線11が選択レベルの「H」レベルに立上げられると、N型TFT16,17,19が導通する。次いで、デコーダ24によってデータ信号D0〜D3に応じたレベルの参照電位(たとえばVR15)がソース線13に与えられ、N型TFT16とキャパシタ21の間のノードN16が参照電位(この場合はVR15)に充電される。主液晶セル2aの光透過率は、参照電位VR15に応じた値になる。
【0036】
また、データ信号D4が「H」レベルの場合は、N型TFT18が導通してノードN18が参照電位VR0に充電され、副液晶セル2bの光透過率は最低値になる。データ信号D5が「H」レベルの場合は、N型TFT20が導通してノードN20が参照電位VR0に充電され、副液晶セル2cの光透過率は最低値になる。データ信号D4,D5はともに「L」レベルの場合は、N型TFT18,20が導通せず、液晶セル2b,2cの光透過率は最高値のまま変化しない。したがって、画像データ信号D0〜D5に応じて64階調の光透過率を得ることができる。
【0037】
この実施の形態1では、画像データ信号D0〜D5のうちの上位ビットの信号D0〜D3に従って、外部から与えられた16の参照電位VR0〜VR15のうちのいずれかの参照電位を選択し、選択した参照電位を主液晶セル2aに書込む。したがって、従来のようにD/Aコンバータ86を使用しないので、D/Aコンバータ86のキャパシタ94,95を大きくしたり、アンプを設ける必要がない。よって、列ドライバ回路5の回路規模が小さくて済み、ソース線13を精度よく駆動することができる。
【0038】
また、参照電位VR0〜VR15によってV−T特性およびガンマ特性を補正できるので、V−T特性およびガンマ特性を容易に補正することができる。
【0039】
また、画像データ信号D0〜D5のうちの下位ビットの信号D4,D5に従って副液晶セル2b,2cを駆動するので、下位ビットの信号D4,D5に対する階調表示を十分に行なうことができる。
【0040】
なお、この実施の形態1では、副液晶セル2b,2cの面積をそれぞれ主液晶セル2aの面積の1/32および1/64にするとともに副液晶セル2b,2cの光透過率を100%または0%にしたが、副液晶セル2b,2cの面積をそれぞれ主液晶セル2aの面積のP/32およびP/64(ただし、Pは1以上の実数である)にするとともに副液晶セル2b,2cの光透過率を100%または100/P%にしてもよい。
【0041】
すなわち、液晶セル2a,2b,2cの光透過率は、図3に示すように、印加電圧が高くなると低下する。たとえば、液晶セル2a,2b,2cに参照電位VR15を印加すると光透過率は100%になり、液晶セル2a,2b,2cに参照電位VR0を印加する光透過率は0%になる。液晶セル2a,2b,2cに所定の電位VRPを印加すると光透過率は100/P%(たとえば25%)になる。そこで、副液晶セル2b,2cの面積をそれぞれ主液晶セル2aの面積のP/32およびP/64(たとえば1/8および1/16)にし、かつ参照電位線10に所定の電位VRPを印加することにより、液晶セル2全体としての光透過率は実施の形態1と同じになる。この場合は、極めて小さな副液晶セル2b,2cを作製する必要がなくなるので、副液晶セル2b,2cを容易かつ精度よく作製することができる。
【0042】
また、図4の変更例では、各行に対応して設けられた短絡信号線25と、各液晶セル2に対応して設けられたN型TFT26,27とが追加される。N型TFT26はノードN16とN18の間に接続され、N型TFT27はノードN18とN20の間に接続され、N型TFT26,27のゲートは短絡信号線25に接続される。図2で示した方法と同じ方法でノードN16,N18,N20に画像データ信号D0〜D5に応じた電位を書込んだ後、ゲート線11を「L」レベルに立下げ、次いで短絡信号線25を「H」レベルに立上げてN型TFT26,27を導通させる。これにより、ノードN16,N18,N20は同電位になり、画面のぎこちなさが減少し、視認性が向上する。
【0043】
[実施の形態2]
図5は、この発明の実施の形態2による透過型カラー液晶表示装置の1つの液晶セル2に関連する部分を示す回路ブロック図である。図5において、各行に対応してゲート線11および共通電位線12が設けられ、各列に対応してソース線13およびタイミング信号線31が設けられる。ゲート線11は、行ドライバ回路4によって駆動される。共通電位線12には、共通電位Vcomの代わりに、制御信号VCが与えられる。ソース線13の一方端は、デコーダ24に接続される。タイミング信号線31の一方端は、デコーダ30に接続される。
【0044】
デコーダ30は、画像データ信号D0〜D5のうちの下位2ビットのデータ信号D4,D5と、4つのタイミング信号φT0〜φT3とを受け、データ信号D4,D5によって指定されたタイミング信号をタイミング信号線31に与える。
【0045】
また、各液晶セル2に対応して、N型TFT32,33およびキャパシタ34が設けられる。N型TFT32,33およびキャパシタ34は、液晶駆動回路を構成する。N型TFT32,33およびキャパシタ34は、ソース線13と共通電位線12との間に直列接続され、N型TFT32,33のゲートはそれぞれゲート線11およびタイミング信号線31に接続される。液晶セル2の一方電極はN型TFT33とキャパシタ34の間のノードN33に接続され、その他方電極は対向電極電位LCcomを受ける。
【0046】
図6は、図5に示した透過型カラー液晶表示装置の動作を示すタイムチャートである。図6において、タイミング信号φT0〜φT3は、所定時間ずつ順次「H」レベルに立上げられる。制御信号VCは、タイミング信号φT0〜φT3に同期して、所定時間ずつ4段階の電位V0〜V3に順次変化する。たとえば、データ信号D4,D5が00の場合は、デコーダ30はタイミング信号φT0〜φT3のうちの信号φT0を選択してタイミング信号線31に与える。したがって、タイミング信号φT0が「H」レベルに立上げられると、タイミング信号線31の電位V31も「H」レベルに立上げられ、N型TFT33が導通するとともに制御信号VCがV0になり、キャパシタ34は、デコーダ24によってノードN33に与えられた電位V33と制御信号VCの電位V0との差の電圧V33−V0に充電される。
【0047】
同様にデータ信号D4,D5が01,10,11の場合は、キャパシタ34はそれぞれV33−V1,V33−V2,V33−V3に充電される。したがって、制御信号VCの4段階の電位V0〜V3を適切な値に設定することにより、画像データ信号D0〜D5に応じて64階調の光透過率を得ることができる。
【0048】
この実施の形態2では、画像データ信号D0〜D5のうちの上位ビットの信号D0〜D3に従って16の参照電位VR0〜VR15のうちのいずれかの参照電位を選択するとともに、画像データ信号D0〜D5のうちの下位ビットの信号D4,D5に従って4段階の制御電位V0〜V3のうちのいずれかの制御電位を選択し、選択した参照電位および制御電位をキャパシタ34の一方電極および他方電極に与える。したがって、D/Aコンバータやアンプを使用しないので、列ドライバ回路5の回路規模が小さくて済み、ソース線13を精度よく駆動することができ、V−T特性およびガンマ特性を容易に補正することができる。また、液晶セル2を分割しないので、実施の形態1よりも液晶セルを容易に作製することができる。
【0049】
[実施の形態3]
図7は、この発明の実施の形態3による透過型カラー液晶表示装置の1つの液晶セル2に関連する部分を示す回路ブロック図である。図7において、この透過型カラー液晶表示装置では、各行に対応してゲート線11、共通電位線12およびリセット信号線40が設けられ、各列に対応してソース線13およびデータ線14,15が設けられる。
【0050】
ゲート線11は行ドライバ回路5によって駆動され、共通電位線12には共通電位Vcomが与えられ、リセット信号線40にはリセット信号RESが与えられる。ソース線13はデコーダ24の出力電位を受け、データ線14,15はそれぞれデータ信号D4,D5を受ける。
【0051】
また、各液晶セル2に対応してN型TFT41〜45およびキャパシタ46〜48が設けられる。N型TFT41〜45およびキャパシタ46〜48は、液晶駆動回路を構成する。N型TFT41およびキャパシタ46は、ソース線13と共通電位線12との間に直列接続され、N型TFT41のゲートはゲート線11に接続される。液晶セル2の一方電極はN型TFT41とキャパシタ46の間のノードN41に接続され、その他方電極は対向電極電位LCcomを受ける。
【0052】
N型TFT42およびキャパシタ47はノードN41と共通電位線12との間に直列接続され、N型TFT42のゲートはデータ線14に接続される。N型TFT44およびキャパシタ48はノードN41と共通電位線12との間に直列接続され、N型TFT44のゲートはデータ線15に接続される。N型TFT43,45はそれぞれキャパシタ47,48に並列接続され、それらのゲートはともにリセット信号線40に接続される。
【0053】
次に、図7に示した回路部の動作について説明する。まず図8に示すように、リセット信号RESがパルス的に「H」レベルに立上げられ、N型TFT43,45がパルス的に導通してキャパシタ47,48の電極間電圧が0Vにリセットされる。次いで画像データ信号D0〜D5のうちの上位4ビットのデータ信号D0〜D3に応じたレベルの参照電位がデコーダ24によって選択され、選択された参照電位がソース線13に与えられる。
【0054】
また、画像データ信号D0〜D5のうちの下位2ビットのデータ信号D4,D5がデータ線14,15を介してN型TFT42,44のゲートに与えられる。図8に示すようにデータ信号D4,D5が11の場合は、N型TFT42,44がともに導通してキャパシタ47,48がキャパシタ46に並列接続される。図9に示すようにデータ信号D4,D5が10の場合は、N型TFT42が導通するとともにN型TFT44が非導通になり、キャパシタ47がキャパシタ46に並列接続される。
【0055】
図10に示すようにデータ信号D4,D5が01の場合は、N型TFT44が導通するとともにN型TFT42が非導通になり、キャパシタ48がキャパシタ46に並列接続される。図11に示すようにデータ信号D4,D5が00の場合は、N型TFT42,44がともに非導通になり、キャパシタ47,48はキャパシタ46に並列接続されない。したがって、ノードN41と共通電位線12の間の容量値は、データ信号D4,D5が11の場合に最大になり、データ信号D4,D5が00の場合に最小になる。
【0056】
次に、ゲート線11の電位V11が所定時間だけ「H」レベルに立上げられると、N型TFT41が所定時間だけ導通する。N型TFT41が導通するとノードN41の電位が徐々に上昇する。したがって、ノードN41の電位はデータ信号D4,D5が11の場合に最低になり、データ信号D4,D5が00の場合に最高になる。よって、キャパシタ46〜48の各々の容量値を適値に設定することにより、画像データ信号D0〜D5に応じて64階調の光透過率を得ることができる。
【0057】
この実施の形態3でも、実施の形態2と同じ効果が得られる。
[実施の形態4]
図12は、この発明の実施の形態4による透過型カラー液晶表示装置の1つの液晶セル2に関連する部分の構成を示す回路ブロック図である。図12において、この透過型カラー液晶表示装置では、各行に対応してゲート線11および共通電位線12が設けられ、各列に対応してソース線13および信号線51〜55が設けられる。ゲート線11は、行ドライバ回路4によって駆動される。共通電位線12には、共通電位Vcomが与えられる。ソース線13は、デコーダ24の出力電位を受ける。信号線51〜55は、それぞれ電位調整回路74の出力信号φ1〜φ4,φSを受ける。
【0058】
電位調整回路70は、画像データ信号D0〜D5のうちの下位2ビットのデータ信号D4,D5に基づいて信号φ1〜φ4,φSを生成する。たとえば、データ信号D4,D5が11の場合は、図13に示すように、信号φ1〜φ4,φSは所定時間ずつ順次「H」レベルに立上げられる。データ信号D4,D5が00の場合は、信号φ1〜φ4,φSのうちの信号φ1,φSのみが「H」レベルに立上げられる。データ信号D4,D5が01の場合は、信号φ1〜φ4,φSのうちの信号φ1,φ2,φSのみが「H」レベルに立上げられる。データ信号D4,D5が10の場合は、信号φ1〜φ4,φSのうちの信号φ1〜φ3,φSのみが「H」レベルに立上げられる。
【0059】
また、1つの液晶セル2に対応して、N型TFT56〜64およびキャパシタ65〜69が設けられる。N型TFT56およびキャパシタ65は、ソース線13と共通電位線12との間に直列接続される。液晶セル2の一方電極はN型TFT56とキャパシタ65の間のノードN56に接続され、その他方電極が対向電極電位LCcomを受ける。
【0060】
N型TFT57〜60はそれぞれノードN56とノードN57〜N60との間に接続され、それらのゲートはそれぞれ信号線51〜54に接続される。キャパシタ66〜69は、それぞれノードN57〜N60と共通電位線12との間に接続される。N型TFT61〜64は、それぞれノードN56とN57,N57とN58,N58とN59,N59とN60の間に接続され、それらのゲートはともに信号線55に接続される。
【0061】
次に、図12に示した回路部の動作について説明する。まず、画像データ信号D0〜D5のうちの上位4ビットのデータ信号D0〜D3に応じたレベルの参照電位がデコーダ24によって選択され、選択された参照電位がソース線13に与えられる。また、ゲート線11が「H」レベルに立上げられ、N型TFT56が導通し、デコーダ24からソース線13に与えられた参照電位がN型TFT56を介してノードN56に与えられる。
【0062】
次いで、画像データ信号D0〜D5のうちの下位2ビットのデータ信号D4,D5に基づき、信号φ1〜φ4,φSが生成されて信号線51〜55に与えられる。データ信号D4,D5が11の場合は、図13に示すように、信号φ1〜φ4,φSが所定時間ずつ順次「H」レベルに立上げられる。信号φ1〜φ4が「H」レベルに立上げられると、それぞれノードN57〜N60が所定の電位に充電される。ゲート線11が「L」レベルに立上げられてN型TFT56が非導通にされた後、信号φSが「H」レベルに立上げられる。信号φSが「H」レベルに立上げられると、N型TFT61〜64が導通し、ノードN56〜N60が結合されてノードN56〜N60の電位が平均化される。
【0063】
データ信号D4,D5が00の場合は、5つのキャパシタ65〜69のうちの2つのキャパシタ65,66のみが充電された後にノードN56〜N60が結合されるので、ノードN56の電位は最も低くなる。データ信号D4,D5が01の場合は、5つのキャパシタ65〜69のうちの3つのキャパシタ65〜67が充電された後にノードN56〜N60が結合されるので、ノードN56の電位は2番目に低くなる。
【0064】
データ信号D4,D5が10の場合は、5つのキャパシタ65〜69のうちの4つのキャパシタ65〜68が充電された後にノードN56〜N60が結合されるので、ノードN56の電位は3番目に低くなる。データ信号D4,D5が11の場合は、5つのキャパシタ65〜69のすべてが充電された後にノードN56〜N60が結合されるので、ノードN56の電位は最も高くなる。
【0065】
液晶セル2は、ノードN56の電位と共通電位Vcomの電位差に応じたレベルの光透過率を示す。したがって、キャパシタ65〜69の容量値を適切な値に設定することにより、画像データ信号D0〜D5に応じて64階調の光透過率を得ることができる。
【0066】
この実施の形態4でも、実施の形態2と同じ効果が得られる。
なお、以上の実施の形態1〜4では、カラー液晶表示装置は透過型としたが、この発明は反射型あるいは半透過型でも有効であることは言うまでもない。反射型の場合は、液晶パネル1はその裏面に密着された反射板を含む。透過型の場合は液晶セル2の光透過率が変化し、反射型の場合は液晶セル2(反射板を含む)の光反射率が変化する。
【0067】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【0068】
【発明の効果】
以上のように、この発明に係る液晶表示装置では、その光透過率または光反射率がその電極間電圧に応じて変化する主液晶セルと、各々が主液晶セルよりも小さな表示面積を有し、各々の光透過率または光反射率がその電極間電圧に応じて変化する第1〜第mの副液晶セルと、それぞれ第1〜第mのデータ信号が予め定められた論理レベルを有することに応じて、それぞれ第1〜第mの副液晶セルの電極間に予め定められた電圧を与える第1〜第mの切換回路と、第m+1〜第nのデータ信号に従って複数の参照電圧のうちのいずれかの参照電圧を選択し、選択した参照電圧を主液晶セルの電極間に与える電圧選択回路とが設けられる。また、主液晶セルの表示面積を1とすると第mの副液晶セルの表示面積はP×2 m-n-1 であり、予め定められた電圧は、第1〜第mの副液晶セルの各々の光透過率または光反射率を最高値の1/Pの値にする電圧である。したがって、複数の参照電圧、副液晶セルの数および面積などを適切に選択することにより、デジタル信号に応答して階調表示を容易かつ安定に行なうことができる。
【0071】
また好ましくは、さらに、第1〜第mの切換回路および電圧選択回路によって主液晶セルおよび第1〜第mの副液晶セルの各々の電極間に電圧が与えられた後に、主液晶セルおよび第1〜第mの副液晶セルを並列接続する第m+1の切換回路が設けられる。この場合は、滑らかな良好な画像を得ることができる。
【図面の簡単な説明】
【図1】 この発明の実施の形態1による透過型カラー液晶表示装置の全体構成を示すブロック図である。
【図2】 図1に示した1つの液晶セルに関連する部分の構成を示す回路ブロック図である。
【図3】 実施の形態1の変更例を説明するための図である。
【図4】 実施の形態1の他の変更例を示す回路ブロック図である。
【図5】 この発明の実施の形態2による透過型カラー液晶表示装置の1つの液晶セルに関連する部分の構成を示す回路ブロック図である。
【図6】 図5に示した透過型カラー液晶表示装置の動作を示すタイムチャートである。
【図7】 この発明の実施の形態3による透過型カラー液晶表示装置の1つの液晶セルに関連する部分の構成を示す回路ブロック図である。
【図8】 図7に示した透過型カラー液晶表示装置の動作を示すタイムチャートである。
【図9】 図7に示した透過型カラー液晶表示装置の動作を示す他のタイムチャートである。
【図10】 図7に示した透過型カラー液晶表示装置の動作を示すさらに他のタイムチャートである。
【図11】 図7に示した透過型カラー液晶表示装置の動作を示すさらに他のタイムチャートである。
【図12】 この発明の実施の形態4による透過型カラー液晶表示装置の1つの液晶セルに関連する部分の構成を示す回路ブロック図である。
【図13】 図12に示した透過型カラー液晶表示装置の動作を示すタイムチャートである。
【図14】 従来の透過型液晶表示装置の1つの液晶セルに関連する部分の構成を示す回路ブロック図である。
【図15】 図14に示したD/Aコンバータの構成を示す回路図である。
【符号の説明】
1 液晶パネル、2,80 液晶セル、2a 主液晶セル、2b,2c 副液晶セル、3 画素、4 行ドライバ回路、5 列ドライバ回路、10 参照電位線、11 ゲート線、12,82 共通電位線、13,83 ソース線、14,15,81 データ線、16〜20,26,27,32,33,41〜45,56〜64,84 N型TFT、21〜23,34,46〜48,65〜69,85,94,95 キャパシタ、24,30 デコーダ、25 短絡信号線、31タイミング信号線、40 リセット信号線、51〜55 信号線、70 電位調整回路、86 D/Aコンバータ、90〜93 スイッチ。

Claims (2)

  1. 第1〜第n(ただし、nは2以上の整数である)のデータ信号に従って階調表示を行なう液晶表示装置であって、
    その光透過率または光反射率がその電極間電圧に応じて変化する主液晶セル、
    各々が前記主液晶セルよりも小さな表示面積を有し、各々の光透過率または光反射率がその電極間電圧に応じて変化する第1〜第m(ただし、mは1以上でnよりも小さな整数である)の副液晶セル、
    それぞれ第1〜第mのデータ信号が予め定められた論理レベルを有することに応じて、それぞれ前記第1〜第mの副液晶セルの電極間に予め定められた電圧を与える第1〜第mの切換回路、および
    第m+1〜第nのデータ信号に従って複数の参照電圧のうちのいずれかの参照電圧を選択し、選択した参照電圧を前記主液晶セルの電極間に与える電圧選択回路を備え
    前記主液晶セルの表示面積を1とすると前記第mの副液晶セルの表示面積はP×2 m-n-1 (ただし、Pは1以上の実数である)であり、
    前記予め定められた電圧は、前記第1〜第mの副液晶セルの各々の光透過率または光反射率を最高値の1/Pの値にする電圧である、液晶表示装置。
  2. さらに、前記第1〜第mの切換回路および前記電圧選択回路によって前記主液晶セルおよび前記第1〜第mの副液晶セルの各々の電極間に電圧が与えられた後に、前記主液晶セルおよび前記第1〜第mの副液晶セルを並列接続する第m+1の切換回路を備える、請求項1に記載の液晶表示装置。
JP2002201397A 2002-07-10 2002-07-10 液晶表示装置 Expired - Fee Related JP4014955B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002201397A JP4014955B2 (ja) 2002-07-10 2002-07-10 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002201397A JP4014955B2 (ja) 2002-07-10 2002-07-10 液晶表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007143692A Division JP4078386B2 (ja) 2007-05-30 2007-05-30 液晶表示装置

Publications (2)

Publication Number Publication Date
JP2004045623A JP2004045623A (ja) 2004-02-12
JP4014955B2 true JP4014955B2 (ja) 2007-11-28

Family

ID=31707948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002201397A Expired - Fee Related JP4014955B2 (ja) 2002-07-10 2002-07-10 液晶表示装置

Country Status (1)

Country Link
JP (1) JP4014955B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5193423B2 (ja) 2005-12-26 2013-05-08 株式会社ジャパンディスプレイイースト 表示装置
JP2008250118A (ja) * 2007-03-30 2008-10-16 Seiko Epson Corp 液晶装置、液晶装置の駆動回路、液晶装置の駆動方法および電子機器
JP5542297B2 (ja) 2007-05-17 2014-07-09 株式会社半導体エネルギー研究所 液晶表示装置、表示モジュール及び電子機器
JP4989309B2 (ja) 2007-05-18 2012-08-01 株式会社半導体エネルギー研究所 液晶表示装置
JP6379259B2 (ja) * 2017-06-30 2018-08-22 株式会社半導体エネルギー研究所 表示装置、及び電子機器
KR102645418B1 (ko) * 2018-08-30 2024-03-07 엘지디스플레이 주식회사 표시 장치
JP6895574B2 (ja) * 2019-07-25 2021-06-30 株式会社半導体エネルギー研究所 透過型の液晶表示装置
JP7308341B2 (ja) * 2021-12-03 2023-07-13 株式会社半導体エネルギー研究所 透過型液晶表示装置

Also Published As

Publication number Publication date
JP2004045623A (ja) 2004-02-12

Similar Documents

Publication Publication Date Title
KR100593765B1 (ko) 액정 표시 장치 및 그 구동 방법
US6498596B1 (en) Driving circuit for display device and liquid crystal display device
US7079127B2 (en) Reference voltage generation circuit, display driver circuit, display device, and method of generating reference voltage
KR100520861B1 (ko) 계조 표시용 기준 전압 발생 회로 및 그것을 이용한 액정표시 장치
US7339569B2 (en) Liquid crystal display, apparatus for driving a liquid crystal display, and method of generating gray voltages
US7330066B2 (en) Reference voltage generation circuit that generates gamma voltages for liquid crystal displays
US8330750B2 (en) Liquid crystal drive device and liquid crystal display device using the same
US6600472B1 (en) Liquid crystal display device
US20070188431A1 (en) Display device
JPH08227283A (ja) 液晶表示装置、その駆動方法及び表示システム
JP2008532084A (ja) アクティブマトリックスディスプレイ装置及びその駆動方法
KR100495934B1 (ko) 표시구동장치 및 그 구동제어방법
TWI497181B (zh) 顯示面板及其操作方法
JP4014955B2 (ja) 液晶表示装置
US20040263507A1 (en) Power-saving circuits and methods for driving active matrix display elements
JP3866788B2 (ja) データ・ライン駆動回路
US20060267896A1 (en) Active matrix displays and drive control methods
JP3318666B2 (ja) 液晶表示装置
JP4991127B2 (ja) 表示信号処理装置および液晶表示装置
JPH1062741A (ja) 表示装置
JP4078386B2 (ja) 液晶表示装置
US6518947B1 (en) LCD column driving apparatus and method
CN108461070B (zh) 薄膜晶体管lcd面板及实现该面板的自适应源极驱动的方法
KR101232172B1 (ko) 아날로그 버퍼 및 그의 구동방법과 그를 이용한 표시장치
JP2005181763A (ja) 液晶駆動装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070403

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070912

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110921

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110921

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120921

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130921

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees