JP2004213011A

JP2004213011A - 多重ドメイン液晶表示装置用薄膜トランジスタ表示板

Info

Publication number: JP2004213011A
Application number: JP2004000026A
Authority: JP
Inventors: Sung-Kyu Hong; 性奎洪; Young-Chol Yang; 英 ▲チョル▼ 梁; Joon-Lae Kim; 鍾来金; Kyong-Ju Shin; ▲キョン▼ 周申; Hee-Seob Kim; 熙燮金
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2003-01-03
Filing date: 2004-01-05
Publication date: 2004-07-29
Anticipated expiration: 2024-01-05
Also published as: JP2010044419A; JP5350191B2; US20060001604A1; US6936845B2; US7427972B2; KR20040062752A; US20040135147A1; KR100961941B1; JP4452513B2; TW200426479A; USRE44166E1; TWI354849B

Abstract

【課題】本発明は、製造工程が単純で、安定した多重ドメインを形成する液晶表示装置を提供することを目的とする。
【解決手段】ゲート線とデータ線が交差して定義する画素領域内に切開部を有する第１及び第２画素電極が形成されており、これら二つの画素電極の切開部と重複する方位制御電極が形成されている。方位制御電極はゲート線及びデータ線と連結されている薄膜トランジスタと連結されており、方位制御電極と第１画素電極との間で形成される静電容量より方位制御電極と第２画素電極の間で形成される静電容量の大きさが所定値大きくなるようにこれらの重畳面積を調節する。このようにすれば、ドメインの安定性が向上され、一つの画素領域内に互いに異なる電圧が印加される二つの画素電極を形成することで、側面視認性を向上させることができる。
【選択図】図１

Description

本発明は液晶表示装置に関し、特に広視野角を得るために画素領域を複数のドメインに分割した垂直配向液晶表示装置に関する。

液晶表示装置は、一般に共通電極とカラーフィルター等が形成されている上部表示板と、薄膜トランジスタと画素電極等が形成されている下部表示板との間に液晶物質を注入し、画素電極と共通電極に互いに異なる電位を印加して電界を形成し液晶分子の配列を変更させ、これにより光の透過率を調節して画像を表現する装置である。

ところが、液晶表示装置は視野角が狭いのが大きな短所である。このような短所を克服するために、視野角を広くするための様々な方案が模索されているが、その中でも液晶分子を上下表示板に対し垂直に配向し、画素電極とその対向電極である共通電極に一定の切開パターンを形成したり、突起を形成する方法が有力視されている。垂直配向に用いられる液晶物質は、負の誘電率異方性を示すＴＮ液晶物質が普通である。このため、電界を印加すると長軸が電界に対して直角の方向、つまり電極と平行に傾くが、この傾きの方位は電極周辺の電界、つまりフリンジフィールドの方位に従う。この現象を有効に使うには、実効的に細長い電界ドメインを使うことが望ましい。

切開パターンを形成する方法として、画素電極と共通電極に各々切開パターンを形成し、これらの切開パターンにより形成されるフリンジフィールドを利用して液晶分子が横になる方位を調節することで視野角を広くする方法がある。

突起を形成する方法は、上下基板上に形成されている画素電極と共通電極上に各々、電極面または誘電体の突起を形成することで、突起により歪曲される電場を利用して液晶分子の横になる方位を調節する方式である。

その他の方法として、下部基板上に形成されている画素電極には切開パターンを形成し、上部基板に形成されている共通電極上には突起を形成し、切開パターンと突起により形成されるフリンジフィールドを利用して液晶の横になる方位を調節することでドメインを形成する方式がある。

視野角を広くする様々な方法の中で、共通電極に切開パターンを形成する方法は、共通電極をパターニングするために別途のマスクが必要である。よって、色フィルター上にオーバーコート膜がない構造では、色フィルターの顔料が液晶物質に影響を及ぼすことになるため、色フィルター上にオーバーコート膜を形成する必要がある。そのため、パターニングされた電極の縁で激しい前傾、段差が生じる等の問題がある。また、突起を形成する方法でも、突起を形成するための別途の工程を必要としたり、既存の工程を変形しなければならないため液晶表示装置の製造方法が複雑になる問題がある。さらに、突起や切開部によって開口率が減少する。

本発明が目的とする技術的課題は、製造工程が単純で、安定した多重ドメインを形成する液晶表示装置を提供することにある。本発明の他の技術的課題は、安定した多重ドメインを形成するために切開部と方位制御電極及び結合電極の配置を最適化することである。

このような課題を解決するために本発明では、一つの画素領域に画素電極２個を分離して配置し、方位制御電極をこれら画素電極の切開部に配置させる。

具体的には絶縁基板、前記絶縁基板上に形成されている複数の第１配線、前記絶縁基板上に形成され、前記第１配線と絶縁されて交差している複数の第２配線、前記第１配線と前記第２配線が交差して定義する画素領域ごとに形成され、切開部によって複数の小部分に分割されている第１及び第２画素電極、前記第１配線と前記第２配線が交差して定義する画素領域ごとに形成され、前記第１及び第２画素電極の切開部の少なくとも一部と重複する部分を有する方位制御電極、前記方位制御電極と前記第１配線及び前記第２配線に３端子が各々連結されている方位制御電極用薄膜トランジスタを含む薄膜トランジスタ表示板を用意する。

この時、前記第１画素電極と前記第１配線及び前記第２配線に３端子が各々連結されている第１画素電極用薄膜トランジスタをさらに含むことができ、前記第１画素電極と前記第１配線及び前記第２配線に３端子が各々連結されている第２画素電極用薄膜トランジスタをさらに含むことができる。

ここで、前記第１画素電極用薄膜トランジスタは、次段の前記第１配線と次段の前記第２配線及び前記第１画素電極に連結されており、前記第２画素電極用薄膜トランジスタは前段の前記第１配線と次段の前記第２配線及び前記第１画素電極に連結されており、前記方位制御電極用薄膜トランジスタは前段の前記第１配線と前段の前記第２配線及び前記方位制御電極に連結できる。

また、前記第２配線と絶縁されて交差している第３配線をさらに含むことができる。この時、前記第１画素電極用薄膜トランジスタが次段の前記第１配線と次段の前記第２配線及び前記第１画素電極に連結されていて、前記第２画素電極用薄膜トランジスタが前段の前記第１配線と次段の前記第２配線及び前記第１画素電極に連結されていて、前記方位制御電極用薄膜トランジスタが前段の前記第１配線と前記第３配線及び前記方位制御電極に連結されいるか、或いは、前記第１画素電極用薄膜トランジスタは次段の前記第１配線と次段の前記第２配線及び前記第１画素電極に連結されていて、前記第２画素電極用薄膜トランジスタは前段の前記第１配線と前記第３配線及び前記第１画素電極に連結されていて、前記方位制御電極用薄膜トランジスタが前段の前記第１配線と前段の前記第２配線及び前記方位制御電極に連結されていることができる。

また、前記方位制御電極は前記第１画素電極の切開部とのみ重畳しているが、前記第１画素電極に連結され、前記第２画素電極の切開部と重複する結合電極をさらに含んだり、前記方位制御電極は前記第１画素電極の切開部及び前記第２画素電極の切開部と重複できる。

また、前記第２画素電極の切開部は、前記第２画素電極を上下に両分する横方向の切開部と横方向切開部を中心にして反転対称をなす第１斜線方向の切開部を有し、前記第１画素電極は前記横方向の切開部を中心にして反転対称をなす第２斜線方向切開部を有することができる。そして、前記第１及び第２画素電極は前記横方向切開部を中心にして反転対称をなすことができる。この時、前記第２配線と絶縁されて交差し、前記第１画素電極と前記第２画素電極との間に配置されている電極を有する第３配線をさらに含むことができる。

本発明では、方位制御電極を利用してドメインの安定性を向上させ、一つの画素領域内に互いに異なる電圧が印加される二つの画素電極を設けることで側面視認性を向上できる。

添付した図面を参照して本発明の実施例に対して本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は多様な形態で実現することができ、ここで説明する実施例に限定されない。

図面は、各種の層及び領域を明確に表現するために厚さを拡大して示している。明細書全体を通じて類似した部分については同一図面符号を付けている。層、膜、領域、板などの部分が他の部分の“上に”あるとする時、これは他の部分の“すぐ上に”ある場合に限らず、その中間に更に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上に”あるとする時は、中間に他の部分がないことを意味する。

以下、図面を参照して本発明の実施例による多重ドメイン液晶表示装置について説明する。図１は本発明の第１の実施例による液晶表示装置用薄膜トランジスタ表示板の配置図であり、図２と図３は各々図１のＩＩ-ＩＩ’線とＩＩＩ-ＩＩＩ’線に沿った断面図であり、図４は本発明の第１実施例による液晶表示装置回路図である。

本発明の第１の実施例による液晶表示装置は、薄膜トランジスタ表示板とこれと対向する色フィルター表示板及びこれらの間に注入されている液晶層で構成される。

薄膜トランジスタ表示板には、ゲート線１２１とデータ線１７１が交差して画素領域を定義しており、基準電位（Ｖｃｏｍ）が印加される維持電極線１３１ａ、１３１ｂが主にゲート線１２１と平行に形成されている。この時、ゲート線１２１を通じて走査信号が伝達され、データ線１７１を通じて画像信号が伝達され、維持電極線１３１ａ、１３１ｂには基準電位が印加される。

各画素領域には、ゲート線１２１に連結されているゲート電極１２３ｃ、データ線１７１に連結されているソース電極１７３ｃ及び方位制御電極１７８に連結されているドレーン電極１７５ｃを有する方位制御電極用薄膜トランジスタが一つずつ形成されている。

また、各画素領域には二つの画素電極１９０ａ、１９０ｂが形成され、方位制御電極１７８は二つの画素電極１９０ａ、１９０ｂと容量性結合をし、これらの間の静電容量はＣｄｃｅａとＣｄｃｅｂと表示する。両画素電極１９０ａ、１９０ｂは、色フィルター表示板の共通電極２７０との間に液晶蓄電器を形成し、その静電容量は各々ＣｌｃａとＣｌｃｂと表示する。また、方位制御電極１７８は維持電極線１３１ａ、１３１ｂとの間に維持蓄電器を形成し、その静電容量はＣｓｔと表示する。

画素電極１９０ａ、１９０ｂは浮遊し、方位制御電極１７８との容量性結合によるカップリング電圧が印加される。

本発明による液晶表示装置の画素電極１９０ａ、１９０ｂは、切開部１９２ａ、１９２ｂ、１９４ａ、１９４ｂ、１９５ａ、１９５ｂを有し、この切開部１９２ａ、１９２ｂ、１９４ａ、１９４ｂ、１９５ａ、１９５ｂを通じて方位制御電極１７８による電界が横に広がるように方位制御電極１７８と切開部１９２ａ、１９２ｂ、１９４ａ、１９４ｂ、１９５ａ、１９５ｂが重なっている。切開部１９２ａ、１９２ｂ、１９４ａ、１９４ｂ、１９５ａ、１９５ｂを通じて広がる方位制御電極１７８の電界によって液晶分子が電気的プレチルトを有する、つまり電解により液晶分子が傾きを有するようになる。そして、電気的プレチルトを有する液晶分子は、画素電極の電界が印加されると、乱れることなく電気的プレチルトにより定められた方位へ速やかに配向される。

ところが、方位制御電極の電界によって液晶分子が電気的プレチルトを有するためには、共通電極に対する方位制御電極の電位差（以下、方位制御電極電圧という。）が共通電極に対する画素電極の電位差（以下、画素電極電圧という。）に比べて一定値以上大きいことが必要である。本発明による液晶表示装置では、画素電極を浮遊状態にし、方位制御電極との容量性結合によるカップリング電圧が印加されるようにすることで前記のような条件を容易に満足させることができる。その理由について図４を参照して説明する。

方位制御電極電圧Ｖｄｃｅはドレーン電極電圧Ｖｄと同一であるので、電圧分配法則によって第１画素電極１９０ａの電圧Ｖａは、Ｖａ＝Ｖｄ×Ｃｄｃｅａ/（Ｃｄｃｅａ＋Ｃｌｃａ）であり、第２画素電極１９０ｂの電圧Ｖｂは、Ｖｂ＝Ｖｄ×Ｃｄｅｃｂ/（Ｃｄｅｃｂ＋Ｃｌｃｂ）である。従って、方位制御電極電圧（Ｖｄｅｃ＝Ｖｄ）が常に二つの画素電極電圧Ｖａ、Ｖｂより大きいことになる。

一方、一つの画素領域を二つに分けて両領域で少し差があるように電界が形成されれば、二つの領域の影響が互いに補償されて側面視認性が向上される。

この時、第１画素電極１９０ａの電圧Ｖａを第２画素電極１９０ｂの電圧Ｖｂより高く設定するのであれば、Ｃｄｃｅａ/（Ｃｄｃｅａ＋Ｃｌｃａ）＞Ｃｄｃｅｂ/（Ｃｄｃｅｂ＋Ｃｌｃｂ）を満足するようにＣｄｃｅａ、Ｃｌｃａ、Ｃｄｃｅｂ、Ｃｌｃｂを決めれば良い。これらの静電容量は、第１及び第２画素電極１９０ａ、１９０ｂと方位制御電極１７８が重畳する面積を変更することによって調節できる。

以下、本発明の第１実施例による液晶表示装置に対して、もう少し具体的に説明する。また、本発明の薄膜トランジスタ表示板に対しても、もう少し詳細に説明する。

絶縁基板１１０上にゲート線１２１が形成されており、ゲート線１２１と交差するようにデータ線１７１が形成されている。ゲート線１２１とデータ線１７１は互いに絶縁されており、これらが交差して形成する各画素領域にはゲート電極１２３ｃ、ソース電極１７３ｃ及びドレーン電極１７５ｃの３端子を有する方位制御用薄膜トランジスタが一つずつ形成されており、方位制御電極１７８と第１及び第２画素電極１９０ａ、１９０ｂが各々形成されている。

方位制御用薄膜トランジスタは、方位制御電極１７８に印加する信号電圧を切断・接続するためのものである。方位制御用薄膜トランジスタのゲート電極１２３ｃ、ソース電極１７３ｃ及びドレーン電極１７５ｃは、各々ゲート線１２１、データ線１７１及び方位制御電極１７８に連結されている。方位制御電極１７８は、液晶分子の電気的プレチルトを制御するための方位制御電圧の印加を受けて共通電極２７０との間に方位制御電界を形成する。ここで、方位制御電極１７８はデータ線１７１を形成する段階で、好ましくは同一導電層で、形成される。

第１及び第２画素電極１９０ａ、１９０ｂは、データ線１７１やゲート線１２１と連結されず浮遊しており、方位制御電極１７８と重なって容量性結合をしている。

次は、薄膜トランジスタ表示板に対して各層構造まで考慮して詳細に説明する。

絶縁基板１１０上に横方向にゲート線１２１が形成されており、ゲート電極１２３ｃがゲート線１２１に連結されている。ゲート線１２１の一端にはゲートパッド１２５が連結されている。また、絶縁基板１１０上には第１及び第２維持電極線１３１ａ、１３１ｂと第１乃至第４維持電極１３３ａ、１３３ｂ、１３４ａ、１３４ｂが形成されている。第１及び第２維持電極線１３１ａ、１３１ｂは、各画素領域では周辺部に沿って屈曲しているが、全体的には横方向（ゲート線方向）に延びている。そして、第１及び第２維持電極１３３ａ、１３３ｂは、各々第１及び第２維持電極線１３１ａ、１３１ｂから縦方向（データ線方向）に延びる途中で屈曲し斜線方向に延びている。第３及び第４維持電極１３４ａ、１３４ｂは、縦方向に延びる途中で屈曲し斜線方向に延びている。第１維持電極線１３１ａ、第１及び第３維持電極１３３ａ、１３４ａからなる第１維持配線と第２維持電極線１３１ａ、第２及び第４維持電極１３３ｂ、１３４ｂからなる第２維持配線は互いに反転対称をなしている。ゲート配線１２１、１２３ｃ、１２５及び維持電極配線１３１ａ、１３１ｂ、１３３ａ、１３３ｂ、１３４ｃ、１３４ｄは、アルミニウム又はその合金、クロム又はその合金、モリブデン又はその合金等で構成され、必要によって物理、化学的特性が優れたＣｒまたはＭｏ合金等からなる第１層と、抵抗が小さいＡｌまたはＡｇ合金等からなる第２層の二重層で形成することもできる。

ゲート配線１２１、１２３ｃ、１２５及び維持電極配線１３１ａ、１３１ｂ、１３３ａ、１３３ｂ、１３４ａ、１３４ｂは同一導電層で形成する事が望ましく、その上には、ゲート絶縁膜１４０が形成されている。

ゲート絶縁膜１４０上には、非晶質シリコンなどの半導体からなる半導体層１５１、１５４ｃが形成されている。半導体層１５１、１５４ｃは、薄膜トランジスタのチャンネルを形成するチャンネル部半導体層１５４ｃとデータ線１７１の下に位置するデータ線部半導体層１５１を含む。半導体層１５１、１５４ｃの上には、シリサイドまたはｎ型不純物が高濃度にドーピングされているｎ+水素化非晶質シリコンなどの物質で作製された抵抗性接触層１６１、１６３ｃ、１６５ｃが各々形成されている。

抵抗性接触層１６１、１６３ｃ、１６５ｃ及びゲート絶縁膜１４０上には、データ配線１７１、１７３ｃ、１７５ｃ、１７９が形成されている。データ配線１７１、１７３ｃ、１７５ｃ、１７９は縦方向に形成され、ゲート線１２１と交差して画素を定義するデータ線１７１、データ線１７１に連結されているソース電極１７３ｃ、ゲート電極１２３ｃの上でソース電極１７３ｃと対向しているドレーン電極１７５ｃ、外部回路との連結のために幅が拡張されているデータ線のデータパッド部１７９を含む。

また、ゲート線１２１とデータ線１７１が交差して形成する画素領域内には、方位制御電極１７８、１７８ａ、１７８ｂ、１７８ｃが形成されている。この時、方位制御電極１７８、１７８ａ、１７８ｂ、１７８ｃはドレーン電極１７５ｃと連結され、図１を図中右側から見ると下端が潰れたＶ字状外枠部１７８とＹ字状中央部１７８ａ、１７８ｂ、１７８ｃで構成される。

データ配線１７１、１７３ｃ、１７５ｃ、１７９及び方位制御電極１７８、１７８ａ、１７８ｂ、１７８ｃはアルミニウムやその合金、クロムやその合金、モリブデンやその合金などで構成され、必要によって物理、化学的特性が優れたＣｒまたはＭｏ合金などからなる第１層と、抵抗が小さいＡｌまたはＡｇ合金などからなる第２層の二重層で形成することもできる。データ配線１７１、１７３ｃ、１７５ｃ、１７９の上には、窒化ケイ素などの無機絶縁膜または有機絶縁膜からなる保護膜１８０が形成されている。

保護膜１８０上には、第１及び第２画素電極１９０ａ、１９０ｂが形成されている。第１画素電極１９０ａは二対の斜線方向切開部１９４ａ、１９４ｂと１９５ａ、１９５ｂとを有し、第２画素電極１９０ｂは一対の斜線方向切開部１９２ａ、１９２ｂを有する。斜線方向切開部１９２ａ、１９２ｂ、１９３ａ、１９３ｂ、１９４ａ、１９４ｂ、１９５ａ、１９５ｂは画素領域を上下に両分する線を中心にして反転対称をなしている。この時、切開部１９２ａ、１９２ｂ、１９４ａ、１９４ｂ、１９５ａ、１９５ｂは方位制御電極１７８、１７８ａ、１７８ｂ、１７８ｃと重畳する。

一方、第１及び第２画素電極１９０ａ、１９０ｂにおいても、画素領域を上下に二分する線を対称軸とする反転対称をなしている。

第１画素電極１９０ａと第２画素電極１９０ｂを分ける境界は、ゲート線１２１に対して４５°をなす部分１９３ａ、１９３ｂと垂直をなす部分がある。このうち４５°をなす二つの部分１９３ａ、１９３ｂが垂直をなす部分より長さが長い。また、４５°をなす二つの部分１９３ａ、１９３ｂは互いに垂直をなし、維持電極１３３ａ、１３３ｂと重畳する。

本実施例では、第２画素電極１９０ｂが上下に分離されているが、第２画素電極１９０ｂを二つに分ける横方向切開部１９１はゲート線１２１と平行に形成されている。上下に分離された二つの第２画素電極１９０ｂは、横方向切開部１９１に対して反転対称をなしているので、互いに分離されているが実質的に同一な電位を有する。

また、保護膜１８０上には、保護膜１８０とゲート絶縁膜１２１を貫通する接触孔１８３を通じてゲート線１２１の始端部（ゲートパッド）１２５と連結される接触補助部材９５と、保護膜１８０を貫通する接触孔１８４を通じてデータ線１７１の始端部（データパッド）１７９と連結される接触補助部材９７が形成されている。ここで、画素電極１９０ａ、１９０ｂと接触補助部材９５、９７はＩＺＯで形成されている。画素電極１９０ａ、１９０ｂ及び接触補助部材９５、９７はＩＴＯで形成することもできる。

以上、画素電極１９０ａ、１９０ｂは、画素領域を複数のドメインに分割するための切開部パターン１９１、１９２ａ、１９２ｂ、１９４ａ、１９４ｂ、１９５ａ、１９５ｂを有し、切開部１９１、１９２ａ、１９２ｂ、１９４ａ、１９４ｂ、１９５ａ、１９５ｂは方位制御電極１７８、１７８ａ、１７８ｂ、１７８ｃと重なっている。即ち、液晶表示装置を上から見たとき方位制御電極１７８、１７８ａ、１７８ｂ、１７８ｃが切開部１９１、１９２ａ、１９２ｂ、１９４ａ、１９４ｂ、１９５ａ、１９５ｂを通じて露出して見えるように方位制御電極１７８、１７８ａ、１７８ｂ、１７８ｃと切開部１９１、１９２ａ、１９２ｂ、１９４ａ、１９４ｂ、１９５ａ、１９５ｂを重畳配列する。

一方、方位制御電極１７８、１７８ａ、１７８ｂ、１７８ｃは、ゲート配線１２１、１２３ｃ、１２５と同じ層に形成することもできる。また、方位制御電極１７８、１７８ａ、１７８ｂ、１７８ｃ上部の保護膜１８０を除去し、トレンチを形成することもできる。

次は、色フィルター表示板について詳細に説明する。

ガラスなどの透明な絶縁物質からなる基板２１０の下面に光漏れを防止するためのブラックマトリックス２２０と赤、緑、青の色フィルター２３０及びＩＴＯまたはＩＺＯなどの透明な導電物質からなる共通電極２７０が形成されている。

液晶層３に含まれている液晶分子は、画素電極１９０ａ、１９０ｂと共通電極２７０との間に電界が印加されない状態でその方向子（普通は長軸の方向）が下部基板１１０と上部基板２１０に対して垂直をなすように配向され、負の誘電率異方性を有する。下部基板１１０と上部基板２１０は、画素電極１９０ａ、１９０ｂが色フィルター２３０と対応して正確に重なるように整列される。

このようにすれば、画素領域は切開部１９１、１９２ａ、１９２ｂ、１９４ａ、１９４ｂ、１９５ａ、１９５ｂ及び二つの画素電極１９０ａ、１９０ｂの境界１９３ａ、１９３ｂにより複数の小ドメインに分割される。また、方位制御電極１７８、１７８ａ、１７８ｂ、１７８ｃにより分割されたドメイン内で液晶の配向がさらに安定する。なお、第１画素電極１９０ａと第２画素電極１９０ｂに互いに異なる電位が印加されるようにすることで側面視認性を向上できる。

上記では、液晶分子が負の誘電率異方性を有し、基板１１０、２１０に対して垂直配向されている場合を例として挙げたが、正の誘電率異方性を有する液晶分子を基板１１０、２１０に対して水平配向して液晶層３を形成することもできる。

図１乃至３に示した薄膜トランジスタ表示板の構造は、５回の写真エッチング工程で製造しているが、第１実施例による薄膜トランジスタ表示板は４回の写真エッチング工程で製造することもできる。この場合には、データ配線と方位制御電極が非晶質シリコン層、抵抗性接触層及び金属層の３重層で形成され、これらの三つの層の平面パターンが実質的に同一なパターンになるという特徴がある。これは、一つの感光膜を用いて非晶質シリコン層、抵抗性接触層及び金属層をパターニングするためである。このような製造工程に関しては、液晶表示装置に対する通常の知識を有する者に一般に知られていることであるので具体的な説明は省略する。

上記のような液晶表示装置で、ドメインを分割する役割は画素電極の切開部が行い、方位制御電極と維持電極がドメインの安定性を強化する。従って、切開部と方位制御電極及び維持電極の配置によってドメイン分割の可否が決まることもあり、ドメインの安定性もこれらの配置によって大きく影響される。

図５は本発明の第２実施例による液晶表示装置用薄膜トランジスタ表示板の配置図である。第２の実施例による液晶表示装置用薄膜トランジスタ表示板は、図１では横方向切開部１９１によって、上下に分離されていた第２画素電極１９０ｂが中央の連結部Ｃにより一つに連結されることを除けば第１の実施例と同様である。

第１及び第２の実施例では、画素電極１９０ａ、１９０ｂを浮遊させたが、これとは異なって、薄膜トランジスタを通じて電位を印加することもできる。以下、その方法について説明する。

図６は本発明の第３の実施例による液晶表示装置用薄膜トランジスタ表示板の配置図であり、図７は図６のＶＩＩ-ＶＩＩ’線に沿った断面図であり、図８は本発明の第３の実施例による液晶表示装置の回路図である。

本発明の第３の実施例による液晶表示装置も、薄膜トランジスタ表示板、これと対向する色フィルター表示板及びこれらの間に注入されている液晶層で構成されており、薄膜トランジスタ表示板のゲート配線１２１、データ線１７１、維持電極線１３１などの基本配線構造に関しても第１の実施例とほぼ同様である。しかし、第３の実施例では、各画素領域ごとに３個の薄膜トランジスタＴ１、Ｔ２、Ｔ３が配置され、方位制御電極１７８が第１画素電極１９０ａとのみ容量性結合を行い、第１画素電極１９０ａと第２画素電極１９０ｂを容量性で結合する結合電極１７６が形成されることが第１の実施例と異なる点である。

第３実施例による液晶表示装置で、各画素領域には図８下端の次段ゲート線に連結されているゲート電極１２３ａ、図８中、右端の次段データ線に連結されているソース電極１７３ａｂ（Ｔ３と兼用）及び第１画素電極１９０ａに連結されているドレーン電極１７５ａを含む第１画素電極用薄膜トランジスタＴ１、前段のゲート線１２１に連結されているゲート電極１２３ｃ、図８中、左端の前段データ線１７１に連結されているソース電極１７３ｃ及び方位制御電極１７８に連結されているドレーン電極１７５ｃを有する方位制御電極用薄膜トランジスタＴ２、及び前段のゲート線１２１に連結されているゲート電極１２３ｂ、図８中、右端の次段のデータ線１７１に連結されているソース電極１７３ａｂ（前出）及び第１画素電極１９０ａに連結されているドレーン電極１７５ｂを有する第２画素電極用薄膜トランジスタＴ３がそれぞれ一つずつ形成されている。

方位制御電極１７８は第１画素電極１９０ａと容量性結合しており、画素領域には第１画素電極１９０ａと連結されている結合電極１７６が形成されており、結合電極１７６は、第２画素電極１９０ｂと重複し第１画素電極１９０ａと第２画素電極１９０ｂを容量性で結合する。

図８では、方位制御電極１７８と第１画素電極１９０ａとの間の静電容量をＣｄｃｅａ、第１画素電極１９０ａと第２画素電極１９０ｂとの間の静電容量をＣｄｃｅｂ、第１及び第２画素電極１９０ａ、１９０ｂと色フィルター表示板の共通電極２７０との間の液晶容量をそれぞれＣｌｃａ及びＣｌｃｂ、第１画素電極１９０ａと維持電極線１３１ａ、１３１ｂとの間の容量をＣｓｔ、方位制御電極１７８と共通電極２７０の間の静電容量をＣｄｃと表示する。

本発明による液晶表示装置の画素電極１９０ａ、１９０ｂは、切開部１９１、１９２ａ、１９２ｂ、１９４ａ、１９４ｂ、１９５ａ、１９５ｂを有し、この切開部１９１、１９２ａ、１９２ｂ、１９４ａ、１９４ｂ、１９５ａ、１９５ｂを通じて方位制御電極１７８及び結合電極１７６による電界が横に広がるように方位制御電極１７８及び結合電極１７６と切開部１９１、１９２ａ、１９２ｂ、１９４ａ、１９４ｂ、１９５ａ、１９５ｂが重なっている。切開部１９１、１９２ａ、１９２ｂ、１９４ａ、１９４ｂ、１９５ａ、１９５ｂを通じて広がる方位制御電極１７８及び結合電極１７６の電界によって液晶分子が電気的プレチルトを有するようになり、電気的プレチルトを有する液晶分子は、画素電極の電界が印加されると乱れることなく電気的プレチルトにより定められた方位に速かに配向される。

また、第１画素電極１９０ａと第２画素電極１９０ｂに互いに異なる電位が印加されるようにすることで側面視認性を向上させることができる。

このような構造の液晶表示装置に点（ドット）反転駆動を適用すれば、図８の上端部を通る前段ゲート線１２１（番号Ｎ-１）のオン信号によって、図示されている前段のトランジスタＴ２とＴ３が共にオンになり、方位制御電極１７８には正（＋）極性の階調電圧が充電され、第１画素電極１９０ａには負（−）極性の階調電圧が充電される。従って、方位制御電極１７８の初期電圧Ｖｄｃｅは、左右二つのデータ線から印加される正極性階調電圧と負極性階調電圧間の差となる。以後、図８の下端部を通る次段のゲート線（番号Ｎ）にオン信号が印加されて次段のＴ１がオンになるときは、Ｔ２及びＴ３は両方オフとなり方位制御電極１７８が浮遊状態に置かれることになるので、方位制御電極電圧は第１画素電極１９０ａに充電される電圧ＶａとＶｄｃｅ−Ｖａ分の差を維持しながら共に上昇する。

このように、第３の実施例による構造では、方位制御電極電圧が第１画素電極１９０ａの電圧より常にＶｄｃｅ−Ｖａの分高くなることで液晶配列の電気的プレチルト角が確保される。

ここで、図８を参照してＶｄｃｅを求めれば次の通りである。次の数式を求めるにおいてゲート電極とドレーン電極との間の寄生容量は考慮していない。
Ｖｄｃｅ＝Ｖｄ１＋[−Ｃ３×Ｖｄ１＋（Ｃ２＋Ｃ３）Ｖｄ２＋Ｃ２×Ｖｄ３]/（Ｃ２＋Ｃ３）
Ｃ１＝Ｃｌｃａ＋Ｃｓｔ＋（Ｃｄｃｅｂ×Ｃｌｃｂ）/（Ｃｄｃｅｂ＋Ｃｌｃｂ）
Ｃ２＝Ｃｄｃｅａ
Ｃ３＝Ｃｄｃ
ここで、各トランジスタＴ１、Ｔ２、Ｔ３に印加される電圧は、それぞれＶｄ１、Ｖｄ２及び−Ｖｄ３である。

一方、第１画素電極１９０ａの電圧をＶａとし、第２画素電極１９０ｂの電圧をＶｂとすれば、図８で電圧分配法則により、Ｖｂ＝Ｖａ×Ｃｄｃｅｂ/（Ｃｄｃｅｂ＋Ｃｌｃｂ）となる。ここで、Ｃｄｃｅｂ/（Ｃｄｃｅｂ＋Ｃｌｃｂ）は常に１より小さいのでＶａがＶｂより常に、パターン設計で定まる一定比率高い電圧を有するようになる。

このように、一つの画素領域内で異なる電圧の二つの画素電極を配置することにより、二つの画素電極が互いに補償し側面視認性を向上させる。

図９及び図１０は、各々本発明の第４及び第５の実施例による液晶表示装置の回路図である。第４実施例は、図９のように、方位制御電極用薄膜トランジスタＴ２のソース電極が接地されていることが第３の実施例と異なる。ソース電極を接地させることはソース電極を維持電極線に連結することで可能となる。このためには、保護膜とゲート絶縁膜を貫通して、維持電極線を露出する接触孔と保護膜を貫通してソース電極を露出する接触孔を通じて両者を連結するソース電極連結部を保護膜上に形成することが必要である。

ここで、図９を参照してＶｄｃｅを求めれば次の通りである。次の数式を求めるにおいて、ゲート電極とドレーン電極との間の寄生容量は考慮していない。
Ｖｄｃｅ＝Ｖｄ１＋[−Ｃ３×Ｖｄ１＋Ｃ２×Ｖｄ３]/（Ｃ２＋Ｃ３）
Ｃ１＝Ｃｌｃａ＋Ｃｓｔ＋（Ｃｄｃｅｂ×Ｃｌｃｂ）/（Ｃｄｃｅｂ＋Ｃｌｃｂ）
Ｃ２＝Ｃｄｃｅａ
Ｃ３＝Ｃｄｃ
第５の実施例は、図１０のように、第２画素電極用薄膜トランジスタＴ３のソース電極が接地されていることが第３の実施例と異なる。ソース電極を接地させることは、ソース電極を維持電極線に連結することで可能となる。このためには、保護膜とゲート絶縁膜を貫通して、維持電極線を露出する接触孔と保護膜を貫通してソース電極を露出する接触孔を通じて両者を連結するソース電極連結部を保護膜上に形成することが必要である。

ここで、図１０を参照してＶｄｃｅを求めれば次の通りである。次の数式を求めるにおいてゲート電極とドレーン電極との間の寄生容量は考慮していない。
Ｖｄｃｅ＝Ｖｄ１＋[−Ｃ３×Ｖｄ１＋（Ｃ２＋Ｃ３）×Ｖｄ２）]/（Ｃ２＋Ｃ３）
Ｃ１＝Ｃｌｃａ＋Ｃｓｔ＋（Ｃｄｃｅｂ×Ｃｌｃｂ）/（Ｃｄｃｅｂ＋Ｃｌｃｂ）
Ｃ２＝Ｃｄｃｅａ
Ｃ３＝Ｃｄｃ
図１１は本発明の第６の実施例による液晶表示装置用薄膜トランジスタ表示板の配置図であり、図１２は本発明の第６の実施例による液晶表示装置回路図である。

第６の実施例による液晶表示装置用薄膜トランジスタ表示板は、第２画素電極用薄膜トランジスタが省略されたことが第３の実施例と異なる。

ここで、図１２を参照してＶｄｃｅを求めると次の通りである。次の数式を求めるにおいてゲート電極とドレーン電極間の寄生容量は考慮していない。
Ｖｄｃｅ＝（Ｃ１＋Ｃ３）[（２−Ｃ３/Ｃ２）Ｖｄ１＋Ｖｄ２]/２Ｃ２＋Ｃ１
Ｃ１＝Ｃｌｃａ＋Ｃｓｔ＋（Ｃｄｃｅｂ×Ｃｌｃｂ）/（Ｃｄｃｅｂ＋Ｃｌｃｂ）
Ｃ２＝Ｃｄｃｅａ
Ｃ３＝Ｃｄｃ
第３乃至第６の実施例による液晶表示装置では、結合電極１７６を利用して第１画素電極１９０ａと第２画素電極１９０ｂを容量性で結合する。しかし、方位制御電極１７８を利用して第１画素電極１９０ａと第２画素電極１９０ｂを容量性で結合することもできる。以下、その方法について説明する。

図１３は本発明の第７の実施例による液晶表示装置用薄膜トランジスタ表示板の配置図であり、図１４は本発明の第７の実施例による液晶表示装置回路図である。

本発明の第７の実施例による液晶表示装置も、薄膜トランジスタ表示板、これと対向する色フィルター表示板及びこれらの間に注入されている液晶層で構成される。薄膜トランジスタ表示板のゲート配線１２１、データ線１７１、維持電極線１３１などの基本配線構造及び３個の薄膜トランジスタＴ１、Ｔ２、Ｔ３も第３の実施例とほぼ同様である。

しかし、第７の実施例では結合電極が省略され、方位制御電極１７８、１７８ａ、１７８ｂが第１画素電極１９０ａは勿論、第２画素電極１９０ｂとも容量性で結合することが第３の実施例と異なる。

図１４では、方位制御電極１７８、１７８ａ、１７８ｂと第１画素電極１９０ａとの間の静電容量をＣｄｃｅａ、方位制御電極１７８、１７８ａ、１７８ｂと第２画素電極１９０ｂとの間の静電容量をＣｄｃｅｂ、第１及び第２画素電極１９０ａ、１９０ｂと色フィルター表示板の共通電極２７０との間の液晶容量をそれぞれＣｌｃａ及びＣｌｃｂ、第１画素電極１９０ａと維持電極線１３１ａ、１３１ｂとの間の容量をＣｓｔ、方位制御電極１７８、１７８ａ、１７８ｂと共通電極２７０との間の静電容量をＣｄｃと表示する。

第７の実施例による液晶表示装置の画素電極１９０ａ、１９０ｂも切開部１９１、１９２ａ、１９２ｂ、１９４ａ、１９４ｂ、１９５ａ、１９５ｂを有し、この切開部１９１、１９２ａ、１９２ｂ、１９４ａ、１９４ｂ、１９５ａ、１９５ｂを通じて方位制御電極１７８、１７８ａ、１７８ｂによる電界が横に広がれるように方位制御電極１７８、１７８ａ、１７８ｂと切開部１９１、１９２ａ、１９２ｂ、１９４ａ、１９４ｂ、１９５ａ、１９５ｂが重なっている。切開部１９１、１９２ａ、１９２ｂ、１９４ａ、１９４ｂ、１９５ａ、１９５ｂを通じて広がる方位制御電極１７８、１７８ａ、１７８ｂの電界によって液晶分子が電気的プレチルトを有するようになり、電気的プレチルトを有する液晶分子は画素電極の電界が印加されると乱れることなく電気的プレチルトにより定められた方位に速やかに配向される。

また、第１画素電極１９０ａと第２画素電極１９０ｂに互いに異なる電位が印加されるようにすることで側面視認性を向上できる。

このような構造の液晶表示装置に点反転駆動を適用すれば、前段ゲート線（番号Ｎ-１）のオン信号によりＴ２とＴ３が共にオンとなり、方位制御電極１７８、１７８ａ、１７８ｂに正（＋）極性の階調電圧が充電され、第１画素電極１９０ａには負（−）極性の階調電圧が充電される。従って、方位制御電極１７８の初期電圧Ｖｄｃｅは、左右二つのデータ線から印加される正極性階調電圧と負極性階調電圧間の差異となる。以後、次段のゲート線（番号Ｎ）にオン信号が印加されＴ１がオンになる時は、Ｔ２及びＴ３は両方オフとなり方位制御電極１７８が浮遊状態に置かれるようになるので、方位制御電極電圧は、第１画素電極Ｖａ画素電極に充電される電圧とＶｄｃｅ−Ｖａ分の差を維持しながら共に上昇する。

このように、第７の実施例による構造では、方位制御電極電圧が第１画素電極１９０ａの電圧より常にＶｄｃｅ−Ｖａ分高くなることで、液晶配列の電気的プレチルト角が確保される。

ここで、図１４を参照してＶｄｃｅを求めれば次の通りである。次の数式を求めるにおいて、ゲート電極とドレーン電極間の寄生容量は考慮していない。
Ｖｄｃｅ＝Ｖｄ１＋[−Ｃ３×Ｖｄ１＋（Ｃ２＋Ｃ３）Ｖｄ２＋Ｃ２×Ｖｄ３]/（Ｃ２＋Ｃ３）
Ｃ１＝Ｃｌｃａ＋Ｃｓｔ
Ｃ２＝Ｃｄｃｅａ
Ｃ３＝Ｃｄｃ＋（Ｃｄｃｅｂ×Ｃｌｃｂ）/（Ｃｄｃｅｂ＋Ｃｌｃｂ）
一方、方位制御電極１７８、１７８ａ、１７８ｂの電圧をＶｄｃｅ、第２画素電極１９０ｂの電圧をＶｂとすれば、図１４で、電圧分配法則によりＶｂ＝Ｖｄｃｅ×Ｃｄｃｅｂ/（Ｃｄｃｅｂ＋Ｃｌｃｂ）となる。このように、一つの画素領域内に異なる電圧の二つの画素電極を配置することで、二つの画素電極が互いに補償し側面視認性を向上させる。

図１５及び図１６は各々本発明の第８及び第９の実施例による液晶表示装置回路図である。

第８の実施例は、図１５のように、方位制御電極用薄膜トランジスタＴ２のソース電極が接地されていることが第７の実施例と異なる。ソース電極を接地させることは、ソース電極を維持電極線に連結することで可能となる。このためには、保護膜とゲート絶縁膜を貫通して維持電極線を露出する接触孔と保護膜を貫通してソース電極を露出する接触孔を通じて両者を連結するソース電極連結部を保護膜上に形成することが必要である。

ここで、図１５を参照してＶｄｃｅを求めれば次の通りである。次の数式を求めるにおいてゲート電極とドレーン電極間の寄生容量は考慮していない。
Ｖｄｃｅ＝Ｖｄ１＋[−Ｃ３×Ｖｄ１＋Ｃ２×Ｖｄ３]/（Ｃ２＋Ｃ３）
Ｃ１＝Ｃｌｃａ＋Ｃｓｔ
Ｃ２＝Ｃｄｃｅａ
Ｃ３＝Ｃｄｃ＋（Ｃｄｃｅｂ×Ｃｌｃｂ）/（Ｃｄｃｅｂ＋Ｃｌｃｂ）
第９の実施例は、図１６のように、第２画素電極用薄膜トランジスタＴ３のソース電極が接地されていることが第７の実施例と異なる。ソース電極を接地させることは、ソース電極を維持電極線に連結することで可能となる。このためには、保護膜とゲート絶縁膜を貫通して維持電極線を露出する接触孔と保護膜を貫通してソース電極を露出する接触孔を通じて両者を連結するソース電極連結部を保護膜上に形成することが必要である。

ここで、図１６を参照してＶｄｃｅを求めれば次の通りである。次の数式を求めるにおいてゲート電極とドレーン電極間の寄生容量は考慮していない。
Ｖｄｃｅ＝Ｖｄ１＋[−Ｃ３×Ｖｄ１＋（Ｃ２＋Ｃ３）Ｖｄ２）]/（Ｃ２＋Ｃ３）
Ｃ１＝Ｃｌｃａ＋Ｃｓｔ
Ｃ２＝Ｃｄｃｅａ
Ｃ３＝Ｃｄｃ＋（Ｃｄｃｅｂ×Ｃｌｃｂ）/（Ｃｄｃｅｂ＋Ｃｌｃｂ）
図１７は本発明の第１０の実施例による液晶表示装置用薄膜トランジスタ表示板の配置図であり、図１８は本発明の第１０の実施例による液晶表示装置回路図である。第１０の実施例による液晶表示装置用薄膜トランジスタ表示板は、第２画素電極用薄膜トランジスタが省略されたことが第７の実施例と異なり、それ以外の構造は同様である。

ここで、図１８を参照してＶｄｃｅを求めれば次の通りである。次の数式を求めるにおいてゲート電極とドレーン電極間の寄生容量は考慮していない。
Ｖｄｃｅ＝（Ｃ１＋Ｃ３）[（２−Ｃ３/Ｃ２）Ｖｄ１＋Ｖｄ２]/（２Ｃ２＋Ｃ１）
Ｃ１＝Ｃｌｃａ＋Ｃｓｔ
Ｃ２＝Ｃｄｃｅａ
Ｃ３＝Ｃｄｃ＋（Ｃｄｃｅｂ×Ｃｌｃｂ）/（Ｃｄｃｅｂ＋Ｃｌｃｂ）
以上、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲で定義している本発明の基本概念を利用した当業者の多様な変形及び改良形態も本発明の権利範囲に属するものである。

本発明の第１の実施例による液晶表示装置用薄膜トランジスタ表示板の配置図である。図１のＩＩ-ＩＩ’線に沿った断面図である。図１のＩＩＩ-ＩＩＩ’線に沿った断面図である。本発明の第１の実施例による液晶表示装置回路図である。本発明の第２の実施例による液晶表示装置用薄膜トランジスタ表示板の配置図である。本発明の第３の実施例による液晶表示装置用薄膜トランジスタ表示板の配置図である。図６のＶＩＩ-ＶＩＩ’線に沿った断面図である。本発明の第３実施例による液晶表示装置回路図である。本発明の第４実施例による液晶表示装置回路図である。本発明の第５実施例による液晶表示装置回路図である。本発明の第６の実施例による液晶表示装置用薄膜トランジスタ表示板の配置図である。本発明の第６の実施例による液晶表示装置回路図である。本発明の第７の実施例による液晶表示装置用薄膜トランジスタ表示板の配置図である。本発明の第７実施例による液晶表示装置回路図である。本発明の第８実施例による液晶表示装置回路図である。本発明の第９実施例による液晶表示装置回路図である。本発明の第１０の実施例による液晶表示装置用薄膜トランジスタ表示板の配置図である。本発明の第１０の実施例による液晶表示装置の回路図である。

符号の説明

３液晶層
１１０、２１０基板
１２１ゲート線
１２３ｃゲート電極
１４０ゲート絶縁膜
１５１、１５４ｃ半導体層
１７１データ線
１７３ｃソース電極
１７５ｃドレーン電極
１７６結合電極
１７８方位制御電極
１８０保護膜
１９０ａ、１９０ｂ画素電極
１９１、１９２ａ、１９２ｂ、１９４ａ、１９４ｂ、１９５ａ、１９５ｂ切開部
２３０色フィルター
２７０共通電極

Claims

絶縁基板、
前記絶縁基板上に形成されている第１配線、
前記絶縁基板上に形成され、前記第１配線と絶縁されて交差している第２配線、
前記第１配線と前記第２配線が交差して定義する画素領域ごとに形成されており、切開部によって複数の小部分に分割されている第１及び第２画素電極、
前記第１配線と前記第２配線が交差して定義される画素領域ごとに形成され、前記第１及び第２画素電極の切開部のうち少なくとも一部と重畳する部分を有する方位制御電極と、
前記方位制御電極、前記第１配線及び前記第２配線に３端子が各々連結されている方位制御電極用薄膜トランジスタ、を含む薄膜トランジスタ表示板。
前記第１画素電極、前記第１配線及び前記第２配線に３端子が各々連結されている第１画素電極用薄膜トランジスタをさらに含む請求項１に記載の薄膜トランジスタ表示板。
前記第２画素電極、前記第１配線及び前記第２配線に３端子が各々連結されている第２画素電極用薄膜トランジスタをさらに含む請求項２に記載の薄膜トランジスタ表示板。
前記第１画素電極用薄膜トランジスタは、次段の前記第１配線、次段の前記第２配線及び前記第１画素電極と連結されており、
前記第２画素電極用薄膜トランジスタは、前段の前記第１配線、次段の前記第２配線及び前記第１画素電極と連結されており、
前記方位制御電極用薄膜トランジスタは、前段の前記第１配線、前段の前記第２配線及び前記方位制御電極と連結されている請求項３に記載の薄膜トランジスタ表示板。
前記第２配線と絶縁されて交差している第３配線をさらに含む請求項３に記載の薄膜トランジスタ表示板。
前記第１画素電極用薄膜トランジスタは、次段の前記第１配線、次段の前記第２配線及び前記第１画素電極と連結されており、
前記第２画素電極用薄膜トランジスタは、前段の前記第１配線、次段の前記第２配線及び前記第１画素電極と連結されており、
前記方位制御電極用薄膜トランジスタは、前段の前記第１配線、前記第３配線及び前記方位制御電極と連結されている請求項５に記載の薄膜トランジスタ表示板。
前記第１画素電極用薄膜トランジスタは、次段の前記第１配線、次段の前記第２配線及び前記第１画素電極と連結されており、
前記第２画素電極用薄膜トランジスタは、前段の前記第１配線、前記第３配線及び前記第１画素電極と連結されており、
前記方位制御電極用薄膜トランジスタは、前段の前記第１配線、前段の前記第２配線及び前記方位制御電極と連結されている請求項５に記載の薄膜トランジスタ表示板。
前記方位制御電極は前記第１画素電極の切開部とのみ重畳しており、前記第１画素電極に連結され、前記第２画素電極の切開部と重複する結合電極をさらに含む請求項１に記載の薄膜トランジスタ表示板。
前記方位制御電極は、前記第１画素電極の切開部及び前記第２画素電極の切開部と重畳している請求項１に記載の薄膜トランジスタ表示板。
前記第２画素電極の切開部は、前記第２画素電極を上下に両分する横方向切開部と横方向切開部を中心にして反転対称をなす第１斜線方向切開部を有し、前記第１画素電極は、前記横方向切開部を中心にして反転対称をなす第２斜線方向切開部を有する請求項１に記載の薄膜トランジスタ表示板。
前記第１及び第２画素電極は、前記横方位切開部を中心にして反転対称をなす請求項１０に記載の薄膜トランジスタ表示板。
前記第２配線と絶縁されて交差しており、前記第１画素電極と前記第２画素電極との間に配置されている電極を有する第３配線をさらに含む請求項１０に記載の薄膜トランジスタ表示板。