KR101764549B1 - 어레이 기판 및 액정 디스플레이 패널 - Google Patents

어레이 기판 및 액정 디스플레이 패널 Download PDF

Info

Publication number
KR101764549B1
KR101764549B1 KR1020167004366A KR20167004366A KR101764549B1 KR 101764549 B1 KR101764549 B1 KR 101764549B1 KR 1020167004366 A KR1020167004366 A KR 1020167004366A KR 20167004366 A KR20167004366 A KR 20167004366A KR 101764549 B1 KR101764549 B1 KR 101764549B1
Authority
KR
South Korea
Prior art keywords
switch
pixel electrode
scan line
pixel
control
Prior art date
Application number
KR1020167004366A
Other languages
English (en)
Other versions
KR20160032243A (ko
Inventor
쇼후이 요우
청흥 천
Original Assignee
센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 filed Critical 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Publication of KR20160032243A publication Critical patent/KR20160032243A/ko
Application granted granted Critical
Publication of KR101764549B1 publication Critical patent/KR101764549B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • G09G3/003—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background to produce spatial visual effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G09G2300/0447—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations for multi-domain technique to improve the viewing angle in a liquid crystal display, such as multi-vertical alignment [MVA]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 어레이 기판 및 액정 디스플레이 패널을 제공하며, 상기 어레이 기판 중, 각각의 화소유닛(14)은 제 1 화소전극(M1), 제 2 화소전극(M2) 및 제 3 화소전극(M3)을 포함하고, 제 2 화소전극(M2)에 작용하는 제어회로(16)를 더 포함하여, 제어회로(16)를 통해 제 2 화소전극(M2)의 전압을 변경시키고, 또한 제 3 화소전극(M3)은 제 3 스위치(T3)를 통해 제 2 화소전극(M2)과 연결되어, 2D 디스플레이 모드에서 3개의 화소전극이 모두 2D 화면에 대응되는 이미지를 디스플레이하는 상태에 놓이도록 하고, 3D 디스플레이 모드에서, 제 3 화소전극(M3)이 블랙 화면에 대응되는 이미지를 디스플레이하는 상태에 놓이도록 하며, 제 1 화소전극(M1)과 제 2 화소전극(M2)은 3D 화면에 대응되는 이미지를 디스플레이하는 상태에 놓도록 한다. 상기 방식을 통하여, 2D와 3D 디스플레이 모드에서의 색상 왜곡을 개선할 수 있다.

Description

어레이 기판 및 액정 디스플레이 패널{ARRAY SUBSTRATE AND LIQUID CRYSTAL DISPLAY PANEL}
본 발명은 디스플레이 기술 분야에 관한 것으로서, 특히 어레이 기판 및 액정 디스플레이 패널에 관한 것이다.
VA(Vertical Alignment, 수직 정렬)형 액정 디스플레이 패널은 응답 속도가 빠르고, 대비도가 높다는 등의 장점을 구비하여, 현재 액정 디스플레이 패널의 주류 발전 방향이다. 그러나, 상이한 시야각에서, 액정 분자의 배열 방향이 동일하지 않아 액정 분자의 유효 굴절률 역시 달라지고, 따라서 투사되는 광강도의 변화를 야기할 수 있으며, 구체적으로는 경사각에서 투광 능력이 저하되는 것으로 나타나고, 경사각 방향과 정면 시야각 방향에서 표현되는 색상이 불일치하여 색차가 발생하며, 따라서 대시야각에서 관찰되는 색상이 왜곡될 수 있다. 대시야각에서의 색상 왜곡을 개선하기 위하여, 화소 설계에 있어서, 하나의 화소를 메인 화소 영역과 서브 화소 영역으로 구분하고, 각각의 화소 영역을 4개의 domain(도메인, 액정분자의 방향자가 기본적으로 동일한 미소 영역을 가리킴)으로 구분하며, 따라서 각각의 화소는 8개의 domain으로 구분되며, 메인 화소 영역과 서브 화소 영역의 전압을 각기 다르게 제어함으로써 2개의 화소 영역 중의 액정분자 배열이 달라지게 하고, 나아가 대시야각에서의 색상 왜곡을 개선하여 LCS(Low Color Shift, 낮은 색상 변이)의 효과를 얻는다.
또한, 액정 디스플레이 기술이 발전함에 따라, 대부분의 액정 디스플레이는 이미 2D와 3D 디스플레이 기능을 겸용하고 있다. 3D FPR(Film-type Patterned Retarder, 편광식) 입체 디스플레이 기술에서, 이웃한 두 행의 화소는 각각 관람자의 좌안과 우안에 대응되어 각각 좌안에 대응되는 좌안 이미지와 우안에 대응되는 우안 이미지를 생성하며, 관람자의 좌, 우안은 각각 상응하는 좌안 이미지와 우안 이미지를 수신한 후, 대뇌를 통해 좌, 우안 이미지를 합성함으로써, 관람자가 입체 디스플레이 효과를 느낄 수 있게 된다. 좌안 이미지와 우안 이미지는 크로스토크가 발생하기 쉬워, 관람자에게 중첩된 영상이 보여져 관람 효과에 영향을 줄 수 있다. 양안의 이미지 신호에 크로스토크가 발생하는 것을 방지하기 위하여, 통상적으로는 이웃한 두 화소 사이에 별도의 차광 영역 BM(Black Matrix, 블랙 매트릭스)을 추가하여 차폐하는 방식을 통해 크로스토크 신호의 발생을 차단함으로써 양안의 신호 크로스토크를 저하시킨다. 그러나 이러한 방식은 2D 디스플레이 모드에서 개구율이 대폭 저하되어 2D 디스플레이 모드에서의 디스플레이 휘도를 저하시킬 수 있다.
상기 LCS 설계에서, 하나의 화소를 메인 화소 영역과 서브 화소 영역으로 구분하는 기술방안은 2D 디스플레이 모드에서의 개구율과 3D 디스플레이 모드에서의 양안 신호 크로스토크 문제를 동시에 해결할 수 있다. 즉 2D 디스플레이 모드에서 메인 화소 영역과 서브 화소 영역이 모두 정상적으로 2D 이미지를 디스플레이하도록 제어하고, 3D 디스플레이 모드에서 메인 화소 영역이 양안의 신호 크로스토크를 저하시키기 위한 BM과 등가이도록 블랙 화면을 디스플레이하여, 서브 화소 영역이 3D 이미지를 정상적으로 디스플레이하도록 한다. 그러나 3D 디스플레이 모드에서, 메인 화소 영역이 블랙 화면을 디스플레이하므로, 즉 3D 디스플레이 모드에서는 하나의 서브 화소 영역만 정상적으로 3D 이미지를 디스플레이하게 되어 LCS 효과를 얻을 수 없으며, 대시야각에서 여전히 색상 왜곡이 관찰될 수 있다.
본 발명이 주로 해결하고자 하는 기술문제는 2D 와 3D 디스플레이 모드에서의 대시야각에서의 색상 차이를 감소시킬 수 있는 동시에, 2D 디스플레이 모드에서의 개구율을 향상시키고 3D 디스플레이 모드에서의 양안 신호의 크로스토크를 저하시킬 수 있는 어레이 기판 및 액정 디스플레이 패널을 제공하고자 하는데 있다.
상기 기술문제를 해결하기 위하여, 본 발명이 채택한 일 기술방안은 다음과 같다.
어레이 기판을 제공하여, 이는 다수의 행별로 배열되는 제 1 스캔라인, 다수의 행별로 배열되는 제 2 스캔라인, 다수의 데이터라인, 다수의 행별로 배열되는 화소유닛 및 공통전압을 입력하기 위한 공통전극을 포함하고, 각각의 화소 유닛은 하나의 제 1 스캔라인, 하나의 제 2 스캔라인 및 하나의 데이터 라인에 대응된다. 각각의 화소유닛은 제 1 화소전극, 제 2 화소전극, 제 3 화소전극, 제 1 스위치, 제 2 스위치 및 제 3 스위치를 포함하고, 각각의 화소유닛은 제어회로를 더 포함하여, 제 1 화소전극은 제 1 스위치를 통해 본 화소 유닛에 대응되는 제 1 스캔라인과 데이터라인에 연결되고, 제 2 화소전극은 제 2 스위치를 통해 본 화소유닛에 대응되는 제 1 스캔라인과 제 1 스위치에 연결되며, 제 3 화소전극은 제 3 스위치를 통해 본 화소유닛에 대응되는 제 2 스캔라인과 제 2 화소전극에 연결되고, 제어회로는 각각 본 화소유닛에 대응되는 제 1 스캔라인과 제 2 화소전극에 연결되며, 제어회로는 제 1 스캔라인이 스캔신호를 입력 시 제 2 화소전극에 작용하여 제2 화소전극의 전압을 변경시키고, 제2 화소전극과 공통전극 사이의 전압차가 0이 아니도록 제어한다. 2D 디스플레이 모드에서, 제 1 스캔라인은 스캔신호를 입력하여 제 1 스위치와 제 2 스위치의 도통을 제어하고, 제 1 화소전극은 제 1 스위치를 통해 데이터라인으로부터의 데이터신호를 수신하여 2D 화면에 대응되는 이미지를 디스플레이하는 상태에 놓이며, 제 2 화소전극은 순차적으로 제 1 스위치와 제 2 스위치를 통해 데이터라인으로부터의 데이터신호를 수신하여 2D 화면에 대응되는 이미지를 디스플레이하는 상태에 놓이고, 제어회로는 제 2 화소전극에 작용하여 제 2 화소전극의 전압을 1차로 변경시키고, 이어서 제 1 스캔라인이 제 1 스위치와 제 2 스위치의 차단을 제어하며, 제 2 스캔라인은 스캔신호를 입력하여 제 3 스위치의 도통을 제어함으로써 제 2 화소전극과 제 3 화소전극을 전기적으로 연결하고, 제 3 화소전극은 제 2 화소전극으로부터의 데이터 신호를 수신하여 2D 화면에 대응되는 이미지를 디스플레이하는 상태에 놓임으로써, 1차 변경된 후의 제 2 화소전극의 전압을 제 3 화소전극을 통해 2차로 변경시키며, 제 3 스위치는 도통되는 시간 내에 제 2 화소전극과 제 3 화소전극 사이의 전압차가 0이 아니도록 제어하여 제 1 화소전극, 제 2 화소전극과 제 3 화소전극 둘씩 사이의 전압차가 모두 0이 아니게 하며, 그 중, 일행의 화소유닛에 대응되는 제 1 스캔라인을 스캔함과 동시에, 일행의 화소유닛과 이웃하면서 최근에 스캔된 이전 행의 화소유닛에 대응되는 제 2 스캔라인에 대해 스캔을 수행한다. 3D 디스플레이 모드에서, 제 2 스캔라인은 제 3 스위치의 차단을 제어하고, 제 1 스캔라인은 스캔신호를 입력하여 제 1 스위치와 제 2 스위치의 도통을 제어하며, 제 1 화소전극은 제 1 스위치를 통해 데이터라인으로부터의 데이터신호를 수신하여 3D 화면에 대응되는 이미지를 디스플레이하는 상태에 놓이고, 제 2 화소전극은 순차적으로 제 1 스위치와 제 2 스위치를 통해 데이터라인으로부터의 데이터신호를 수신하여 3D 화면에 대응되는 이미지를 디스플레이하는 상태에 놓이며, 제어회로는 제 2 화소전극에 작용하여 제 2 화소전극의 전압을 변경시킴으로써, 제 1 화소전극과 제 2 화소전극 사이의 전압차가 0이 아니도록 하고, 제 3 화소전극은 제 3 스위치의 차단 작용에 의해 블랙 화면에 대응되는 이미지를 디스플레이하는 상태에 놓인다.
그 중, 제어회로는 제 4 스위치와 전하공유 커패시터를 포함하고, 제 4 스위치는 제어단, 제 1 단과 제 2 단을 포함하며, 제 4 스위치의 제어단은 본 화소유닛에 대응되는 제 1 스캔라인에 연결되고, 제 4 스위치의 제 1 단은 본 화소유닛에 대응되는 제 2 화소전극에 연결되며, 제 4 스위치의 제 2 단은 전하공유 커패시터의 일단에 연결되고, 전하공유 커패시터는 공통전극에 연결되어, 제 1 스캔라인이 스캔신호를 입력 시 제 4 스위치가 도통되어 제 2 화소전극과 전하공유 커패시터를 전기적으로 연결하고, 제 2 화소전극의 전압은 전하공유 커패시터를 통해 1차로 변경되며, 제 4 스위치는 도통되는 시간 내에 제 2 화소전극과 공통전극 사이의 전압차가 0이 아니도록 제어한다.
그 중, 제 4 스위치는 박막 트랜지스터이며, 제 4 스위치의 제어단은 박막트랜지스터의 게이트에 대응되고, 제 4 스위치의 제 1 단은 박막 트랜지스터의 소스에 대응되며, 제 4 스위치의 제 2 단은 박막 트랜지스터의 드레인에 대응되고, 박막 트랜지스터의 폭 길이비는 제 1 설정값보다 작음으로써 도통되는 시간 내에 제2 화소전극과 공통전극 사이의 전압차가 0이 아니도록 제어한다.
그 중, 어레이 기판은 어레이 기판 외주 영역에 위치하는 스위치유닛과 단락라인을 더 포함한다. 스위치유닛은 다수의 제어 스위치(controlled switch)를 포함하고, 제어 스위치는 제어단, 입력단 및 출력단을 포함하며, 각각의 제어 스위치의 입력단은 일행의 화소유닛에 대응되는 제 1 스캔라인과 연결되고, 출력단은 일행의 화소유닛과 이웃한 이전 행의 화소유닛에 대응되는 제 2 스캔라인에 연결되며, 모든 제어 스위치의 제어단은 단락라인과 연결된다. 2D 디스플레이 모드에서, 단락라인은 제어신호를 입력하여 모든 제어 스위치의 도통을 제어하고, 일행의 화소유닛에 대응되는 제 1 스캔라인이 스캔신호를 입력 시, 스캔신호는 제어 스위치를 통해 제어 스위치의 출력단과 연결되는 제 2 스캔라인에 동시에 입력되어 상응하는 제 3 스위치의 도통을 제어하며, 3D 디스플레이 모드에서, 단락라인은 제어신호를 입력하여 모든 제어 스위치의 차단을 제어함으로써, 모든 제 3 스위치의 차단을 제어한다.
상기 기술문제를 해결하기 위하여, 본 발명이 채택한 또 다른 일 기술방안은 다음과 같다.
어레이 기판을 제공하여, 이는 다수의 제 1 스캔라인, 다수의 제 2 스캔라인, 다수의 데이터라인, 다수의 화소유닛 및 공통전압을 입력하기 위한 공통전극을 포함하고, 각각의 화소 유닛은 하나의 제 1 스캔라인, 하나의 제 2 스캔라인 및 하나의 데이터 라인에 대응된다. 각각의 화소유닛은 제 1 화소전극, 제 2 화소전극, 제 3 화소전극, 제 1 스위치, 제 2 스위치 및 제 3 스위치를 포함하고, 각각의 화소유닛은 제어회로를 더 포함하여, 제 1 화소전극은 제 1 스위치를 통해 본 화소 유닛에 대응되는 제 1 스캔라인과 데이터라인에 연결되고, 제 2 화소전극은 제 2 스위치를 통해 본 화소유닛에 대응되는 제 1 스캔라인과 제 1 스위치에 연결되며, 제 3 화소전극은 제 3 스위치를 통해 본 화소유닛에 대응되는 제 2 스캔라인과 제 2 화소전극에 연결되고, 제어회로는 각각 본 화소유닛에 대응되는 제 1 스캔라인 및 제 2 화소전극에 연결되며, 제어회로는 제 1 스캔라인이 스캔신호를 입력 시 제 2 화소전극에 작용하여 제2 화소전극의 전압을 변경시키고, 제2 화소전극과 공통전극 사이의 전압차가 0이 아니도록 제어한다. 2D 디스플레이 모드에서, 제 1 스캔라인은 스캔신호를 입력하여 제 1 스위치와 제 2 스위치의 도통을 제어하며, 제 1 화소전극은 제 1 스위치를 통해 데이터라인으로부터의 데이터신호를 수신하여 2D 화면에 대응되는 이미지를 디스플레이하는 상태에 놓이고, 제 2 화소전극은 순차적으로 제 1 스위치와 제 2 스위치를 통해 데이터라인으로부터의 데이터신호를 수신하여 2D 화면에 대응되는 이미지를 디스플레이하는 상태에 놓이며, 제어회로는 제 2 화소전극에 작용하여 제 2 화소전극의 전압을 1차로 변경시키고, 이어서 제 1 스캔라인이 제 1 스위치와 제 2 스위치의 차단을 제어하며, 제 2 스캔라인은 스캔신호를 입력하여 제 3 스위치의 도통을 제어함으로써 제 2 화소전극과 제 3 화소전극을 전기적으로 연결하고, 제 3 화소전극은 제 2 화소전극으로부터의 데이터 신호를 수신하여 2D 화면에 대응되는 이미지를 디스플레이하는 상태에 놓임으로써, 1차 변경된 후의 제 2 화소전극의 전압을 제 3 화소전극을 통해 2차로 변경시켜, 제 1 화소전극, 제 2 화소전극과 제 3 화소전극 중의 적어도 2개 사이의 전압차가 0이 아니도록 한다. 3D 디스플레이 모드에서, 제 2 스캔라인은 제 3 스위치의 차단을 제어하고, 제 1 스캔라인은 스캔신호를 입력하여 제 1 스위치와 제 2 스위치의 도통을 제어하며, 제 1 화소전극은 제 1 스위치를 통해 데이터라인으로부터의 데이터신호를 수신하여 3D 화면에 대응되는 이미지를 디스플레이하는 상태에 놓이고, 제 2 화소전극은 순차적으로 제 1 스위치와 제 2 스위치를 통해 데이터라인으로부터의 데이터신호를 수신하여 3D 화면에 대응되는 이미지를 디스플레이하는 상태에 놓이며, 제어회로는 제 2 화소전극에 작용하여 제 2 화소전극의 전압을 변경시킴으로써, 제 1 화소전극과 제 2 화소전극 사이의 전압차가 0이 아니도록 하고, 제 3 화소전극은 제 3 스위치의 차단 작용에 의해 블랙 화면에 대응되는 이미지를 디스플레이하는 상태에 놓인다.
그 중, 제어회로는 제 4 스위치와 전하공유 커패시터를 포함하고, 제 4 스위치는 제어단, 제 1 단과 제 2 단을 포함하며, 제 4 스위치의 제어단은 본 화소유닛에 대응되는 제 1 스캔라인에 연결되고, 제 4 스위치의 제 1 단은 본 화소유닛에 대응되는 제 2 화소전극에 연결되며, 제 4 스위치의 제 2 단은 전하공유 커패시터의 일단에 연결되고, 전하공유 커패시터는 공통전극에 연결되어, 제 1 스캔라인이 스캔신호를 입력 시 제 4 스위치가 도통되어 제 2 화소전극과 전하공유 커패시터를 전기적으로 연결하고, 제 2 화소전극의 전압은 전하공유 커패시터를 통해 1차로 변경되며, 제 4 스위치는 도통되는 시간 내에 제 2 화소전극과 공통전극 사이의 전압차가 0이 아니도록 제어한다.
그 중, 제 4 스위치는 박막 트랜지스터이며, 제 4 스위치의 제어단은 박막트랜지스터의 게이트에 대응되고, 제 4 스위치의 제 1 단은 박막 트랜지스터의 소스에 대응되며, 제 4 스위치의 제 2 단은 박막 트랜지스터의 드레인에 대응되고, 박막 트랜지스터의 폭 길이비는 제 1 설정값보다 작음으로써 도통되는 시간 내에 제2 화소전극과 공통전극 사이의 전압차가 0이 아니도록 제어한다.
그 중, 다수의 화소유닛은 행별로 배열되고, 다수의 제 1 스캔라인과 제2 스캔라인 역시 행별로 배열되며, 2D 디스플레이 모드에서, 일행의 화소유닛에 대응되는 제 1 스캔라인을 스캔함과 동시에, 일행의 화소유닛과 이웃하면서 최근에 스캔된 이전 행의 화소유닛에 대응되는 제 2 스캔라인에 대해 스캔을 수행한다.
그 중, 어레이 기판은 어레이 기판 외주 영역에 위치하는 스위치유닛과 단락라인을 더 포함한다. 스위치유닛은 다수의 제어 스위치를 포함하고, 제어 스위치는 제어단, 입력단 및 출력단을 포함하며, 각각의 제어 스위치의 입력단은 일행의 화소유닛에 대응되는 제 1 스캔라인과 연결되고, 출력단은 일행의 화소유닛과 이웃한 이전 행의 화소유닛에 대응되는 제 2 스캔라인에 연결되며, 모든 제어 스위치의 제어단은 단락라인과 연결된다. 2D 디스플레이 모드에서, 단락라인은 제어신호를 입력하여 모든 제어 스위치의 도통을 제어하고, 일행의 화소유닛에 대응되는 제 1 스캔라인이 스캔신호를 입력 시, 스캔신호는 제어 스위치를 통해 제어 스위치의 출력단과 연결되는 제 2 스캔라인에 동시에 입력되어 상응하는 제 3 스위치의 도통을 제어하고, 3D 디스플레이 모드에서, 단락라인은 제어신호를 입력하여 모든 제어 스위치의 차단을 제어함으로써, 모든 제 3 스위치의 차단을 제어한다.
그 중, 제 3 화소전극이 소재하는 영역의 면적은 제 1 화소전극과 제 2 화소전극이 소재하는 영역의 면적보다 작다.
그 중, 제 2 스캔라인이 스캔신호를 입력하여 제 3 스위치의 도통을 제어 시, 제 3 스위치는 도통되는 시간 내에 제 2 화소전극과 제 3 화소전극 사이의 전압차가 0이 아니도록 제어함으로써, 제 1 화소전극, 제 2 화소전극 및 제 3 화소전극 둘씩 사이의 전압차가 모두 0이 아니도록 한다.
그 중, 제 3 스위치는 박막 트랜지스터로서, 박막 트랜지스터의 게이트는 제 2 스캔라인과 연결되고, 박막 트랜지스터의 소스는 제 2 화소전극과 연결되며, 박막 트랜지스터의 드레인은 제 3 화소전극과 연결되고, 박막 트랜지스터의 폭 길이비는 제 2 설정값보다 작음으로써, 도통되는 시간 내에 제 2 화소전극과 제 3 화소전극 사이의 전압차가 0이 아니도록 제어한다.
상기 기술문제를 해결하기 위하여, 본 발명이 채택한 또 하나의 기술방안은 다음과 같다.
액정 디스플레이 패널을 제공하여, 이는 어레이 기판, 컬러 필터 기판 및 어레이 기판 사이에 위치하는 액정층을 포함하며, 어레이 기판은 다수의 제 1 스캔라인, 다수의 제 2 스캔라인, 다수의 데이터라인, 다수의 화소유닛 및 공통전압을 입력하기 위한 공통전극을 포함하고, 각각의 화소 유닛은 하나의 제 1 스캔라인, 하나의 제 2 스캔라인 및 하나의 데이터 라인에 대응된다. 각각의 화소유닛은 제 1 화소전극, 제 2 화소전극, 제 3 화소전극, 제 1 스위치, 제 2 스위치 및 제 3 스위치를 포함하고, 각각의 화소유닛은 제어회로를 더 포함하여, 제 1 화소전극은 제 1 스위치를 통해 본 화소 유닛에 대응되는 제 1 스캔라인과 데이터라인에 연결되고, 제 2 화소전극은 제 2 스위치를 통해 본 화소유닛에 대응되는 제 1 스캔라인과 제 1 스위치에 연결되며, 제 3 화소전극은 제 3 스위치를 통해 본 화소유닛에 대응되는 제 2 스캔라인과 제 2 화소전극에 연결되고, 제어회로는 각각 본 화소유닛에 대응되는 제 1 스캔라인과 제 2 화소전극에 연결되며, 제어회로는 제 1 스캔라인이 스캔신호를 입력 시 제 2 화소전극에 작용하여 제2 화소전극의 전압을 변경시키고, 제2 화소전극과 공통전극 사이의 전압차가 0이 아니도록 제어한다. 2D 디스플레이 모드에서, 제 1 스캔라인은 스캔신호를 입력하여 제 1 스위치와 제 2 스위치의 도통을 제어하며, 제 1 화소전극은 제 1 스위치를 통해 데이터라인으로부터의 데이터신호를 수신하여 2D 화면에 대응되는 이미지를 디스플레이하는 상태에 놓이고, 제 2 화소전극은 순차적으로 제 1 스위치와 제 2 스위치를 통해 데이터라인으로부터의 데이터신호를 수신하여 2D 화면에 대응되는 이미지를 디스플레이하는 상태에 놓이며, 제어회로는 제 2 화소전극에 작용하여 제 2 화소전극의 전압을 1차로 변경시키고, 이어서 제 1 스캔라인이 제 1 스위치와 제 2 스위치의 차단을 제어하며, 제 2 스캔라인은 스캔신호를 입력하여 제 3 스위치의 도통을 제어함으로써 제 2 화소전극과 제 3 화소전극을 전기적으로 연결하고, 제 3 화소전극은 제 2 화소전극으로부터의 데이터 신호를 수신하여 2D 화면에 대응되는 이미지를 디스플레이하는 상태에 놓임으로써, 1차 변경된 후의 제 2 화소전극의 전압을 제 3 화소전극을 통해 2차로 변경시켜, 제 1 화소전극, 제 2 화소전극과 제 3 화소전극 중의 적어도 2개 사이의 전압차가 0이 아니도록 한다. 3D 디스플레이 모드에서, 제 2 스캔라인은 제 3 스위치의 차단을 제어하고, 제 1 스캔라인은 스캔신호를 입력하여 제 1 스위치와 제 2 스위치의 도통을 제어하며, 제 1 화소전극은 제 1 스위치를 통해 데이터라인으로부터의 데이터신호를 수신하여 3D 화면에 대응되는 이미지를 디스플레이하는 상태에 놓이고, 제 2 화소전극은 순차적으로 제 1 스위치와 제 2 스위치를 통해 데이터라인으로부터의 데이터신호를 수신하여 3D 화면에 대응되는 이미지를 디스플레이하는 상태에 놓이며, 제어회로는 제 2 화소전극에 작용하여 제 2 화소전극의 전압을 변경시킴으로써, 제 1 화소전극과 제 2 화소전극 사이의 전압차가 0이 아니도록 하고, 제 3 화소전극은 제 3 스위치의 차단 작용에 의해 블랙 화면에 대응되는 이미지를 디스플레이하는 상태에 놓인다.
그 중, 제어회로는 제 4 스위치와 전하공유 커패시터를 포함하고, 제 4 스위치는 제어단, 제 1 단과 제 2 단을 포함하며, 제 4 스위치의 제어단은 본 화소유닛에 대응되는 제 1 스캔라인에 연결되고, 제 4 스위치의 제 1 단은 본 화소유닛에 대응되는 제 2 화소전극에 연결되며, 제 4 스위치의 제 2 단은 전하공유 커패시터의 일단에 연결되고, 전하공유 커패시터는 공통전극에 연결되어, 제 1 스캔라인이 스캔신호를 입력 시 제 4 스위치가 도통되어 제 2 화소전극과 전하공유 커패시터를 전기적으로 연결하고, 제 2 화소전극의 전압은 전하공유 커패시터를 통해 1차로 변경되며, 제 4 스위치는 도통되는 시간 내에 제 2 화소전극과 공통전극 사이의 전압차가 0이 아니도록 제어한다.
그 중, 제 4 스위치는 박막 트랜지스터이며, 제 4 스위치의 제어단은 박막트랜지스터의 게이트에 대응되고, 제 4 스위치의 제 1 단은 박막 트랜지스터의 소스에 대응되며, 제 4 스위치의 제 2 단은 박막 트랜지스터의 드레인에 대응되고, 박막 트랜지스터의 폭 길이비는 제 1 설정값보다 작음으로써 도통되는 시간 내에 제 2 화소전극과 공통전극 사이의 전압차가 0이 아니도록 제어한다.
그 중, 다수의 화소유닛은 행별로 배열되고, 다수의 제 1 스캔라인과 제2 스캔라인 역시 행별로 배열되며, 2D 디스플레이 모드에서, 일행의 화소유닛에 대응되는 제 1 스캔라인을 스캔함과 동시에, 일행의 화소유닛과 이웃하면서 최근에 스캔된 이전 행의 화소유닛에 대응되는 제 2 스캔라인에 대해 스캔을 수행한다.
그 중, 어레이 기판은 어레이 기판 외주 영역에 위치하는 스위치유닛과 단락라인을 더 포함한다. 스위치유닛은 다수의 제어 스위치를 포함하고, 제어 스위치는 제어단, 입력단 및 출력단을 포함하며, 각각의 제어 스위치의 입력단은 일행의 화소유닛에 대응되는 제 1 스캔라인과 연결되고, 출력단은 일행의 화소유닛과 이웃한 이전 행의 화소유닛에 대응되는 제 2 스캔라인에 연결되며, 모든 제어 스위치의 제어단은 단락라인과 연결된다. 2D 디스플레이 모드에서, 단락라인은 제어신호를 입력하여 모든 제어 스위치의 도통을 제어하고, 일행의 화소유닛에 대응되는 제 1 스캔라인이 스캔신호를 입력하면, 스캔신호는 제어 스위치를 통해 제어 스위치의 출력단과 연결되는 제 2 스캔라인에 동시에 입력되어 상응하는 제 3 스위치의 도통을 제어하고, 3D 디스플레이 모드에서, 단락라인은 제어신호를 입력하여 모든 제어 스위치의 차단을 제어함으로써, 모든 제 3 스위치의 차단을 제어한다.
그 중, 제 3 화소전극이 소재하는 영역의 면적은 제 1 화소전극과 제 2 화소전극이 소재하는 영역의 면적보다 작다.
그 중, 제 2 스캔라인이 스캔신호를 입력하여 제 3 스위치의 도통을 제어 시, 제 3 스위치는 도통되는 시간 내에 제 2 화소전극과 제 3 화소전극 사이의 전압차가 0이 아니도록 제어함으로써, 제 1 화소전극, 제 2 화소전극 및 제 3 화소전극 둘씩 사이의 전압차가 모두 0이 아니도록 한다.
그 중, 제 3 스위치는 박막 트랜지스터로서, 박막 트랜지스터의 게이트는 제 2 스캔라인과 연결되고, 박막 트랜지스터의 소스는 제 2 화소전극과 연결되며, 박막 트랜지스터의 드레인은 제 3 화소전극과 연결되고, 박막 트랜지스터의 폭 길이비는 제 2 설정값보다 작음으로써, 도통되는 시간 내에 제 2 화소전극과 제 3 화소전극 사이의 전압차가 0이 아니도록 제어한다.
종래 기술과 달리, 본 발명의 어레이 기판 중, 각각의 화소유닛은 제 1 화소전극, 제 2 화소전극 및 제 3 화소전극을 포함하고, 제어회로는 제 2 화소전극에 작용하며, 제 3 화소전극은 제 3 스위치를 통해 제 2 화소전극과 연결된다. 2D 디스플레이 모드에서 제 1 스캔라인이 스캔신호를 입력하면, 제 1 화소전극이 제 1 스위치를 통해 데이터라인으로부터의 데이터신호를 수신하고, 제 2 화소전극은 순차적으로 제 1 스위치와 제 2 스위치를 통해 데이터라인으로부터의 데이터신호를 수신하여, 2D 화면에 대응되는 이미지를 디스플레이하는 상태에 놓이며, 제어회로는 제 2 화소전극에 작용하여 제 2 화소전극의 전압을 1차로 변경시킴으로써, 제 1 화소전극과 제 2 화소전극의 전압을 다르게 하여 대시야각에서의 색상 차이를 감소시킬 수 있으며, 또한 제 1 스캔라인이 스캔신호의 입력을 중지한 후, 제 3 스위치를 도통시켜 제 2 화소전극과 제 3 화소전극을 전기적으로 연결시키고, 제 3 화소전극은 제 2 화소전극으로부터의 데이터신호를 수신하여 2D 화면에 대응되는 이미지를 디스플레이하는 상태에 놓임으로써, 2D 디스플레이 모드에서 제 1 내지 제 3 화소전극이 모두 2D 화면에 대응되는 이미지를 디스플레이하는 상태에 놓이게 되어 개구율을 향상시킬 수 있으며, 이외에 제2 화소전극의 전압을 제 3 화소전극을 통해 2차로 변경시켜 3개의 화소전극 중의 적어도 2개의 전압이 달라지게 하는 동시에 제 2 화소전극과 제 1 화소전극 사이의 전압 차이를 증가시킴으로써, 대시야각에서의 색상 차이를 더욱 감소시키고, 색상 왜곡을 감소시킬 수 있다. 3D 디스플레이 모드에서, 제 1 화소전극은 제 1 스위치를 통해 데이터라인으로부터의 데이터신호를 수신하고, 제 2 화소전극은 순차적으로 제 1 스위치와 제 2 스위치를 통해 데이터라인으로부터의 데이터신호를 수신하여 3D 화면에 대응되는 이미지를 디스플레이하는 상태에 놓이며, 제어회로는 제 2 화소전극에 작용하여 제2 화소전극의 전압을 변경시킴으로써, 제 1 화소전극과 제 2 화소전극의 전압이 달라지게 되어 대시야각에서의 색상 차이를 감소시킬 수 있으며, 또한 3D 디스플레이 모드에서 제 3 화소전극이 블랙 화면에 대응되는 이미지를 디스플레이하는 상태에 놓이도록 제어하여 양안의 신호 크로스토크를 저하시킬 수 있다.
도 1은 본 발명의 어레이 기판의 일 실시예의 구조도이다.
도 2는 도 1 중 하나의 화소유닛의 구조도이다.
도 3은 도 1 중 화소유닛의 구조 등가 회로도이다.
도 4는 도 1 중 화소유닛의 제 3 화소전극이 3D 디스플레이 모드에서 나타내는 디스플레이 효과도이다.
도 5는 본 발명의 어레이 기판의 또 다른 일 실시예 중, 화소유닛의 구조 등가 회로도이다.
도 6은 본 발명의 액정 디스플레이 패널의 일 실시예의 구조도이다.
이하 실시예와 도면을 결합하여 본 발명에 대해 상세히 설명한다.
도 1을 참조하면, 본 발명의 어레이 기판의 일 실시예 중, 어레이 기판은 다수의 제 1 스캔라인(11), 다수의 제 2 스캔라인(12), 다수의 데이터라인(13), 다수의 화소유닛(14) 및 공통전압을 입력하기 위한 공통전극(15)을 포함한다. 다수의 화소유닛(14)은 어레이 배열을 나타내며, 각각의 화소유닛(14)은 하나의 제 1 스캔라인(11), 하나의 제 2 스캔라인(12) 및 하나의 데이터라인(13)과 연결된다.
그 중, 도 2와 도 3을 결합해보면, 각각의 화소유닛(14)은 제 1 화소전극(M1), 제 2 화소전극(M2), 제 3 화소전극(M3), 및 각각 제 1 화소전극(M1), 제 2 화소전극(M2) 및 제 3 화소전극(M3)에 작용하는 제 1 스위치(T1), 제 2 스위치(T2)와 제 3 스위치(T3)를 포함한다. 각각의 스위치는 모두 제어단, 입력단 및 출력단을 포함한다. 그 중, 제 1 스위치(T1)의 제어단과 제 2 스위치(T2)의 제어단은 본 화소유닛(14)에 대응되는 제 1 스캔라인(11)과 전기적으로 연결되고, 제 1 스위치(T1)의 입력단은 본 화소유닛(14)에 대응되는 데이터라인(13)과 전기적으로 연결되며, 제 1 스위치(T1)의 출력단은 제 1 화소전극(M1)과 전기적으로 연결되고, 제 2 스위치(T2)의 입력단은 제 1 화소전극(M1)과 전기적으로 연결된다. 다시 말해 제 2 스위치(T2)의 입력단은 제 1 스위치(T1)의 출력단과 전기적으로 연결되고, 제 2 스위치(T2)의 출력단은 제 2 화소전극(M2)과 전기적으로 연결된다. 제 3 스위치(T3)의 제어단은 본 화소유닛(14)에 대응되는 제 2 스캔라인(12)과 전기적으로 연결되고, 제 3 스위치(T3)의 입력단은 제 2 화소전극(M2)과 전기적으로 연결되며, 제 3 스위치(T3)의 출력단은 제 3 화소전극(M3)과 전기적으로 연결된다.
본 실시예의 제 1 스위치(T1), 제 2 스위치(T2) 및 제 3 스위치(T3)는 모두 박막 트랜지스터이며, 그중 3개의 스위치(T1, T2, T3)의 제어단은 박막 트랜지스터의 게이트에 대응되고, 입력단은 박막 트랜지스터의 소스에 대응되며, 출력단은 박막 트랜지스터의 드레인에 대응된다. 물론, 기타 실시예 중, 3개의 스위치는 트라이오드, 달링턴 트랜지스터 등 스위치 소자일 수 있다.
각각의 화소유닛(14)은 제어회로(16)를 더 포함하며, 제어회로(16)는 각각 본 화소유닛(14)에 대응하는 제 1 스캔라인(11) 및 제 2 화소전극(M2)과 연결되어, 제 1 스캔라인(11)이 스캔신호를 입력 시, 제어회로(16)는 제 2 화소전극(M2)에 작용하여 제 2 화소전극(M2)의 전압을 변경시키며, 제 2 화소전극(M2)과 공통전극(15) 사이의 전압차가 0이 아니도록 제어한다. 구체적으로, 본 실시예의 제어회로(16)는 제 4 스위치(T4)와 전하공유 커패시터(Ca)를 포함한다. 제 4 스위치(T4)는 제어단, 입력단 및 출력단을 포함한다. 그 중, 제 4 스위치(T4)의 제어단은 제 1 스캔라인(11)과 전기적으로 연결되고, 제 4 스위치(T4)의 제 1 단은 제 2 화소전극(M2)과 전기적으로 연결되며, 제 4 스위치(T4)의 제 2 단은 전하공유 커패시터(Ca)의 일단과 연결되고, 전하공유 커패시터(Ca)의 타단은 공통전극(15)과 전기적으로 연결된다. 그 중, 제 4 스위치(T4)는 박막트랜지스터이며, 제 4 스위치(T4)의 제어단은 박막 트랜지스터의 게이트에 대응되고, 제 4 스위치(T4)의 제 1 단은 박막 트랜지스터의 소스에 대응되며, 제 4 스위치(T4)의 제 2 단은 박막 트랜지스터의 드레인에 대응된다. 제 1 스캔라인(11)이 스캔신호를 입력 시 제 4 스위치(T4)가 도통되어 제 2 화소전극(M2)과 전하공유 커패시터(Ca)를 전기적으로 연결시킴으로써, 제2 화소전극(M2)이 전하공유 커패시터(ca)와의 사이의 전하공유를 통해 그 전압을 변경시키며, 또한 제 4 스위치(T4)는 도통되는 시간 내에 제 2 화소전극(M2)과 공통전극(15) 사이의 전압차가 0이 아니도록 제어함으로써 제 2 화소전극(M2)이 정상적으로 이미지를 디스플레이하는 상태에 놓이도록 보장한다.
본 실시예의 어레이 기판을 통하여 2D 및 3D 디스플레이 모드에서의 대시야각으로 관찰되는 색상 차이를 감소시킬 수 있는 동시에, 2D 디스플레이 모드에서의 개구율을 향상시키고, 3D 디스플레이 모드에서의 양안의 신호 크로스토크를 저하시킬 수 있다.
구체적으로, 2D 디스플레이 모드에서, 본 실시예는 순차 주사 방식으로 제 1 스캔라인(11)과 제 2 스캔라인(12)에 대해 스캔을 수행하고, 공통전극(15)은 공통전압을 입력한다. 정극성(즉 데이터신호가 공통전압보다 큰)이 반전 구동 시, 제 1 스캔라인(11)이 하이레벨의 스캔신호를 입력하여 제 1 스위치(T1)와 제 2 스위치(T2)를 도통시키고, 데이터라인(13)은 데이터신호를 입력하며, 제 1 화소전극(M1)은 제 1 스위치(T1)를 통해 데이터라인(13)으로부터의 데이터신호를 수신하여 2D 화면에 대응되는 이미지를 디스플레이하는 상태에 놓이고, 제 2 화소전극(M2)은 순차적으로 제 1 스위치(T1)와 제 2 스위치(T2)를 통해 데이터신호를 수신하여 2D 화면에 대응되는 이미지를 디스플레이하는 상태에 놓인다. 이때 제 2 화소전극(M2)의 전압은 제 1 스위치(T1)와 제 2 스위치(T2)의 저항 영향을 받아 제 1 화소전극(M1)의 전압보다 약간 낮아짐으로써 제 1 화소전극(M1)과 제 2 화소전극(M2) 사이에 일정한 전압 차이가 존재하게 된다. 제 1 스캔라인(11)이 하이레벨의 스캔신호를 입력 시, 제 4 스위치(T4) 역시 상기 스캔신호를 동시에 수신하여 도통됨으로써 제 2 화소전극(M2)과 전하공유 커패시터(Ca)를 전기적으로 연결한다. 제 2 화소전극(M2)의 전압은 전하공유 커패시터(Ca)를 통해 1차로 변경되며, 즉 제 2 화소전극(M2)은 전하공유 커패시터(Ca)를 통해 방전되어 제 2 화소전극(M2)의 전압이 더욱 낮아짐으로써, 제 1 화소전극(M1)과 제 2 화소전극(M2) 사이의 전압 차이가 증가된다.
제 1 스캔라인(11)의 스캔이 완료된 후, 제 1 스캔라인(11)은 하이레벨의 스캔신호 입력을 중지하여 제 1 스위치(T1), 제 2 스위치(T2)와 제 4 스위치(T4)를 차단시키고, 제 2 스캔라인(12)은 하이레벨의 스캔신호를 입력하여 제 3 스위치(T3)의 도통을 제어하며, 이때 제 2 화소전극(M2)과 제 3 화소전극(M3)은 제 3 스위치(T3)를 통해 전기적으로 연결되고, 제 3 화소전극(M3)은 제 2 화소전극(M2)으로부터의 데이터신호를 수신한 후 2D 화면에 대응되는 이미지를 디스플레이하는 상태에 놓인다. 따라서, 2D 디스플레이 모드에서, 3개의 화소전극(M1, M2, M3)은 모두 2D 화면에 대응되는 이미지를 디스플레이하는 상태가 되며, 이로써 2D 디스플레이 모드의 개구율을 향상시킬 수 있다. 제 2 화소전극(M2)의 전압은 제 3 화소전극(M3)을 통해 2차로 변경되며, 즉 제 3 스위치(T3)가 도통 시 제 2 화소전극(M2)의 전압은 액정 커패시턴스(Clc3)(제 3 화소전극(M3)과 또 다른 기판의 공통전극 사이에 개재되는 액정분자에 의한 등가 커패시턴스)와의 사이의 전하공유를 통해 2차로 변경된다. 구체적으로, 제 2 화소전극(M2)의 일부 전하가 제 3 화소전극(M3)에 전이되어 제 2 화소전극(M2)의 전압을 제 2 화소전극(M2)의 전압과 제 3 화소전극(M3)의 전압이 같아질 때까지 다시 낮추게 되며, 이때 제 1 화소전극(M1)은 각각 제 2 화소전극(M2) 및 제 3 화소전극(M3)과의 사이에 일정한 전압 차이가 존재하게 된다.
부극성(즉 데이터신호가 공통전압보다 작은)이 반전 시, 제 1 스캔라인(11)은 하이레벨의 스캔신호를 입력하여 제 1 스위치(T1)와 제 2 스위치(T2)의 도통을 제어하고, 데이터라인(13)은 데이터신호를 입력하며, 제 1 화소전극(M1)은 제 1 스위치(T1)를 통해 데이터라인(13)으로부터의 데이터신호를 수신하여 2D 화면에 대응되는 이미지를 디스플레이하는 상태에 놓이고, 제 2 화소전극(M2)은 순차적으로 제 1 스위치(T1)와 제 2 스위치(T2)를 통해 데이터신호를 수신하여 2D 화면에 대응되는 이미지를 디스플레이하는 상태에 놓인다. 이때 제 2 화소전극(M2)의 전압은 제 1 스위치(T1)와 제 2 스위치(T2)의 저항 영향을 받아 제 1 화소전극(M1)의 전압보다 약간 낮아져, 제 1 화소전극(M1)과 제 2 화소전극(M2) 사이에 일정한 전압 차이가 존재하게 된다. 제 1 스캔라인(11)이 하이레벨의 스캔신호를 입력 시, 제 4 스위치(T4) 역시 상기 스캔신호를 동시에 수신하여 도통됨으로써, 제 2 화소전극(M2)과 전하공유 커패시터(Ca)를 전기적으로 연결시킨다. 제 2 화소전극(M2)의 전압은 전하공유 커패시터(Ca)를 통해 1차로 변경되며, 즉 제 2 화소전극(M2)은 전하공유 커패시터(Ca)를 통해 충전되어 제2 화소전극(M2)의 전압을 1차로 증가시킴으로써, 제 2 화소전극(M2)과 제 1 화소전극(M1) 사이에 일정한 전압차가 존재하게 된다.
제 1 스캔라인(11)의 스캔이 완료된 후, 제 1 스캔라인(11)은 하이레벨의 스캔신호 입력을 중지하여 제 1 스위치(T1), 제 2 스위치(T2)와 제 4 스위치(T4)를 차단하고, 제 2 스캔라인(12)은 하이레벨의 스캔신호를 입력하여 제 3 스위치(T3)의 도통을 제어하며, 이때 제 2 화소전극(M2)과 제 3 화소전극(M3)은 제 3 스위치(T3)를 통해 전기적으로 연결된다. 제 3 화소전극(M3)이 이전 타임 프레임의 정극성 전압을 유지하고 있기 때문에, 제 3 스위치(T3)가 도통 시 제 3 화소전극(M3)의 일부 전하가 제 2 화소전극(M2)으로 전이되어, 제 2 화소전극(M2)의 전압을 제 2 화소전극(M2)의 전압과 제 3 화소전극(M3)의 전압이 같아질 때까지 다시 증가시키며, 제 1 화소전극(M1)의 전압이 불변함을 유지하기 때문에 제 1 화소전극(M1)과 각각 제 2 화소전극(M2) 및 제 3 화소전극(M3)과의 사이에 일정한 전압 차이가 존재하게 된다.
따라서, 정극성 반전(또는 부극성 반전) 기간 동안, 제 1 스캔라인(11)을 스캔하는 타임 프레임 안에서, 제 2 화소전극(M2)의 전압은 제 4 스위치(T4)와 전하공유 커패시터(Ca)의 작용에 의해 1차로 저하(또는 증가)되고, 제 2 스캔라인(12)을 스캔하는 타임 프레임 안에서, 제 2 화소전극(M2)의 전압은 제 3 화소전극(M3)의 전하공유를 통해 다시 저하(또는 증가)되며, 제 2 화소전극(M2)의 전압은 2번의 저하(또는 증가)를 거침으로써 제 2 화소전극(M2)과 공통전극(15) 사이의 전압 차이를 감소시키는 동시에, 제 2 화소전극(M2)과 제 1 화소전극(M1) 사이의 전압 차이(다시 말해 제 3 화소전극(M3)과 제 1 화소전극(M1)의 전압 차이)를 더욱 증가시키게 되며, 이로써 대시야각의 색상 왜곡을 더욱 개선할 수 있다.
이외에, 제 4 스위치(T4)는 도통 시 제 2 화소전극(M2)과 공통전극(15) 사이의 전압 차이를 감소시켰으나, 제 2 화소전극(M2)이 이미지를 정상적으로 디스플레이하는 상태에 놓일 수 있도록 하기 위하여, 제 4 스위치(T4)는 도통되는 시간 내에 제 2 화소전극(M2)과 공통전극(15) 사이의 전압차가 0이 아니도록 제어한다. 즉 제 4 스위치(T4)의 작용을 통해 제 2 화소전극(M2)의 전압이 공통전극(15)의 전압까지 저하(또는 증가)되지 않도록 한다. 구체적으로, 제 4 스위치(T4)가 도통되는 시간은 즉 제 1 스캔라인(11)이 스캔신호를 입력하는 시간이며, 정극성 반전 시, 제 4 스위치(T4)의 제어 작용을 통해 제 4 스위치(T4)가 도통되는 시간 내에 제 2 화소전극(M2)이 전하공유 커패시터(Ca)에 대해 일부 전하만 방출하게 하고, 제 2 화소전극(M2)의 전압은 저하되되 공통전극(15)과 동일한 전압까지 저하되지 않도록 하며; 부극성 반전 시, 제 4 스위치(T4)의 제어 작용을 통해, 제 4 스위치(T4)가 도통되는 시간 내에 전하공유 커패시터(Ca)가 제 2 화소전극(M2)에 대해 일부 전하만 전이되도록 하고, 제 2 화소전극(M2)의 전압은 증가하되 공통전극(15)과 동일한 전압까지 증가되지 않도록 하며, 이로써 제 2 화소전극(M2)과 공통전극(15) 사이에 여전히 일정한 전압차가 존재하게 됨으로써, 제 2 화소전극(M2)이 이미지를 정상적으로 디스플레이하는 상태에 놓이도록 보장한다. 또한, 제 4 스위치(T4)가 도통 시의 전류 통과 능력을 제어하여 제 2 화소전극(M2)과 전하공유 커패시터(Ca) 사이의 전하 전이 속도를 제어할 수 있다. 상기 전류 통과 능력이란 제 4 스위치(T4)가 도통 시 흘러가도록 허용하는 전류의 크기를 말하며, 예를 들어 제 4 스위치(T4)가 도통 시의 전류 통과 능력을 감소시켜 제 2 화소전극(M2)과 전하공유 커패시터(Ca) 사이의 전하 전이 속도가 느려지면, 제 4 스위치(T4)가 도통되는 시간 내에 제 2 화소전극(M2)과 공통전극(15) 사이에 여전히 일정한 전압차가 존재하게 된다. 본 실시예의 제 4 스위치(T4)는 박막 트랜지스터이며, 박막 트랜지스터가 도통 시 통과될 수 있는 전류의 크기는 박막 트랜지스터의 폭 길이비와 관련이 있으며, 폭 길이비가 작을수록, 박막 트랜지스터가 도통 시 흐를 수 있는 전류가 작아지고, 전류 통과 능력 역시 작아지며, 박막 트랜지스터의 폭 길이비가 클수록, 도통시 흐를 수 있는 전류가 커지고, 전류 통과 능력 역시 커지게 된다. 따라서, 제 4 스위치(T4)의 폭 길이비를 제 1 설정값보다 작게 하여, 제 4 스위치(T4)가 도통 시의 전류 통과 능력을 일정값보다 작게 함으로써, 제 4 스위치(T4)가 도통 시 제 2 화소전극(M2)과 전하공유 커패시터(Ca) 사이의 전하 전이 속도 역시 일정값보다 작아지게 하여 제 4 스위치(T4)가 도통되는 시간 내에 제 2 화소전극(M2)과 공통전극(15) 사이의 전압차가 0이 아니도록 보장한다. 상기 제 1 설정값은 실제 상황에 따라 선택할 수 있으며, 제 4 스위치(T4)가 도통되는 시간 내에 제 2 화소전극(M2)과 공통전극(15) 사이의 전압차가 0이 아니도록 보장하고, 또한 제 2 화소전극(M2)과 전하공유 커패시터(Ca) 사이의 전하공유(만약 제 1 설정값이 지나치게 작으면, 제 4 스위치(T4)에 통과될 수 있는 전류가 0이 되어 제 2 화소전극(M2)의 전압을 변경할 수 없게 될 가능성이 있다) 조건 하에, 상기 제 1 설정값은 다양한 선택을 허용하며, 예를 들어 0.3 또는 기타 비율값일 수 있다.
물론, 기타 실시예 중, 제 4 스위치의 게이트 전압의 크기를 제어하여 제 4 스위치가 도통 시의 전류 통과 능력을 제어할 수도 있으며, 게이트 전압이 클수록 그 전류 통과 능력이 커지고, 반대의 경우 작아진다. 또한, 제 4 스위치는 트라이오드 등일 수 있으며, 이에 대해서는 제한을 두지 않는다.
일행의 화소유닛(14)에 대응되는 제 1 스캔라인(11)과 제 2 스캔라인(12)의 스캔이 완료된 후, 다음 행의 화소유닛에 대응되는 제 1 스캔라인(11)과 제 2 스캔라인(12)에 대해 스캔을 수행하며, 이와 같이 유추한다.
3D 디스플레이 모드에서, 도 4를 결합해보면, 먼저 블랙 화면 신호를 이용하여 제 3 화소전극(M3)을 차단한다. 즉 데이터라인(13)이 제 1 화소전극(M1)과 제 2 화소전극(M2)에 대해 블랙 화면에 대응하는 이미지를 디스플레이하는 데이터신호를 입력하여 제 3 스위치(T3)의 도통을 제어함으로써 제 3 화소전극(M3)이 블랙화면에 대응되는 이미지를 디스플레이하는 상태에 놓이게 한다. 제 3 화소전극(M3)을 차단한 후, 제 1 스캔라인(11)은 하이레벨의 스캔신호를 입력하여 제 1 스위치(T1)와 제 2 스위치(T2)의 도통을 제어하고, 데이터라인(13)은 데이터신호를 입력하며, 제 1 화소전극(M1)은 제 1 스위치(T1)를 통해 데이터신호를 수신하여 3D 화면에 대응되는 이미지를 디스플레이하는 상태에 놓이도록 하고, 제 2 화소전극(M2)은 순차적으로 제 1 스위치(T1), 제 2 스위치(T2)를 통해 데이터신호를 수신하여 3D 화면에 대응되는 이미지를 디스플레이하는 상태에 놓이도록 한다. 이때 제 2 화소전극(M2)의 전압은 제 1 스위치(T1)와 제 2 스위치(T2)의 저항 영향을 받아 제 1 화소전극(M1)의 전압보다 약간 낮아져 제 1 화소전극(M1)과 제 2 화소전극(M2) 사이에 일정한 전압 차이가 존재하게 된다. 제 4 스위치(T4)는 제 1 스캔라인(11)이 스캔신호를 입력 시에도 도통 상태에 놓여 제 2 화소전극(M2)과 전하공유 커패시터(Ca)를 전기적으로 연결하고, 제 2 화소전극(M2)은 전하공유 커패시터(Ca)와의 사이의 전하공유를 통해 전압을 변경시킨다. 즉 정극성 반전 시 제 2 화소전극(M2)은 전하공유 커패시터(Ca)를 방전시켜 전압을 저하시키고, 부극성 반전 시 제2 화소전극(M2)은 전하공유 커패시터(Ca)의 충전을 통해 전압을 증가시키며, 이로써 제 2 화소전극(M2)의 전압과 제 1 화소전극(M1)의 전압이 달라지게 되고, 이들 사이에 일정한 전압 차이가 존재하게 되어, 3D 디스플레이 모드에서의 색상 왜곡이 개선될 수 있다. 제 4 스위치(T4)는 도통되는 시간 내에 제 2 화소전극(M2)과 공통전극(15) 사이의 전압차가 0이 아니도록 제어하여 제 2 화소전극(M2)이 3D 화면에 대응되는 이미지를 정상적으로 디스플레이하는 상태에 놓이도록 보장한다. 이밖에, 3D 디스플레이 모드에서, 제 2 스캔라인(12)을 차단하여, 즉 제 2 스캔라인(12)에 스캔신호를 입력하지 않음으로써 제 3 스위치(T3)가 차단된 상태에 놓이도록 제어하여, 제 3 화소전극(M3)이 블랙 화면에 대응되는 이미지를 디스플레이하는 상태를 유지하게 된다.
본 실시예 중, 제 1 화소전극(M1), 제 2 화소전극(M2) 및 제 3 화소전극(M3)은 열(row) 방향을 따라 순차적으로 배열되고, 이웃한 두 행의 화소유닛(14)은 각각 3D 화면에 대응되는 좌안 이미지와 우안 이미지를 디스플레이한다. 3D 디스플레이 모드에서, 도 4에 도시된 바와 같이, 제 3 스위치(T3)의 차단 작용을 통해 제 3 화소전극(M3)은 블랙 화면에 대응되는 이미지를 디스플레이하는 상태에 놓인다. 상기 블랙 화면에 대응되는 이미지를 디스플레이하는 상태에 놓인 제 3 화소전극(M3)은 차광 영역(블랙 매트릭스, Black Matrix, BM와 등가)이며, 따라서 이웃한 두 행의 화소유닛(14) 중, 좌안 이미지를 디스플레이하는 화소전극(일행의 화소 유닛 중 제 2 화소전극과 제 3 화소전극)과 우안 이미지를 디스플레이하는 화소전극(다른 일행의 화소전극 중의 제 2 화소전극과 제 3 화소전극) 사이에 하나의 차광 영역이 존재하게 되어, 상기 차광 영역을 통해 좌안 이미지와 우안 이미지의 크로스토크 신호를 차단함으로써, 3D 디스플레이 모드에서의 양안의 신호 크로스토크를 저하시킬 수 있다. 또한, 제 3 화소전극(M3)은 주로 3D 디스플레이 모드에서 차광 영역을 형성하여 3D 신호의 크로스토크를 저하시키기 위한 것으로서, 따라서 제 3 화소전극(M3)이 소재하는 영역의 면적은 모두 제 1 화소전극(M1)과 제 2 화소전극(M2)이 소재하는 영역의 면적보다 작다. 물론 실제 차광의 필요에 따라 3D 양안 신호의 크로스토크 현상을 최대한 감소시킬 수 있도록 제 3 화소전극(M3)이 차지하는 면적을 설계할 수도 있다.
본 실시예의 어레이 기판을 통해, 2D 디스플레이 모드에서의 개구율을 향상시켜 2D와 3D 디스플레이 모드에서의 색상 왜곡을 효과적으로 개선하 수 있어 양호한 낮은 색상 변이 효과를 구비하는 동시에, 3D 디스플레이 모드에서의 양안의 신호 크로스토크도 저하시킬 수 있다.
대안적인 실시예 중, 3개의 화소전극은 행(column) 방향을 따라 배열될 수도 있으며, 이때 이웃한 두 열의 화소유닛은 각각 3D 화면에 대응되는 좌안 이미지와 우안 이미지를 디스플레이한다. 블랙 화면에 대응되는 이미지를 디스플레이하는 제 3 화소전극을 통해, 3D 디스플레이 모드에서의 양안의 신호 크로스토크를 감소시킬 수 있다. 또한, 3D 디스플레이 모드인 경우, 블랙 삽입(Black Insertion) 방식을 이용하여 제 3 화소전극이 블랙 화면을 디스플레이하는 상태에 놓이도록 할 수도 있으며, 또한 제 1 스캔라인의 블랭킹 시간(Blanking time)에 블랙 삽입을 수행한다. 좀 더 구체적으로 말하면, 하나의 스캔 시간 프레임 안에 제 1 화소전극과 제 2 화소전극은 3D 화면에 대응되는 이미지를 디스플레이하는 상태에 놓이고, 제 3 화소전극은 여전히 블랙 화면에 대응되는 이미지를 디스플레이하는 상태에 놓이며, 다음 스캔 시간 프레임 안에 제 1 화소전극, 제 2 화소전극, 및 제 3 화소전극이 모두 블랙 화면에 대응되는 이미지를 디스플레이하는 상태에 놓인 후, 제 1 화소전극과 제 2 화소전극은 다시 3D 화면에 대응되는 이미지를 디스플레이하는 상태를 회복하고, 제 3 화소전극은 여전히 3D 화면에 대응되는 이미지를 디스플레이하는 상태를 유지한다. 즉 제 1 화소전극과 제 2 화소전극이 교대로 3D 화면에 대응되는 이미지를 디스플레이하는 상태와 블랙 화면에 대응되는 이미지를 디스플레이하는 상태에 놓이며, 제 3 화소전극은 줄곧 3D 화면에 대응되는 이미지를 디스플레이하는 상태를 유지한다. 상기 블랙 삽입 방식을 통해 제2 화소전극이 누전으로 인해 누광이 나타나는 것을 방지할 수 있다.
기타 실시예에서, 제어회로는 분압저항과 스위치소자를 사용하여 구현할 수 있으며, 제 2 화소전극을 트리거 스위치를 통해 분압저항과 연결시켜, 제 1 스캔라인이 스캔신호를 입력하여 스위치소자의 도통을 트리거할 때, 제 2 화소전극의 전압을 분압저항을 통해 변경시키는 방식으로 분압저항의 크기를 변경하면 제 2 화소전극의 전압이 바뀌는 정도를 변경할 수 있다. 이러한 방식을 이용할 경우 제 2 화소전극의 전압을 변경하여 제 1 화소전극과 제 2 화소전극 사이에 일정한 전압차를 지니게 하여 낮은 색상 변이의 효과를 얻을 수 있다. 또한, 제어회로는 분압저항만 사용하여 구현할 수도 있으며, 제 2 화소전극을 직접 분압저항과 연결하여, 분압저항을 통해 제 2 화소전극의 전압을 변경할 수 있다.
상기 실시예 중, 제 3 스위치(T3)는 통상적인 박막 트랜지스터이며, 제 3 스위치(T3)가 도통 시 제 2 화소전극(M2)의 전압은 최종적으로 제 3 화소전극(M3)의 전압과 동일하며, 따라서 제 2 화소전극(M2), 제 3 화소전극(M2)과 제 1 화소전극(M1) 사이에 일정한 전압차를 지님으로써 낮은 색상 변이의 효과를 얻을 수 있다. 대안적인 실시예 중, 제 3 스위치를 설계하여, 제 3 스위치의 작용을 통해 제 2 화소전극과 제 3 화소전극 사이의 전압이 다르도록 하여 제 1 화소전극, 제 2 화소전극 및 제 3 화소전극 둘씩 사이에 일정한 전압 차이가 존재하게 할 수도 있다. 구체적으로, 제 2 스캔라인이 스캔신호를 입력하여 제 3 스위치의 도통을 제어할 때, 제 3 스위치는 도통되는 시간 내에 제 2 화소전극과 제 3 화소전극 사이의 전압차가 0이 아니도록 제어하여 제 3 스위치가 도통되는 시간 내에 제 2 화소전극과 제 3 화소전극 사이가 방전 균형 상태에 이르지 못하게 한다. 즉 제 2 화소전극의 전압과 제 3 화소전극의 전압이 다름으로써 제 1 화소전극, 제 2 화소전극 및 제 3 화소전극 둘씩 사이의 전압이 모두 다르게 되어 2D 디스플레이 모드에서의 대시야각의 색상 차이를 더욱 감소시키고 낮은 색상 변이 효과를 향상시킬 수 있다.
또한, 본 실시예의 제 3 스위치는 특정 폭 길이비를 지닌 박막 트랜지스터이며, 제 3 스위치의 폭 길이비의 제어를 통해 제 3 스위치가 도통되는 시간 내에 제 2 화소전극과 제 3 화소전극 사이의 전압차가 0이 아니도록 제어한다. 즉 제 3 스위치의 폭 길이비의 제어를 통해 제 3 스위치가 도통 시의 전류 통과 능력을 제어한다. 제 3 스위치의 폭 길이비가 클수록, 제 3 스위치가 도통 시의 전류 통과 능력이 커지고, 제 2 화소전극과 제 3 화소전극 사이의 전하 전이 속도 역시 빨라지며, 제 3 스위치의 폭 길이비가 작을수록, 제 3 스위치가 도통 시의 전류 통과 능력이 작아지고, 제 2 화소전극과 제 3 화소전극 사이의 전하 전이 속도 역시 느려진다. 제 3 스위치가 도통되는 시간 내에 제 2 화소전극의 전압과 제 3 화소전극의 전압이 다르도록 보장하기 위하여, 제 2 화소전극과 제 3 화소전극 사이의 전하 전이 속도가 느리도록 제어하고, 더 나아가 제 3 스위치의 폭 길이비를 제 2 설정값보다 작게 함으로써(예를 들어 상기 제 2 설정값은 0.2일 수 있다), 제 3 스위치가 도통되는 시간 내에 제 2 화소전극과 제 3 화소전극 사이의 전압차가 0이 아니도록 하면, 3개의 화소전극 둘씩 사이의 전압차가 모두 0이 아니게 되어 더욱 우수한 낮은 색상변이 효과를 획득할 수 있다. 기타 실시예에서, 제 3 스위치의 게이트 전압의 크기(즉 제 2 스캔라인이 입력한 스캔신호의 크기)의 제어를 통해 제 3 스위치가 도통 시의 전류 통과 능력을 제어함으로써, 제 3 스위치가 도통되는 시간 내에 제 2 화소전극과 제 3 화소전극 사이의 전압차가 0이 아니도록 제어할 수 있다.
상기 각 실시예 중, 2D 디스플레이 모드에서 제 1, 제 2 스캔라인에 대해 순차적으로 스캔을 수행하며, 도 5를 참조하면, 본 발명의 어레이 기판의 또 다른 일 실시예 중, 각기 다른 화소유닛에 대응되는 제 1 스캔라인과 제 2 스캔라인을 동시에 스캔할 수도 있다. 제 1 스캔라인(도면 중 제 1 스캔라인(51_1), (51_2), (51_3)을 포함하는 3줄만 도시하였다)과 제 2 스캔라인(도면 중 제 2 스캔라인(52_1), (52_2), (52_3)을 포함하는 3줄만 도시하였다)은 행 방향을 따라 연장된다. 2D 디스플레이 모드에서, 이웃한 제 1 행의 화소유닛(A1)과 제 2행의 화소유닛(A2)을 예로 들어 설명하면, 제 2행의 화소유닛(A2)에 대응되는 제 1 스캔라인(51_2)을 스캔함과 동시에, 제 2행의 화소유닛(A2)과 이웃한 이전 행의 최근에 스캔된 제 1행의 화소유닛(A1)에 대응되는 제 2 스캔라인(52_1)을 스캔한다.
구체적으로, 본 실시예의 어레이 기판은 어레이 기판 외주 영역에 위치하는 스위치유닛(55)과 하나의 단락라인(56)을 더 포함한다. 스위치유닛(55)은 다수의 제어 스위치(제어 스위치(T5_1), (T5_2) 포함)를 포함한다. 제어 스위치는 제어단, 입력단 및 출력단을 포함한다. 제 1 행의 화소유닛(A1)과 제 2 행의 화소유닛(A2) 사이의 제어 스위치(T5_1)로 설명하면, 제어 스위치(T5_1)의 입력단은 제 2 행의 화소유닛(A2)에 대응되는 제 1 스캔라인(51_2)에 연결되고, 제어 스위치(T5_1)의 출력단은 제 1 행의 화소유닛(A1)에 대응되는 제 2 스캔라인(52_1)에 연결되며, 모든 제어 스위치의 제어단은 모두 단락라인(56)과 연결된다. 그 중, 제어 스위치(T5_1)는 박막 트랜지스터이며, 제어 스위치(T5_1)의 제어단은 박막 트랜지스터의 게이트에 대응되고, 제어 스위치(T5_1)의 입력단은 박막 트랜지스터의 소스에 대응되며, 제어 스위치(T5_1)의 출력단은 박막 트랜지스터의 드레인에 대응된다.
2D 디스플레이 모드에서, 단락라인(56)은 하이레벨의 제어신호를 입력하여 모든 제어 스위치의 도통을 제어한 다음, 제 1 스캔라인을 순차적으로 스캔한다. 먼저 제 1 행의 화소유닛(A1)에 대응되는 제 1 스캔라인(51_1)은 스캔신호를 입력하여 제 1 행의 화소유닛(A1) 중의 제 1 스위치(T1)와 제 2 스위치(T2)의 도통을 제어하고, 데이터라인(53)은 데이터신호를 입력하여 제 1 행의 화소유닛(A1) 중의 제 1 화소전극(M1)과 제 2 화소전극(M2)이 2D 화면에 대응되는 이미지를 디스플레이하는 상태에 놓이게 한다. 제 4 스위치(T4)는 제 1 스캔라인(51_1)이 스캔신호를 입력 시 도통되어, 제 2 화소전극(M2)과 전하공유 커패시터(Ca)를 전기적으로 연결하고, 제 2 화소전극(M2)은 전하공유 커패시터(Ca)와의 사이의 전하공유를 통해 그 전압을 1차로 변경시켜 제 1 화소전극(M1)과 제 2 화소전극(M2) 사이에 일정한 전압 차이가 존재하도록 하며, 이로써 2D 디스플레이 모드의 대시야각에서의 색상 차이를 개선하여 디스플레이 품질을 향상시킬 수 있다.
제 1 행의 화소유닛(A1)에 대응되는 제 1 스캔라인(51_1)의 스캔이 완료된 후, 제 2 행의 화소유닛(A2)에 대응되는 제 1 스캔라인(51_2)이 스캔신호를 입력하여 제 2 행의 화소유닛(A2) 중의 제 1 스위치(T1), 제 2 스위치(T2)와 제 4 스위치(T4)를 도통시키며, 이와 동시에, 제어 스위치(T5_1)가 도통 상태이므로, 제 2 행의 화소유닛(A2)에 대응되는 제 1 스캔라인(51_2)이 입력한 스캔신호는 제어 스위치(T5_1)를 통해 제 1 행의 화소유닛(A1)에 대응되는 제 2 스캔라인(52_1)에 입력되어 제 1 행의 화소유닛(A1) 중의 제 3 스위치(T3)의 도통을 제어함으로써, 제 1 행의 화소유닛(A1) 중의 제 2 화소전극(M2)과 제 3 화소전극(M3)을 전기적으로 연결하며, 이로써 제 1 행의 화소유닛(A1) 중의 제 3 화소전극(M3)이 2D 화면에 대응되는 이미지를 디스플레이하는 상태에 놓이게 되어, 2D 디스플레이 모드에서의 개구율을 향상시킬 수 있고, 또한 제 1 화소유닛(A1) 중의 제 2 화소유닛(M2)은 제 3 화소전극(M3)과의 사이의 전하공유를 통해 그 전압을 2차로 변경시켜 제 1 행의 화소유닛(A1) 중의 제 2 화소전극(M2) 및 제 3 화소전극(M3)과 제 1 화소전극 사이의 전압차이를 더욱 증가시켜 낮은 색상 변이 효과를 더욱 향상시킬 수 있으며, 구체적인 원리는 상기 실시예를 참조하면 되므로, 여기서는 일일이 중복 설명하지 않기로 한다. 제 2 행의 화소유닛(A2)에 대응되는 제 1 스캔라인(51_2)의 스캔이 완료된 후, 다음 행의 화소유닛(A3)에 대응되는 제 1 스캔라인(51_3)을 스캔하고, 이와 동시에, 제어 스위치(T5_2)를 통해 제 2 행의 화소유닛(A2)에 대응되는 제 2 스캔라인(52_2) 역시 동시에 스캔한다.
3D 디스플레이 모드에서, 단락라인(56)은 제어신호를 입력하여 모든 제어 스위치가 차단 상태에 놓이도록 제어하고, 제 1 스캔라인(51_1)에 대해 스캔신호를 입력하여 제 1 행의 화소유닛(A1) 중의 제 1 스위치(T1)와 제 2 스위치(T2)의 도통을 제어하며, 데이터라인(53)은 데이터신호를 입력하여 제 1 행의 화소유닛(A1) 중의 제 1 화소전극(M1)과 제 2 화소전극(M2)이 3D 화면에 대응되는 이미지를 디스플레이하는 상태에 놓이도록 한다. 제 4 스위치(T4)는 제 1 스캔라인(51_1)이 스캔신호를 입력 시 도통되어, 제 2 화소유닛(M2)의 전압을 1차로 변경시켜 제 1 화소전극(M1)과 제 2 화소전극(M2)의 전압이 달라지게 함으로써, 이들 사이에 일정한 전압 차이가 존재하게 되며, 이로써 3D 디스플레이 모드에서 대시야각의 색상 차이를 개선하여 디스플레이 품질을 향상시킬 수 있다.
제 1 행의 화소유닛(A1)에 대응되는 제 1 스캔라인(51_1)의 스캔이 완료된 후, 제 2 행의 화소유닛(A2)에 대응되는 제 1 스캔라인(51_2)에 대해 스캔신호를 입력하여 제 2 행의 화소유닛(A2) 중의 제 1 스위치(T1), 제 2 스위치(T2)와 제 4 스위치(T4)의 도통을 제어하며, 제어 스위치(T5_1)가 차단 상태에 놓여 있으므로, 제 2 행의 화소유닛(A2)에 대응되는 제 1 스캔라인(51_2)이 입력한 데이터신호는 제 1 행의 화소유닛(A1) 중의 제 3 스위치(T3)에 진입되지 못하여 제 3 스위치(T3)가 차단 상태에 놓이게 됨으로써, 제 1 행의 화소유닛(A1) 중의 제 3 화소전극(M3)은 블랙 화면에 대응되는 이미지를 디스플레이하는 상태를 유지하며, 상기 블랙 화면에 대응되는 이미지를 디스플레이하는 상태에 놓인 제 3 화소전극(M3)은 3D 디스플레이 모드에서의 양안의 신호 크로스토크를 저하시킬 수 있다. 제 2 행의 화소유닛(A2)에 대응되는 제 1 스캔라인(51_2)의 스캔이 완료된 후, 동일한 방식으로 나머지 제 1 스캔라인에 대해 스캔을 수행하며, 3D 디스플레이 모드에서 스위치유닛(55) 중의 모든 제어 스위치는 시종 차단 상태에 놓여 제 2 스캔라인을 오프 상태가 되도록 한다.
본 실시예의 스위치유닛(55)과 단락라인(56)은, 단락라인(56)에 제어신호를 인가하여 스위치유닛(55) 중의 제어 스위치의 도통 또는 차단을 제어함으로써 제 3 스위치(T3)의 도통 또는 차단을 상응하게 제어하는 스캔 구동 칩이 하나만 필요하여, 2D 디스플레이 모드에서의 낮은 색상 변이와 비교적 높은 개구율, 및 3D 디스플레이 모드에서의 낮은 크로스토크를 구현할 수 있을 뿐만 아니라, 이와 동시에 스캔 구동 칩의 수량을 감소시켜 원가를 낮출 수 있다. 또한, 동일한 스캔 시간 프레임 안에서 2줄의 스캔라인(예를 들어 제 1 행의 화소유닛(A1)에 대응되는 제 2 스캔라인(52_1)과 제 2 행의 화소유닛(A2)에 대응되는 제 1 스캔라인(51_2))을 동시에 스캔함으로써, 각 스캔라인의 스캔 시간을 상응하게 연장시켜 높은 갱신 빈도의 조작에 도움이 된다.
또한, 기타 실시예에서, 상기 스위치유닛(55)과 단락라인(56)으로 각기 다른 행의 화소유닛에 대응하는 제 1 스캔라인과 제 2 스캔라인의 동시 스캔을 구현하는 방식을 채택하지 않고, 각각의 스캔라인(제 1 스캔라인과 제 2 스캔라인 포함)을 서로 독립시켜, 각 스캔라인에 하나의 스캔 구동 칩을 연결하여 한 줄의 스캔라인의 스캔을 독립적으로 제어함으로써, 일행의 화소유닛에 대응되는 제 1 스캔라인에 대해 스캔신호를 입력함과 동시에, 이전 행의 화소유닛에 대응되는 제 2 스캔라인에 대해 스캔신호를 입력하는 이러한 방식을 채택하여도 마찬가지로 동시에 2줄의 스캔라인에 대한 스캔을 구현할 수 있다.
도 6을 참조하면, 본 발명의 액정 디스플레이 패널의 일 실시예 중, 액정 디스플레이 패널은 어레이 기판(601), 컬러 필터 기판(602) 및 어레이 기판(601)과 컬러 필터 기판(602) 사이에 위치하는 액정층(603)을 포함한다. 그 중, 어레이 기판(601)은 상기 각 실시예 중의 어레이 기판이다.
이상은 단지 본 발명의 실시예일뿐, 결코 이로써 본 발명의 범위를 제한하는 것은 아니며, 본 발명의 명세서 및 도면의 내용을 이용하여 실시되는 등가의 구조 또는 등가의 과정 변환, 또는 직접 또는 간접적으로 기타 관련 기술 분야에 운용하는 경우, 모두 같은 이치로 본 발명의 보호 범위 내에 포함된다.

Claims (20)

  1. 다수의 행별로 배열되는 제 1 스캔라인, 다수의 행별로 배열되는 제 2 스캔라인, 다수의 데이터라인, 다수의 행별로 배열되는 화소유닛 및 공통전압을 입력하기 위한 공통전극을 포함하되,
    각각의 상기 화소 유닛은 하나의 제 1 스캔라인, 하나의 제 2 스캔라인 및 하나의 데이터 라인에 대응되며;
    각각의 상기 화소유닛은 제 1 화소전극, 제 2 화소전극, 제 3 화소전극, 제 1 스위치, 제 2 스위치 및 제 3 스위치를 포함하고, 각각의 상기 화소유닛은 제어회로를 더 포함하여, 상기 제 1 화소전극은 상기 제 1 스위치를 통해 본 화소 유닛에 대응되는 상기 제 1 스캔라인과 상기 데이터라인에 연결되고, 상기 제 2 화소전극은 상기 제 2 스위치를 통해 본 화소유닛에 대응되는 상기 제 1 스캔라인과 상기 제 1 스위치에 연결되며, 상기 제 3 화소전극은 상기 제 3 스위치를 통해 본 화소유닛에 대응되는 상기 제 2 스캔라인과 상기 제 2 화소전극에 연결되고, 상기 제어회로는 각각 본 화소유닛에 대응되는 상기 제 1 스캔라인과 상기 제 2 화소전극에 연결되며, 상기 제어회로는 상기 제 1 스캔라인이 스캔신호를 입력 시 상기 제 2 화소전극에 작용하여 상기 제2 화소전극의 전압을 변경시키고, 상기 제2 화소전극과 상기 공통전극 사이의 전압차가 0이 아니도록 제어하며, 상기 제어회로는 상기 공통전극에 접속되고;
    2D 디스플레이 모드에서, 상기 제 1 스캔라인은 스캔신호를 입력하여 상기 제 1 스위치와 제 2 스위치의 도통을 제어하며, 상기 제 1 화소전극은 상기 제 1 스위치를 통해 상기 데이터라인으로부터의 데이터신호를 수신하여 2D 화면에 대응되는 이미지를 디스플레이하는 상태에 놓이고, 상기 제 2 화소전극은 순차적으로 상기 제 1 스위치와 제 2 스위치를 통해 상기 데이터라인으로부터의 데이터신호를 수신하여 2D 화면에 대응되는 이미지를 디스플레이하는 상태에 놓이며, 상기 제어회로는 상기 제 2 화소전극에 작용하여 상기 제 2 화소전극의 전압을 1차로 변경시키고, 이어서 상기 제 1 스캔라인은 상기 제 1 스위치와 제 2 스위치의 차단을 제어하며, 상기 제 2 스캔라인은 스캔신호를 입력하여 상기 제 3 스위치의 도통을 제어함으로써 상기 제 2 화소전극과 상기 제 3 화소전극을 전기적으로 연결하고, 상기 제 3 화소전극은 상기 제 2 화소전극으로부터의 데이터 신호를 수신하여 2D 화면에 대응되는 이미지를 디스플레이하는 상태에 놓임으로써, 1차 변경된 후의 상기 제 2 화소전극의 전압을 상기 제 3 화소전극을 통해 2차로 변경시키고, 상기 제 3 스위치는 도통되는 시간 내에 상기 제 2 화소전극과 제 3 화소전극 사이의 전압차가 0이 아니도록 제어하여 상기 제 1 화소전극, 제 2 화소전극 및 제 3 화소전극 둘씩 사이의 전압차가 모두 0이 아니게 하며, 그 중 일행의 상기 화소유닛에 대응되는 상기 제 1 스캔라인을 스캔함과 동시에, 일행의 화소유닛과 이웃하면서 최근에 스캔된 이전 행의 화소유닛에 대응되는 제 2 스캔라인에 대해 스캔을 수행하며;
    3D 디스플레이 모드에서, 상기 제 2 스캔라인은 상기 제 3 스위치의 차단을 제어하고, 상기 제 1 스캔라인은 스캔신호를 입력하여 상기 제 1 스위치와 제 2 스위치의 도통을 제어하며, 상기 제 1 화소전극은 상기 제 1 스위치를 통해 상기 데이터라인으로부터의 데이터신호를 수신하여 3D 화면에 대응되는 이미지를 디스플레이하는 상태에 놓이고, 상기 제 2 화소전극은 순차적으로 상기 제 1 스위치와 제 2 스위치를 통해 상기 데이터라인으로부터의 데이터신호를 수신하여 3D 화면에 대응되는 이미지를 디스플레이하는 상태에 놓이며, 상기 제어회로는 상기 제 2 화소전극에 작용하여 상기 제 2 화소전극의 전압을 변경시킴으로써, 상기 제 1 화소전극과 제 2 화소전극 사이의 전압차가 0이 아니도록 하고, 상기 제 3 화소전극은 상기 제 3 스위치의 차단 작용에 의해 블랙 화면에 대응되는 이미지를 디스플레이하는 상태에 놓이는 어레이 기판.
  2. 제 1항에 있어서,
    상기 제어회로는 제 4 스위치와 전하공유 커패시터를 포함하고, 상기 제 4 스위치는 제어단, 제 1 단과 제 2 단을 포함하며, 상기 제 4 스위치의 제어단은 본 화소유닛에 대응되는 상기 제 1 스캔라인에 연결되고, 상기 제 4 스위치의 제 1 단은 본 화소유닛에 대응되는 상기 제 2 화소전극에 연결되며, 상기 제 4 스위치의 제 2 단은 상기 전하공유 커패시터의 일단에 연결되고, 상기 전하공유 커패시터는 상기 공통전극에 연결되어, 상기 제 1 스캔라인이 스캔신호를 입력 시 상기 제 4 스위치가 도통되어 상기 제 2 화소전극과 상기 전하공유 커패시터를 전기적으로 연결하고, 상기 제 2 화소전극의 전압은 상기 전하공유 커패시터를 통해 1차로 변경되며, 상기 제 4 스위치는 도통되는 시간 내에 상기 제 2 화소전극과 공통전극 사이의 전압차가 0이 아니도록 제어하는 어레이 기판.
  3. 제 2항에 있어서,
    상기 제 4 스위치는 박막 트랜지스터이며, 상기 제 4 스위치의 제어단은 박막트랜지스터의 게이트에 대응되고, 상기 제 4 스위치의 제 1 단은 박막 트랜지스터의 소스에 대응되며, 상기 제 4 스위치의 제 2 단은 박막 트랜지스터의 드레인에 대응되고, 상기 박막 트랜지스터의 폭 길이비는 제 1 설정값보다 작음으로써 도통되는 시간 내에 상기 제 2 화소전극과 공통전극 사이의 전압차가 0이 아니도록 제어하는 어레이 기판.
  4. 제 1항에 있어서,
    상기 어레이 기판은 어레이 기판 외주 영역에 위치하는 스위치유닛과 단락라인을 더 포함하며;
    상기 스위치유닛은 다수의 제어 스위치를 포함하고, 상기 제어 스위치는 제어단, 입력단 및 출력단을 포함하며, 각각의 상기 제어 스위치의 입력단은 일행의 상기 화소유닛에 대응되는 제 1 스캔라인과 연결되고, 출력단은 상기 일행의 화소유닛과 이웃한 이전 행의 화소유닛에 대응되는 제 2 스캔라인에 연결되며, 모든 상기 제어 스위치의 제어단은 상기 단락라인과 연결되어;
    2D 디스플레이 모드에서, 상기 단락라인은 제어신호를 입력하여 모든 상기 제어신호의 도통을 제어하고, 일행의 상기 화소유닛에 대응되는 제 1 스캔라인이 스캔신호를 입력 시, 상기 스캔신호는 상기 제어 스위치를 통해 상기 제어 스위치의 출력단과 연결되는 제 2 스캔라인에 동시에 입력되어 상응하는 제 3 스위치의 도통을 제어하며, 3D 디스플레이 모드에서, 상기 단락라인은 제어신호를 입력하여 모든 상기 제어 스위치의 차단을 제어함으로써, 모든 상기 제 3 스위치의 차단을 제어하는 어레이 기판.
  5. 다수의 제 1 스캔라인, 다수의 제 2 스캔라인, 다수의 데이터라인, 다수의 화소유닛 및 공통전압을 입력하기 위한 공통전극을 포함하고, 각각의 상기 화소 유닛은 하나의 제 1 스캔라인, 하나의 제 2 스캔라인 및 하나의 데이터 라인에 대응되며;
    각각의 상기 화소유닛은 제 1 화소전극, 제 2 화소전극, 제 3 화소전극, 제 1 스위치, 제 2 스위치 및 제 3 스위치를 포함하고, 각각의 상기 화소유닛은 제어회로를 더 포함하여, 상기 제 1 화소전극은 상기 제 1 스위치를 통해 본 화소 유닛에 대응되는 상기 제 1 스캔라인과 상기 데이터라인에 연결되고, 상기 제 2 화소전극은 상기 제 2 스위치를 통해 본 화소유닛에 대응되는 상기 제 1 스캔라인과 상기 제 1 스위치에 연결되며, 상기 제 3 화소전극은 상기 제 3 스위치를 통해 본 화소유닛에 대응되는 상기 제 2 스캔라인과 상기 제 2 화소전극에 연결되고, 상기 제어회로는 각각 본 화소유닛에 대응되는 상기 제 1 스캔라인과 상기 제 2 화소전극에 연결되며, 상기 제어회로는 상기 제 1 스캔라인이 스캔신호를 입력 시 상기 제 2 화소전극에 작용하여 상기 제2 화소전극의 전압을 변경시키고, 상기 제2 화소전극과 상기 공통전극 사이의 전압차가 0이 아니도록 제어하며, 상기 제어회로는 상기 공통전극에 접속되고;
    2D 디스플레이 모드에서, 상기 제 1 스캔라인은 스캔신호를 입력하여 상기 제 1 스위치와 제 2 스위치의 도통을 제어하며, 상기 제 1 화소전극은 상기 제 1 스위치를 통해 상기 데이터라인으로부터의 데이터신호를 수신하여 2D 화면에 대응되는 이미지를 디스플레이하는 상태에 놓이고, 상기 제 2 화소전극은 순차적으로 상기 제 1 스위치와 제 2 스위치를 통해 상기 데이터라인으로부터의 데이터신호를 수신하여 2D 화면에 대응되는 이미지를 디스플레이하는 상태에 놓이며, 상기 제어회로는 상기 제 2 화소전극에 작용하여 상기 제 2 화소전극의 전압을 1차로 변경시키고, 이어서 상기 제 1 스캔라인이 상기 제 1 스위치와 제 2 스위치의 차단을 제어하며, 상기 제 2 스캔라인은 스캔신호를 입력하여 상기 제 3 스위치의 도통을 제어함으로써 상기 제 2 화소전극과 상기 제 3 화소전극을 전기적으로 연결하고, 상기 제 3 화소전극은 상기 제 2 화소전극으로부터의 데이터 신호를 수신하여 2D 화면에 대응되는 이미지를 디스플레이하는 상태에 놓임으로써, 1차 변경된 후의 상기 제 2 화소전극의 전압을 상기 제 3 화소전극을 통해 2차로 변경시켜, 상기 제 1 화소전극, 제 2 화소전극과 제 3 화소전극 중의 적어도 2개 사이의 전압차가 0이 아니도록 하며;
    3D 디스플레이 모드에서, 상기 제 2 스캔라인은 상기 제 3 스위치의 차단을 제어하고, 상기 제 1 스캔라인은 스캔신호를 입력하여 상기 제 1 스위치와 제 2 스위치의 도통을 제어하며, 상기 제 1 화소전극은 상기 제 1 스위치를 통해 상기 데이터라인으로부터의 데이터신호를 수신하여 3D 화면에 대응되는 이미지를 디스플레이하는 상태에 놓이고, 상기 제 2 화소전극은 순차적으로 상기 제 1 스위치와 제 2 스위치를 통해 상기 데이터라인으로부터의 데이터신호를 수신하여 3D 화면에 대응되는 이미지를 디스플레이하는 상태에 놓이며, 상기 제어회로는 상기 제 2 화소전극에 작용하여 상기 제 2 화소전극의 전압을 변경시킴으로써, 상기 제 1 화소전극과 제 2 화소전극 사이의 전압차가 0이 아니도록 하고, 상기 제 3 화소전극은 상기 제 3 스위치의 차단 작용에 의해 블랙 화면에 대응되는 이미지를 디스플레이하는 상태에 놓이는 어레이 기판.
  6. 제 5항에 있어서,
    상기 제어회로는 제 4 스위치와 전하공유 커패시터를 포함하고, 상기 제 4 스위치는 제어단, 제 1 단과 제 2 단을 포함하며, 상기 제 4 스위치의 제어단은 본 화소유닛에 대응되는 상기 제 1 스캔라인에 연결되고, 상기 제 4 스위치의 제 1 단은 본 화소유닛에 대응되는 상기 제 2 화소전극에 연결되며, 상기 제 4 스위치의 제 2 단은 상기 전하공유 커패시터의 일단에 연결되고, 상기 전하공유 커패시터는 상기 공통전극에 연결되어, 상기 제 1 스캔라인이 스캔신호를 입력 시 상기 제 4 스위치가 도통되어 상기 제 2 화소전극과 상기 전하공유 커패시터를 전기적으로 연결하고, 상기 제 2 화소전극의 전압은 상기 전하공유 커패시터를 통해 1차로 변경되며, 상기 제 4 스위치는 도통되는 시간 내에 상기 제 2 화소전극과 공통전극 사이의 전압차가 0이 아니도록 제어하는 어레이 기판.
  7. 제 6항에 있어서,
    상기 제 4 스위치는 박막 트랜지스터이며, 상기 제 4 스위치의 제어단은 박막트랜지스터의 게이트에 대응되고, 상기 제 4 스위치의 제 1 단은 박막 트랜지스터의 소스에 대응되며, 상기 제 4 스위치의 제 2 단은 박막 트랜지스터의 드레인에 대응되고, 상기 박막 트랜지스터의 폭 길이비는 제 1 설정값보다 작음으로써 도통되는 시간 내에 상기 제2 화소전극과 공통전극 사이의 전압차가 0이 아니도록 제어하는 어레이 기판.
  8. 제 5항에 있어서,
    다수의 상기 화소유닛은 행별로 배열되고, 다수의 상기 제 1 스캔라인과 제2 스캔라인도 행별로 배열되며, 2D 디스플레이 모드에서, 일행의 상기 화소유닛에 대응되는 제 1 스캔라인을 스캔함과 동시에, 상기 일행의 화소유닛과 이웃하면서 최근에 스캔된 이전 행의 화소유닛에 대응되는 제 2 스캔라인에 대해 스캔을 수행하는 어레이 기판.
  9. 제 8항에 있어서,
    상기 어레이 기판은 어레이 기판 외주 영역에 위치하는 스위치유닛과 단락라인을 더 포함하며;
    상기 스위치유닛은 다수의 제어 스위치를 포함하고, 상기 제어 스위치는 제어단, 입력단 및 출력단을 포함하며, 각각의 상기 제어 스위치의 입력단은 일행의 상기 화소유닛에 대응되는 제 1 스캔라인과 연결되고, 출력단은 상기 일행의 화소유닛과 이웃한 이전 행의 화소유닛에 대응되는 제 2 스캔라인에 연결되며, 모든 상기 제어 스위치의 제어단은 상기 단락라인과 연결되어;
    2D 디스플레이 모드에서, 상기 단락라인은 제어신호를 입력하여 모든 상기 제어신호의 도통을 제어하고, 일행의 상기 화소유닛에 대응되는 제 1 스캔라인이 스캔신호를 입력 시, 상기 스캔신호는 상기 제어 스위치를 통해 상기 제어 스위치의 출력단과 연결되는 제 2 스캔라인에 동시에 입력되어 상응하는 제 3 스위치의 도통을 제어하고, 3D 디스플레이 모드에서, 상기 단락라인은 제어신호를 입력하여 모든 상기 제어 스위치의 차단을 제어함으로써, 모든 상기 제 3 스위치의 차단을 제어하는 어레이 기판.
  10. 제 5항에 있어서,
    상기 제 3 화소전극이 소재하는 영역의 면적은 상기 제 1 화소전극과 상기 제 2 화소전극이 소재하는 영역의 면적보다 작은 어레이 기판.
  11. 제 5항에 있어서,
    상기 제 2 스캔라인이 스캔신호를 입력하여 상기 제 3 스위치의 도통을 제어 시, 상기 제 3 스위치는 도통되는 시간 내에 상기 제 2 화소전극과 제 3 화소전극 사이의 전압차가 0이 아니도록 제어함으로써, 상기 제 1 화소전극, 제 2 화소전극과 제 3 화소전극 둘씩 사이의 전압차가 모두 0이 아니도록 하는 어레이 기판.
  12. 제 11항에 있어서,
    상기 제 3 스위치는 박막 트랜지스터로서, 상기 박막 트랜지스터의 게이트는 상기 제 2 스캔라인과 연결되고, 상기 박막 트랜지스터의 소스는 상기 제 2 화소전극과 연결되며, 상기 박막 트랜지스터의 드레인은 상기 제 3 화소전극과 연결되고, 상기 박막 트랜지스터의 폭 길이비는 제 2 설정값보다 작음으로써, 도통되는 시간 내에 상기 제 2 화소전극과 제 3 화소전극 사이의 전압차가 0이 아니도록 제어하는 어레이 기판.
  13. 어레이 기판, 컬러 필터 기판 및 어레이 기판 사이에 위치하는 액정층을 포함하되,
    상기 어레이 기판은 다수의 제 1 스캔라인, 다수의 제 2 스캔라인, 다수의 데이터라인, 다수의 화소유닛 및 공통전압을 입력하기 위한 공통전극을 포함하고, 각각의 화소 유닛은 하나의 제 1 스캔라인, 하나의 제 2 스캔라인 및 하나의 데이터 라인에 대응되며;
    각각의 상기 화소유닛은 제 1 화소전극, 제 2 화소전극, 제 3 화소전극, 제 1 스위치, 제 2 스위치 및 제 3 스위치를 포함하고, 각각의 상기 화소유닛은 제어회로를 더 포함하여, 상기 제 1 화소전극은 상기 제 1 스위치를 통해 본 화소 유닛에 대응되는 상기 제 1 스캔라인과 상기 데이터라인에 연결되고, 상기 제 2 화소전극은 상기 제 2 스위치를 통해 본 화소유닛에 대응되는 상기 제 1 스캔라인과 상기 제 1 스위치에 연결되며, 상기 제 3 화소전극은 상기 제 3 스위치를 통해 본 화소유닛에 대응되는 상기 제 2 스캔라인과 상기 제 2 화소전극에 연결되고, 상기 제어회로는 각각 본 화소유닛에 대응되는 상기 제 1 스캔라인과 상기 제 2 화소전극에 연결되며, 상기 제어회로는 상기 제 1 스캔라인이 스캔신호를 입력 시 상기 제 2 화소전극에 작용하여 상기 제2 화소전극의 전압을 변경시키고, 상기 제2 화소전극과 상기 공통전극 사이의 전압차가 0이 아니도록 제어하며, 상기 제어회로는 상기 공통전극에 접속되고;
    2D 디스플레이 모드에서, 상기 제 1 스캔라인은 스캔신호를 입력하여 상기 제 1 스위치와 제 2 스위치의 도통을 제어하며, 상기 제 1 화소전극은 상기 제 1 스위치를 통해 상기 데이터라인으로부터의 데이터신호를 수신하여 2D 화면에 대응되는 이미지를 디스플레이하는 상태에 놓이고, 상기 제 2 화소전극은 순차적으로 상기 제 1 스위치와 제 2 스위치를 통해 상기 데이터라인으로부터의 데이터신호를 수신하여 2D 화면에 대응되는 이미지를 디스플레이하는 상태에 놓이며, 상기 제어회로는 상기 제 2 화소전극에 작용하여 상기 제 2 화소전극의 전압을 1차로 변경시키고, 이어서 상기 제 1 스캔라인이 상기 제 1 스위치와 제 2 스위치의 차단을 제어하며, 상기 제 2 스캔라인은 스캔신호를 입력하여 상기 제 3 스위치의 도통을 제어함으로써 상기 제 2 화소전극과 상기 제 3 화소전극을 전기적으로 연결하고, 상기 제 3 화소전극은 상기 제 2 화소전극으로부터의 데이터 신호를 수신하여 2D 화면에 대응되는 이미지를 디스플레이하는 상태에 놓임으로써, 1차 변경된 후의 상기 제 2 화소전극의 전압을 상기 제 3 화소전극을 통해 2차로 변경시켜, 상기 제 1 화소전극, 제 2 화소전극과 제 3 화소전극 중의 적어도 2개 사이의 전압차가 0이 아니도록 하며;
    3D 디스플레이 모드에서, 상기 제 2 스캔라인은 상기 제 3 스위치의 차단을 제어하고, 상기 제 1 스캔라인은 스캔신호를 입력하여 상기 제 1 스위치와 제 2 스위치의 도통을 제어하며, 상기 제 1 화소전극은 상기 제 1 스위치를 통해 상기 데이터라인으로부터의 데이터신호를 수신하여 3D 화면에 대응되는 이미지를 디스플레이하는 상태에 놓이고, 상기 제 2 화소전극은 순차적으로 상기 제 1 스위치와 제 2 스위치를 통해 상기 데이터라인으로부터의 데이터신호를 수신하여 3D 화면에 대응되는 이미지를 디스플레이하는 상태에 놓이며, 상기 제어회로는 상기 제 2 화소전극에 작용하여 상기 제 2 화소전극의 전압을 변경시킴으로써, 상기 제 1 화소전극과 제 2 화소전극 사이의 전압차가 0이 아니도록 하고, 상기 제 3 화소전극은 상기 제 3 스위치의 차단 작용에 의해 블랙 화면에 대응되는 이미지를 디스플레이하는 상태에 놓이는 액정 디스플레이 패널.
  14. 제 13항에 있어서,
    상기 제어회로는 제 4 스위치와 전하공유 커패시터를 포함하고, 상기 제 4 스위치는 제어단, 제 1 단과 제 2 단을 포함하며, 상기 제 4 스위치의 제어단은 본 화소유닛에 대응되는 상기 제 1 스캔라인에 연결되고, 상기 제 4 스위치의 제 1 단은 본 화소유닛에 대응되는 상기 제 2 화소전극에 연결되며, 상기 제 4 스위치의 제 2 단은 상기 전하공유 커패시터의 일단에 연결되고, 상기 전하공유 커패시터는 상기 공통전극에 연결되어, 상기 제 1 스캔라인이 스캔신호를 입력 시 상기 제 4 스위치가 도통되어 상기 제 2 화소전극과 상기 전하공유 커패시터를 전기적으로 연결하고, 상기 제 2 화소전극의 전압은 상기 전하공유 커패시터를 통해 1차로 변경되며, 상기 제 4 스위치는 도통되는 시간 내에 상기 제 2 화소전극과 공통전극 사이의 전압차가 0이 아니도록 제어하는 액정 디스플레이 패널.
  15. 제 14항에 있어서,
    상기 제 4 스위치는 박막 트랜지스터이며, 상기 제 4 스위치의 제어단은 박막트랜지스터의 게이트에 대응되고, 상기 제 4 스위치의 제 1 단은 상기 박막 트랜지스터의 소스에 대응되며, 상기 제 4 스위치의 제 2 단은 상기 박막 트랜지스터의 드레인에 대응되고, 상기 박막 트랜지스터의 폭 길이비는 제 1 설정값보다 작음으로써 도통되는 시간 내에 상기 제 2 화소전극과 공통전극 사이의 전압차가 0이 아니도록 제어하는 액정 디스플레이 패널.
  16. 제 13항에 있어서,
    다수의 상기 화소유닛은 행별로 배열되고, 다수의 상기 제 1 스캔라인과 제2 스캔라인도 행별로 배열되며, 2D 디스플레이 모드에서, 일행의 상기 화소유닛에 대응되는 제 1 스캔라인을 스캔함과 동시에, 상기 일행의 화소유닛과 이웃하면서 최근에 스캔된 이전 행의 화소유닛에 대응되는 제 2 스캔라인에 대해 스캔을 수행하는 액정 디스플레이 패널.
  17. 제 16항에 있어서,
    상기 어레이 기판은 어레이 기판 외주 영역에 위치하는 스위치유닛과 단락라인을 더 포함하며;
    상기 스위치유닛은 다수의 제어 스위치를 포함하고, 상기 제어 스위치는 제어단, 입력단 및 출력단을 포함하며, 각각의 상기 제어 스위치의 입력단은 일행의 상기 화소유닛에 대응되는 제 1 스캔라인과 연결되고, 출력단은 상기 일행의 화소유닛과 이웃한 이전 행의 화소유닛에 대응되는 제 2 스캔라인에 연결되며, 모든 상기 제어 스위치의 제어단은 상기 단락라인과 연결되어;
    2D 디스플레이 모드에서, 상기 단락라인은 제어신호를 입력하여 모든 상기 제어 스위치의 도통을 제어하고, 일행의 상기 화소유닛에 대응되는 제 1 스캔라인이 스캔신호를 입력 시, 상기 스캔신호는 상기 제어 스위치를 통해 상기 제어 스위치의 출력단과 연결되는 제 2 스캔라인에 동시에 입력되어 상응하는 상기 제 3 스위치의 도통을 제어하고, 3D 디스플레이 모드에서, 상기 단락라인은 제어신호를 입력하여 모든 상기 제어 스위치의 차단을 제어함으로써, 모든 상기 제 3 스위치의 차단을 제어하는 액정 디스플레이 패널.
  18. 제 13항에 있어서,
    상기 제 3 화소전극이 소재하는 영역의 면적은 상기 제 1 화소전극과 제 2 화소전극이 소재하는 영역의 면적보다 작은 액정 디스플레이 패널.
  19. 제 13항에 있어서,
    상기 제 2 스캔라인이 스캔신호를 입력하여 상기 제 3 스위치의 도통을 제어 시, 상기 제 3 스위치는 도통되는 시간 내에 상기 제 2 화소전극과 제 3 화소전극 사이의 전압차가 0이 아니도록 제어함으로써, 상기 제 1 화소전극, 제 2 화소전극과 제 3 화소전극 둘씩 사이의 전압차가 모두 0이 아니도록 하는 액정 디스플레이 패널.
  20. 제 19항에 있어서,
    상기 제 3 스위치는 박막 트랜지스터로서, 상기 박막 트랜지스터의 게이트는 상기 제 2 스캔라인과 연결되고, 상기 박막 트랜지스터의 소스는 상기 제 2 화소전극과 연결되며, 상기 박막 트랜지스터의 드레인은 상기 제 3 화소전극과 연결되고, 상기 박막 트랜지스터의 폭 길이비는 제 2 설정값보다 작음으로써, 도통되는 시간 내에 상기 제 2 화소전극과 제 3 화소전극 사이의 전압차가 0이 아니도록 제어하는 액정 디스플레이 패널.

KR1020167004366A 2013-07-19 2013-07-25 어레이 기판 및 액정 디스플레이 패널 KR101764549B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201310306867.5 2013-07-19
CN201310306867.5A CN103389604B (zh) 2013-07-19 2013-07-19 一种阵列基板及液晶显示面板
PCT/CN2013/080075 WO2015006995A1 (zh) 2013-07-19 2013-07-25 一种阵列基板及液晶显示面板

Publications (2)

Publication Number Publication Date
KR20160032243A KR20160032243A (ko) 2016-03-23
KR101764549B1 true KR101764549B1 (ko) 2017-08-02

Family

ID=49533913

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167004366A KR101764549B1 (ko) 2013-07-19 2013-07-25 어레이 기판 및 액정 디스플레이 패널

Country Status (6)

Country Link
JP (1) JP6127212B2 (ko)
KR (1) KR101764549B1 (ko)
CN (1) CN103389604B (ko)
GB (1) GB2529979B (ko)
RU (1) RU2621884C1 (ko)
WO (1) WO2015006995A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103399435B (zh) * 2013-08-01 2015-09-16 深圳市华星光电技术有限公司 一种阵列基板及液晶显示面板
CN103676383B (zh) * 2013-12-27 2015-12-09 深圳市华星光电技术有限公司 兼容2d与3d显示模式的液晶显示面板及显示方法
CN105045009B (zh) * 2015-08-24 2018-04-10 深圳市华星光电技术有限公司 一种液晶显示面板及其阵列基板
CN105137685B (zh) * 2015-09-09 2019-04-05 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN105957494B (zh) * 2016-07-19 2019-05-24 武汉华星光电技术有限公司 液晶驱动电路及液晶显示装置
US10078991B2 (en) 2016-07-19 2018-09-18 Wuhan China Star Optoelectronics Technology Co., Ltd. Liquid crystal driving circuit having a main pixel and a subpixel and liquid crystal display device
CN106249496B (zh) * 2016-08-31 2020-02-18 深圳市华星光电技术有限公司 像素单元、像素驱动电路及驱动方法
CN108074514B (zh) * 2016-11-17 2020-11-13 元太科技工业股份有限公司 像素结构与驱动方法
CN112327550B (zh) * 2020-09-29 2022-12-27 东莞材料基因高等理工研究院 像素结构、阵列基板
CN113219747B (zh) * 2021-04-23 2022-11-08 成都中电熊猫显示科技有限公司 阵列基板、液晶显示面板及液晶显示器
CN116403538A (zh) * 2022-11-24 2023-07-07 惠科股份有限公司 像素开关控制电路、像素单元和显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008287032A (ja) 2007-05-17 2008-11-27 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP2013020253A (ja) 2011-07-06 2013-01-31 Lg Display Co Ltd 映像表示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5699456B2 (ja) * 2010-06-10 2015-04-08 カシオ計算機株式会社 表示装置
CN102906636B (zh) * 2010-07-09 2013-11-13 夏普株式会社 液晶显示装置
JP2012168228A (ja) * 2011-02-10 2012-09-06 Seiko Epson Corp 電気光学装置及び電子機器
TWI430255B (zh) * 2011-06-14 2014-03-11 Benq Materials Corp 像素電路及其驅動方法
KR101924621B1 (ko) * 2011-08-19 2018-12-03 엘지디스플레이 주식회사 영상표시장치
CN102650781B (zh) * 2011-10-18 2014-11-19 京东方科技集团股份有限公司 用于立体显示的像素结构及其控制方法
CN102707527B (zh) * 2012-06-13 2015-07-15 深圳市华星光电技术有限公司 一种液晶显示面板及其阵列基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008287032A (ja) 2007-05-17 2008-11-27 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP2013020253A (ja) 2011-07-06 2013-01-31 Lg Display Co Ltd 映像表示装置

Also Published As

Publication number Publication date
JP2016525709A (ja) 2016-08-25
GB201522576D0 (en) 2016-02-03
RU2621884C1 (ru) 2017-06-07
GB2529979A (en) 2016-03-09
JP6127212B2 (ja) 2017-05-10
KR20160032243A (ko) 2016-03-23
CN103389604A (zh) 2013-11-13
GB2529979B (en) 2020-04-15
WO2015006995A1 (zh) 2015-01-22
CN103389604B (zh) 2015-11-25

Similar Documents

Publication Publication Date Title
KR101764549B1 (ko) 어레이 기판 및 액정 디스플레이 패널
KR101764551B1 (ko) 어레이 기판 및 액정 디스플레이 패널
KR101764548B1 (ko) 어레이 기판 및 액정 디스플레이 패널
KR101872626B1 (ko) 어레이 기판 및 액정 디스플레이 패널
KR101789947B1 (ko) 어레이 기판 및 액정 디스플레이 패널
KR101764550B1 (ko) 어레이 기판 및 액정 디스플레이 패널
CN102341744B (zh) 立体显示装置
US10809581B2 (en) Active matrix substrate, and display panel
CN101510414A (zh) 液晶显示器及其驱动方法
WO2014187011A1 (zh) 一种阵列基板及液晶显示装置
CN102707527A (zh) 一种液晶显示面板及其阵列基板
US20160125825A1 (en) Display panel, and pixel structure and driving method thereof
US20150022507A1 (en) Array substrate and the liquid crystal panel
CN102879960A (zh) 一种阵列基板及液晶显示面板
US9082331B2 (en) Liquid crystal display panel and array substrate thereof
WO2015051601A1 (zh) 一种偏光式三维显示面板及其像素单元
CN203350570U (zh) 一种阵列基板及液晶显示面板
US10321121B2 (en) Stereoscopic images display apparatus comprising flexible barrier pattern

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant