RU2621884C1 - Подложка матрицы и жидкокристаллическая панель - Google Patents

Подложка матрицы и жидкокристаллическая панель Download PDF

Info

Publication number
RU2621884C1
RU2621884C1 RU2016105105A RU2016105105A RU2621884C1 RU 2621884 C1 RU2621884 C1 RU 2621884C1 RU 2016105105 A RU2016105105 A RU 2016105105A RU 2016105105 A RU2016105105 A RU 2016105105A RU 2621884 C1 RU2621884 C1 RU 2621884C1
Authority
RU
Russia
Prior art keywords
transistor
pixel electrode
pixel
scan
electrode
Prior art date
Application number
RU2016105105A
Other languages
English (en)
Inventor
Сяохуэй Яо
Чэн-Хун Чэнь
Original Assignee
Шэньчжэнь Чайна Стар Оптоэлектроникс Текнолоджи Ко., Лтд.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Шэньчжэнь Чайна Стар Оптоэлектроникс Текнолоджи Ко., Лтд. filed Critical Шэньчжэнь Чайна Стар Оптоэлектроникс Текнолоджи Ко., Лтд.
Application granted granted Critical
Publication of RU2621884C1 publication Critical patent/RU2621884C1/ru

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • G09G3/003—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background to produce spatial visual effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G09G2300/0447—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations for multi-domain technique to improve the viewing angle in a liquid crystal display, such as multi-vertical alignment [MVA]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation

Abstract

Изобретение относится к технологии изготовления дисплеев и, более конкретно, к подложке матрицы и жидкокристаллической панели. Каждый пиксель подложки матрицы включает первый электрод пикселя, второй электрод пикселя и третий электрод пикселя. Помимо этого, пиксель, кроме того, включает управляющую схему для действия на второй электрод пикселя, чтобы изменить напряжение второго электрода пикселя. Третий электрод пикселя соединяется с вторым электродом пикселя через третий транзистор. В режиме двухмерного отображения три электрода пикселя находятся в состоянии отображения соответствующих двухмерных изображений. В режиме трехмерного отображения третий электрод пикселя находится в состоянии отображения соответствующих черных изображений, и первый и второй электроды пикселя находятся в состоянии отображения соответствующих трехмерных изображений. Технический результат заключается в уменьшении искажения цвета в режимах двухмерного и трехмерного отображения. 3 н. и 17 з.п. ф-лы, 6 ил.

Description

ПРЕДПОСЫЛКИ ДЛЯ СОЗДАНИЯ ИЗОБРЕТЕНИЯ
ОБЛАСТЬ ТЕХНИКИ
[0001] Настоящее раскрытие относится к технологии изготовления дисплеев и, более конкретно, к подложке матрицы и жидкокристаллической панели.
ОПИСАНИЕ УРОВНЯ ТЕХНИКИ
[0002] ЖК-дисплеи с вертикальным выравниванием (VA) характеризуются признаками, включающими быстрое время отклика и высокую контрастность, что позволило им стать текущей тенденцией в области ЖК-дисплеев. Однако выравнивание и скорость отражения жидкого кристалла неодинаковые при разном угле обзора, и, таким образом, скорость передачи низкая при большом угле отклонения. Цвет, отображаемый при угле отклонения и виде по центру разный, особенно при широком угле обзора. Для того чтобы решить эту проблему, пиксель делят на основную область и субпиксельную область. Каждую из этих областей делят на четыре домена, и, таким образом, каждый из пикселей включает восемь доменов. При подаче разного напряжения на основную область и субпиксельную область выравнивание жидкого кристалла в двух областях будет разным, так что достигается эффект малого изменения цвета (LCS).
[0003] С развитием этой технологии большинство ЖК-дисплеев способны работать в двухмерном режиме и трехмерном режиме. Согласно технологии круговой поляризации экрана 3D-телевизора (FPR) пиксели, расположенные в двух соседних строках, соответствуют левому глазу и правому глазу, чтобы создавать сигналы изображения дли левого глаза и сигналы изображения для правого глаза. Глаза зрителя воспринимают изображение для левого глаза и изображение для правого глаза, и эти изображения затем объединяются в мозге зрителя, создавая эффект трехмерного изображения. Когда изображение для левого глаза и изображение для правого глаза воспринимаются левым глазом и правым глазом зрителя, возникает эффект перекрестных помех, при этом зритель может видеть перекрывание изображений. Для того чтобы уменьшить этот эффект перекрестных помех, применяют черную матрицу. Однако такое решение может приводить к уменьшению формата изображения и снижению яркости в режиме двухмерного отображения.
[0004] При применении конструкции с эффектом LCS вопрос формата изображения и вопрос перекрестных помех могут быть решены. То есть основная область и субпиксельная область отображают нормальные двухмерные изображения в режиме двухмерного отображения и в режиме трехмерного отображения, основная область отображает черное изображение, эквивалентное черной матрице, и субпиксельная область отображает нормальные трехмерные изображения, чтобы уменьшить перекрестные помехи. Однако, когда только субпиксельная область отображает трехмерное изображение в режиме трехмерного отображения, эффект LCS не может быть достигнут.
РАСКРЫТИЕ ИЗОБРЕТЕНИЯ
[0005] Цель изобретения заключается в том, чтобы предложить подложку матрицы и жидкокристаллическую панель, чтобы уменьшить разницу в цвете в режимах двухмерного и трехмерного отображения при большом угле обзора. Помимо этого такие подложка матрицы и жидкокристаллическая панель могут не только увеличить формат изображения в режиме двухмерного отображения, но и уменьшить влияние перекрестных помех в режиме трехмерного отображения.
[0006] В одном аспекте подложка матрицы включает: некоторое число первых линий сканирования, некоторое число вторых линий сканирования и некоторое число пикселей, расположенных в направлении строки, некоторое число линий данных и общий электрод для подвода общего напряжения, и каждый пиксель соответствует одной первой линии сканирования, одной второй линии сканирования и одной линии данных; каждый из пикселей включает первый электрод пикселя, второй электрод пикселя, третий электрод пикселя, первый транзистор, второй транзистор и третий транзистор, каждый из пикселей, кроме того, включает управляющую схему, первый электрод пикселя соединяется с соответствующей первой линией сканирования и соответствующей линией данных через первый транзистор, второй электрод пикселя соединяется с соответствующей первой линией сканирования и первым транзистором через второй транзистор, третий электрод пикселя соединяется с соответствующей второй линией сканирования и вторым электродом пикселя через третий транзистор, управляющая схема соединяется с соответствующими первыми линиями сканирования и соответствующим вторым электродом пикселя, управляющая схема действует на второй электрод пикселя, когда первые линии сканирования подводят сигналы сканирования, чтобы изменить напряжение второго электрода пикселя, и управляющая схема регулирует разницу напряжений между вторым электродом пикселя и общим электродом так, чтобы она не была равна нулю; в режиме двухмерного отображения первая линия сканирования подводит сигналы сканирования, чтобы включить первый транзистор и второй транзистор, на первый электрод пикселя поступают сигналы данных с линий данных через первый транзистор, чтобы находиться в состоянии отображения соответствующих двухмерных изображений, на второй электрод пикселя поступают сигналы данных с линий данных через первый транзистор и второй транзистор поочередно, чтобы быть в состоянии отображения соответствующих двухмерных изображений, управляющая схема действует на второй электрод пикселя, чтобы изменить напряжение второго электрода пикселя в первый раз, первые линии сканирования отключают первый транзистор и второй транзистор, вторые линии сканирования подводят сигналы сканирования, чтобы включить третий транзистор, так что второй электрод пикселя и третий электрод пикселя будут электрически соединены, на третий электрод пикселя поступают сигналы данных с второго электрода пикселя, чтобы быть в состоянии отображения соответствующих двухмерных изображений, так что напряжение второго электрода пикселя изменяется во второй раз третьим электродом пикселя, третий транзистор регулирует разницу напряжений между вторым электродом пикселя и третьим электродом пикселя, чтобы она не была равна нулю, когда третий транзистор включен, так что разница напряжений между любыми двумя из первого электрода пикселя, второго электрода пикселя и третьего электрода пикселя не равна нулю, при этом соответствующие первые линии сканирования текущей строки пикселей и соответствующие вторые линии сканирования предыдущей строки пикселей сканируются одновременно, и предыдущая строка пикселей расположена рядом с текущей строкой пикселей и сканировалась недавно; и в режиме трехмерного отображения вторые линии сканирования отключают третий транзистор, первая линия сканирования подводит сигналы сканирования, чтобы включить первый транзистор и второй транзистор, на первый электрод пикселя поступают сигналы данных с линий данных через первый транзистор, чтобы быть в состоянии отображения соответствующих трехмерных изображений, на второй электрод пикселя поступают сигналы данных с линий данных через первый транзистор и второй транзистор поочередно, чтобы быть в состоянии отображения соответствующих трехмерных изображений, управляющая схема действует на второй электрод пикселя, чтобы изменить напряжение второго электрода пикселя, так что разница напряжений между первым электродом пикселя и вторым электродом пикселя не равна нулю, и третий электрод пикселя находится в состоянии отображения соответствующих черных изображений, когда третий транзистор отключен.
[0007] При этом управляющая схема включает четвертый транзистор и конденсатор перераспределения заряда, четвертый транзистор включает управляющий вывод, первый вывод и второй вывод, управляющий вывод четвертого транзистора соединяется с соответствующими первыми линиями сканирования пикселя, первый вывод четвертого транзистора соединяется с соответствующим вторым электродом пикселя, второй вывод четвертого транзистора соединяется с одним выводом конденсатора перераспределения заряда, конденсатор перераспределения заряда соединяется с общим электродом, первые линии сканирования подводят сигналы сканирования, чтобы включить четвертый транзистор, так что второй электрод пикселя и конденсатор перераспределения заряда будут электрически соединены, напряжение второго электрода пикселя изменяется в первый раз конденсатором перераспределения заряда, и четвертый транзистор регулирует разницу напряжений между вторым электродом пикселя и общим электродом так, чтобы она не была равна нулю.
[0008] При этом четвертым транзистором является тонкопленочный транзистор (TFT), управляющий вывод четвертого транзистора соответствует затвору TFT, первый вывод четвертого транзистора соответствует истоку TFT, второй вывод четвертого транзистора соответствует стоку TFT, и отношение ширина/длина TFT меньше заданного значения, так что разница напряжений между вторым электродом пикселя и общим электродом не равна нулю.
[0009] При этом подложка матрицы, кроме того, включает блок коммутации, расположенный на периферии подложки матрицы, и одну закорачивающую линию, блок коммутации включает некоторое число управляемых транзисторов, управляемый транзистор включает управляющий вывод, входной вывод и выходной вывод, входной вывод каждого из управляемых транзисторов соединяются с соответствующими первыми линиями сканирования строки пикселей, выходной вывод каждого из управляемых транзисторов соединяются с соответствующими вторыми линиями сканирования предыдущей строки пикселей, предыдущая строка пикселей расположена рядом с текущей строкой пикселей, и управляющие выводы управляемых транзисторов соединяются с закорачивающей линией; и в режиме двухмерного отображения закорачивающая линия подводит управляющие сигналы, чтобы включить все управляемые транзисторы, когда соответствующие первые линии сканирования одной строки пикселей подводят сигналы сканирования, эти сигналы сканирования одновременно подаются на вторые линии сканирования, соединенные с выходным выводом управляемого транзистора через управляемый транзистор, чтобы включить третий транзистор в режиме трехмерного отображения, и закорачивающая линия подводит управляющие сигналы, чтобы отключить все управляемые транзисторы для того, чтобы отключить все третьи транзисторы.
[0010] В еще одном аспекте подложка матрицы включает: некоторое число первых линий сканирования, некоторое число вторых линий сканирования, некоторое число линий данных, некоторое число пикселей и общий электрод для подвода общего напряжения, и каждый пиксель соответствует одной первой линии сканирования, одной второй линии сканирования и одной линии данных; каждый из пикселей включает первый электрод пикселя, второй электрод пикселя, третий электрод пикселя, первый транзистор, второй транзистор и третий транзистор, каждый из пикселей, кроме того, включает управляющую схему, первый электрод пикселя соединяется с соответствующей первой линией сканирования и соответствующей линией данных через первый транзистор, второй электрод пикселя соединяется с соответствующей первой линией сканирования и первым транзистором через второй транзистор, третий электрод пикселя соединяется с соответствующей второй линией сканирования и вторым электродом пикселя через третий транзистор, управляющая схема соединяется с соответствующими первыми линиями сканирования и соответствующим вторым электродом пикселя, управляющая схема действует на второй электрод пикселя, когда первые линии сканирования подводят сигналы сканирования, чтобы изменить напряжение второго электрода пикселя, и управляющая схема регулирует разницу напряжений между вторым электродом пикселя и общим электродом так, чтобы она не была равна нулю; в режиме двухмерного отображения первая линия сканирования подводит сигналы сканирования, чтобы включить первый транзистор и второй транзистор, на первый электрод пикселя поступают сигналы данных с линий данных через первый транзистор, чтобы находиться в состоянии отображения соответствующих двухмерных изображений, на второй электрод пикселя поступают сигналы данных с линий данных через первый транзистор и второй транзистор поочередно, чтобы быть в состоянии отображения соответствующих двухмерных изображений, управляющая схема действует на второй электрод пикселя, чтобы изменить напряжение второго электрода пикселя в первый раз, первые линии сканирования отключают первый транзистор и второй транзистор, вторые линии сканирования подводят сигналы сканирования, чтобы включить третий транзистор, так что второй электрод пикселя и третий электрод пикселя будут электрически соединены, на третий электрод пикселя поступают сигналы данных с второго электрода пикселя, чтобы быть в состоянии отображения соответствующих двухмерных изображений, так что напряжение второго электрода пикселя изменяется во второй раз третьим электродом пикселя, разница напряжений между любыми двумя из первого электрода пикселя, второго электрода пикселя и третьего электрода пикселя не равна нулю; и в режиме трехмерного отображения вторые линии сканирования отключают третий транзистор, первая линия сканирования подводит сигналы сканирования, чтобы включить первый транзистор и второй транзистор, на первый электрод пикселя поступают сигналы данных с линий данных через первый транзистор, чтобы быть в состоянии отображения соответствующих трехмерных изображений, на второй электрод пикселя поступают сигналы данных с линий данных через первый транзистор и второй транзистор поочередно, чтобы быть в состоянии отображения соответствующих трехмерных изображений, управляющая схема действует на второй электрод пикселя, чтобы изменить напряжение второго электрода пикселя, так что разница напряжений между первым электродом пикселя и вторым электродом пикселя не равна нулю, и третий электрод пикселя находится в состоянии отображения соответствующих черных изображений, когда третий транзистор отключен.
[0011] При этом управляющая схема включает четвертый транзистор и конденсатор перераспределения заряда, четвертый транзистор включает управляющий вывод, первый вывод и второй вывод, управляющий вывод четвертого транзистора соединяется с соответствующими первыми линиями сканирования пикселя, первый вывод четвертого транзистора соединяется с соответствующим вторым электродом пикселя, второй вывод четвертого транзистора соединяется с одним выводом конденсатора перераспределения заряда, конденсатор перераспределения заряда соединяется с общим электродом, первые линии сканирования подводят сигналы сканирования, чтобы включить четвертый транзистор, так что второй электрод пикселя и конденсатор перераспределения заряда будут электрически соединены, напряжение второго электрода пикселя изменяется в первый раз конденсатором перераспределения заряда, и четвертый транзистор регулирует разницу напряжений между вторым электродом пикселя и общим электродом так, чтобы она не была равна нулю.
[0012] При этом четвертым транзистором является тонкопленочный транзистор (TFT), управляющий вывод четвертого транзистора соответствует затвору TFT, первый вывод четвертого транзистора соответствует истоку TFT, второй вывод четвертого транзистора соответствует стоку TFT, и отношение ширина/длина TFT меньше заданного значения, так что разница напряжений между вторым электродом пикселя и общим электродом не равна нулю.
[0013] При этом некоторое число пикселей, некоторое число первых линий сканирования и некоторое число вторых линий сканирования расположены в направлении строки, в режиме двухмерного отображения соответствующие первые линии сканирования текущей строки пикселей и соответствующие вторые линии сканирования предыдущей строки пикселей сканируются одновременно, и предыдущая строка пикселей расположена рядом с текущей строкой пикселей и сканировалась недавно.
[0014] При этом подложка матрицы, кроме того, включает блок коммутации, расположенный на периферии подложки матрицы, и одну закорачивающую линию, блок коммутации включает некоторое число управляемых транзисторов, управляемый транзистор включает управляющий вывод, входной вывод и выходной вывод, входной вывод каждого из управляемых транзисторов соединяется с соответствующими первыми линиями сканирования строки пикселей, выходной вывод каждого из управляемых транзисторов соединяется с соответствующими вторыми линиями сканирования предыдущей строки пикселей, предыдущая строка пикселей расположена рядом с текущей строкой пикселей, и управляющие выводы управляемых транзисторов соединяются с закорачивающей линией; и в режиме двухмерного отображения закорачивающая линия подводит управляющие сигналы, чтобы включить все управляемые транзисторы, когда соответствующие первые линии сканирования одной строки пикселей подводят сигналы сканирования, эти сигналы сканирования одновременно подаются на вторые линии сканирования, соединенные с выходным выводом управляемого транзистора через управляемый транзистор, чтобы включить третий транзистор в режиме трехмерного отображения, и закорачивающая линия подводит управляющие сигналы, чтобы отключить все управляемые транзисторы для того, чтобы отключить все третьи транзисторы.
[0015] При этом размер области, в которой расположен третий электрод пикселя, меньше, чем размер областей, в которых расположены первый электрод пикселя и второй электрод пикселя.
[0016] При этом, когда вторые линии сканирования подводят сигналы сканирования, чтобы включить третий транзистор, третий транзистор регулирует разницу напряжений между вторым электродом пикселя и третьим электродом пикселя, чтобы она не была равна нулю когда третий транзистор включен, так что разница напряжений между любыми двумя из первого электрода пикселя, второго электрода пикселя и третьего электрода пикселя не равна нулю.
[0017] При этом третьим транзистором является TFT, затвор TFT соединяется с вторыми линиями сканирования, исток TFT соединяется с вторым электродом пикселя, сток TFT соединяется с третьим электродом пикселя, ширина/длина TFT меньше, чем второе заданное значение, так что разница напряжений между вторым электродом пикселя и третьим электродом пикселя не была равна нулю, когда третий транзистор включен.
[0018] В еще одном аспекте жидкокристаллическая панель включает: подложку матрицы, подложку фильтрации цвета и слой жидкого кристалла между подложкой матрицы и подложкой фильтрации цвета, подложка матрицы включает: некоторое число первых линий сканирования, некоторое число вторых линий сканирования, некоторое число линий данных, некоторое число пикселей и общий электрод для подвода общего напряжения, и каждый пиксель соответствует одной первой линии сканирования, одной второй линии сканирования и одной линии данных; каждый из пикселей включает первый электрод пикселя, второй электрод пикселя, третий электрод пикселя, первый транзистор, второй транзистор и третий транзистор, каждый из пикселей, кроме того, включает управляющую схему, первый электрод пикселя соединяется с соответствующей первой линией сканирования и соответствующей линией данных через первый транзистор, второй электрод пикселя соединяется с соответствующей первой линией сканирования и первым транзистором через второй транзистор, третий электрод пикселя соединяется с соответствующей второй линией сканирования и вторым электродом пикселя через третий транзистор, управляющая схема соединяется с соответствующими первыми линиями сканирования и соответствующим вторым электродом пикселя, управляющая схема действует на второй электрод пикселя, когда первые линии сканирования подводят сигналы сканирования, чтобы изменить напряжение второго электрода пикселя, и управляющая схема регулирует разницу напряжений между вторым электродом пикселя и общим электродом так, чтобы она не была равна нулю; в режиме двухмерного отображения первая линия сканирования подводит сигналы сканирования, чтобы включить первый транзистор и второй транзистор, на первый электрод пикселя поступают сигналы данных с линий данных через первый транзистор, чтобы находиться в состоянии отображения соответствующих двухмерных изображений, на второй электрод пикселя поступают сигналы данных с линий данных соответственно через первый транзистор и второй транзистор, чтобы быть в состоянии отображения соответствующих двухмерных изображений, управляющая схема действует на второй электрод пикселя, чтобы изменить напряжение второго электрода пикселя в первый раз, первые линии сканирования отключают первый транзистор и второй транзистор, вторые линии сканирования подводят сигналы сканирования, чтобы включить третий транзистор, так что второй электрод пикселя и третий электрод пикселя будут электрически соединены, на третий электрод пикселя поступают сигналы данных с второго электрода пикселя, чтобы быть в состоянии отображения соответствующих двухмерных изображений, так что напряжение второго электрода пикселя изменяется во второй раз третьим электродом пикселя, разница напряжений между любыми двумя из первого электрода пикселя, второго электрода пикселя и третьего электрода пикселя не равна нулю; и в режиме трехмерного отображения вторые линии сканирования отключают третий транзистор, первая линия сканирования подводит сигналы сканирования, чтобы включить первый транзистор и второй транзистор, на первый электрод пикселя поступают сигналы данных с линий данных через первый транзистор, чтобы быть в состоянии отображения соответствующих трехмерных изображений, на второй электрод пикселя поступают сигналы данных с линий данных через первый транзистор и второй транзистор поочередно, чтобы быть в состоянии отображения соответствующих трехмерных изображений, управляющая схема действует на второй электрод пикселя, чтобы изменить напряжение второго электрода пикселя, так что разница напряжений между первым электродом пикселя и вторым электродом пикселя не равна нулю, и третий электрод пикселя находится в состоянии отображения соответствующих черных изображений, когда третий транзистор отключен.
[0019] При этом управляющая схема включает четвертый транзистор и конденсатор перераспределения заряда, четвертый транзистор включает управляющий вывод, первый вывод и второй вывод, управляющий вывод четвертого транзистора соединяется с соответствующими первыми линиями сканирования пикселя, первый вывод четвертого транзистора соединяется с соответствующим вторым электродом пикселя, второй вывод четвертого транзистора соединяется с одним выводом конденсатора перераспределения заряда, конденсатор перераспределения заряда соединяется с общим электродом, первые линии сканирования подводят сигналы сканирования, чтобы включить четвертый транзистор, так что второй электрод пикселя и конденсатор перераспределения заряда будут электрически соединены, напряжение второго электрода пикселя изменяется в первый раз конденсатором перераспределения заряда, и четвертый транзистор регулирует разницу напряжений между вторым электродом пикселя и общим электродом так, чтобы она не была равна нулю.
[0020] При этом четвертым транзистором является тонкопленочный транзистор (TFT), управляющий вывод четвертого транзистора соответствует затвору TFT, первый вывод четвертого транзистора соответствует истоку TFT, второй вывод четвертого транзистора соответствует стоку TFT, отношение ширина/длина TFT меньше заданного значения, так что разница напряжений между вторым электродом пикселя и общим электродом не равна нулю.
[0021] При этом некоторое число пикселей, некоторое число первых линий сканирования и некоторое число вторых линий сканирования расположены в направлении строки, в режиме двухмерного отображения соответствующие первые линии сканирования текущей строки пикселей и соответствующие вторые линии сканирования предыдущей строки пикселей сканируются одновременно, и предыдущая строка пикселей расположена рядом с текущей строкой пикселей и сканировалась недавно.
[0022] При этом подложка матрицы, кроме того, включает блок коммутации, расположенный на периферии подложки матрицы, и одну закорачивающую линию, блок коммутации включает некоторое число управляемых транзисторов, управляемый транзистор включает управляющий вывод, входной вывод и выходной вывод, входной вывод каждого из управляемых транзисторов соединяется с соответствующими первыми линиями сканирования строки пикселей, выходной вывод каждого из управляемых транзисторов соединяется с соответствующими вторыми линиями сканирования предыдущей строки пикселей, предыдущая строка пикселей расположена рядом с текущей строкой пикселей, и управляющие выводы управляемых транзисторов соединяются с закорачивающей линией; в режиме двухмерного отображения закорачивающая линия подводит управляющие сигналы, чтобы включить все управляемые транзисторы, когда соответствующие первые линии сканирования одной строки пикселей подводят сигналы сканирования, эти сигналы сканирования одновременно подаются на вторые линии сканирования, соединенные с выходным выводом управляемого транзистора через управляемый транзистор, чтобы включить третий транзистор, в режиме трехмерного отображения закорачивающая линия подводит управляющие сигналы, чтобы отключить все управляемые транзисторы для того, чтобы отключить все третьи транзисторы.
[0023] При этом размер области, в которой расположен третий электрод пикселя меньше, чем размер областей, в которых расположены первый электрод пикселя и второй электрод пикселя.
[0024] При этом, когда вторые линии сканирования подводят сигналы сканирования, чтобы включить третий транзистор, третий транзистор регулирует разницу напряжений между вторым электродом пикселя и третьим электродом пикселя, чтобы она не была равна нулю, когда третий транзистор включен, так что разница напряжений между любыми двумя из первого электрода пикселя, второго электрода пикселя и третьего электрода пикселя не равна нулю.
[0025] При этом третьим транзистором является TFT, затвор TFT соединяется с вторыми линиями сканирования, исток TFT соединяется с вторым электродом пикселя, сток TFT соединяется с третьим электродом пикселя, ширина/длина TFT меньше, чем второе заданное значение, так что разница напряжений между вторым электродом пикселя и третьим электродом пикселя не равна нулю, когда третий транзистор включен.
[0026] В связи с вышеизложенным, каждый пиксель подложки матрицы включает первый электрод пикселя, второй электрод пикселя и третий электрод пикселя. Управляющая схема действует на второй электрод пикселя. Третий электрод пикселя соединяется с вторым электродом пикселя через третий транзистор. В режиме двухмерного отображения, когда первые линии сканирования подводят сигналы сканирования, на первый электрод пикселя поступают сигналы данных с линии данных через первый транзистор. На второй электрод пикселя поступают сигналы данных с линии данных через первый транзистор и второй транзистор поочередно, чтобы быть в состоянии отображения соответствующих двухмерных изображений. Управляющая схема действует на второй электрод пикселя, чтобы изменить напряжение второго электрода пикселя в первый раз, так что напряжение первого электрода пикселя отличается от напряжения второго электрода пикселя. Таким образом уменьшается искажение цвета при широком угле обзора. Когда первые линии сканирования прекращают подводить сигналы сканирования, третий транзистор включается, так что второй электрод пикселя и третий электрод пикселя будут электрически соединены. На третий электрод пикселя поступают сигналы данных с второго электрода пикселя, чтобы быть в состоянии отображения соответствующих двухмерных изображений. Как таковые, в режиме двухмерного отображения первый, второй и третий электрод пикселя находятся в состоянии отображения соответствующих двухмерных изображений. Таким образом увеличивается формат изображения. Помимо этого напряжение второго электрода пикселя изменяется во второй раз третьим электродом пикселя, так что напряжение любых двух из трех электродов пикселя разное. В то же время, разница напряжений между вторым электродом пикселя и первым электродом пикселя увеличивается, что далее уменьшает искажение цвета при широком угле обзора. В режиме трехмерного отображения на первый электрод пикселя поступают сигналы данных с линий данных через первый транзистор. На второй электрод пикселя поступают сигналы данных с линий данных через первый и второй транзистор поочередно, чтобы быть в состоянии отображения соответствующих трехмерных изображений. Управляющая схема действует на второй электрод пикселя, чтобы изменить напряжение второго электрода пикселя, так что напряжение первого электрода пикселя отличается от напряжения второго электрода пикселя, чтобы уменьшить искажение цвета при широком угле обзора. Помимо этого в режиме трехмерного отображения третий электрод пикселя является управляемым, чтобы быть в состоянии отображения соответствующих черных изображений, чтобы уменьшить эффект перекрестных помех.
КРАТКОЕ ОПИСАНИЕ ЧЕРТЕЖЕЙ
[0027] Фиг. 1 - схематический вид подложки матрицы в соответствии с одним вариантом осуществления.
[0028] Фиг. 2 - схематический вид, показывающий один пиксель с Фиг. 1
[0029] Фиг. 3 - эквивалентная схема пикселя с Фиг. 1
[0030] Фиг. 4 - схематический вид, показывающий действие третьего электрода пикселя с Фиг. 1 на изображение в режиме трехмерного отображения.
[0031] Фиг. 5 - эквивалентная схема пикселя в соответствии с еще одним вариантом осуществления.
[0032] Фиг. 6 - схематический вид жидкокристаллической панели в соответствии с одним вариантом осуществления.
ПОДРОБНОЕ ОПИСАНИЕ ВАРИАНТОВ ОСУЩЕСТВЛЕНИЯ
[0033] Варианты осуществления изобретения теперь будут описаны более подробно со ссылками на прилагаемые чертежи, на которых показаны эти варианты осуществления.
[0034] На Фиг. 1 показан схематический вид подложки матрицы в соответствии с одним вариантом осуществления. Подложка матрицы включает некоторое число первых линий 11 сканирования, некоторое число вторых линий 12 сканирования, некоторое число линий 13 данных, некоторое число пикселей 14 и общий электрод 15 для подвода общего напряжения. Пиксели 14 расположены в матрице. Каждый пиксель 14 соединяется с одной первой линией 11 сканирования, одной второй линией 12 сканирования и одной линией 13 данных.
[0035] Со ссылкой на Фиг. 2 и 3, каждый из пикселей 14 включает первый электрод M1 пикселя, второй электрод М2 пикселя, третий электрод М3 пикселя, и первый транзистор Т1, второй транзистор Т2, третий транзистор Т3, соответствующие, соответственно, первому электроду М1 пикселя, второму электроду М2 пикселя и третьему электроду М3 пикселя. Каждый из транзисторов включает управляющий вывод, входной вывод и выходной вывод. Управляющие выводы первого транзистора Т1 и второго транзистора Т2 электрически соединяются с соответствующей первой линией сканирования 11 пикселя 14. Входной вывод первого транзистора Т1 электрически соединяется с соответствующей линией 13 данных пикселя 14. Выходной вывод первого транзистора Т1 электрически соединяется с первым электродом M1 пикселя. Входной вывод второго транзистора Т2 электрически соединяется с первым электродом M1 пикселя. Входной вывод второго транзистора Т2 электрически соединяется с выходным выводом первого транзистора Т1. Выходной вывод второго транзистора Т2 электрически соединяется с вторым электродом пикселя М2. Управляющий вывод третьего транзистора Т3 электрически соединяется с соответствующей второй линией 12 сканирования пикселя 14. Входной вывод третьего транзистора Т3 электрически соединяется с вторым электродом пикселя М2. Выходной вывод третьего транзистора Т3 электрически соединяется с третьим электродом пикселя М3.
[0036] В одном варианте осуществления первым транзистором Т1, вторым транзистором Т2 и третьим транзистором Т3 являются тонкопленочные транзисторы (TFT). Управляющие выводы транзисторов T1, Т2, Т3 соответствуют затвору TFT. Входные выводы транзисторов T1, Т2, Т3 соответствуют истоку TFT. Выходные выводы транзисторов Т1, Т2, Т3 соответствуют стоку TFT. В других вариантах осуществления этими тремя транзисторами могут быть триоды или пары Дарлингтона.
[0037] Каждый пиксель 14 включает управляющую схему 16, соединяющуюся с соответствующей первой линией 11 сканирования и вторым электродом М2 пикселя 14. Когда первая линия 11 сканирования подводит сигналы сканирования, управляющая схема 16 изменяет напряжение второго электрода М2 пикселя и регулирует разницу напряжений между вторым электродом М2 пикселя и общим электродом 15 так, чтобы она не была равна нулю. Более конкретно, управляющая схема 16 включает четвертый транзистор Т4 и конденсатор перераспределения заряда Са. Четвертый транзистор Т4 включает управляющий вывод, входной вывод и выходной вывод. Управляющий вывод четвертого транзистора Т4 электрически соединяется с первой линией 11 сканирования. Первый вывод четвертого транзистора Т4 электрически соединяется с вторым электродом пикселя М2. Второй вывод четвертого транзистора Т4 электрически соединяется с одним выводом конденсатора перераспределения заряда Ca, и другой вывод конденсатора перераспределения заряда Ca электрически соединяется с общим электродом 15. Четвертым транзистором Т4 является TFT. Управляющий вывод четвертого транзистора Т4 соответствует затвору TFT. Первый вывод четвертого транзистора Т4 соответствует истоку TFT. Второй вывод четвертого транзистора Т4 соответствует стоку TFT. Когда четвертый транзистор Т4 отключается сигналами сканирования с первой линии 11 сканирования, второй электрод М2 пикселя и конденсатор перераспределения заряда Ca электрически соединяются. Напряжение второго электрода М2 пикселя изменяется потому, что заряды перераспределяются между вторым электродом М2 пикселя и конденсатором перераспределения заряда Ca. Помимо этого разница напряжений между вторым электродом М2 пикселя и общим электродом 15 не равна нулю, когда четвертый транзистор Т4 включен. Как таковой, второй электрод М2 пикселя находится в нормальном состоянии отображения изображений.
[0038] Подложка матрицы может уменьшать разницу в цвете в режимах двухмерного и трехмерного отображения, когда угол обзора большой. Помимо этого подложка матрицы не только может увеличивать формат изображения в режиме двухмерного отображения, но и может уменьшать влияние перекрестных помех в режиме трехмерного отображения.
[0039] Более конкретно, в режиме двухмерного отображения первые линии 11 сканирования и вторые линии 12 сканирования сканируются построчно. Общий электрод 15 подводит общее напряжение. При обращении положительной полярности, то есть, когда сигналы данных больше чем общее напряжение, первая линия 11 сканирования подводит сигналы сканирования высокого уровня, чтобы включить первый транзистор Т1 и второй транзистор Т2. Линия данных 13 подводит сигналы данных. На первый электрод M1 пикселя поступают сигналы данных с линии данных 13 через первый транзистор Т1, чтобы находиться в состоянии отображения соответствующих двухмерных изображений. На второй электрод М2 пикселя поступают сигналы данных через первый транзистор Т1 и второй транзистор Т2 поочередно, чтобы быть в состоянии отображения соответствующих двухмерных изображений. В этот момент напряжение второго электрода М2 пикселя немного ниже чем напряжение первого электрода пикселя M1 из-за сопротивления первого транзистора Т1 и второго транзистора Т2. Как таковое, напряжение первого электрода пикселя M1 отличается от напряжения второго электрода пикселя М2. Когда первая линия 11 сканирования подводит сигналы сканирования высокого уровня, четвертый транзистор Т4 включается в ответ на прием сигналов сканирования, так что второй электрод М2 пикселя и конденсатор перераспределения заряда Ca электрически соединяются. Напряжение второго электрода М2 пикселя изменяется в первый раз конденсатором перераспределения заряда Ca. То есть второй электрод М2 пикселя разряжается конденсатором перераспределения заряда Ca. Таким образом, напряжение второго электрода М2 пикселя снижается еще больше. Таким образом, разница напряжений между первым электродом М1 пикселя и вторым электродом М2 пикселя увеличивается.
[0040] После сканирования первая линия 11 сканирования прекращает подавать сигналы сканирования высокого уровня, так что первый транзистор Т1, второй транзистор Т2 и четвертый транзистор Т4 отключаются. Вторая линия 12 сканирования подводит сигналы сканирования высокого уровня, чтобы включить третий транзистор Т3. В этот момент второй электрод М2 пикселя и третий электрод М3 пикселя электрически соединяются третьим транзистором Т3. На третий электрод М3 пикселя поступают сигналы данных с второго электрода М2 пикселя, чтобы быть в состоянии отображения соответствующих двухмерных изображений. В режиме двухмерного отображения первый электрод M1 пикселя, второй электрод М2 пикселя, и третий электрод М3 пикселя находятся в состоянии отображения соответствующих двухмерных изображений. Таким образом, формат изображения в режиме двухмерного отображения увеличивается. Помимо этого напряжение второго электрода М2 пикселя изменяется дважды. То есть, когда третий транзистор Т3 включен, напряжение второго электрода М2 пикселя изменяется потому, что заряды перераспределяются между вторым электродом М2 пикселя и емкостью жидкого кристалла Clc3. Емкость жидкого кристалла Clc3 является эквивалентной емкостью, создаваемой жидким кристаллом, расположенным между третьим электродом М3 пикселя и общим электрод другой подложки. Более конкретно, часть заряда второго электрода М2 пикселя передается на третий электрод М3 пикселя, так что напряжение второго электрода М2 пикселя далее уменьшается до тех пор, пока напряжение второго электрода М2 пикселя не будет таким же как и напряжение третьего электрода М3 пикселя. В этот момент напряжение первого электрода пикселя M1 отличается от напряжения второго электрода пикселя М2 и третьего электрода М3 пикселя на определенную величину.
[0041] При обращении отрицательной полярности (сигналы данных меньше, чем общее напряжение), первая линия 11 сканирования подводит сигналы сканирования высокого уровня, чтобы включить первый транзистор Т1 и второй транзистор Т2, и линия данных 13 подводит сигналы данных. На первый электрод M1 пикселя поступают сигналы данных с линии данных 13 через первый транзистор Т1, чтобы быть в состоянии отображения соответствующих двухмерных изображений. На второй электрод М2 пикселя поступают сигналы данных через первый транзистор Т1 и второй транзистор Т2 по очереди, чтобы быть в состоянии отображения соответствующих двухмерных изображений. В этот момент напряжение второго электрода М2 пикселя немного меньше, чем напряжение первого электрода пикселя M1 из-за сопротивления первого транзистора Т1 и второго транзистора Т2. Как таковое, напряжение первого электрода пикселя M1 отличается от напряжения второго электрода пикселя М2. Когда первая линия 11 сканирования подводит сигналы сканирования высокого уровня, четвертый транзистор Т4 включается в ответ на прием сигналов сканирования, так что второй электрод М2 пикселя и конденсатор перераспределения заряда Ca электрически соединяются. Напряжение второго электрода М2 пикселя изменяется в первый раз конденсатором перераспределения заряда Ca. То есть второй электрод М2 пикселя заряжается конденсатором перераспределения заряда Ca. Таким образом, напряжение второго электрода М2 пикселя увеличивается в первый раз. Таким образом, напряжение первого электрода пикселя M1 отличается от напряжения второго электрода пикселя М2 на определенную величину.
[0042] После сканирования первая линия 11 сканирования прекращает подводить сигналы сканирования высокого уровня, так что первый транзистор Т1, второй транзистор Т2 и четвертый транзистор Т4 отключаются. Вторая линия 12 сканирования подводит сигналы сканирования высокого уровня, чтобы включить третий транзистор Т3. В этот момент второй электрод М2 пикселя и третий электрод М3 пикселя электрически соединяются третьим транзистором Т3. Поскольку третий электрод М3 пикселя сохраняет положительную полярность предыдущего периода, когда третий транзистор Т3 включен, часть заряда третьего электрода М3 пикселя передается на второй электрод М2 пикселя. Напряжение второго электрода М2 пикселя далее увеличивается до тех пор, пока напряжение второго электрода М2 пикселя не будет таким же как и напряжение третьего электрода М3 пикселя. Поскольку напряжение первого электрода пикселя M1 не изменяется, напряжение первого электрода пикселя M1 соответственно отличается от напряжения второго электрода М2 пикселя и третьего электрода М3 пикселя.
[0043] Поэтому при обращении положительной полярности или отрицательной полярности напряжение второго электрода М2 пикселя уменьшается или увеличивается в первый раз в период времени первой линии 11 сканирования из-за четвертого транзистора Т4 и конденсатора перераспределения заряда Ca. Напряжение второго электрода М2 пикселя уменьшается или увеличивается во второй раз в период времени вторых линий 12 сканирования из-за перераспределения заряда третьего электрода М3 пикселя. Как таковая, разница напряжений между вторым электродом М2 пикселя и общим электродом 15 уменьшается. В то же время, разница напряжений между вторым электродом М2 пикселя и первым электродом M1 пикселя увеличивается. Также, разница напряжений между третьим электродом М3 пикселя и первым электродом M1 пикселя увеличивается. Таким образом, в режиме двухмерного отображения искажение цвета при широком угле обзора снижается.
[0044] Помимо этого разница напряжений между вторым электродом М2 пикселя и общим электродом 15 уменьшается, когда четвертый транзистор Т4 включен. Для обеспечения того, чтобы второй электрод М2 пикселя мог находиться в состоянии нормального отображения, четвертый транзистор Т4 регулирует разницу напряжений между вторым электродом М2 пикселя и общим электродом 15 так, чтобы она не была равна нулю, когда четвертый транзистор Т4 включен. То есть напряжение второго электрода М2 пикселя не равно напряжению общего электрода 15. Более конкретно, время во включенном состоянии четвертого транзистора Т4 равно периоду времени, в течение которого первая линия 11 сканирования подводит сигналы сканирования. При обращении положительной полярности второй электрод М2 пикселя только отдает часть заряда конденсатору перераспределения заряда Ca, когда четвертый транзистор Т4 включен. Напряжение второго электрода М2 пикселя уменьшается до того, как напряжение второго электрода М2 пикселя станет равным напряжению общего электрода 15. При обращении отрицательной полярности конденсатор перераспределения заряда Ca только отдает часть заряда второму электроду М2 пикселя. Напряжение второго электрода М2 пикселя увеличивается до того, как напряжение второго электрода М2 пикселя станет равным напряжению общего электрода 15, так что второй электрод М2 пикселя находится в состоянии нормального отображения. Кроме того, величина тока четвертого транзистора Т4 устанавливается, когда четвертый транзистор Т4 включен, так что скорость передачи заряда между вторым электродом М2 пикселя и конденсатором перераспределения заряда Ca регулируется. Термин "величина тока" относится к величине тока, который может проходить, когда четвертый транзистор Т4 включен. Например, для обеспечения того, чтобы напряжение второго электрода М2 пикселя не было равно напряжению общего электрода 15, когда четвертый транзистор Т4 включен, скорость передачи заряда между вторым электродом М2 пикселя и конденсатором перераспределения заряда Ca установлена низкой. В этом варианте осуществления четвертым транзистором Т4 является TFT. Когда TFT включен, величина тока TFT относится к отношению ширина/длина TFT. Чем меньше отношение ширина/длина TFT, тем меньше величина тока TFT, и наоборот. Таким образом, путем выполнения отношения ширина/длина четвертого транзистора Т4 меньше, чем первое заданное значение величина тока четвертого транзистора Т4 будет меньше, чем одно заданное значение. Таким образом, скорость передачи заряда между вторым электродом М2 пикселя и конденсатором перераспределения заряда Ca также будет меньше одного заданного значения, когда четвертый транзистор Т4 включен. Как таковая, разница напряжений между вторым электродом М2 пикселя и общим электродом 15 не равна нулю. Первое заданное значение устанавливают, исходя из реальных сценариев. Например, первое заданное значение может составлять 0,3 или другое, пока разница напряжений между вторым электродом М2 пикселя и общим электродом 15 не равна нулю, и заряды могут перераспределяться между вторым электродом М2 пикселя и конденсатором перераспределения заряда Ca, когда четвертый транзистор Т4 включен. Следует сказать, что если первое заданное значение чрезмерно малое, величина тока четвертого транзистора Т4 может быть равна нулю, что приведет к невозможности изменения напряжения второго электрода М2 пикселя.
[0045] В других вариантах осуществления, величину тока четвертого транзистора Т4 устанавливают, регулируя напряжение затвора четвертого транзистора Т4. Величина тока положительно соотносится с напряжением затвора, и наоборот. Помимо этого четвертый транзистор Т4 может являться, но без ограничения, триодом.
[0046] После завершения процесса сканирования соответствующих первых линий сканирования 11 и второй линии 12 сканирования текущей строки пикселей 14 начинается процесс сканирования соответствующих первых линий 11 сканирования и второй линии 12 сканирования следующей строки пикселей.
[0047] Со ссылкой на Фиг. 4, в режиме трехмерного отображения сначала черные изображения отключают третий электрод М3 пикселя. То есть линия данных 13 подводит сигналы данных, соответствующие черным изображениям к первому электроду M1 пикселя и второму электроду М2 пикселя. После этого включается третий транзистор Т3, и таким образом третий электрод М3 пикселя находится в состоянии отображения соответствующих черных изображений. То есть третий электрод М3 пикселя отключен. Первая линия 11 сканирования подводит сигналы сканирования высокого уровня, чтобы включить первый транзистор Т1 и второй транзистор Т2, и линия данных 13 подводит сигналы данных на первый электрод M1 пикселя через первый транзистор Т1, так что первый электрод M1 пикселя находится в состоянии отображения соответствующих трехмерных изображений. На второй электрод М2 пикселя поступают сигналы данных через первый транзистор T1 и второй транзистор Т2 по очереди, чтобы быть в состоянии отображения соответствующих трехмерных изображений. В этот момент напряжение второго электрода М2 пикселя немного меньше, чем напряжение первого электрода пикселя M1 из-за сопротивления первого транзистора Т1 и второго транзистора Т2. Как таковое, напряжение первого электрода пикселя M1 отличается от напряжения второго электрода пикселя М2. Когда первая линия 11 сканирования подводит сигналы сканирования высокого уровня, четвертый транзистор Т4 включается в ответ на прием сигналов сканирования, так что второй электрод М2 пикселя и конденсатор перераспределения заряда Ca электрически соединяются. Напряжение второго электрода М2 пикселя изменяется в первый раз конденсатором перераспределения заряда Ca. То есть при обращении положительной полярности второй электрод М2 пикселя разряжается через конденсатор перераспределения заряда Ca, что приводит к снижению напряжения. При обращении отрицательной полярности второй электрод М2 пикселя заряжается от конденсатора перераспределения заряда Ca, что приводит к повышению напряжения. Как таковое, напряжение второго электрода М2 пикселя отличается от напряжения первого электрода пикселя M1 на определенную величину. Таким образом, искажение цвета в режиме трехмерного отображения уменьшается. Для обеспечения того, чтобы второй электрод М2 пикселя мог находиться в состоянии отображения соответствующих трехмерных изображений, четвертый транзистор Т4 регулирует разницу напряжений между вторым электродом М2 пикселя и общим электродом 15 так, чтобы она не была равна нулю, когда четвертый транзистор Т4 включен. Помимо этого в режиме трехмерного отображения вторая линия 12 сканирования отключена. То есть сигналы сканирования не подводятся к вторым линиям 12 сканирования, так что третьим транзистором Т3 находится в отключенном состоянии. Таким образом, третий электрод М3 пикселя находится в состоянии отображения соответствующих черных изображений.
[0048] В этом варианте осуществления первый электрод M1 пикселя, второй электрод М2 пикселя и третий электрод М3 пикселя расположены в направлении строки. Два пикселя 14, расположенные в соседних строках, отображают, соответственно, изображение для левого глаза и изображение для правого глаза в трехмерном формате. Как показано на Фиг. 4, третий транзистор Т3 отключен, так что третий электрод М3 пикселя находится в состоянии отображения черных изображений, которые эквивалентны черной матрице между строками пикселей 14, расположенных в соседних строках. Черная матрица расположена между вторым электродом М2 пикселя и третьим электродом М3 пикселя текущей строки пикселей, которая предназначена для отображения изображения для левого глаза, и вторым электродом М2 пикселя и третьим электродом М3 пикселя следующей строки пикселей, которая предназначена для отображения изображение для правого глаза. Черная матрица блокирует сигналы перекрестных помех изображения для левого глаза и изображения для правого глаза, этим снижая влияние перекрестных помех в режиме трехмерного отображения. В одном варианте осуществления размер третьего электрода М3 пикселя меньше, чем размер первого электрода пикселя М1 и второго электрода М2 пикселя. В других вариантах осуществления размер третьего электрода М3 пикселя конфигурируемый.
[0049] Подложка матрицы не только увеличивает формат изображения в режиме двухмерного отображения, но и достигает малого изменения цвета в режимах двухмерного и трехмерного отображения. Помимо этого влияние перекрестных помех также снижено в режиме трехмерного отображения.
[0050] В других вариантах осуществления три электрода пикселя могут быть расположены в направлении столбца, и два соседних пикселя, распложенные в направлении колонки, соответственно отображают изображение для левого глаза и изображение для правого глаза в трехмерном формате. Также расположен третий электрод пикселя для отображения соответствующих черных изображений, чтобы снизить влияние перекрестных помех в режиме трехмерного отображения. В других вариантах осуществления может быть применен способ черной вставки во время гашения первой линии сканирования, чтобы поддерживать третий электрод М3 пикселя в состоянии отображения черных изображений. В период сканирования первый электрод пикселя и второй электрод пикселя являются регулируемыми, чтобы быть в состоянии отображения соответствующих трехмерных изображений, и третий электрод М3 пикселя регулируется, чтобы быть в состоянии отображения соответствующих черных изображений. В следующий период сканирования все электроды пикселя находятся в состоянии отображения соответствующих черных изображений. После этого первый электрод пикселя, второй электрод пикселя и третий электрод пикселя находятся в состоянии отображения соответствующих трехмерных изображений. Говоря кратко, первый электрод пикселя и второй электрод пикселя по очереди отображают соответствующие трехмерные изображения и черные изображения. Вышеупомянутый способ черной вставки может предотвращать утечку электричества и света на втором электроде пикселя.
[0051] В других вариантах осуществления управляющая схема включает резисторный делитель и транзистор. Второй электрод М2 пикселя соединяется с резисторным делителем путем запуска транзистора. При запуске транзистора сигналы сканирования формируют первую линию сканирования, напряжение второго электрода М2 пикселя изменяется резисторным делителем. Конфигурируя сопротивление резисторного делителя, можно конфигурировать изменяемую величину второго электрода М2 пикселя. Вышеизложенное решение изменяет напряжение второго электрода М2 пикселя, чтобы обеспечить определенную разницу напряжений между первым электродом M1 пикселя и вторым электродом М2 пикселя для получения эффекта малого изменения цвета. В одном варианте осуществления управляющая схема включает только резисторный делитель. Второй электрод М2 пикселя соединяется непосредственно с резисторным делителем, так что напряжение второго электрода М2 пикселя изменяется резисторным делителем.
[0052] В вышеописанных вариантах осуществления третьим транзистором Т3 является нормальный TFT. Напряжение второго электрода М2 пикселя равно напряжению третьего электрода М3 пикселя, когда третий транзистор Т3 включен. Таким образом, существует определенная разница напряжений между вторым электродом М2 пикселя, третьим электродом М3 пикселя и первым электродом M1 пикселя, чтобы получить эффект малого изменения цвета. В других вариантах осуществления третий транзистор Т3 конфигурирован так, что напряжение второго электрода М2 пикселя отличается от напряжения третьего электрода М3 пикселя. Таким образом, существует определенная разница напряжений между первым электродом М1 пикселя, вторым электродом М2 пикселя и третьим электродом М3 пикселя. Более конкретно, когда вторая линия сканирования подводит сигналы сканирования, чтобы включить третий переключатель, разница напряжений между вторым электродом М2 пикселя и третьим электродом М3 пикселя не равна нулю, когда третий переключатель включен. Как таковые, второй электрод М2 пикселя и третий электрод М3 пикселя не будут находиться в состоянии разрядного баланса, то есть напряжение второго электрода М2 пикселя отличается от напряжения третьего электрода М3 пикселя. Таким образом, напряжение любых двух из первого электрода пикселя M1, второго электрода М2 пикселя и третьего электрода М3 пикселя разные. Таким образом, искажение цвета в режиме двухмерного отображения уменьшается при широком угле обзора.
[0053] В одном варианте осуществления отношение ширина/длина третьего транзистора Т3 выполнено таким, чтобы регулировать разницу напряжений между вторым электродом М2 пикселя и третьим электродом М3 пикселя, когда третий транзистор Т3 включен. То есть отношение ширина/длина третьего транзистора Т3 выполнено таким, чтобы регулировать величину тока третьего транзистора Т3. Чем больше отношение ширина/длина третьего электрода М3 пикселя, тем больше величина тока и быстрее скорость передачи заряда между вторым электродом М2 пикселя и третьим электродом М3 пикселя. Для обеспечения того, чтобы напряжение второго электрода М2 пикселя не была равно напряжению третьего электрода М3 пикселя, когда третий транзистор Т3 включен, скорость передачи заряда между вторым электродом М2 пикселя и третьим электродом М3 пикселя замедляют, и, таким образом, отношение ширина/длина третьего транзистора Т3 меньше заданного значения, т.е., 0,2. В этих обстоятельствах разница напряжений между вторым электродом М2 пикселя и третьим электродом М3 пикселя не равна нулю, когда третий транзистор Т3 включен. В других вариантах осуществления величину тока третьего транзистора Т3 устанавливают, регулируя напряжение затвора третьего транзистора Т3, например, регулируя сигналы сканирования, подводимые с второй линии 12 сканирования.
[0054] В вышеописанных вариантах осуществления в режиме двухмерного отображения первая и вторая линии сканирования сканируются построчно. На Фиг. 5 показана подложка матрицы в соответствии с еще одним вариантом осуществления. В этом варианте осуществления некоторое число пикселей из соответствующих первых и вторых линий сканирования сканируются одновременно. Три из первых линий сканирования
Figure 00000001
и три из вторых линий сканирования взяты в качестве примера, который показывает, что линии сканирования расположены в направлении строк. В режиме двухмерного отображения первая строка А1 пикселей и вторая строка А2 пикселей взяты в качестве примера. При сканировании соответствующей первой линии сканирования (51_2) второй строки А2 пикселей, одновременно сканируется соответствующая вторая линия сканирования (52_1) соседней строки пикселей, то есть недавно сканированной первой строки А1 пикселей.
[0055] В одном варианте осуществления подложка матрицы также включает блок коммутации 55, расположенный на периферии подложки матрицы, и одну закорачивающую линию 56. Блок коммутации 55 включает некоторое число управляемых транзисторов, включая управляемые транзисторы (Т5_1, Т5_2). Управляемый транзистор включает управляющий вывод, входной вывод и выходной вывод. Управляемый транзистор (Т5_1) между первой строкой А1 пикселей и второй строкой А2 пикселей взят в качестве примера. Входной вывод управляемого транзистора (Т5_1) соединяется с первой линией сканирования (51_2) второй строки А2 пикселей, выходной вывод управляемого транзистора (Т5_1) соединяется с второй линией сканирования (52_1), и управляющие выводы всех управляемых транзисторов соединяются с закорачивающей линией 56. В одном варианте осуществления управляемыми транзисторами являются тонкопленочные транзисторы (TFT). Управляющий вывод управляемого транзистора соответствует затвору TFT, входной вывод управляемого транзистора соответствует истоку TFT, и выходной вывод управляемого транзистора соответствует стоку TFT.
[0056] В режиме двухмерного отображения закорачивающая линия 5 6 подводит управляющие сигналы высокого уровня, чтобы включить все управляемые транзисторы, и затем первые линии сканирования сканируются построчно. Сначала соответствующая первая линия сканирования (51_1) первой строки А1 пикселей подводит сигналы сканирования, чтобы включить первый транзистор Т1 и второй транзистор Т2 первой строки А1 пикселей. Линия данных 53 подводит сигналы данных, так что первый электрод M1 пикселя и второй электрод М2 пикселя находятся в состоянии отображения со ответствующих двухмерных изображений. Четвертый транзистор Т4 включен, когда первая линия сканирования (51_1) подводит сигналы сканирования, так что второй электрод М2 пикселя и конденсатор перераспределения заряда Ca электрически соединяются. Напряжение второго электрода М2 пикселя изменяется в первый раз из-за перераспределения заряда между вторым электродом М2 пикселя и конденсатором перераспределения заряда Ca. Напряжение первого электрода пикселя M1 отличается от напряжения второго электрода пикселя М2 на определенную величину. Таким образом, в режиме двухмерного отображения искажение цвета при широком угле обзора уменьшается.
[0057] Когда сканируются соответствующие первые линии сканирования (51_1) первой строки А1 пикселей, соответствующие линии сканирования (51_2) второй строки А2 пикселей подводят сигналы сканирования, чтобы включить первый транзистор Т1, второй транзистор Т2 и четвертый транзистор Т4, соответствующие второй строке А2 пикселей. В этот момент управляемый транзистор (Т5_1) включен, и сигналы сканирования с соответствующей первой линии сканирования (51_2) второй строки А2 пикселей подводятся на соответствующую вторую линию сканирования (52_1) первой строки А1 пикселей через управляемый транзистор (Т5_1), чтобы включить третий транзистор Т3 первой строки А1 пикселей. Как таковые, второй электрод М2 пикселя и третий электрод М3 пикселя электрически соединяются, и третий электрод М3 пикселя первой строки А1 пикселей находится в состоянии отображения соответствующих двухмерных изображений, чтобы увеличить формат изображения. Помимо этого напряжение второго электрода М2 пикселя первой строки А1 пикселей изменяется из-за третьего электрода М3 пикселя, так что разница напряжений между вторым электродом М2 пикселя и третьим электродом М3 пикселя первой строки А1 пикселей и первым электродом пикселя увеличивается, что приводит к получению эффекта малого изменения цвета. После сканирования соответствующей первой линии сканирования (51_2) второй строки А2 пикселей начинается процесс сканирования соответствующей первой линии сканирования (51_3) третьей строки A3 пикселей. В то же время управляемый транзистор (Т5_2) вызывает одновременное сканирования соответствующей второй линии сканирования (52 2) второй строки А2 пикселей. Следует сказать, что процесс сканирования выполняется аналогичным образом для всех остальных линий сканирования.
[0058] В режиме трехмерного отображения закорачивающая линия 56 подводит управляющие сигналы, чтобы отключить управляемые транзисторы. Сигналы сканирования подводятся на первую линию сканирования 511, чтобы включить первый транзистор Т1 и второй транзистор Т2 первой строки А1 пикселей. Линия данных 53 подводит сигналы данных, так что первый электрод M1 пикселя и второй электрод М2 пикселя первой строки А1 пикселей находятся в состоянии отображения соответствующих трехмерных изображений. Четвертый транзистор Т4 включен, когда первая линия сканирования (51_1) подводит сигналы сканирования, так что напряжение второго электрода М2 пикселя изменяется в первый раз. Напряжение первого электрода пикселя М1 отличается от напряжения второго электрода пикселя М2. Таким образом, в режиме трехмерного отображения искажение цвета при широком угле обзора уменьшается.
[0059] После этого сигналы сканирования подводятся на соответствующую первую линию сканирования (51_2) второй строки А2 пикселей, чтобы включить первый транзистор Т1, второй транзистор Т2 и четвертый транзистор Т4. Поскольку управляемый транзистор (Т5_1) отключен, и, таким образом, сигналы сканирования, подводимые с первой линии сканирования (512), не поступают на третий транзистор Т3 первой строки А1 пикселей, третий транзистором Т3 отключен. Как таковой, третий электрод М3 пикселя первой строки А1 пикселей находится в состоянии отображения соответствующего черного изображения, чтобы уменьшить влияние перекрестных помех в режиме трехмерного отображения. После сканирования соответствующей первой линии сканирования (51_2) второй строки А2 пикселей начинается процесс сканирования соответствующей первой линии сканирования следующей строки пикселей, и так продолжается до тех пор, пока не будут отсканированы все первые линии сканирования. Следует сказать, что управляемые транзисторы в блоке коммутации 55 постоянно находятся в отключенном состоянии в режиме трехмерного отображения, так что вторые линии сканирования также находятся в отключенном состоянии.
[0060] В связи с вышеизложенным, только одна возбуждаемая сканированием ИС необходима для подачи управляющих сигналов на закорачивающую линию 56, чтобы включить или отключить управляемые транзисторы в блоке коммутации 55. Как таковой, третий транзистор Т3 может быть включен или отключен. Таким образом, в режиме двухмерного отображения не только может быть получен эффект малого изменения цвета и увеличенный формат изображения, но и в режиме трехмерного отображения может быть уменьшено влияние перекрестных помех. Кроме того, также может быть уменьшено число возбуждаемых сканированием ИС, а соответственно и стоимость. С другой стороны, две линии сканирования могут сканироваться в один период времени, так что время сканирования каждой линии сканирования продлевается, что способствует повышенной скорости обновления.
[0061] В других вариантах осуществления первые линии сканирования и вторые линии сканирования, соответствующие разным строкам пикселей, могут сканироваться одновременно без применения блока коммутации 55 и закорачивающей линии 56. Каждая из линий сканирования, включая первые линии сканирования и вторые линии сканирования, не зависит от другой линии сканирования. Каждая из линий сканирования соединяется с одной ИС, возбуждаемой сканированием. Когда сигналы сканирования подводятся на соответствующие линии сканирования текущей строки пикселей, сигналы сканирования также подводятся на соответствующие вторые линии сканирования предыдущей строки пикселей. Таким образом, линии сканирования, соответствующие разным строкам пикселей, могут сканироваться одновременно.
[0062] На Фиг. 6 приведен схематический вид жидкокристаллической панели в соответствии с одним вариантом осуществления. Жидкокристаллическая панель включает подложку 601 матрицы, подложку 602 фильтрации цвета и слой жидкого кристалла 603 между подложкой 601 матрицы и подложкой 602 фильтрации цвета. Подложка матрицы является одна из вышеописанных подложек матрицы.
[0063] Мы полагаем, что описанные выше варианты осуществления и их преимущества будут поняты из описания, и что будет очевидно, что в них могут быть внесены разные изменения, но без нарушения сущности и объема изобретения или без ущерба для его материальных преимуществ, при этом приведенные выше примеры являются просто предпочтительными примерами вариантов осуществления изобретения.

Claims (36)

1. Подложка матрицы, включающая:
некоторое число первых линий сканирования, некоторое число вторых линий сканирования и некоторое число пикселей, расположенных в направлении строки, некоторое число линий данных и общий электрод для подвода общего напряжения, и каждый пиксель соответствует одной первой линии сканирования, одной второй линии сканирования и одной линии данных;
каждый из пикселей включает первый электрод пикселя, второй электрод пикселя, третий электрод пикселя, первый транзистор, второй транзистор и третий транзистор, каждый из пикселей, кроме того, включает управляющую схему, первый электрод пикселя соединяется с соответствующей первой линией сканирования и соответствующей линией данных через первый транзистор, второй электрод пикселя соединяется с соответствующей первой линией сканирования и первым транзистором через второй транзистор, третий электрод пикселя соединяется с соответствующей второй линией сканирования и вторым электродом пикселя через третий транзистор, управляющая схема соединяется с соответствующими первыми линиями сканирования и соответствующим вторым электродом пикселя, управляющая схема действует на второй электрод пикселя, когда первые линии сканирования подводят сигналы сканирования, чтобы изменить напряжение второго электрода пикселя, и управляющая схема регулирует разницу напряжений между вторым электродом пикселя и общим электродом так, чтобы она не была равна нулю;
в режиме двухмерного отображения первая линия сканирования подводит сигналы сканирования, чтобы включить первый транзистор и второй транзистор, на первый электрод пикселя поступают сигналы данных с линий данных через первый транзистор, чтобы находиться в состоянии отображения соответствующих двухмерных изображений, на второй электрод пикселя поступают сигналы данных с линий данных через первый транзистор и второй транзистор поочередно, чтобы быть в состоянии отображения соответствующих двухмерных изображений, управляющая схема действует на второй электрод пикселя, чтобы изменить напряжение второго электрода пикселя в первый раз, первые линии сканирования отключают первый транзистор и второй транзистор, вторые линии сканирования подводят сигналы сканирования, чтобы включить третий транзистор, так что второй электрод пикселя и третий электрод пикселя будут электрически соединены, на третий электрод пикселя поступают сигналы данных с второго электрода пикселя, чтобы быть в состоянии отображения соответствующих двухмерных изображений, так что напряжение второго электрода пикселя изменяется во второй раз третьим электродом пикселя, третий транзистор регулирует разницу напряжений между вторым электродом пикселя и третьим электродом пикселя, чтобы она не была равна нулю, когда третий транзистор включен, так что разница напряжений между любыми двумя из первого электрода пикселя, второго электрода пикселя и третьего электрода пикселя не равна нулю, при этом соответствующие первые линии сканирования текущей строки пикселей и соответствующие вторые линии сканирования предыдущей строки пикселей сканируются одновременно, и предыдущая строка пикселей расположена рядом с текущей строкой пикселей и сканировалась недавно; и
в режиме трехмерного отображения вторые линии сканирования отключают третий транзистор, первая линия сканирования подводит сигналы сканирования, чтобы включить первый транзистор и второй транзистор, на первый электрод пикселя поступают сигналы данных с линий данных через первый транзистор, чтобы быть в состоянии отображения соответствующих трехмерных изображений, на второй электрод пикселя поступают сигналы данных с линий данных через первый транзистор и второй транзистор поочередно, чтобы быть в состоянии отображения соответствующих трехмерных изображений, управляющая схема действует на второй электрод пикселя, чтобы изменить напряжение второго электрода пикселя, так что разница напряжений между первым электродом пикселя и вторым электродом пикселя не равна нулю, и третий электрод пикселя находится в состоянии отображения соответствующих черных изображений, когда третий транзистор отключен.
2. Подложка матрицы по п. 1, отличающаяся тем, что управляющая схема включает четвертый транзистор и конденсатор перераспределения заряда, четвертый транзистор включает управляющий вывод, первый вывод и второй вывод, управляющий вывод четвертого транзистора соединяется с соответствующими первыми линиями сканирования пикселя, первый вывод четвертого транзистора соединяется с соответствующим вторым электродом пикселя, второй вывод четвертого транзистора соединяется с одним выводом конденсатора перераспределения заряда, конденсатор перераспределения заряда соединяется с общим электродом, первые линии сканирования подводят сигналы сканирования, чтобы включить четвертый транзистор, так что второй электрод пикселя и конденсатор перераспределения заряда будут электрически соединены, напряжение второго электрода пикселя изменяется в первый раз конденсатором перераспределения заряда, и четвертый транзистор регулирует разницу напряжений между вторым электродом пикселя и общим электродом так, чтобы она не была равна нулю.
3. Подложка матрицы по п. 2, отличающаяся тем, что четвертым транзистором является тонкопленочный транзистор (TFT), управляющий вывод четвертого транзистора соответствует затвору TFT, первый вывод четвертого транзистора соответствует истоку TFT, второй вывод четвертого транзистора соответствует стоку TFT, и отношение ширина/длина TFT меньше заданного значения, так что разница напряжений между вторым электродом пикселя и общим электродом не равна нулю.
4. Подложка матрицы по п. 1, отличающаяся тем, что подложка матрицы, кроме того, включает блок коммутации, расположенный на периферии подложки матрицы, и одну закорачивающую линию, блок коммутации включает некоторое число управляемых транзисторов, управляемый транзистор включает управляющий вывод, входной вывод и выходной вывод, входной вывод каждого из управляемых транзисторов соединяется с соответствующими первыми линиями сканирования строки пикселей, выходной вывод каждого из управляемых транзисторов соединяется с соответствующими вторыми линиями сканирования предыдущей строки пикселей, предыдущая строка пикселей расположена рядом с текущей строкой пикселей, и управляющие выводы управляемых транзисторов соединяются с закорачивающей линией; и
в режиме двухмерного отображения закорачивающая линия подводит управляющие сигналы, чтобы включить все управляемые транзисторы, когда соответствующие первые линии сканирования одной строки пикселей подводят сигналы сканирования, эти сигналы сканирования одновременно подаются на вторые линии сканирования, соединенные с выходным выводом управляемого транзистора через управляемый транзистор, чтобы включить третий транзистор в режиме трехмерного отображения, и закорачивающая линия подводит управляющие сигналы, чтобы отключить все управляемые транзисторы для того, чтобы отключить все третьи транзисторы.
5. Подложка матрицы, включающая:
некоторое число первых линий сканирования, некоторое число вторых линий сканирования, некоторое число линий данных, некоторое число пикселей и общий электрод для подвода общего напряжения, и каждый пиксель соответствует одной первой линии сканирования, одной второй линии сканирования и одной линии данных;
каждый из пикселей включает первый электрод пикселя, второй электрод пикселя, третий электрод пикселя, первый транзистор, второй транзистор и третий транзистор, каждый из пикселей, кроме того, включает управляющую схему, первый электрод пикселя соединяется с соответствующей первой линией сканирования и соответствующей линией данных через первый транзистор, второй электрод пикселя соединяется с соответствующей первой линией сканирования и первым транзистором через второй транзистор, третий электрод пикселя соединяется с соответствующей второй линией сканирования и вторым электродом пикселя через третий транзистор, управляющая схема соединяется с соответствующими первыми линиями сканирования и соответствующим вторым электродом пикселя, управляющая схема действует на второй электрод пикселя, когда первые линии сканирования подводят сигналы сканирования, чтобы изменить напряжение второго электрода пикселя, и управляющая схема регулирует разницу напряжений между вторым электродом пикселя и общим электродом так, чтобы она не была равна нулю;
в режиме двухмерного отображения первая линия сканирования подводит сигналы сканирования, чтобы включить первый транзистор и второй транзистор, на первый электрод пикселя поступают сигналы данных с линий данных через первый транзистор, чтобы находиться в состоянии отображения соответствующих двухмерных изображений, на второй электрод пикселя поступают сигналы данных с линий данных через первый транзистор и второй транзистор поочередно, чтобы быть в состоянии отображения соответствующих двухмерных изображений, управляющая схема действует на второй электрод пикселя, чтобы изменить напряжение второго электрода пикселя в первый раз, первые линии сканирования отключают первый транзистор и второй транзистор, вторые линии сканирования подводят сигналы сканирования, чтобы включить третий транзистор, так что второй электрод пикселя и третий электрод пикселя будут электрически соединены, на третий электрод пикселя поступают сигналы данных с второго электрода пикселя, чтобы быть в состоянии отображения соответствующих двухмерных изображений, так что напряжение второго электрода пикселя изменяется во второй раз третьим электродом пикселя, разница напряжений между любыми двумя из первого электрода пикселя, второго электрода пикселя и третьего электрода пикселя не равна нулю; и
в режиме трехмерного отображения вторые линии сканирования отключают третий транзистор, первая линия сканирования подводит сигналы сканирования, чтобы включить первый транзистор и второй транзистор, на первый электрод пикселя поступают сигналы данных с линий данных через первый транзистор, чтобы быть в состоянии отображения соответствующих трехмерных изображений, на второй электрод пикселя поступают сигналы данных с линий данных через первый транзистор и второй транзистор поочередно, чтобы быть в состоянии отображения соответствующих трехмерных изображений, управляющая схема действует на второй электрод пикселя, чтобы изменить напряжение второго электрода пикселя, так что разница напряжений между первым электродом пикселя и вторым электродом пикселя не равна нулю, и третий электрод пикселя находится в состоянии отображения соответствующих черных изображений, когда третий транзистор отключен.
6. Подложка матрицы по п. 5, отличающаяся тем, что управляющая схема включает четвертый транзистор и конденсатор перераспределения заряда, четвертый транзистор включает управляющий вывод, первый вывод и второй вывод, управляющий вывод четвертого транзистора соединяется с соответствующими первыми линиями сканирования пикселя, первый вывод четвертого транзистора соединяется с соответствующим вторым электродом пикселя, второй вывод четвертого транзистора соединяется с одним выводом конденсатора перераспределения заряда, конденсатор перераспределения заряда соединяется с общим электродом, первые линии сканирования подводят сигналы сканирования, чтобы включить четвертый транзистор, так что второй электрод пикселя и конденсатор перераспределения заряда будут электрически соединены, напряжение второго электрода пикселя изменяется в первый раз конденсатором перераспределения заряда, и четвертый транзистор регулирует разницу напряжений между вторым электродом пикселя и общим электродом так, чтобы она не была равна нулю.
7. Подложка матрицы по п. 6, отличающаяся тем, что четвертым транзистором является тонкопленочный транзистор (TFT), управляющий вывод четвертого транзистора соответствует затвору TFT, первый вывод четвертого транзистора соответствует истоку TFT, второй вывод четвертого транзистора соответствует стоку TFT, и отношение ширина/длина TFT меньше заданного значения, так что разница напряжений между вторым электродом пикселя и общим электродом не равна нулю.
8. Подложка матрицы по п. 5, отличающаяся тем, что некоторое число пикселей, некоторое число из первых линий сканирования и некоторое число вторых линий сканирования расположены в направлении строки, в режиме двухмерного отображения соответствующие первые линии сканирования текущей строки пикселей и соответствующие вторые линии сканирования предыдущей строки пикселей сканируются одновременно, и предыдущая строка пикселей расположена рядом с текущей строкой пикселей и сканировалась недавно.
9. Подложка матрицы по п. 8, отличающаяся тем, что подложка матрицы, кроме того, включает блок коммутации, расположенный на периферии подложки матрицы, и одну закорачивающую линию, блок коммутации включает некоторое число управляемых транзисторов, управляемый транзистор включает управляющий вывод, входной вывод и выходной вывод, входной вывод каждого из управляемых транзисторов соединяется с соответствующими первыми линиями сканирования строки пикселей, выходной вывод каждого из управляемых транзисторов соединяется с соответствующими вторыми линиями сканирования предыдущей строки пикселей, предыдущая строка пикселей расположена рядом с текущей строкой пикселей, и управляющие выводы управляемых транзисторов соединяются с закорачивающей линией; и
в режиме двухмерного отображения закорачивающая линия подводит управляющие сигналы, чтобы включить все управляемые транзисторы, когда соответствующие первые линии сканирования одной строки пикселей подводят сигналы сканирования, эти сигналы сканирования одновременно подаются на вторые линии сканирования, соединенные с выходным выводом управляемого транзистора через управляемый транзистор, чтобы включить третий транзистор в режиме трехмерного отображения, и закорачивающая линия подводит управляющие сигналы, чтобы отключить все управляемые транзисторы для того, чтобы отключить все третьи транзисторы.
10. Подложка матрицы по п. 5, отличающаяся тем, что размер области, в которой расположен третий электрод пикселя меньше, чем размер областей, в которых расположены первый электрод пикселя и второй электрод пикселя.
11. Подложка матрицы по п. 5, отличающаяся тем, что когда вторые линии сканирования подводят сигналы сканирования, чтобы включить третий транзистор, третий транзистор регулирует разницу напряжений между вторым электродом пикселя и третьим электродом пикселя, чтобы она не была равна нулю, когда третий транзистор включен, так что разница напряжений между любыми двумя из первого электрода пикселя, второго электрода пикселя и третьего электрода пикселя не равна нулю.
12. Подложка матрицы по п. 11, отличающаяся тем, что третьим транзистором является TFT, затвор TFT соединяется с вторыми линиями сканирования, исток TFT соединяется с вторым электродом пикселя, сток TFT соединяется с третьим электродом пикселя, ширина/длина TFT меньше, чем второе заданное значение, так что разница напряжений между вторым электродом пикселя и третьим электродом пикселя не равна нулю, когда третий транзистор включен.
13. Жидкокристаллическая панель, включающая:
подложку матрицы, подложку фильтрации цвета и слой жидкого кристалла между подложкой матрицы и подложкой фильтрации цвета, при этом подложка матрицы включает:
некоторое число первых линий сканирования, некоторое число вторых линий сканирования, некоторое число линий данных, некоторое число пикселей и общий электрод для подвода общего напряжения, и каждый пиксель соответствует одной первой линии сканирования, одной второй линии сканирования и одной линии данных;
каждый из пикселей включает первый электрод пикселя, второй электрод пикселя, третий электрод пикселя, первый транзистор, второй транзистор и третий транзистор, каждый из пикселей, кроме того, включает управляющую схему, первый электрод пикселя соединяется с соответствующей первой линией сканирования и соответствующей линией данных через первый транзистор, второй электрод пикселя соединяется с соответствующей первой линией сканирования и первым транзистором через второй транзистор, третий электрод пикселя соединяется с соответствующей второй линией сканирования и вторым электродом пикселя через третий транзистор, управляющая схема соединяется с соответствующими первыми линиями сканирования и соответствующим вторым электродом пикселя, управляющая схема действует на второй электрод пикселя, когда первые линии сканирования подводят сигналы сканирования, чтобы изменить напряжение второго электрода пикселя, и управляющая схема регулирует разницу напряжений между вторым электродом пикселя и общим электродом так, чтобы она не была равна нулю;
в режиме двухмерного отображения первая линия сканирования подводит сигналы сканирования, чтобы включить первый транзистор и второй транзистор, на первый электрод пикселя поступают сигналы данных с линий данных через первый транзистор, чтобы находиться в состоянии отображения соответствующих двухмерных изображений, на второй электрод пикселя поступают сигналы данных с линий данных через первый транзистор и второй транзистор, чтобы быть в состоянии отображения соответствующих двухмерных изображений, управляющая схема действует на второй электрод пикселя, чтобы изменить напряжение второго электрода пикселя в первый раз, первые линии сканирования отключают первый транзистор и второй транзистор, вторые линии сканирования подводят сигналы сканирования, чтобы включить третий транзистор, так что второй электрод пикселя и третий электрод пикселя будут электрически соединены, на третий электрод пикселя поступают сигналы данных с второго электрода пикселя, чтобы быть в состоянии отображения соответствующих двухмерных изображений, так что напряжение второго электрода пикселя изменяется во второй раз третьим электродом пикселя, разница напряжений между любыми двумя из первого электрода пикселя, второго электрода пикселя и третьего электрода пикселя не равна нулю; и
в режиме трехмерного отображения вторые линии сканирования отключают третий транзистор, первая линия сканирования подводит сигналы сканирования, чтобы включить первый транзистор и второй транзистор, на первый электрод пикселя поступают сигналы данных с линий данных через первый транзистор, чтобы быть в состоянии отображения соответствующих трехмерных изображений, на второй электрод пикселя поступают сигналы данных с линий данных через первый транзистор и второй транзистор поочередно, чтобы быть в состоянии отображения соответствующих трехмерных изображений, управляющая схема действует на второй электрод пикселя, чтобы изменить напряжение второго электрода пикселя, так что разница напряжений между первым электродом пикселя и вторым электродом пикселя не равна нулю, и третий электрод пикселя находится в состоянии отображения соответствующих черных изображений, когда третий транзистор отключен.
14. Жидкокристаллическая панель по п. 13, отличающаяся тем, что управляющая схема включает четвертый транзистор и конденсатор перераспределения заряда, четвертый транзистор включает управляющий вывод, первый вывод и второй вывод, управляющий вывод четвертого транзистора соединяется с соответствующими первыми линиями сканирования пикселя, первый вывод четвертого транзистора соединяется с соответствующим вторым электродом пикселя, второй вывод четвертого транзистора соединяется с одним выводом конденсатора перераспределения заряда, конденсатор перераспределения заряда соединяется с общим электродом, первые линии сканирования подводят сигналы сканирования, чтобы включить четвертый транзистор, так что второй электрод пикселя и конденсатор перераспределения заряда будут электрически соединены, напряжение второго электрода пикселя изменяется в первый раз конденсатором перераспределения заряда, и четвертый транзистор регулирует разницу напряжений между вторым электродом пикселя и общим электродом так, чтобы она не была равна нулю.
15. Жидкокристаллическая панель по п. 14, отличающаяся тем, что четвертым транзистором является тонкопленочный транзистор (TFT), управляющий вывод четвертого транзистора соответствует затвору TFT, первый вывод четвертого транзистора соответствует истоку TFT, второй вывод четвертого транзистора соответствует стоку TFT, отношение ширина/длина TFT меньше заданного значения, так что разница напряжений между вторым электродом пикселя и общим электродом не равна нулю.
16. Жидкокристаллическая панель по п. 13, отличающаяся тем, что некоторое число пикселей, некоторое число первых линий сканирования и некоторое число вторых линий сканирования расположены в направлении строки, в режиме двухмерного отображения соответствующие первые линии сканирования текущей строки пикселей и соответствующие вторые линии сканирования предыдущей строки пикселей сканируются одновременно, и предыдущая строка пикселей расположена рядом с текущей строкой пикселей и сканировалась недавно.
17. Жидкокристаллическая панель по п. 16, отличающаяся тем, что подложка матрицы, кроме того, включает блок коммутации, расположенный на периферии подложки матрицы, и одну закорачивающую линию, блок коммутации включает некоторое число управляемых транзисторов, управляемый транзистор включает управляющий вывод, входной вывод и выходной вывод, входной вывод каждого из управляемых транзисторов соединяется с соответствующими первыми линиями сканирования строки пикселей, выходной вывод каждого из управляемых транзисторов соединяется с соответствующими вторыми линиями сканирования предыдущей строки пикселей, предыдущая строка пикселей расположена рядом с текущей строкой пикселей, и управляющие выводы управляемых транзисторов соединяются с закорачивающей линией;
в режиме двухмерного отображения закорачивающая линия подводит управляющие сигналы, чтобы включить все управляемые транзисторы, когда соответствующие первые линии сканирования одной строки пикселей подводят сигналы сканирования, эти сигналы сканирования одновременно подаются на вторые линии сканирования, соединенные с выходным выводом управляемого транзистора через управляемый транзистор, чтобы включить третий транзистор, в режиме трехмерного отображения закорачивающая линия подводит управляющие сигналы, чтобы отключить все управляемые транзисторы для того, чтобы отключить все третьи транзисторы.
18. Жидкокристаллическая панель по п. 13, отличающаяся тем, что размер области, в которой расположен третий электрод пикселя меньше, чем размер областей, в которых расположены первый электрод пикселя и второй электрод пикселя.
19. Жидкокристаллическая панель по п. 13, отличающаяся тем, что когда вторые линии сканирования подводят сигналы сканирования, чтобы включить третий транзистор, третий транзистор регулирует разницу напряжений между вторым электродом пикселя и третьим электродом пикселя, чтобы она не была равна нулю, когда третий транзистор включен, так что разница напряжений между любыми двумя из первого электрода пикселя, второго электрода пикселя и третьего электрода пикселя не равна нулю.
20. Жидкокристаллическая панель по п. 19, отличающаяся тем, что третьим транзистором является TFT, затвор TFT соединяется с вторыми линиями сканирования, исток TFT соединяется с вторым электродом пикселя, сток TFT соединяется с третьим электродом пикселя, ширина/длина TFT меньше, чем второе заданное значение, так что разница напряжений между вторым электродом пикселя и третьим электродом пикселя не равна нулю, когда третий транзистор включен.
RU2016105105A 2013-07-19 2013-07-25 Подложка матрицы и жидкокристаллическая панель RU2621884C1 (ru)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201310306867.5A CN103389604B (zh) 2013-07-19 2013-07-19 一种阵列基板及液晶显示面板
CN201310306867.5 2013-07-19
PCT/CN2013/080075 WO2015006995A1 (zh) 2013-07-19 2013-07-25 一种阵列基板及液晶显示面板

Publications (1)

Publication Number Publication Date
RU2621884C1 true RU2621884C1 (ru) 2017-06-07

Family

ID=49533913

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2016105105A RU2621884C1 (ru) 2013-07-19 2013-07-25 Подложка матрицы и жидкокристаллическая панель

Country Status (6)

Country Link
JP (1) JP6127212B2 (ru)
KR (1) KR101764549B1 (ru)
CN (1) CN103389604B (ru)
GB (1) GB2529979B (ru)
RU (1) RU2621884C1 (ru)
WO (1) WO2015006995A1 (ru)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103399435B (zh) * 2013-08-01 2015-09-16 深圳市华星光电技术有限公司 一种阵列基板及液晶显示面板
CN103676383B (zh) * 2013-12-27 2015-12-09 深圳市华星光电技术有限公司 兼容2d与3d显示模式的液晶显示面板及显示方法
CN105045009B (zh) * 2015-08-24 2018-04-10 深圳市华星光电技术有限公司 一种液晶显示面板及其阵列基板
CN105137685B (zh) 2015-09-09 2019-04-05 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
US10078991B2 (en) 2016-07-19 2018-09-18 Wuhan China Star Optoelectronics Technology Co., Ltd. Liquid crystal driving circuit having a main pixel and a subpixel and liquid crystal display device
CN105957494B (zh) * 2016-07-19 2019-05-24 武汉华星光电技术有限公司 液晶驱动电路及液晶显示装置
CN106249496B (zh) * 2016-08-31 2020-02-18 深圳市华星光电技术有限公司 像素单元、像素驱动电路及驱动方法
CN108074514B (zh) * 2016-11-17 2020-11-13 元太科技工业股份有限公司 像素结构与驱动方法
CN112327550B (zh) * 2020-09-29 2022-12-27 东莞材料基因高等理工研究院 像素结构、阵列基板
CN113219747B (zh) * 2021-04-23 2022-11-08 成都中电熊猫显示科技有限公司 阵列基板、液晶显示面板及液晶显示器
CN116403538A (zh) * 2022-11-24 2023-07-07 惠科股份有限公司 像素开关控制电路、像素单元和显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102280082A (zh) * 2010-06-10 2011-12-14 卡西欧计算机株式会社 显示装置
CN102650781A (zh) * 2011-10-18 2012-08-29 京东方科技集团股份有限公司 用于立体显示的像素结构及其控制方法
JP2012168228A (ja) * 2011-02-10 2012-09-06 Seiko Epson Corp 電気光学装置及び電子機器
KR20130020294A (ko) * 2011-08-19 2013-02-27 엘지디스플레이 주식회사 영상표시장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5542297B2 (ja) * 2007-05-17 2014-07-09 株式会社半導体エネルギー研究所 液晶表示装置、表示モジュール及び電子機器
KR101242219B1 (ko) * 2010-07-09 2013-03-11 샤프 가부시키가이샤 액정 표시 장치
TWI430255B (zh) * 2011-06-14 2014-03-11 Benq Materials Corp 像素電路及其驅動方法
KR101864448B1 (ko) * 2011-07-06 2018-06-04 엘지디스플레이 주식회사 영상표시장치
CN102707527B (zh) * 2012-06-13 2015-07-15 深圳市华星光电技术有限公司 一种液晶显示面板及其阵列基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102280082A (zh) * 2010-06-10 2011-12-14 卡西欧计算机株式会社 显示装置
JP2012168228A (ja) * 2011-02-10 2012-09-06 Seiko Epson Corp 電気光学装置及び電子機器
KR20130020294A (ko) * 2011-08-19 2013-02-27 엘지디스플레이 주식회사 영상표시장치
CN102650781A (zh) * 2011-10-18 2012-08-29 京东方科技集团股份有限公司 用于立体显示的像素结构及其控制方法

Also Published As

Publication number Publication date
JP2016525709A (ja) 2016-08-25
CN103389604A (zh) 2013-11-13
WO2015006995A1 (zh) 2015-01-22
GB2529979B (en) 2020-04-15
KR20160032243A (ko) 2016-03-23
JP6127212B2 (ja) 2017-05-10
KR101764549B1 (ko) 2017-08-02
CN103389604B (zh) 2015-11-25
GB201522576D0 (en) 2016-02-03
GB2529979A (en) 2016-03-09

Similar Documents

Publication Publication Date Title
RU2621884C1 (ru) Подложка матрицы и жидкокристаллическая панель
RU2623185C1 (ru) Подложка матрицы и жидкокристаллическая панель с такой подложкой матрицы
RU2624843C1 (ru) Подложка матрицы и панель жидкокристаллического дисплея
RU2619813C1 (ru) Подложка матрицы и жидкокристаллическая панель
RU2621891C1 (ru) Подложка матрицы и панель жидкокристаллического дисплея
US20150022510A1 (en) Array substrate and liquid crystal panel with the same
US10923054B2 (en) Array substrate, display panel, display device, and driving methods thereof
RU2621856C1 (ru) Подложка матрицы и панель жидкокристаллического дисплея
US9618814B2 (en) Liquid crystal display panel for curved screen
US9190001B2 (en) Liquid crystal display device, display apparatus, and gate signal line driving method
US9057898B2 (en) Array substrate and liquid crystal panel with the same
US9218777B2 (en) Array substrate and the liquid crystal panel
JP6360892B2 (ja) アレイ基板及び液晶表示装置
US9741312B2 (en) Electro-optical apparatus, method of driving electro-optical apparatus, and electronic equipment
WO2016041228A1 (zh) 一种显示面板及其像素结构和驱动方法
US20150294632A1 (en) Liquid crystal panel, driving method and liquid crystal device
US20160335971A1 (en) Array substrate, liquid crystal display panel and method for driving the same
US9082331B2 (en) Liquid crystal display panel and array substrate thereof
US9007284B2 (en) Liquid crystal display element, liquid crystal display device, and display method employed in liquid crystal display element
WO2016041226A1 (zh) 一种显示面板及其像素结构和驱动方法
US10203575B2 (en) Array substrate and liquid crystal panel
KR102270257B1 (ko) 표시장치 및 이를 이용한 표시장치의 구동방법
EP2128849A1 (en) Electro-optical device
US20120262364A1 (en) Liquid crystal drive circuit, liquid crystal display device provided therewith, and drive method for liquid crystal drive circuit
KR20090119164A (ko) 액정 표시장치의 구동장치와 그 구동방법