RU2623185C1 - Подложка матрицы и жидкокристаллическая панель с такой подложкой матрицы - Google Patents
Подложка матрицы и жидкокристаллическая панель с такой подложкой матрицы Download PDFInfo
- Publication number
- RU2623185C1 RU2623185C1 RU2016105304A RU2016105304A RU2623185C1 RU 2623185 C1 RU2623185 C1 RU 2623185C1 RU 2016105304 A RU2016105304 A RU 2016105304A RU 2016105304 A RU2016105304 A RU 2016105304A RU 2623185 C1 RU2623185 C1 RU 2623185C1
- Authority
- RU
- Russia
- Prior art keywords
- pixel electrode
- transistor
- line
- scan
- pixel
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
- G09G3/003—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background to produce spatial visual effects
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
- H04N13/30—Image reproducers
- H04N13/356—Image reproducers having separate monoscopic and stereoscopic modes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optics & Photonics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
Изобретение относится к технологиям изготовления жидкокристаллических дисплеев, более конкретно к подложке матрицы и жидкокристаллической панели. Каждый из пикселей в подложке матрицы включает первый электрод пикселя, второй электрод пикселя и третий электрод пикселя. Третий электрод пикселя соединяется с вторым электродом пикселя через третий транзистор. В режиме двухмерного отображения третий транзистор включен, так что второй электрод пикселя и третий электрод пикселя электрически соединяются. В этот момент три электрода пикселя находятся в состоянии отображения соответствующих двухмерных изображений. Напряжение второго электрода пикселя изменяется из-за напряжения третьего электрода пикселя. В режиме трехмерного отображения второй электрод пикселя и третий электрод пикселя электрически не соединены, так что третий электрод пикселя находится в состоянии отображения черных изображений. Технический результат – увеличение яркости и размера изображения. 3 н. и 10 з.п. ф-лы, 6 ил.
Description
ПРЕДПОСЫЛКИ ДЛЯ СОЗДАНИЯ ИЗОБРЕТЕНИЯ
1. ОБЛАСТЬ ТЕХНИКИ
[0001] Настоящее раскрытие относится к технологии изготовления жидкокристаллических дисплеев и, более конкретно, к подложке матрицы и жидкокристаллической панели с такой подложкой матрицы.
2. ОПИСАНИЕ УРОВНЯ ТЕХНИКИ
[0002] ЖК-дисплеи обычно характеризуются признаками, включающими небольшую толщину, насыщенные цвета и стабильное изображение без мерцания, которые достигаются использованием физических структур и оптических характеристик жидкого кристалла. Разное выравнивание жидкого кристалла приводит к разным скоростям отражения под разными углами обзора. Более конкретно, скорости передачи света отличаются при разных углах обзора, и, таким образом, при широком угле обзора может происходить искажение цвета.
[0003] С развитием этой технологии большинство ЖК-дисплеев способны работать в двухмерном режиме и трехмерном режиме. Согласно технологии круговой поляризации экрана 3D-телевизора (FPR) пиксели, расположенные в двух соседних строках, соответствуют левому глазу и правому глазу, чтобы создавать сигналы изображения дли левого глаза и сигналы изображения для правого глаза. Глаза зрителя воспринимают изображение для левого глаза и изображение для правого глаза, и эти изображения затем объединяются в мозге зрителя, создавая эффект трехмерного изображения. Когда изображение для левого глаза и изображение для правого глаза воспринимаются левым глазом и правым глазом зрителя, возникает эффект перекрестных помех. Для того чтобы уменьшить этот эффект перекрестных помех, как показано на Фиг. 1, применяют черную матрицу, расположенную между пикселями двух соседних строк. Такое решение может значительно уменьшать формат изображения в режиме двухмерного отображения и отрицательно влиять на яркость.
РАСКРЫТИЕ ИЗОБРЕТЕНИЯ
[0004] Цель изобретения заключается в том, чтобы предложить подложку матрицы и ЖК-дисплей с такой подложкой матрицы. Подложка матрицы не только увеличивает размер изображения в режиме двухмерного отображения, но и уменьшает изменение цвета в режиме трехмерного отображения. Помимо этого, эффект перекрестных помех также уменьшается в режиме трехмерного отображения.
[0005] В одном аспекте подложка матрицы включает: некоторое число первых линий сканирования, некоторое число вторых линий сканирования и некоторое число пикселей, расположенных в направлении строки, и некоторое число линий данных, и каждый такой пиксель соответствует одной первой линии сканирования, одной второй линии сканирования и одной линии данных; каждый из пикселей включает первый электрод пикселя, второй электрод пикселя, третий электрод пикселя, первый транзистор, второй транзистор и третий транзистор, первый электрод пикселя соединяется с соответствующей первой линией сканирования и соответствующей линией данных через первый транзистор, второй электрод пикселя соединяется с соответствующей первой линией сканирования и соответствующей линией данных через второй транзистор, третий электрод пикселя соединяется с соответствующей второй линией сканирования и вторым электродом пикселя через третий транзистор; в режиме двухмерного отображения первая линия сканирования подводит сигналы сканирования, чтобы включить первый транзистор и второй транзистор, на первый электрод пикселя и второй электрод пикселя поступают сигналы данных с линий данных, чтобы быть в состоянии отображать соответствующие двухмерные изображения, вторая линия сканирования подводит сигналы сканирования, чтобы включить третий транзистор, так что второй электрод пикселя и третий электрод пикселя электрически соединяются, на третий электрод пикселя поступают сигналы данных с второго электрода пикселя, чтобы быть в состоянии отображать соответствующие двухмерные изображения, напряжение второго электрода пикселя изменяется из-за третьего электрода пикселя, третьим транзистором является тонкопленочный транзистор (TFT), отношение ширина/длина третьего транзистора выполнено таким, чтобы быть меньше определенного значения, так что разница напряжений между вторым электродом пикселя и третьим электродом пикселя не равна нулю, когда третий транзистор включен, причем процесс сканирования соответствующей первой линии сканирования текущей строки пикселей и процесс сканирования соответствующей второй линии сканирования предыдущей строки пикселей начинаются одновременно, и предыдущая строка пикселей расположена рядом с текущей строкой пикселей и сканировалась перед ней; и в режиме трехмерного отображения первая линия сканирования подводит сигналы сканирования, чтобы включить первый транзистор и второй транзистор, на первый электрод пикселя и второй электрод пикселя поступают сигналы данных с линии данных, чтобы быть в состоянии отображать соответствующие трехмерные изображения, и вторая линия сканирования отключает третий транзистор, так что третий электрод пикселя находится в состоянии отображения соответствующих черных изображений.
[0006] При этом подложка матрицы кроме того включает блок коммутации, расположенный на периферии подложки матрицы, и закорачивающую линию, блок коммутации включает некоторое число транзисторов, каждый из транзисторов включает управляющий вывод, входной вывод и выходной вывод, каждый входной вывод транзисторов соединяется с соответствующими первыми линиями сканирования текущей строки пикселей, каждый выходной вывод транзисторов соединяется с соответствующей второй линией сканирования предыдущей строки пикселей, предыдущая строка пикселей расположена рядом с текущей строкой пикселей, и каждый управляющий вывод транзисторов соединяется с закорачивающей линией; и в режиме двухмерного отображения закорачивающая линия подводит управляющие сигналы, чтобы включить все транзисторы блока коммутации, сигналы сканирования, подводимые соответствующей первой линией сканирования текущей строки пикселей, одновременно поступают на вторую линию сканирования, соединенную с выходным выводом соответствующего транзистора, чтобы включить третий транзистор, и в режиме трехмерного отображения закорачивающая линия подводит управляющие сигналы, чтобы отключить транзисторы блока коммутации.
[0007] При этом размер третьего электрода пикселя меньше, чем размер первого электрода пикселя и второго электрода пикселя.
[0008] В еще одном аспекте подложка матрицы включает: некоторое число первых линий сканирования, некоторое число вторых линий сканирования, некоторое число линий данных и некоторое число пикселей, и каждый такой пиксель соответствует одной первой линии сканирования, одной второй линии сканирования и одной линии данных; каждый из пикселей включает первый электрод пикселя, второй электрод пикселя, третий электрод пикселя, первый транзистор, второй транзистор и третий транзистор, первый электрод пикселя соединяется с соответствующей первой линией сканирования и соответствующей линией данных через первый транзистор, второй электрод пикселя соединяется с соответствующей первой линией сканирования и соответствующей линией данных через второй транзистор, третий электрод пикселя соединяется с соответствующей второй линией сканирования и вторым электродом пикселя через третий транзистор; в режиме двухмерного отображения первая линия сканирования подводит сигналы сканирования, чтобы включить первый транзистор и второй транзистор, на первый электрод пикселя и второй электрод пикселя поступают сигналы данных с линий данных, чтобы быть в состоянии отображать соответствующие двухмерные изображения, вторая линия сканирования подводит сигналы сканирования, чтобы включить третий транзистор, так что второй электрод пикселя и третий электрод пикселя электрически соединяются, на третий электрод пикселя поступают сигналы данных с второго электрода пикселя, чтобы быть в состоянии отображать соответствующие двухмерные изображения, напряжение второго электрода пикселя изменяется из-за третьего электрода пикселя, на третий электрод пикселя поступают сигналы данных с второго электрода пикселя, чтобы быть в состоянии отображать соответствующие двухмерные изображения, напряжение второго электрода пикселя изменяется из-за третьего электрода пикселя, и разница напряжений между вторым электродом пикселя и третьим электродом пикселя не равна нулю, когда третий транзистор включен; в режиме трехмерного отображения первая линия сканирования подводит сигналы сканирования, чтобы включить первый транзистор и второй транзистор, на первый электрод пикселя и второй электрод пикселя поступают сигналы данных с линии данных, чтобы быть в состоянии отображать соответствующие трехмерные изображения, и вторая линия сканирования отключает третий транзистор, так что третий электрод пикселя находится в состоянии отображения соответствующих черных изображений.
[0009] При этом это некоторое число электродов пикселя, первых линий сканирования, вторых линий сканирования расположены в направлении строки в режиме двухмерного отображения, и процесс сканирования соответствующей первой линии сканирования текущей строки пикселей и процесс сканирования соответствующей второй линии сканирования предыдущей строки пикселей начинаются одновременно, и предыдущая строка пикселей расположена рядом с текущей строкой пикселей и сканировалась перед ней.
[0010] При этом подложка матрицы кроме того включает блок коммутации, расположенный на периферии подложки матрицы, и закорачивающую линию, блок коммутации включает некоторое число транзисторов, каждый из транзисторов включает управляющий вывод, входной вывод и выходной вывод, каждый входной вывод транзисторов соединяется с соответствующими первыми линиями сканирования текущей строки пикселей, каждый выходной вывод транзисторов соединяется с соответствующей второй линией сканирования предыдущей строки пикселей, предыдущая строка пикселей расположена рядом с текущей строкой пикселей, и каждый управляющий вывод транзисторов соединяется с закорачивающей линией; и в режиме двухмерного отображения закорачивающая линия подводит управляющие сигналы, чтобы включить все транзисторы блока коммутации, сигналы сканирования, подводимые соответствующей первой линией сканирования текущей строки пикселей, одновременно поступают на вторую линию сканирования, соединенную с выходным выводом соответствующего транзистора, чтобы включить третий транзистор, и в режиме трехмерного отображения закорачивающая линия подводит управляющие сигналы, чтобы отключить транзисторы блока коммутации.
[0011] При этом размер третьего электрода пикселя меньше, чем размер первого электрода пикселя и второго электрода пикселя.
[0012] При этом третьим транзистором является тонкопленочный транзистор (TFT), отношение ширина/длина третьего транзистора выполнено таким, чтобы быть меньше определенного значения, так что разница напряжений между вторым электродом пикселя и третьим электродом пикселя не равна нулю.
[0013] В одном аспекте жидкокристаллическая панель включает: подложку матрицы, подложку фильтрации цвета и слой жидкого кристалла между подложкой матрицы и подложкой фильтрации цвета. Подложка матрицы включает: некоторое число первых линий сканирования, некоторое число вторых линий сканирования, некоторое число линий данных и некоторое число пикселей, и каждый такой пиксель соответствует одной первой линии сканирования, одной второй линии сканирования и одной линии данных; каждый из пикселей включает первый электрод пикселя, второй электрод пикселя, третий электрод пикселя, первый транзистор, второй транзистор и третий транзистор, первый электрод пикселя соединяется с соответствующей первой линией сканирования и соответствующей линией данных через первый транзистор, второй электрод пикселя соединяется с соответствующей первой линией сканирования и соответствующей линией данных через второй транзистор, третий электрод пикселя соединяется с соответствующей второй линией сканирования и вторым электродом пикселя через третий транзистор; в режиме двухмерного отображения первая линия сканирования подводит сигналы сканирования, чтобы включить первый транзистор и второй транзистор, на первый электрод пикселя и второй электрод пикселя поступают сигналы данных с линий данных, чтобы быть в состоянии отображать соответствующие двухмерные изображения, вторая линия сканирования подводит сигналы сканирования, чтобы включить третий транзистор, так что второй электрод пикселя и третий электрод пикселя электрически соединяются, на третий электрод пикселя поступают сигналы данных с второго электрода пикселя, чтобы быть в состоянии отображать соответствующие двухмерные изображения, напряжение второго электрода пикселя изменяется из-за третьего электрода пикселя, на третий электрод пикселя поступают сигналы данных с второго электрода пикселя, чтобы быть в состоянии отображать соответствующие двухмерные изображения, напряжение второго электрода пикселя изменяется из-за третьего электрода пикселя, и разница напряжений между вторым электродом пикселя и третьим электродом пикселя не равна нулю, когда третий транзистор включен; в режиме трехмерного отображения первая линия сканирования подводит сигналы сканирования, чтобы включить первый транзистор и второй транзистор, на первый электрод пикселя и второй электрод пикселя поступают сигналы данных с линии данных, чтобы быть в состоянии отображать соответствующие трехмерные изображения, и вторая линия сканирования отключает третий транзистор, так что третий электрод пикселя находится в состоянии отображения соответствующих черных изображений.
[0014] При этом это некоторое число электродов пикселя, первых линий сканирования, вторых линий сканирования расположены в направлении строки в режиме двухмерного отображения, и процесс сканирования соответствующей первой линии сканирования текущей строки пикселей и процесс сканирования соответствующей второй линии сканирования предыдущей строки пикселей начинаются одновременно, и предыдущая строка пикселей расположена рядом с текущей строкой пикселей и сканировалась перед ней.
[0015] При этом подложка матрицы кроме того включает блок коммутации, расположенный на периферии подложки матрицы, и закорачивающую линию, блок коммутации включает некоторое число транзисторов, каждый из транзисторов включает управляющий вывод, входной вывод и выходной вывод, каждый входной вывод транзисторов соединяется с соответствующими первыми линиями сканирования текущей строки пикселей, каждый выходной вывод транзисторов соединяется с соответствующей второй линией сканирования предыдущей строки пикселей, предыдущая строка пикселей расположена рядом с текущей строкой пикселей, и каждый управляющий вывод транзисторов соединяется с закорачивающей линией; и в режиме двухмерного отображения закорачивающая линия подводит управляющие сигналы, чтобы включить все транзисторы блока коммутации, сигналы сканирования, подводимые соответствующей первой линией сканирования текущей строки пикселей, одновременно поступают на вторую линию сканирования, соединенную с выходным выводом соответствующего транзистора, чтобы включить третий транзистор, и в режиме трехмерного отображения закорачивающая линия подводит управляющие сигналы, чтобы отключить транзисторы блока коммутации.
[0016] При этом размер третьего электрода пикселя меньше, чем размер первого электрода пикселя и второго электрода пикселя.
[0017] При этом третьим транзистором является тонкопленочный транзистор (TFT), отношение ширина/длина третьего транзистора выполнено таким, чтобы быть меньше определенного значения, так что разница напряжений между вторым электродом пикселя и третьим электродом пикселя не равна нулю.
КРАТКОЕ ОПИСАНИЕ ЧЕРТЕЖЕЙ
[0018] Фиг. 1 - схематический вид подложки матрицы в соответствии с первым вариантом осуществления.
[0019] Фиг. 2 - схематический вид пикселя с Фиг. 1.
[0020] Фиг. 3 - эквивалентная схема пикселя с Фиг. 1
[0021] Фиг. 4 - схематический вид, показывающий характеристики отображения третьего электрода пикселя с Фиг. 1 в режиме трехмерного отображения.
[0022] Фиг. 5 - эквивалентная схема пикселя в соответствии с вторым вариантом осуществления.
[0023] Фиг. 6 - схематический вид жидкокристаллической панели в соответствии с одним вариантом осуществления.
ПОДРОБНОЕ ОПИСАНИЕ ВАРИАНТОВ ОСУЩЕСТВЛЕНИЯ
[0024] Варианты осуществления изобретения теперь будут описаны более подробно со ссылками на прилагаемые чертежи, на которых показаны эти варианты осуществления изобретения.
[0025] Для того чтобы решить проблему искажения цвета при широком угле обзора, обычно пиксели делят на некоторое число областей пикселя. При подаче разных напряжений на области пикселя выравнивание жидкого кристалла в двух областях происходит по-разному, так что достигается эффект малого изменения цвета (LCS).
[0026] На Фиг. 1 представлен схематический вид подложки матрицы в соответствии с первым вариантом осуществления. Подложка матрицы включает некоторое число первых линий сканирования 11, некоторое число вторых линий сканирования 12, некоторое число линий данных 13 и некоторое число пикселей 14. Пиксели 14 расположены по матричной форме. Каждый из пикселей 14 соединяется с одной первой линией сканирования 11, одной второй линией сканирования 12 и одной линией данных 13.
[0027] Со ссылкой на Фиг. 2 и 3, каждый из пикселей 14 включает первый электрод M1 пикселя, второй электрод M2 пикселя, третий электрод M3 пикселя, первый транзистор T1, второй транзистор T2 и третий транзистор T3. Первый транзистор T1, второй транзистор T2 и третий транзистор T3 соответствуют соответственно первому электроду M1 пикселя, второму электроду M2 пикселя и третьему электроду M3 пикселя. Управляющие выводы первого транзистора T1 и второго транзистора T2 электрически соединяются с первыми линиями сканирования 11. Входные выводы первого транзистора T1 и второго транзистора T2 электрически соединяются с линиями данных 13. Выходной вывод первого транзистора T1 электрически соединяется с первым электродом M1 пикселя, и выходной вывод второго транзистора T2 электрически соединяется с вторым электродом M2 пикселя. Управляющий вывод третьего транзистора T3 электрически соединяется с второй линией сканирования 12. Входной вывод третьего транзистора T3 электрически соединяется с вторым электродом M2 пикселя. Выходной вывод третьего транзистора T3 электрически соединяется с третьим электродом M3 пикселя.
[0028] В одном варианте осуществления первым транзистором T1, вторым транзистором T2 и третьим транзистором T3 являются тонкопленочные транзисторы (TFT). Управляющие выводы T1, T2, T3 соответствуют затвору TFT, входные выводы T1, T2, T3 соответствуют истоку TFT, и выходные выводы T1, T2, T3 соответствуют стоку TFT. В других вариантах осуществления этими тремя транзисторами могут быть триоды или пары Дарлингтона.
[0029] Подложка матрицы не только увеличивает размер изображения в режиме двухмерного отображения, но и уменьшает изменение цвета в режиме двухмерного отображения и эффект перекрестных помех в режиме трехмерного отображения.
[0030] В режиме двухмерного отображения первая линия сканирования 11 и вторая линия сканирования 12 сканируются построчно. Первые линии сканирования 11 подводят сигналы сканирования высокого уровня, чтобы включить первый транзистор T1 и второй транзистор T2. Линия данных 13 подводит сигналы данных. На первый электрод M1 пикселя и второй электрод M2 пикселя поступают сигналы данных с линии данных 13, так что напряжение на первом электроде M1 пикселя и втором электроде M2 пикселя одинаковое. В результате, первый электрод M1 пикселя и второй электрод M2 пикселя находятся в состоянии отображения соответствующих двухмерных изображений. После этого первая линия сканирования 11 прекращает подводить сигналы сканирования высокого уровня. Вторая линия сканирования 12 подводит сигналы сканирования высокого уровня, чтобы включить третий транзистор T3. В этот момент второй электрод M2 пикселя и третий электрод M3 пикселя электрически соединяются, так что сигналы данных, хранящиеся на втором электроде M2 пикселя, подводятся на третий электрод M3 пикселя через третий транзистор T3. Таким образом, третий электрод M3 пикселя также находится в состоянии отображения соответствующих двухмерных изображений. В связи с вышеизложенным, в режиме двухмерного отображения первый электрод M1 пикселя, второй электрод M2 пикселя и третий электрод M3 пикселя находятся в состоянии отображения соответствующих двухмерных изображений, так что размер изображения в режиме двухмерного отображения увеличивается. Помимо этого, когда третий транзистор T3 включен, напряжение второго электрода M2 пикселя изменяется из-за третьего электрода M3 пикселя. То есть, напряжение второго электрода M2 пикселя изменяется из-за перераспределения заряда между жидкокристаллическим конденсатором Сlс3 и вторым электродом M2 пикселя. Жидкокристаллическим конденсатором Сlс3 является эквивалентный конденсатор, сформированный жидким кристаллом между третьим электродом M3 пикселя и общим электродом еще одной подложки.
[0031] Более конкретно, когда сигналы данных больше, чем общее напряжение, т.е. положительная полярность обращается, некоторые заряды переходят с второго электрода M2 пикселя на третий электрод M3 пикселя, так что напряжение второго электрода M2 пикселя уменьшается, и напряжение третьего электрода M3 пикселя увеличивается. Таким образом, напряжение второго электрода M2 пикселя отличается от напряжения первого электрода M1 пикселя, то есть разница напряжений второго электрода M2 пикселя и первого электрода M1 пикселя не равна нулю. Когда сигналы данных меньше, чем общее напряжение, т.е. обращается отрицательная полярность, некоторые заряды переходят с третьего электрода M3 пикселя на второй электрод M2 пикселя, так что напряжение второго электрода M2 пикселя увеличивается, и напряжение второго электрода M2 пикселя отличается от напряжения первого электрода M1 пикселя.
[0032] Когда он включен, третий транзистор T3 поддерживает разницу напряжений между вторым электродом M2 пикселя и третьим электродом M3 пикселя так, чтобы она не была равна нулю, что означает, что заряды между вторым электродом M2 пикселя и третьим электродом M3 пикселя не сбалансированы. Таким образом, напряжение первого электрода M1 пикселя, второго электрода M2 пикселя и третьего электрода M3 пикселя разные, чем достигается малое изменение цвета в режиме двухмерного отображения.
[0033] В одном варианте осуществления отношение ширина/длина третьего транзистора T3 выполнено таким, чтобы управлять разницей напряжений между вторым электродом M2 пикселя и третьим электродом M3 пикселя, когда третий транзистор T3 включен. То есть, отношение ширина/длина третьего транзистора T3 выполнено таким, чтобы управлять величиной тока третьего транзистора T3. Чем больше отношение ширина/длина третьего электрода M3 пикселя, тем больше величина тока и тем быстрее происходит переход зарядов между вторым электродом M2 пикселя и третьим электродом M3 пикселя. Для обеспечения того, чтобы напряжение второго электрода M2 пикселя не было равно напряжению третьего электрода M3 пикселя, когда третий транзистор T3 включен, скорость перехода зарядов между вторым электродом M2 пикселя и третьим электродом M3 пикселя замедлена, и, таким образом, отношение ширина/длина третьего транзистора T3 меньше, чем определенное значение, т.е. 0,3. В этих обстоятельствах разница напряжений между вторым электродом M2 пикселя и третьим электродом M3 пикселя не равна нулю, когда третий транзистор T3 включен. В других вариантах осуществления величина тока третьего транзистора T3 определяется путем управления напряжением затвора третьего транзистора T3, например, управления подводом сигналов сканирования с второй линии сканирования 12.
[0034] После завершения процесса сканирования соответствующих первых линий сканирования 11 и вторых линий сканирования 12 текущей строки пикселей соответствующие первые линии сканирования 11 и вторые линии сканирования 12 следующей строки пикселей начинают процесс сканирования.
[0035] Со ссылкой на Фиг. 4, в режиме трехмерного отображения, во-первых, черные изображения отключают третий электрод M3 пикселя. То есть, линия данных 13 подводит сигналы данных, соответствующие черным изображениям, на первый электрод M1 пикселя и второй электрод M2 пикселя. После этого третий транзистор T3 включается, и, таким образом, третий электрод M3 пикселя находится в состоянии отображения соответствующих черных изображений. То есть, третий электрод M3 пикселя отключен.
[0036] Первая линия сканирования 11 подводит сигналы сканирования высокого уровня, чтобы включить первый транзистор T1 и второй транзистор T2, и линия данных 13 подводит сигналы данных на первый электрод M1 пикселя и второй электрод M2 пикселя, соответственно, через первый транзистор T1 и второй транзистор T2, так что первый электрод M1 пикселя и второй электрод M2 пикселя находятся в состоянии отображения соответствующих трехмерных изображений. В режиме трехмерного отображения вторая линия сканирования 12 отключена, то есть сигналы сканирования не подводятся на вторую линию сканирования 12. Третий транзистор T3 отключен, так что третий электрод M3 пикселя поддерживается в состоянии отображения соответствующих черных изображений.
[0037] В этом варианте осуществления первый электрод M1 пикселя, второй электрод M2 пикселя и третий электрод M3 пикселя расположены в направлении строки. Два пикселя 14, расположенные в соседних строках, соответственно отображают соответствующие изображение для левого глаза и изображение для правого глаза трехмерных изображений. Как показано на Фиг. 4, третий транзистор T3 отключен, так что третий электрод M3 пикселя находится в состоянии отображения черных изображений, что эквивалентно черной матрице между строками 14 пикселей, расположенных в соседних строках. Черная матрица расположена между вторым электродом M2 пикселя и третьим электродом M3 пикселя текущей строки пикселей, которая предназначена для отображения изображения для левого глаза, и вторым электродом M2 пикселя и третьим электродом M3 пикселя следующей строки пикселей, которая предназначена для отображения изображения для правого глаза. Черная матрица блокирует сигналы перекрестных помех изображения для левого глаза и изображения для правого глаза, этим уменьшая эффект перекрестных помех в режиме трехмерного отображения. В одном варианте осуществления размер третьего электрода M3 пикселя меньше, чем размер первого электрода M1 пикселя и второго электрода M2 пикселя. В других вариантах осуществления размер третьего электрода M3 пикселя конфигурируемый.
[0038] В других вариантах осуществления три электрода пикселя могут быть расположены в направлении столбца, и два соседних пикселя, расположенных в направлении столбца, отображают соответственно изображение для левого глаза и изображение для правого глаза трехмерных изображений. Также третий электрод пикселя для отображения соответствующих черных изображений расположен так, чтобы уменьшать эффект перекрестных помех в режиме трехмерного отображения. В других вариантах осуществления может быть применен способ черной вставки во время гашения первой линии сканирования, чтобы поддерживать третий электрод M3 пикселя в состоянии отображения черных изображений. В период времени сканирования первый электрод пикселя и второй электрод пикселя должны быть переведены в состояние отображения соответствующих трехмерных изображений, и третий электрод M3 пикселя переведен в состояние отображения соответствующих черных изображений. В следующий период сканирования все электроды пикселя находятся в состоянии отображения соответствующих черных изображений. После этого первый электрод пикселя, второй электрод пикселя и третий электрод пикселя находятся в состоянии отображения соответствующих трехмерных изображений. Вкратце, первый электрод пикселя и второй электрод пикселя поочередно отображают соответствующие трехмерные изображения и черные изображения. Вышеупомянутый способ черной вставки может предотвратить утечку электричества с второго электрода пикселя и утечку света.
[0039] В вышеописанных вариантах осуществления в режиме двухмерного отображения первые и вторые линии сканирования выполняют процесс сканирования построчно. В других вариантах осуществления некоторое число строк может сканироваться соответствующими первыми и вторыми линиями сканирования одновременно. Как показано на Фиг. 5, некоторое число пикселей 44 первых линий сканирования (41_1, 41_2, 41_3) и вторых линий сканирования (42_1, 42_2, 42_3) расположены в направлении строк. Одна строка пикселей соответствует одной первой линии сканирования и одной второй линии сканирования.
[0040] В режиме двухмерного отображения в качестве примера можно взять первую строку пикселей A1 и вторую строку пикселей A2. При сканировании соответствующей первой линией сканирования (41_2) второй строки пикселей A2 соответствующая вторая линия сканирования (42_1) соседней строки пикселей, которая сканировалась перед ней, т.е. первой строки пикселей A1, также сканируется одновременно.
[0041] В одном варианте осуществления подложка матрицы также включает блок коммутации 45, расположенный на периферии подложки матрицы, и одну закорачивающую линию 46. Блок коммутации 45 включает некоторое число транзисторов. Например, как показано на Фиг. 5, блок коммутации 45 включает четыре транзистора (T4_1, T4_2). Транзистор включает управляющий вывод, входной вывод и выходной вывод. Транзистор (T4_1) между строкой пикселей A1 и строкой пикселей A2 взят в качестве примера. Входной вывод транзистора (T4_1) соединяется с первой линией сканирования (41_2) второй строки пикселей A2, выходной вывод транзистора (T4_1) соединяется с второй линией сканирования (42_1), и управляющие выводы всех транзисторов соединяются с закорачивающей линией 46. В одном варианте осуществления транзисторами являются тонкопленочные транзисторы (TFT). Управляющий вывод транзистора соответствует затвору TFT, входной вывод транзистора соответствует истоку TFT, и выходной вывод транзистора соответствует стоку TFT.
[0042] В режиме двухмерного отображения закорачивающая линия 46 подводит управляющие сигналы высокого уровня, чтобы включить все транзисторы блока коммутации 45, и затем первые линии сканирования 41 сканируются построчно. Во-первых, соответствующая первая линия сканирования (41_1) первой строки пикселей A1 подводит сигналы сканирования, чтобы включить первый транзистор T1 и второй транзистор T2 первой строки пикселей A1. Линия данных 43 подводит сигналы данных, так что первый электрод M1 пикселя и второй электрод M2 пикселя находятся в состоянии отображения соответствующих двухмерных изображений. После этого соответствующая первая линия сканирования (41_2) второй строки пикселей A2 подводит сигналы сканирования, чтобы включить первый транзистор T1 и второй транзистор T2. В этот момент транзистор (T4_1) включен. Сигналы сканирования, подведенные с первой линии сканирования (41_2), поступают на соответствующую вторую линию сканирования (42_1) первой строки пикселей A1 через транзистор (T4_1), чтобы включить третий транзистор T3. Как таковые, второй электрод M2 пикселя и третий электрод M3 пикселя электрически соединяются, и третий электрод M3 пикселя первой строки пикселей A1 находится в состоянии отображения соответствующих двухмерных изображений, чтобы увеличить размер изображения. Помимо этого, напряжение второго электрода M2 пикселя первой строки пикселей A1 изменяется из-за третьего электрода M3 пикселя, так что напряжения первого электрода M1 пикселя, второго электрода M2 пикселя и третьего электрода M3 пикселя разные, чтобы получить эффект малого изменения цвета. После сканирования соответствующей первой линией сканирования (41_2) второй строки пикселей A2 начинается процесс сканирования соответствующей первой линией сканирования (41_3) третьей строки пикселей A3. В то же время транзистор (T4_2) управляет соответствующей второй линией сканирования (42_2) второй строки пикселей A2 для одновременного ее сканирования. Следует сказать, что процесс сканирования выполняется аналогичным образом для всех остальных линий сканирования.
[0043] В процессе трехмерного отображения закорачивающая линия 46 подводит управляющие сигналы, чтобы отключить транзисторы блока коммутации 45. Сигналы сканирования подводятся с первой линии сканирования 41_1, чтобы включить первый транзистор T1 и второй транзистор T2 первой строки пикселей A1. Линия данных 43 подводит сигналы данных, так что первый электрод M1 пикселя и второй электрод M2 пикселя первой строки пикселей A1 находятся в состоянии отображения соответствующих трехмерных изображений. После этого сигналы сканирования подводятся на соответствующую первую линию сканирования (41_2) второй строки пикселей A2, чтобы включить первый транзистор T1 и второй транзистор T2. Когда транзистор (T4_1) отключен, и, таким образом, сигналы сканирования с первой линии сканирования (41_2) не поступают на третий транзистор T3 первой строки пикселей A1, третий транзистор T3 отключен. Как таковой, третий электрод M3 пикселя первой строки пикселей A1 находится в состоянии отображения соответствующего черного изображения, чтобы уменьшить эффект перекрестных помех в режиме трехмерного отображения. После сканирования соответствующей первой линией сканирования (41_2) второй строки пикселей A2 начинается процесс сканирования соответствующей первой линией сканирования (41_3) следующей строки пикселей A3. Следует сказать, что транзистор T4 постоянно находится в отключенном состоянии.
[0044] В связи с вышеизложенным, необходима только одна возбуждаемая сканированием ИС, чтобы подавать управляющие сигналы для включения или отключения транзисторов блока коммутации 45. Как таковой, третий транзистор T3 может быть включен или отключен. Таким образом, в режиме двухмерного отображения может быть достигнут не только эффект малого изменения цвета и увеличенного размера изображения, но и в режиме трехмерного отображения может быть уменьшен эффект перекрестных помех. Кроме того, также может быть уменьшено число ИС, возбуждаемых сканированием, а соответственно, и стоимость. С другой стороны, две линии сканирования могут сканироваться в один и тот же период сканирования, так что время сканирования каждой из линий сканирования увеличивается, что способствует повышению скорости обновления.
[0045] В других вариантах осуществления некоторое число пикселей, первых линий сканирования и вторых линий сканирования расположены в направлении столбца. Также, соответствующие линии сканирования двух соседних столбцов пикселей, которые относятся к текущему столбцу пикселей и тому столбцу пикселей, который сканировался перед ним, могут сканироваться одновременно путем применения вышеописанного блока коммутации 45 и закорачивающей линии 46. В других вариантах осуществления каждая из линий сканирования независимо соединяется с одной ИС, возбуждаемой сканированием, так что линии сканирования могут сканироваться одновременно.
[0046] На Фиг. 6 приведен схематический вид жидкокристаллической панели в соответствии с одним вариантом осуществления. Жидкокристаллическая панель включает подложку матрицы 601, подложку фильтрации цвета 602 и слой жидкого кристалла 603 между подложкой матрицы 601 и подложкой фильтрации цвета 602.
[0047] Мы полагаем, что описанные выше варианты осуществления и их преимущества будут поняты из описания и что будет очевидно, что в них могут быть внесены разные изменения, но без нарушения сущности и объема изобретения или без ущерба для его материальных преимуществ, при этом приведенные выше примеры являются просто предпочтительными примерами вариантов осуществления изобретения.
Claims (29)
1. Подложка матрицы, включающая:
некоторое число первых линий сканирования, некоторое число вторых линий сканирования, некоторое число пикселей, расположенных в направлении строки, и некоторое число линий данных, причем каждый такой пиксель соответствует одной первой линии сканирования, одной второй линии сканирования и одной линии данных;
каждый из пикселей включает первый электрод пикселя, второй электрод пикселя, третий электрод пикселя, первый транзистор, второй транзистор и третий транзистор, первый электрод пикселя соединяется с соответствующей первой линией сканирования и соответствующей линией данных через первый транзистор, второй электрод пикселя соединяется с соответствующей первой линией сканирования и соответствующей линией данных через второй транзистор, третий электрод пикселя соединяется с соответствующей второй линией сканирования и второй электрод пикселя через третий транзистор;
в режиме двухмерного отображения первая линия сканирования подводит сигналы сканирования, чтобы включить первый транзистор и второй транзистор, на первый электрод пикселя и второй электрод пикселя поступают сигналы данных с линий данных, чтобы быть в состоянии отображать соответствующие двухмерные изображения, вторая линия сканирования подводит сигналы сканирования, чтобы включить третий транзистор, так что второй электрод пикселя и третий электрод пикселя электрически соединяются, на третий электрод пикселя поступают сигналы данных с второго электрода пикселя, чтобы быть в состоянии отображать соответствующие двухмерные изображения, напряжение второго электрода пикселя изменяется из-за третьего электрода пикселя, третьим транзистором является тонкопленочный транзистор (TFT), отношение ширина/длина третьего транзистора выполнено таким, чтобы быть меньше определенного значения, так что разница напряжений между вторым электродом пикселя и третьим электродом пикселя не равна нулю, когда третий транзистор включен, и причем процесс сканирования соответствующей первой линии сканирования текущей строки пикселей и процесс сканирования соответствующей второй линии сканирования предыдущей строки пикселей начинаются одновременно, и предыдущая строка пикселей расположена рядом с текущей строкой пикселей и сканировалась перед ней; и
в режиме трехмерного отображения первая линия сканирования подводит сигналы сканирования, чтобы включить первый транзистор и второй транзистор, на первый электрод пикселя и второй электрод пикселя поступают сигналы данных с линии данных, чтобы быть в состоянии отображать соответствующие трехмерные изображения, и вторая линия сканирования отключает третий транзистор, так что третий электрод пикселя находится в состоянии отображения соответствующих черных изображений.
2. Подложка матрицы по п. 1, отличающаяся тем, что подложка матрицы, кроме того, включает блок коммутации, расположенный на периферии подложки матрицы, и закорачивающую линию, блок коммутации включает некоторое число транзисторов, каждый из транзисторов включает управляющий вывод, входной вывод и выходной вывод, каждый входной вывод транзисторов соединяется с соответствующими первыми линиями сканирования текущей строки пикселей, каждый выходной вывод транзисторов соединяется с соответствующей второй линией сканирования предыдущей строки пикселей, предыдущая строка пикселей расположена рядом с текущей строкой пикселей, и управляющий вывод каждого из транзисторов соединяется с закорачивающей линией; и
в режиме двухмерного отображения закорачивающая линия подводит управляющие сигналы, чтобы включить все транзисторы блока коммутации, сигналы сканирования, подводимые соответствующей первой линией сканирования текущей строки пикселей, одновременно поступают на вторую линию сканирования, соединенную с выходным выводом соответствующего транзистора, чтобы включить третий транзистор, и в режиме трехмерного отображения закорачивающая линия подводит управляющие сигналы, чтобы отключить транзисторы блока коммутации.
3. Подложка матрицы по п. 1, отличающаяся тем, что размер третьего электрода пикселя меньше, чем размер первого электрода пикселя и второго электрода пикселя.
4. Подложка матрицы, включающая:
некоторое число первых линий сканирования, некоторое число вторых линий сканирования, некоторое число линий данных и некоторое число пикселей, причем каждый такой пиксель соответствует одной первой линии сканирования, одной второй линии сканирования и одной линии данных;
каждый из пикселей включает первый электрод пикселя, второй электрод пикселя, третий электрод пикселя, первый транзистор, второй транзистор и третий транзистор, первый электрод пикселя соединяется с соответствующей первой линией сканирования и соответствующей линией данных через первый транзистор, второй электрод пикселя соединяется с соответствующей первой линией сканирования и соответствующей линией данных через второй транзистор, третий электрод пикселя соединяется с соответствующей второй линией сканирования и вторым электродом пикселя через третий транзистор;
в режиме двухмерного отображения первая линия сканирования подводит сигналы сканирования, чтобы включить первый транзистор и второй транзистор, на первый электрод пикселя и второй электрод пикселя поступают сигналы данных с линий данных, чтобы быть в состоянии отображать соответствующие двухмерные изображения, вторая линия сканирования подводит сигналы сканирования, чтобы включить третий транзистор, так что второй электрод пикселя и третий электрод пикселя электрически соединяются, на третий электрод пикселя поступают сигналы данных с второго электрода пикселя, чтобы быть в состоянии отображать соответствующие двухмерные изображения, напряжение второго электрода пикселя изменяется из-за третьего электрода пикселя, на третий электрод пикселя поступают сигналы данных с второго электрода пикселя, чтобы быть в состоянии отображать соответствующие двухмерные изображения, напряжение второго электрода пикселя изменяется из-за третьего электрода пикселя, и разница напряжений между вторым электродом пикселя и третьим электродом пикселя не равна нулю, когда третий транзистор включен; и
в режиме трехмерного отображения первая линия сканирования подводит сигналы сканирования, чтобы включить первый транзистор и второй транзистор, на первый электрод пикселя и второй электрод пикселя поступают сигналы данных с линии данных, чтобы быть в состоянии отображать соответствующие трехмерные изображения, и вторая линия сканирования отключает третий транзистор, так что третий электрод пикселя находится в состоянии отображения соответствующих черных изображений.
5. Подложка матрицы по п. 4, отличающаяся тем, что некоторое число электродов пикселя, первых линий сканирования, вторых линий сканирования расположены в направлении строки в режиме двухмерного отображения, при этом процесс сканирования соответствующей первой линии сканирования текущей строки пикселей и процесс сканирования соответствующей второй линии сканирования предыдущей строки пикселей начинаются одновременно, и предыдущая строка пикселей расположена рядом с текущей строкой пикселей и сканировалась перед ней.
6. Подложка матрицы по п. 5, отличающаяся тем, что подложка матрицы, кроме того, включает блок коммутации, расположенный на периферии подложки матрицы, и закорачивающую линию, блок коммутации включает некоторое число транзисторов, каждый из транзисторов включает управляющий вывод, входной вывод и выходной вывод, каждый входной вывод транзисторов соединяется с соответствующими первыми линиями сканирования текущей строки пикселей, каждый выходной вывод транзисторов соединяется с соответствующей второй линией сканирования предыдущей строки пикселей, предыдущая строка пикселей расположена рядом с текущей строкой пикселей, и управляющий вывод каждого из транзисторов соединяется с закорачивающей линией; и
в режиме двухмерного отображения закорачивающая линия подводит управляющие сигналы, чтобы включить все транзисторы блока коммутации, сигналы сканирования, подводимые соответствующей первой линией сканирования текущей строки пикселей, одновременно поступают на вторую линию сканирования, соединенную с выходным выводом соответствующего транзистора, чтобы включить третий транзистор, и в режиме трехмерного отображения закорачивающая линия подводит управляющие сигналы, чтобы отключить транзисторы блока коммутации.
7. Подложка матрицы по п. 4, отличающаяся тем, что размер третьего электрода пикселя меньше, чем размер первого электрода пикселя и второго электрода пикселя.
8. Подложка матрицы по п. 4, отличающаяся тем, что третьим транзистором является тонкопленочный транзистор (TFT), отношение ширина/длина третьего транзистора выполнено таким, чтобы быть меньше определенного значения, так что разница напряжений между вторым электродом пикселя и третьим электродом пикселя не равна нулю.
9. Жидкокристаллическая панель, включающая:
подложку матрицы, подложку фильтрации цвета и слой жидкого кристалла между подложкой матрицы и подложкой фильтрации цвета, причем подложка матрицы включает:
некоторое число первых линий сканирования, некоторое число вторых линий сканирования, некоторое число линий данных и некоторое число пикселей, при этом каждый пиксель соответствует одной первой линии сканирования, одной второй линии сканирования и одной линии данных;
каждый из пикселей включает первый электрод пикселя, второй электрод пикселя, третий электрод пикселя, первый транзистор, второй транзистор и третий транзистор, первый электрод пикселя соединяется с соответствующей первой линией сканирования и соответствующей линией данных через первый транзистор, второй электрод пикселя соединяется с соответствующей первой линией сканирования и соответствующей линией данных через второй транзистор, третий электрод пикселя соединяется с соответствующей второй линией сканирования и вторым электродом пикселя через третий транзистор;
в режиме двухмерного отображения первая линия сканирования подводит сигналы сканирования, чтобы включить первый транзистор и второй транзистор, на первый электрод пикселя и второй электрод пикселя поступают сигналы данных с линий данных, чтобы быть в состоянии отображать соответствующие двухмерные изображения, вторая линия сканирования подводит сигналы сканирования, чтобы включить третий транзистор, так что второй электрод пикселя и третий электрод пикселя электрически соединяются, на третий электрод пикселя поступают сигналы данных с второго электрода пикселя, чтобы быть в состоянии отображать соответствующие двухмерные изображения, напряжение второго электрода пикселя изменяется из-за третьего электрода пикселя, на третий электрод пикселя поступают сигналы данных с второго электрода пикселя, чтобы быть в состоянии отображать соответствующие двухмерные изображения, напряжение второго электрода пикселя изменяется из-за третьего электрода пикселя, и разница напряжений между вторым электродом пикселя и третьим электродом пикселя не равна нулю, когда третий транзистор включен; и
в режиме трехмерного отображения первая линия сканирования подводит сигналы сканирования, чтобы включить первый транзистор и второй транзистор, на первый электрод пикселя и второй электрод пикселя поступают сигналы данных с линии данных, чтобы быть в состоянии отображать соответствующие трехмерные изображения, и вторая линия сканирования отключает третий транзистор, так что третий электрод пикселя находится в состоянии отображения соответствующих черных изображений.
10. Жидкокристаллическая панель по п. 9, отличающаяся тем, что это некоторое число электродов пикселя, первых линий сканирования, вторых линий сканирования расположены в направлении строки в режиме двухмерного отображения, при этом процесс сканирования соответствующей первой линии сканирования текущей строки пикселей и процесс сканирования соответствующей второй линии сканирования предыдущей строки пикселей начинаются одновременно, и предыдущая строка пикселей расположена рядом с текущей строкой пикселей и сканировалась перед ней.
11. Жидкокристаллическая панель по п. 10, отличающаяся тем, что подложка матрицы, кроме того, включает блок коммутации, расположенный на периферии подложки матрицы, и закорачивающую линию, блок коммутации включает некоторое число транзисторов, каждый из транзисторов включает управляющий вывод, входной вывод и выходной вывод, каждый входной вывод транзисторов соединяется с соответствующими первыми линиями сканирования текущей строки пикселей, каждый выходной вывод транзисторов соединяется с соответствующей второй линией сканирования предыдущей строки пикселей, предыдущая строка пикселей расположена рядом с текущей строкой пикселей, и управляющий вывод каждого из транзисторов соединяется с закорачивающей линией; и
в режиме двухмерного отображения закорачивающая линия подводит управляющие сигналы, чтобы включить все транзисторы блока коммутации, сигналы сканирования, подводимые соответствующей первой линией сканирования текущей строки пикселей, одновременно поступают на вторую линию сканирования, соединенную с выходным выводом соответствующего транзистора, чтобы включить третий транзистор, и в режиме трехмерного отображения закорачивающая линия подводит управляющие сигналы, чтобы отключить транзисторы блока коммутации.
12. Жидкокристаллическая панель по п. 9, отличающаяся тем, что размер третьего электрода пикселя меньше, чем размер первого электрода пикселя и второго электрода пикселя.
13. Жидкокристаллическая панель по п. 9, отличающаяся тем, что третьим транзистором является тонкопленочный транзистор (TFT), отношение ширина/длина третьего транзистора выполнено таким, чтобы быть меньше определенного значения, так что разница напряжений между вторым электродом пикселя и третьим электродом пикселя не равна нулю.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310307383.2A CN103353698B (zh) | 2013-07-19 | 2013-07-19 | 一种阵列基板及液晶显示面板 |
| CN201310307383.2 | 2013-07-19 | ||
| PCT/CN2013/080001 WO2015006992A1 (zh) | 2013-07-19 | 2013-07-24 | 一种阵列基板及液晶显示面板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2623185C1 true RU2623185C1 (ru) | 2017-06-22 |
Family
ID=49310083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2016105304A RU2623185C1 (ru) | 2013-07-19 | 2013-07-24 | Подложка матрицы и жидкокристаллическая панель с такой подложкой матрицы |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JP6171098B2 (ru) |
| KR (1) | KR101764548B1 (ru) |
| CN (1) | CN103353698B (ru) |
| GB (1) | GB2529975B (ru) |
| RU (1) | RU2623185C1 (ru) |
| WO (1) | WO2015006992A1 (ru) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103676253B (zh) * | 2013-12-03 | 2016-08-17 | 深圳市华星光电技术有限公司 | 显示装置及其显示图像的方法 |
| CN103941442B (zh) * | 2014-04-10 | 2016-07-20 | 深圳市华星光电技术有限公司 | 显示面板及其驱动方法 |
| CN104298038B (zh) * | 2014-10-22 | 2017-03-15 | 深圳市华星光电技术有限公司 | 液晶显示面板及其阵列基板 |
| CN104280965A (zh) * | 2014-10-29 | 2015-01-14 | 深圳市华星光电技术有限公司 | 显示面板及其中像素结构和驱动方法 |
| CN104360556B (zh) * | 2014-11-21 | 2017-06-16 | 深圳市华星光电技术有限公司 | 一种液晶显示面板及阵列基板 |
| CN104375294B (zh) * | 2014-11-24 | 2017-03-15 | 深圳市华星光电技术有限公司 | 一种显示面板的检测电路及其检测方法 |
| CN105068345B (zh) * | 2015-08-11 | 2018-06-22 | 深圳市华星光电技术有限公司 | 一种液晶显示面板 |
| CN106802524A (zh) * | 2017-03-23 | 2017-06-06 | 深圳市华星光电技术有限公司 | 阵列基板和液晶显示面板 |
| CN107144994B (zh) * | 2017-06-29 | 2018-10-23 | 惠科股份有限公司 | 一种显示面板的驱动方法、驱动装置及显示装置 |
| CN107301847B (zh) * | 2017-06-29 | 2018-08-28 | 惠科股份有限公司 | 一种显示面板的驱动方法、驱动装置及显示装置 |
| CN107818770A (zh) * | 2017-10-25 | 2018-03-20 | 惠科股份有限公司 | 显示面板的驱动装置及方法 |
| CN111323974A (zh) * | 2020-03-18 | 2020-06-23 | Tcl华星光电技术有限公司 | 像素及液晶显示面板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102707527A (zh) * | 2012-06-13 | 2012-10-03 | 深圳市华星光电技术有限公司 | 一种液晶显示面板及其阵列基板 |
| US20130088418A1 (en) * | 2011-10-06 | 2013-04-11 | Lg Display Co., Ltd. | Stereoscopic image display |
| CN103048836A (zh) * | 2012-12-10 | 2013-04-17 | 京东方科技集团股份有限公司 | Tft阵列基板、液晶屏、其驱动方法及3d显示系统 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4728045B2 (ja) * | 2005-05-30 | 2011-07-20 | シャープ株式会社 | 液晶表示装置 |
| KR101354329B1 (ko) * | 2009-04-17 | 2014-01-22 | 엘지디스플레이 주식회사 | 영상표시장치 |
| KR101739574B1 (ko) * | 2009-07-14 | 2017-05-25 | 삼성디스플레이 주식회사 | 표시 패널 및 이를 포함하는 액정 표시 장치 |
| KR101632317B1 (ko) * | 2010-02-04 | 2016-06-22 | 삼성전자주식회사 | 2차원/3차원 전환가능한 영상 표시 장치 |
| WO2012063830A1 (ja) | 2010-11-09 | 2012-05-18 | シャープ株式会社 | 液晶表示装置、表示装置およびゲート信号線駆動方法 |
| CN202141871U (zh) * | 2011-07-13 | 2012-02-08 | 京东方科技集团股份有限公司 | 一种显示面板及显示装置 |
| TWI449024B (zh) | 2012-08-03 | 2014-08-11 | Au Optronics Corp | 畫素電路、畫素結構、可切換二維／三維顯示裝置及其顯示驅動方法 |
| CN102879966B (zh) * | 2012-10-18 | 2015-09-02 | 深圳市华星光电技术有限公司 | 一种阵列基板及液晶显示装置 |
| CN203350570U (zh) * | 2013-07-19 | 2013-12-18 | 深圳市华星光电技术有限公司 | 一种阵列基板及液晶显示面板 |
-
2013
- 2013-07-19 CN CN201310307383.2A patent/CN103353698B/zh active Active
- 2013-07-24 WO PCT/CN2013/080001 patent/WO2015006992A1/zh active Application Filing
- 2013-07-24 JP JP2016526395A patent/JP6171098B2/ja active Active
- 2013-07-24 KR KR1020167004364A patent/KR101764548B1/ko active IP Right Grant
- 2013-07-24 RU RU2016105304A patent/RU2623185C1/ru active
- 2013-07-24 GB GB1522483.5A patent/GB2529975B/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130088418A1 (en) * | 2011-10-06 | 2013-04-11 | Lg Display Co., Ltd. | Stereoscopic image display |
| CN102707527A (zh) * | 2012-06-13 | 2012-10-03 | 深圳市华星光电技术有限公司 | 一种液晶显示面板及其阵列基板 |
| CN103048836A (zh) * | 2012-12-10 | 2013-04-17 | 京东方科技集团股份有限公司 | Tft阵列基板、液晶屏、其驱动方法及3d显示系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2529975B (en) | 2020-09-02 |
| KR20160033211A (ko) | 2016-03-25 |
| KR101764548B1 (ko) | 2017-08-02 |
| GB2529975A (en) | 2016-03-09 |
| WO2015006992A1 (zh) | 2015-01-22 |
| CN103353698B (zh) | 2016-03-30 |
| JP2016525708A (ja) | 2016-08-25 |
| CN103353698A (zh) | 2013-10-16 |
| GB201522483D0 (en) | 2016-02-03 |
| JP6171098B2 (ja) | 2017-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2623185C1 (ru) | Подложка матрицы и жидкокристаллическая панель с такой подложкой матрицы | |
| RU2621884C1 (ru) | Подложка матрицы и жидкокристаллическая панель | |
| US20150022510A1 (en) | Array substrate and liquid crystal panel with the same | |
| US10768492B2 (en) | Array substrate and manufacturing method thereof, display panel and driving method thereof, and electronic device | |
| US10923054B2 (en) | Array substrate, display panel, display device, and driving methods thereof | |
| RU2621856C1 (ru) | Подложка матрицы и панель жидкокристаллического дисплея | |
| RU2624843C1 (ru) | Подложка матрицы и панель жидкокристаллического дисплея | |
| US9810933B2 (en) | Liquid crystal display device and method of driving the same | |
| US9430975B2 (en) | Array substrate and the liquid crystal panel | |
| RU2621891C1 (ru) | Подложка матрицы и панель жидкокристаллического дисплея | |
| US9057898B2 (en) | Array substrate and liquid crystal panel with the same | |
| US20130027439A1 (en) | Display apparatus | |
| US20120057091A1 (en) | Liquid crystal panel | |
| US9218777B2 (en) | Array substrate and the liquid crystal panel | |
| US9829760B2 (en) | Array substrate, liquid crystal display panel and method for driving the same | |
| JP2010079301A (ja) | アレイ基板、液晶パネル、及び液晶ディスプレイ装置 | |
| US9886926B2 (en) | Array substrate, liquid crystal display panel and method for driving the same | |
| JP2018136495A (ja) | 表示ドライバ及び表示装置 | |
| JP2008268904A (ja) | 液晶表示装置 | |
| GB2535933A (en) | Liquid crystal panel, driving method therefor, and liquid crystal display | |
| US20120176354A1 (en) | Substrate for liquid crystal display device, liquid crystal display device, and method for driving liquid crystal display device | |
| US20210408060A1 (en) | Array substrate, display apparatus and drive method therefor | |
| US8054273B2 (en) | Electro-optical device | |
| KR102270257B1 (ko) | 표시장치 및 이를 이용한 표시장치의 구동방법 | |
| US11069316B2 (en) | Liquid crystal display, driving circuit and driving method for the liquid crystal display |