JP2003263893A - メモリデバイスの操作方法 - Google Patents
メモリデバイスの操作方法Info
- Publication number
- JP2003263893A JP2003263893A JP2003023064A JP2003023064A JP2003263893A JP 2003263893 A JP2003263893 A JP 2003263893A JP 2003023064 A JP2003023064 A JP 2003023064A JP 2003023064 A JP2003023064 A JP 2003023064A JP 2003263893 A JP2003263893 A JP 2003263893A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- array
- programming
- physical
- electrical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
- G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
- G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
Abstract
(プログラミングまたは消去)するための、およびこの
ようなアレイのパルス操作を低減するための方法を提供
すること。 【解決手段】 メモリアレイ内のメモリセルのビットを
操作する方法であって、メモリセルのサンプルのビット
に操作パルスを印加するステップと、ビットの電気的、
物理的、および機械的特性のうちの少なくとも1つ(た
とえば閾値電圧)の、操作パルスに対する応答を決定す
るステップと、応答の関数である少なくとも1つのさら
なる操作パルスをアレイの残りに印加するステップと、
を含む方法。
Description
モリ(NVM)アレイのメモリセルの操作、たとえばプ
ログラミングおよび消去に関し、特にこのようなアレイ
のパルス操作を低減する方法に関する。
549号(2002年1月31日出願)の優先権を主張
する。なおこの文献は、本明細書において参照により全
体として取り入れられている。
スおよび集積回路、たとえば(これに限定されないが)
消去可能なプログラマブル読み出し専用メモリ(EPR
OM)、電気的に消去可能なプログラマブル読み出し専
用メモリ(EEPROM)、およびフラッシュEEPR
OMメモリを実現する際に用いられている。メモリセル
は、これらおよび他の集積回路に対するデータおよび他
の情報を記憶するために用いられる。
プログラマブルな閾値電圧を有するトランジスタを備え
る。たとえば、フローティング・ゲート・トランジスタ
またはスプリット・ゲート・トランジスタは、閾値電圧
(Vt)が、トランジスタ内の制御ゲートとチャネルと
の間に配置されたフローティングゲートの充電または放
電によって、プログラムまたは消去される。データはこ
のようなメモリセル内に、メモリセルのフローティング
ゲートを充電または放電してデータに対応する閾値電圧
を実現することによって、書き込まれる。
ィングゲートを電子で充電して、閾値電圧Vtを増加さ
せることが含まれる。セルを消去する行為には、フロー
ティングゲートから電子を取り除いて、閾値電圧Vtを
減少させることが含まれる。
読み出し専用メモリ(NROM)セルであり、これは米
国特許第6,011,725号に記載されている。なお
この文献の開示は、本明細書において参照により取り入
れられている。NROMセルのプログラミングおよび消
去も、米国特許第6,011,725号に記載されてい
る。
り、NROMセルは、2つの分離した独立に充電可能な
領域を有する。各充電可能領域によって1つのビットが
規定される。独立に充電可能な領域は、ゲートの真下の
酸化−窒化−酸化(ONO)スタック内に形成された窒
化物層内に見られる。ビットをプログラミングするとき
には、チャネル・ホット・エレクトロンを、窒化物層内
に注入する。これは一般に、正のゲート電圧および正の
ドレイン電圧を印加することによって行なわれる。これ
らの大きさおよび継続時間は、要求されるプログラミン
グの量に関連する種々の要因によって決まる。
パルスによってプログラミングするための1つの好まし
い方法が、本出願人の同時係属中の米国特許出願09/
730,586号、発明の名称「Programmin
g And ErasingMethods For
An NROM Array」に記載されている。な
お、この文献の開示は本明細書において参照により取り
入れられている。
(プログラムまたは消去)することは、大容量記憶また
はコードフラッシュ用途において問題を起こす可能性が
ある。たとえば大容量記憶アレイのプログラミングで
は、少なくとも2MB/秒の範囲の速いプログラミング
速度が、主に要求される。プログラミングに用いるチャ
ネル・ホット・エレクトロン注入(CHE)は、比較的
大きなプログラミング電流、たとえばセルあたり約10
0μAを必要とする場合がある。加えて、各プログラミ
ングステップには、切り替えおよびその後の検証ステッ
プが含まれる場合がある。これらの要因によって、並列
にプログラムできるセルの量が、たとえば64セルに限
定される可能性がある。
得る他の種々の要素には、とりわけ、温度依存性、セル
長依存性(たとえばダイ間およびダイ内)、隣接セル状
態への依存性、第2ビット状態への依存性などが含まれ
る。たとえば図1に、NROMセルのプログラミングへ
のセル長の影響を例示する。図1は、セルのプログラム
に用いるドレイン電圧の関数として閾値電圧の変化を例
示している。例示した例では、第1のグラフ(参照番号
77で示す)が、0.5ミクロンの長さのセルの場合の
ドレイン電圧の関数としての閾値電圧の変化を示す。第
2のグラフ(参照番号78で示す)は、0.55ミクロ
ンの長さのセルの場合のドレイン電圧(Vd)の関数と
しての閾値電圧の変化を示す。わずかに長いセルでは、
短いセルと同じ閾値電圧の変化を実現するためには、よ
り高いドレイン電圧が必要であることが分かる。
ログラミングに対する温度の影響を例示する。図2は、
セルをプログラムするために用いたドレイン電圧(V
d)の関数としての閾値電圧の変化を例示する。例示し
た例では、第1のグラフ(参照番号79で示す)が、2
0℃の周囲におけるドレイン電圧の関数としての閾値電
圧の変化を示す。第2のグラフ(参照番号80で示す)
は、85℃の周囲におけるドレイン電圧の関数としての
閾値電圧の変化を示す。高い温度の周囲では、低い温度
の周囲と同じ閾値電圧の変化を実現するためには、より
高いドレイン電圧が必要であることが分かる。
セルパラメータおよび動作状態が通常は最初は未知であ
るという事実のために複雑である。大きなプログラミン
グパルスのステップを用いれば、アレイをプログラムす
るのに必要なプログラミングパルスの全体の量が減るこ
とが考えられる。しかしこれは不都合な場合がある。と
いうのは、アレイのプログラムドセル内における閾値電
圧の分布が広くかつ変化する結果となって、製品の信頼
性が低下する可能性があるからである。
閾値電圧を種々の基準と比較すれば、プログラミングパ
ルスの量が減り、所望のプログラムド閾値電圧レベルへ
の収束が早くなる可能性がある。しかしこのような方法
は、多重検証パルス(たとえば基準ごとに1つ)という
形の実質的なオーバーヘッドを招く可能性があり、これ
は望ましくない時間的な不利益である。またはこのよう
な方法は、複雑な並列の基準のデザインを必要とする可
能性があり、これは望ましくないチップ面積の不利益で
ある。
発明の名称「ProgrammingAnd Eras
ing Methods For An NROM A
rray」
イ内のメモリセルのビットを操作(プログラミングまた
は消去)するための、およびこのようなアレイのパルス
操作を低減するための方法を提供することを目的とす
る。
グおよび消去に一般にビットの閾値電圧レベルの変更が
必要であるNVMアレイのメモリセル、特にNROMセ
ルを参照して、以下に詳細に説明する。しかし本発明は
NVMアレイにもビットの閾値電圧レベルの変更にも限
定されないことを、強調しておく必要がある。むしろ本
発明は、動作がセルアレイの電気的、物理的、および/
または機械的特性の何れかの種類の変更に依存するどん
な不揮発性または揮発性メモリアレイにも適用すること
ができる。本発明は、種々の用途、たとえば(これに限
定されないが)大容量記憶またはコードフラッシュ用途
などにおいて、実施することができる。
イ内の少量のセルをサンプリングして、プログラムまた
は消去するためにパルスを印加したときのそれらの挙動
特性を決定しても良い。パルスに従って閾値電圧がどの
ように変化するかを学習した後で、著しく少ない数のパ
ルスでアレイの残りを全部一緒にプログラム(または消
去)して検証しても良い。場合によっては、アレイの残
りをたった1つのパルスでプログラム(または消去)し
ても良い。
れば、メモリアレイ内のメモリセルのビットを操作する
方法であって、メモリセルのサンプルのビットに操作パ
ルスを印加するステップと、ビットの電気的、物理的、
および機械的特性のうちの少なくとも1つ(たとえば閾
値電圧)の、操作パルスに対する応答を決定するステッ
プと、応答の関数である少なくとも1つのさらなる操作
パルスをアレイの残りに印加するステップと、を含む方
法が提供される。
法は、ビットの電気的、物理的、および機械的特性のう
ちの少なくとも1つを所定の量だけ個々に(singl
y)変える操作パルスを決定する。
本方法は、ビットの電気的、物理的、および機械的特性
のうちの少なくとも1つを所定の量だけ個々に増加させ
るプログラミングパルスを決定する。
れば、本方法は、ビットの電気的、物理的、および機械
的特性のうちの少なくとも1つを所定の量だけ個々に減
少させる消去パルスを決定する。
ば、本方法は、ビットの電気的、物理的、および機械的
特性のうちの少なくとも1つを所定の量だけ個々に変え
る操作パルス(許容範囲(tolerance)だけ修
正しても良い)を印加することを含む。
法は、少なくとも1つのさらなる操作パルスをアレイの
残りに印加した後で、アレイのビットの電気的、物理
的、および機械的特性のうちの少なくとも1つを検証し
て、電気的、物理的、および機械的特性のうちの少なく
とも1つが所定のレベルに達したかどうかを決定するス
テップを含む。少なくとも一部のビットの電気的、物理
的、および機械的特性のうちの少なくとも1つが所定の
レベルにまだ達していない場合には、少なくとももう1
つの操作パルスを少なくとも一部のビットに加えても良
い。
な説明から、より十分に理解され認識される。
い実施形態による、メモリセルアレイ内のメモリセルの
ビットを操作する方法が示されている。図3をここで
は、ビットのプログラミングに対して示して説明してい
るが、本発明はプログラミングの操作に限定されず、本
発明を他の操作、たとえば(これに限定されないが)消
去に適用しても良いことが理解される。
ルを、選択することができる(ステップ101)。サン
プルサイズは、任意のどんなサイズでも良く、たとえば
(これに限定されないが)64セルである。次に、サン
プリングされたビットを、ステップド・プログラミング
・アルゴリズムを用いるなどしてプログラムする(ステ
ップ102)。好適なステップド・プログラミング・ア
ルゴリズムは、本出願人の前述した同時係属中の米国特
許出願第09/730,586号、発明の名称「Pro
gramming And Erasing Meth
ods ForAn NROM Array」に記載さ
れたものである。この方法は、ビットの閾値電圧を漸次
増加させて所望のプログラムドレベルにする漸進的なパ
ルスまたはステップのプログラミング電圧を印加するこ
とを含む。プログラミングパルスまたはステップの数
は、どんな数を含んでいても良く、たとえば(これに限
定されないが)8ステップであり、またアレイのワード
ラインおよびビットラインにそれぞれ印加される異なる
ゲートおよびドレイン電圧を含んでいても良い(ソース
は接地しても良い)。また電圧を、ステップドアルゴリ
ズムの間に、異なる継続時間の間印加しても良い。ステ
ップド・プログラミング・アルゴリズムをビットのサン
プルに対して用いることを学習段階と呼ぶ。この段階で
は、プログラミング電圧に対するビットの応答性質を学
習することができ、応答性質はおそらくメモリに記憶さ
れ得る。好ましくは、学習段階に割り当てられる時間全
体は、サンプルのサイズが小さい等のために、全アレイ
のプログラミング時間と比べて無視できるほどである。
応答を、プロセッサなどによって解析しても良い(ステ
ップ103)。解析によって、ビットの電気的、物理
的、および/または機械的特性を、所定の量だけ個々に
変える1つの操作パルスを決定することができる(10
4)。たとえばプログラミング操作において、プロセッ
サは、ビットの閾値電圧を所定の量だけ個々に増加させ
るプログラミングパルスを決定しても良い(ステップ1
05)。消去操作において、プロセッサは、ビットの閾
値電圧を所定の量だけ個々に減少させる消去パルスを決
定しても良い(ステップ106)。
階で解析することができる電気的、物理的、および/ま
たは機械的特性の1つの例にすぎない。他の例には、強
誘電性または強磁性材料の圧電および磁気抵抗特性が含
まれる。たとえば、磁気ランダムアクセスメモリデバイ
スなどの磁気メモリデバイスは、非磁性層によって分離
された強磁性層を含む場合がある。情報を、磁気層の磁
化ベクトルの方向として記憶する。たとえばある磁気層
内の磁気ベクトルは、磁気的に固定またはピン留めされ
ていても良く、一方で他の磁気層の磁化方向は、情報と
同じ方向および反対方向(それぞれ「平行」および「反
平行」状態と言われる)の間で切り替わるために自由で
あっても良い。平行および反平行状態に対応して、磁気
メモリデバイスは、2つの異なる抵抗を示す。抵抗が最
小および最大値を示すのは、2つの磁気層の磁化ベクト
ルが実質的に同じおよび反対の方向をそれぞれ示すとき
である。したがって磁化ベクトルの方向の変化または抵
抗の変化は、本発明の学習段階で解析することができる
電気的、物理的、および/または機械的特性の他の例で
ある。
および/または機械的特性(たとえば閾値電圧)の関数
として決定されているが、好ましくは、(これに限定さ
れないが)周囲温度、セル臨界寸法、アレイアーキテク
チャなどの効果または現象の影響を取り入れている。
電圧値が、ビットの閾値電圧の応答の関数としてステッ
プ104で決定した操作パルスの電圧値である、さらな
る1つの操作パルスで、操作(たとえばプログラムまた
は消去)しても良い(107)。代替的に、次にアレイ
の残り(またはその一部)を、電圧値が、ステップ10
4で決定し許容範囲だけ修正した操作パルスの電圧値で
ある、さらなる1つの操作パルスで、操作(たとえばプ
ログラムまたは消去)しても良い(ステップ108)。
この操作パルス(随意に±多少のΔ(some del
ta))を、アレイの残り(またはその一部)に対する
操作(たとえばプログラムまたは消去)の出発点として
用いることで、前述した変化する効果たとえば(これに
限定されないが)周囲温度、セル臨界寸法、アレイアー
キテクチャなどを、補正することができる。
トの閾値電圧レベルを検証して(ステップ109)、閾
値電圧レベルが所定のレベルに達したかどうかを決定し
ても良い(ステップ110)。閾値電圧レベルが、プロ
グラミングまたは消去に対する所定のレベルに達してい
るのならば、操作方法は終了する。ある量のビットの閾
値電圧レベルが、プログラミングまたは消去に対する所
定のレベルにまだ達していないのならば、次に、同じ値
もしくは代替的に異なる値の1つまたは複数の操作パル
スを、それらのビットに、または一括してアレイのビッ
トに、加えても良い(ステップ111)。次に手順を、
全てのビット(または所定の数のビット)が検証ステッ
プを通過するまで、続けても良い。
様々に印加した後のアレイ全体のセルの閾値電圧の分布
を比較する簡単化されたグラフが例示されており、ビッ
ト数(2n)対閾値電圧(V)が示されている。曲線8
3は、単一のプログラミングパルスを印加した後のアレ
イ全体のセルの閾値電圧の分布である。分布は比較的広
い。曲線84は、複数のステップド・プログラミング・
パルスを印加した後の、アレイ全体のセルの閾値電圧の
分布である。分布は比較的狭い。曲線85は、本発明の
好ましい実施形態による、単一のプログラミングパルス
(前述したように学習段階の間に決定される)ととも
に、追加の補足的プログラミングパルスを印加した後
の、アレイ全体のセルの閾値電圧の分布である。曲線8
4と85とを比較すると、閾値電圧が非常に似ているこ
とが分かる。したがって、アレイ全体に対するステップ
ド・プログラミング・アルゴリズムの代わりに、単一の
プログラミングパルスを、または単一のパルスとともに
追加パルスを用いても良く、実質的に同じ結果となる。
その結果、プログラミング速度が著しく改善される。
ミングパルスの後に完全にプログラムされ得ることに注
意されたい。小さい分布のみが、より高い1つのプログ
ラミングパルスを必要とする場合があり、無視できる量
のセルが、さらに高いパルスを必要とする場合がある。
本発明の方法を用いれば、1つのパルスプログラミング
を実現して高い書き込み速度を得ることが、可能となり
得る。
ことによって限定されないことが、当業者には分かるで
あろう。むしろ本発明の範囲は、添付の特許請求の範囲
によって規定される。
速度へのセル長の影響を示す簡単化された図である。
グ速度への温度の影響を示す簡単化された図である。
モリセルアレイ内のメモリセルのビットを操作(プログ
ラミングまたは消去)する方法を示すフローチャートで
ある。
す簡単化されたグラフであり、それぞれ、単一のプログ
ラミングパルスを印加した後、複数のステップド・プロ
グラミング・パルスの後、および本発明の好ましい実施
形態による単一のプログラミングパルスとともに追加の
補足的プログラミングパルスの後、である。
07、108、109、110、111 ステップ
Claims (9)
- 【請求項1】 メモリアレイ内のメモリセルのビットを
操作する方法であって、 メモリセルのサンプルのビットに操作パルスを印加する
ステップと、 前記ビットの電気的、物理的、および機械的特性のうち
の少なくとも1つの、前記操作パルスに対する応答を決
定するステップと、 前記応答の関数である少なくとも1つのさらなる操作パ
ルスを前記アレイの残りに印加するステップと、を含む
方法。 - 【請求項2】 前記決定するステップが、前記ビットの
電気的、物理的、および機械的特性のうちの前記少なく
とも1つを所定の量だけ個々に変える操作パルスを決定
するステップを含む請求項1に記載の方法。 - 【請求項3】 前記決定するステップが、前記ビットの
電気的、物理的、および機械的特性のうちの前記少なく
とも1つを所定の量だけ個々に増加させるプログラミン
グパルスを決定するステップを含む請求項2に記載の方
法。 - 【請求項4】 前記決定するステップが、前記ビットの
電気的、物理的、および機械的特性のうちの前記少なく
とも1つを所定の量だけ個々に減少させる消去パルスを
決定するステップを含む請求項1に記載の方法。 - 【請求項5】 前記少なくとも1つのさらなる操作パル
スを印加する前記ステップが、前記ビットの電気的、物
理的、および機械的特性のうちの前記少なくとも1つを
所定の量だけ個々に変える前記操作パルスを印加するス
テップを含む請求項2に記載の方法。 - 【請求項6】 前記少なくとも1つのさらなる操作パル
スを印加する前記ステップが、前記ビットの電気的、物
理的、および機械的特性のうちの前記少なくとも1つを
所定の量だけ個々に変える、許容範囲だけ修正された前
記操作パルスを印加するステップを含む請求項2に記載
の方法。 - 【請求項7】 前記少なくとも1つのさらなる操作パル
スを前記アレイの残りに印加した後で、前記アレイのビ
ットの電気的、物理的、および機械的特性のうちの前記
少なくとも1つを検証して、電気的、物理的、および機
械的特性のうちの前記少なくとも1つが所定のレベルに
達したかどうかを決定するステップをさらに含む請求項
1に記載の方法。 - 【請求項8】 少なくとも一部のビットの電気的、物理
的、および機械的特性のうちの前記少なくとも1つが前
記所定のレベルにまだ達していない場合に、少なくとも
もう1つの操作パルスを前記少なくとも一部のビットに
加えるステップをさらに含む請求項7に記載の方法。 - 【請求項9】 電気的、物理的、および機械的特性のう
ちの少なくとも1つの前記応答を決定する前記ステップ
が、閾値電圧レベルを決定するステップを含む請求項1
に記載の方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US35254902P | 2002-01-31 | 2002-01-31 | |
US60/352549 | 2002-01-31 | ||
US10/211248 | 2002-08-05 | ||
US10/211,248 US6700818B2 (en) | 2002-01-31 | 2002-08-05 | Method for operating a memory device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003263893A true JP2003263893A (ja) | 2003-09-19 |
Family
ID=26905980
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003023064A Pending JP2003263893A (ja) | 2002-01-31 | 2003-01-31 | メモリデバイスの操作方法 |
Country Status (4)
Country | Link |
---|---|
US (3) | US6700818B2 (ja) |
EP (1) | EP1333445A3 (ja) |
JP (1) | JP2003263893A (ja) |
IL (1) | IL154205A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006190462A (ja) * | 2005-01-06 | 2006-07-20 | Saifun Semiconductors Ltd | メモリデバイスの操作方法 |
JP2009151912A (ja) * | 2007-12-24 | 2009-07-09 | Hynix Semiconductor Inc | フラッシュメモリ装置及び動作方法 |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6768165B1 (en) * | 1997-08-01 | 2004-07-27 | Saifun Semiconductors Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
US7619585B2 (en) * | 2001-11-09 | 2009-11-17 | Puredepth Limited | Depth fused display |
US6975536B2 (en) * | 2002-01-31 | 2005-12-13 | Saifun Semiconductors Ltd. | Mass storage array and methods for operation thereof |
US6700818B2 (en) * | 2002-01-31 | 2004-03-02 | Saifun Semiconductors Ltd. | Method for operating a memory device |
US6917544B2 (en) | 2002-07-10 | 2005-07-12 | Saifun Semiconductors Ltd. | Multiple use memory chip |
US7136304B2 (en) | 2002-10-29 | 2006-11-14 | Saifun Semiconductor Ltd | Method, system and circuit for programming a non-volatile memory array |
US7178004B2 (en) | 2003-01-31 | 2007-02-13 | Yan Polansky | Memory array programming circuit and a method for using the circuit |
EP1636810A1 (en) * | 2003-06-11 | 2006-03-22 | Koninklijke Philips Electronics N.V. | Method of manufacturing a device with a magnetic layer-structure |
DE102004015928A1 (de) * | 2004-03-31 | 2005-10-27 | Infineon Technologies Ag | Schreib-/Lösch-Verfahren für resistiv schaltende Speicherbauelemente |
US7652930B2 (en) * | 2004-04-01 | 2010-01-26 | Saifun Semiconductors Ltd. | Method, circuit and system for erasing one or more non-volatile memory cells |
US7009887B1 (en) * | 2004-06-03 | 2006-03-07 | Fasl Llc | Method of determining voltage compensation for flash memory devices |
US7366025B2 (en) * | 2004-06-10 | 2008-04-29 | Saifun Semiconductors Ltd. | Reduced power programming of non-volatile cells |
US7540167B2 (en) | 2004-07-08 | 2009-06-02 | Dean Murphy | Condensed water production system |
US7038948B2 (en) * | 2004-09-22 | 2006-05-02 | Spansion Llc | Read approach for multi-level virtual ground memory |
US7068204B1 (en) | 2004-09-28 | 2006-06-27 | Spansion Llc | System that facilitates reading multi-level data in non-volatile memory |
US7638850B2 (en) | 2004-10-14 | 2009-12-29 | Saifun Semiconductors Ltd. | Non-volatile memory structure and method of fabrication |
CN1838328A (zh) * | 2005-01-19 | 2006-09-27 | 赛芬半导体有限公司 | 擦除存储器阵列上存储单元的方法 |
US8053812B2 (en) | 2005-03-17 | 2011-11-08 | Spansion Israel Ltd | Contact in planar NROM technology |
US8400841B2 (en) * | 2005-06-15 | 2013-03-19 | Spansion Israel Ltd. | Device to program adjacent storage cells of different NROM cells |
US7184313B2 (en) * | 2005-06-17 | 2007-02-27 | Saifun Semiconductors Ltd. | Method circuit and system for compensating for temperature induced margin loss in non-volatile memory cells |
US7804126B2 (en) | 2005-07-18 | 2010-09-28 | Saifun Semiconductors Ltd. | Dense non-volatile memory array and method of fabrication |
US20070036007A1 (en) * | 2005-08-09 | 2007-02-15 | Saifun Semiconductors, Ltd. | Sticky bit buffer |
US7668017B2 (en) | 2005-08-17 | 2010-02-23 | Saifun Semiconductors Ltd. | Method of erasing non-volatile memory cells |
US8116142B2 (en) * | 2005-09-06 | 2012-02-14 | Infineon Technologies Ag | Method and circuit for erasing a non-volatile memory cell |
US7808818B2 (en) | 2006-01-12 | 2010-10-05 | Saifun Semiconductors Ltd. | Secondary injection for NROM |
US7760554B2 (en) | 2006-02-21 | 2010-07-20 | Saifun Semiconductors Ltd. | NROM non-volatile memory and mode of operation |
US7692961B2 (en) | 2006-02-21 | 2010-04-06 | Saifun Semiconductors Ltd. | Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection |
US8253452B2 (en) | 2006-02-21 | 2012-08-28 | Spansion Israel Ltd | Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same |
US20070255889A1 (en) * | 2006-03-22 | 2007-11-01 | Yoav Yogev | Non-volatile memory device and method of operating the device |
US7701779B2 (en) | 2006-04-27 | 2010-04-20 | Sajfun Semiconductors Ltd. | Method for programming a reference cell |
US7778088B2 (en) | 2006-12-19 | 2010-08-17 | Spansion Llc | Erasing flash memory using adaptive drain and/or gate bias |
US7570520B2 (en) | 2006-12-27 | 2009-08-04 | Sandisk Corporation | Non-volatile storage system with initial programming voltage based on trial |
US7551482B2 (en) | 2006-12-27 | 2009-06-23 | Sandisk Corporation | Method for programming with initial programming voltage based on trial |
WO2008083131A2 (en) * | 2006-12-27 | 2008-07-10 | Sandisk Corporation | Method for programming with initial programming voltage based on trial |
US7619930B2 (en) | 2007-02-20 | 2009-11-17 | Sandisk Corporation | Dynamic verify based on threshold voltage distribution |
US20080239599A1 (en) * | 2007-04-01 | 2008-10-02 | Yehuda Yizraeli | Clamping Voltage Events Such As ESD |
KR101448851B1 (ko) * | 2008-02-26 | 2014-10-13 | 삼성전자주식회사 | 비휘발성 메모리 장치에서의 프로그래밍 방법 |
US8223551B2 (en) | 2009-02-19 | 2012-07-17 | Micron Technology, Inc. | Soft landing for desired program threshold voltage |
KR20160059174A (ko) * | 2014-11-18 | 2016-05-26 | 에스케이하이닉스 주식회사 | 반도체 장치 |
US9633737B2 (en) | 2014-11-18 | 2017-04-25 | SK Hynix Inc. | Semiconductor device |
Family Cites Families (259)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4742A (en) * | 1846-09-05 | X t tailorx s s measure | ||
US555221A (en) * | 1896-02-25 | Paint | ||
GB1392599A (en) | 1971-07-28 | 1975-04-30 | Mullard Ltd | Semiconductor memory elements |
US3881180A (en) | 1971-11-30 | 1975-04-29 | Texas Instruments Inc | Non-volatile memory cell |
US3895360A (en) | 1974-01-29 | 1975-07-15 | Westinghouse Electric Corp | Block oriented random access memory |
US4016588A (en) | 1974-12-27 | 1977-04-05 | Nippon Electric Company, Ltd. | Non-volatile semiconductor memory device |
US4017888A (en) | 1975-12-31 | 1977-04-12 | International Business Machines Corporation | Non-volatile metal nitride oxide semiconductor device |
US4151021A (en) | 1977-01-26 | 1979-04-24 | Texas Instruments Incorporated | Method of making a high density floating gate electrically programmable ROM |
US4145703A (en) | 1977-04-15 | 1979-03-20 | Supertex, Inc. | High power MOS device and fabrication method therefor |
US4173766A (en) | 1977-09-16 | 1979-11-06 | Fairchild Camera And Instrument Corporation | Insulated gate field-effect transistor read-only memory cell |
US4173791A (en) | 1977-09-16 | 1979-11-06 | Fairchild Camera And Instrument Corporation | Insulated gate field-effect transistor read-only memory array |
US4373248A (en) | 1978-07-12 | 1983-02-15 | Texas Instruments Incorporated | Method of making high density semiconductor device such as floating gate electrically programmable ROM or the like |
DE2832388C2 (de) | 1978-07-24 | 1986-08-14 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zum Herstellen von MNOS- und MOS-Transistoren in Silizium-Gate-Technologie auf einem Halbleitersubstrat |
US4360900A (en) | 1978-11-27 | 1982-11-23 | Texas Instruments Incorporated | Non-volatile semiconductor memory elements |
US4247861A (en) | 1979-03-09 | 1981-01-27 | Rca Corporation | High performance electrically alterable read-only memory (EAROM) |
DE2923995C2 (de) | 1979-06-13 | 1985-11-07 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum Herstellen von integrierten MOS-Schaltungen mit MOS-Transistoren und MNOS-Speichertransistoren in Silizium-Gate-Technologie |
JPS5656677A (en) | 1979-10-13 | 1981-05-18 | Toshiba Corp | Semiconductor memory device |
US4281397A (en) | 1979-10-29 | 1981-07-28 | Texas Instruments Incorporated | Virtual ground MOS EPROM or ROM matrix |
DE2947350A1 (de) | 1979-11-23 | 1981-05-27 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von mnos-speichertransistoren mit sehr kurzer kanallaenge in silizium-gate-technologie |
JPS56120166A (en) | 1980-02-27 | 1981-09-21 | Hitachi Ltd | Semiconductor ic device and manufacture thereof |
US4342102A (en) | 1980-06-18 | 1982-07-27 | Signetics Corporation | Semiconductor memory array |
US4380057A (en) | 1980-10-27 | 1983-04-12 | International Business Machines Corporation | Electrically alterable double dense memory |
US4521796A (en) | 1980-12-11 | 1985-06-04 | General Instrument Corporation | Memory implant profile for improved channel shielding in electrically alterable read only memory semiconductor device |
DE3174858D1 (en) | 1980-12-25 | 1986-07-24 | Fujitsu Ltd | Nonvolatile semiconductor memory device |
US4448400A (en) | 1981-07-13 | 1984-05-15 | Eliyahou Harari | Highly scalable dynamic RAM cell with self-signal amplification |
US4404747A (en) | 1981-07-29 | 1983-09-20 | Schur, Inc. | Knife and sheath assembly |
US4389705A (en) | 1981-08-21 | 1983-06-21 | Mostek Corporation | Semiconductor memory circuit with depletion data transfer transistor |
US4388705A (en) | 1981-10-01 | 1983-06-14 | Mostek Corporation | Semiconductor memory circuit |
US4435786A (en) | 1981-11-23 | 1984-03-06 | Fairchild Camera And Instrument Corporation | Self-refreshing memory cell |
US4494016A (en) | 1982-07-26 | 1985-01-15 | Sperry Corporation | High performance MESFET transistor for VLSI implementation |
US4527257A (en) | 1982-08-25 | 1985-07-02 | Westinghouse Electric Corp. | Common memory gate non-volatile transistor memory |
JPS5949022A (ja) | 1982-09-13 | 1984-03-21 | Toshiba Corp | 多値論理回路 |
US4613956A (en) | 1983-02-23 | 1986-09-23 | Texas Instruments Incorporated | Floating gate memory with improved dielectric |
US4769340A (en) | 1983-11-28 | 1988-09-06 | Exel Microelectronics, Inc. | Method for making electrically programmable memory device by doping the floating gate by implant |
US4725984A (en) | 1984-02-21 | 1988-02-16 | Seeq Technology, Inc. | CMOS eprom sense amplifier |
JPS60182174A (ja) | 1984-02-28 | 1985-09-17 | Nec Corp | 不揮発性半導体メモリ |
KR930007195B1 (ko) | 1984-05-23 | 1993-07-31 | 가부시끼가이샤 히다찌세이사꾸쇼 | 반도체 장치와 그 제조 방법 |
US5352620A (en) | 1984-05-23 | 1994-10-04 | Hitachi, Ltd. | Method of making semiconductor device with memory cells and peripheral transistors |
US4665426A (en) | 1985-02-01 | 1987-05-12 | Advanced Micro Devices, Inc. | EPROM with ultraviolet radiation transparent silicon nitride passivation layer |
JPH0770230B2 (ja) | 1985-04-18 | 1995-07-31 | 日本電気株式会社 | 半導体メモリ |
US4667217A (en) | 1985-04-19 | 1987-05-19 | Ncr Corporation | Two bit vertically/horizontally integrated memory cell |
JPH0831789B2 (ja) | 1985-09-04 | 1996-03-27 | 沖電気工業株式会社 | 出力回路 |
US4742491A (en) | 1985-09-26 | 1988-05-03 | Advanced Micro Devices, Inc. | Memory cell having hot-hole injection erase mode |
US4760555A (en) | 1986-04-21 | 1988-07-26 | Texas Instruments Incorporated | Memory array with an array reorganizer |
JPH0828431B2 (ja) | 1986-04-22 | 1996-03-21 | 日本電気株式会社 | 半導体記憶装置 |
US4758869A (en) | 1986-08-29 | 1988-07-19 | Waferscale Integration, Inc. | Nonvolatile floating gate transistor structure |
US5168334A (en) | 1987-07-31 | 1992-12-01 | Texas Instruments, Incorporated | Non-volatile semiconductor memory |
US4780424A (en) | 1987-09-28 | 1988-10-25 | Intel Corporation | Process for fabricating electrically alterable floating gate memory devices |
US4870470A (en) | 1987-10-16 | 1989-09-26 | International Business Machines Corporation | Non-volatile memory cell having Si rich silicon nitride charge trapping layer |
US4839705A (en) | 1987-12-16 | 1989-06-13 | Texas Instruments Incorporated | X-cell EEPROM array |
JPH07120720B2 (ja) | 1987-12-17 | 1995-12-20 | 三菱電機株式会社 | 不揮発性半導体記憶装置 |
US5159570A (en) | 1987-12-22 | 1992-10-27 | Texas Instruments Incorporated | Four memory state EEPROM |
US4888735A (en) | 1987-12-30 | 1989-12-19 | Elite Semiconductor & Systems Int'l., Inc. | ROM cell and array configuration |
US4857770A (en) | 1988-02-29 | 1989-08-15 | Advanced Micro Devices, Inc. | Output buffer arrangement for reducing chip noise without speed penalty |
US5268870A (en) | 1988-06-08 | 1993-12-07 | Eliyahou Harari | Flash EEPROM system and intelligent programming and erasing methods therefor |
US4941028A (en) | 1988-08-10 | 1990-07-10 | Actel Corporation | Structure for protecting thin dielectrics during processing |
JPH0271493A (ja) | 1988-09-06 | 1990-03-12 | Mitsubishi Electric Corp | 半導体メモリ装置 |
US5042009A (en) | 1988-12-09 | 1991-08-20 | Waferscale Integration, Inc. | Method for programming a floating gate memory device |
US5293563A (en) | 1988-12-29 | 1994-03-08 | Sharp Kabushiki Kaisha | Multi-level memory cell with increased read-out margin |
US5120672A (en) | 1989-02-22 | 1992-06-09 | Texas Instruments Incorporated | Fabricating a single level merged EEPROM cell having an ONO memory stack substantially spaced from the source region |
US5142495A (en) | 1989-03-10 | 1992-08-25 | Intel Corporation | Variable load for margin mode |
DE3931596A1 (de) | 1989-03-25 | 1990-10-04 | Eurosil Electronic Gmbh | Spannungsvervielfacherschaltung |
US5172338B1 (en) | 1989-04-13 | 1997-07-08 | Sandisk Corp | Multi-state eeprom read and write circuits and techniques |
DE69033262T2 (de) | 1989-04-13 | 2000-02-24 | Sandisk Corp | EEPROM-Karte mit Austauch von fehlerhaften Speicherzellen und Zwischenspeicher |
US4961010A (en) | 1989-05-19 | 1990-10-02 | National Semiconductor Corporation | Output buffer for reducing switching induced noise |
US5104819A (en) | 1989-08-07 | 1992-04-14 | Intel Corporation | Fabrication of interpoly dielctric for EPROM-related technologies |
US5027321A (en) | 1989-11-21 | 1991-06-25 | Intel Corporation | Apparatus and method for improved reading/programming of virtual ground EPROM arrays |
US4992391A (en) | 1989-11-29 | 1991-02-12 | Advanced Micro Devices, Inc. | Process for fabricating a control gate for a floating gate FET |
US5204835A (en) | 1990-06-13 | 1993-04-20 | Waferscale Integration Inc. | Eprom virtual ground array |
EP0461904A3 (en) | 1990-06-14 | 1992-09-09 | Creative Integrated Systems, Inc. | An improved semiconductor read-only vlsi memory |
US5075245A (en) | 1990-08-03 | 1991-12-24 | Intel Corporation | Method for improving erase characteristics of buried bit line flash EPROM devices without using sacrificial oxide growth and removal steps |
US5289406A (en) * | 1990-08-28 | 1994-02-22 | Mitsubishi Denki Kabushiki Kaisha | Read only memory for storing multi-data |
US5117389A (en) | 1990-09-05 | 1992-05-26 | Macronix International Co., Ltd. | Flat-cell read-only-memory integrated circuit |
KR920006991A (ko) | 1990-09-25 | 1992-04-28 | 김광호 | 반도체메모리 장치의 고전압발생회로 |
US5081371A (en) | 1990-11-07 | 1992-01-14 | U.S. Philips Corp. | Integrated charge pump circuit with back bias voltage reduction |
JP3002309B2 (ja) * | 1990-11-13 | 2000-01-24 | ウエハスケール インテグレーション, インコーポレイテッド | 高速epromアレイ |
JP2987193B2 (ja) | 1990-11-20 | 1999-12-06 | 富士通株式会社 | 半導体記憶装置 |
US5086325A (en) | 1990-11-21 | 1992-02-04 | Atmel Corporation | Narrow width EEPROM with single diffusion electrode formation |
US5094968A (en) | 1990-11-21 | 1992-03-10 | Atmel Corporation | Fabricating a narrow width EEPROM with single diffusion electrode formation |
JP2612969B2 (ja) | 1991-02-08 | 1997-05-21 | シャープ株式会社 | 半導体装置の製造方法 |
US6002614A (en) * | 1991-02-08 | 1999-12-14 | Btg International Inc. | Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell |
JPH04311900A (ja) | 1991-04-10 | 1992-11-04 | Sharp Corp | 半導体読み出し専用メモリ |
JP2930440B2 (ja) | 1991-04-15 | 1999-08-03 | 沖電気工業株式会社 | 半導体集積回路 |
US5142496A (en) | 1991-06-03 | 1992-08-25 | Advanced Micro Devices, Inc. | Method for measuring VT 's less than zero without applying negative voltages |
US5245572A (en) | 1991-07-30 | 1993-09-14 | Intel Corporation | Floating gate nonvolatile memory with reading while writing capability |
JP2965415B2 (ja) | 1991-08-27 | 1999-10-18 | 松下電器産業株式会社 | 半導体記憶装置 |
US5305262A (en) | 1991-09-11 | 1994-04-19 | Kawasaki Steel Corporation | Semiconductor integrated circuit |
US5175120A (en) | 1991-10-11 | 1992-12-29 | Micron Technology, Inc. | Method of processing a semiconductor wafer to form an array of nonvolatile memory devices employing floating gate transistors and peripheral area having CMOS transistors |
JPH05110114A (ja) | 1991-10-17 | 1993-04-30 | Rohm Co Ltd | 不揮発性半導体記憶素子 |
JP3358663B2 (ja) | 1991-10-25 | 2002-12-24 | ローム株式会社 | 半導体記憶装置およびその記憶情報読出方法 |
US5357134A (en) | 1991-10-31 | 1994-10-18 | Rohm Co., Ltd. | Nonvolatile semiconductor device having charge trap film containing silicon crystal grains |
US5338954A (en) | 1991-10-31 | 1994-08-16 | Rohm Co., Ltd. | Semiconductor memory device having an insulating film and a trap film joined in a channel region |
JPH05129284A (ja) | 1991-11-06 | 1993-05-25 | Sony Corp | プラズマSiN成膜条件の設定方法及び半導体装置の製造方法 |
US5260593A (en) | 1991-12-10 | 1993-11-09 | Micron Technology, Inc. | Semiconductor floating gate device having improved channel-floating gate interaction |
JP2564067B2 (ja) | 1992-01-09 | 1996-12-18 | 株式会社東芝 | センス回路を有する読み出し出力回路 |
JP2851962B2 (ja) | 1992-01-21 | 1999-01-27 | シャープ株式会社 | 半導体読み出し専用メモリ |
EP0552531B1 (en) * | 1992-01-22 | 2000-08-16 | Macronix International Co., Ltd. | Non-volatile memory cell and array architecture |
US5324675A (en) | 1992-03-31 | 1994-06-28 | Kawasaki Steel Corporation | Method of producing semiconductor devices of a MONOS type |
JPH05290584A (ja) | 1992-04-08 | 1993-11-05 | Nec Corp | 半導体記憶装置 |
DE69322487T2 (de) * | 1992-05-29 | 1999-06-10 | Citizen Watch Co Ltd | Verfahren zur herstellung einer nichtflüchtigen halbleiterspeicheranordnung |
JPH065823A (ja) | 1992-06-19 | 1994-01-14 | Toshiba Corp | 不揮発性半導体記憶装置及びその使用方法 |
US5289412A (en) | 1992-06-19 | 1994-02-22 | Intel Corporation | High-speed bias-stabilized current-mirror referencing circuit for non-volatile memories |
US5315541A (en) | 1992-07-24 | 1994-05-24 | Sundisk Corporation | Segmented column memory array |
JP3036565B2 (ja) | 1992-08-28 | 2000-04-24 | 日本電気株式会社 | 不揮発性半導体記憶装置の製造方法 |
US5450341A (en) | 1992-08-31 | 1995-09-12 | Nippon Steel Corporation | Non-volatile semiconductor memory device having memory cells, each for at least three different data writable thereinto selectively and a method of using the same |
US5450354A (en) | 1992-08-31 | 1995-09-12 | Nippon Steel Corporation | Non-volatile semiconductor memory device detachable deterioration of memory cells |
US5280420A (en) | 1992-10-02 | 1994-01-18 | National Semiconductor Corporation | Charge pump which operates on a low voltage power supply |
US5377153A (en) | 1992-11-30 | 1994-12-27 | Sgs-Thomson Microelectronics, Inc. | Virtual ground read only memory circuit |
US5418743A (en) * | 1992-12-07 | 1995-05-23 | Nippon Steel Corporation | Method of writing into non-volatile semiconductor memory |
US5319593A (en) | 1992-12-21 | 1994-06-07 | National Semiconductor Corp. | Memory array with field oxide islands eliminated and method |
JPH07114792A (ja) * | 1993-10-19 | 1995-05-02 | Mitsubishi Electric Corp | 半導体記憶装置 |
US5424978A (en) | 1993-03-15 | 1995-06-13 | Nippon Steel Corporation | Non-volatile semiconductor memory cell capable of storing more than two different data and method of using the same |
US5393701A (en) | 1993-04-08 | 1995-02-28 | United Microelectronics Corporation | Layout design to eliminate process antenna effect |
JP3317459B2 (ja) * | 1993-04-30 | 2002-08-26 | ローム株式会社 | 不揮発性記憶素子およびこれを利用した不揮発性記憶装置、この記憶装置の駆動方法、ならびにこの記憶素子の製造方法 |
US5335198A (en) | 1993-05-06 | 1994-08-02 | Advanced Micro Devices, Inc. | Flash EEPROM array with high endurance |
US5350710A (en) | 1993-06-24 | 1994-09-27 | United Microelectronics Corporation | Device for preventing antenna effect on circuit |
US5400286A (en) | 1993-08-17 | 1995-03-21 | Catalyst Semiconductor Corp. | Self-recovering erase scheme to enhance flash memory endurance |
US5563823A (en) | 1993-08-31 | 1996-10-08 | Macronix International Co., Ltd. | Fast FLASH EPROM programming and pre-programming circuit design |
JP3076185B2 (ja) | 1993-12-07 | 2000-08-14 | 日本電気株式会社 | 半導体メモリ装置及びその検査方法 |
US5440505A (en) | 1994-01-21 | 1995-08-08 | Intel Corporation | Method and circuitry for storing discrete amounts of charge in a single memory element |
FR2715782B1 (fr) * | 1994-01-31 | 1996-03-22 | Sgs Thomson Microelectronics | Bascule bistable non volatile programmable, à état initial prédéfini, notamment pour circuit de redondance de mémoire. |
FR2715758B1 (fr) * | 1994-01-31 | 1996-03-22 | Sgs Thomson Microelectronics | Bascule bistable non volatile programmable par la source, notamment pour circuit de redondance de mémoire. |
CA2184724A1 (en) | 1994-03-03 | 1995-09-08 | Shang-De Chang | Low voltage one transistor flash eeprom cell using fowler-nordheim programming and erase |
US5530803A (en) | 1994-04-14 | 1996-06-25 | Advanced Micro Devices, Inc. | Method and apparatus for programming memory devices |
TW241394B (en) * | 1994-05-26 | 1995-02-21 | Aplus Integrated Circuits Inc | Flat-cell ROM and decoder |
US5608679A (en) * | 1994-06-02 | 1997-03-04 | Intel Corporation | Fast internal reference cell trimming for flash EEPROM memory |
JP3725911B2 (ja) * | 1994-06-02 | 2005-12-14 | 株式会社ルネサステクノロジ | 半導体装置 |
US5523972A (en) | 1994-06-02 | 1996-06-04 | Intel Corporation | Method and apparatus for verifying the programming of multi-level flash EEPROM memory |
EP0691729A3 (en) * | 1994-06-30 | 1996-08-14 | Sgs Thomson Microelectronics | Charge pump circuit with feedback control |
DE69413960T2 (de) * | 1994-07-18 | 1999-04-01 | St Microelectronics Srl | Nicht-flüchtiger EPROM und Flash-EEPROM-Speicher und Verfahren zu seiner Herstellung |
JP3730272B2 (ja) * | 1994-09-17 | 2005-12-21 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US5612642A (en) * | 1995-04-28 | 1997-03-18 | Altera Corporation | Power-on reset circuit with hysteresis |
US5537358A (en) | 1994-12-06 | 1996-07-16 | National Semiconductor Corporation | Flash memory having adaptive sensing and method |
US5599727A (en) * | 1994-12-15 | 1997-02-04 | Sharp Kabushiki Kaisha | Method for producing a floating gate memory device including implanting ions through an oxidized portion of the silicon film from which the floating gate is formed |
KR100187656B1 (ko) | 1995-05-16 | 1999-06-01 | 김주용 | 플래쉬 이이피롬 셀의 제조방법 및 그 프로그램 방법 |
EP0830684B1 (en) * | 1995-06-07 | 2004-08-25 | Macronix International Co., Ltd. | Automatic programming algorithm for page mode flash memory with variable programming pulse height and pulse width |
WO1997002605A1 (en) | 1995-07-03 | 1997-01-23 | Jeewika Chandanie Ranaweera | Method of fabricating a fast programming flash e2prom cell |
US5627784A (en) * | 1995-07-28 | 1997-05-06 | Micron Quantum Devices, Inc. | Memory system having non-volatile data storage structure for memory control parameters and method |
US5644531A (en) | 1995-11-01 | 1997-07-01 | Advanced Micro Devices, Inc. | Program algorithm for low voltage single power supply flash memories |
JP2982670B2 (ja) | 1995-12-12 | 1999-11-29 | 日本電気株式会社 | 不揮発性半導体記憶装置および記憶方法 |
US5701266A (en) * | 1995-12-14 | 1997-12-23 | Intel Corporation | Programming flash memory using distributed learning methods |
US5677869A (en) * | 1995-12-14 | 1997-10-14 | Intel Corporation | Programming flash memory using strict ordering of states |
US5729489A (en) * | 1995-12-14 | 1998-03-17 | Intel Corporation | Programming flash memory using predictive learning methods |
JP3251164B2 (ja) * | 1995-12-14 | 2002-01-28 | シャープ株式会社 | 半導体装置及びその製造方法 |
KR100223747B1 (ko) * | 1995-12-28 | 1999-10-15 | 김영환 | 고속 저잡음 출력 버퍼 |
US5777923A (en) | 1996-06-17 | 1998-07-07 | Aplus Integrated Circuits, Inc. | Flash memory read/write controller |
JP3200012B2 (ja) | 1996-04-19 | 2001-08-20 | 株式会社東芝 | 記憶システム |
US5712815A (en) * | 1996-04-22 | 1998-01-27 | Advanced Micro Devices, Inc. | Multiple bits per-cell flash EEPROM capable of concurrently programming and verifying memory cells and reference cells |
US5715193A (en) | 1996-05-23 | 1998-02-03 | Micron Quantum Devices, Inc. | Flash memory system and method for monitoring the disturb effect on memory cell blocks due to high voltage conditions of other memory cell blocks |
US5886927A (en) * | 1996-06-11 | 1999-03-23 | Nkk Corporation | Nonvolatile memory device with verify function |
JP2882370B2 (ja) * | 1996-06-28 | 1999-04-12 | 日本電気株式会社 | 半導体記憶装置 |
US5787484A (en) * | 1996-08-08 | 1998-07-28 | Micron Technology, Inc. | System and method which compares data preread from memory cells to data to be written to the cells |
US5717635A (en) * | 1996-08-27 | 1998-02-10 | International Business Machines Corporation | High density EEPROM for solid state file |
TW338165B (en) * | 1996-09-09 | 1998-08-11 | Sony Co Ltd | Semiconductor nand type flash memory with incremental step pulse programming |
US5873113A (en) * | 1996-09-24 | 1999-02-16 | Altera Corporation | System and method for programming eprom cells using shorter duration pulse(s) in repeating the programming process of a particular cell |
US5764568A (en) * | 1996-10-24 | 1998-06-09 | Micron Quantum Devices, Inc. | Method for performing analog over-program and under-program detection for a multistate memory cell |
JPH10133754A (ja) * | 1996-10-28 | 1998-05-22 | Fujitsu Ltd | レギュレータ回路及び半導体集積回路装置 |
US5717632A (en) * | 1996-11-27 | 1998-02-10 | Advanced Micro Devices, Inc. | Apparatus and method for multiple-level storage in non-volatile memories |
TW318283B (en) * | 1996-12-09 | 1997-10-21 | United Microelectronics Corp | Multi-level read only memory structure and manufacturing method thereof |
US5870335A (en) | 1997-03-06 | 1999-02-09 | Agate Semiconductor, Inc. | Precision programming of nonvolatile memory cells |
US6028324A (en) * | 1997-03-07 | 2000-02-22 | Taiwan Semiconductor Manufacturing Company | Test structures for monitoring gate oxide defect densities and the plasma antenna effect |
JPH10261292A (ja) | 1997-03-18 | 1998-09-29 | Nec Corp | 不揮発性半導体記憶装置の消去方法 |
US6190966B1 (en) * | 1997-03-25 | 2001-02-20 | Vantis Corporation | Process for fabricating semiconductor memory device with high data retention including silicon nitride etch stop layer formed at high temperature with low hydrogen ion concentration |
JP3920415B2 (ja) | 1997-03-31 | 2007-05-30 | 三洋電機株式会社 | 不揮発性半導体メモリ装置 |
TW381325B (en) * | 1997-04-15 | 2000-02-01 | United Microelectronics Corp | Three dimensional high density deep trench ROM and the manufacturing method thereof |
US5880620A (en) * | 1997-04-22 | 1999-03-09 | Xilinx, Inc. | Pass gate circuit with body bias control |
JP3189740B2 (ja) | 1997-06-20 | 2001-07-16 | 日本電気株式会社 | 不揮発性半導体メモリのデータ修復方法 |
IL125604A (en) | 1997-07-30 | 2004-03-28 | Saifun Semiconductors Ltd | Non-volatile electrically erasable and programmble semiconductor memory cell utilizing asymmetrical charge |
US6768165B1 (en) * | 1997-08-01 | 2004-07-27 | Saifun Semiconductors Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
JP3951443B2 (ja) | 1997-09-02 | 2007-08-01 | ソニー株式会社 | 不揮発性半導体記憶装置及びその書き込み方法 |
US5926409A (en) * | 1997-09-05 | 1999-07-20 | Information Storage Devices, Inc. | Method and apparatus for an adaptive ramp amplitude controller in nonvolatile memory application |
EP0913832B1 (en) * | 1997-11-03 | 2003-07-23 | STMicroelectronics S.r.l. | Method for multilevel programming of a nonvolatile memory, and a multilevel nonvolatile memory |
US5867429A (en) * | 1997-11-19 | 1999-02-02 | Sandisk Corporation | High density non-volatile flash memory without adverse effects of electric field coupling between adjacent floating gates |
JP3599541B2 (ja) | 1997-11-27 | 2004-12-08 | シャープ株式会社 | 不揮発性半導体記憶装置 |
US5963465A (en) * | 1997-12-12 | 1999-10-05 | Saifun Semiconductors, Ltd. | Symmetric segmented memory array architecture |
US6020241A (en) * | 1997-12-22 | 2000-02-01 | Taiwan Semiconductor Manufacturing Company | Post metal code engineering for a ROM |
KR100327421B1 (ko) | 1997-12-31 | 2002-07-27 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자의 프로그램 시스템 및 그의 프로그램 방법 |
US6195196B1 (en) * | 1998-03-13 | 2001-02-27 | Fuji Photo Film Co., Ltd. | Array-type exposing device and flat type display incorporating light modulator and driving method thereof |
US5946258A (en) | 1998-03-16 | 1999-08-31 | Intel Corporation | Pump supply self regulation for flash memory cell pair reference circuit |
US6243289B1 (en) * | 1998-04-08 | 2001-06-05 | Micron Technology Inc. | Dual floating gate programmable read only memory cell structure and method for its fabrication and operation |
US6030871A (en) * | 1998-05-05 | 2000-02-29 | Saifun Semiconductors Ltd. | Process for producing two bit ROM cell utilizing angled implant |
US6188211B1 (en) * | 1998-05-13 | 2001-02-13 | Texas Instruments Incorporated | Current-efficient low-drop-out voltage regulator with improved load regulation and frequency response |
US6215148B1 (en) | 1998-05-20 | 2001-04-10 | Saifun Semiconductors Ltd. | NROM cell with improved programming, erasing and cycling |
US6348711B1 (en) * | 1998-05-20 | 2002-02-19 | Saifun Semiconductors Ltd. | NROM cell with self-aligned programming and erasure areas |
JP3999900B2 (ja) | 1998-09-10 | 2007-10-31 | 株式会社東芝 | 不揮発性半導体メモリ |
EP0987715B1 (en) | 1998-09-15 | 2005-02-09 | STMicroelectronics S.r.l. | Method for maintaining the memory of non-volatile memory cells |
US5991202A (en) | 1998-09-24 | 1999-11-23 | Advanced Micro Devices, Inc. | Method for reducing program disturb during self-boosting in a NAND flash memory |
US6188613B1 (en) * | 1998-10-08 | 2001-02-13 | Micron Technology, Inc. | Device and method in a semiconductor memory for erasing/programming memory cells using erase/program speeds stored for each cell |
US6282145B1 (en) * | 1999-01-14 | 2001-08-28 | Silicon Storage Technology, Inc. | Array architecture and operating methods for digital multilevel nonvolatile memory integrated circuit system |
US6181597B1 (en) * | 1999-02-04 | 2001-01-30 | Tower Semiconductor Ltd. | EEPROM array using 2-bit non-volatile memory cells with serial read operations |
US6157570A (en) | 1999-02-04 | 2000-12-05 | Tower Semiconductor Ltd. | Program/erase endurance of EEPROM memory cells |
US6147904A (en) | 1999-02-04 | 2000-11-14 | Tower Semiconductor Ltd. | Redundancy method and structure for 2-bit non-volatile memory cells |
US6346442B1 (en) * | 1999-02-04 | 2002-02-12 | Tower Semiconductor Ltd. | Methods for fabricating a semiconductor chip having CMOS devices and a fieldless array |
US6256231B1 (en) | 1999-02-04 | 2001-07-03 | Tower Semiconductor Ltd. | EEPROM array using 2-bit non-volatile memory cells and method of implementing same |
US6075724A (en) | 1999-02-22 | 2000-06-13 | Vantis Corporation | Method for sorting semiconductor devices having a plurality of non-volatile memory cells |
US6337502B1 (en) * | 1999-06-18 | 2002-01-08 | Saifun Semicinductors Ltd. | Method and circuit for minimizing the charging effect during manufacture of semiconductor devices |
US6181605B1 (en) | 1999-10-06 | 2001-01-30 | Advanced Micro Devices, Inc. | Global erase/program verification apparatus and method |
US6147906A (en) * | 1999-10-14 | 2000-11-14 | Advanced Micro Devices, Inc. | Method and system for saving overhead program time in a memory device |
US6331950B1 (en) | 1999-10-19 | 2001-12-18 | Fujitsu Limited | Write protect input implementation for a simultaneous operation flash memory device |
US6175523B1 (en) * | 1999-10-25 | 2001-01-16 | Advanced Micro Devices, Inc | Precharging mechanism and method for NAND-based flash memory devices |
JP2001143487A (ja) * | 1999-11-15 | 2001-05-25 | Nec Corp | 半導体記憶装置 |
JP4360736B2 (ja) * | 2000-01-27 | 2009-11-11 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置および不揮発性半導体記憶装置のデータ消去方法 |
US6185143B1 (en) * | 2000-02-04 | 2001-02-06 | Hewlett-Packard Company | Magnetic random access memory (MRAM) device including differential sense amplifiers |
US6438031B1 (en) | 2000-02-16 | 2002-08-20 | Advanced Micro Devices, Inc. | Method of programming a non-volatile memory cell using a substrate bias |
US6266281B1 (en) | 2000-02-16 | 2001-07-24 | Advanced Micro Devices, Inc. | Method of erasing non-volatile memory cells |
US6215702B1 (en) | 2000-02-16 | 2001-04-10 | Advanced Micro Devices, Inc. | Method of maintaining constant erasing speeds for non-volatile memory cells |
US6343033B1 (en) * | 2000-02-25 | 2002-01-29 | Advanced Micro Devices, Inc. | Variable pulse width memory programming |
US6205055B1 (en) * | 2000-02-25 | 2001-03-20 | Advanced Micro Devices, Inc. | Dynamic memory cell programming voltage |
US6205056B1 (en) | 2000-03-14 | 2001-03-20 | Advanced Micro Devices, Inc. | Automated reference cell trimming verify |
US6240040B1 (en) | 2000-03-15 | 2001-05-29 | Advanced Micro Devices, Inc. | Multiple bank simultaneous operation for a flash memory |
US6490204B2 (en) | 2000-05-04 | 2002-12-03 | Saifun Semiconductors Ltd. | Programming and erasing methods for a reference cell of an NROM array |
US6396741B1 (en) | 2000-05-04 | 2002-05-28 | Saifun Semiconductors Ltd. | Programming of nonvolatile memory cells |
JP4002712B2 (ja) | 2000-05-15 | 2007-11-07 | スパンション エルエルシー | 不揮発性半導体記憶装置および不揮発性半導体記憶装置のデータ保持方法 |
US6618290B1 (en) | 2000-06-23 | 2003-09-09 | Advanced Micro Devices, Inc. | Method of programming a non-volatile memory cell using a baking process |
US6292394B1 (en) | 2000-06-29 | 2001-09-18 | Saifun Semiconductors Ltd. | Method for programming of a semiconductor memory cell |
US6519182B1 (en) | 2000-07-10 | 2003-02-11 | Advanced Micro Devices, Inc. | Using hot carrier injection to control over-programming in a non-volatile memory cell having an oxide-nitride-oxide (ONO) structure |
JP4707803B2 (ja) * | 2000-07-10 | 2011-06-22 | エルピーダメモリ株式会社 | エラーレート判定方法と半導体集積回路装置 |
KR100676722B1 (ko) | 2000-12-21 | 2007-02-01 | 후지쯔 가부시끼가이샤 | 비휘발성 반도체 기억 장치 및 데이터 소거 방법 |
TW490675B (en) | 2000-12-22 | 2002-06-11 | Macronix Int Co Ltd | Control method of multi-stated NROM |
US6614692B2 (en) * | 2001-01-18 | 2003-09-02 | Saifun Semiconductors Ltd. | EEPROM array and method for operation thereof |
US6445030B1 (en) | 2001-01-30 | 2002-09-03 | Advanced Micro Devices, Inc. | Flash memory erase speed by fluorine implant or fluorination |
US6567303B1 (en) | 2001-01-31 | 2003-05-20 | Advanced Micro Devices, Inc. | Charge injection |
US6348381B1 (en) * | 2001-02-21 | 2002-02-19 | Macronix International Co., Ltd. | Method for forming a nonvolatile memory with optimum bias condition |
US6442074B1 (en) | 2001-02-28 | 2002-08-27 | Advanced Micro Devices, Inc. | Tailored erase method using higher program VT and higher negative gate erase |
US6456533B1 (en) | 2001-02-28 | 2002-09-24 | Advanced Micro Devices, Inc. | Higher program VT and faster programming rates based on improved erase methods |
US6307784B1 (en) | 2001-02-28 | 2001-10-23 | Advanced Micro Devices | Negative gate erase |
DE10110150A1 (de) * | 2001-03-02 | 2002-09-19 | Infineon Technologies Ag | Verfahren zum Herstellen von metallischen Bitleitungen für Speicherzellenarrays, Verfahren zum Herstellen von Speicherzellenarrays und Speicherzellenarray |
US6426898B1 (en) * | 2001-03-05 | 2002-07-30 | Micron Technology, Inc. | Method of reducing trapped holes induced by erase operations in the tunnel oxide of flash memory cells |
US6617220B2 (en) | 2001-03-16 | 2003-09-09 | International Business Machines Corporation | Method for fabricating an epitaxial base bipolar transistor with raised extrinsic base |
US6351415B1 (en) * | 2001-03-28 | 2002-02-26 | Tower Semiconductor Ltd. | Symmetrical non-volatile memory array architecture without neighbor effect |
US6584017B2 (en) | 2001-04-05 | 2003-06-24 | Saifun Semiconductors Ltd. | Method for programming a reference cell |
US6665769B2 (en) | 2001-04-05 | 2003-12-16 | Saifun Semiconductors Ltd. | Method and apparatus for dynamically masking an N-bit memory array having individually programmable cells |
US6677805B2 (en) * | 2001-04-05 | 2004-01-13 | Saifun Semiconductors Ltd. | Charge pump stage with body effect minimization |
US6493266B1 (en) | 2001-04-09 | 2002-12-10 | Advanced Micro Devices, Inc. | Soft program and soft program verify of the core cells in flash memory array |
US6636440B2 (en) | 2001-04-25 | 2003-10-21 | Saifun Semiconductors Ltd. | Method for operation of an EEPROM array, including refresh thereof |
US6522585B2 (en) | 2001-05-25 | 2003-02-18 | Sandisk Corporation | Dual-cell soft programming for virtual-ground memory arrays |
US6512701B1 (en) | 2001-06-21 | 2003-01-28 | Advanced Micro Devices, Inc. | Erase method for dual bit virtual ground flash |
US6504760B1 (en) * | 2001-06-22 | 2003-01-07 | Intel Corporation | Charging a capacitance of a memory cell and charger |
US6462387B1 (en) * | 2001-06-29 | 2002-10-08 | Chinatech Corporation | High density read only memory |
US6525969B1 (en) * | 2001-08-10 | 2003-02-25 | Advanced Micro Devices, Inc. | Decoder apparatus and methods for pre-charging bit lines |
US6440797B1 (en) * | 2001-09-28 | 2002-08-27 | Advanced Micro Devices, Inc. | Nitride barrier layer for protection of ONO structure from top oxide loss in a fabrication of SONOS flash memory |
US6510082B1 (en) * | 2001-10-23 | 2003-01-21 | Advanced Micro Devices, Inc. | Drain side sensing scheme for virtual ground flash EPROM array with adjacent bit charge and hold |
US6643181B2 (en) | 2001-10-24 | 2003-11-04 | Saifun Semiconductors Ltd. | Method for erasing a memory cell |
US6639271B1 (en) * | 2001-12-20 | 2003-10-28 | Advanced Micro Devices, Inc. | Fully isolated dielectric memory cell structure for a dual bit nitride storage device and process for making same |
US6674138B1 (en) * | 2001-12-31 | 2004-01-06 | Advanced Micro Devices, Inc. | Use of high-k dielectric materials in modified ONO structure for semiconductor devices |
US6975536B2 (en) | 2002-01-31 | 2005-12-13 | Saifun Semiconductors Ltd. | Mass storage array and methods for operation thereof |
US6700818B2 (en) | 2002-01-31 | 2004-03-02 | Saifun Semiconductors Ltd. | Method for operating a memory device |
JP3796457B2 (ja) | 2002-02-28 | 2006-07-12 | 富士通株式会社 | 不揮発性半導体記憶装置 |
US6639844B1 (en) | 2002-03-13 | 2003-10-28 | Advanced Micro Devices, Inc. | Overerase correction method |
US6706595B2 (en) * | 2002-03-14 | 2004-03-16 | Advanced Micro Devices, Inc. | Hard mask process for memory device without bitline shorts |
US6690602B1 (en) | 2002-04-08 | 2004-02-10 | Advanced Micro Devices, Inc. | Algorithm dynamic reference programming |
US6996692B2 (en) * | 2002-04-17 | 2006-02-07 | Matsushita Electric Industrial Co., Ltd. | Nonvolatile semiconductor memory device and method for providing security for the same |
US20030218913A1 (en) * | 2002-05-24 | 2003-11-27 | Le Binh Quang | Stepped pre-erase voltages for mirrorbit erase |
US6813189B2 (en) * | 2002-07-16 | 2004-11-02 | Fujitsu Limited | System for using a dynamic reference in a double-bit cell memory |
JP4260434B2 (ja) * | 2002-07-16 | 2009-04-30 | 富士通マイクロエレクトロニクス株式会社 | 不揮発性半導体メモリ及びその動作方法 |
JP2004079602A (ja) * | 2002-08-12 | 2004-03-11 | Fujitsu Ltd | トラップ層を有する不揮発性メモリ |
JP4205938B2 (ja) * | 2002-12-05 | 2009-01-07 | シャープ株式会社 | 不揮発性メモリ装置 |
US6643177B1 (en) | 2003-01-21 | 2003-11-04 | Advanced Micro Devices, Inc. | Method for improving read margin in a flash memory device |
US6870772B1 (en) * | 2003-09-12 | 2005-03-22 | Renesas Technology Corp. | Nonvolatile semiconductor memory device |
-
2002
- 2002-08-05 US US10/211,248 patent/US6700818B2/en not_active Expired - Lifetime
-
2003
- 2003-01-30 IL IL154205A patent/IL154205A/en not_active IP Right Cessation
- 2003-01-30 EP EP03001943A patent/EP1333445A3/en not_active Withdrawn
- 2003-01-31 JP JP2003023064A patent/JP2003263893A/ja active Pending
- 2003-12-30 US US10/747,217 patent/US7079420B2/en not_active Expired - Lifetime
-
2006
- 2006-01-09 US US11/328,015 patent/US7420848B2/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006190462A (ja) * | 2005-01-06 | 2006-07-20 | Saifun Semiconductors Ltd | メモリデバイスの操作方法 |
JP2009151912A (ja) * | 2007-12-24 | 2009-07-09 | Hynix Semiconductor Inc | フラッシュメモリ装置及び動作方法 |
Also Published As
Publication number | Publication date |
---|---|
US20050058005A1 (en) | 2005-03-17 |
US7420848B2 (en) | 2008-09-02 |
US7079420B2 (en) | 2006-07-18 |
IL154205A0 (en) | 2003-07-31 |
IL154205A (en) | 2006-08-20 |
EP1333445A3 (en) | 2004-09-15 |
EP1333445A2 (en) | 2003-08-06 |
US20060126396A1 (en) | 2006-06-15 |
US6700818B2 (en) | 2004-03-02 |
US20030156456A1 (en) | 2003-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003263893A (ja) | メモリデバイスの操作方法 | |
US7190620B2 (en) | Method for operating a memory device | |
JP4510031B2 (ja) | 非揮発性メモリの雑/ファインプログラミングのための効率的ベリフィケーション | |
JP4726807B2 (ja) | 非揮発性メモリの雑/ファインプログラミングのための可変電流シンキング | |
KR101069750B1 (ko) | 저전압 동작을 위한 메모리 감지 회로 및 방법 | |
KR101161429B1 (ko) | 비-휘발성 메모리 셀들의 행동에 근거한 프로그래밍 방법 | |
TWI427634B (zh) | 程式化非揮發性積體記憶體裝置中之單元之系統及方法 | |
JP3980874B2 (ja) | 半導体記憶装置及びその駆動方法 | |
KR20060002759A (ko) | 비휘발성 메모리 디바이스 내 셀을 프로그램하는 시스템 및방법 | |
JP4908512B2 (ja) | プログラム速度が改善したマルチビットフラッシュメモリ | |
KR100953063B1 (ko) | 불휘발성 메모리 장치의 소거 방법 | |
JP2007520028A (ja) | 非揮発性メモリの雑/ファインプログラミングのためのチャージパケット測定 | |
JP2005506653A (ja) | メモリセルを消去するための方法 | |
JP2007535779A (ja) | マルチビットフラッシュメモリデバイスの高性能な書込方法及びシステム | |
TW200905682A (en) | Non-volatile memory and method for compensation for variations along a word line | |
US7453724B2 (en) | Flash memory device having improved program rate | |
JP2001307492A (ja) | 不揮発性半導体メモリ装置の消去方法 | |
JP4106028B2 (ja) | メモリ装置におけるソフトプログラム検証のための方法および装置 | |
KR101357068B1 (ko) | 비휘발성 메모리들에 대한 바디 효과 감지 방법 | |
TWI254315B (en) | Source controlled operation of non-volatile memories | |
JP4101809B2 (ja) | 不揮発性半導体記憶装置 | |
JPWO2002097821A1 (ja) | 不揮発性半導体記憶装置 | |
JP2007042222A (ja) | 半導体装置 | |
JP4177167B2 (ja) | 不揮発性半導体記憶装置及びデータ判定方法 | |
KR100467249B1 (ko) | 기록 판정을 조기에 행할 수 있는 기록 시퀀스를 갖는비휘발성 반도체 기억 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080731 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081031 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081106 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090327 |