JPH05129284A - プラズマＳｉＮ成膜条件の設定方法及び半導体装置の製造方法 - Google Patents
プラズマＳｉＮ成膜条件の設定方法及び半導体装置の製造方法Info
- Publication number
- JPH05129284A JPH05129284A JP3290114A JP29011491A JPH05129284A JP H05129284 A JPH05129284 A JP H05129284A JP 3290114 A JP3290114 A JP 3290114A JP 29011491 A JP29011491 A JP 29011491A JP H05129284 A JPH05129284 A JP H05129284A
- Authority
- JP
- Japan
- Prior art keywords
- frequency power
- plasma sin
- high frequency
- flow rate
- sih
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 238000000034 method Methods 0.000 title abstract description 10
- 238000010521 absorption reaction Methods 0.000 claims abstract description 20
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 239000006185 dispersion Substances 0.000 abstract description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract 2
- 230000035699 permeability Effects 0.000 abstract 1
- 238000002834 transmittance Methods 0.000 description 14
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 8
- 239000012528 membrane Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005033 Fourier transform infrared spectroscopy Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000006096 absorbing agent Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/318—Inorganic layers composed of nitrides
- H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Non-Volatile Memory (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】
【目的】 ＥＰＲＯＭのオーバーコート層に使用される
プラズマＳｉＮ成膜条件の設定において、紫外線透過
率、膜ストレスの両方を製造プロセスのばらつきについ
て最も広くマージンをもった値に設定できるようにす
る。 【構成】 プラズマＳｉＮ膜の紫外線吸収量及びストレ
ス値の双方の許容範囲を設定し、紫外線吸収量並びにス
トレス値のＳｉＨ4 流量依存性と高周波電力依存性を測
定し、紫外線吸収量及びストレス値の双方の許容範囲を
満足する範囲内で最もマージンが広くとれるようにＳｉ
Ｈ4 の流量と高周波電力の値を設定する。
プラズマＳｉＮ成膜条件の設定において、紫外線透過
率、膜ストレスの両方を製造プロセスのばらつきについ
て最も広くマージンをもった値に設定できるようにす
る。 【構成】 プラズマＳｉＮ膜の紫外線吸収量及びストレ
ス値の双方の許容範囲を設定し、紫外線吸収量並びにス
トレス値のＳｉＨ4 流量依存性と高周波電力依存性を測
定し、紫外線吸収量及びストレス値の双方の許容範囲を
満足する範囲内で最もマージンが広くとれるようにＳｉ
Ｈ4 の流量と高周波電力の値を設定する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置、特に紫外
線消去型ＥＰＲＯＭ等の半導体記憶装置のオーバーコー
ト層に用いるプラズマＳｉＮ膜の成膜条件の設定方法及
びこの成膜条件設定方法を用いて良好なプラズマＳｉＮ
膜のオーバーコート層を形成する半導体装置の製造方法
に関する。
線消去型ＥＰＲＯＭ等の半導体記憶装置のオーバーコー
ト層に用いるプラズマＳｉＮ膜の成膜条件の設定方法及
びこの成膜条件設定方法を用いて良好なプラズマＳｉＮ
膜のオーバーコート層を形成する半導体装置の製造方法
に関する。
【０００２】
【従来の技術】紫外線消去型ＥＰＲＯＭは図６に示すよ
うに、第１導電型例えばＰ型の半導体基板１の一面に第
２導電型即ちＮ型のソース領域２及びドレイン領域３を
形成し、この両領域２及び３間に跨がるように絶縁膜４
Ａを介してフローティングゲート５を形成すると共に、
更に、この上に絶縁膜４Ｂを介して、コントロールゲー
ト６を形成し、ソース領域２及びドレイン領域３に夫々
電極７及び８を形成した後、全面にオーバーコート層９
を形成して構成される。通常、このオーバーコート層９
はプラズマＣＶＤによるシリコン窒化膜（所謂、プラズ
マＳｉＮ膜）を使用している。
うに、第１導電型例えばＰ型の半導体基板１の一面に第
２導電型即ちＮ型のソース領域２及びドレイン領域３を
形成し、この両領域２及び３間に跨がるように絶縁膜４
Ａを介してフローティングゲート５を形成すると共に、
更に、この上に絶縁膜４Ｂを介して、コントロールゲー
ト６を形成し、ソース領域２及びドレイン領域３に夫々
電極７及び８を形成した後、全面にオーバーコート層９
を形成して構成される。通常、このオーバーコート層９
はプラズマＣＶＤによるシリコン窒化膜（所謂、プラズ
マＳｉＮ膜）を使用している。
【０００３】プラズマＣＶＤ装置は、図５に示すよう
に、チャンバー１１内に、原料ガスであるＳｉＨ4 、Ｎ
Ｈ3 を供給するためのガス分散用ノズル１２を有する上
部電極１３と、この上部電極１３に対向する加熱手段
（ヒータ）１４が配され、この加熱手段１４上に下部電
極を兼ねるサセプター１５を介して成膜をすべき半導体
ウエーハ１６が載置される。この上部電極１３及び下部
電極のサセプタ１５間に高周波電力１８を印加し、チャ
ンバ１１内にガス分散用ノズル１２から原料ガスのＳｉ
Ｈ4 、ＮＨ3 を供給することにより、プラズマ化学反応
により半導体ウエーハ１６上にプラズマＳｉＮ膜が成膜
される。１７は排気口である。
に、チャンバー１１内に、原料ガスであるＳｉＨ4 、Ｎ
Ｈ3 を供給するためのガス分散用ノズル１２を有する上
部電極１３と、この上部電極１３に対向する加熱手段
（ヒータ）１４が配され、この加熱手段１４上に下部電
極を兼ねるサセプター１５を介して成膜をすべき半導体
ウエーハ１６が載置される。この上部電極１３及び下部
電極のサセプタ１５間に高周波電力１８を印加し、チャ
ンバ１１内にガス分散用ノズル１２から原料ガスのＳｉ
Ｈ4 、ＮＨ3 を供給することにより、プラズマ化学反応
により半導体ウエーハ１６上にプラズマＳｉＮ膜が成膜
される。１７は排気口である。
【０００４】
【発明が解決しようとする課題】ＥＰＲＯＭのオーバー
コート層９に使用されるプラズマＳｉＮ膜は他の半導体
ディバイスに使用される場合と異なり、データ消去用の
紫外線の透過率に優れることが要求される。そのために
は、ＳｉＮ膜中のＳｉ−Ｈ結合の数を減らす必要があ
る。
コート層９に使用されるプラズマＳｉＮ膜は他の半導体
ディバイスに使用される場合と異なり、データ消去用の
紫外線の透過率に優れることが要求される。そのために
は、ＳｉＮ膜中のＳｉ−Ｈ結合の数を減らす必要があ
る。
【０００５】通常、Ｓｉ−Ｈ結合を減らすには成膜時の
ＳｉＨ4 流量を減らせばよいが、この時、膜のストレス
も同時に増加するため、紫外線透過率を向上させ、尚且
つ、信頼性上問題のない範囲に膜のストレスを設定する
のにＳｉＨ4 流量のパラメータ設定だけでは余裕（マー
ジン）をもった条件設定がむずかしくなっている。
ＳｉＨ4 流量を減らせばよいが、この時、膜のストレス
も同時に増加するため、紫外線透過率を向上させ、尚且
つ、信頼性上問題のない範囲に膜のストレスを設定する
のにＳｉＨ4 流量のパラメータ設定だけでは余裕（マー
ジン）をもった条件設定がむずかしくなっている。
【０００６】本発明は、上述の点に鑑み、紫外線透過
率、ストレスの双方を満足する条件設定を可能にしたプ
ラズマＳｉＮ成膜条件の設定方法及び、この設定方法を
用いて良好なプラズマＳｉＮのオーバーコート層を形成
する半導体装置即ち紫外線消去型ＥＰＲＯＭの製造方法
を提供するものである。
率、ストレスの双方を満足する条件設定を可能にしたプ
ラズマＳｉＮ成膜条件の設定方法及び、この設定方法を
用いて良好なプラズマＳｉＮのオーバーコート層を形成
する半導体装置即ち紫外線消去型ＥＰＲＯＭの製造方法
を提供するものである。
【０００７】
【課題を解決するための手段】本発明は、半導体装置の
オーバーコート層に使用されるプラズマＳｉＮ成膜条件
の設定に於いて、プラズマＳｉＮ膜の紫外線吸収量及び
ストレス値の双方の許容範囲を満足する範囲内でプラズ
マＣＶＤ装置におけるＳｉＨ4 流量並に高周波電力の値
を設定するようになす。
オーバーコート層に使用されるプラズマＳｉＮ成膜条件
の設定に於いて、プラズマＳｉＮ膜の紫外線吸収量及び
ストレス値の双方の許容範囲を満足する範囲内でプラズ
マＣＶＤ装置におけるＳｉＨ4 流量並に高周波電力の値
を設定するようになす。
【０００８】又、本発明は、プラズマＳｉＮ膜によるオ
ーバーコート層を有する半導体装置の製造方法に於い
て、プラズマＳｉＮ膜の紫外線吸収量の許容範囲及びス
トレス値の許容範囲を設定し、紫外線吸収量並にストレ
ス値のＳｉＨ4流量依存性と高周波電力依存性を夫々測
定し、紫外線吸収量及びストレス値の双方について、余
裕が広くとれるようにＳｉＨ4 流量並びに高周波電力の
値を設定してオーバーコート層となるプラズマＳｉＮ膜
を半導体素子が形成された面上に成膜する。
ーバーコート層を有する半導体装置の製造方法に於い
て、プラズマＳｉＮ膜の紫外線吸収量の許容範囲及びス
トレス値の許容範囲を設定し、紫外線吸収量並にストレ
ス値のＳｉＨ4流量依存性と高周波電力依存性を夫々測
定し、紫外線吸収量及びストレス値の双方について、余
裕が広くとれるようにＳｉＨ4 流量並びに高周波電力の
値を設定してオーバーコート層となるプラズマＳｉＮ膜
を半導体素子が形成された面上に成膜する。
【０００９】
【作用】プラズマＣＶＤ装置のＳｉＨ4 の流量を減ら
し、または電極間に印加する高周波電力を上げることに
よりＳｉ−Ｈ結合の数が減少し、紫外線の透過率が高く
なる。一方、プラズマＳｉＮ膜のストレスについては、
ＳｉＨ4 流量を減少し、または高周波電力を上げること
により、ストレスが増加する。
し、または電極間に印加する高周波電力を上げることに
よりＳｉ−Ｈ結合の数が減少し、紫外線の透過率が高く
なる。一方、プラズマＳｉＮ膜のストレスについては、
ＳｉＨ4 流量を減少し、または高周波電力を上げること
により、ストレスが増加する。
【００１０】このことから、第１の発明においてはプラ
ズマＣＶＤ装置を用いたプラズマＳｉＮ成膜の条件設定
に於いて、ＳｉＨ4 流量とともに高周波電力をも同時に
調整することにより、紫外線透過率、膜ストレスの両方
について余裕（マージン）が最も広くとれる値に設定で
きる。
ズマＣＶＤ装置を用いたプラズマＳｉＮ成膜の条件設定
に於いて、ＳｉＨ4 流量とともに高周波電力をも同時に
調整することにより、紫外線透過率、膜ストレスの両方
について余裕（マージン）が最も広くとれる値に設定で
きる。
【００１１】第２の発明に於いては、上述の設定方法に
基づき、紫外線吸収量及びストレスのＳｉＨ4 流量依存
性と高周波電力依存性を夫々測定し、夫々の紫外線吸収
量及びストレス値について、余裕が広くとれるように設
定してオーバーコートとなるプラズマＳｉＮ膜を成膜す
ることにより、良好なオーバーコート層を有する信頼性
の高い半導体装置特に紫外線消去型ＥＰＲＯＭを製造す
ることが出来る。
基づき、紫外線吸収量及びストレスのＳｉＨ4 流量依存
性と高周波電力依存性を夫々測定し、夫々の紫外線吸収
量及びストレス値について、余裕が広くとれるように設
定してオーバーコートとなるプラズマＳｉＮ膜を成膜す
ることにより、良好なオーバーコート層を有する信頼性
の高い半導体装置特に紫外線消去型ＥＰＲＯＭを製造す
ることが出来る。
【００１２】
【実施例】以下、図面を用いて、本発明の実施例を説明
する。尚、本例はマイコン搭載用のＥＰＲＯＭに適用し
た場合である。
する。尚、本例はマイコン搭載用のＥＰＲＯＭに適用し
た場合である。
【００１３】前述の図５に示すプラズマＣＶＤ装置を用
いてオーバーコート層となるプラズマＳｉＮ膜を成膜す
る時のＳｉＨ4 流量と、フーリエ変換赤外分光（ＦＴＩ
Ｒ）によって求めたＳｉ−Ｈ結合の吸収量（結合数に比
例）の関係を図１に示す。
いてオーバーコート層となるプラズマＳｉＮ膜を成膜す
る時のＳｉＨ4 流量と、フーリエ変換赤外分光（ＦＴＩ
Ｒ）によって求めたＳｉ−Ｈ結合の吸収量（結合数に比
例）の関係を図１に示す。
【００１４】横軸はＳｉＨ4 流量（ＳＣＣＭ）、縦軸は
膜厚１０００Åで規格化したＳｉ−Ｈ結合の吸収量（紫
外線吸収量に比例する）を示す。同図に於いて、グラフ
Ｉは高周波電力が４２０Ｗの場合、グラフIIは高周波電
力が４６０Ｗの場合、グラフIII は高周波電力が５００
Ｗの場合である。この図１からＳｉＨ4 流量を減らすこ
とにより、膜中のＳｉ−Ｈ結合数が減り、又、高周波電
力をあげることにより、膜中のＳｉ−Ｈ結合数が減って
いくことが認められる。
膜厚１０００Åで規格化したＳｉ−Ｈ結合の吸収量（紫
外線吸収量に比例する）を示す。同図に於いて、グラフ
Ｉは高周波電力が４２０Ｗの場合、グラフIIは高周波電
力が４６０Ｗの場合、グラフIII は高周波電力が５００
Ｗの場合である。この図１からＳｉＨ4 流量を減らすこ
とにより、膜中のＳｉ−Ｈ結合数が減り、又、高周波電
力をあげることにより、膜中のＳｉ−Ｈ結合数が減って
いくことが認められる。
【００１５】次に、図２は、図１のプロット点の設定条
件で夫々プラズマＳｉＮ膜を成膜したＥＰＲＯＭの単体
トランジスタについて、紫外線の照射時間と書き込まれ
たデータの消去量（ＥＰＲＯＭフローティングゲート中
の電荷量に相当する）の関係を示す。同図中、曲線Ａ乃
至曲線Ｇは表１に示すＳｉＨ4 流量並びに高周波電力の
条件で成膜した場合のデータ消去特性である。
件で夫々プラズマＳｉＮ膜を成膜したＥＰＲＯＭの単体
トランジスタについて、紫外線の照射時間と書き込まれ
たデータの消去量（ＥＰＲＯＭフローティングゲート中
の電荷量に相当する）の関係を示す。同図中、曲線Ａ乃
至曲線Ｇは表１に示すＳｉＨ4 流量並びに高周波電力の
条件で成膜した場合のデータ消去特性である。
【００１６】
【表１】
【００１７】この図２により、ＳｉＨ4 流量が少ないほ
ど、又は、高周波電力が大きい程、即ち、Ｓｉ−Ｈ結合
が少ないほど、データ消去時間が速いことがわかる。こ
れはＳｉ−Ｈ結合が紫外線の吸収体となっており、Ｓｉ
−Ｈ結合が少なくなる程、紫外線の透過率が高くなるこ
とを示している。
ど、又は、高周波電力が大きい程、即ち、Ｓｉ−Ｈ結合
が少ないほど、データ消去時間が速いことがわかる。こ
れはＳｉ−Ｈ結合が紫外線の吸収体となっており、Ｓｉ
−Ｈ結合が少なくなる程、紫外線の透過率が高くなるこ
とを示している。
【００１８】ＥＰＲＯＭのデータ消去は遅くとも１０分
以内に完了する必要がある（単体トランジスタの場
合）。図２では、ＳｉＨ4 流量１１０ＳＣＣＭ、高周波
電力４１０Ｗの条件が許容範囲の限界条件となってお
り、これを図１のＳｉ−Ｈ吸収量に換算すると、およそ
０．７ａｂｓ／１０００Åとなる。つまり、紫外線透過
率の許容範囲を満たすには、Ｓｉ−Ｈ吸収量で０．７ａ
ｂｓ／１０００Å以下、即ち図１で示したライン１１以
下の領域の条件で成膜する必要がある。
以内に完了する必要がある（単体トランジスタの場
合）。図２では、ＳｉＨ4 流量１１０ＳＣＣＭ、高周波
電力４１０Ｗの条件が許容範囲の限界条件となってお
り、これを図１のＳｉ−Ｈ吸収量に換算すると、およそ
０．７ａｂｓ／１０００Åとなる。つまり、紫外線透過
率の許容範囲を満たすには、Ｓｉ−Ｈ吸収量で０．７ａ
ｂｓ／１０００Å以下、即ち図１で示したライン１１以
下の領域の条件で成膜する必要がある。
【００１９】次に、ＳｉＨ4 流量及び高周波電力と膜ス
トレスの関係を図３に示す。ＳｉＨ 4 流量を減らし、又
は高周波電力を上げるという所謂、紫外線透過率を上げ
る条件が膜ストレスを増加させる方向と一致する。半導
体チップのモールドパッケージ組立て時の信頼性試験の
結果により、膜ストレスの許容範囲は、およそ、−３．
０×１０9 乃至−７．０×１０9 ｄｙｎ／ｃｍ2 である
ことがわかっている。即ち、図３に示した領域１２であ
る。
トレスの関係を図３に示す。ＳｉＨ 4 流量を減らし、又
は高周波電力を上げるという所謂、紫外線透過率を上げ
る条件が膜ストレスを増加させる方向と一致する。半導
体チップのモールドパッケージ組立て時の信頼性試験の
結果により、膜ストレスの許容範囲は、およそ、−３．
０×１０9 乃至−７．０×１０9 ｄｙｎ／ｃｍ2 である
ことがわかっている。即ち、図３に示した領域１２であ
る。
【００２０】上述の図１と図３の結果により紫外線透過
率と膜ストレスの許容範囲を満足するＳｉＨ4 流量と高
周波電力の領域１３を図４の斜線で示す。同図に於い
て、直線ａは膜ストレスの許容値の上限よりきまる線、
直線ｂは紫外線透過率の許容値の上限よりきまる線、直
線ｃは膜ストレスの許容値の下限で決まる線である。
率と膜ストレスの許容範囲を満足するＳｉＨ4 流量と高
周波電力の領域１３を図４の斜線で示す。同図に於い
て、直線ａは膜ストレスの許容値の上限よりきまる線、
直線ｂは紫外線透過率の許容値の上限よりきまる線、直
線ｃは膜ストレスの許容値の下限で決まる線である。
【００２１】ＳｉＨ4 流量又は高周波電力のいずれか一
方のパラメータのみの変更で条件設定を行うと、製造プ
ロセスマージンの狭いところで条件設定されやすい。し
かし、本実施例で示すように、ＳｉＨ4 流量と高周波電
力の両パラメータを考慮して、図４の斜線で示す領域１
３の中心付近１４を条件として設定することにより、紫
外線透過率及び、膜ストレスの両方について余裕（マー
ジン）の広い条件を設定することが出来る。
方のパラメータのみの変更で条件設定を行うと、製造プ
ロセスマージンの狭いところで条件設定されやすい。し
かし、本実施例で示すように、ＳｉＨ4 流量と高周波電
力の両パラメータを考慮して、図４の斜線で示す領域１
３の中心付近１４を条件として設定することにより、紫
外線透過率及び、膜ストレスの両方について余裕（マー
ジン）の広い条件を設定することが出来る。
【００２２】そして、本実施例に於いては、紫外線消去
型ＥＰＲＯＭの製造に於いて、プラズマＣＶＤ装置によ
り、プラズマＳｉＮ膜によるオーバーコート層を形成す
る場合、上述の条件設定法によって、ＳｉＨ4 流量と高
周波電力の値を設定して、プラズマＳｉＮ膜を成膜する
ようになす。
型ＥＰＲＯＭの製造に於いて、プラズマＣＶＤ装置によ
り、プラズマＳｉＮ膜によるオーバーコート層を形成す
る場合、上述の条件設定法によって、ＳｉＨ4 流量と高
周波電力の値を設定して、プラズマＳｉＮ膜を成膜する
ようになす。
【００２３】即ち、図１に示す高周波電力をパラメータ
とするＳｉＮ4 流量とプラズマＳｉＮ膜の膜中のＳｉ−
Ｈ結合の吸収量との関係を測定して紫外線吸収量のＳｉ
Ｈ4 流量依存性を測定し、次いで図２に示すデータ消去
特性から必要とするデータ消去時間を定め、このデータ
消去時間に基づいて、紫外線透過率の許容範囲を満足す
るＳｉＨ4 流量の限界条件を定める。
とするＳｉＮ4 流量とプラズマＳｉＮ膜の膜中のＳｉ−
Ｈ結合の吸収量との関係を測定して紫外線吸収量のＳｉ
Ｈ4 流量依存性を測定し、次いで図２に示すデータ消去
特性から必要とするデータ消去時間を定め、このデータ
消去時間に基づいて、紫外線透過率の許容範囲を満足す
るＳｉＨ4 流量の限界条件を定める。
【００２４】一方、図３に示す高周波電力をパラメータ
とする膜ストレスのＳｉＨ4 流量依存性を測定する。そ
して、この図３に於いて、モールドパッケージ組立時の
信頼性試験による膜ストレスの許容範囲からＳｉＨ4 流
量と高周波電力の値を測定する。
とする膜ストレスのＳｉＨ4 流量依存性を測定する。そ
して、この図３に於いて、モールドパッケージ組立時の
信頼性試験による膜ストレスの許容範囲からＳｉＨ4 流
量と高周波電力の値を測定する。
【００２５】そして、図１と図３の結果より図４に示す
紫外線吸収量及びストレス値の許容範囲を満足するＳｉ
Ｈ4 流量、高周波電力を見い出して、その中で最もマー
ジンの大きい値にＳｉＨ4 流量及び高周波電力の値を設
定する。
紫外線吸収量及びストレス値の許容範囲を満足するＳｉ
Ｈ4 流量、高周波電力を見い出して、その中で最もマー
ジンの大きい値にＳｉＨ4 流量及び高周波電力の値を設
定する。
【００２６】本実施例に於いては、ＳｉＨ4 流量を１０
０ＳＣＣＭ程度、高周波電力を４５０Ｗ程度（図４の中
心付近１４参照）に設定してプラズマＳｉＮ成膜を行
う。これによって、紫外線消去型ＥＰＲＯＭに於けるオ
ーバーコート層として優れたプラズマＳｉＮ膜を形成す
ることが出来、信頼性の高い紫外線消去型ＥＰＲＯＭを
製造することが出来る。
０ＳＣＣＭ程度、高周波電力を４５０Ｗ程度（図４の中
心付近１４参照）に設定してプラズマＳｉＮ成膜を行
う。これによって、紫外線消去型ＥＰＲＯＭに於けるオ
ーバーコート層として優れたプラズマＳｉＮ膜を形成す
ることが出来、信頼性の高い紫外線消去型ＥＰＲＯＭを
製造することが出来る。
【００２７】尚、上例に於いては、マイコン搭載時のモ
ールドパッケージ型のＥＰＲＯＭについて説明したが、
その他、汎用のＥＰＲＯＭの場合にも適用することが出
来る。しかし、この汎用ＥＰＲＯＭの場合は紫外線の透
過率、信頼性の条件等は、上述の実施例と具体的な値を
異にする。
ールドパッケージ型のＥＰＲＯＭについて説明したが、
その他、汎用のＥＰＲＯＭの場合にも適用することが出
来る。しかし、この汎用ＥＰＲＯＭの場合は紫外線の透
過率、信頼性の条件等は、上述の実施例と具体的な値を
異にする。
【００２８】
【発明の効果】本発明によれば、オーバーコート層に使
用されるプラズマＳｉＮ膜の成膜条件の設定に於いて、
ＳｉＨ4 流量だけでなく高周波電力も同時に調整するこ
とにより、紫外線透過率及び膜ストレスの双方を製造プ
ロセスのばらつきについて、最も広くマージンをもった
値に設定することが出来る。従って、これにより信頼性
の高い紫外線消去型ＥＰＲＯＭを製造することが出来
る。
用されるプラズマＳｉＮ膜の成膜条件の設定に於いて、
ＳｉＨ4 流量だけでなく高周波電力も同時に調整するこ
とにより、紫外線透過率及び膜ストレスの双方を製造プ
ロセスのばらつきについて、最も広くマージンをもった
値に設定することが出来る。従って、これにより信頼性
の高い紫外線消去型ＥＰＲＯＭを製造することが出来
る。
【図１】プラズマＳｉＮ成膜時のＳｉＨ4 流量とＳｉ−
Ｈ結合の関係を示すグラフである。
Ｈ結合の関係を示すグラフである。
【図２】図１のプロット点の設定条件でプラズマＳｉＮ
膜を成膜した紫外線消去型ＥＰＲＯＭのデータ消去特性
図である。
膜を成膜した紫外線消去型ＥＰＲＯＭのデータ消去特性
図である。
【図３】プラズマＳｉＮ成膜時のＳｉＨ4 流量と膜スト
レスの関係を示すグラフである。
レスの関係を示すグラフである。
【図４】許容範囲を満たすＳｉＨ4 流量と高周波電力の
領域を示すグラフである。
領域を示すグラフである。
【図５】プラズマＣＶＤ装置の概念図である。
【図６】紫外線消去型ＥＰＲＯＭの構成図である。
１ 半導体基板 ２ ソース領域 ３ ドレイン領域 ４Ａ，４Ｂ 絶縁膜 ５ フローティングゲート ６ コントロールゲート ７，８ 電極 ９ オーバーコート層 １１ チャンバ １２ ガス分散用ノズル １３ 上部電極 １４ ヒータ １５ サセプタ（下部電極兼用） １６ ウエーハ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/792
Claims (2)
- 【請求項１】 プラズマＳｉＮ成膜条件の設定に於い
て、プラズマＳｉＮ膜の紫外線吸収量及びストレス値の
双方の許容範囲を満足する範囲内でＳｉＨ4 流量と高周
波電力の値を設定することを特徴とするプラズマＳｉＮ
成膜条件の設定方法。 - 【請求項２】 プラズマＳｉＮ膜によるオーバーコート
層を有する半導体装置の製造方法に於いて、プラズマＳ
ｉＮ膜の紫外線吸収量の許容範囲及びストレス値の許容
範囲を設定し、上記紫外線吸収量並に上記ストレス値の
ＳｉＨ4 流量依存性と、高周波電力依存性を夫々測定し
紫外線吸収量及びストレス値の双方について余裕が広く
とれるようにＳｉＨ4 流量並に高周波電力の値を設定し
てプラズマＳｉＮ膜を成膜することを特徴とする半導体
装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3290114A JPH05129284A (ja) | 1991-11-06 | 1991-11-06 | プラズマＳｉＮ成膜条件の設定方法及び半導体装置の製造方法 |
| US07/972,962 US5334555A (en) | 1991-11-06 | 1992-11-06 | Method of determining conditions for plasma silicon nitride film growth and method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3290114A JPH05129284A (ja) | 1991-11-06 | 1991-11-06 | プラズマＳｉＮ成膜条件の設定方法及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05129284A true JPH05129284A (ja) | 1993-05-25 |
Family
ID=17751982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3290114A Pending JPH05129284A (ja) | 1991-11-06 | 1991-11-06 | プラズマＳｉＮ成膜条件の設定方法及び半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5334555A (ja) |
| JP (1) | JPH05129284A (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6768165B1 (en) | 1997-08-01 | 2004-07-27 | Saifun Semiconductors Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
| US6614692B2 (en) | 2001-01-18 | 2003-09-02 | Saifun Semiconductors Ltd. | EEPROM array and method for operation thereof |
| US6584017B2 (en) | 2001-04-05 | 2003-06-24 | Saifun Semiconductors Ltd. | Method for programming a reference cell |
| US7098107B2 (en) * | 2001-11-19 | 2006-08-29 | Saifun Semiconductor Ltd. | Protective layer in memory device and method therefor |
| US6700818B2 (en) | 2002-01-31 | 2004-03-02 | Saifun Semiconductors Ltd. | Method for operating a memory device |
| US6917544B2 (en) | 2002-07-10 | 2005-07-12 | Saifun Semiconductors Ltd. | Multiple use memory chip |
| US7136304B2 (en) | 2002-10-29 | 2006-11-14 | Saifun Semiconductor Ltd | Method, system and circuit for programming a non-volatile memory array |
| US7178004B2 (en) | 2003-01-31 | 2007-02-13 | Yan Polansky | Memory array programming circuit and a method for using the circuit |
| US7142464B2 (en) | 2003-04-29 | 2006-11-28 | Saifun Semiconductors Ltd. | Apparatus and methods for multi-level sensing in a memory array |
| US7123532B2 (en) | 2003-09-16 | 2006-10-17 | Saifun Semiconductors Ltd. | Operating array cells with matched reference cells |
| US7317633B2 (en) | 2004-07-06 | 2008-01-08 | Saifun Semiconductors Ltd | Protection of NROM devices from charge damage |
| US7095655B2 (en) | 2004-08-12 | 2006-08-22 | Saifun Semiconductors Ltd. | Dynamic matching of signal path and reference path for sensing |
| US7638850B2 (en) | 2004-10-14 | 2009-12-29 | Saifun Semiconductors Ltd. | Non-volatile memory structure and method of fabrication |
| EP1686592A3 (en) | 2005-01-19 | 2007-04-25 | Saifun Semiconductors Ltd. | Partial erase verify |
| US8053812B2 (en) | 2005-03-17 | 2011-11-08 | Spansion Israel Ltd | Contact in planar NROM technology |
| US7804126B2 (en) | 2005-07-18 | 2010-09-28 | Saifun Semiconductors Ltd. | Dense non-volatile memory array and method of fabrication |
| US7668017B2 (en) | 2005-08-17 | 2010-02-23 | Saifun Semiconductors Ltd. | Method of erasing non-volatile memory cells |
| US7221138B2 (en) | 2005-09-27 | 2007-05-22 | Saifun Semiconductors Ltd | Method and apparatus for measuring charge pump output current |
| US7352627B2 (en) | 2006-01-03 | 2008-04-01 | Saifon Semiconductors Ltd. | Method, system, and circuit for operating a non-volatile memory array |
| US7808818B2 (en) | 2006-01-12 | 2010-10-05 | Saifun Semiconductors Ltd. | Secondary injection for NROM |
| US7760554B2 (en) | 2006-02-21 | 2010-07-20 | Saifun Semiconductors Ltd. | NROM non-volatile memory and mode of operation |
| US8253452B2 (en) | 2006-02-21 | 2012-08-28 | Spansion Israel Ltd | Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same |
| US7692961B2 (en) | 2006-02-21 | 2010-04-06 | Saifun Semiconductors Ltd. | Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection |
| US7638835B2 (en) | 2006-02-28 | 2009-12-29 | Saifun Semiconductors Ltd. | Double density NROM with nitride strips (DDNS) |
| US7701779B2 (en) | 2006-04-27 | 2010-04-20 | Sajfun Semiconductors Ltd. | Method for programming a reference cell |
| US7605579B2 (en) | 2006-09-18 | 2009-10-20 | Saifun Semiconductors Ltd. | Measuring and controlling current consumption and output current of charge pumps |
| US11476238B2 (en) * | 2020-05-06 | 2022-10-18 | International Business Machines Corporation | Dense hybrid package integration of optically programmable chip |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5010024A (en) * | 1987-03-04 | 1991-04-23 | Advanced Micro Devices, Inc. | Passivation for integrated circuit structures |
-
1991
- 1991-11-06 JP JP3290114A patent/JPH05129284A/ja active Pending
-
1992
- 1992-11-06 US US07/972,962 patent/US5334555A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5334555A (en) | 1994-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05129284A (ja) | プラズマＳｉＮ成膜条件の設定方法及び半導体装置の製造方法 | |
| US5051380A (en) | Process for producing semiconductor device | |
| JPH08153718A (ja) | 窒化シリコン膜を有する半導体装置及びその製造方法 | |
| US5286681A (en) | Method for manufacturing semiconductor device having a self-planarizing film | |
| JPH0494539A (ja) | 半導体装置の製造方法 | |
| US5260236A (en) | UV transparent oxynitride deposition in single wafer PECVD system | |
| US6054735A (en) | Very thin PECVD SiO2 in 0.5 micron and 0.35 micron technologies | |
| US6297092B1 (en) | Method and structure for an oxide layer overlaying an oxidation-resistant layer | |
| JP2000100811A (ja) | 半導体装置の製造方法 | |
| US6235654B1 (en) | Process for forming PECVD nitride with a very low deposition rate | |
| JP2006507655A (ja) | 基板上に窒化シリコン層を形成する方法 | |
| JP3045945B2 (ja) | 窒化珪素薄膜の形成方法 | |
| JP3288675B2 (ja) | 半導体基板上に窒化された界面を形成するための方法 | |
| EP0738003A2 (en) | Method of forming silicon oxide layer for semiconductor devices using low pressure chemical vapor deposition (LPCVD) | |
| JP2732134B2 (ja) | ＧａＡｓ半導体の保護膜の形成方法 | |
| JPH08203894A (ja) | 半導体装置の製造方法 | |
| US5946599A (en) | Method of manufacturing a semiconductor IC device | |
| EP3428959B1 (en) | Method for producing silicon nitride film, and silicon nitride film | |
| JPS59115564A (ja) | 薄膜トランジスタの製造方法 | |
| JPH07235615A (ja) | プラズマシリコン窒化膜をもつ半導体装置の製造方法 | |
| JPS59178762A (ja) | 半導体装置の製造方法 | |
| JP3009928B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS60244057A (ja) | 半導体装置 | |
| JPH09219452A (ja) | ボロンリンガラス膜の溶融平坦化方法 | |
| JPH06291117A (ja) | 配線構造およびその製造方法 |