JP2732134B2 - GaAs半導体の保護膜の形成方法 - Google Patents

GaAs半導体の保護膜の形成方法

Info

Publication number
JP2732134B2
JP2732134B2 JP26297789A JP26297789A JP2732134B2 JP 2732134 B2 JP2732134 B2 JP 2732134B2 JP 26297789 A JP26297789 A JP 26297789A JP 26297789 A JP26297789 A JP 26297789A JP 2732134 B2 JP2732134 B2 JP 2732134B2
Authority
JP
Japan
Prior art keywords
protective film
forming
gaas semiconductor
reaction gas
internal stress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP26297789A
Other languages
English (en)
Other versions
JPH03126698A (ja
Inventor
勝美 大山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi Electronics Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Electronics Engineering Co Ltd filed Critical Hitachi Electronics Engineering Co Ltd
Priority to JP26297789A priority Critical patent/JP2732134B2/ja
Publication of JPH03126698A publication Critical patent/JPH03126698A/ja
Application granted granted Critical
Publication of JP2732134B2 publication Critical patent/JP2732134B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、GaAs半導体の保護膜の形成方法に関し、
詳しくは該半導体のアニール処理におけるAsの逸出を防
止するためのプラズマ窒化シリコン(P−SiN)の保護
膜の形成に関するものである。
[従来の技術] ガリウムひ素(GaAs)をベースとする半導体素子は、
発光ダイオードなどに多用されている。GaAs半導体の製
法においては、GaAsの能動層を形成し、これに不純物の
イオンを注入してpまたはnの半導体とされ、さらに、
これを高温の焼鈍、すなわちアニール処理を行うことに
より、原子配列が規則正しくなり活性化されるものであ
る。ただし、アニール処理においてはGaAs能動層よりAs
が逸出するので、予め表面にP−SiNの保護膜を形成し
て逸出を防止することが行われている。
第3図は、上記のGaAs半導体の製造過程の一部を示す
もので、GaAs基板1の表面に対して不純物イオンiが注
入され、ついでプラズマCVD反応炉により表面に対して
保護膜2が形成され、さらに800℃の高温度の不活性ガ
スの雰囲気中でアニール処理がなされる。
[解決しようとする課題] 上記のアニール処理においては、P−SiNの強度が800
℃の高温に耐えられないため、保護膜2にクラックが発
生してAsが逸出するので保護膜は完全な役を果たさな
い。このようなクラックの発生原因は、詳細には不明な
点があるが、いずれにしても保護膜2の堆積の際に生じ
た内部応力の変化によるものと考えられる。内部応力
は、反応ガス系の種類と流量、生成圧力と温度、プラズ
マ反応炉に印加する高周波電源(以下単にプラズマ電圧
という)の周波数およびパワーなど多数のパラメータに
依存するものであり、さらに、これらの形成条件により
内部応力は圧縮応力の場合と引っ張り応力の場合に分か
れる。第4図(a),(b)および(c)により内部応
力の作用を説明する。図(a)は圧縮応力の場合を示
し、保護膜2の圧縮応力により基板1と保護膜2は一体
として下方に湾曲しており、これをアニール処理すると
きは圧縮応力が減少して湾曲がほぼもとに戻る。この応
力または湾曲の変化により、保護膜2にクラックが生ず
るとされる。図(b)は、クラックの形状と分布状態の
1例を示し、丸形や線形などのクラックがランダムに分
布しており、基板1よりのAsがこれらを通って逸出する
ものである。なお、クラックの他の発生原因として、保
護膜2に多量に含有されている水素がアニール処理の高
温により脱離することが一因と考えられている。
次に、第4図(c)は内部応力が引っ張り力となるよ
うに形成条件を設定した場合を示し、基板1は上方に湾
曲しており、アニール処理によりクラックが生ずること
は同様である。ただし、通常においては圧縮応力となる
ように形成条件を設定し、下方に湾曲する方法が採られ
ている。
さて、以上に述べたクラックの防止方法として、基板
1の表面と裏面の両面に保護膜を形成し、両者の内部応
力を相殺する方法があるが、裏面に保護膜を形成するた
めにはプラズマ反応炉の構成上、基板1を反転して再度
形成処理を行うことが必要であり、反転操作により基板
の表面に有害なキズが生じ、また異物が付着するなどの
欠点があって品質上望ましいものではない。これに対し
て、この発明においては内部応力と水素含有量とを問題
とし、これらが小さい保護膜を形成することにより、ア
ニール処理における湾曲の変化と水素の脱離を小さくし
てクラックの発生を防止する方法を採る。なお、従来の
保護膜の内部応力は、後記する方法により求められてお
り、膜厚の単位面積当たりで、8×109dyn/cm2の圧縮応
力とされており、水素含有量は3×1022cm-3である。
以上に対して単に内部応力と水素含有量を小さくする
のみでなく、保護膜の強度を保つ膜厚や密度、および原
子引Si/Nなどの必要条件を満足することが重要である。
ここで、保護膜の内部応力と基板の湾曲に関する公知
の関係について第5図により簡単に説明しておく。図に
おいて、基板1は半径rの円板とし、その上側に保護膜
2(点線)があるとする。円板の中心に接する基準線
(面)をSとし、また湾曲は球面とする。保護膜2の厚
さをdpとし、これが形成される前における円板のエッジ
と基準面Sの距離をC0、また形成された後の距離をC1
するときは、保護膜2に生ずる単位面積当たりの内部応
力δは、 δ=k(C1−C0)/r2dp ……(1) で表され、係数kは、基板の厚さのと基板材料の力学的
定数(ヤング率、ポアソン比)により定まる正の定数で
ある。式(1)により、基板の材料と各部の寸法を一定
とすれば、内部応力δは(C1−C0)、すなわち基準面S
とエッジの距離の変化量に比例することが判る。
次に、膜厚に対するトータルの内部応力Δは、 Δ=dpδ ……(2) で表わされ、Δの大きさがクラックの発生を左右する。
なお、Δは基板の各寸法と力学的定数を考慮して求めら
れているので、基板の大きさ、材質にかかわらずクラッ
クの発生を一応判定することができる。
以上は内部応力が引っ張り応力の場合であるが、これ
に対して第4図(a)に示すように基板が下方に湾曲し
ている場合は内部応力が圧縮応力であって、これらを区
別するために湾曲の方向により内部応力δに正負の符号
を付け、正を引っ張り応力、負を圧縮応力とするように
定義されている。
さて実際においては、保護膜の内部応力は直接測定す
ることが困難であるので、基板の湾曲を測定し上記の各
式により内部応力が求められ、湾曲の方向により正また
は負の符号が付与される。
この発明は、前記の問題を解決するもので適切な形成
条件により内部応力および水素含有量がともに小さく、
かつ強度などの必要条件を満足するP−SiN保護膜の形
成方法を提供することを目的とするものである。
[課題を解決するための手段] この発明は、能動層が形成され不純物イオンが注入さ
れたGaAs半導体基板のアニール処理用のP−SiNの保護
膜の形成方法であって、保護膜を形成するプラズマ反応
炉の反応ガス系としてSiH4−N2を使用し、保護膜の形成
条件として反応ガスの生成圧力、温度、流量、およびプ
ラズマ電圧の周波数とパワーをそれぞれ適当な値に設定
して、内部応力が圧縮応力で(0〜4)×109dyn/cm2
水素含有量が(1〜1.8)×1022cm-3、膜厚が2000〜500
0Å、密度が2.6〜2.8、シリコンと窒素の原子比Si/Nが
0.8〜0.9の値をそれぞれ有する保護膜を形成する。
上記における保護膜の形成条件の実施態様は、生成圧
力と温度がそれぞれ0.2〜0.6Torrおよび250〜350℃、反
応ガスの流量がSiH4に対して4〜20SCCMとし、プラズマ
電圧の周波数は50〜400kHzまたは13.56MHz、パワーは10
0〜300Wを設定するものである。
[作用]及び[実施例] 以上の形成条件により形成された保護膜の内部応力
は、前記した従来のものの半分以下の(0〜4)×109d
yn/cm2であるので、基板の湾曲がやはり半分以下とな
り、また水素含有量は(1〜1.8)×1022cm-3で従来の6
0%以下であるので、アニール処理によるクラックが減
少するか、または皆無となってAsの逸出が防止される。
同時に、保護膜の強度などのために必要な膜厚、密度お
よび原子比Si/Nがすべて満足されており、実用上完全な
ものである。
以下、第1図(a)〜(e)の測定データにより、上
記の実施態様における形成条件の決定過程を説明する。
ここで測定条件として、まず反応ガスの種類であるが、
従来においてはP−SiNの保護膜の形成にはSiH4−N2
(以下便宜上窒素系という)と、これにアンモニア(NH
3)を加えたSiH4−NH3−N2系(以下アンモニア系とい
う)の2種が使用されているので両者について比較す
る。また、プラズマ電圧の周波数には、一般に使用され
ている50kHz(以下低周波という)と13.56MHz(以下高
周波という)の両者について調査してある。
第1図(a)は、生成圧力に対する内部応力δを示す
もので、窒素系の反応ガスで低周波に対する○印の実曲
線と、アンモニア系で低周波の×印の点曲線が、0.2〜
0.6Torrの生成圧力の範囲で期待値内のδ=(0〜−
2)×109dyn/cm2を示し、アンモニア系で高周波の△印
の一点鎖線は、生成圧力にかかわらずδが−4×109
越えている。これらにより、まず○印と×印の曲線が0.
2〜0.6Torrの生成圧力で期待値を満足する。ただし、デ
ータを図示しないが、窒素系で高周波の場合も、ほぼ○
印と同様な特性がえられている。よってこの組み合わせ
も○印と同一に取り扱うものとする。次に生成温度であ
るが、プラズマ反応炉においては、従来250〜350℃の範
囲が使用されており、この範囲で適合するものが実際上
好都合である。図(b)によるとこの範囲の生成温度に
対して○印のみがδの期待値(0〜−4)×109をほぼ
満足する。次にプラズマ電圧のパワーについては図
(c)により、150〜300Wの範囲で○印がδを満足し、
また反応ガスSiH4の流量は図(d)により役30SCCM以下
で○印が適合している。ただし、SiH4はN2により20%に
希釈されているので、混合ガスとしてはこれらの5倍の
流量となる。最後に、上記の各条件により形成された保
護膜に対して測定された水素含有量を図(e)に示す。
図(a)〜(d)のすべてにおいて、それぞれの条件の
下にδを満足した○印は、水素含有量が(1〜1.8)×1
922cm-3の範囲内にあり、他のものは含有量が過大で適
合しない。
以上をまとめると、○印、すなわちSiH4−N2系の反応
ガスを使用し、プラズマ電圧の周波数を50kHz(上記に
より13.56MHzを含む)とし、生成圧力を0.2〜0.6Torr、
生成温度を250〜350℃、SiH4の流量を4〜20SCCM(20%
値)とした場合に、内部応力δと水素含有量がともに期
待値を満足することが明らかであり、またデータを省略
するが必要な膜厚、密度および原子比Si/Nについても満
足することが確認されている。
以上に述べた形成条件のうち、プラズマ電圧のパワー
はプラズマ反応炉の規模または電極寸法により変化する
場合があり、それぞれの反応炉について決定する必要が
あるが大筋では上記が妥当とされる。
第2図は、この発明によるGaAs半導体の保護膜の形成
方法を適用するプラズマ反応炉3の構造を示すもので、
これによりP−SiNの保護膜の形成手順の実施例を説明
する。ガス供給器31に導入された反応ガスSiH4と窒素ガ
スN2が混合され、混合ガスはインレット32により反応炉
23の筐体33内に設けられたシャワー電極34に供給され、
シャワー電極34の下面の多数の小孔341より下方に噴射
される。噴射された混合ガスの生成圧力および流量はガ
ス供給器31により形成条件に適合するように調整され
る。シャワー電極34に対面して電極テーブル35があり、
その表面に被処理のGaAs基板1が載置されてヒーター36
により形成条件の温度に加熱される。シャワー電極34と
電極テーブル35の間に、高周波電源37より形成条件に従
った周波数およびパワーのプラズマ電圧が印加されて反
応ガスがプラズマ状態となり、基板1の表面に保護膜を
形成し、反応済みの余剰ガスはアウトレット38より排出
される。
以上における各形成条件は前記の例により、生成圧力
0.2〜0.6Torr、SiH4の流量4〜20SCCM、温度250〜350℃
とされ、またプラズマ電圧は通常使用されている周波数
50〜400kHzまたは13.56MHzのいずれかとし、そのパワー
は150〜300Wとする。なお、この実施例におけるプラズ
マ反応炉3のシャワー電極34と電極テーブル35の面積は
100〜130cm2で、電極間隔は15〜20mmである。
以上により形成された保護膜は前記した(0〜4)×
109dyn/cm2の圧縮応力と、(1〜1.8)×1022cm-3の水
素含有量を有し、膜厚が2000〜5000Å、密度が2.6〜2.
8、原子比Si/Nが0.8〜0.9のもので強度など相対する必
要条件が満足され、この後に行われるアニール処理にお
いてクラックの発生とこれによるAsの逸出が排除される
ものである。
[発明の効果] 以上の説明により明らかなように、この発明によるGa
As半導体の保護膜形成方法においては、形成条件をパラ
メータとする多数の測定データの解析により決定された
形成条件をプラズマ反応炉に設定し、従来に比較して50
%以下の圧縮応力で60%以下の水素含有量を有し、かつ
膜厚、密度などの必要な特性を備えたP−SiNの保護膜
が形成され、小さい内部応力により基板の湾曲が従来の
半分以下に抑制され、小さい水素含有量と相まって、ア
ニール処理におけるクラックの発生を防止することによ
り、GaAs基板よりAsが逸出する欠点が排除されるもの
で、GaAs半導体の製造の歩留りを向上する効果には大き
いものがある。
【図面の簡単な説明】
第1図(a),(b),(c),(d)および(e)
は、この発明によるGaAs半導体の保護膜形成方法におい
て、保護膜の形成条件を決定するための測定データを示
す曲線図、第2図はこの発明によるGaAs半導体の保護膜
形成方法の実施例におけるプラズマ反応炉の動作説明
図、第3図はGaAs半導体の製造過程の説明図、第4図
(a),(b)および(c)は、基板の湾曲と保護膜に
発生するクラックの説明図、第5図は保護膜の内部応力
と基板の湾曲の関係の説明図である。 1……GaAs基板、2……保護膜、 3……プラズマ反応炉、31……ガス供給器、 32……インレット、33……反応炉の筐体、 34……シャワー電極、35……電極テーブル、 36……ヒーター、37……高周波電源、 38……アウトレット。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】能動層が形成され不純物イオンが注入され
    たGaAs半導体基板のアニール処理用のP−SiNの保護膜
    の形成において、該保護膜を形成するプラズマ反応炉の
    反応ガス系としてSiH4−N2を使用し、該保護膜の形成条
    件として該反応ガスの生成圧力、温度および流量をそれ
    ぞれ適当に設定し、かつ上記プラズマ反応炉に対して印
    加する高周波電源の周波数およびパワーを適当な値とし
    て、内部応力が圧縮応力で(0〜4)×109dyn/cm2、水
    素含有量が(1〜1.8)×1022cm-3、膜厚が2000〜5000
    Å、密度が2.6〜2.8、およびシリコンと窒素の原子比Si
    /Nが0.8〜0.9の値をそれぞれ有する上記保護膜を形成す
    ることを特徴とする、GaAs半導体の保護膜の形成方法。
  2. 【請求項2】上記保護膜の形成条件は、上記生成圧力と
    温度がそれぞれ0.2〜0.6Torr、250〜350℃、上記反応ガ
    スの流量がSiH4に対して4〜20SccMとし、上記プラズマ
    反応炉の高周波電源の周波数として50〜400kHz、または
    13.56MHzを使用し、該高周波数電源のパワーとして100
    〜300Wを設定する、請求項1記載のGaAs半導体の保護膜
    の形成方法。
JP26297789A 1989-10-11 1989-10-11 GaAs半導体の保護膜の形成方法 Expired - Lifetime JP2732134B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26297789A JP2732134B2 (ja) 1989-10-11 1989-10-11 GaAs半導体の保護膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26297789A JP2732134B2 (ja) 1989-10-11 1989-10-11 GaAs半導体の保護膜の形成方法

Publications (2)

Publication Number Publication Date
JPH03126698A JPH03126698A (ja) 1991-05-29
JP2732134B2 true JP2732134B2 (ja) 1998-03-25

Family

ID=17383181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26297789A Expired - Lifetime JP2732134B2 (ja) 1989-10-11 1989-10-11 GaAs半導体の保護膜の形成方法

Country Status (1)

Country Link
JP (1) JP2732134B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3017627B2 (ja) * 1993-11-15 2000-03-13 アプライド マテリアルズ インコーポレイテッド 薄膜形成方法
JP5186776B2 (ja) * 2007-02-22 2013-04-24 富士通株式会社 半導体装置及びその製造方法
JP6082521B2 (ja) * 2012-01-18 2017-02-15 旭化成エレクトロニクス株式会社 半導体素子

Also Published As

Publication number Publication date
JPH03126698A (ja) 1991-05-29

Similar Documents

Publication Publication Date Title
JP3135198B2 (ja) プラズマ励起cvdによるシリコンオキシナイトライド膜の堆積方法
KR100215376B1 (ko) 표면감수성이감소된오존/테트라에톡시실란산화규소막의증착방법
US3479237A (en) Etch masks on semiconductor surfaces
JPH05129284A (ja) プラズマSiN成膜条件の設定方法及び半導体装置の製造方法
JPH0680657B2 (ja) 半導体装置の製造方法
Claassen Ion bombardment-induced mechanical stress in plasma-enhanced deposited silicon nitride and silicon oxynitride films
US5763018A (en) Method for forming dielectric layer
US6235650B1 (en) Method for improved semiconductor device reliability
KR100232664B1 (ko) 반도체장치의 제조방법 및 반도체 제조장치
JP2732134B2 (ja) GaAs半導体の保護膜の形成方法
US9728480B2 (en) Passivation layer and method of making a passivation layer
JPH06291114A (ja) 半導体装置
JPH06283453A (ja) 半導体装置製造方法
US6861104B2 (en) Method of enhancing adhesion strength of BSG film to silicon nitride film
JPH03139836A (ja) ガラス基板上に窒化ケイ素層を堆積させる方法
JP3288675B2 (ja) 半導体基板上に窒化された界面を形成するための方法
JPH08203894A (ja) 半導体装置の製造方法
JP3230185B2 (ja) 均一誘電層の沈積法
JPH03237715A (ja) エッチング方法
JPH09102490A (ja) 半導体装置の製造方法及び半導体製造装置
JPH04111362A (ja) 薄膜トランジスタとその製造方法
JP3049796B2 (ja) 絶縁膜の形成方法
JP2000332012A (ja) シリコン窒化膜の成膜方法
TW546709B (en) Method to reduce the reflectivity of polysilicon layer
JP7057041B1 (ja) 窒化珪素膜の形成方法