JP6082521B2

JP6082521B2 - 半導体素子

Info

Publication number: JP6082521B2
Application number: JP2012008042A
Authority: JP
Inventors: 佳伸藤本; 邦成佐伯
Original assignee: Asahi Kasei EMD Corp
Current assignee: Asahi Kasei EMD Corp
Priority date: 2012-01-18
Filing date: 2012-01-18
Publication date: 2017-02-15
Anticipated expiration: 2032-01-18
Also published as: JP2013149727A

Description

本発明は、半導体素子に関し、より詳細には表面保護のための保護膜が形成された半導体素子に関する。

従来の半導体素子、金属を主とする固体には、何らかの方法を用いて表面保護のための保護膜が形成されている。こうした保護膜を形成することにより、素子の不具合発生要因となる機械的なダメージ、水分の浸入、不純物原子や分子の浸入等を防止することができ、素子の信頼性は向上する。近年の半導体素子では、微細加工技術が急速に進み、その表面を保護する必要性はますます高まっている。

保護膜の原料はＳｉＯ２、窒化シリコン（以降ＳｉＮ）に代表される無機系の化合物と、樹脂、ポリイミド等の有機系ポリマーに大別されるが、なかでもＳｉＯ２、ＳｉＮは耐酸化性、アルカリイオンのブロック性、緻密性、絶縁性に優れており、多くの半導体表面の保護膜として使用されている。特にＳｉＮはＳｉＯ２よりもアルカリイオンのブロック性、耐水性に優れており、また、ステップカバーレッジが優れているため、特に凹凸電極を有する素子に対して適している。

ＳｉＮによる保護膜の形成方法は、ＣＶＤ法、レーザーＣＶＤ法、プラズマＣＶＤ法、ＥＣＲＣＶＤ法等が一般に用いられている。中でもプラズマＣＶＤ法は、ＣＶＤ法のように熱分解を利用しないため比較的低温で膜形成ができ、素子へのダメージも減少させることが可能であることから広く使用されている技術である。プラズマＣＶＤ法によって形成されるＳｉＮ膜の耐水性と低ストレス、耐薬品性と低ストレスの保護膜の機能を両立させるため、２種の異なる特性を有する第１、第２の窒化シリコン層の積層構造により形成したＳｉＮ膜が提案されている。ここで、異なる特性とは、耐水性、耐薬品性、イオンブロッキング性を有するＳｉＮ層と内在ストレスの小さいＳｉＮ層のことであり、例えば、内在ストレスの小さいＳｉＮ層を第１のＳｉＮ層として固体表面と接する側とし、且つ、耐水性、耐薬品性、イオンブロッキング性の高いＳｉＮ層を第２のＳｉＮ層として保護膜表層側とすることにより、保護膜全体の割れ、欠けが抑制され、第１のＳｉＮ層が固体表面と第２のＳｉＮ層とのバッファー層として機能する（例えば特許文献１）。

特許３６８６５８２号明細書

近年、産業ロボットの小型化や、ＥＶ自動車などの発達により、各デバイスが発熱環境に近接して使用されるなど、過酷な環境条件下で使用される状況となってきた。使用されるセンサーも必然的に、過酷な環境条件下での耐環境性が要求される。工業的な実用化を進める上では、過酷な環境を想定した試験として、例えば高湿度高圧下での通電試験などが行われ、センサーの信頼性が要求を満たしているかどうかが問われることになる。例えは、磁気センサーの場合は、１２１℃９９％２００時間において、定電流出力感度の変動が１％以下、不平衡電圧の変動量が５ｍＡ印加で０．６ｍＶ以下などの高耐環境性が期待される。しかしながら、特許文献１のように２種の異なる特性を有する第１、第２の窒化シリコン層の積層構造を使用した構成では、このような非常に過酷な環境化では、保護膜が劣化し、これにともなってキャリアが変化するため、結果として半導体素子の定電流出力感度が変化してしまうという課題があった。また、２層の異なる窒化シリコン層を形成するためには、例えば途中で製膜条件を変更する必要があるため、切り替えに時間がかかり、工業的生産が難しいという課題があった。

本発明は、このような課題に鑑みてなされたものであり、その目的とするところは、製造が容易で、定電流感度の耐環境性の高い半導体素子及びその製造方法、並びに、該半導体素子を有する磁気センサーを提供することである。

上記目的を達成するために、本発明は、基板、該基板上に形成されたメサ形状の感磁部、及び、該感磁部上に形成された保護膜であって、膜密度が２．２９ｇ／ｃｍ3以上、２．９０ｇ／ｃｍ3以下となる保護膜を備え、前記保護膜の引張応力が１６０ＭＰａ以上、２７４ＭＰａ以下である。

本発明の更に別の態様は、半導体素子の製造方法であって、基板上に半導体層を形成するステップ、及び、該半導体層上に、高周波プラズマＣＶＤ法により保護膜を形成するステップを有し、該保護膜を形成するステップにおいて、１３．５６ＭＨｚ以上、２．４５ＧＨｚ以下の高周波を印加し、２６０℃以上、３００℃以下で、かつ原料ガスにおける、ＮＨ₃に対するＳｉＨ₄の流量の比率を１．４乃至２．５として保護膜を形成することを特徴とする。

本発明によれば、膜密度の高い保護膜を半導体素子に形成することにより、耐環境下での保護膜の劣化反応を抑制し、これによりキャリアの変動を抑制し、定電流出力感度の変動を小さくした半導体素子を提供することができる。

本発明に係る半導体素子を示す図である。

図１は本発明に関わる半導体素子を示し、図１（Ａ）は平面図、図１（Ｂ）は図１（Ａ）におけるＢ−Ｂ’線での断面矢視図である。

半導体素子は、基板上に形成された半導体層１上に、外部端子と接続するための電極２と、膜密度２．２９ｇ／ｃｍ³以上、２．９０ｇ／ｃｍ³以下とした保護膜３を備える。より好ましくは、膜密度が２．３１乃至２．８０ｇ／ｃｍ³である。本発明は、構成元素やドープの種類、半導体素子のシート抵抗の値に限定されないが、半導体素子の感磁部を構成する半導体層１としては、例えばＩｎＳｂ、ＩｎＡｓ、Ｓｉ、やＧａＡｓのバルク、またはＩｎＳｂ、ＩｎＡｓ、ＧａＡｓ、やＩｎａＡｌｂＧａ（１−ａ−ｂ）ＡｓｘＳｂ（１−ｘ）（０≦ａ＋ｂ≦１、０≦ｘ≦１）の薄膜等が好ましく、Ｓｉや、Ｓｎ、Ｓ、Ｓｅ、Ｔｅ、Ｇｅ、またはＣなどの不純物を半導体層１にドープしても良い。より好ましくは、生産効率の面からＧａＡｓにＳｉを打ち込み、加熱による活性化を行った半導体素子である。また、電流感度が高くなることから、より好ましいのはシート抵抗が６００Ω／□以上、２０００Ω／□以下の感磁部を用いた半導体素子である。半導体素子として、例えばＧａＡｓ基板上に形成された、ホール素子等の磁電変換素子が考えられる。

図１に示した形状を得るためには種々の手法が考えられるが、半導体素子として磁電変換素子を考えた場合の製造方法の一例を説明する。

まず、基板４上に化合物半導体からなる半導体層１を形成する。そして、化合物半導体に感磁部のパターンを例えば十文字形状に露光・現像した後に、化合物半導体を塩酸・過酸化水素系やリン酸・過酸化水素系のエッチング液で所望の形状にメサエッチングして、磁電変換素子を形成する。該形状は、パターニングによって平面形状を例えば図１（ａ）に示したように十字形状とすることができ、メサエッチングによって断面形状をメサ形状とすることができる。感磁部のパターンの形成方法は、ドライ方式であっても良く、他のエッチング液を用いてもよい。

その後、膜密度が２．２９ｇ／ｃｍ³以上、２．９ｇ／ｃｍ³以下である窒化シリコン膜からなる保護膜３を、プラズマＣＶＤ法により感磁部上に形成する。このときの保護膜形成条件としては、プラズマが与える半導体素子への影響を考慮して、１３．５６ＭＨｚ以上、２．４５ＧＨｚ以下の高周波を印加することが好ましい。より好ましくは１３．５６ＭＨｚの高周波印加である。また、保護膜３を形成する際の基板４の温度は、低温では保護膜３の膜密度が低下し、高温では応力が増大するため、２６０℃以上、３００℃以下が好ましく、より好ましくは２７０℃以上、２９０℃以下である。原料ガスの流量は、そのＮＨ₃に対するＳｉＨ₄の比率が１．４乃至２．５であることが好ましく、より好ましくは１．４乃至２．３である。

膜密度が２．２９ｇ／ｃｍ³以下の場合は、例えば１２１℃９９％２００時間といった環境下で保護膜３が劣化し、欠陥を生じてキャリアが変化し、定電流感度が変化してしまう。一方、膜密度を２．２９ｇ／ｃｍ³以上、２．９０ｇ／ｍ³以下とすることで、半導体層１のキャリアの変化を抑制することができ、キャリアばらつきによる定電流感度の変化を小さくすることができる。更には、欠陥起因のキャリアの変化は温度によって異なるため、膜密度が高すぎると、基板４にかかる応力が大きくなり、初期特性が悪化してしまう。保護膜３の材料としては窒化シリコンが好ましいが、膜密度を２．２９ｇ／ｃｍ³以上、２．９０ｇ／ｃｍ³以下にできれば良く、本発明は保護膜３の材料に限定されない。また保護膜３の膜厚が薄いと劣化が基板まで容易に到達する傾向となり、厚いと保護膜３が剥離しやすい傾向となるため、１００ｎｍ以上、４００ｎｍ以下の膜厚が好ましいが、本発明は保護膜３の膜厚に限定されない。感磁部パターンの形成方法は、オフセット電圧ばらつきの観点から感磁部以外を除去する方法がより好ましいが、例えば引っ張り応力の酸化シリコンや酸化シリコンなどの保護膜を先に形成し、感磁部パターンの形状にシリコンなどの不純物を打ち込み、加熱により活性化する方法でも良い。

保護膜形成工程に続く工程では、保護膜３の電極を形成する部分の窒化シリコン膜を、電極を形成する部分よりも狭い範囲で反応性イオンエッチング装置を用いて除去した後、電極２を形成する。最後に、磁電変換素子の感磁部面上に、軟樹脂層（図示せず）を形成する。得られた磁電変換素子の基板１底面を、Ｃｕなどのリードフレーム６上に、Ａｇペーストなどの接着剤を用いて接着する。リードフレーム６と感磁部上に形成した電極部との接合は、Ａｕなどの金属線７またはバンプを介して行う。本発明は、リードフレーム６や接着剤の種類、リードフレーム６との接合方法に限定されない。最後に、モールド樹脂５で半導体チップを封止することで、リードフレーム６の端子電極を４個有する磁電変換素子すなわち磁気センサーが作製される。

なお、４端子の磁電変換素子で説明を行ったが、本発明においては、端子数を規定するものではなく、パッケージの種類を限定するものでもない。また窒化シリコン膜除去の方法は、反応性イオンエッチングではなく他のドライエッチングやウエットエッチング方式であっても良い。また、電極の形成は、保護膜の前に電極を形成し、その後保護膜を形成して金属線と接合する部分の保護膜を除去する方法でもよく、さらに、続いて開口した電極上に新たに金属線と接続するための電極を形成する方法であっても良い。

以下、実施例及び比較例を挙げて本発明をより具体的に説明するが、以下の実施例は本発明の説明のための幾つかの例にすぎず、本発明が以下の実施例に限定されるものではないことに留意されたい。

［実施例１］
厚さ０．６３ｍｍの半絶縁性ＧａＡｓ単結晶基板に、加速電圧２５０ｋｅＶトでＳｉイオン注入を行って半導体層１である導電層となる部分を形成後、注入したイオンの活性化のためのアニールを行った。このときのシート抵抗は４００Ω／□であった。

次に電極２の形成のためのレジストパターンを形成した後、ウエハ全面に電極金属として基板側から順次、ＡｕＧｅ２００ｎｍ、Ｎｉ５０ｎｍ、Ａｕ３００ｎｍを蒸着した。その後リフトオフを行い、合金化により導電層部分とオーミック接合をとった。保護膜３として窒化シリコン薄膜をプラズマＣＶＤ法で３００ｎｍ厚に形成した。原料ガスにおけるＳｉＨ₄とＮＨ₃の流量比は１．８６：１とした。このときの基板４の温度は２８０℃であり、保護膜３の窒化シリコンの膜応力は１６０ＭＰａ程度となった。またこの時、保護膜３の膜密度は２．３１ｇ／ｃｍ³となった。このとき、膜密度は光学的膜厚測定計、および蛍光Ｘ線で測定した。

その後、再度フォトレジストを塗布した後に、電極２を形成する部分の窒化シリコンを反応性イオンエッチングで除去した。続いてフォトレジストを塗布して、電極２を形成するための露光・現像を行い、真空蒸着法で電極２を蒸着し、リフトオフ法で電極構造を形成した。次に、モールド樹脂による圧力や面内応力を緩和するために、磁電変換素子の感磁部面上に、ゴム系樹脂を形成した。このようにして、半導体層１である半導体薄膜を感磁部とする磁電変換素子を多数作製した。続いて裏面研削によって、ＧａＡｓ基板４を所定の厚さに研磨し、その後ダイシングにより個別の磁電変換素子に切離した。Ｃｕ製リードフレーム６上に接着剤で接着した後に、モールド樹脂で封止し、４端子の磁電変換素子を作成した。この時の抵抗値は平均で７２０Ωであった。１２１℃９９％２００時間の信頼性評価を２２個のサンプル素子について行った結果、その特性変動は、定電流感度は５ｍＡ印加で平均０．０７％、２σで０．２４％、オフセット電圧は２σで０．５４ｍＶと非常に小さな値が得られた。

［実施例２］
保護膜３を形成する際の基板４の温度を３００℃としたこと以外実施例１と同様に磁電変換素子を作成した。保護膜３の窒化シリコンの膜応力は１８２ＭＰａ程度となった。得られた膜密度は２．３２ｇ／ｃｍ³であった。１２１℃９９％２００時間の信頼性評価を２２個のサンプル素子について行った結果、その特性変動は、定電流感度は５ｍＡ印加で平均０．３％、２σで０．２％、オフセット電圧は２σで０．２５ｍＶと非常に小さな値が得られた。

［実施例３］
保護膜３を形成する際の基板４の温度を２８０℃とし、原料ガスにおけるＳｉＨ₄とＮＨ₃の比率を１．４：１としたこと以外実施例１と同様に磁電変換素子を作成した。保護膜３の窒化シリコンの膜応力は２７４ＭＰａ程度となった。このときの保護膜３の膜密度は２．８ｇ／ｃｍ³であった。１２１℃９９％２００時間の信頼性評価を２２個のサンプル素子について行った結果、その特性変動は、定電流感度は５ｍＡ印加で平均０．３％、２σで０．２８％、オフセット電圧は２σで０．４４ｍＶと非常に小さな値が得られた。

［比較例］
保護膜３を形成する際の基板４の温度を２４０℃とし、膜密度を２．２８ｇ／ｃｍ³としたこと以外は、実施例１と同様に磁電変換素子を作成した。保護膜３の窒化シリコンの膜応力は２０５ＭＰａ程度となった。１２１℃９９％２００時間の信頼性評価を２２個のサンプル素子について行った結果、その特性変動は、定電流感度は５ｍＡ印加で平均０．４％、２σで１．７％、オフセット電圧は２σで０．８ｍＶと非常に大きな値であった。

上記実施例１乃至３及び比較例における形成条件及び得られた特性を、次表に膜組成及び屈折率と合わせて示す。

１半導体層
２電極
３保護膜
４基板
５パッケージ
６リードフレーム
７金属線

Claims

基板、
該基板上に形成されたメサ形状の感磁部、及び、
該感磁部上に形成された保護膜であって、膜密度が２．２９ｇ／ｃｍ³以上、２．９０ｇ／ｃｍ³以下となる保護膜を備え、
前記保護膜の引張応力が１６０ＭＰａ以上、２７４ＭＰａ以下である
ことを特徴とする磁気センサー。
前記感磁部を構成する半導体層が、ＩｎＳｂ、ＩｎＡｓ、ＧａＡｓ、ＩｎａＡｌｂＧａ（１−ａ−ｂ）ＡｓｘＳｂ（１−ｘ）（０≦ａ＋ｂ≦１、０≦ｘ≦１）からなることを特徴とする請求項１に記載の磁気センサー。
前記保護膜の膜厚が１００ｎｍ以上、４００ｎｍ以下であることを特徴とする請求項１または２に記載の磁気センサー。
前記感磁部を構成する半導体層に不純物がドープされており、該不純物は、Ｓｉ、Ｓｎ、Ｓ、Ｓｅ、Ｔｅ、Ｇｅ、Ｃの少なくとも１つを含むことを特徴とする請求項１乃至３のいずれかに記載の磁気センサー。
前記感磁部を構成する半導体層がＧａＡｓからなることを特徴とする請求項１乃至４のいずれかに記載の磁気センサー。
前記保護膜が窒化シリコンからなることを特徴とする請求項１乃至５のいずれかに記載の磁気センサー。
前記保護膜が窒化シリコンからなり、シリコンに対する窒素の組成比が０．８９以上、１．０３以下であることを特徴とする請求項１乃至６のいずれかに記載の磁気センサー。
前記保護膜が窒化シリコンからなり、屈折率が２．０７乃至２．２２であることを特徴とする請求項１乃至７のいずれかに記載の磁気センサー。
前記感磁部を構成する半導体層のシート抵抗が６００Ω／□以上、２０００Ω／□以下であることを特徴とする請求項１乃至８に記載の磁気センサー。
半導体素子の製造方法であって、
基板上に半導体層を形成するステップ、及び、該半導体層上に、高周波プラズマＣＶＤ法により保護膜を形成するステップを有し、
該保護膜を形成するステップにおいて、１３．５６ＭＨｚ以上、２．４５ＧＨｚ以下の高周波を印加し、２６０℃以上、３００℃以下で、かつ原料ガスにおける、ＮＨ3に対するＳｉＨ4の流量の比率を１．４乃至２．５として保護膜を形成することを特徴とする半導体素子の製造方法。
基板上に感磁部を形成するステップと、
前記感磁部上に、プラズマＣＶＤ法で保護膜を形成するステップと、
前記感磁部上に電極を形成して磁電変換素子を作製するステップと、を備え、
該保護膜を形成するステップにおいて、１３．５６ＭＨｚ以上２．４５ＧＨｚ以下の高周波を印加し、２６０℃以上３００℃以下で、かつ原料ガスにおける、ＮＨ3に対するＳｉＨ4の流量の比率を１．４乃至２．５として保護膜を形成することを特徴とする磁気センサーの製造方法。
前記磁電変換素子をリードフレーム上に接着するステップと、
前記電極と前記リードフレームとを金属線で接合するステップと、
前記感磁部、前記保護膜および前記電極を、モールド樹脂で封止するステップと、をさらに備えることを特徴とする請求項１１に記載の磁気センサーの製造方法。