JP2002313810A5 - - Google Patents

Claims (14)

1. 表示装置を構成する基板に薄膜トランジスタが形成され、
   この薄膜トランジスタは、チャネル領域、このチャネル領域の両脇側に濃度の高い不純物がドープされたドレインおよびソース領域、ドレイン領域とチャネル領域との間およびソース領域とチャネル領域との間あるいはドレイン領域とチャネル領域の間に濃度の低い不純物がドープされたＬＤＤ領域を有するポリシリコンからなる半導体層と、
   この半導体層の上面に形成され、チャネル領域、ＬＤＤ領域、ドレインおよびソース領域あるいはドレイン領域に到ってそれぞれ段階的に順次膜厚が小さくなる絶縁膜と、
   前記チャネル領域上に前記絶縁膜を介して形成されるゲート電極とを備えることを特徴とする表示装置。
2. 表示装置を構成する基板に薄膜トランジスタが形成され、
   前記薄膜トランジスタは、チャネル領域、前記チャネル領域の両脇側に濃度の高い不純物がドープされたドレイン領域及びソース領域、及び、前記ドレイン領域と前記チャネル領域との間に濃度の低い不純物がドープされたＬＤＤ領域とを有するポリシリコンからなる半導体層と、
   前記半導体層の上面に形成され、前記チャネル領域上の膜厚が前記ＬＤＤ領域上の膜厚よりも大きく、前記ＬＤＤ領域上の膜厚が前記ドレイン領域上の膜厚と前記ソース領域上の膜厚よりも大きい絶縁膜と、
   前記チャネル領域上に前記絶縁膜を介して形成されるゲート電極とを備えていることを特徴とする表示装置。
3. 前記ＬＤＤ領域は、前記ソース領域と前記チャネル領域との間には形成されていないことを特徴とする請求項２に記載の表示装置。
4. 表示装置を構成する基板に薄膜トランジスタが形成され、
   前記薄膜トランジスタは、チャネル領域、前記チャネル領域の両脇側に濃度の高い不純物がドープされたドレイン領域及びソース領域、及び、前記ドレイン領域と前記チャネル領域との間と前記ソース領域と前記チャネル領域との間とに濃度の低い不純物がドープされたＬＤＤ領域とを有するポリシリコンからなる半導体層と、
   前記半導体層の上面に形成され、前記チャネル領域上の膜厚が前記ＬＤＤ領域上の膜厚よりも大きく、前記ＬＤＤ領域上の膜厚が前記ドレイン領域上の膜厚と前記ソース領域上の膜厚よりも大きい絶縁膜と、
   前記チャネル領域上に前記絶縁膜を介して形成されるゲート電極とを備えていることを特徴とする表示装置。
5. 前記ドレイン領域上および前記ソース領域上の前記絶縁膜はその膜厚が８０ｎｍ以下であることを特徴とする請求項１乃至４の何れかに記載の表示装置。
6. 前記ＬＤＤ領域上の前記絶縁膜はその膜厚が９０ｎｍ以下であることを特徴とする請求項１乃至５の何れかに記載の表示装置。
7. 前記チャネル領域上の前記絶縁膜はその膜厚が１００ｎｍ以下であることを特徴とする請求項１乃至６の何れかに記載の表示装置。
8. 前記ドレイン領域上および前記ソース領域上の前記絶縁膜の膜厚は前記チャネル領域上の前記絶縁膜の膜厚よりも２０ｎｍ以上薄いことを特徴とする請求項１乃至７の何れかに記載の表示装置。
9. 前記ＬＤＤ領域の直上における前記絶縁膜の膜厚と、前記ドレイン領域および前記ソース領域の直上における前記絶縁膜の膜厚との差が、前記チャネル領域の直上における前記絶縁膜の膜厚と前記ＬＤＤ領域の直上における前記絶縁膜の膜厚の差よりも大きいことを特徴とする請求項１乃至８の何れかに記載の表示装置。
10. 絶縁性基板上に形成された、チャネル領域と、前記チャネル領域の両脇側に形成されたドレインおよびソース領域を有するポリシリコンからなる半導体層と、
    前記ドレインおよびソース領域上に形成され、コンタクトホールを有する絶縁膜とを有し、
    前記コンタクトホールの側面の角度は、前記ドレインおよびソース領域に近い領域での角度に対して前記ドレインおよびソース領域から遠い領域での角度の方が大きいことを特徴とする表示装置。
11. 前記コンタクトホールの側面の角度が大きい箇所は異方性エッチングで行われたものであり、前記角度が小さい箇所は異方性エッチングの後に等方性エッチングが行われたものであることを特徴とする請求項７に記載の表示装置。
12. 絶縁性基板上に形成された、ゲート電極と、チャネル領域と、前記チャネル領域の両脇側に形成されたドレインおよびソース領域を有するポリシリコンからなる薄膜トランジスタと、
    前記ドレインおよびソース領域と前記ゲート電極上に形成された金属膜と、
    前記金属膜上に形成され、コンタクトホールを有する絶縁膜とを有し、
    前記コンタクトホールは、異方性エッチングにより形成されたものであることを特徴とする表示装置。
13. 絶縁性基板に薄膜トランジスタが形成されるものであって、
    前記薄膜トランジスタは、
    前記基板側にポリシリコンからなる半導体層、絶縁膜、導電層を形成させる工程と、
    前記導電層をチャネル領域、ＬＤＤ領域上にて残存させ、残存された該導電層をマスクとして高濃度の不純物をイオン打ち込みする工程と、
    前記導電層はチャネル領域上にて残存させ、残存された該導電層をマスクとし低濃度の不純物をイオン打ち込みする工程とを経て形成し、
    かつ、チャネル領域上に残存させる導電層のパターン化に用いるレジスト膜はチャネル領域およびＬＤＤ領域上に残存させた導電層のパターン化に用いたレジスト膜の周辺を除去したものを用いるとともに、
    前記導電膜をチャネル領域およびＬＤＤ領域上に、さらにチャネル領域上に残存させる際に、それをマスクとしてこのマスクから露出された前記絶縁膜の表面を若干エッチングすることを特徴とする表示装置の製造方法。
14. チャネル領域、ＬＤＤ領域上にて残存させるレジスト膜はチャネル領域上において厚くＬＤＤ領域上において薄く形成され、チャネル領域上にて残存させるレジスト膜は、チャネル領域、ＬＤＤ領域上にて残存させた前記レジスト膜をアッシングして形成されることを特徴とする請求項１３に記載の表示装置の製造方法。