JP2005333118A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2005333118A5 JP2005333118A5 JP2005114330A JP2005114330A JP2005333118A5 JP 2005333118 A5 JP2005333118 A5 JP 2005333118A5 JP 2005114330 A JP2005114330 A JP 2005114330A JP 2005114330 A JP2005114330 A JP 2005114330A JP 2005333118 A5 JP2005333118 A5 JP 2005333118A5
- Authority
- JP
- Japan
- Prior art keywords
- forming
- semiconductor layer
- gate electrode
- resist mask
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (4)
- 半導体層を形成し、
前記半導体層上に液滴吐出法にて第1のレジストマスクを形成し、
前記第1のレジストマスクを用いて、前記半導体層をエッチングして島状の半導体層にし、
前記第1のレジストマスクを除去し、
前記島状の半導体層上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に液滴吐出法にて第1のゲート電極層を形成し、
前記第1のゲート電極層上に接して、液滴吐出法にて、前記第1のゲート電極層よりも幅の狭い第2のゲート電極層を形成し、
前記島状の半導体層中に不純物をドーピングして、前記島状の半導体層中にソース領域、2つのLDD領域、ドレイン領域及びチャネル形成領域を形成し、
前記第1のゲート電極層、前記第2のゲート電極層及び前記ゲート絶縁膜を覆って窒化珪素膜又は酸化珪素膜を形成し、
前記窒化珪素膜又は前記酸化珪素膜上に層間絶縁膜を形成し、
前記層間絶縁膜上に第2のレジストマスクを形成し、
前記第2のレジストマスクを用いて、前記層間絶縁膜をエッチングして、前記ソース領域及び前記ドレイン領域とのコンタクトホールを形成し、
前記第2のレジストマスクを除去し、
前記コンタクトホールに液滴吐出法にてソース電極及びドレイン電極を形成し、
前記2つのLDD領域のうち、一方は前記チャネル形成領域と前記ソース領域との間に接して形成され、他方は前記チャネル形成領域と前記ドレイン領域との間に接して形成され、
前記2つのLDD領域は、前記第2のゲート電極と重なっておらず、前記第1のゲート電極層と重なっていることを特徴とする半導体装置の作製方法。 - 半導体層を形成し、
前記半導体層上に液滴吐出法にて第1のレジストマスクを形成し、
前記第1のレジストマスクを用いて、前記半導体層をエッチングして島状の半導体層にし、
前記第1のレジストマスクを除去し、
前記島状の半導体層上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に液滴吐出法にてゲート電極層を形成し、
前記ゲート電極層上の中央部に、液滴吐出法にて第2のレジストマスクを形成し、
前記第2のレジストマスクを用いて、前記ゲート電極の側部をエッチングして、テーパー状の側面を有するゲート電極層を形成し、
前記島状の半導体層に不純物を導入することにより、前記島状の半導体層中にソース領域、2つのLDD領域、ドレイン領域及びチャネル形成領域を形成し、
前記第2のレジストマスクを除去し、
前記ゲート電極層及び前記ゲート絶縁膜を覆って窒化珪素膜又は酸化珪素膜を形成し、
前記窒化珪素膜又は前記酸化珪素膜上に層間絶縁膜を形成し、
前記層間絶縁膜上に第3のレジストマスクを形成し、
前記第3のレジストマスクを用いて、前記層間絶縁膜をエッチングして、前記ソース領域及び前記ドレイン領域とのコンタクトホールを形成し、
前記第3のレジストマスクを除去し、
前記コンタクトホールに液滴吐出法にてソース電極及びドレイン電極を形成し、
前記2つのLDD領域のうち、一方は前記チャネル形成領域と前記ソース領域との間に接して形成され、他方は前記チャネル形成領域と前記ドレイン領域との間に接して形成され、
前記2つのLDD領域は、前記ゲート電極と、前記テーパー状の領域のみにおいて重なっていることを特徴とする半導体装置の作製方法。 - 半導体層を形成し、
前記半導体層上に液滴吐出法にて第1のレジストマスクを形成し、
前記第1のレジストマスクを用いて、前記半導体層をエッチングして島状の半導体層にし、
前記第1のレジストマスクを除去し、
前記島状の半導体層上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に液滴吐出法にてゲート電極層を形成し、
前記ゲート電極層上の中央部に液滴吐出法にて耐熱性を有する絶縁物を形成し、
前記ゲート電極層を酸素及び窒素を含む雰囲気中で加熱することにより、前記絶縁物が形成されていない部分のゲート電極層の膜厚を薄くし、異なる膜厚を有するゲート電極層とし、
前記島状の半導体層中に不純物をドーピングして、前記島状の半導体層中にソース領域、2つのLDD領域、ドレイン領域及びチャネル形成領域を形成し、
前記絶縁物を除去し、
前記ゲート電極層及び前記ゲート絶縁膜を覆って窒化珪素膜又は酸化珪素膜を形成し、
前記窒化珪素膜又は前記酸化珪素膜上に層間絶縁膜を形成し、
前記層間絶縁膜上に第2のレジストマスクを形成し、
前記第2のレジストマスクを用いて、前記層間絶縁膜をエッチングして、前記ソース領域及び前記ドレイン領域とのコンタクトホールを形成し、
前記第2のレジストマスクを除去し、
前記コンタクトホールに液滴吐出法にてソース電極及びドレイン電極を形成し、
前記2つのLDD領域のうち、一方は前記チャネル形成領域と前記ソース領域との間に接して形成され、他方は前記チャネル形成領域と前記ドレイン領域との間に接して形成され、
前記2つのLDD領域は、前記ゲート電極層と、前記膜厚の薄い部分のみにおいて重なっていることを特徴とする半導体装置の作製方法。 - 半導体層を形成し、
前記半導体層上に液滴吐出法にて第1のレジストマスクを形成し、
前記第1のレジストマスクを用いて、前記半導体層をエッチングして島状の半導体層にし、
前記第1のレジストマスクを除去し、
前記島状の半導体層上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に液滴吐出法にてゲート電極層を形成し、
前記ゲート電極層をマスクとして、前記島状の半導体層に不純物を導入することにより、一対の不純物領域を形成し、
前記ゲート電極層を酸素及び窒素を含む雰囲気中で加熱することにより、前記ゲート電極層の膜厚及び幅を減少させ、
前記膜厚及び幅が減少したゲート電極層をマスクとして、前記島状の半導体層に低濃度の不純物を導入することにより、前記島状の半導体層中にソース領域、2つのLDD領域、ドレイン領域及びチャネル形成領域を形成し、
前記ゲート電極層及び前記ゲート絶縁膜を覆って窒化珪素膜又は酸化珪素膜を形成し、
前記窒化珪素膜又は前記酸化珪素膜上に層間絶縁膜を形成し、
前記層間絶縁膜上に第2のレジストマスクを形成し、
前記第2のレジストマスクを用いて、前記層間絶縁膜をエッチングして、前記ソース領域及び前記ドレイン領域とのコンタクトホールを形成し、
前記第2のレジストマスクを除去し、
前記コンタクトホールに液滴吐出法にてソース電極及びドレイン電極を形成し、
前記2つのLDD領域のうち、一方は前記チャネル形成領域と前記ソース領域との間に接して形成され、他方は前記チャネル形成領域と前記ドレイン領域との間に接して形成され、
前記2つのLDD領域は、前記ゲート電極層と重なっていないことを特徴とする半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005114330A JP4522904B2 (ja) | 2004-04-19 | 2005-04-12 | 半導体装置の作製方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004122388 | 2004-04-19 | ||
JP2005114330A JP4522904B2 (ja) | 2004-04-19 | 2005-04-12 | 半導体装置の作製方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005333118A JP2005333118A (ja) | 2005-12-02 |
JP2005333118A5 true JP2005333118A5 (ja) | 2008-04-17 |
JP4522904B2 JP4522904B2 (ja) | 2010-08-11 |
Family
ID=35487525
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005114330A Expired - Fee Related JP4522904B2 (ja) | 2004-04-19 | 2005-04-12 | 半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4522904B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4424304B2 (ja) | 2005-12-07 | 2010-03-03 | セイコーエプソン株式会社 | ディスプレイの製造方法、ディスプレイおよび電子機器 |
US8159449B2 (en) * | 2006-04-14 | 2012-04-17 | Semiconductor Energy Laboratory Co., Ltd. | Display device having light-emitting element and liquid crystal element and method for driving the same |
CN103165471A (zh) * | 2013-02-19 | 2013-06-19 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法和显示装置 |
JP7345261B2 (ja) | 2019-02-26 | 2023-09-15 | ローム株式会社 | 電極構造および半導体発光装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4731714B2 (ja) * | 2000-04-17 | 2011-07-27 | 株式会社半導体エネルギー研究所 | 発光装置 |
JP4522642B2 (ja) * | 2001-05-18 | 2010-08-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US7118943B2 (en) * | 2002-04-22 | 2006-10-10 | Seiko Epson Corporation | Production method of a thin film device, production method of a transistor, electro-optical apparatus and electronic equipment |
-
2005
- 2005-04-12 JP JP2005114330A patent/JP4522904B2/ja not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002313810A5 (ja) | ||
JP5017795B2 (ja) | 電界効果トランジスタの製造方法 | |
JP2009524242A5 (ja) | ||
JP2005086024A5 (ja) | ||
TWI373142B (en) | Manufacturing method of thin film transistor using oxide semiconductor | |
JP2008177546A5 (ja) | ||
JP2007013145A5 (ja) | ||
JP2009060096A5 (ja) | ||
JP2009038357A5 (ja) | ||
JP2007511071A5 (ja) | ||
JP2007059881A5 (ja) | ||
JP2006173432A5 (ja) | ||
JP2005167207A (ja) | 薄膜トランジスタ | |
JP2007510308A5 (ja) | ||
JP2006287205A5 (ja) | ||
JP2009521131A5 (ja) | ||
JP2006245167A5 (ja) | ||
JP2004014875A5 (ja) | ||
US20090250756A1 (en) | N-type schottky barrier tunnel transistor and manufacturing method thereof | |
JP2010040951A5 (ja) | ||
JP2008182055A5 (ja) | ||
JP2006013481A5 (ja) | ||
JP2004111479A5 (ja) | ||
JP2006345003A5 (ja) | ||
JP2006332603A5 (ja) |