JP2007511071A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2007511071A5 JP2007511071A5 JP2006538035A JP2006538035A JP2007511071A5 JP 2007511071 A5 JP2007511071 A5 JP 2007511071A5 JP 2006538035 A JP2006538035 A JP 2006538035A JP 2006538035 A JP2006538035 A JP 2006538035A JP 2007511071 A5 JP2007511071 A5 JP 2007511071A5
- Authority
- JP
- Japan
- Prior art keywords
- forming
- fin
- gate
- region
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000463 material Substances 0.000 claims 14
- 238000005530 etching Methods 0.000 claims 13
- 239000000758 substrate Substances 0.000 claims 10
- 229910021332 silicide Inorganic materials 0.000 claims 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 8
- 238000000151 deposition Methods 0.000 claims 4
- 239000007772 electrode material Substances 0.000 claims 3
- 230000005669 field effect Effects 0.000 claims 3
- 210000002381 Plasma Anatomy 0.000 claims 2
- 229910052731 fluorine Inorganic materials 0.000 claims 2
- 239000011737 fluorine Substances 0.000 claims 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims 2
- CPELXLSAUQHCOX-UHFFFAOYSA-N hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 claims 2
- 238000000059 patterning Methods 0.000 claims 2
- 238000009832 plasma treatment Methods 0.000 claims 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 2
- 229910052710 silicon Inorganic materials 0.000 claims 2
- 239000010703 silicon Substances 0.000 claims 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims 2
- 239000002184 metal Substances 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 claims 1
Claims (17)
- 基板上にフィンを形成するステップと、
前記基板上にマスクを形成するステップと、
前記ＭＯＳＦＥＴのチャネル領域を露出するように、前記マスクをエッチングするステップと、
前記チャネル領域中の前記フィンの幅を薄くするステップと、を含み、前記フィンの前記幅を薄くするステップでは、フッ素（Ｆ）プラズマ処理を用いて前記フィンの1つ以上の面のエッチングがなされ、かつ、
前記フィンの両側上に広がるゲートを形成するステップと、
を含む、ＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ）（２００）を形成する方法。 - 前記基板は埋込酸化膜上にシリコン層を含み、前記フィンを形成するステップでは、前記シリコン層をエッチングしてフィンが形成される、請求項１記載の方法。
- フィン領域、ソース領域、およびドレイン領域をパターン化するステップをさらに含む、請求項１記載の方法。
- 前記基板上にシリサイド材料を形成するステップと、
前記シリサイド材料によってドレインコンタクト、ゲートコンタクト、およびソースコンタクトを形成するステップと、をさらに含む、請求項３記載の方法。 - 前記マスクを形成するステップは、前記基板上にダマシン材料をたい積するステップを含む、請求項１記載の方法。
- ゲート領域を形成するように、ダマシン材料をエッチングするステップと、
前記フィンの側面上にゲート絶縁層を形成するステップと、
ゲート電極材料をたい積して、前記ゲート領域を少なくとも部分的に充てんするステップと、を含む、請求項５記載の方法。 - 前記ゲート電極材料には、ポリシリコン及び金属のうちの少なくとも1つが含まれる、請求項６記載の方法。
- 前記ゲート上にシリサイド材料を形成し、
前記シリサイド材料によってゲートコンタクトを形成する、請求項１記載の方法。 - 前記フィンの幅を薄くするステップは、前記フィンの幅から片側当たり約１００Åから２００Åを除去するステップを含む、請求項１記載の方法。
- 前記フィン上に酸化シリコン材料を形成するステップをさらに含む、請求項１記載の方法。
- 前記ゲートを形成する前に前記酸化シリコン材料を除去するステップをさらに含む、請求項１０記載の方法。
- 基板上に、フィン領域、ソース領域およびドレイン領域をパターン化するステップを有し、
前記フィン領域にフィンを形成するステップを有し、
前記フィン領域にマスクを形成するステップを有し、
前記ＭＯＳＦＥＴのチャネル領域を露出するように、前記マスクをエッチングするステップを有し、
前記フィンをエッチングして前記チャネル領域の前記フィンの幅を薄くするステップを有し、このフィンをエッチングして前記フィンの幅を薄くするステップは、フッ素（Ｆ）プラズマ処理を用いて前記フィンをエッチングするステップ、あるいは、臭化水素（ＨＢｒ）ベースのプラズマ・ケミストリを用いて前記フィンをエッチングするステップ、のうちの少なくとも一方を含むものであり、
前記フィン上にゲートを形成するステップを有し、
前記ゲート、ソース領域およびドレイン領域に、コンタクトを形成するステップを有する、ＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ）を形成する方法。 - 前記コンタクトを形成するステップは、
前記基板にシリサイド材料を形成するステップと、
前記シリサイド材料によってゲートコンタクトを形成するステップと、
前記シリサイド材料によってソースコンタクトを形成するステップと、
前記シリサイド材料によってドレインコンタクトを形成するステップと、を含む、請求項１２記載の方法。 - 前記マスクを形成するステップは、前記基板上にダマシン材料をたい積するステップを含む、請求項１２記載の方法。
- 前記ゲートを形成するステップは、
ゲート領域を形成するように、ダマシン材料をエッチングするステップと、
前記フィンの側面上にゲート絶縁層を形成するステップと、
ゲート電極材料をたい積して、前記ゲート領域を少なくとも部分的に充てんするステップと、を含む、請求項１４記載の方法。 - 前記フィンをエッチングするステップは、前記フィンの幅から片側当たり約１００Åから２００Åを除去するステップを含む、請求項１２記載の方法。
- 基板上にフィンを形成するステップを有し、
前記基板上にマスクを形成するステップを有し、
前記ＭＯＳＦＥＴのチャネル領域を露出するように、前記マスクをエッチングするステップを有し、
前記チャネル領域中の前記フィンの幅を薄くするステップを有し、前記フィンの前記幅を薄くするステップでは、臭化水素（ＨＢｒ）ベースのプラズマ・ケミストリを用いて前記フィンがエッチングされ、かつ、
前記フィンの両側上に広がるゲートを形成するステップと、を有する、ＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ）（２００）を形成する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/699,887 US7029958B2 (en) | 2003-11-04 | 2003-11-04 | Self aligned damascene gate |
| PCT/US2004/033251 WO2005048339A1 (en) | 2003-11-04 | 2004-10-08 | Self aligned damascene gate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007511071A JP2007511071A (ja) | 2007-04-26 |
| JP2007511071A5 true JP2007511071A5 (ja) | 2007-11-29 |
Family
ID=34573288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006538035A Pending JP2007511071A (ja) | 2003-11-04 | 2004-10-08 | セルフアラインされたダマシンゲート |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US7029958B2 (ja) |
| JP (1) | JP2007511071A (ja) |
| KR (1) | KR101112046B1 (ja) |
| CN (1) | CN100524655C (ja) |
| DE (1) | DE112004002107B4 (ja) |
| GB (1) | GB2424517B (ja) |
| TW (1) | TWI376803B (ja) |
| WO (1) | WO2005048339A1 (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6686231B1 (en) * | 2002-12-06 | 2004-02-03 | Advanced Micro Devices, Inc. | Damascene gate process with sacrificial oxide in semiconductor devices |
| US7041542B2 (en) * | 2004-01-12 | 2006-05-09 | Advanced Micro Devices, Inc. | Damascene tri-gate FinFET |
| JP5170958B2 (ja) * | 2004-01-30 | 2013-03-27 | ルネサスエレクトロニクス株式会社 | 電界効果型トランジスタおよびその製造方法 |
| KR100598099B1 (ko) * | 2004-02-24 | 2006-07-07 | 삼성전자주식회사 | 다마신 게이트를 갖는 수직 채널 핀 전계효과 트랜지스터 및 그 제조방법 |
| US7084018B1 (en) | 2004-05-05 | 2006-08-01 | Advanced Micro Devices, Inc. | Sacrificial oxide for minimizing box undercut in damascene FinFET |
| WO2006069340A2 (en) * | 2004-12-21 | 2006-06-29 | Carnegie Mellon University | Lithography and associated methods, devices, and systems |
| US7858481B2 (en) * | 2005-06-15 | 2010-12-28 | Intel Corporation | Method for fabricating transistor with thinned channel |
| US7352034B2 (en) * | 2005-08-25 | 2008-04-01 | International Business Machines Corporation | Semiconductor structures integrating damascene-body FinFET's and planar devices on a common substrate and methods for forming such semiconductor structures |
| US20090321830A1 (en) * | 2006-05-15 | 2009-12-31 | Carnegie Mellon University | Integrated circuit device, system, and method of fabrication |
| US7678648B2 (en) | 2006-07-14 | 2010-03-16 | Micron Technology, Inc. | Subresolution silicon features and methods for forming the same |
| US7772048B2 (en) * | 2007-02-23 | 2010-08-10 | Freescale Semiconductor, Inc. | Forming semiconductor fins using a sacrificial fin |
| US8518767B2 (en) * | 2007-02-28 | 2013-08-27 | International Business Machines Corporation | FinFET with reduced gate to fin overlay sensitivity |
| TW200847292A (en) * | 2007-05-29 | 2008-12-01 | Nanya Technology Corp | Method of manufacturing a self-aligned FinFET device |
| US7902000B2 (en) * | 2008-06-04 | 2011-03-08 | International Business Machines Corporation | MugFET with stub source and drain regions |
| WO2011067821A1 (ja) * | 2009-12-04 | 2011-06-09 | 株式会社 東芝 | 半導体装置の製造方法 |
| CN102129982A (zh) * | 2010-12-29 | 2011-07-20 | 北京大学深圳研究生院 | 半导体精细图形及鳍形场效应管的fin体的制作方法 |
| CN102956484B (zh) * | 2011-08-22 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| TWI467577B (zh) * | 2011-11-02 | 2015-01-01 | Macronix Int Co Ltd | 記憶體結構及其製造方法 |
| US8569822B2 (en) * | 2011-11-02 | 2013-10-29 | Macronix International Co., Ltd. | Memory structure |
| CN113540080A (zh) | 2011-12-22 | 2021-10-22 | 英特尔公司 | 具有颈状半导体主体的半导体器件以及形成不同宽度的半导体主体的方法 |
| US20130200459A1 (en) * | 2012-02-02 | 2013-08-08 | International Business Machines Corporation | Strained channel for depleted channel semiconductor devices |
| JP5624567B2 (ja) * | 2012-02-03 | 2014-11-12 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
| CN103594342B (zh) * | 2012-08-13 | 2016-03-16 | 中芯国际集成电路制造(上海)有限公司 | 形成鳍部的方法和形成鳍式场效应晶体管的方法 |
| CN104465347A (zh) * | 2013-09-24 | 2015-03-25 | 北大方正集团有限公司 | 多晶硅表面处理方法及系统 |
| US9711645B2 (en) | 2013-12-26 | 2017-07-18 | International Business Machines Corporation | Method and structure for multigate FinFET device epi-extension junction control by hydrogen treatment |
| TWI620234B (zh) * | 2014-07-08 | 2018-04-01 | 聯華電子股份有限公司 | 一種製作半導體元件的方法 |
| CN105762071B (zh) * | 2014-12-17 | 2019-06-21 | 中国科学院微电子研究所 | 鳍式场效应晶体管及其鳍的制造方法 |
| US10424664B2 (en) * | 2016-12-14 | 2019-09-24 | Globalfoundries Inc. | Poly gate extension source to body contact |
Family Cites Families (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5007982A (en) * | 1988-07-11 | 1991-04-16 | North American Philips Corporation | Reactive ion etching of silicon with hydrogen bromide |
| JP2969832B2 (ja) * | 1990-07-09 | 1999-11-02 | ソニー株式会社 | Ｍｉｓ型半導体装置 |
| JPH04303929A (ja) * | 1991-01-29 | 1992-10-27 | Micron Technol Inc | シリコン基板をトレンチ・エッチングするための方法 |
| US5757038A (en) | 1995-11-06 | 1998-05-26 | International Business Machines Corporation | Self-aligned dual gate MOSFET with an ultranarrow channel |
| US5817550A (en) * | 1996-03-05 | 1998-10-06 | Regents Of The University Of California | Method for formation of thin film transistors on plastic substrates |
| JP3695184B2 (ja) * | 1998-12-03 | 2005-09-14 | 松下電器産業株式会社 | プラズマエッチング装置およびプラズマエッチング方法 |
| US6329124B1 (en) * | 1999-05-26 | 2001-12-11 | Advanced Micro Devices | Method to produce high density memory cells and small spaces by using nitride spacer |
| JP2002025916A (ja) * | 2000-07-11 | 2002-01-25 | Toyota Central Res & Dev Lab Inc | ヘテロ構造基板およびその製造方法 |
| US6350696B1 (en) * | 2000-09-28 | 2002-02-26 | Advanced Micro Devices, Inc. | Spacer etch method for semiconductor device |
| US7163864B1 (en) | 2000-10-18 | 2007-01-16 | International Business Machines Corporation | Method of fabricating semiconductor side wall fin |
| US6472258B1 (en) | 2000-11-13 | 2002-10-29 | International Business Machines Corporation | Double gate trench transistor |
| US6300182B1 (en) | 2000-12-11 | 2001-10-09 | Advanced Micro Devices, Inc. | Field effect transistor having dual gates with asymmetrical doping for reduced threshold voltage |
| US6475869B1 (en) | 2001-02-26 | 2002-11-05 | Advanced Micro Devices, Inc. | Method of forming a double gate transistor having an epitaxial silicon/germanium channel region |
| JP3488916B2 (ja) * | 2001-03-13 | 2004-01-19 | 独立行政法人産業技術総合研究所 | 半導体装置の製造方法 |
| JP3543117B2 (ja) * | 2001-03-13 | 2004-07-14 | 独立行政法人産業技術総合研究所 | 二重ゲート電界効果トランジスタ |
| FR2822293B1 (fr) * | 2001-03-13 | 2007-03-23 | Nat Inst Of Advanced Ind Scien | Transistor a effet de champ et double grille, circuit integre comportant ce transistor, et procede de fabrication de ce dernier |
| US6514849B1 (en) * | 2001-04-02 | 2003-02-04 | Advanced Micro Devices, Inc. | Method of forming smaller contact size using a spacer hard mask |
| US6458662B1 (en) | 2001-04-04 | 2002-10-01 | Advanced Micro Devices, Inc. | Method of fabricating a semiconductor device having an asymmetrical dual-gate silicon-germanium (SiGe) channel MOSFET and a device thereby formed |
| KR100431489B1 (ko) * | 2001-09-04 | 2004-05-12 | 한국과학기술원 | 플래쉬 메모리 소자 및 제조방법 |
| US6657259B2 (en) * | 2001-12-04 | 2003-12-02 | International Business Machines Corporation | Multiple-plane FinFET CMOS |
| US6583469B1 (en) * | 2002-01-28 | 2003-06-24 | International Business Machines Corporation | Self-aligned dog-bone structure for FinFET applications and methods to fabricate the same |
| US6657252B2 (en) * | 2002-03-19 | 2003-12-02 | International Business Machines Corporation | FinFET CMOS with NVRAM capability |
| US6642090B1 (en) * | 2002-06-03 | 2003-11-04 | International Business Machines Corporation | Fin FET devices from bulk semiconductor and method for forming |
| US6770516B2 (en) * | 2002-09-05 | 2004-08-03 | Taiwan Semiconductor Manufacturing Company | Method of forming an N channel and P channel FINFET device on the same semiconductor substrate |
| US6706571B1 (en) * | 2002-10-22 | 2004-03-16 | Advanced Micro Devices, Inc. | Method for forming multiple structures in a semiconductor device |
| US6709982B1 (en) * | 2002-11-26 | 2004-03-23 | Advanced Micro Devices, Inc. | Double spacer FinFET formation |
| US6645797B1 (en) * | 2002-12-06 | 2003-11-11 | Advanced Micro Devices, Inc. | Method for forming fins in a FinFET device using sacrificial carbon layer |
| US6864164B1 (en) * | 2002-12-17 | 2005-03-08 | Advanced Micro Devices, Inc. | Finfet gate formation using reverse trim of dummy gate |
| US6762483B1 (en) * | 2003-01-23 | 2004-07-13 | Advanced Micro Devices, Inc. | Narrow fin FinFET |
| US6764884B1 (en) * | 2003-04-03 | 2004-07-20 | Advanced Micro Devices, Inc. | Method for forming a gate in a FinFET device and thinning a fin in a channel region of the FinFET device |
| US6903967B2 (en) * | 2003-05-22 | 2005-06-07 | Freescale Semiconductor, Inc. | Memory with charge storage locations and adjacent gate structures |
| US6855582B1 (en) * | 2003-06-12 | 2005-02-15 | Advanced Micro Devices, Inc. | FinFET gate formation using reverse trim and oxide polish |
| US6911383B2 (en) * | 2003-06-26 | 2005-06-28 | International Business Machines Corporation | Hybrid planar and finFET CMOS devices |
| US6787476B1 (en) * | 2003-08-04 | 2004-09-07 | Advanced Micro Devices, Inc. | Etch stop layer for etching FinFET gate over a large topography |
-
2003
- 2003-11-04 US US10/699,887 patent/US7029958B2/en not_active Expired - Lifetime
-
2004
- 2004-10-08 JP JP2006538035A patent/JP2007511071A/ja active Pending
- 2004-10-08 KR KR1020067008094A patent/KR101112046B1/ko not_active IP Right Cessation
- 2004-10-08 WO PCT/US2004/033251 patent/WO2005048339A1/en active Application Filing
- 2004-10-08 GB GB0610759A patent/GB2424517B/en not_active Expired - Fee Related
- 2004-10-08 DE DE112004002107T patent/DE112004002107B4/de active Active
- 2004-10-08 CN CNB2004800337151A patent/CN100524655C/zh active Active
- 2004-10-18 TW TW093131500A patent/TWI376803B/zh active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007511071A5 (ja) | ||
| JP4384988B2 (ja) | 歪みＦｉｎＦＥＴＣＭＯＳデバイス構造 | |
| TWI655776B (zh) | 半導體元件與其形成方法 | |
| JP2002313810A5 (ja) | ||
| JP2003273240A5 (ja) | ||
| JP2007511077A5 (ja) | ||
| KR100653536B1 (ko) | 반도체 소자의 핀 전계효과 트랜지스터 제조방법 | |
| JP2007013145A5 (ja) | ||
| JP2009524242A5 (ja) | ||
| TWI389200B (zh) | 形成層間介電質之方法 | |
| JP2006294995A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2005086024A5 (ja) | ||
| JP5184831B2 (ja) | フィン型トランジスタの形成方法 | |
| JP2007500952A5 (ja) | ||
| JP2006173432A5 (ja) | ||
| JP2006245167A5 (ja) | ||
| JP2004014875A5 (ja) | ||
| WO2005045892A3 (en) | Confined spacers for double gate transistor semiconductor fabrication process | |
| JP2007510308A5 (ja) | ||
| JP2004111479A5 (ja) | ||
| JP2004134687A5 (ja) | ||
| JP2005109389A5 (ja) | ||
| JP2007518270A5 (ja) | ||
| TW201017884A (en) | Semiconductor device and method of manufacturing the same | |
| JP2003224261A5 (ja) |