TW583424B - Display device and the manufacturing method thereof - Google Patents

Display device and the manufacturing method thereof Download PDF

Info

Publication number
TW583424B
TW583424B TW091102108A TW91102108A TW583424B TW 583424 B TW583424 B TW 583424B TW 091102108 A TW091102108 A TW 091102108A TW 91102108 A TW91102108 A TW 91102108A TW 583424 B TW583424 B TW 583424B
Authority
TW
Taiwan
Prior art keywords
film
insulating film
region
channel region
drain
Prior art date
Application number
TW091102108A
Other languages
English (en)
Inventor
Hideo Tanabe
Shigeo Shimomura
Makoto Ohkura
Masaaki Kurita
Taiichi Kimura
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of TW583424B publication Critical patent/TW583424B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate

Description

583424 A7 B7 五、發明説明（1 發明之技術領域 本發明與顯示裝置有關，具鱧而言，係關於主動矩陣 (Active Matrix)型之顯示裝置。 先前技藝 此種顯示裝置中代表而為眾所周知之液晶顯示裝置，係 中間隔著液晶而相互面對地配置透明基板，其中一侧之透 明基板面對液晶之側面上形成了沿著X方向而與Y方向垂直 之閘極信號線、以及沿著Y方向而與X方向垂直之汲極信號 線，而此等信號線所包圍之區域則為畫素區域。 在各畫素區域中，至少形成了依據由單側之閘極信號線 所發出之掃描信號而動作之薄膜電晶體、以及經由此薄膜 電晶體而接收由單側之汲極信號線之所發出之影像信號之 畫素電極。 此一畫素電極與對向電極之間順利地發生電場，藉此以 控制液晶之透光率。 而且，前述之薄膜電晶體中之半導體層係使用所謂之低 溫多晶矽（p-Si)而為吾人所熟知。此等薄膜電晶體可以利用 大約450。0：以下之低溫製程（Process)而形成。 自前述閘極信號線供給掃描信號之掃描驅動電路以及自 沒極信號線供給影像信號之影像驅動電路，亦係於前述一 側之基板上所形成者。 各驅動電路係由多數之互補型之金屬•絕緣體·半導體 二極體（Metal Insulator Semiconductor Transistor)所構成， 因為此等金屬•絕緣體•半導體二極體可以與前述之薄膜 本紙張尺度適用巾g g家標準(CNS) M規格(21()χ 297公爱) 583424 A7 ____B7 五、發明説明（2 ) 電晶體並列地形成。 此等薄膜電晶體之構造方式，業已揭示於例如特開平11· 163366公報中。 發明所欲解決之課題 此等構造方式之薄膜電晶體，係於其通道區域與此一通 道區域之兩侧形成之汲極與源極區域之間各自形成所謂之 輕摻雜汲極斤00)區域，各個LDD之幅度一樣，而啟動（ON) 電流之強度亦相同。 此外，此一 LDD區域中，所摻雜之雜質之濃度比較汲極 與源極區域所摻雜之雜質之濃度為低，此係為缓和此部份 電場集中之現象之而形成者。 但是，此種薄膜電晶體中，並未考慮到覆蓋住其通道區 域、LDD區域、汲極與源極區域之絕緣膜（發揮閘極絕緣膜 之機犯）之膜厚’以至於受到接觸孔之斜面（Taper)無法減小 、開口率無法提高、以及由於薄膜電晶體之閘極電極之周 邊形成之段差而對於層間絕緣膜之覆蓋性造成不良之影響 等批評。 本發明乃基於此等緣故，其目的在於提供一種考慮到開 口率之提昇，並解決薄膜電晶體之閘極電極之周邊所造成 之不良影響之顯示裝置。 此外，本發明之另一目的在於提供一種可以減低該薄膜 電晶體形成之際雜質之離子植入所需電壓之顯示裝置之製 造方法。 解決問題之手段 -5- 583424 A7 -------— .__B7 五、發明説明（3 ) 一 " ------- 本發明所揭示之發明之φ ,甘 ^ 其代表性部分之概要簡單說 明如下。 亦即，根據本發明之顯示裝置，例如在中間隔著液晶而 相互面對配置之各基板之至少一側上形成薄膜電晶體，此 薄膜電晶體之特徵在於具備一包含通道區域、在此一通道 區域兩側摻雜(Dope)入高濃度之雜質之汲極及源極區域、 汲極區域與通道區域之間及源極與通道區域之間或者沒極 區域與通道區域之間摻雜入低濃度之雜質之輕摻雜没極 (LDD)區域之多_所形成之半導想層，與於此—半導艘層 上面所形成，自通道區域、輕摻雜汲極（LDD)區域、汲極及 源極區域或汲極區域之各部分膜厚呈階段性地依序減小之 絕緣膜，以及在前述通道區域上中間隔著前述絕緣膜所形 成之閘極電極。 此種構成方式之顯示裝置，汲極及源極區域上所形成之 絕緣膜之膜厚比較通道區域上所形成之絕緣膜之膜厚大幅 地減小。 因此，為供作汲極及源極電極用而形成之前述絕緣膜之 接觸孔，其内側之斜面（Taper)所佔之面積得以縮小，該各 電極之面積亦得以縮小。因此，開口率得以提昇。 再者’該絕緣膜自通道區域至汲極及源極區域，其段差 係分割成二階段式，因此得以解決由於形成一大致平滑之 斜面之段差所產生之不良影響。 另外，根據本發明之顯示裝置之製造方法，例如於絕緣 性基板上形成薄膜電晶體，前述薄膜電晶體之特徵在於， 本紙張尺度適用中國國家標準(CNS) A4規格(21〇 χ 297公釐)
583424 A7 B7 五 發明説明（4 其係經由於前述基板上形成由多晶梦組成之半導體層、絕 緣膜、導電層之步驟，與使前述導電層殘留於通道區域與 LDD區域上，並以殘留之該導電層作為光罩（Mask)進行高 濃度之雜質之離子（Ion)植入步驟，以及使前述導電層殘留 於通道區域上，並以殘留之該導電層作為光罩進行低濃度 之雜質之離子植入步驟而形成，而且，殘留於通道區域上 之導電層之圖案化過程中所使用之光阻（Resist)膜，係採用 殘留於通道區域與LDD區域上之導電層之圖案化過程中所 使用之光阻膜之周邊去除以後之光阻膜，同時，在使前述 導電膜殘留於通道區域與LDD區域上後，又殘留於通道區 域上之際’係以其作為光罩，而對於曝露於此光罩外之前 述絕緣膜之表面進行若干程度之钱刻。 此種構成方式之顯示裝置之製造方法，在分別離子植入 高濃度及低濃度雜質之際，形成穿透（Through)膜之絕緣膜 之膜厚比較於通道區域上所形成之絕緣膜為小，該離子植 入所需要之電壓得以降低，而該絕緣膜之損傷亦得以抑制 到很小之程度。 發明之實施型態 以下使用圖式說明根據本發明之顯示裝置之實施例。 實施例一 《整體結構圖》 圖2係揭示根據本發明之顯示裝置中之液晶顯示裝置之一 實施例之整體結構圖。 首先’在本圖中有一透明基板SUB 1，此一透明基板SUB 1 本紙張尺度適用中國國豕標準(CNS) A4規格(210X 297公爱)
裝 訂
k 583424 A7 B7
係中間隔著液晶而與透明基板SUB2相互面對地配置形成。 透明基板SUB2係以比較透明基板SUB 1為小之面積所形成 ’例如在圖式下方之側面上成為面一之情形。因此，扣除 圖式下方之側邊之其他側邊之周邊部，有透明基板SUB2未 被形成之區域存在。 在此一區域中，透明基板SUB1面對液晶之側面上係形成 後述之掃描驅動電路V以及影像驅動電路He。 透明基板SUB 1面對液晶之側面上形成沿著圖中X方向而 與Y方向垂直之閘極信號線GL，其一端（圖式左側）係連接於 前述掃描驅動電路V，此外，形成沿著圖中γ方向而與X方 向垂直之汲極信號線DL ，其一端（圖示上側）則係連接於前 述影像驅動電路He。 各閘極信號線GL與各汲極信號線DL所包圍之各區域構成 個別之畫素區域，各畫素區域中，具有依據由單侧之閘極 信號線GL所發出之掃描信號而動作之薄膜電晶體TFT、以 及經由此薄膜電晶體TFT而接收由單側之汲極信號線DL之 所發出之影像信號之畫素電極ρχ。 此一畫素電極PX於透明基板SUB2面對液晶之側面上，與 各畫素區域共通地形成對向電極CT之間順利地發生電場， 藉由此一電場而控制液晶之透光率。 此處，前述薄膜電晶體TFT之半導體層係由例如所謂之低 溫多晶石夕所形成。 另外，前述掃描驅動電路V與影像驅動電路He係由其結構 與前述薄膜電晶體TFT大致相同之多數電晶體所構成。 -8 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 583424 A7 B7
此等電晶體亦係以低溫多晶矽做為半導體層，而與前述 薄膜電晶體TFT並列地形成。 再者，面對於透明基板SUB 1之透明基板SUB2之固定係利 用兼以封入液晶之密封（Seal)材料為之者。 《畫素之構成》 圖3係揭示前述各畫素區域其中一畫素區域之結構之一實 施例之平面圖。另外，同圖之I-Ι線之斷面圖如圖1所示。 首先’透明基板SUB 1面對液晶之側面上形成由多晶石夕所 組成之半導體層（AS)。 此半導體層AS即成為構成薄膜電晶體tj?T之半導體層， 在本圖上形成例如L字狀之圖案。 半導體層AS之一端係位於後述之閘極信號線gl與汲極信 號線DL所包圍之晝素區域内，此外，另一端則以與汲極信 號線DL相重疊之方式形成，各端部分形成之面積較大而構 成接觸部。 而後，於亦覆蓋住半導體層AS之透明基板SUB 1之表面上 形成由例如二氧化矽（Si〇2)所組成之絕緣膜gi(參照圖1)。 此絕緣膜GI主要之機能係當作薄膜電晶體tFT之閘極絕緣膜 ，因此，作為閘極絕緣膜，其適當之膜厚設定為約1〇〇nm。 此外’於此絕緣膜GI之表面上形成沿著圖中X方向而與γ 方向垂直之閘極信號線GL。 此閘極信號線GL於接近前述薄膜電晶體TFT之部分，與 前述半導體層AS扣除其兩端之部分之一部相互交又呈橫跨 方式形成延在部，此延在部之機能係作為該半導體層薄膜 -9- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 訂
線 583424 A7 ____ B7 五、發明説明（7 ) 電晶體TFT之閘極電極。 在本實施例中，此閘極電極GT之材料（閘極信號線GL)係 使用例如錮（Mo)、钥合金（翻鎮合金MoW、鉬鉻合金MoCr) 、鈦（Ti)、鈦合金（鈦鎢合金Tiw)。 再者’於各閘極信號線GL之間，形成與該閘極信號線GL 互相垂直之容量信號線CL。此容量信號線cl係於例如形成 前述閘極信號線GL之同時所形成，因此與該閘極信號線gl 在構造上係使用相同之材料。 而後，於覆蓋住閘極信號線GL與容量信號線cL之透明基 板SUB 1之表面上形成由例如二氧化矽（Si〇2)所組成之第一 層間絕緣膜LGI1(參照圖1)。 於此第一層間絕緣膜LGI1上形成接觸孔CH1、CH2，此接 觸孔CH1係使前述薄膜電晶體TFT之源極區域SD1(連接於後 述之晝素區域PX之一側之區域）之一部曝露出而形成，而接 觸孔CH2則係使汲極區域SD2(連接於後述之汲極區域dl之 一側之區域）之一部曝露出而形成。 在此第一層間絕緣膜LGI1上形成沿著圖中γ方向而與X方 向垂直之汲極信號線DL，此汲極信號線DL係於前述接觸孔 CH2之部分，與薄膜電晶體TFT之汲極區域SD2相連接而形 成。 此外，在此沒極信號線DL形成之際，薄膜電晶體TFT之 源極區域SD1則形成前述接觸孔CH1之部分。 而後，覆蓋住此等汲極信號線DL與源極電極SD 1之透明 基板SUB1之表面上形成由例如氮化矽（siN)所組成之第二層 •10- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) # 裝 訂
583424 A7 B7 五、發明説明（8 ) 間絕緣膜LGI2。此第二層間絕緣膜LGI2上形成接觸孔CH3 ，此接觸孔CH3係使前述薄膜電晶體TFT之源極區域之一部 曝露出而形成。 接著，於此第二層間絕緣膜LGI2上形成例如由導電玻璃 (ITO,銦Indium-錫Tin-氧化物Oxide)組成之畫素電極PX。 此畫素電極PX係接近於閘極信號線GL與汲極信號線DL， 而佔有畫素區域之大部分所形成。 此外，在上述之實施例中，閘極電極GT係與閘極信號線 GL—体地形成《但是，閘極信號線GL係以有別於閘極電極 GT之其他材料所形成，當然地，亦可將此兩者以電氣之方 式加以連接。 《薄膜電晶體TFT》 圖1係揭示前述薄膜電晶體TFT之一實施例之構造圖，亦 係圖3M線之斷面圖。 此薄膜電晶體TFT之半導體層AS係由多晶矽所形成。 而此半導體層AS係由位於閘極電極GT正下方之i型（本徵 ;INTRINSIC，未摻雜入導電型雜質）之積層所組成，再加 上位於該（i型）層之兩側個別形成之摻雜入濃度較低之η型雜 質之積層，與位於該（η型）層之兩側個別形成之摻雜入濃度 較高之η型雜質之積層所組成。 i型之半導體層AS之機能係作為薄膜電晶體TFT之通道區 域，摻雜入濃度較高之η型雜質之積層，其機能則係分別作 為汲極區域（連接於汲極信號線DL之一側之區域）、與源極 區域（連接於畫素電極ΡΧ之一側之區域）。 -11 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 裝 訂
583424 A7 B7 五、發明説明（9 ) 而摻雜入濃度較低之η型雜質之積層AS。之機能則係作為 防止熱載子於没極之崩潰現象（DAHC，Drain Avalanche Hot Carrier)之積層，被稱為輕摻雜沒極（Lightly Doped Drain)區 域。於此LDD區域係採用使電場緩和，防止電流之集中現 象，並提昇作為薄膜電晶體TFT信賴性之結構。 如此一來，在本實施例中，自該AS。層之通道區域起至汲 極區域為止，以及自通道區域起至源極區域為止個別之幅 度（圖中L所示）相同，而且可以被設定成精準度較佳之數值。 此係由於在前述幅度L被設定成較寬之情形下，半導體層 AS之電阻將因而變大，而在前述幅度L被設定成較小之情 形下，則將發生電場之集中現象。 另外，覆蓋住該半導體層AS之絕緣膜GI，其位於通道區 域正上方之膜厚約為lOOnm(以lOOnm以下較為理想），位於 摻雜入濃度較低之η型雜質之積層AS。之正上方之膜厚為 90nm以下，位於汲極區域與源極區域正上方之膜厚則為 80nm以下，而以60nm以下較為理想。 換言之，該絕緣膜GI之結構係其位於通道區域正上方、 摻雜入濃度較低之η型雜質之積層AS。之正上方、與汲極區 域與源極區域正上方之個別之膜厚呈階段性地依序減小。 如此一來，位於汲極區域與源極區域正上方之絕緣膜GI 之膜厚比較位於通道區域正上方之絕緣膜GI之膜厚薄20nm 以下，而以薄40nm以上較為理想。 此乃意味，用以個別於汲極區域與源極區域形成電極之 接觸孔CHI、CH2之内側之斜面所佔面積不會變大，而得以 -12· 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 裝 訂
583424 A7 B7 五、發明説明（1。） 發揮有助於畫素開口率提昇之效果。 此外，由於該絕緣膜GI，其位於摻雜入濃度較低之η型雜 質之積層AS。之正上方之膜厚與位於汲極區域與源極區域正 上方之膜厚之差距，比較其位於通道區域正上方之膜厚與 位於摻雜入濃度較低之η型雜質之積層AS。之正上方之膜厚 之差距設定值更大，此一效果因此更為顯著。 再者，由於絕緣膜GI係以此方式構成，閘極電極GT附近 之段差被分配成二型，而因各型之段差變小，因此也發揮 層間絕緣膜LGI1、LGI2之覆蓋率（Coverage)變好之效果。 另外，此乃意味，該層間絕緣膜LGI1、LGI2得以比較平 坦地形成，而發揮避免發生由於形成於此等層間絕緣膜 LGI1、LGI2上之信號線或是電極之段差所導致之斷線等情 此外，在本實施例中，位於通道區域正上方之絕緣膜GI 之膜厚設定為l〇〇nm以下，位於摻雜入濃度較低之η型雜質 之積層AS。之正上方絕緣膜GI之膜厚設定為90nm以下，位 於汲極區域與源極區域正上方之絕緣膜GI之膜厚則設定為 60nm以下，當然，亦得將其個別設定為80nm以下、70nm以 下、40nm以下。 《薄膜電晶體TFT之製造方法》 茲利用圖4說明前述薄膜電晶體TFT之製造方法之一實施 例。 步驟1.(圖4(a)) 在透明基板SUB 1液晶之側面上，依序地沉積形成由多晶 -13- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 訂
________B7 五、發明説明（11 ) 石夕組成之半導體層AS、由例如二氧化石夕（Si〇2)等組成之絕 緣膜、由例如鉻（Cr)等組成之金屬層。 此處，絕緣膜係採用使之得以發揮閘極絕緣膜GI機能之 材料，而金屬層則係採用使之得以發揮閘極電極GT機能之 材料。 另外，絕緣膜係以比較厚之厚度形成，而以l〇〇nm以下為 適當。理由在於，其下層係形成由多晶矽組成之半導體層 AS，而未能形成如單結晶矽一樣良質之熱氧化膜，因此不 得不以低溫方式形成絕緣膜，在特性上，無法使其膜厚變 薄。 而後，在前述金屬層之表面利用例如塗蓋方式形成光阻 膜 RE (Photo Resist)。 步驟2.(圖4(b)) 利用光罩MK (Photo Mask)，就前述光阻膜re進行選擇性 曝光。 光罩MK，係於薄膜電晶體TFT之通道區域及相當於其兩 側部分之區域形成遮光膜mk。 在此情形，相當於薄膜電晶體TFT之通道區域之遮光膜 mk〇係採用將光線完全地遮斷之構造，而相當於其兩側之遮 光膜則係以例如網眼狀形成，而採用將一部份之光線遮 斷之構造（以下有時候會將此種曝光簡稱為半曝光）。 此處’遮光膜mh係相當於形成於半導體層as之各LDD區 域之部分，而以對應於各LDD區域之幅度之相同幅度形成。 由於利用此種光罩MK使曝光之光阻膜re顯影，因此該光 -14 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 583424 A7 _ B7 五、發明説明（12~) 阻膜RE在相當於薄膜電晶體TFT之通道區域以及其兩侧之 區域會殘留，而在其他區域則會除去。 在此情形，殘留下來之光阻膜RE在薄膜電晶體TFT之通 道區域上形成之膜厚比較厚，而在相當於其兩側之區域形 成之膜厚則比較薄。 步驟3.(圖4(c)) 以殘留下來之光阻膜RE作為光罩，針對曝露於此光罩外 之金屬層進行選擇性蝕刻，藉此使絕緣膜GI被曝露出來。 在此情形，絕緣膜GL之表面受到若干程度之餘刻，因此 其膜厚比較光罩下之絕緣膜GI為小。 其次，保留前述光罩，進行高濃度之η型雜質之離子植入 。如此一來，在該光罩之形成區域以外，高濃度之離子被 植入絕緣膜下之半導體層AS’因而形成沒極與源極區域β 在此情形，絕緣膜GI係作為離子植入時離子之穿透膜， 其膜厚在lOOnm以下，故得以降低進行離子植入所需之加速 電壓。因此，得以抑制作為穿透膜之絕緣膜GI所受之損傷 ，同時使之後之活性化更容易進行。 步驟4·(圖4(d)) 就殘留下來之光阻膜RE進行灰化以去除其表面而保留一 部份。亦即，此灰化步驟係使至今殘留於薄膜電晶體TFT之 通道區域上之膜厚較厚之光阻膜RE得以保留下來，而使形 成於其兩側之膜厚較薄之光阻膜RE得以除去。 步驟5.(圖4(e)) 以保留下來之光阻膜RE作為光罩，針對曝露於此光罩外 -15- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 裝 訂
A7
之金屬層進行蝕刻，藉此形成閘極電極GT，同時使通道區 域之兩側上之絕緣膜GI被曝露出來。 在此情形，絕緣膜GI表面受到若干程度之蝕刻，因此其 膜厚比較光罩下之絕緣膜GI為小。此時，汲極與源極區域 上之絕緣膜GI之表面亦同樣地受到若干程度之蝕刻。 其次，保留前述光罩，進行低濃度型雜質之離子植入 。如此一來，在該光罩之形成區域以外，低濃度之離子被 植入絕緣膜下之半導體層AS，因而形成輕摻雜汲極（ldd) 區域。 在此情形’絕緣膜係作為離子植入時離子之穿透膜，其 膜厚在lOOnm以下，故得以降低進行離子植入所需之加速電 壓。因此’得以抑制作為穿透膜之絕緣膜所受之損傷，同 時使之後之活性化更容易進行。 《其他之製造方法》 圖5係揭示圖4所示之薄膜電晶體TFT之製造方法之其他實 施例之步驟圖。 本圖中’除了形成作為閘極電極GT之金屬層之加工時所 使用之光阻膜RE之部分以外，與圖4之情形相同。 首先，如圖5(b)所示，使前述金屬層殘留於薄膜電晶體 TFT之通道區域極其兩側之部分上，但是，成為此時之光罩 之光阻膜RE係以相同之膜厚形成。 如此一來，殘留下來之光阻膜RE，針對曝露於其外之金 屬層進行姓刻，並藉由摻雜入高濃度之η型雜質而形成汲極 與源極區域。 _ ·16· 本紙張尺度適种@ S家標準(CNS) Α4規格(210 X 297公爱) 583424 A7 B7 五 發明説明（ 其次，以此光阻膜RE作為光罩，針對曝露於該光罩外之 金屬膜進行蝕刻後，就該光阻膜RE進行灰化。 如此一來，該光阻膜RE將殘留於通道區域上，而於其兩 側部分上之光阻膜則將除去。此時，殘留之光阻膜將成為 圖7實線所示之圖案（此圖案與閘極電極GT之圖案相同）。圖 7中虛線所示之圖案係前述光阻膜於灰化前之情形。因此， 最後’根據本實施例所形成之薄膜電晶體TFT之閘極電極 GT形成時其前端會帶點圓弧狀。 如此一來，殘留下來之光阻膜RE，針對曝露於其外之金 屬層進行蝕刻，並摻雜入低濃度之n型雜質。 《互補型薄膜電晶體TFT之製造方法》 上述實施例中所揭示者係於晝素區域所形成之薄膜電晶 體 TFT 〇
但是’如圖2所示，於液晶顯示部之周邊所形成之掃描驅 動電路V或是影像驅動電路He亦係由多數之薄膜電晶體TFT 所形成，因此，當然本發明亦得適用於此等薄膜電晶體TFT 上。 此時’形成各驅動電路之薄膜電晶體TFT，大多係利用p 通道型與η通道型之互補（Complementary)型，茲利用圖6說 明其製造方法之一實施例。 步驟1.(圖6(a)) 首先，在相互地鄰接配置形成之互補型之各薄膜電晶體 TFT中之p型薄膜電晶體TFT並不需要形成LDD區域，因此 ，係於閘極電極之加工後，以其作為光罩，植入高濃度之p -17- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 裝 訂
583424 A7 _ _ _B7 五、發明説明（15 ) 型雜質而形成。 此時，η型薄膜電晶體TFT之形成區域，係自基板SUB 1側 起，依序地沉積形成由多晶矽組成之半導體層AS、絕緣膜 GI、金屬層GT之區域。 步驟2.(圖6(b)) 在透明基板S U B1之表面之全區域内利用例如塗蓋之方式 形成光阻膜RE。 步驟3.(圖6(c)) 利用光罩就前述光阻膜RE進行選擇性曝光。 此時，在p型薄膜電晶體TFT之形成區域之全區域内，為 使光阻膜殘留下來，係全面性地遮斷光線，而在η型薄膜電 晶體TFT之形成區域，則係使之得以被選擇性曝光。 η型薄膜電晶體TFT之形成區域之曝光，係如上述之半曝 光，之後，藉由將光阻膜RE顯影，則通道區域上形成之光 阻膜RE其膜厚較厚，而於該通道區域之兩側之部分上形成 之膜厚較薄。 步驟4.(圖6(d)) 以殘留下來之光阻膜RE作為光罩，針對曝露於該光罩外 之金屬層GT進行選擇性餘刻，藉此使絕緣膜GI被曝露出來。 在此情形，絕緣膜GI之表面受到若干程度之蝕刻，因此 其膜厚比較光罩下之絕緣膜為小。 步驟5.(圖6(e)) 其次，保留前述光罩，進行高濃度之η型雜質之離子楂入 。如此一來，在該光罩之形成區域以外，高濃度之η型雜質 •18· 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) 583424 A7 ____ .B7 五、發明説明（16~) "~ 離子被植入絕緣膜GI下之半導體層，因而形成汲極與源極 區域》 就殘留下來之光阻膜RE進行灰化以去除其表面而保留一 部份。亦即，此灰化步驟係將欲殘留於通道區域上之膜厚 較厚之光阻膜殘留下來，而將欲殘留於該通道區域之兩側 上之膜厚較薄之光阻膜除去。 以殘留下來之光阻膜作為光罩，針對曝露於此光罩外之 金屬層進行蝕刻，藉此形成閘極電極GT。如此一來，絕緣 膜GI將被曝露出來’而該絕緣膜GI之表面受到若干程度之 蝕刻，因此其膜厚比較光罩下之絕緣膜GI為小。 步驟6.(圖6(f)) 其次，保留前述光罩，進行低濃度之η型雜質之離子植入 。如此一來，在該光罩之形成區域以外，低濃度之ρ型雜質 之離子被植入絕緣膜GI下之半導體層AS。 《薄膜電晶體TFT之其他結構及形成方法》 上述各薄膜電晶體TFT係間隔著其通道區域，而於該通道 區域之兩側形成LDD區域者。 但疋，當然，其LDD區域係構成於電流所流入區域（例如 汲極區域）之一側之結構者亦可。 即使在此情形，從圖8所揭示之步驟圖亦得以明瞭，例 如在閘極電極之加工時利用半曝光之方式，亦可得到上述 之效果。 圖9係揭示上述TFT之製造步驟以後之步驟。除去殘留下 來之通道狀之光阻後，在源極/汲極區域以及閘極電極上形 -19-
583424 A7 _____ _B7_ 五、發明説明（17 ) 成由二氧化矽等構成之層間絕緣膜。雖未特別地加以限制 ，此層間絕緣膜以400nm以上較為理想。形成層間絕緣膜後 ’首先進行乾蝕刻（異向性蝕刻），形成深度到達層間絕緣膜 中央之開孔。然後，進行濕蝕刻（等向性蝕刻），使前述開孔 成長至源極/汲極區域，形成接觸孔。因此，相對於接觸孔 上半部之傾斜，其下半部之傾斜較為緩和。接著，將金屬 等之導電物以沉積（Deposition)等方式充填入接觸孔，形成 與源極Λ及極區域之接觸。如此一來，即可能將源極/沒極區 域連接於影像信號線或畫素電極上。而且，在此處係以先 進行乾蝕刻後再進行濕蝕刻之方式形成接觸孔，比起只進 行濕蝕刻之方式形成接觸孔，接觸孔之形成區域得以變窄 ，因此緣故，在液晶顯示裝置之顯示區域，其開口率得以 提高，而液晶顯示裝置之周邊區域以及液晶顯示裝置以外 之顯示裝置中，TFT之集積度得以提高。此外，在上述中， 雖係先以乾蝕刻方式形成深度到達層間絕緣膜中央之開孔 ’但是’利用乾钱刻形成開孔時，亦得餘刻至層間絕緣膜 與閘極絕緣膜GI之交界附近，或是蝕刻至閘極絕緣膜之中 央。換言之，接觸孔之側面之傾斜係於層間絕緣膜與閘極 絕緣膜之交界附近產生變化。利用乾蝕刻形成開孔時如係 進行至源極/汲極區域之附近，則可能更進一步地縮小接觸 孔之形成區域，但是乾姓刻之控制將更為嚴格。因此，斜 酌接觸區域之面積之限制及乾餘刻之精準度而變更乾姓刻 及濕蝕刻之比重，將更具效果。 圖10係僅進行乾餘刻以形成接觸孔之結構。依此結構， -20- 本纸張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 583424 A7 __B7 五、發明説明（18~) 與圖9之結構相比較，可能更進一步地縮小接觸孔之區域。 但是僅利用乾蝕刻形成接觸孔時，由多晶矽組成之源極/汲 極區域也將因而被姓刻。因此，在形成層間絕緣膜之前， 先除去源極/汲極區域上之閘極絕緣膜之一部份，並在該處 形成金屬（Metal)。形成金屬之後，再形成層間絕緣膜，然 後以乾蝕刻方式除去前述金屬形成區域之層間絕緣膜。如 此一來，金屬成為乾蝕刻之阻滯（Block)層，而得以防止源 極/汲極區域受到姓刻。 在圖11之結構中，係於上述之一連串之步驟之前，在形 成源極及汲極之接觸之部分預先形成金屬膜。在基板上形 成金屬後，在前述金屬膜上部形成多晶矽，然後根據上述 步驟形成源極及汲極區域，再形成層間絕緣膜。其次，利 用乾蝕刻方式就層間絕緣膜與源極/汲極區域上之閘極絕緣 膜進行蝕刻。此時，源極/汲極區域上之多晶矽亦因乾蝕刻 而一併受到蝕刻，最後，在層間絕緣膜、閘極絕緣膜以及 多晶矽上形成開孔。在此狀態下，若將金屬等導電體充填 入接觸孔，源極/汲極區域將透過形成於多晶矽之下層之金 屬層，與接觸孔之導電體以電氣方式加以連接。 以上所示之圖10及圖11之結構中，因為有必要在源極/沒 極區域上面或下面形成金屬層，步驟因而增加β但是，由 於得僅利用乾蝕刻方式形成接觸孔，接觸區域因此能夠更 進一步地縮小。 圖12係僅利用乾蝕刻方式形成源極/汲極之接觸孔之另一 實施型態。利用在閘極電極之側面形成側壁之方式形成 •21 - 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) 583424 A7 _B7 五、發明説明（19~Γ~ LDD結構，然後，在源極/汲極區域與閘極電極上形成金屬 膜與層間絕緣膜，再利用乾蝕刻方式就層間絕緣膜進行蝕 刻而形成與源極/汲極區域之接觸。採用此種結構時，由於 在源極/沒極區域已形成餘刻中止層（Etching St op)之金屬膜 ，因此得以防止形成源極/汲極區域之多晶矽受到蝕刻之情 形。將此一構想適用於圖4所揭示之TFT之製造方法時，在 為了植入（Implant)低濃度之離子而利用蝕刻方式除去通道 區域以外之閘極電極之際，將連同業已植入高濃度之離子 之區域上之閘極絕緣膜一併除去。然後，在植入低濃度之 離子後，於源極/汲極區域與閘極電極上形成金屬膜。接著 ’全面地形成層間絕緣膜，再利用乾蝕刻方式形成接觸孔 。採用此種結構時，由於在源極/汲極區域上已形成金屬膜 ’因此不會因為乾钱刻而使源極/汲極區域之多晶石夕亦受到 餘刻。但是，若採用此種結構，沉積金屬膜時必須達到使 閘極電極與源極/汲極區域不至於因為金屬膜而短路之厚度 。此外，在植入低濃度之離子時，由於在源極/汲極區域上 並無作為穿透膜之閘極絕緣膜存在，因而可能留下於植入 低濃度離子時連同雜質一併地導入多晶石夕之問題。因此， 閘極電極與源極/汲極區域不會發生短路之結構，而且，在 將雜質導入多晶矽之能性很低、抑或此種可能性很低亦無 妨之情形，如根據本結構，除了步驟之簡略化之外，而且 可能縮小接觸區域。當然，上述之結構亦得以適用於圖5、 圖6、以及圖8之結構。 此外，圖6揭示者雖係先形成p型tft與N型TFT之閘極電 -22- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 裝 訂
k 583424 A7 B7 五、發明説明（2Q ) 極後，再形成P型TFT之源極/汲極區域、N型TFT之步驟， 但並非特殊地加以限制。例如，首先於形成LDD結構之N型 TFT之閘極電極之同時形成P型TFT之閘極電極，然後，以 利用植入方式而形成源極/汲極區域之N型TFT部分作為光罩 ，形成P型TFT亦可行。此時，成為P型TFT之源極/汲極區 域之區域内，磷也會被植入，但是，在N型TFT形成後，以 N型TFT作為光罩，將二倍量之硼植入P型TFT之源極/汲極 區域之區域，即得以實現P型TFT。此處，也可以將形成N 型TFT與P型TFT之順序對調，但是，由於硼之份量多於磷 時活性化較易進行，因此於形成N型TFT後再形成P型TFT之 方式較佳。 此外，在前述有關半曝光（Half Exposure)之說明中，形 成於光罩上之遮光膜係呈網眼（Mesh)狀，但並非特殊地加 以限制，條紋（Stripe)狀之遮光膜亦無妨，只要光罩之結構 係得以形成介於完全曝光之部分與完全不曝光之部分之中 間程度之曝光部分即可。 而且，在上述之薄膜電晶體之製造步驟中所揭示者雖係 於源極/汲極區域中形成高濃度之離子區域後，在通道形成 區域上殘留膜厚較厚之光阻，而就其側面形成之膜厚較薄 之光阻進行灰化（Ashing)，但是亦得以於灰化（Ashing)後植 入離子。如此一來，由於係在光阻因為離子植入而硬化之 前進行光阻之灰化（Ashing)，可能提高光阻後退之精準度。 此外，有關上述圖5之說明，若為：於圖5之（b)之狀態下 植入高濃度之離子，然後如圖5之（c)所示，將光阻灰化 -23 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 583424 A7 B7 五、發明説明（21 ) (Ashing)成TFT之通道區域之幅度後，以殘留之光阻作為 光罩，針對金屬膜進行蝕刻，再如圖5之（d)所示，於金屬膜 進行蝕刻後植入低濃度之離子，此則更能夠根據圖式而做 說明。當然，在上述說明中，亦可將高濃度之離子植入與 就殘留於通道區域之光阻進行灰化（Ashing)之順序對調。 以上，本說明書係基於其結構為於一側之基板上形成畫 素電極，而於另一側之基板上形成對向電極之一般性之液 晶顯示裝置之TFT所為之說明，但是，在一側之基板上形成 畫素電極與對向電極，而將液晶驅動至與基板相互平行之 方向之橫向電場效應（In-Plane Switching )之液晶顯示裝置 之TFT中亦有適用之可能。當然，亦可能適用於使用場致發 光（Electro-luminescence)之有機 EL(Organic Electro-luminescence; OEL)顯示裝置等所使用之TFT中。再者，亦 可能將本發明適用於上述顯示裝置中具有顯示區域之TFT、 或是具有顯示區域周邊之周邊區域之TFT中任一種TFT。而 且，上述說明中所記載者，乃針對於其周邊電路區域係以 互補型之薄膜電晶體所構成，而其畫素區域則係以單一之 導電型之薄膜電晶體所構成之顯示裝置，但並未加以特殊 地限制，其周邊區域若係僅以P型或N型其中一種TFT構成 之顯示裝置亦可，或者，其顯示區域係以P型與N型之導電 型之TFT所構成之顯示裝置亦無妨。 發明之效果 從上述即可明瞭，若利用根據本發明之顯示裝置，開口 率即得以提昇，由於薄膜電晶體之閘極電極之周邊之段差 • 24· 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 583424 A7
所產生之不良影響亦得以解除。 此外’若利用根據本發明之顯示裝置之製造方法，於薄 膜電晶體形成之際用以植人雜質之離子之電壓即得以減低。 圖式之簡要說明 圖1係揭示根據本發明之顯示裝置之薄膜電晶體之一實施 例之結構圖’亦係圖3 I-Ι線之部面圖。 圖2係揭示根據本發明之顯示裝置之一實施例之概略平面 圖。 圖3係揭示根據本發明之顯示裝置之畫素之一實施例之平 面圖。 圖4(a)〜(e)係揭示根據本發明之顯示裝置之製造方法之一 實施例之步驟圖。 圖5(a)〜(d)係揭示根據本發明之顯示裝置之製造方法之另 一實施例之步驟圖。 圖6(a)〜(f)係揭示根據本發明之顯示裝置之製造方法之另 一實施例之步驟圖。 圖7係揭示根據圖5所示之步驟所製造之薄膜電晶體之閘 極電極之圖案（Pattern)之說明圖。 圖8(a)〜(d)係揭示根據本發明之顯示裝置之製造方法之另 一實施例之步驟圖。 圖9(a)〜(b)係揭示根據本發明之顯示裝置之製造方法之實 施例之步驟圖。 圖l〇(a)〜(b)係揭示根據本發明之顯示裝置之製造方法之 另一實施例之步驟圖。 -25-
本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 583424 A7 B7 五、發明説明（23 ) 圖11係揭示根據本發明之顯示裝置之製造方法之另一實 施例之步驟圖。 圖12(a)〜(g)係揭示根據本發明之顯示裝置之製造方法之 另一實施例之步驟圖。 元件符號之說明 SUB…透明基板、GL...閘極信號線、DL...汲極信號線、 CL.··容量信號線、TFT···薄膜電晶體、GT···閘極電極、 SD1·.·汲極電極、SD2··.源極電極、PX…晝素電極、GI…絕 緣膜、LGI1…第一層間絕緣膜、LGI2···第二層間絕緣膜、 CH...接觸孔、RE...光阻膜。 -26- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）

Claims (1)

  1. 583424 i..一*—冊’··' —— -----------——--一…., 9^10^21
    7γ 號專利申請案 ♦“ #击文申楼哮利範圍替換本(92年10月) — ------ 、申請專利範圍 1 · 一種顯示裝置，其特徵在於·· 於構成顯示裝置之基板上形成有薄膜電晶體， 此薄膜電晶體具備：多晶梦所形成之半導體層，其包 含通道區域、在此一通道區域兩側摻雜（D〇pe)入高濃度 之雜質之汲極及源極區域、汲極區域與通道區域之間以 及源極與通道區域之間或者汲極區域與通道區域之間摻 雜（Dope)入低濃度之雜質之輕摻雜汲極（1^〇)區域； 絕緣膜，其形成於此一半導體層上面，自通道區域、 輕摻雜汲極（LDD)區域、汲極及源極區域或汲極區域之 各部分膜厚呈階段性地依序減小；及 閘極電極，其係在前述通道區域上間隔著前述絕緣膜 所形成者。 ' 2·根據申請專利範圍第1項之顯示裝置，其中汲極及源極 區域上之絕緣膜之膜厚係8〇nm以下。 3·根據申請專利範圍第1項之顯示裝置，其中輕摻雜汲極 (LDD)區域上之絕緣膜之膜厚係9〇ηιη以下。 4·根據申請專利範圍第1項之顯示裝置，其中通道區域上 之絕緣膜之膜厚係l〇〇nm以下。 5 ·根據申請專利範圍第1項之顯示裝置，其中沒極及源極 區域上之絕緣膜之膜厚比較通道區域上之絕緣膜之膜厚 薄20nm以上。 6.根據申請專利範圍第1項之顯示裝置，其中位於LDD區 域正上方之絕緣膜之膜厚與位於汲極及源極區域正上方 之絕緣膜之膜厚之差距比較位於通道區域正上方之絕緣 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 583424 A8 B8 C8 D8 六、申請專利範圍 膜之膜厚與位於ldd區域正上方之絕緣膜之膜厚之差距 為大。 7· 一種顯示裝置，其特徵係具有一形成於絕緣性基板上之 包含通道區域、在前述通道區域兩側形成之汲極及源極 區域之多晶矽所形成之半導體層，及 於前述汲極及源極區域上所形成而包含接觸孔 (Contact Hole)之絕緣膜， 前述接觸孔之侧面之角度，遠離前述汲極及源極區域 之區域之角度係比接近前述汲極及源極區域之區域之角 度為大。 8·根據申請專利範圍第7項之顯示裝置，其中前述接觸孔 之側面之角度較大之區域係進行等向性蝕刻（Etching)， 而前述角度較小之區域則係於進行異向性蝕刻（Etching) 後再進行等向性蝕刻。 9· 一種顯示裝置，其特徵係具有一形成於絕緣性基板上之 包含閘極電極、通道區域、以及於前述通道區域兩側所 形成之汲極及源極區域之多晶矽所形成之薄膜電晶體，及 於前述汲極及源極區域及前述閘極電極上所形成之金 屬膜，及 於前述金屬膜上形成之包含接觸孔（c〇ntact Hole)之絕 緣膜， 刖述接觸孔係以異向性餘刻所形成。 10· —種顯示裝置之製造方法，其特徵在於：於絕緣性基板 上形成有薄膜電晶體， 583424 A8 B8 C8 _______ D8 六、申請專利範圍~^ " 前述薄膜電晶體係 經由於前述基板上形成由多晶矽組成之半導體層、絕 緣膜、導電層之步驟，及 使前述導電層殘留於通道區域與LDD區域上，並以殘 留之該導電層作為光罩（Mask)進行高濃度之雜質之離子 (Ion)植入步驟，及 使前述導電層殘留於通道區域上，並以殘留之該導電 層作為光罩（Mask)進行低濃度之雜質之離子植入步驟而 形成， 而且，殘留於通道區域上之導電層之圖案（Pattern)化 過程中所使用之光阻（Resist)膜，係採用殘留於通道區域 與LDD區域上之導電層之圖案（Pattern)化過程中所使用 之光阻（Resist)膜之周邊去除以後之光阻膜，同時， 在使前述導電膜殘留於通道區域與LDD區域上後，又 殘留於通道區域上之際，係以其作為光罩，而對於曝露 於此光罩外之前述絕緣膜之表面進行若干程度之蝕刻。 11 ·根據申請專利範圍第1 〇項之顯示裝置之製造方法，其中 殘留於通道區域與LDD區域上之光阻膜，係於通道區域 上以較大之厚度形成，而於LDD區域上則以較小之厚度 形成，至於殘留於通道區域上之光阻膜，則係將殘留於 通道區域與LDD區域上之前述光阻膜灰化（Ashing)所形 12· —種顯示裝置，其特徵在於： 具有· 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 583424 A BCD 申請專利範圍 形成於基板上之半導體層， 形成於前述半導體層上之閘極絕緣膜， 形成於前述閘極絕緣膜上之第一絕緣膜，及 介以形成於上述閘極絕緣膜與第一絕緣膜之接觸孔， 與前述半導體層電連接之電極； 别述接觸孔之前述半導體層側之側面的相對前述基板 之角度，係較前述接觸孔之前述第一絕緣膜上面側之側 面的相對前述基板之角度為小。 13·根據申請專利範圍第12項之顯示裝置，其中前述接觸孔 係由異向性蝕刻與等向性蝕刻所形成。 14· 一種顯示裝置，其特徵在於： 具有： 形成於基板上之半導體層， 形成於前述半導體層上之金屬層， 形成於前述半導體層與金屬層上之閘極絕緣膜， 形成於前述閘極絕緣膜上之第一絕緣膜，及 介以形成於前述閘極絕緣膜與第一絕緣膜之接觸孔， 與前述金屬層電連接之電極； 刖述金屬層之上面的寬度，係較前述金屬層之下面的 寬度為寬廣。 15.根據申請專利範圍第丨4項之顯示裝置，其中前述金屬層 之上面的寬度，係較前述接觸孔之下面的寬度為寬廣。 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
TW091102108A 2001-02-06 2002-02-06 Display device and the manufacturing method thereof TW583424B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001029050 2001-02-06
JP2002019751A JP4037117B2 (ja) 2001-02-06 2002-01-29 表示装置

Publications (1)

Publication Number Publication Date
TW583424B true TW583424B (en) 2004-04-11

Family

ID=26608966

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091102108A TW583424B (en) 2001-02-06 2002-02-06 Display device and the manufacturing method thereof

Country Status (5)

Country Link
US (3) US6624443B2 (zh)
JP (1) JP4037117B2 (zh)
KR (1) KR100526731B1 (zh)
CN (1) CN1185533C (zh)
TW (1) TW583424B (zh)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294799B1 (en) * 1995-11-27 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same
US5940732A (en) * 1995-11-27 1999-08-17 Semiconductor Energy Laboratory Co., Method of fabricating semiconductor device
JPH10135475A (ja) * 1996-10-31 1998-05-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2003257662A (ja) * 2002-03-04 2003-09-12 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置及びその製造方法
TW578308B (en) * 2003-01-09 2004-03-01 Au Optronics Corp Manufacturing method of thin film transistor
TWI222224B (en) * 2003-04-29 2004-10-11 Toppoly Optoelectronics Corp TFT structure and manufacturing method of the same
TWI222227B (en) * 2003-05-15 2004-10-11 Au Optronics Corp Method for forming LDD of semiconductor devices
EP1639403B1 (en) * 2003-06-04 2008-11-05 TPO Hong Kong Holding Limited Method for manufacturing liquid crystal display device
US7423343B2 (en) * 2003-08-05 2008-09-09 Semiconductor Energy Laboratory Co., Ltd. Wiring board, manufacturing method thereof, semiconductor device and manufacturing method thereof
CN100369266C (zh) * 2003-09-29 2008-02-13 友达光电股份有限公司 控制薄膜晶体管及其制造方法与含其的电致发光显示装置
US7314785B2 (en) * 2003-10-24 2008-01-01 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR101012718B1 (ko) * 2003-12-30 2011-02-09 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
JP2005197618A (ja) 2004-01-09 2005-07-21 Nec Corp 薄膜トランジスタ、薄膜トランジスタの形成方法ならびに表示デバイス、電子機器
JP2005217368A (ja) * 2004-02-02 2005-08-11 Toshiba Matsushita Display Technology Co Ltd 薄膜トランジスタおよびその製造方法
KR100579188B1 (ko) * 2004-02-12 2006-05-11 삼성에스디아이 주식회사 엘디디 구조를 갖는 박막트랜지스터
CN100368912C (zh) * 2005-02-03 2008-02-13 广辉电子股份有限公司 液晶显示装置的制造方法
CN100368911C (zh) * 2005-02-03 2008-02-13 广辉电子股份有限公司 液晶显示装置
US7588970B2 (en) * 2005-06-10 2009-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2007258453A (ja) * 2006-03-23 2007-10-04 Toshiba Matsushita Display Technology Co Ltd 薄膜トランジスタ、及びその製造方法
KR100770263B1 (ko) * 2006-05-03 2007-10-25 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
KR100796609B1 (ko) * 2006-08-17 2008-01-22 삼성에스디아이 주식회사 Ｃｍｏｓ 박막 트랜지스터의 제조방법
KR100867921B1 (ko) * 2006-11-29 2008-11-10 삼성에스디아이 주식회사 박막 트랜지스터의 제조방법
KR100811997B1 (ko) * 2006-12-04 2008-03-10 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조방법과 이를 포함한평판표시장치
KR100836472B1 (ko) 2007-03-22 2008-06-09 삼성에스디아이 주식회사 반도체장치 및 그 제조방법
WO2012160800A1 (ja) * 2011-05-24 2012-11-29 シャープ株式会社 半導体装置の製造方法
CN103762166A (zh) * 2011-12-31 2014-04-30 广东中显科技有限公司 精确对准的搭桥晶粒多晶硅薄膜晶体管的制造方法
CN103779206A (zh) * 2011-12-31 2014-05-07 广东中显科技有限公司 一种搭桥晶粒多晶硅薄膜晶体管及其制造方法
JP5827970B2 (ja) * 2013-03-25 2015-12-02 株式会社ジャパンディスプレイ 表示装置及び電子機器
CN103178006B (zh) * 2013-03-29 2015-09-23 上海和辉光电有限公司 调整低温多晶硅晶体管阀值电压的方法
CN104240633B (zh) * 2013-06-07 2018-01-09 上海和辉光电有限公司 薄膜晶体管和有源矩阵有机发光二极管组件及其制造方法
CN104241390B (zh) * 2013-06-21 2017-02-08 上海和辉光电有限公司 薄膜晶体管和有源矩阵有机发光二极管组件及制造方法
CN104241389B (zh) 2013-06-21 2017-09-01 上海和辉光电有限公司 薄膜晶体管和有源矩阵有机发光二极管组件及制造方法
TWI713943B (zh) * 2013-09-12 2020-12-21 日商新力股份有限公司 顯示裝置及電子機器
US9530808B2 (en) * 2013-09-12 2016-12-27 Boe Technology Group Co., Ltd. TFT array substrate, manufacturing method thereof, and display device
CN103531595B (zh) * 2013-10-31 2016-09-14 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置
US9543335B2 (en) 2014-07-17 2017-01-10 Innolux Corporation Liquid-crystal display and element substrate thereof
TWI567452B (zh) * 2014-07-17 2017-01-21 群創光電股份有限公司 液晶顯示裝置及其元件基板
CN104779168B (zh) * 2015-04-13 2018-01-12 武汉华星光电技术有限公司 用于制作薄膜晶体管的方法
CN105870199A (zh) * 2016-05-26 2016-08-17 深圳市华星光电技术有限公司 薄膜晶体管、薄膜晶体管的制备方法及cmos器件
CN106711087A (zh) * 2016-12-26 2017-05-24 武汉华星光电技术有限公司 薄膜晶体管的制作方法
CN106847927A (zh) * 2017-01-23 2017-06-13 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法、液晶面板
CN107026178B (zh) * 2017-04-28 2019-03-15 深圳市华星光电技术有限公司 一种阵列基板、显示装置及其制作方法
KR20180137642A (ko) * 2017-06-16 2018-12-28 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN111095385B (zh) * 2017-09-21 2021-06-22 夏普株式会社 显示装置
CN107818948B (zh) * 2017-10-31 2020-04-17 京东方科技集团股份有限公司 一种阵列基板的制备方法
CN116247011B (zh) * 2023-05-10 2023-10-13 长鑫存储技术有限公司 半导体结构及其制造方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5736751A (en) * 1982-04-13 1998-04-07 Seiko Epson Corporation Field effect transistor having thick source and drain regions
US5414442A (en) * 1991-06-14 1995-05-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
JP2564725B2 (ja) 1991-12-24 1996-12-18 株式会社半導体エネルギー研究所 Ｍｏｓ型トランジスタの作製方法
KR100292767B1 (ko) * 1992-09-25 2001-09-17 이데이 노부유끼 액정표시장치
US5279308A (en) * 1993-02-19 1994-01-18 Graphic Controls Corporation Intrauterine pressure catheter system
JPH07131018A (ja) * 1993-06-23 1995-05-19 Sanyo Electric Co Ltd 薄膜トランジスタ及びその製造方法
US6190933B1 (en) * 1993-06-30 2001-02-20 The United States Of America As Represented By The Secretary Of The Navy Ultra-high resolution liquid crystal display on silicon-on-sapphire
JPH0836771A (ja) 1994-07-25 1996-02-06 Sony Corp 光学ピックアップ
US5977559A (en) * 1995-09-29 1999-11-02 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor having a catalyst element in its active regions
JPH08236771A (ja) * 1996-03-22 1996-09-13 Semiconductor Energy Lab Co Ltd Ｍｏｓ型トランジスタ
JP3274081B2 (ja) * 1997-04-08 2002-04-15 松下電器産業株式会社 薄膜トランジスタの製造方法および液晶表示装置の製造方法
AUPO777997A0 (en) * 1997-07-09 1997-07-31 Technosearch Pty. Limited Improvements in containers
JP3679567B2 (ja) * 1997-09-30 2005-08-03 三洋電機株式会社 薄膜トランジスタの製造方法
KR19990039940A (ko) * 1997-11-15 1999-06-05 구자홍 박막트랜지스터 제조방법
US6320204B1 (en) * 1997-12-25 2001-11-20 Seiko Epson Corporation Electro-optical device in which an extending portion of a channel region of a semiconductor layer is connected to a capacitor line and an electronic apparatus including the electro-optical device
JP2000111952A (ja) * 1998-10-07 2000-04-21 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
TW514757B (en) * 1998-11-26 2002-12-21 Seiko Epson Corp Electro-optical device and production method thereof and electronic equipment
JP2000174282A (ja) * 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
US6395586B1 (en) * 1999-02-03 2002-05-28 Industrial Technology Research Institute Method for fabricating high aperture ratio TFT's and devices formed
KR100323080B1 (ko) * 1999-06-04 2002-02-09 구본준, 론 위라하디락사 박막 트랜지스터 및 그 제조방법
JP2001029050A (ja) 1999-07-22 2001-02-06 Asahi Denka Kogyo Kk 含水固形ルー用油脂組成物
JP2001196594A (ja) * 1999-08-31 2001-07-19 Fujitsu Ltd 薄膜トランジスタ、液晶表示用基板及びその製造方法
US6384427B1 (en) * 1999-10-29 2002-05-07 Semiconductor Energy Laboratory Co., Ltd. Electronic device
US6646287B1 (en) * 1999-11-19 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with tapered gate and insulating film
KR100577410B1 (ko) * 1999-11-30 2006-05-08 엘지.필립스 엘시디 주식회사 엑스레이 영상 감지소자 및 그 제조방법
US6825488B2 (en) * 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
AT410727B (de) * 2000-03-14 2003-07-25 Austria Mikrosysteme Int Verfahren zum unterbringen von sensoren in einem gehäuse
US7525165B2 (en) * 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
JP2002019751A (ja) 2000-07-05 2002-01-23 Fuji Photo Film Co Ltd ラベル貼付装置
TW515104B (en) * 2000-11-06 2002-12-21 Semiconductor Energy Lab Electro-optical device and method of manufacturing the same
TW586141B (en) * 2001-01-19 2004-05-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US6773944B2 (en) * 2001-11-07 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device

Also Published As

Publication number Publication date
CN1375735A (zh) 2002-10-23
KR20020065388A (ko) 2002-08-13
JP2002313810A (ja) 2002-10-25
US6936847B2 (en) 2005-08-30
JP4037117B2 (ja) 2008-01-23
US6624443B2 (en) 2003-09-23
CN1185533C (zh) 2005-01-19
US20020104992A1 (en) 2002-08-08
US20030209709A1 (en) 2003-11-13
US20050242354A1 (en) 2005-11-03
KR100526731B1 (ko) 2005-11-09
US7388228B2 (en) 2008-06-17

Similar Documents

Publication Publication Date Title
TW583424B (en) Display device and the manufacturing method thereof
TWI401802B (zh) 薄膜電晶體板及其製造方法
KR100199652B1 (ko) 박막 전계 효과 트랜지스터 및 액정 표시 장치
KR100958640B1 (ko) 커패시터와 박막 트랜지스터를 갖는 기판, 이를 구비한평판 디스플레이 장치 및 상기 커패시터와 박막트랜지스터를 갖는 기판의 제조방법
KR20020079196A (ko) 평판 디스플레이 장치용 표시 소자 제조 방법
WO2016175086A1 (ja) 半導体装置及びその製造方法
JP2011033703A (ja) 表示装置及びその製造方法
US7396707B2 (en) Fabrication method of a semiconductor device
KR100623232B1 (ko) 평판표시장치 및 그의 제조방법
US20100244037A1 (en) Thin film transistor, its manufacturing method, and liquid crystal display panel and electronic device using same
KR100686337B1 (ko) 박막 트랜지스터, 이의 제조 방법 및 이를 사용하는 평판표시장치
WO2019200835A1 (zh) Cmos型ltps tft基板的制作方法
KR20010055071A (ko) 박막 트랜지스터의 제조 방법
KR100288368B1 (ko) 박막트랜지스터와이것을제조하기위한방법
JP2003270663A (ja) 液晶表示装置
US20090218574A1 (en) Display device and manufacturing method therefor
JP2005159304A (ja) 薄膜トランジスタ、この製造方法及びこれを用いた平板表示装置
JP3647384B2 (ja) 薄膜半導体素子およびその製造方法並びに表示パネル
KR100534581B1 (ko) 골드 구조를 갖는 박막 트랜지스터를 제조하는 방법
KR20080032722A (ko) 시모스 박막트랜지스터 기판 제조방법
KR100923054B1 (ko) 디스플레이 픽셀 및 이의 제조 방법
JP4859266B2 (ja) 薄膜トランジスタとその製造方法および液晶表示装置
JP2005064123A (ja) 薄膜トランジスタおよび表示装置
JP2007201076A (ja) 半導体装置及びその製造方法
KR100279261B1 (ko) 폴리실리콘-박막트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees