CN103531595B - 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置 - Google Patents
低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置 Download PDFInfo
- Publication number
- CN103531595B CN103531595B CN201310532584.2A CN201310532584A CN103531595B CN 103531595 B CN103531595 B CN 103531595B CN 201310532584 A CN201310532584 A CN 201310532584A CN 103531595 B CN103531595 B CN 103531595B
- Authority
- CN
- China
- Prior art keywords
- low
- polycrystalline silicon
- layer
- substrate
- temperature polycrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明提供了一种低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置,属于显示技术领域。其中,所述阵列基板包括由低温多晶硅经过等离子体处理后形成的有源层。本发明的技术方案在利用低温多晶硅形成有源层时,对低温多晶硅膜质的损伤较小,能够省去激活工艺。
Description
技术领域
本发明涉及显示技术领域,特别是指一种低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置。
背景技术
由于非晶硅(a-Si)本身的缺陷问题,如,缺陷态多导致的开态电流低、迁移率低、稳定性差,使得非晶硅在很多领域的应用受到限制。为了弥补非晶硅本身的缺陷,扩大相关产品(例如基于非晶硅制作的半导体器件)在相关领域的应用,低温多晶硅(LTPS)技术应运而生。
图1为现有技术中LTPS TFT(薄膜晶体管)阵列基板的结构示意图。如图1所示,LTPS TFT阵列基板包括:基板1、有源层3、栅绝缘层(Gate Insulator,GI)4、栅电极5、第一绝缘层6、源漏电极(包括源电极和漏电极)7、第二绝缘层8、像素电极9。
其中,在形成有源层3时,首先在基板1上制作低温多晶硅层,再沉积栅绝缘层4,再在栅绝缘层4上形成栅电极5;在形成栅电极5后,为了使源漏极金属与低温多晶硅层实现欧姆接触,在形成栅电极5后会对低温多晶硅层进行离子注入,使注入的离子起到改变多晶硅层与金属层接触特性的作用形成有源层3,该有源层3的中间区域为半导体,两侧为离子注入区用以与金属层形成欧姆接触。由于是隔着栅绝缘层对低温多晶硅层进行离子注入,离子注入的能量较大,会对低温多晶硅膜质造成破坏,因此在离子注入之后,还需要高温激活工艺使低温多晶硅膜质得到恢复,工艺流程比较复杂。
发明内容
本发明要解决的技术问题是提供一种低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置,在利用低温多晶硅形成有源层时,对低温多晶硅膜质的损伤较小,能够省去激活工艺。
为解决上述技术问题,本发明的实施例提供技术方案如下:
一方面,提供一种低温多晶硅薄膜晶体管阵列基板,所述阵列基板包括由低温多晶硅经过等离子体处理后形成的有源层。
进一步地,所述有源层包括有对应栅电极的第一区域和除所述第一区域之外的第二区域,所述第二区域上覆盖的栅绝缘层的厚度小于所述第一区域上覆盖的栅绝缘层的厚度,或所述第二区域上未覆盖有栅绝缘层。
进一步地,所述阵列基板具体包括:
基板;
位于所述基板上的有源层;
位于所述有源层上、包括有接触孔的栅绝缘层;
位于所述栅绝缘层上的栅电极和栅线;
位于所述形成有所述栅电极和栅线的基板上、包括有接触孔的第一绝缘层,所述第一绝缘层接触孔位置与所述栅绝缘层接触孔位置重合;
位于所述第一绝缘层上的源电极、漏电极和数据线,所述源电极和漏电极通过所述贯穿栅绝缘层和第一绝缘层的接触孔与所述有源层连接;
位于形成有所述源电极、漏电极和数据线的基板上的包括有像素电极过孔的第二绝缘层;
位于所述第二绝缘层上的像素电极,所述像素电极通过所述像素电极过孔与所述漏电极连接。
本发明实施例还提供了一种显示装置,包括如上所述的低温多晶硅薄膜晶体管阵列基板。
本发明实施例还提供了一种低温多晶硅薄膜晶体管阵列基板的制作方法,包括在基板上形成低温多晶硅层、栅电极、第一绝缘层及源电极和漏电极的步骤;其中,在形成栅电极和源电极、漏电极之间的第一绝缘层之前,对基板上的低温多晶硅层进行等离子体处理形成有源层。
进一步地,所述低温多晶硅层包括有对应栅电极的第一区域和除所述第一区域之外的第二区域,所述对基板上的低温多晶硅层进行等离子体处理形成有源层之前还包括:
减薄所述低温多晶硅层第二区域上覆盖的栅绝缘层;或
去除所述低温多晶硅层第二区域上覆盖的栅绝缘层。
进一步地,所述对基板上的低温多晶硅层进行等离子体处理形成有源层包括:
在等离子体增强化学气相沉积PECVD设备或等离子体设备中,将反应气体电离,将反应气体电离产生的等离子体对所述低温多晶硅层进行预设时间的处理,以便向所述低温多晶硅层中掺杂离子。
进一步地,所述在PECVD设备或等离子体设备中,将反应气体电离,将反应气体电离产生的等离子体对所述低温多晶硅层进行预设时间的处理包括:
在PECVD设备或等离子体设备中、20-350摄氏度的环境下,用高周波电源将反应气体电离,将反应气体电离产生的等离子体通过电场加速或直接通过扩散对所述低温多晶硅层进行1-3min的处理。
进一步地,所述反应气体包括磷烷和硼烷。
进一步地,所述制作方法具体包括:
提供一基板;
在所述基板上形成低温多晶硅层;
在所述低温多晶硅层上形成包括有接触孔的栅绝缘层;
在所述栅绝缘层上形成栅电极和栅线的图形;
对所述低温多晶硅层进行等离子处理形成有源层;
在形成有所述栅电极和栅线的基板上形成包括有接触孔的第一绝缘层;
在所述第一绝缘层上形成源电极、漏电极和数据线的图形,所述源电极和漏电极通过所述贯穿栅绝缘层和第一绝缘层的接触孔与所述有源层连接;
在形成有所述源电极、漏电极和数据线的基板上形成包括有像素电极过孔的第二绝缘层;
在所述第二绝缘层上形成像素电极的图形,所述像素电极通过所述像素电极过孔与所述漏电极连接。
本发明的实施例具有以下有益效果:
上述方案中,对基板上的低温多晶硅层进行等离子体处理,实现对低温多晶硅注入离子、形成有源层的目的。相对于现有的离子注入方式,等离子体处理对低温多晶硅膜质的损伤较小,不需要再进行后续的激活工艺,达到节省工艺的目的。
附图说明
图1为现有技术中LTPS TFT阵列基板的结构示意图;
图2为现有技术中LTPS TFT阵列基板栅电极刻蚀和接触孔刻蚀的工艺流程示意图;
图3为本发明实施例LTPS TFT阵列基板栅电极刻蚀和接触孔刻蚀的工艺流程示意图。
附图标记
1基板 2低温多晶硅层 3有源层
4栅绝缘层 5栅电极 6第一绝缘层
7源电极、漏电极 8第二绝缘层 9像素电极
10接触孔
具体实施方式
为使本发明的实施例要解决的技术问题、技术方案和优点更加清楚,下面将结合附图及具体实施例进行详细描述。
本发明的实施例针对现有技术中对低温多晶硅进行离子注入时,会对多晶硅膜质造成破坏,因此在离子注入之后,还需要高温激活工艺的问题,提供一种低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置,在利用低温多晶硅形成有源层时,对低温多晶硅膜质的损伤较小,能够省去激活工艺。
本发明实施例提供了一种低温多晶硅薄膜晶体管阵列基板,其中,所述阵列基板包括由低温多晶硅经过等离子体处理后形成的有源层。
进一步地,所述有源层包括有对应栅电极的第一区域和除所述第一区域之外的第二区域,所述第二区域上覆盖的栅绝缘层的厚度小于所述第一区域上覆盖的栅绝缘层的厚度,或所述第二区域上未覆盖有栅绝缘层,这样在对低温多晶硅进行等离子体处理时,能够减小栅绝缘层对等离子处理造成的影响,加强等离子体处理效果。
具体地,所述阵列基板包括:
基板;
位于所述基板上的有源层;
位于所述有源层上、包括有接触孔的栅绝缘层;
位于所述栅绝缘层上的栅电极和栅线;
位于所述形成有所述栅电极和栅线的基板上、包括有接触孔的第一绝缘层,所述第一绝缘层接触孔位置与所述栅绝缘层接触孔位置重合;
位于所述第一绝缘层上的源电极、漏电极和数据线,所述源电极和漏电极通过所述贯穿栅绝缘层和第一绝缘层的接触孔与所述有源层连接;
位于形成有所述源电极、漏电极和数据线的基板上的包括有像素电极过孔的第二绝缘层;
位于所述第二绝缘层上的像素电极,所述像素电极通过所述像素电极过孔与所述漏电极连接。
本实施例的阵列基板,对基板上的低温多晶硅层进行等离子体处理,实现对低温多晶硅注入离子、形成有源层的目的。相对于现有的离子注入方式,等离子体处理对低温多晶硅膜质的损伤较小,不需要再进行后续的激活工艺,达到节省工艺的目的。
本发明实施例还提供了一种显示装置,包括如上所述的低温多晶硅薄膜晶体管阵列基板。其中,低温多晶硅薄膜晶体管阵列基板同上述实施例,在此不再赘述。另外,显示装置其他部分的结构可以参考现有技术,对此本文不再详细描述。该显示装置可以为:电子纸、电视、显示器、数码相框、手机、平板电脑等具有任何显示功能的产品或部件。
本发明实施例还提供了一种低温多晶硅薄膜晶体管阵列基板的制作方法,包括在基板上形成低温多晶硅层、栅电极、第一绝缘层及源电极和漏电极的步骤;其中,在形成栅电极和源电极、漏电极之间的第一绝缘层之前,对基板上的低温多晶硅层进行等离子体处理形成有源层。
本实施例的阵列基板的制作方法,对基板上的低温多晶硅层进行等离子体处理,实现对低温多晶硅注入离子、形成有源层的目的。相对于现有的离子注入方式,等离子体处理对低温多晶硅膜质的损伤较小,不需要再进行后续的激活工艺,达到节省工艺的目的。
进一步地,所述低温多晶硅层包括有对应栅电极的第一区域和除所述第一区域之外的第二区域,所述对基板上的低温多晶硅层进行等离子体处理形成有源层之前还包括:
减薄所述低温多晶硅层第二区域上覆盖的栅绝缘层;或
去除所述低温多晶硅层第二区域上覆盖的栅绝缘层。
这样在对低温多晶硅进行等离子体处理时,能够减小栅绝缘层对等离子处理造成的影响,加强等离子体处理效果。
具体地,所述对基板上的低温多晶硅层进行等离子体处理形成有源层包括:
在PECVD(等离子体增强化学气相沉积)设备或等离子体设备中,将反应气体电离,将反应气体电离产生的等离子体对所述低温多晶硅层进行预设时间的处理,以便向所述低温多晶硅层中掺杂离子。
进一步地,所述在PECVD设备或等离子体设备中,将反应气体电离,将反应气体电离产生的等离子体对所述低温多晶硅层进行预设时间的处理包括:在PECVD设备或等离子体设备中、20-350摄氏度的环境下,用高周波电源将反应气体电离,将反应气体电离产生的等离子体通过电场加速或直接通过扩散对所述低温多晶硅层进行1-3min的处理。
其中,所述反应气体可以包括磷烷和硼烷。
具体地,所述制作方法可以包括:
提供一基板;
在所述基板上形成低温多晶硅层;
在所述低温多晶硅层上形成包括有接触孔的栅绝缘层;
在所述栅绝缘层上形成栅电极和栅线的图形;
对所述低温多晶硅层进行等离子处理形成有源层;
在形成有所述栅电极和栅线的基板上形成包括有接触孔的第一绝缘层;
在所述第一绝缘层上形成源电极、漏电极和数据线的图形,所述源电极和漏电极通过所述贯穿栅绝缘层和第一绝缘层的接触孔与所述有源层连接;
在形成有所述源电极、漏电极和数据线的基板上形成包括有像素电极过孔的第二绝缘层;
在所述第二绝缘层上形成像素电极的图形,所述像素电极通过所述像素电极过孔与所述漏电极连接。
下面结合附图以及具体的实施例对本发明的低温多晶硅薄膜晶体管阵列基板及其制作方法进行详细介绍:
如图2所示,现有的低温多晶硅薄膜晶体管阵列基板的制作方法包括以下步骤:
步骤21:如图2(a)所示,在基板1上形成低温多晶硅层2,并图案化该低温多晶硅层2;其中,基板1为透明基板,其可为玻璃基板或塑胶基板,在制作硬质基板时,可优选玻璃基板,其透光性好,以保证显示面板的光照强度,在制作柔性基板时可采用塑胶基板。
低温多晶硅层2的图案化一般通过构图工艺实现,其具体方式可为:在低温多晶硅层2上覆一层感光(photo-sensitive)材料,该层即所谓的光刻胶,然后使得光线通过灰阶掩膜板或普通掩膜板照射于光刻胶上以将该光刻胶的部分区域曝光。由于灰阶掩膜板或普通掩膜板上具有有源区域的图案,将使部分光线得以穿过灰阶掩膜板或普通掩膜板而照射于光刻胶上,使得光刻胶的曝光具有选择性,同时借此将灰阶掩膜板或普通掩膜板上的图案完整的复印至光刻胶上。然后,利用合适的显影液剂(developer)除去部分光刻胶,使得光刻胶显现所需要的图案。接着,通过蚀刻工艺将未被光刻胶覆盖的部分低温多晶硅层2去除,在此的蚀刻工艺可选用湿式蚀刻、干式蚀刻或两者配合使用。最后,将剩余的图案化的光刻胶全部去除,进而完成低温多晶硅层2的图案化制程。
之后在低温多晶硅层2上形成栅绝缘层4,栅绝缘层4可以为氧化硅层(SiOx)或氮化硅层(SiNx),或者由氧化硅层与氮化硅层叠层形成,其通过化学气相沉积(Chemicalvapor deposition,CVD)形成于低温多晶硅层2上。
在栅绝缘层4上形成栅金属层,具体地,栅金属层可以通过溅射(Sputtering)工艺形成于栅绝缘层4上,再通过构图工艺形成栅电极5和栅线的图形,其中,栅金属层可以采用Pt、Ru、Au、Ag、Mo、Cr、Al、Ta、Ti和W的一种或多种。
步骤22:如图2(b)所示,在形成栅电极和源电极、漏电极之间的第一绝缘层(即层间绝缘层)之前,利用离子注入设备将硼离子或磷离子注入到低温多晶硅层2中形成有源层3,达到实现源漏金属层与低温多晶硅层欧姆接触和定义薄膜晶体管沟道长度的目的。但是由于离子注入设备产生的离子能量较高,会损伤低温多晶硅层的晶体结构,从而在离子注入后需要进行高温激活工艺,此工艺一般使用快速退火设备进行。
步骤23:如图2(c)所示,在经过步骤22的基板1上沉积第一绝缘层6,该第一绝缘层6为层间绝缘层,其可以为氧化硅层或氮化硅层,或者由氧化硅层与氮化硅层层叠形成,其可以通过化学气相沉积形成于经过步骤22的基板1上。
步骤24:如图2(d)所示,通过构图工艺形成包括有接触孔10的第一绝缘层6的图形,接触孔10贯穿第一绝缘层6和栅绝缘层4,形成在第一绝缘层6上的源电极和漏电极可以通过接触孔10与有源层3连接。
在步骤22中,由于是隔着栅绝缘层4对低温多晶硅层2进行离子注入,离子注入的能量较大,会对低温多晶硅膜质造成破坏,因此在离子注入之后,还需要高温激活工艺使多晶硅膜质得到恢复,工艺流程比较复杂。
为了解决上述问题,本实施例提供了一种低温多晶硅薄膜晶体管阵列基板的制作方法,具体包括以下步骤:
步骤31:如图3(a)所示,在基板1上形成低温多晶硅层2,并图案化该低温多晶硅层2,其中,基板1为透明基板,其可为玻璃基板或塑胶基板,在制作硬质基板时,可优选玻璃基板,其透光性好,以保证显示面板的光照强度,在制作柔性基板时可采用塑胶基板。
低温多晶硅层2的图案化一般通过构图工艺实现,其具体方式可为:在低温多晶硅层2上覆一层感光材料,该层即所谓的光刻胶,然后使得光线通过灰阶掩膜板或普通掩膜板照射于光刻胶上以将该光刻胶曝光。由于灰阶掩膜板或普通掩膜板上具有有源区域的图案,将使部分光线得以穿过灰阶掩膜板或普通掩膜板而照射于光刻胶上,使得光刻胶的曝光具有选择性,同时借此将灰阶掩膜板或普通掩膜板上的图案完整的复印至光刻胶上。然后,利用合适的显影液剂除去部分光刻胶,使得光刻胶显现所需要的图案。接着,通过蚀刻工艺将未被光刻胶覆盖的部分低温多晶硅层2去除,在此的蚀刻工艺可选用湿式蚀刻、干式蚀刻或两者配合使用。最后,将剩余的图案化的光刻胶全部去除,进而完成低温多晶硅层2的图案化制程。
之后在低温多晶硅层2上形成栅绝缘层4,栅绝缘层4可以为氧化硅层或氮化硅层,或者由氧化硅层与氮化硅层层叠形成,其通过化学气相沉积形成于低温多晶硅层2上。
在栅绝缘层4上形成栅金属层,具体地,栅金属层可以通过溅射工艺形成于栅绝缘层4上,再通过构图工艺形成栅电极和栅线的图形5,其中,栅金属层可以采用Pt、Ru、Au、Ag、Mo、Cr、Al、Ta、Ti和W的一种或多种。
步骤32:在形成栅电极和栅线之后,剥离掉基板表面的光刻胶并进行表面清洗,基板进入到第一绝缘层(即层间绝缘层,ILD)的成膜腔室,ILD成膜一般使用PECVD设备。
本实施例中,在ILD成膜前,使用磷烷或者硼烷对低温多晶硅层2表面进行等离子体处理形成有源层3,此步骤可达到与离子注入和激活工艺同样的效果,能够实现源漏金属层与低温多晶硅层的欧姆接触和定义薄膜晶体管沟道长度的目的。所述低温多晶硅层包括有对应栅电极的第一区域和除所述第一区域之外的第二区域,进一步地,为了在对低温多晶硅进行等离子体处理时,减小栅绝缘层对等离子处理造成的影响,加强等离子体处理效果,在等离子体处理之前,对低温多晶硅层第二区域上覆盖的栅绝缘层进行刻蚀,减薄低温多晶硅层上覆盖的栅绝缘层;或者完全去除低温多晶硅层第二区域上覆盖的栅绝缘层。
具体地,可以在PECVD腔室中、20-350摄氏度的环境下,用高周波电源将磷烷或者硼烷电离,将磷烷或者硼烷电离产生的等离子体通过电场加速或直接通过扩散对低温多晶硅层处理1-3min,一般情况下,温度越高,等离子体处理的效率越高。进一步地,还可以在等离子体设备比如Dry Etch(干刻)设备中,用高周波电源将反应气体电离,将反应气体电离产生的等离子体通过电场加速或直接通过扩散对所述低温多晶硅层进行预设时间的处理。
由于等离子体处理对低温多晶硅膜质的损伤较小,因此不需要进行后续的激活工艺。
步骤33:如图3(c)所示,在同一个PECVD腔室中,在经过步骤32的基板1上沉积第一绝缘层6,该第一绝缘层6为层间绝缘层,其可以为氧化硅层或氮化硅层,或者由氧化硅层与氮化硅层层叠形成,其可以通过化学气相沉积形成于经过步骤32的基板1上。
步骤34:如图3(d)所示,通过构图工艺形成包括有接触孔10的第一绝缘层6的图形,接触孔10贯穿第一绝缘层6和栅绝缘层4,形成在第一绝缘层6上的源电极和漏电极可以通过接触孔10与有源层3连接。
其中,如果步骤32中低温多晶硅层第二区域上覆盖的栅绝缘层被完全去除,那么接触孔10只需要贯穿第一绝缘层6即可。
在步骤34之后,在经过步骤34的基板1上沉积源漏金属层,源漏金属层可以采用Pt、Ru、Au、Ag、Mo、Cr、Al、Ta、Ti和W的一种或多种的合金,在源漏金属层上涂覆光刻胶,利用掩模板进行曝光、显影,经刻蚀后在第一绝缘层6图形上形成源电极和漏电极、数据线,源电极和漏电极通过栅绝缘层和第一绝缘层上的接触孔10与有源层3连接。
在形成有源电极和漏电极、数据线的基板上沉积第二绝缘层,第二绝缘层可以采用SiNx、SiO2或树脂,在第二绝缘层上涂覆光刻胶,利用掩模板进行曝光、显影,经刻蚀后形成包括有像素电极过孔的第二绝缘层的图形。在第二绝缘层上沉积透明导电层,透明导电层可以为ITO或IZO,在透明导电层上涂覆光刻胶,利用掩模板进行曝光、显影,经刻蚀后形成像素电极的图形,像素电极通过像素电极过孔与漏电极连接。
经过上述步骤之后即形成本发明的低温多晶硅薄膜晶体管阵列基板,与现有工艺相比,本发明的阵列基板在制作过程中对基板上的低温多晶硅层进行等离子体处理,实现对低温多晶硅注入离子、形成有源层的目的。相对于离子注入,等离子体处理对低温多晶硅膜质的损伤较小,不需要再进行后续的激活工艺,达到节省工艺的目的。
以上所述是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明所述原理的前提下,还可以作出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (8)
1.一种低温多晶硅薄膜晶体管阵列基板,其特征在于,所述阵列基板包括由低温多晶硅经过等离子体处理后形成的有源层;
所述有源层包括有对应栅电极的第一区域和除所述第一区域之外的第二区域,所述第二区域上覆盖的栅绝缘层的厚度小于所述第一区域上覆盖的栅绝缘层的厚度,或所述第二区域上未覆盖有栅绝缘层。
2.根据权利要求1所述的低温多晶硅薄膜晶体管阵列基板,其特征在于,所述阵列基板具体包括:
基板;
位于所述基板上的有源层;
位于所述有源层上、包括有接触孔的栅绝缘层;
位于所述栅绝缘层上的栅电极和栅线;
位于所述形成有所述栅电极和栅线的基板上、包括有接触孔的第一绝缘层,所述第一绝缘层接触孔位置与所述栅绝缘层接触孔位置重合;
位于所述第一绝缘层上的源电极、漏电极和数据线,所述源电极和漏电极通过所述贯穿栅绝缘层和第一绝缘层的接触孔与所述有源层连接;
位于形成有所述源电极、漏电极和数据线的基板上的包括有像素电极过孔的第二绝缘层;
位于所述第二绝缘层上的像素电极,所述像素电极通过所述像素电极过孔与所述漏电极连接。
3.一种显示装置,其特征在于,包括如权利要求1或2所述的低温多晶硅薄膜晶体管阵列基板。
4.一种低温多晶硅薄膜晶体管阵列基板的制作方法,其特征在于,包括在基板上形成低温多晶硅层、栅电极、第一绝缘层及源电极和漏电极的步骤;其中,在形成栅电极和源电极、漏电极之间的第一绝缘层之前,对基板上的低温多晶硅层进行等离子体处理形成有源层;
所述低温多晶硅层包括有对应栅电极的第一区域和除所述第一区域之外的第二区域,所述对基板上的低温多晶硅层进行等离子体处理形成有源层之前还包括:
减薄所述低温多晶硅层第二区域上覆盖的栅绝缘层;或
去除所述低温多晶硅层第二区域上覆盖的栅绝缘层。
5.根据权利要求4所述的低温多晶硅薄膜晶体管阵列基板的制作方法,其特征在于,所述对基板上的低温多晶硅层进行等离子体处理形成有源层包括:
在等离子体增强化学气相沉积PECVD设备或等离子体设备中,将反应气体电离,将反应气体电离产生的等离子体对所述低温多晶硅层进行预设时间的处理,以便向所述低温多晶硅层中掺杂离子。
6.根据权利要求5所述的低温多晶硅薄膜晶体管阵列基板的制作方法,其特征在于,所述在PECVD设备或等离子体设备中,将反应气体电离,将反应气体电离产生的等离子体对所述低温多晶硅层进行预设时间的处理包括:
在PECVD设备或等离子体设备中、20-350摄氏度的环境下,用高周波电源将反应气体电离,将反应气体电离产生的等离子体通过电场加速或直接通过扩散对所述低温多晶硅层进行1-3min的处理。
7.根据权利要求6所述的低温多晶硅薄膜晶体管阵列基板的制作方法,其特征在于,所述反应气体包括磷烷和硼烷。
8.根据权利要求4所述的低温多晶硅薄膜晶体管阵列基板的制作方法,其特征在于,所述制作方法具体包括:
提供一基板;
在所述基板上形成低温多晶硅层;
在所述低温多晶硅层上形成包括有接触孔的栅绝缘层;
在所述栅绝缘层上形成栅电极和栅线的图形;
对所述低温多晶硅层进行等离子处理形成有源层;
在形成有所述栅电极和栅线的基板上形成包括有接触孔的第一绝缘层;
在所述第一绝缘层上形成源电极、漏电极和数据线的图形,所述源电极和漏电极通过所述贯穿栅绝缘层和第一绝缘层的接触孔与所述有源层连接;
在形成有所述源电极、漏电极和数据线的基板上形成包括有像素电极过孔的第二绝缘层;
在所述第二绝缘层上形成像素电极的图形,所述像素电极通过所述像素电极过孔与所述漏电极连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310532584.2A CN103531595B (zh) | 2013-10-31 | 2013-10-31 | 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310532584.2A CN103531595B (zh) | 2013-10-31 | 2013-10-31 | 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103531595A CN103531595A (zh) | 2014-01-22 |
CN103531595B true CN103531595B (zh) | 2016-09-14 |
Family
ID=49933468
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310532584.2A Active CN103531595B (zh) | 2013-10-31 | 2013-10-31 | 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103531595B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105097450B (zh) | 2015-06-23 | 2019-11-01 | 京东方科技集团股份有限公司 | 多晶硅薄膜及制作方法、tft及制作方法、显示面板 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1567029A (zh) * | 2003-06-12 | 2005-01-19 | 统宝光电股份有限公司 | 液晶显示器的制造方法 |
CN1612358A (zh) * | 2003-10-28 | 2005-05-04 | 统宝光电股份有限公司 | 薄膜晶体管及其制作方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04214621A (ja) * | 1990-12-12 | 1992-08-05 | Fujitsu Ltd | 薄膜トランジスタの製造方法 |
JP2933121B2 (ja) * | 1995-10-18 | 1999-08-09 | 日本電気株式会社 | 薄膜トランジスタの製造方法 |
JP4982918B2 (ja) * | 2000-10-13 | 2012-07-25 | 日本電気株式会社 | 液晶表示用基板及びその製造方法 |
JP4037117B2 (ja) * | 2001-02-06 | 2008-01-23 | 株式会社日立製作所 | 表示装置 |
-
2013
- 2013-10-31 CN CN201310532584.2A patent/CN103531595B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1567029A (zh) * | 2003-06-12 | 2005-01-19 | 统宝光电股份有限公司 | 液晶显示器的制造方法 |
CN1612358A (zh) * | 2003-10-28 | 2005-05-04 | 统宝光电股份有限公司 | 薄膜晶体管及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103531595A (zh) | 2014-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109037150B (zh) | 金属氧化物半导体薄膜晶体管阵列基板及其制作方法 | |
US10205027B2 (en) | Coplanar double gate electrode oxide thin film transistor and manufacture method thereof | |
CN104253159A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置 | |
CN107204309B (zh) | 双栅极金属氧化物半导体tft基板的制作方法及其结构 | |
CN107994066B (zh) | Tft、制作方法、阵列基板、显示面板及装置 | |
CN103579115B (zh) | 互补式薄膜晶体管及其制备方法、阵列基板、显示装置 | |
CN102983176B (zh) | 包括纳米导体层的薄膜晶体管 | |
CN104752343A (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
WO2014127579A1 (zh) | 薄膜晶体管阵列基板、制造方法及显示装置 | |
CN105990449A (zh) | 薄膜晶体管以及其制作方法 | |
CN103383989B (zh) | 像素结构的制造方法及其结构 | |
KR20140010361A (ko) | 박막 트랜지스터 어레이 기판, 그 제조 방법, 디스플레이 패널 및 디스플레이 장치 | |
CN104900654A (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
CN103928399B (zh) | Tft阵列基板的制作方法、tft阵列基板以及显示装置 | |
CN103489877A (zh) | 阵列基板及其制造方法和显示装置 | |
CN106371253A (zh) | 阵列基板、液晶显示面板以及制造方法 | |
CN107316874B (zh) | 阵列基板及其制作方法、显示装置 | |
CN105514173B (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置 | |
CN104779302A (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
CN103715137A (zh) | 阵列基板及其制造方法、显示装置 | |
CN104916779B (zh) | 半导体器件、其制造方法以及其制造装置 | |
CN103545319A (zh) | 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置 | |
CN110993610A (zh) | 阵列基板及其制备方法、显示面板 | |
KR20140094447A (ko) | 박막 트랜지스터 및 어레이 기판의 제조 방법 | |
CN105655291A (zh) | 一种阵列基板的制作方法、阵列基板和显示面板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |