JPH04214621A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH04214621A JPH04214621A JP40149990A JP40149990A JPH04214621A JP H04214621 A JPH04214621 A JP H04214621A JP 40149990 A JP40149990 A JP 40149990A JP 40149990 A JP40149990 A JP 40149990A JP H04214621 A JPH04214621 A JP H04214621A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- plasma
- semiconductor layer
- thin film
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000010409 thin film Substances 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 238000009774 resonance method Methods 0.000 claims abstract description 3
- 239000010408 film Substances 0.000 claims description 19
- 239000012535 impurity Substances 0.000 claims description 6
- 239000004615 ingredient Substances 0.000 abstract 1
- 239000011521 glass Substances 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は薄膜トランジスタの製造
方法に関する。最近，液晶ディスプレイの駆動素子とし
て，薄膜トランジスタ（ＴＦＴ）が使用されるようにな
ってきている。液晶ディスプレイは高品質化が望まれて
おり，その駆動素子となるＴＦＴは大面積基板の上に数
十万箇におよぶ大量のＴＦＴがマトリックス構成をなし
，それらのＴＦＴには特性にばらつきのない均一性が要
求されている。
方法に関する。最近，液晶ディスプレイの駆動素子とし
て，薄膜トランジスタ（ＴＦＴ）が使用されるようにな
ってきている。液晶ディスプレイは高品質化が望まれて
おり，その駆動素子となるＴＦＴは大面積基板の上に数
十万箇におよぶ大量のＴＦＴがマトリックス構成をなし
，それらのＴＦＴには特性にばらつきのない均一性が要
求されている。
【０００２】
【従来の技術】ＴＦＴの半導体層には非晶質シリコン（
ａ−Ｓｉ）が広く使用されているが，近年，性能を向上
するために，ａ−Ｓｉの代わりに熱的に安定な多結晶シ
リコンを用いることが試みられている。
ａ−Ｓｉ）が広く使用されているが，近年，性能を向上
するために，ａ−Ｓｉの代わりに熱的に安定な多結晶シ
リコンを用いることが試みられている。
【０００３】多結晶シリコンを用いる場合，トランジス
タの性能が向上し，今後の発展が大いに期待されている
のであるが，低温で不純物の拡散層を形成するのが困難
で，固相拡散に８００ ℃以上の加熱が必要であり，
６００ ℃程度の温度で化学的気相成長（ＣＶＤ）法に
より成長したＤＯＰＯＳ（Ｄｏｐｅｄ Ｐｏｌｙ−Ｓｉ
）では不純物濃度に分布があり，大面積に低温で均一な
拡散層が形成できないといった問題がある。
タの性能が向上し，今後の発展が大いに期待されている
のであるが，低温で不純物の拡散層を形成するのが困難
で，固相拡散に８００ ℃以上の加熱が必要であり，
６００ ℃程度の温度で化学的気相成長（ＣＶＤ）法に
より成長したＤＯＰＯＳ（Ｄｏｐｅｄ Ｐｏｌｙ−Ｓｉ
）では不純物濃度に分布があり，大面積に低温で均一な
拡散層が形成できないといった問題がある。
【０００４】一方，半導体層にａ−Ｓｉを用いる場合は
，ＣＶＤ法により低温で拡散層を形成できるが，十分に
抵抗の低い拡散層が得られない。
，ＣＶＤ法により低温で拡散層を形成できるが，十分に
抵抗の低い拡散層が得られない。
【０００５】
【発明が解決しようとする課題】したがって，低温プロ
セスによる大面積液晶ディスプレイの駆動用ＴＦＴマト
リックスの製造では，抵抗が低くかつ均一なオーミック
コンタクトを得ることができなかった。
セスによる大面積液晶ディスプレイの駆動用ＴＦＴマト
リックスの製造では，抵抗が低くかつ均一なオーミック
コンタクトを得ることができなかった。
【０００６】本発明は上記の問題に鑑み，低温プロセス
により抵抗が低くかつ均一なオーミックコンタクトを半
導体層に形成する方法を提供することを目的とする。
により抵抗が低くかつ均一なオーミックコンタクトを半
導体層に形成する方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】図１（ａ） 〜（ｃ）
は本発明によＴＦＴの工程順断面図，図２は電子サイク
ロトロン共鳴（ＥＣＲ）プラズマドーピング装置の説明
図である。
は本発明によＴＦＴの工程順断面図，図２は電子サイク
ロトロン共鳴（ＥＣＲ）プラズマドーピング装置の説明
図である。
【０００８】上記課題は，基板１上に形成された半導体
層４に不純物を導入するに際し， 真空容器１０， １
１内に該基板１を配置する工程と，該真空容器１０，
１１内にドーピングガスを導入し，電子サイクロトロン
共鳴法により該ドーピングガスを分解しプラズマを発生
させる工程と，該基板１に直流バイアス電圧或いは直流
成分を含む高周波電圧を印加して，該プラズマを加速す
る工程とを有する薄膜トランジスタの製造方法によって
解決される。
層４に不純物を導入するに際し， 真空容器１０， １
１内に該基板１を配置する工程と，該真空容器１０，
１１内にドーピングガスを導入し，電子サイクロトロン
共鳴法により該ドーピングガスを分解しプラズマを発生
させる工程と，該基板１に直流バイアス電圧或いは直流
成分を含む高周波電圧を印加して，該プラズマを加速す
る工程とを有する薄膜トランジスタの製造方法によって
解決される。
【０００９】また，前記半導体層４は多結晶シリコン膜
であり， かつソース・ドレイン領域である薄膜トラン
ジスタの製造方法によって解決される。
であり， かつソース・ドレイン領域である薄膜トラン
ジスタの製造方法によって解決される。
【００１０】
【作用】ＥＣＲによりドーピングガスをプラズマ化する
ことにより，ＥＣＲの特徴である均一なエネルギーでド
ーピングガスの解離，励起が行われる。しかし，ＥＣＲ
だけではエネルギーが小さく，拡散層を深く形成できな
いので，基板１に直流バイアス電圧を印加することによ
り，プラズマに加速エネルギーを与え，プラズマがそろ
ったエネルギーでもって基板１に深く侵入するようにす
る。その結果，半導体層４に形成される不純物領域は基
板１全面で均一な濃度となり，大面積の半導体層４に低
温プロセスにより，均一な低抵抗を持つオーミックコン
タクトの形成が可能となり，上記の問題が解決できる。
ことにより，ＥＣＲの特徴である均一なエネルギーでド
ーピングガスの解離，励起が行われる。しかし，ＥＣＲ
だけではエネルギーが小さく，拡散層を深く形成できな
いので，基板１に直流バイアス電圧を印加することによ
り，プラズマに加速エネルギーを与え，プラズマがそろ
ったエネルギーでもって基板１に深く侵入するようにす
る。その結果，半導体層４に形成される不純物領域は基
板１全面で均一な濃度となり，大面積の半導体層４に低
温プロセスにより，均一な低抵抗を持つオーミックコン
タクトの形成が可能となり，上記の問題が解決できる。
【００１１】また，半導体層４が多結晶シリコン膜であ
り， かつソース・ドレイン領域であるＴＦＴの製造に
上記の方法を適用すれば，低温プロセスにより不純物濃
度が均一な拡散層が形成でき，オーミックコンタクトが
安定に形成され，ＴＦＴの安定動作が可能となる。
り， かつソース・ドレイン領域であるＴＦＴの製造に
上記の方法を適用すれば，低温プロセスにより不純物濃
度が均一な拡散層が形成でき，オーミックコンタクトが
安定に形成され，ＴＦＴの安定動作が可能となる。
【００１２】
【実施例】図１（ａ） 〜（ｃ） はＴＦＴの工程順断
面図，第２図はＥＣＲプラズマドーピング装置の説明図
で，１はガラス基板，２はゲート電極，３はゲート絶縁
膜，４は多結晶シリコン膜，５は保護膜，６はレジスト
マスク，７はソース・ドレイン領域，８はドーピング領
域，９はソース・ドレイン電極，１０は真空容器であっ
て反応室，１１は真空容器であってプラズマ室，１２は
直流電源， １３は高周波電源， １４はマイクロ波導
波管， １５はサセプタ， １６は排気口，１７はマグ
ネットコイル， １８はプラズマ引出し窓， １９はガ
ス導入口を表す。
面図，第２図はＥＣＲプラズマドーピング装置の説明図
で，１はガラス基板，２はゲート電極，３はゲート絶縁
膜，４は多結晶シリコン膜，５は保護膜，６はレジスト
マスク，７はソース・ドレイン領域，８はドーピング領
域，９はソース・ドレイン電極，１０は真空容器であっ
て反応室，１１は真空容器であってプラズマ室，１２は
直流電源， １３は高周波電源， １４はマイクロ波導
波管， １５はサセプタ， １６は排気口，１７はマグ
ネットコイル， １８はプラズマ引出し窓， １９はガ
ス導入口を表す。
【００１３】以下，図１（ａ） 〜（ｃ） ，図２を参
照しながら実施例について説明する。 図１（ａ） 参照 面積 １００×１００ ｍｍ２ のガラス基板１に，例
えばＡｌのゲートバスラインを形成し，そのゲートバス
ラインに接続する厚さが例えば８００ ÅのＴｉのゲー
ト電極２を形成する。ゲート電極２は，例えば ２４０
×３２０ のマトリックス状に形成するものであるが，
図にはゲート電極２を１箇だけ示してある。
照しながら実施例について説明する。 図１（ａ） 参照 面積 １００×１００ ｍｍ２ のガラス基板１に，例
えばＡｌのゲートバスラインを形成し，そのゲートバス
ラインに接続する厚さが例えば８００ ÅのＴｉのゲー
ト電極２を形成する。ゲート電極２は，例えば ２４０
×３２０ のマトリックス状に形成するものであるが，
図にはゲート電極２を１箇だけ示してある。
【００１４】全面に厚さが例えば３０００ÅのＳｉＯ２
のゲート絶縁膜３，厚さが例えば１５０ Åのｎ型の
多結晶シリコン膜４， 厚さが例えば１０００ÅのＳｉ
Ｏ２ の保護膜５を順次形成する。
のゲート絶縁膜３，厚さが例えば１５０ Åのｎ型の
多結晶シリコン膜４， 厚さが例えば１０００ÅのＳｉ
Ｏ２ の保護膜５を順次形成する。
【００１５】図１（ｂ）， 図２参照保護膜５の上に
レジストを塗布し，ゲート電極２をマスクにしてセルフ
アラインでレジストをパターニングしてレジストマスク
６を形成した後，レジストマスク６をマスクにして保護
膜５をエッチングすることにより，ゲート電極２の両側
の多結晶シリコン膜４にソース・ドレイン領域７を露出
する。この状態のガラス基板１を図２に示すＥＣＲプラ
ズマドーピング装置の反応室１０内のサセプタ１５上に
セットする。
レジストを塗布し，ゲート電極２をマスクにしてセルフ
アラインでレジストをパターニングしてレジストマスク
６を形成した後，レジストマスク６をマスクにして保護
膜５をエッチングすることにより，ゲート電極２の両側
の多結晶シリコン膜４にソース・ドレイン領域７を露出
する。この状態のガラス基板１を図２に示すＥＣＲプラ
ズマドーピング装置の反応室１０内のサセプタ１５上に
セットする。
【００１６】ガス導入口１９からフォスフィン（ＰＨ３
）をプラズマ室１１内に導入し，流量２０ＳＣＣＭ，
圧力３×１０−３Ｔｏｒｒに調整する。マイクロ波導波
管１４からプラズマ室１１内に１０００Ｗのマイクロ波
電力を供給しＰＨ３ を分解してプラズマを発生させる
。ガラス基板１をサセプタ１５に内蔵されたヒータによ
り１５０ ℃に加熱し，高周波電源１３により３００
ＷのＲＦ電力を供給する。高周波電源１３から供給され
る電力は，通常，直流成分を含んでいるので，ソース・
ドレイン領域７にプラズマが加速されて引き込まれ，ド
ーピング領域８を形成する。りん（Ｐ）のドーピング濃
度は，５×１０２０ｃｍ−３程度とする。
）をプラズマ室１１内に導入し，流量２０ＳＣＣＭ，
圧力３×１０−３Ｔｏｒｒに調整する。マイクロ波導波
管１４からプラズマ室１１内に１０００Ｗのマイクロ波
電力を供給しＰＨ３ を分解してプラズマを発生させる
。ガラス基板１をサセプタ１５に内蔵されたヒータによ
り１５０ ℃に加熱し，高周波電源１３により３００
ＷのＲＦ電力を供給する。高周波電源１３から供給され
る電力は，通常，直流成分を含んでいるので，ソース・
ドレイン領域７にプラズマが加速されて引き込まれ，ド
ーピング領域８を形成する。りん（Ｐ）のドーピング濃
度は，５×１０２０ｃｍ−３程度とする。
【００１７】第１図（ｃ） 参照
２５０ ℃，３０分の活性化アニールを行った後，Ｔｉ
を蒸着してリフトオフ法によりソース・ドレイン電極９
を形成する。
を蒸着してリフトオフ法によりソース・ドレイン電極９
を形成する。
【００１８】このようにして， ２４０×３２０ のＴ
ＦＴが形成され，この後，ソース・ドレイン電極９に接
続する表示電極，ドレインバスラインを形成した。ＴＦ
Ｔのソース・ドレイン電極９は全て良好なオーミックコ
ンタクトとなり，ゲート電圧対ドレイン電流特性を調べ
た結果，すべてのＴＦＴの閾値は０〜２Ｖに入っていた
。
ＦＴが形成され，この後，ソース・ドレイン電極９に接
続する表示電極，ドレインバスラインを形成した。ＴＦ
Ｔのソース・ドレイン電極９は全て良好なオーミックコ
ンタクトとなり，ゲート電圧対ドレイン電流特性を調べ
た結果，すべてのＴＦＴの閾値は０〜２Ｖに入っていた
。
【００１９】なお，高周波電源１３から供給される電力
が１ｋＷを超えるとガラス基板１にダメージを与えるの
で供給電力は１ｋＷ以下に抑える必要がある。また，高
周波電源１３の代わりに直流電源１２により２００ Ｖ
程度の直流バイアス電圧をガラス基板１に印加してもよ
い。
が１ｋＷを超えるとガラス基板１にダメージを与えるの
で供給電力は１ｋＷ以下に抑える必要がある。また，高
周波電源１３の代わりに直流電源１２により２００ Ｖ
程度の直流バイアス電圧をガラス基板１に印加してもよ
い。
【００２０】また，上記の実施例では活性層となる半導
体層４として多結晶シリコン膜を形成したが，多結晶シ
リコン膜の代わりに非晶質シリコン膜を形成しても本発
明の方法を適用できることは勿論である。
体層４として多結晶シリコン膜を形成したが，多結晶シ
リコン膜の代わりに非晶質シリコン膜を形成しても本発
明の方法を適用できることは勿論である。
【００２１】
【発明の効果】以上説明したように，本発明の薄膜トラ
ンジスタの製造方法によれば，低温プロセスにより大面
積のガラス基板全面に配置されたＴＦＴマトリックスの
すべてのＴＦＴが良好なオーミックコンタクトを示し，
良好なトランンジスタ特性を実現するという効果を奏す
る。
ンジスタの製造方法によれば，低温プロセスにより大面
積のガラス基板全面に配置されたＴＦＴマトリックスの
すべてのＴＦＴが良好なオーミックコンタクトを示し，
良好なトランンジスタ特性を実現するという効果を奏す
る。
【００２２】本発明はＴＦＴマトリックスの性能向上と
歩留り向上に寄与するものである。
歩留り向上に寄与するものである。
【図１】（ａ） 〜（ｃ） は本発明によるＴＦＴの工
程順断面図である。
程順断面図である。
【図２】ＥＣＲプラズマドーピング装置の説明図である
。
。
１は基板であってガラス基板
２はゲート電極
３はゲート絶縁膜
４は半導体層であって多結晶シリコン膜５は保護膜
６はマスクであってレジストマスク
７はソース・ドレイン領域
８はドーピング領域
９はソース・ドレイン電極
１０は真空容器であって反応室
１１は真空容器であってプラズマ室
１２は直流電源
１３は高周波電源
１４はマイクロ波導波管
１５はサセプタ
１６は排気口
１７はマグネットコイル
１８はプラズマ引出し窓
１９はガス導入口
Claims (2)
- 【請求項１】 基板（１） 上に形成された半導体層
（４） に不純物を導入するに際し， 真空容器（１０
， １１）内に該基板（１） を配置する工程と，該真
空容器（１０， １１）内にドーピングガスを導入し，
電子サイクロトロン共鳴法により該ドーピングガスを分
解しプラズマを発生させる工程と，該基板（１） に直
流バイアス電圧或いは直流成分を含む高周波電圧を印加
して，該プラズマを加速する工程とを有することを特徴
とする薄膜トランジスタの製造方法。 - 【請求項２】 前記半導体層（４） は多結晶シリコ
ン膜であり， かつソース・ドレイン領域であることを
特徴とする請求項１記載の薄膜トランジスタの製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40149990A JPH04214621A (ja) | 1990-12-12 | 1990-12-12 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40149990A JPH04214621A (ja) | 1990-12-12 | 1990-12-12 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04214621A true JPH04214621A (ja) | 1992-08-05 |
Family
ID=18511326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP40149990A Withdrawn JPH04214621A (ja) | 1990-12-12 | 1990-12-12 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04214621A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103531595A (zh) * | 2013-10-31 | 2014-01-22 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置 |
-
1990
- 1990-12-12 JP JP40149990A patent/JPH04214621A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103531595A (zh) * | 2013-10-31 | 2014-01-22 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6338990B1 (en) | Method for fabricating thin-film transistor | |
| US5595944A (en) | Transistor and process for fabricating the same | |
| KR100222319B1 (ko) | 박막 트랜지스터 및 그의 제작방법 | |
| KR100453315B1 (ko) | 물리적 기상 퇴적 진공챔버, 물리적 기상퇴적법, 및 그에 의한 박막디바이스와 액정표시장치 | |
| WO1997006565A1 (fr) | Procede pour la preparation d'un transistor a couche mince, procede pour la preparation d'un substrat de matrice active, et affichage a cristaux liquides | |
| US5627089A (en) | Method for fabricating a thin film transistor using APCVD | |
| US6372083B1 (en) | Method of manufacturing semiconductor device and apparatus for manufacturing the same | |
| US7394130B2 (en) | Transistor and method for manufacturing the same | |
| JP2516951B2 (ja) | 半導体装置の製造方法 | |
| KR100279217B1 (ko) | 반도체 장치 형성 방법, 결정성 반도체 막 형성 방법, 박막 트랜지스터 형성 방법 및 반도체 장치 제조 방법 | |
| JPH098313A (ja) | 半導体装置の製造方法および液晶表示装置の製造方法 | |
| JP2002151693A (ja) | ボトムゲート薄膜トランジスタとその製造方法およびエッチング装置と窒化装置 | |
| JPH04214621A (ja) | 薄膜トランジスタの製造方法 | |
| JP2840802B2 (ja) | 半導体材料の製造方法および製造装置 | |
| JP2864658B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3428143B2 (ja) | 不純物の活性化方法ならびに薄膜トランジスタの製造方法 | |
| JP3130661B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3318551B2 (ja) | 薄膜トランジスタ | |
| JP3038898B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH09116162A (ja) | 薄膜トランジスタの製造方法 | |
| JP3406386B2 (ja) | 枚葉式プラズマｃｖｄ装置 | |
| JPH10135136A (ja) | 結晶性半導体作製方法 | |
| JPH0487340A (ja) | 薄膜トランジスタの製造方法 | |
| KR100209586B1 (ko) | 다결정 실리콘 박막트랜지스터의 제조방법 | |
| JP3624558B2 (ja) | 薄膜形成装置、薄膜形成方法、及びアクティブマトリクス基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980312 |