CN104779168B - 用于制作薄膜晶体管的方法 - Google Patents
用于制作薄膜晶体管的方法 Download PDFInfo
- Publication number
- CN104779168B CN104779168B CN201510172109.8A CN201510172109A CN104779168B CN 104779168 B CN104779168 B CN 104779168B CN 201510172109 A CN201510172109 A CN 201510172109A CN 104779168 B CN104779168 B CN 104779168B
- Authority
- CN
- China
- Prior art keywords
- layer
- photoresist
- substrate
- semiconductor layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 239000010409 thin film Substances 0.000 title claims abstract description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 168
- 239000004065 semiconductor Substances 0.000 claims abstract description 92
- 239000000758 substrate Substances 0.000 claims abstract description 65
- 239000000463 material Substances 0.000 claims abstract description 37
- 238000012545 processing Methods 0.000 claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 230000008859 change Effects 0.000 claims description 10
- 239000012212 insulator Substances 0.000 claims description 7
- 238000005286 illumination Methods 0.000 claims description 5
- 230000003139 buffering effect Effects 0.000 claims 3
- 238000004519 manufacturing process Methods 0.000 abstract description 10
- 239000010410 layer Substances 0.000 description 220
- 150000002500 ions Chemical class 0.000 description 46
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 238000012216 screening Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000009738 saturating Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- FMGSKLZLMKYGDP-USOAJAOKSA-N dehydroepiandrosterone Chemical class C1[C@@H](O)CC[C@]2(C)[C@H]3CC[C@](C)(C(CC4)=O)[C@@H]4[C@@H]3CC=C21 FMGSKLZLMKYGDP-USOAJAOKSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种用于制作薄膜晶体管的方法，包括：在基底上形成遮光层；在遮光层上形成中间层，中间层包括对应于遮光层的半导体层；在中间层上涂布光阻材料，采用与基底呈第一夹角的光束透过基底来对光阻材料进行照射，形成光阻层，其中，光阻层上具有光阻材料的区域上的光阻材料的厚度从两侧到中心部分逐渐变大；进行离子掺杂处理，以在半导体层中形成对应于光阻层中厚度逐渐变化的光阻材料的区域的离子轻掺杂区，并在半导体层中形成对应于光阻层中无光阻材料区域的离子重掺杂区。本发明可以减小多晶硅薄膜晶体管制作过程中所需的光罩数量，降低生产成本。
Description
技术领域
本发明涉及薄膜晶体管制作技术领域，具体地说，涉及一种低温多晶硅薄膜晶体管的制作方法。
背景技术
随着具有超高载流子迁移率的LTPS(低温多晶硅)半导体技术的发展，采用LTPS的器件被广泛用于液晶面板的像素设计当中。在现有的LTPS工艺流程中，形成LS层(遮光层)、Poly层(多晶硅层)和LDD层(低掺杂漏极区)都各需要一道额外的光罩。然而，随着工艺复杂度的增高和光罩数量的增加，采用现有的LTPS工艺方法会使产品的成本增高、良率降低。
发明内容
为解决上述问题，本发明提供了一种用于制作薄膜晶体管的方法，用以减少多晶硅薄膜晶体管制作过程中所需的光罩数量，降低生产成本。
根据本发明的一个方面，提供了一种用于制作薄膜晶体管的方法，包括：
在基底上形成遮光层；
在所述遮光层上形成中间层，所述中间层包括对应于所述遮光层的半导体层；
在所述中间层上涂布光阻材料，采用与所述基底呈第一夹角的光束透过所述基底来对光阻材料进行照射，形成光阻层，其中，所述光阻层上具有光阻材料的区域上的光阻材料的厚度从两侧到中心部分逐渐变大；
进行离子掺杂处理，以在所述半导体层中形成对应于所述光阻层中厚度逐渐变化的光阻材料的区域的离子轻掺杂区，并在所述半导体层中形成对应于所述光阻层中无光阻材料区域的离子重掺杂区。
根据本发明的一个实施例，所述光束为平行光束。
根据本发明的一个实施例，基于所述遮光层，将所述第一夹角设置成使得光束透过所述半导体层的一部分照射到光阻材料上，以使得所述半导体层被光束透过的部分的宽度与需生成的离子重掺杂区的宽度相等，具有厚度逐渐变化的光阻材料的区域的宽度大致等于需生成的离子轻掺杂区的宽度。
根据本发明的一个实施例，形成所述光阻层进一步包括以下步骤：
用与所述基底呈第一夹角的光束透过所述基底和所述半导体层的一部分来对光阻材料进行第一次照射；
保持所述第一夹角不变，将所述光束的照射方向调整后透过所述基底和所述半导体层的一部分来对光阻材料进行第二次照射，以使得所述半导体层上被光束透过的部分上的光阻材料被曝光，被所述遮光层遮挡部分的光阻材料不被曝光，其中，调整方向之前的光束和调整方向之后的光束在所述基底的同一法平面内。
根据本发明的一个实施例，所述中间层包括依次形成的缓冲层、栅极金属层、栅极绝缘层和所述半导体层。
根据本发明的一个实施例，所述中间层包括依次形成的缓冲层和所述半导体层。
根据本发明的一个实施例，所述中间层包括依次形成的缓冲层、所述半导体层、栅极绝缘层和栅极金属层。
根据本发明的另一个方面，还提供了一种用于制作薄膜晶体管的方法，包括：
在基底上形成遮光层；
在所述遮光层上形成中间层，所述中间层包括对应于所述遮光层的半导体层，其中，形成所述半导体层时，采用与所述基底呈第二夹角的光束透过所述基底来对涂布在半导体材料上的第一光阻材料进行照射；
在所述中间层上涂布第二光阻材料并进行曝光来形成光阻层，其中，所述光阻层上具有第二光阻材料的区域上的第二光阻材料的厚度从两侧到中心部分发生变化；
进行离子掺杂处理，以在所述半导体层中形成对应于所述光阻层中厚度变化的第二光阻材料的区域的离子轻掺杂区，并在所述半导体层中形成对应于所述光阻层中无第二光阻材料区域的离子重掺杂区。
根据本发明的一个实施例，形成所述光阻层的步骤进一步包括：
采用与所述基底呈第三夹角的光束透过所述基底来对第二光阻材料进行照射，形成所述光阻层，其中，所述光阻层上具有第二光阻材料的区域上的第二光阻材料的厚度从两侧到中心部分逐渐变大。
根据本发明的另一个方面，还提供了一种用于制作薄膜晶体管的方法，包括
在基底上形成遮光层；
在所述遮光层上形成中间层，所述中间层包括对应于所述遮光层的半导体层且所述中间层的最上层为所述半导体层，其中，形成所述半导体层时，采用与所述基底呈第二夹角的光束透过所述基底来对涂布在半导体材料上的第一光阻材料进行照射形成第一光阻层；
将光束与基底之间的夹角调整为第四夹角后透过所述基底来对第一光阻层进行照射，进而形成第二光阻层，其中，第二光阻层上具有第一光阻材料的区域上的第一光阻材料的厚度从两侧到中心部分逐渐变大；
进行离子掺杂处理，以在所述半导体层中形成对应于所述第二光阻层中厚度变化的第一光阻材料的区域的离子轻掺杂区，并在所述半导体层中形成对应于所述第二光阻层中无第一光阻材料区域的离子重掺杂区。
本发明的有益效果：
本发明可以减小多晶硅薄膜晶体管制作过程中所需的光罩数量，降低生产成本。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要的附图做简单的介绍：
图1是根据本发明的一个实施例的方法流程图；
图2a是根据本发明的一个实施例的对半导体层上的光阻材料进行曝光的示意图；
图2b是去除图2a中曝光的光阻材料后对半导体层进行离子重掺杂处理的示意图；
图3是根据本发明的一个实施例的对半导体层进行离子重掺杂处理的示意图；
图4a是根据本发明的一个实施例的对低温多晶硅层上的光阻材料进行曝光的示意图；以及
图4b是去除图4a中曝光的光阻材料并对低温多晶硅层蚀刻后形成半导体层的示意图。
具体实施方式
以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。
第一实施例
如图1所示为根据本发明的一个实施例的方法流程图，以下参考图1来对本发明所述的方法进行详细说明。
首先，从步骤S110开始，在基底上形成遮光层。该遮光层可以防止外界光线照射薄膜晶体管，从而减小薄膜晶体管的漏电流。
在该步骤中，首先在基底上涂布一层遮光材料，遮光材料的基本材质为铬金属、丙烯树脂或黑色树脂等；然后对这层遮光材料进行处理形成具有多个间隔区域的遮光层。其中，间隔区域的遮光材料被去除，外界光线可以通过该区域穿过遮光层。
接下来，在步骤S120中，在遮光层上形成中间层，该中间层包括对应遮光层的半导体层。在该步骤中，基于不同的工艺流程和不同结构的薄膜晶体管，中间层可以具有不同的结构。
在本发明的一个实施例中，在顶栅结构的薄膜晶体管中，中间层包括依次形成的缓冲层和半导体层。以下以该中间层为例来对步骤S120进行详细说明。
首先，在遮光层上沉积一层氮化硅形成氮化硅层，然后在该氮化硅层上沉积一层氧化硅形成氧化硅层。氮化硅层和氧化硅层共同构成缓冲层。缓冲层可以屏蔽基底上缺陷的影响，防止基底上的杂质如金属离子等扩散并渗透到之后形成的其他材料层中，从而避免由此引起的各种器件不良。
接下来，在缓冲层上采用PECVD(Plasma Enhanced Chemical VaporDeposition，等离子体增强化学气相沉积)法沉积本征a-Si层(非晶硅层)；之后对a-Si层进行脱氢处理；然后采用ELA(准分子激光退火)或SLC(连续横向晶化)等工艺将非晶硅a-Si转变为低温多晶硅Poly。然后在该低温多晶硅层上涂布光阻材料，采用常规的顶部曝光等工艺形成半导体层。
该半导体层上具有低温多晶硅材料的区域呈硅岛排布。如图2a所示，在基底1上形成遮光层2，在遮光层2上形成包括氮化硅层31和氧化硅层32的缓冲层3，在缓冲层3上形成半导体层，半导体层上的低温多晶硅呈硅岛41排布。其中，遮光层上具有遮光材料部分的宽度大于硅岛的宽度，以使得薄膜晶体管在使用时，遮光层能完全遮挡从背光侧直射到硅岛上的光线。
形成中间层后，在接下来的步骤S130中，在中间层上涂布光阻材料，并采用与基底成第一夹角的光束透过基底对光阻材料进行照射来形成光阻层。其中，通过遮光层上的遮光材料形成光阻层上具有光阻材料的区域，并且光阻材料的区域上的光阻材料的厚度从两侧到中心部分逐渐变大。
在该步骤中形成光阻层时，首先，在中间层上涂布一层光阻材料形成光阻材料层5，如图2a所示。
接下来，对该层光阻材料进行曝光处理，此处采用的曝光光束设置于基底的背光侧，即将光束透过基底来对光阻材料进行照射。如图2a所示，光束位于基底1的下侧，光束透过基底1对光阻材料进行照射。
为避免不同光源产生的光束相互之间的干扰，在本发明的一个实施例中，采用同一光源来产生曝光光束。为使得照射不同位置处的光阻材料时，光束具有相同的照射角度，同一光源产生的光束经过处理形成平行光束，如图2a所示。
在光源产生一组平行光束对光阻材料进行照射时，可通过两次曝光过程形成光阻层。首先，用与基底呈第一夹角的光束透过基底和部分半导体层来对光阻材料进行第一次照射。此处的夹角与需生成的离子重掺杂区的宽度和需生成的离子轻掺杂区的宽度有关。与遮光层配合，该夹角的光束能透过部分半导体层。如图2a所示，在该夹角下，硅岛41上光束81左侧的光阻材料被曝光，右侧的光阻材料由于被遮光层上的遮光材料遮挡而未被曝光。半导体层上的其他硅岛曝光过程类似。
接下来，保持该夹角不变，调整光束的照射方向。调整照射方向后的光束82透过基底来对光阻材料进行第二次照射。调整方向之前的光束81和调整方向之后的光束82在基底的同一法平面内，这样，就可以在硅岛的两侧形成相同的曝光图案。
对光阻材料进行曝光后，接下来在步骤S140中，去除受到曝光的光阻材料形成光阻层51，如图2b所示。半导体层上透过光束的部分上的光阻材料被去除。由于光束倾斜照射光阻材料，使得保留下来的未曝光的光阻材料的厚度从两侧的侧部512到中心部分511逐渐增大，光阻材料区域的两个侧部呈坡面。光阻层上具有光阻材料的区域的截面如图2b所示，该截面为一等腰梯形。通过调整光束与基底之间的夹角，就可以控制半导体层上透过光束的部分的宽度，进而控制侧部512的宽度和中心部分511的宽度。在形成遮光层、缓冲层、半导体层后，半导体层上透过光束的部分的宽度也确定时，光束与基底之间的夹角即确定。此时，图2b中的硅岛41上的光阻材料的两侧坡面的角度也即确定。
通过处理可以从同一光源中同时产生两组平行光束来对光阻材料进行照射。两组平行光束与基底的夹角相同，并且两组平行光束在基底的同一法平面内。这样，只需通过一次曝光就可以产生如图2b所示的光阻层51。
最后，在步骤S150中，进行离子重掺杂处理，从而在半导体层中形成对应于光阻材料厚度变化区域的离子轻掺杂区，对应于无光阻材料区域的离子重掺杂区，如图2b所示。其中，N+表示离子重掺杂区，N-表示离子轻掺杂区。此处以N型离子植入为例进行说明，但不限于N型离子。
半导体层中形成对应于无光阻材料区域的离子重掺杂区(用于作为薄膜晶体管的源漏区)。半导体层中形成对应于光阻材料区域的侧部512的离子轻掺杂区(用于作为薄膜晶体管的LDD区)。半导体层形成对应于光阻材料区域中心部分511的沟道区。由于光阻材料区域侧部512的光阻材料厚度逐渐变化，所以，半导体层对应此处形成具有浓度梯度的LDD区。由于轻掺杂区的离子浓度由离子植入浓度和光阻材料的厚度共同决定，所以，通过调整离子植入浓度，可以在厚度逐渐变化的光阻材料的区域形成所需浓度梯度的LDD区，使得具有厚度逐渐变化的光阻材料的区域的宽度大致等于LDD区的宽度。当离子植入浓度较小或光阻材料厚度较大时，掺杂离子只能植入厚度逐渐变化的光阻材料的区域的一部分，此时，具有厚度逐渐变化的光阻材料的区域的宽度一般会大于LDD区的宽度。
在本发明的一个实施例中，在顶栅结构的薄膜晶体管中，中间层还可以包括依次形成的缓冲层、半导体层、栅极绝缘层和栅极金属层。在这种情况下，在形成的栅极金属层上涂布一层光阻材料，然后采用与以上类似的背部曝光方法产生光阻层51。形成的光阻层51包括中心部分511和由该中心部分向两侧延伸的光阻材料厚度逐渐减小的侧部512。最后，进行高浓度离子植入，以在半导体层中形成对应于光阻层的光阻材料厚度变化区域的离子轻掺杂区，对应于无光阻材料区域的离子重掺杂区，如图3所示。其中，在半导体层上形成栅极绝缘层6，在栅极绝缘层6上形成栅极金属层7，栅极金属层7上形成光阻层51。
在本发明的一个实施例中，在底栅结构的薄膜晶体管中，中间层包括依次形成的缓冲层、栅极金属层、栅极绝缘层和半导体层。在这种情况下，在形成的半导体层上涂布一层光阻材料，然后采用与以上类似的曝光方法产生光阻层51。
采用以上曝光方法产生光阻层51时，半导体层上硅岛两侧透过光束的宽度与需生成的离子重掺杂区的宽度相等。光阻层51的侧部512的光阻材料厚度变化区域的宽度与需生成的离子轻掺杂区的宽度相等，该区域的宽度可以通过调整光束与基底之间的夹角实现。中心部分511为薄膜晶体管的沟道区，此处不需进行离子掺杂处理，所以中心部分的光阻材料厚度要满足离子不能植入的要求。
通过以上方式形成半导体层中的轻重掺杂区时，不需要一道额外的光罩，从而降低了光罩的使用数量，降低了产品的成本。
第二实施例
在本发明的一个实施例中，还提供了一种形成薄膜晶体管的方法。在该方法中，在基底上依次形成遮光层和包括对应于遮光层的半导体层的中间层，其中，形成半导体层也可以采用背部曝光的方法。
如图4a所示，在基底1上依次形成遮光层2和缓冲层3；然后在缓冲层3上沉积半导体材料并进行处理以形成低温多晶硅层4；接着，在该低温多晶硅层4上涂布一层第一光阻材料，形成光阻材料层5；接下来，对这层光阻材料进行曝光处理，曝光处理采用的为与基底呈第二夹角的光束透过基底来对第一光阻材料进行照射，以形成第一光阻层52。此处，通过该夹角的光束与遮光层的配合，形成所需宽度的硅岛41，进行形成半导体层，如图4b所示。
在底栅结构的薄膜晶体管中，中间层包括依次形成的缓冲层、栅极金属层、栅极绝缘层和半导体层，以及在顶栅结构的薄膜晶体管中，中间层包括依次形成的缓冲层、半导体层、栅极绝缘层和栅极金属层，这两种结构中的半导体层均可以采用背部曝光的方式形成。半导体层之外的其他层可以采用常规的曝光方式形成。
接下来，在中间层上涂布第二光阻材料并进行常规顶部曝光方式来形成第二光阻层，其中，具有第二光阻材料的区域上的第二光阻材料的厚度从两侧到中心部分发生变化。
最后，进行离子重掺杂处理，在半导体层中形成对应于第二光阻层中厚度变化的第二光阻材料的区域的离子轻掺杂区，并在半导体层中形成对应于第二光阻层中无第二光阻材料区域的离子重掺杂区。
当然，此处可以采用第一实施例中的背部曝光方式形成第二光阻层，即用与基底呈第三夹角的光束透过基底来对第二光阻材料进行照射形成光阻层。此处的第三夹角与需生成的离子重掺杂区和离子轻掺杂区有关。在中间层结构相同的情况下，第三夹角与第一实施例中的第一夹角相同。在这种曝光方式下，形成的第二光阻层上的第二光阻材料的区域上的第二光阻材料的厚度从两侧到中心部分逐渐发生变化。这样既可以省去形成半导体层的光罩，又可以省去形成半导体层中的轻重掺杂区的光罩，从而降低生产成本。
第三实施例
在本发明的一个实施例中，还提供了一种形成薄膜晶体管的方法。首先，在基底上依次形成遮光层和包括对应于遮光层的半导体层的中间层。其中，形成半导体层时采用第二实施例中的背部曝光的方法，采用与基底呈第二夹角的光束透过基底来对涂布在半导体材料上的第一光阻材料进行照射形成第一光阻层。
在该方法中，当中间层的最上层为对应于遮光层的半导体层时，保留第一光阻层，然后调整背部光束与基底之间夹角为第四夹角后透过基底来对第一光阻层进行照射，进而形成第二光阻层。调整后的夹角要小于调整之前的角度，以使得曝光光束能透过部分半导体层，从而形成与图2b相同的光阻层图案。调整之前的夹角与所需形成硅岛的宽度有关，调整之后的夹角与需生成的离子重掺杂区的宽度和需生成的离子轻掺杂区的宽度有关。在中间层结构相同的情况下，第四夹角与第一实施例中的第一夹角相同。
最后，进行离子重掺杂处理，以在半导体层中形成对应于第二光阻层中厚度变化的第一光阻材料的区域的离子轻掺杂区，并在半导体层中形成对应于第二光阻层中无第一光阻材料区域的离子重掺杂区。
这样，在形成半导体层和半导体层中的离子轻重掺杂区时，都不需要额外的光罩，从而降低了生产成本。并且，在形成半导体层中的离子轻重掺杂区时，不需要再涂布一层光阻材料，从而减少了操作步骤，提高了生产效率。
虽然本发明所公开的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。
Claims (10)
1.一种用于制作薄膜晶体管的方法，包括：
在基底上形成遮光层；
在所述遮光层上形成中间层，所述中间层包括对应于所述遮光层的半导体层；
在所述中间层上涂布光阻材料，采用与所述基底呈第一夹角的光束透过所述基底来对光阻材料进行照射，形成光阻层，其中，所述光阻层上具有光阻材料的区域上的光阻材料的厚度从两侧到中心部分逐渐变大；
进行离子掺杂处理，以在所述半导体层中形成对应于所述光阻层中厚度逐渐变化的光阻材料的区域的离子轻掺杂区，并在所述半导体层中形成对应于所述光阻层中无光阻材料区域的离子重掺杂区。
2.如权利要求1所述的方法，其特征在于，所述光束为平行光束。
3.如权利要求2所述的方法，其特征在于，基于所述遮光层，将所述第一夹角设置成使得光束透过所述半导体层的一部分照射到光阻材料上，以使得所述半导体层被光束透过的部分的宽度与需生成的离子重掺杂区的宽度相等，具有厚度逐渐变化的光阻材料的区域的宽度等于需生成的离子轻掺杂区的宽度。
4.如权利要求3所述的方法，其特征在于，形成所述光阻层进一步包括以下步骤：
用与所述基底呈第一夹角的光束透过所述基底和所述半导体层的一部分来对光阻材料进行第一次照射；
保持所述第一夹角不变，将所述光束的照射方向调整后透过所述基底和所述半导体层的一部分来对光阻材料进行第二次照射，以使得所述半导体层上被光束透过的部分上的光阻材料被曝光，被所述遮光层遮挡部分的光阻材料不被曝光，其中，调整方向之前的光束和调整方向之后的光束在所述基底的同一法平面内。
5.如权利要求1-4中任一项所述的方法，其特征在于，所述中间层包括依次形成的缓冲层、栅极金属层、栅极绝缘层和所述半导体层。
6.如权利要求1-4中任一项所述的方法，其特征在于，所述中间层包括依次形成的缓冲层和所述半导体层。
7.如权利要求1-4中任一项所述的方法，其特征在于，所述中间层包括依次形成的缓冲层、所述半导体层、栅极绝缘层和栅极金属层。
8.一种用于制作薄膜晶体管的方法，包括：
在基底上形成遮光层；
在所述遮光层上形成中间层，所述中间层包括对应于所述遮光层的半导体层，其中，形成所述半导体层时，采用与所述基底呈第二夹角的光束透过所述基底来对涂布在半导体材料上的第一光阻材料进行照射；
在所述中间层上涂布第二光阻材料并进行曝光来形成光阻层，其中，所述光阻层上具有第二光阻材料的区域上的第二光阻材料的厚度从两侧到中心部分发生变化；
进行离子掺杂处理，以在所述半导体层中形成对应于所述光阻层中厚度变化的第二光阻材料的区域的离子轻掺杂区，并在所述半导体层中形成对应于所述光阻层中无第二光阻材料区域的离子重掺杂区。
9.如权利要求8所述的方法，其特征在于，形成所述光阻层的步骤进一步包括：
采用与所述基底呈第三夹角的光束透过所述基底来对第二光阻材料进行照射，形成所述光阻层，其中，所述光阻层上具有第二光阻材料的区域上的第二光阻材料的厚度从两侧到中心部分逐渐变大。
10.一种用于制作薄膜晶体管的方法，包括：
在基底上形成遮光层；
在所述遮光层上形成中间层，所述中间层包括对应于所述遮光层的半导体层且所述中间层的最上层为所述半导体层，其中，形成所述半导体层时，采用与所述基底呈第二夹角的光束透过所述基底来对涂布在半导体材料上的第一光阻材料进行照射形成第一光阻层；
将光束与基底之间的夹角调整为第四夹角后透过所述基底来对第一光阻层进行照射，进而形成第二光阻层，其中，所述第二光阻层上具有第一光阻材料的区域上的第一光阻材料的厚度从两侧到中心部分逐渐变大；
进行离子掺杂处理，以在所述半导体层中形成对应于所述第二光阻层中厚度变化的第一光阻材料的区域的离子轻掺杂区，并在所述半导体层中形成对应于所述第二光阻层中无第一光阻材料区域的离子重掺杂区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510172109.8A CN104779168B (zh) | 2015-04-13 | 2015-04-13 | 用于制作薄膜晶体管的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510172109.8A CN104779168B (zh) | 2015-04-13 | 2015-04-13 | 用于制作薄膜晶体管的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104779168A CN104779168A (zh) | 2015-07-15 |
| CN104779168B true CN104779168B (zh) | 2018-01-12 |
Family
ID=53620576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510172109.8A Active CN104779168B (zh) | 2015-04-13 | 2015-04-13 | 用于制作薄膜晶体管的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104779168B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105489499B (zh) * | 2015-12-21 | 2018-12-07 | 武汉华星光电技术有限公司 | Ltps薄膜晶体管制造方法 |
| CN106711087A (zh) * | 2016-12-26 | 2017-05-24 | 武汉华星光电技术有限公司 | 薄膜晶体管的制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1185533C (zh) * | 2001-02-06 | 2005-01-19 | 株式会社日立制作所 | 显示装置及其制造方法 |
| CN101424874A (zh) * | 2007-10-29 | 2009-05-06 | 精工爱普生株式会社 | 曝光用掩模、以及薄膜晶体管的制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100241433B1 (ko) * | 1996-12-17 | 2000-03-02 | 구자홍 | 밀폐형 압축기의 전동부 지지장치 |
| JP3538084B2 (ja) * | 1999-09-17 | 2004-06-14 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6809012B2 (en) * | 2001-01-18 | 2004-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Method of making a thin film transistor using laser annealing |
-
2015
- 2015-04-13 CN CN201510172109.8A patent/CN104779168B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1185533C (zh) * | 2001-02-06 | 2005-01-19 | 株式会社日立制作所 | 显示装置及其制造方法 |
| CN101424874A (zh) * | 2007-10-29 | 2009-05-06 | 精工爱普生株式会社 | 曝光用掩模、以及薄膜晶体管的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104779168A (zh) | 2015-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104517896B (zh) | 一种阵列基板的掺杂方法及制造设备 | |
| US20160043114A1 (en) | Low temperature poly-silicon thin film transistor, array substrate and their manufacturing methods | |
| CN104538307A (zh) | 一种用于制作多晶硅薄膜晶体管的方法 | |
| JP4850411B2 (ja) | 薄膜トランジスタの製造方法 | |
| CN104409416A (zh) | 用于制作阵列基板的方法及阵列基板 | |
| US20030155572A1 (en) | Thin film transistor and method for manufacturing thereof | |
| CN107104110A (zh) | 阵列基板、制备方法、显示面板以及显示装置 | |
| US9647088B2 (en) | Manufacturing method of low temperature polysilicon thin film transistor | |
| CN104538310A (zh) | 低温多晶硅薄膜的制备方法、tft、阵列基板及显示装置 | |
| US10263121B2 (en) | Thin film transistor and method of manufacturing thin film transistor | |
| CN104779168B (zh) | 用于制作薄膜晶体管的方法 | |
| US8404531B2 (en) | Method for fabricating a power transistor | |
| CN104716092B (zh) | 阵列基板的制造方法及制造装置 | |
| US9685538B2 (en) | Low temperature polysilicon thin film transistor and method for fabricating same | |
| CN106952963B (zh) | 一种薄膜晶体管及制作方法、阵列基板、显示装置 | |
| CN109545689B (zh) | 主动开关及其制作方法、显示装置 | |
| US20180211978A1 (en) | Low temperature polysilicon array substrate and method for manufacturing the same | |
| CN109616417A (zh) | 主动开关及其制作方法、显示装置 | |
| CN109545690A (zh) | 薄膜晶体管结构及其制作方法、显示装置 | |
| KR100611762B1 (ko) | 박막트랜지스터의 제조 방법 | |
| CN109616510B (zh) | 薄膜晶体管结构及其制作方法、显示装置 | |
| JP2809152B2 (ja) | 薄膜トランジスタの製造方法 | |
| US20060172469A1 (en) | Method of fabricating a polycrystalline silicon thin film transistor | |
| CN105762081A (zh) | 一种薄膜晶体管的制作方法 | |
| KR20170055991A (ko) | 박막 트랜지스터 및 이의 제작 방법, 어레이 기판 및 디스플레이 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |