CN101424874A - 曝光用掩模、以及薄膜晶体管的制造方法 - Google Patents
曝光用掩模、以及薄膜晶体管的制造方法 Download PDFInfo
- Publication number
- CN101424874A CN101424874A CNA2008101712154A CN200810171215A CN101424874A CN 101424874 A CN101424874 A CN 101424874A CN A2008101712154 A CNA2008101712154 A CN A2008101712154A CN 200810171215 A CN200810171215 A CN 200810171215A CN 101424874 A CN101424874 A CN 101424874A
- Authority
- CN
- China
- Prior art keywords
- photomask
- area
- pattern
- film
- resist film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 24
- 238000000034 method Methods 0.000 title claims description 22
- 239000010408 film Substances 0.000 claims description 146
- 238000004519 manufacturing process Methods 0.000 claims description 28
- 239000004065 semiconductor Substances 0.000 claims description 24
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 10
- 230000033228 biological regulation Effects 0.000 claims description 5
- 239000000758 substrate Substances 0.000 abstract description 10
- 238000002834 transmittance Methods 0.000 abstract 1
- 229910052804 chromium Inorganic materials 0.000 description 8
- 239000011651 chromium Substances 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 8
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 7
- 239000002019 doping agent Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 description 3
- 229910000423 chromium oxide Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- CXOWYMLTGOFURZ-UHFFFAOYSA-N azanylidynechromium Chemical compound [Cr]#N CXOWYMLTGOFURZ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 150000001844 chromium Chemical class 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000003760 hair shine Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000010023 transfer printing Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明目的在于提供一种曝光用掩模、以及薄膜晶体管的制造方法，可以高精度地形成带灰度抗蚀剂膜。曝光用掩模，具备：透明基板(100)；遮光膜(110)，其具有第一图案部分(110b)，该第一图案部分(110b)在该透明基板上形成为规定的重复图案即第一图案；半透明膜(120)，其形成在透明基板上包括形成有第一图案部分的第一图案区域(R2)的区域，且透过曝光光线的透射率比遮光膜高。
Description
技术领域
本发明涉及在光刻工序中所使用的曝光用掩模，以及使用该曝光用掩模的薄膜晶体管的制造方法。
背景技术
作为这种曝光用掩模(即光掩模)现有一种对于曝光光线的透射率进行三个等级以上的分等级地变化的灰度掩模(或多灰度掩模)。根据灰度掩模可以在多个区域的各自中形成具有互相不同厚度的带灰度抗蚀剂膜，可以减少例如在制造薄膜晶体管的制造工艺中的光刻工序的次数。
作为这样的灰度掩模，例如，在专利文献1中公开了以通过部分地改变构成掩模的铬膜的膜厚，使对于曝光光线的透射率部分地不同的方式形成的曝光用掩模(灰阶掩模(gray tone mask))。另外，例如，在专利文献2和3中公开了以通过使掩模具有条状的图案(或狭缝状的图案、光栅图案)或点状图案，来使对曝光光线的透射率部分地不同的方式形成的曝光用掩模。
专利文献1：日本专利特开平8-250446号公报
专利文献2：日本专利特开2002-151523号公报
专利文献3：日本专利特开2007-72452号公报
这里，在专利文献1公开的技术中，为了得到部分地不同的期望的透射率，需要使构成掩模的铬膜形成为具有部分的不同期望厚度，但是，使该铬膜以具有期望的膜厚的方式形成是很困难的，因此存在可能无法得到期望的透射率这样的技术问题。或，为了按照具有期望的膜厚的方式高精度地形成铬膜，存在有可能增加制造曝光用掩模的制造成本这样的技术问题。另外，根据专利文献2和专利文献3公开的技术，曝光光线经由曝光用掩模照射到抗蚀剂膜时，在抗蚀剂膜的表面会形成与曝光用掩模所具有的条状的图案或点状的图案对应的图案，即由于条状的图案或点状的图案被转印到抗蚀剂膜，因此存在可能在抗蚀剂膜的表面形成凹凸的这样技术问题。尤其是，这样的条状的图案或点状的图案向抗蚀剂膜的转印，越是在曝光光线的波长短的情况下越容易发生。
发明内容
本发明是鉴于例如上述问题而做出的，其目的在于提供一种可以高精度地形成带灰度抗蚀剂膜的曝光用掩模、以及使用该曝光用掩模的薄膜晶体管的制造方法。
本发明的曝光用掩模为了解决上述问题，具备：透明基板；第一图案部分，其在该透明基板上由具有规定形状的一个以上的遮光膜形成；半透明膜，其形成在包含形成有所述第一图案部分的第一图案区域的区域，且透过曝光光线的透射率比所述遮光膜高。
本发明的曝光用掩模，例如在制造薄膜晶体管的制造工艺中的光刻工序中被使用。本发明的曝光用掩模形成为，对于由曝光装置照射的曝光光线透射率分等级地变化的灰度掩模。
根据本发明的曝光用掩模，在例如石英玻璃等透明基板上，具备由例如铬膜等形成的遮光膜和由例如氧化铬膜等形成的半透明膜。
遮光膜，在透明基板上的第一图案区域形成例如条状的遮光膜、点状的遮光膜重复的第一图案部分，并且例如在透明基板上的与第一图案区域互相不同的第二图案区域(典型的，在与第一图案区域邻接的区域)例如在整个面形成第二图案部分。
半透明膜为透过曝光光线的透射率比遮光膜高的半透明膜。半透明膜，在透明基板上的包括形成有第一图案的部分的第一图案区域(例如，第一和第二图案区域)的区域，例如以覆盖遮光膜的方式(即，比透明基板上的层叠构造中的遮光膜更靠上层侧)形成。另外，半透明膜也可以在比透明基板上的层叠构造中的遮光膜更靠下层侧形成(即，作为透明基板和遮光膜之间的层)。
因而，可以使透明基板上的第一图案区域中的对曝光光线的透射率、与透明基板上的形成有遮光膜的区域中的与第一图案区域不同的区域(例如第二图案区域)中的对曝光光线的透射率互相不同。即，本发明的曝光用掩模可以作为灰度掩模发挥作用。
这里，在本发明中尤其在包括第一图案区域的区域形成半透明膜。因而，使曝光光线经由曝光用掩模照射到抗蚀剂膜(或光致抗蚀剂膜，即由涂敷在基板上的感光性材料形成的膜)时，可以抑制因将与遮光膜对应的图案转印到抗蚀剂膜，而在抗蚀剂膜的表面形成凹凸(换而言之，在抗蚀剂膜的表面上的波浪形状)的情况。即可以平坦地形成与抗蚀剂膜的第一图案区域所对应的区域中的表面。
换而言之，在本发明中，尤其是，在透明基板上的第一图案区域中没有形成遮光膜的区域(例如，遮光膜，在第一图案区域中以规定间隔排列多个线状的遮光部、在具有条状的图案的情况下的相邻接的条状的遮光部之间的区域)也形成半透明膜，由此可以缓和第一图案区域中形成有遮光膜的区域和未形成遮光膜的区域之间对曝光光线的透射率之差。因而，可以防止或抑制与遮光膜的形状对应的图案转印到抗蚀剂膜。
因此，根据本发明的曝光用掩模，可以作为灰度掩模发挥合适的作用，可以高精度地形成带灰度抗蚀剂膜。
在本发明的曝光用掩模的一个方式中，所述半透明膜具有与在所述透明基板上的形成有所述遮光膜的区域重叠的部分和从该重叠的部分延展到所述透明基板上的未形成有所述遮光膜的区域的至少一部分的延展部分。
根据这样的方式，在形成了遮光膜的区域，形成半透明膜的一部分。另一方面，在形成有半透明膜的延展部分的区域未形成遮光膜。因而，可以使形成遮光膜的区域和形成半透明膜的延展部分的区域之间对曝光光线的透射率不同。进而，使在透明基板上没有形成遮光膜和半透明膜的区域和形成半透明膜的延展部分的区域之间对曝光光线的透射率不同。因此，可以增加该曝光用掩模中的对于曝光光线的透射率分等级变化的数量。
在本发明的曝光用掩模的另一方式中，所述遮光膜在所述透明基板上的与所述第一图案区域不同的第二图案区域上形成和所述第一图案部分不同的第二图案部分。
根据该方式，在透明基板上的第二图案区域，以与第一图案不同的例如整体状的图案(solid pattern)、条状的图案、点状的图案等第二图案，形成遮光膜的第二图案部分。因而，可以使在第一图案区域和第二图案区域之间对曝光光线的透射率不同。因此可以增加在该曝光用掩模中对于曝光光线的透射率分等级变化的数量。
在本发明的曝光用掩模的其他方式中，所述第一图案部分通过条状或点状的遮光膜的重复而形成。
根据该方式，可以容易地以第一图案形成遮光膜，提高该曝光用掩模的可靠性。
在本发明的曝光用掩模其他的方式中，所述第二图案部分对于所述第二区域的面积比率比所述第一部分对于所述第一区域的面积比率大。
在本发明的曝光用掩模的其他方式中，所述第二图案部分在所述第二图案区域的整个面形成。
为了解决上述问题，本发明的薄膜晶体管的制造方法包括：通过使用上述的本发明的曝光用掩模，使所述曝光光线对形成在半导体膜上的抗蚀剂膜曝光从而形成带灰度抗蚀剂膜的工序；和经由该带灰度抗蚀剂膜对所述半导体膜注入杂质离子的工序。
本发明的薄膜晶体管的制造方法，由于使用上述的本发明的曝光用掩模(但是，包括各种方式)对抗蚀剂膜进行曝光，所以可以高精度地形成带灰度抗蚀剂膜。因而，可以提高经由该带灰度抗蚀剂膜对半导体膜注入杂质离子的工序中的、半导体膜中的杂质离子的浓度的精度。因此，可以调高薄膜晶体管的成品率。
在本发明的薄膜晶体管的制造方法的一个方式中，包括：经由所述带灰度抗蚀剂膜对所述半导体膜实施蚀刻处理的工序。
根据该方式，可以将带灰度抗蚀剂膜作为对半导体膜实施蚀刻处理时的掩模使用，因此与为了对半导体膜实施蚀刻处理，而通过光刻工序在带灰度抗蚀剂膜之外另外形成作为掩模的抗蚀剂膜的情况相比，可以减少制作工艺中的光刻工序的次数。
本发明的作用和其他优点可从以下说明的用于实施的最佳方式而得出。
附图说明
图1是示意地表示第一实施方式涉及的光掩模的构成的俯视图。
图2是图1中的II-II’线的剖视图。
图3是示意地表示通过使用第一实施方式的光掩模，来对抗蚀剂膜曝光而形成的带灰度抗蚀剂膜的剖视图。
图4是示意地表示第一实施方式的变形例涉及的光掩模的俯视图。
图5是顺序地表示使用第一实施方式涉及的光掩模来制造薄膜晶体管的制作工艺中一系列的工序的工序剖视图(其一)。
图6是顺序地表示使用第一实施方式涉及的光掩模来制造薄膜晶体管的制作工艺中一系列的工序的工序剖视图(其二)。
图7是顺序地表示使用第一实施方式涉及的光掩模来制造薄膜晶体管的制作工艺中一系列的工序的工序剖视图(其三)。
图8是顺序地表示使用第一实施方式涉及的光掩模来制造薄膜晶体管的制作工艺中一系列的工序的工序剖视图(其四)。
图9是顺序地表示使用第一实施方式涉及的光掩模来制造薄膜晶体管的制作工艺中一系列的工序的工序剖视图(其五)。
图中符号说明如下：
100...透明基板；110...遮光膜；110a...第一区域部分；110b...第二区域部分；120...半透明膜；120a...第一区域部分；120b...第二区域部分；120c...第三区域部分；600...带灰度抗蚀剂膜；610...第三部分；620...第二部分；630...第三部分；700...带灰度抗蚀剂膜；R1...第一区域；R2...第二区域；R3...第三区域；R4...第四区域。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。以下的实施方式中，作为本发明的曝光用掩模例举在制造具有LDD(Lightly Doped Drain)构造的薄膜晶体管(Thin Film Transistor；以下简称为“TFT”)的制造工艺中使用的光掩模为例。
(第一实施方式)
参照图1到图3，对第一实施方式涉及的光掩模进行说明。
首先，参照图1和图2对本实施方式涉及的光掩模构成进行说明。这里，图1是示意地表示本实施方式的光掩模的构成的俯视图，图2是图1的II-II’线的剖视图。另外，在图1和图2中，为了将各个部件设为在图面上可以识别程度的大小，所以针对该各个部件改变比例尺。对于这一点，在图3以后的各个图中也同样。
在图1和图2中，本实施方式的光掩模10具备透明基板100、遮光膜110以及半透明膜120。
透明基板100，例如由石英玻璃构成的透明基板。
遮光膜110，由铬膜构成，具有在透明基板100上的第一区域R1内形成的第一区域部分110a和在透明基板100上的第二区域R2内形成的第二区域部分110b。第一区域R1被规定为位于透明基板100上的长度方向(即X方向)的中央的矩形形状的区域，第二区域R2被规定为位于第一区域R1的两侧的矩形形状的区域。另外，第一区域部分110a为本发明涉及的“第二图案部分”的一例，第二区域部分110b为本发明涉及的“第一图案部分”的一例。第一区域部分110a，在第一区域R1内整体状形成，第二区域部分110b，在第二区域R2内形成为条状(即，分别具有宽度W1的多个线状的遮光部以隔开间隔D1的方式排列的图案形状)。
遮光膜110形成为，其膜厚d1具有例如70～150nm的范围内的规定的值(例如120nm)。另外，第二区域部分110b形成为，其多个条状的遮光部各自的宽度W1为0.5μm且间隔D1为1.0μm。换言之，第二区域部分110b具有以下图案：将分别具有0.5μm宽度W1的多个线状的遮光部以1.5μm的间距排列后的图案形状。
另外，在本实施方式中，遮光膜110，由铬膜构成，但也可以由例如氮化铬膜构成。
半透明膜120，由氧化铬膜构成，在透明基板100上的遮光膜110的上层侧以覆盖遮光膜110的方式形成。
半透明膜120，具有：在第一区域R1形成的第一区域部分120a、在第二区域R2形成的第二区域部分120b、在第三区域R3形成的第三区域部分120c。第三区域R3，被规定为夹着第一区域R1和第二区域R2(换而言之，位于第二区域R2的外侧)矩形形状的区域。半透明膜120形成为，其膜厚d2具有例如10到20nm的范围内的规定值(例如10nm)。因此，半透明膜120，用于制造TFT的制造工艺的光刻工序中的曝光中。例如对于i线(即，具有365nm波长的光)、g线(即，具有435nm波长的光)等曝光光线的透射率比遮光膜110高。
在位于透明基板100上的第三区域R3的外侧的矩形形状的区域即第四区域R4上，均未形成遮光膜110和半透明膜120。
即，光掩模10，具有在第一区域R1中，顺序层叠有整体状的遮光膜110的第一区域部分110a和半透明膜120的第一区域部分120a的构造，在第二区域R2上具有由形成为条状的遮光膜110的第二区域部分110b和以覆盖该第二区域部分110b的方式形成的半透明膜120的第二区域部分120b构成的构造，在第三区域R3中，具有半透明膜120的第三区域120c形成为单层膜的构造，在第四区域R4上，均未形成遮光膜110和半透明膜120，具有仅由透明基板100构成的构造。因而，光掩模10可以使第一区域R1、第二区域R2、第三区域R3以及第四区域R4的各个相对于曝光光线的透射率互不相同(更具体地说，能够使第一区域R1、第二区域R2、第三区域R3以及第四区域R4各自相对于曝光光线的透射率按照该顺序增大，即能够以第一区域R1的相对于曝光光线的透射率最低，第四区域R4的相对于曝光光线的透射率最高的方式，使第二区域R2和第三区域R3各个的对曝光光线的透射率分等级地变化)。即光掩模10，作为灰度掩模发挥作用。
接着，在图1和图2的基础上参照图3对本实施方式的光掩模的效果进行说明。这里，图3是示意地表示通过使用本实施方式的光掩模，对抗蚀剂膜进行曝光而形成的带灰度抗蚀剂膜的剖视图。
在图3中，通过使用光掩模10，对涂敷在基板500上的整个面的、由正型感光材料构成的抗蚀剂膜进行曝光和显影，可以形成带灰度抗蚀剂膜600。另外，在该曝光和显影时，以通过显影全部去除在基板500上的整个面上设置的抗蚀剂膜中的与光掩模10的第四区域R4重叠的部分的方式进行曝光。
带灰度抗蚀剂膜600，具有：与光掩模10的第一区域R1重叠的第一部分610、与光掩模10的第二区域R2重叠的第二部分620、与光掩模10的第三部分R3重叠的第三部分630。第一部分610和第二部分620为本发明涉及的“与形成遮光膜的区域重叠的部分”的一例，第三部分630为本发明涉及的“延展部分”的一例。
由于光掩模10的第一区域R1中的透射率比第二区域R2、第三区域R3以及第四区域R4的各个中的透射率低，所以第一部分610的膜厚T1比第二部分620的膜厚T2和第三部分630的膜厚T3厚。
由于光掩模10的第二区域R2中的透射率比第三区域R3和第四区域R4中的透射率低，因此第二部分620的膜厚T2比第三部分630的膜厚T3厚。
由于光掩模10的第三区域R3中的透射率比第四区域R4中的透射率低，所以第三部分630能够被形成为，与光掩模10的第四区域R4重叠的部分完全被除去，并且其膜厚T3被设定为规定值。
参照图1和图2并如上所述，在本实施方式中尤其是以覆盖遮光膜110中的形成为条状的第二区域部分110b的方式来形成半透明膜120的第二区域部分120b。因而，在图3中，在使用光掩模10形成上述带灰度抗蚀剂膜600时，可以抑制或防止由于与遮光膜110的第二区域部分110b所具有的条状的图案对应的图案被转印到带灰度抗蚀剂膜600的第二部分620，而在第二部分620的表面620s中产生凹凸的情况(换而言之，表面620中的波浪形状)。换而言之，可以形成平坦的带灰度抗蚀剂膜600的第二部分620的表面620s。即，可以提高带灰度抗蚀剂膜600的各个区域的表面的平坦性。其结果，可以高精度地形成带灰度抗蚀剂膜600。
如以上的说明，根据本实施方式涉及的光掩模10，可以作为灰度掩模发挥着合适的作用，可以高精度地形成带灰度抗蚀剂膜。
接着，参照图4对本实施方式的变形例涉及的光掩模进行说明。这里，图4是示意地表示本实施方式的变形例涉及的光掩模的俯视图。另外，在图4中，对于与图1到图3所示的第一实施方式涉及的构成要素相同的构成要素赋予同一构成要素，适当省略其说明。
在图4中，本实施方式的变形例涉及的光掩模20与上述第一实施方式涉及的光掩膜10不同点在于，代替上述第一实施方式的遮光膜110而具备遮光膜112，关于其他的点，构成为与上述第一实施方式的光掩模10大致相同。
遮光膜112，由铬膜构成，具有形成于透明基板100上的第一区域R1内的第一区域部分112a和形成于透明基板100上的第二区域R2内的第二区域部分112b。第一区域部分112a，在第一区域R1内形成为整体状，第二区域部分112b，在第二区域R2内形成为点状(即，多个岛状的遮光膜以规定的图案排列后的图案形状)。
另外，遮光膜112形成为，其膜厚具有例如为70～150nm的范围内的规定值(例如120nm)。遮光膜112，也可以由例如氮化铬膜形成。
半透明膜120，由氧化铬膜形成，在透明基板100上的遮光膜112的上层侧，以覆盖遮光膜112的方式形成。半透明膜120，具有在第一区域R1上形成的第一区域部分120a、和在第二区域R2上形成的第二区域部分120b、在第三区域R3上形成的第三区域部分120c。
这样构成的光掩模20，与上述第一实施方式的光掩模10同样，可以使在第一区域R1、第二区域R2、第三区域R3以及第四区域R4各个中相对于曝光光线的透射率互不相同。即，光掩模20可以作为灰度掩模发挥作用。
在变形例中，尤其是，以覆盖遮光膜112中的形成为点状的第二区域112b的方式形成半透明膜120。因而，在使用光掩模20形成带灰度抗蚀剂膜时，可以防止或抑制由于将与遮光膜112的第二区域部分112b所具有点状的图案相对应的图案转印到带灰度抗蚀剂膜，而在带灰度抗蚀剂膜的表面产生凹凸的情况。
接着，参照图5到图9，对使用上述的第一实施方式涉及的光掩模来制造薄膜晶体管的制造方法进行说明。这里，图5到图9是顺序表示使用本实施方式涉及的光掩模来制造薄膜晶体管的制作工艺中的一系列的工序的工序剖视图。
首先，在图5所示的工序中，在由例如石英基板、玻璃基板构成的元件基板200上的整个面上，通过减压CVD(Chemical Vapor Deposition)法等形成由多晶硅等构成的半导体膜300。接着，以覆盖半导体膜300的整体的方式，形成正型的抗蚀剂膜700a。接着，由曝光装置将曝光光线经由光掩模10照射到抗蚀剂膜700a(即，使用光掩模10对抗蚀剂膜700a曝光)。
接着，在图6所示的工序中，通过对使用光掩模10曝光后的抗蚀剂膜700a进行显影，来形成带灰度抗蚀剂膜700。
这里，在使抗蚀剂膜700a(参照图5)曝光显影时，以除去抗蚀剂膜700a中与光掩模10的第四区域R4重叠的部分的方式进行曝光及显影。这样形成的带灰度抗蚀剂膜700，具有：与光掩模10的第一区域R1重叠的第一部分710、与光掩模10的第二区域R2重叠的第二部分720、与光掩模10的第三部分R3重叠的第三部分730。由于光掩模10的第一区域R1的透射率比第二区域R2、第三区域R3以及第四区域R4各个的透射率低，所以第一部分710的膜厚T710比第二部分720的膜厚T720和第三部分730的膜厚T730的膜厚T730厚。由于光掩模10的第二区域R2中的透射率比第三区域R3和第四区域R4中的透射率低，所以第二部分720的膜厚T2比第三部分730的膜厚T730厚。
接着，在图7所示的工序中，经由带灰度抗蚀剂膜700，以规定浓度对半导体膜300掺杂例如硼(B)离子等P型杂质离子。由此，形成半导体膜300的沟道区域310、低浓度源/漏极区域320(即，低浓度源极区域320a和低浓度漏极区域320b)；高浓度源/漏极区域330(高浓度源极区域330a和高浓度漏极区域330b)。这里，带灰度抗蚀剂膜700，由膜厚互相不同的第一部分710、第二部分720以及第三部分730构成，因此沟道区域310、低浓度源/漏极区域320以及高浓度源漏极区域330各自中的杂质离子浓度不同。具体地说，在与具有最厚膜厚T710的第一部分710重叠的沟道区域310中，没有掺杂P型杂质，在与具有比膜厚T1薄的膜厚T2的第二部分720重叠的低浓度源·漏极区域320中，以较低浓度掺杂有P型杂质，在与具有比膜厚T2薄的膜厚的第三部分730重叠高浓度源·漏极区域330中，以较高浓度掺杂有P型杂质。
另外，此时，在与半导体膜300中的光掩模10的第四区域R4重叠的部分形成高浓度掺杂区域340。光掩模10的第四区域R4中由于未形成遮光膜110和半透明膜120任意一个，所以在高浓度掺杂区域340中以比高浓度源·漏极区域330更高的浓度掺杂P型的杂质。半导体膜300的高浓度掺杂区域340通过后面的工序中的蚀刻处理被从元件基板200上除去。
接着，在图8所示的工序中，以带灰度抗蚀剂膜700作为掩模，对半导体膜300实施蚀刻处理，由此除去高浓度掺杂区域340，并以使半导体膜300具有规定的图案的方式进行图案化。因而，与为了通过蚀刻处理对半导体膜300进行图案化而在带灰度抗蚀剂膜700之外另形成作为掩模的抗蚀剂膜的情况相比，可以减少形成作为掩模的抗蚀剂膜的工序数量。接着，除去带灰度抗蚀剂膜700。
接着，在图9所示的工序中，以覆盖半导体膜300的方式形成栅极绝缘膜410。接着，以与沟道区域310重叠的方式由例如导电性多晶硅膜形成栅极电极420。接着，在元件基板200上的整个面上形成绝缘膜41。接着，分别贯通绝缘膜41和栅极绝缘膜410地进行开孔形成连接孔81a和连接孔81b，该连接孔81a用于使之后形成的源极电极430a和半导体膜300的高浓度源极区域300a电连接，该连接孔81b用于使之后形成的漏极电极430b和半导体膜300的高浓度漏极区域330b电连接。
然后，在绝缘膜41上，通过溅射法等堆积铝(Al)等低电阻金属或金属硅化物等金属膜。接着，例如通过光刻工序和蚀刻工序等对金属膜进行图案化，分别形成源极电极430a和漏极电极430b。然后在元件基板200上的整个面形成绝缘膜42。
如上所述，形成具有LDD构造的N型TFT400。
根据以上说明的薄膜晶体管的制造方法，由于使用上述第一实施方式涉及的光掩模10对抗蚀剂膜700a进行曝光，所以可以高精度地形成带灰度抗蚀剂膜700。因而在经由带灰度抗蚀剂膜700对半导体膜300注入杂质离子的工序中，可以提高半导体膜300中的杂质离子的浓度精度。因而，可以提高制造TFT400的制造工艺中的成品率。
另外，本发明涉及的薄膜晶体管的制造方法，适用于制造例如TFT有源矩阵驱动形式的液晶装置、有机电致发光(E1)装置等电光学装置的制造工艺。
本发明，并不局限于上述实施方式，在不违反从权利要求的范围和说明书整体所读到的发明主旨或思想的范围内可以进行适当的变形，这样的变形的曝光用掩模、以及使用该曝光用掩模的薄膜晶体管的制造方法也包含在本发明的技术范围内。
Claims (8)
1、一种曝光用掩模，其特征在于，具备：
透明基板；
第一图案部分，其在该透明基板上由具有规定形状的一个以上的遮光膜形成；
半透明膜，其形成在包含形成有所述第一图案部分的第一图案区域的区域，且透过曝光光线的透射率比所述遮光膜高。
2、根据权利要求1所述的曝光用掩模，其特征在于，
所述半透明膜具有与所述透明基板上的形成有所述遮光膜的区域重叠的部分、和从该重叠的部分延展到所述透明基板上的未形成有所述遮光膜的区域的至少一部分的延展部分。
3、根据权利要求1或2所述的曝光用掩模，其特征在于，
所述遮光膜在所述透明基板上的与所述第一图案区域不同的第二图案区域形成与所述第一图案部分不同的第二图案部分。
4、根据权利要求1～3中的任一项所述的曝光用掩模，其特征在于，
所述第一图案部分是通过条状或点状的遮光膜的重复而形成。
5、根据权利要求3或4所述的曝光用掩模，其特征在于，
所述第二图案部分对于所述第二图案区域的面积比率比所述第一图案部分对于所述第一图案区域的面积比率大。
6、根据权利要求3或4所述的曝光用掩模，其特征在于，
所述第二图案部分在所述第二图案区域的整个面形成。
7、一种薄膜晶体管的制造方法，其特征在于，包括：
通过使用权利要求1～4中任一项所述的曝光用掩模，使所述曝光光线对形成在半导体膜上的抗蚀剂膜进行曝光，从而形成带灰度抗蚀剂膜的工序；和经由该带灰度抗蚀剂膜对所述半导体膜注入杂质离子的工序。
8、根据权利要求7所述的薄膜晶体管的制造方法，其特征在于，
包含：经由所述带灰度抗蚀剂膜对所述半导体膜实施蚀刻处理的工序。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007279959A JP4930324B2 (ja) | 2007-10-29 | 2007-10-29 | 薄膜トランジスタの製造方法 |
| JP2007279959 | 2007-10-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101424874A true CN101424874A (zh) | 2009-05-06 |
Family
ID=40583369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2008101712154A Pending CN101424874A (zh) | 2007-10-29 | 2008-10-27 | 曝光用掩模、以及薄膜晶体管的制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7858272B2 (zh) |
| JP (1) | JP4930324B2 (zh) |
| KR (1) | KR20090043440A (zh) |
| CN (1) | CN101424874A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104733323A (zh) * | 2014-12-16 | 2015-06-24 | 深圳市华星光电技术有限公司 | 一种低温多晶硅薄膜晶体管的制造方法 |
| CN104779168A (zh) * | 2015-04-13 | 2015-07-15 | 武汉华星光电技术有限公司 | 用于制作薄膜晶体管的方法 |
| CN111367142A (zh) * | 2018-12-26 | 2020-07-03 | 聚灿光电科技（宿迁）有限公司 | 一种包含不同透光性的新型光学掩膜版 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4968011B2 (ja) * | 2007-11-19 | 2012-07-04 | セイコーエプソン株式会社 | 半導体装置 |
| CN102439519B (zh) * | 2009-05-21 | 2014-07-23 | Lg伊诺特有限公司 | 具有多重半透过部分的半色调掩膜及其制造方法 |
| TW201413825A (zh) * | 2012-09-17 | 2014-04-01 | Ying-Jia Xue | 薄膜電晶體的製作方法 |
| CN102881571B (zh) * | 2012-09-28 | 2014-11-26 | 京东方科技集团股份有限公司 | 有源层离子注入方法及薄膜晶体管有源层离子注入方法 |
| CN103035568B (zh) * | 2012-12-21 | 2014-12-31 | 北京京东方光电科技有限公司 | 一种tft阵列基板及制作方法、显示装置 |
| CN106024633A (zh) * | 2016-06-23 | 2016-10-12 | 京东方科技集团股份有限公司 | 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置 |
| JP7325167B2 (ja) * | 2017-03-16 | 2023-08-14 | 富士電機株式会社 | 半導体装置の製造方法 |
| TWI798771B (zh) * | 2021-07-28 | 2023-04-11 | 力晶積成電子製造股份有限公司 | 光罩以及內連線結構的製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0161389B1 (ko) * | 1995-02-16 | 1999-01-15 | 윤종용 | 마스크 및 이를 사용한 패턴형성방법 |
| JP4954401B2 (ja) | 2000-08-11 | 2012-06-13 | 株式会社半導体エネルギー研究所 | 半導体装置の製造方法 |
| TW579604B (en) * | 2002-12-17 | 2004-03-11 | Ind Tech Res Inst | Method of forming a top-gate type thin film transistor device |
| JP4521694B2 (ja) * | 2004-03-09 | 2010-08-11 | Ｈｏｙａ株式会社 | グレートーンマスク及び薄膜トランジスタの製造方法 |
| JP4468093B2 (ja) * | 2004-07-01 | 2010-05-26 | 大日本印刷株式会社 | 階調フォトマスクの製造方法 |
| JP4321486B2 (ja) | 2004-07-12 | 2009-08-26 | セイコーエプソン株式会社 | 半導体装置及び半導体装置の製造方法 |
| US7704646B2 (en) * | 2004-11-08 | 2010-04-27 | Lg Innotek Co., Ltd. | Half tone mask and method for fabricating the same |
| JP5110821B2 (ja) | 2005-08-12 | 2012-12-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7914971B2 (en) * | 2005-08-12 | 2011-03-29 | Semiconductor Energy Laboratory Co., Ltd. | Light exposure mask and method for manufacturing semiconductor device using the same |
| JP2007103418A (ja) | 2005-09-30 | 2007-04-19 | Seiko Epson Corp | 半導体装置、半導体装置の製造方法、並びに電気光学装置 |
| JP5228390B2 (ja) * | 2006-07-21 | 2013-07-03 | 大日本印刷株式会社 | 階調マスク |
| JP4968011B2 (ja) * | 2007-11-19 | 2012-07-04 | セイコーエプソン株式会社 | 半導体装置 |
-
2007
- 2007-10-29 JP JP2007279959A patent/JP4930324B2/ja not_active Expired - Fee Related
-
2008
- 2008-09-08 US US12/206,592 patent/US7858272B2/en active Active
- 2008-10-14 KR KR1020080100711A patent/KR20090043440A/ko not_active Application Discontinuation
- 2008-10-27 CN CNA2008101712154A patent/CN101424874A/zh active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104733323A (zh) * | 2014-12-16 | 2015-06-24 | 深圳市华星光电技术有限公司 | 一种低温多晶硅薄膜晶体管的制造方法 |
| WO2016095306A1 (zh) * | 2014-12-16 | 2016-06-23 | 深圳市华星光电技术有限公司 | 一种低温多晶硅薄膜晶体管的制造方法 |
| CN104733323B (zh) * | 2014-12-16 | 2018-04-13 | 深圳市华星光电技术有限公司 | 一种低温多晶硅薄膜晶体管的制造方法 |
| CN104779168A (zh) * | 2015-04-13 | 2015-07-15 | 武汉华星光电技术有限公司 | 用于制作薄膜晶体管的方法 |
| CN104779168B (zh) * | 2015-04-13 | 2018-01-12 | 武汉华星光电技术有限公司 | 用于制作薄膜晶体管的方法 |
| CN111367142A (zh) * | 2018-12-26 | 2020-07-03 | 聚灿光电科技（宿迁）有限公司 | 一种包含不同透光性的新型光学掩膜版 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4930324B2 (ja) | 2012-05-16 |
| KR20090043440A (ko) | 2009-05-06 |
| US20090111251A1 (en) | 2009-04-30 |
| US7858272B2 (en) | 2010-12-28 |
| JP2009109610A (ja) | 2009-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101424874A (zh) | 曝光用掩模、以及薄膜晶体管的制造方法 | |
| US7718994B2 (en) | Array substrates for use in liquid crystal displays and fabrication methods thereof | |
| US7803503B2 (en) | Halftone mask and method for making pattern substrate using the halftone mask | |
| JP2005072135A (ja) | 液晶表示装置及び薄膜トランジスタの製造方法 | |
| TWI480679B (zh) | 多灰階光罩、多灰階光罩之製造方法、圖案轉印方法及薄膜電晶體之製造方法 | |
| WO2004006016A2 (en) | Mask and manufacturing method using mask | |
| KR20020033040A (ko) | 반도체장치의 제조방법 | |
| KR20060048294A (ko) | 반도체 장치의 제조 방법 | |
| KR20070068594A (ko) | 박막 트랜지스터와 이의 제조 방법 및 박막 트랜지스터제조용 마스크 | |
| JP6322682B2 (ja) | パターン転写方法、表示装置の製造方法、及び、多階調フォトマスク | |
| JPH0488641A (ja) | 薄膜トランジスタの製造方法 | |
| CN101452858A (zh) | 薄膜晶体管的制造方法和使用了网目调型掩模的曝光方法 | |
| KR100670042B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| US7033709B2 (en) | Method and structure for fabricating patterns on phase shift mask for the manufacture of semiconductor wafers | |
| US11892774B2 (en) | Lithography | |
| KR100697366B1 (ko) | 박막 트랜지스터 액정표시장치 제조에서 사용하는 하프 톤 마스크 | |
| KR101409544B1 (ko) | 포토 마스크 및 이를 이용한 박막트랜지스터 어레이 기판의제조 방법 | |
| JP6322607B2 (ja) | 表示デバイス製造用多階調フォトマスク、表示デバイス製造用多階調フォトマスクの製造方法、及び薄膜トランジスタの製造方法 | |
| WO2004055917A2 (en) | Manufacture of thin film transistors | |
| KR101284030B1 (ko) | 표시 기판 및 이의 제조 방법 | |
| JP2004246333A (ja) | 単一レチクルを使用する多重エッチングのフォトリソグラフィ方法。 | |
| KR100707023B1 (ko) | 액정표시장치 제조시의 식각정지막 자기정렬방법 | |
| KR20080061192A (ko) | 하프 톤 마스크와 이의 제조 방법 | |
| KR20050016704A (ko) | 마스크, 마스크의 용도 및 박막 소자 제조 방법 | |
| KR20040085302A (ko) | 액정표시장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20090506 |