JP2004246333A - 単一レチクルを使用する多重エッチングのフォトリソグラフィ方法。 - Google Patents
単一レチクルを使用する多重エッチングのフォトリソグラフィ方法。 Download PDFInfo
- Publication number
- JP2004246333A JP2004246333A JP2003396104A JP2003396104A JP2004246333A JP 2004246333 A JP2004246333 A JP 2004246333A JP 2003396104 A JP2003396104 A JP 2003396104A JP 2003396104 A JP2003396104 A JP 2003396104A JP 2004246333 A JP2004246333 A JP 2004246333A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- photoresist layer
- layer
- reticle
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 88
- 238000005530 etching Methods 0.000 title claims abstract description 84
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 178
- 239000004065 semiconductor Substances 0.000 claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 claims abstract description 31
- 239000010409 thin film Substances 0.000 claims abstract description 21
- 230000003287 optical effect Effects 0.000 claims abstract description 14
- 238000000206 photolithography Methods 0.000 claims description 41
- 239000004020 conductor Substances 0.000 claims description 29
- 238000012986 modification Methods 0.000 claims description 7
- 230000004048 modification Effects 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 2
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 15
- 238000012937 correction Methods 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 5
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000011161 development Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000002904 solvent Substances 0.000 description 4
- 238000002834 transmittance Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 230000010363 phase shift Effects 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 229910001080 W alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000007800 oxidant agent Substances 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 1
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 239000003504 photosensitizing agent Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【課題】 工程全体の歩留まりを高め、製造コストを低減させる効果を有するとともに、薄膜トランジスタ液晶表示装置のアレイの製造に応用でき、半導体層と、ソース領域及びドレイン領域を同時に形成でき、データラインが多重エッチングによって切断されることを効率良く防ぐフォトリソグラフィ方法を提供する。
【解決手段】 ベースを提供し、該ベース上にフォトレジスト層を形成するステップと、如何なる光学的修正をも行わないレチクルを通して該フォトレジスト層を露光するステップと、露光した該フォトレジスト層をベークするステップと、該ベークしたフォトレジスト層に現像を行い、多重エッチングのレジストマスクを形成するステップとを含んでなる。
【選択図】 図２
【解決手段】 ベースを提供し、該ベース上にフォトレジスト層を形成するステップと、如何なる光学的修正をも行わないレチクルを通して該フォトレジスト層を露光するステップと、露光した該フォトレジスト層をベークするステップと、該ベークしたフォトレジスト層に現像を行い、多重エッチングのレジストマスクを形成するステップとを含んでなる。
【選択図】 図２
Description
この発明は、フォトリソグラフィ方法に関し、特に単一のレチクルを用いて行う多重エッチングに用いるレジストマスクを形成するためのフォトリソグラフィ方法に関する。
従来の液晶表示装置の製造工程において、フォトリソグラフィ処理はコストが高く、かつ精密な制御を必要とする重要なステップである。液晶表示装置のフォトリソグラフィの工程において、特に、アレイの製造工程は、キーポイントとなる重要な工程である。これは、多数の微小な薄膜トランジスタを所定の面積を有する基板上において、同時に形成するからである。よって、フォトリソグラフィ工程を実行する回数を低減させることは、液晶表示装置の歩留まりを高め、製造コストを節減することになる。フォトリソグラフィは初期の頃、６回レチクルを使用していたが、最近は４回の使用でアレイを形成できるようになってきた。レチクルの使用回数が減ることは、レチクルの製造コストと露光の回数が減少することになる。また、露光の回数が減少することは、精密な技術を必要とするステップが減少することになり、製品の歩留まりを高めることになる。よって、レチクル、もしくはフォトマスクの数を減少させることを課題として研究がなされ、関連分野の技術については、すでに数多くの文章が発表され、特許が出願されている。
レチクルを４回使用する一般的なフォトリソグラフィの工程においては、２回のエッチング工程に同一のレチクルで同一のフォトリソグラフィ工程を行う。よって、２回のエッチング工程において形成されるパターンは類似したものになる。また、光学的に修正したレチクルは、フォトレジストに現像した後、異なる厚さが発生する。かかるフォトレジストは後続の多重エッチングの工程において、比較的薄い部分がエッチングの工程を進行させることによって除去され、異なるエッチングの段階において異なるパターンを形成するレジストマスクが形成される。よって、本来２つのフォトマスクと、２回のフォトリソグラフィ工程から異なるパターンのレチクルを形成するフォトレジストは、１つのフォトマスクと、１回のフォトリソグラフィ工程によって、多重エッチングを行い形成することができる。
光学的に修正したレチクルについて、大韓民国のサムソン・エレクトロニクス・カンパニー・リミテッド（日本国特許庁識別番号５９４００１２９２）は、フォトリソグラフィを４回行う薄膜トランジスタの製造工程において、スリットを利用して、露光を行う場合フォトレジストの一部が半露光状態になるレチクルの設計を発表した。かかるレチクルを使用した場合、現像後のフォトレジストは、半露光領域において露光が不完全であるためフォトレジスト残留物が発生する。該領域に発生するフォトレジスト残留物の厚さは、正常なフォトレジストの厚さより薄いため、後続の多重エッチングの工程において、いずれかの段階のステップによって除去される。フォトレジストが除去されると、フォトレジストのパターンが変化する。よって、単一のレチクルと単一のフォトリソグラフィの工程で二種類のフォトレジストのパターンが得られる。
フォトレジスト残留物形成を生成する他の方法として、異なる透過率のレチクルを使用する方法が挙げられる。この方法では、フォトレジストの残留物を形成させたい部分に透過率の低いフォトマスクを使用する。よって、現像後、フォトレジストの露光不足の領域に残留物が発生する。
さらにもう１つの残留物形成方法は、位相シフトマスクを使用する方法である。この方法では、位相シフトマスクを利用して露光時、フォトレジスト表面に破壊的干渉を発生させる。よって、フォトレジストの一部領域が露光不足になり、現像後に残留物が発生する。
上述のそれぞれのフォトリソグラフィの工程は、いずれも露光した後に直接現像し、その上でベークのステップを進行させる。但し、フォトレジストに現像した後、ベークを行う過程において、フォトレジストの輪郭が変形する。輪郭が変形したフォトレジストに後続のエッチングの工程を行う場合、エッチングの失敗を容易に招く。
また、上述するスリットを形成したレチクルであろうと、異なる透過率のレチクルであろうと、もしくは位相シフトマスクであろうとも、いずれも所謂光学的に修正したレチクルである。光学的に修正したレチクルを使用することは、製造のコストを大幅に増加させる。液晶表示装置の製造技術は、第４代から第５代に至り、第６代に至るまで発展しようとしていると言われている。よって、大面積のレチクルを用いることは避けることのできない技術的な趨勢である。係るレチクルに極めて精密な光学的修正を行い、且つそれぞれの光学的修正の精密度を完全に同等化することは極めて困難である。従って、レチクルを生産する上での歩留まりが大幅に低下し、甚だしくは技術的に行き詰まることも考えられる。
更に、上述するそれぞれのフォトリソグラフィの工程の実施が可能であっても、パターン転写領域、もしくはフォトレジスト残留物が発生する領域以外の領域が後続の多重エッチングのステップにおいて、過度にエッチングされ、パターンに変化をきたす。甚だしくは、データラインのパターンが多重エッチングのステップを行うことによって切断される場合もある。
よって、単一のレチクルを用いて多重エッチングを行うフォトリソグラフィの工程において、フォトレジストに現像した後、輪郭が変化することなく、且つ高い歩留まりと、低いコストのレチクルを提供することは極めて重要である。
この発明は、現像後のフォトレジストに発生する輪郭の変形によって起きるエッチングの工程におけるエッチングの失敗を抑制し、工程の歩留まりを高める単一レチクルを使用する多重エッチングのフォトリソグラフィ方法を提供することを課題とする。
またこの発明は、薄膜トランジスタ液晶表示装置のアレイの製造に応用でき、単一のレチクルを使用して多重エッチングを行い、半導体層と、ソース、ドレイン領域を同時に形成できるフォトリソグラフィ方法を提供することを課題とする。
そこで本発明者は、従来の技術に見られる欠点に鑑み、鋭意研究を重ねた結果、如何なる光学的修正をも行わないレチクルを通してフォトレジスト層を露光した後、直接ベークを行い、フォトレジスト層に現像する場合、フォトレジスト層に転写したパターンの周囲にフォトレジスト層残留物を発生させてレジストマスクを形成するフォトリソグラフィ方法によって課題を解決できる点に着眼し、係る知見に基づいて本発明を完成させた。
以下、この発明について具体的に説明する。
請求項１に記載する単一レチクルを使用する多重エッチングのフォトリソグラフィ方法は、ベースを提供し、該ベース上にフォトレジスト層を形成するステップと、
レチクルを通して該フォトレジスト層を露光するステップと、
露光した該フォトレジスト層をベークするステップと、
該ベークしたフォトレジスト層に現像を行い、多重エッチングのレジストマスクを形成するステップとを含んでなる。
請求項１に記載する単一レチクルを使用する多重エッチングのフォトリソグラフィ方法は、ベースを提供し、該ベース上にフォトレジスト層を形成するステップと、
レチクルを通して該フォトレジスト層を露光するステップと、
露光した該フォトレジスト層をベークするステップと、
該ベークしたフォトレジスト層に現像を行い、多重エッチングのレジストマスクを形成するステップとを含んでなる。
請求項２に記載する単一レチクルを使用する多重エッチングのフォトリソグラフィ方法は、請求項１におけるレチクルのパターンが該フォトレジスト層に転写する場合、該フォトレジスト層のパターンの転写する領域の周囲にフォトレジスト残留物が発生する。
請求項３に記載する単一レチクルを使用する多重エッチングのフォトリソグラフィ方法は、請求項２におけるフォトレジスト残留物の厚さが該フォトレジスト層の厚さより低い。
請求項４に記載する単一レチクルを使用する多重エッチングのフォトリソグラフィ方法は、請求項３におけるレジストマスクが多重エッチングのステップにおいて異なるパターンを形成するレジストマスクである。
請求項５に記載する単一レチクルを使用する多重エッチングのフォトリソグラフィ方法は、請求項１におけるレチクルが如何なる光学的修正をも行わないレチクルである。
請求項６に記載する薄膜トランジスタのアレイの製造方法は、フォトリソグラフィ方法を応用する薄膜トランジスタのアレイの製造方法であって、
ベースを提供するステップと、
該ベース上にゲートを選択的に設けるステップと、
該ゲートとベース上に誘電層と、半導体層と、導体層とを沈降させて形成するステップと、
該導体層上にフォトレジスト層を形成するステップと、
如何なる光学的修正をも加えないレチクルを通して該フォトレジスト層を露光するステップと、
該露光したフォトレジスト層をベークするステップと、
該ベークしたフォトレジスト層を現像し、該フォトレジストのパターンが形成される領域と、該パターンの周囲にフォトレジスト残留物が発生する領域とを除くその他領域を除去するステップと、
該フォトレジスト層をレジストマスクとして該導体層に第１回目のエッチングを行うステップと、
該フォトレジスト層をレジストマスクとして該半導体層に第１回目のエッチングを行い、該フォトレジスト層残留物を除去してアイランド状半導体層を形成するステップと、
該フォトレジスト層をレジストマスクとして該導体層に第２回目のエッチングを行い、ソース領域とドレイン領域とを形成するステップと、
該フォトレジスト層をレジストマスクとして該アイランド状の半導体層に第２回目のエッチングを行い、チャネル領域を形成するとともに、該フォトレジスト層を完全に除去するステップとを含んでなり、且つ単一のレチクルで多重エッチングを行い、半導体層と、ソース領域及びドレイン領域とを同時に形成する。
ベースを提供するステップと、
該ベース上にゲートを選択的に設けるステップと、
該ゲートとベース上に誘電層と、半導体層と、導体層とを沈降させて形成するステップと、
該導体層上にフォトレジスト層を形成するステップと、
如何なる光学的修正をも加えないレチクルを通して該フォトレジスト層を露光するステップと、
該露光したフォトレジスト層をベークするステップと、
該ベークしたフォトレジスト層を現像し、該フォトレジストのパターンが形成される領域と、該パターンの周囲にフォトレジスト残留物が発生する領域とを除くその他領域を除去するステップと、
該フォトレジスト層をレジストマスクとして該導体層に第１回目のエッチングを行うステップと、
該フォトレジスト層をレジストマスクとして該半導体層に第１回目のエッチングを行い、該フォトレジスト層残留物を除去してアイランド状半導体層を形成するステップと、
該フォトレジスト層をレジストマスクとして該導体層に第２回目のエッチングを行い、ソース領域とドレイン領域とを形成するステップと、
該フォトレジスト層をレジストマスクとして該アイランド状の半導体層に第２回目のエッチングを行い、チャネル領域を形成するとともに、該フォトレジスト層を完全に除去するステップとを含んでなり、且つ単一のレチクルで多重エッチングを行い、半導体層と、ソース領域及びドレイン領域とを同時に形成する。
この発明によるフォトリソグラフィ方法は、現像後のフォトレジストに発生する輪郭の変形によって起きるエッチングの工程におけるエッチングの失敗を抑制するとともに、使用するレチクルは如何なる光学的修正をも行わないため、レチクルのコストと、製作の歩留まりを高める事ができ、工程全体の歩留まりを高め、製造コストを低減させる効果を有する。
また、この発明によるフォトリソグラフィ方法は、薄膜トランジスタ液晶表示装置のアレイの製造に応用することができ、半導体層と、ソース領域及びドレイン領域を同時に形成できるとともに、データラインが多重エッチングの工程において、切断されることを効率良く防ぐこと効果を具え、薄膜トランジスタ液晶表示装置のアレイの製造工程全体の歩留まりを高め、製造コストを低減させる効果を有する。
この発明は、特に単一のレチクルを用いて行う多重エッチングに用いるレジストマスクを形成するためのフォトリソグラフィ方法を提供するものであって、如何なる光学的修正をも行わないレチクルを通してフォトレジスト層を露光した後、直接ベークを行い、フォトレジスト層に現像する場合、フォトレジスト層に転写したパターンの周囲にフォトレジスト層残留物を発生させてレジストマスクを形成する。
係るフォトリソグラフィ方法について、その特徴を詳述するために具体的な実施例を挙げ、図示を参照にして以下に説明する。
係るフォトリソグラフィ方法について、その特徴を詳述するために具体的な実施例を挙げ、図示を参照にして以下に説明する。
この発明によるフォトリソグラフィ工程は、図１に開示するように、先ずベース（１０）上にフォトレジスト層（２０）を形成する。該フォトレジスト層（２０）は、樹脂と、感光剤と、溶剤の３種類の異なる成分を混合して形成する。該樹脂は粘着剤としての作用を有する。感光剤は光活性が極めて強い化合物であって、通常フォトレジスト内における含有量は樹脂と略同量である。感光剤と樹脂は溶剤の中で溶解させる。両者が混合したフォトレジストは使用に便利な液体状である。フォトレジスト自身が現像剤に溶けにくいが、露光後、分解して現像剤に溶解する構造を有する場合、係る種類のフォトレジストはポジ型フォトレジストと呼ばれる。実施例において、フォトレジスト層（２０）はスピンコートでベース（１０）の表面に塗布し、ソフトベークを行うか、或いは露光前ベーク（pre-exposure bake）と称するベークのステップを行う。ソフトベークの目的は、フォトレジスト層（２０）の溶剤を除去し、フォトレジストを液体から固体に近い形態にし、フォトレジスト層（２０）の付着能力を高めることにある。
上述の通り、ベース（１０）上にフォトレジスト層（２０）を形成した後、如何なる光学的修正をも加えていないレチクル（３０）を用いてフォトレジスト層（２０）を露光する。実施例においては、ポジ型フォトレジストを使用する。このため、フォトレジスト層（２０）のレチクル（３０）によって被覆される遮光領域（２２）がパターン転写領域となる。但し、この発明においてはネガ型フォトレジストを適用することもできる。レチクル（３０）は、例えばガラス、もしくは石英などの透過性の材質によってなり、表面に非透過性の金属クロムフィルムによって必要とするパターンを形成する。
この発明の特徴は、露光した後、フォトレジスト層（２０）を直接ベークし、次にフォトレジスト層（２０）を現像することにある。ここにおけるベークは、ハードベークであって、フォトレジスト層（２０）内に残留する溶剤の含有量を更に低減させ、フォトレジスト層（２０）の材質の強度を増強し、後続のエッチング工程時におけるフォトレジスト層（２０）の耐エッチング能力を高めることを目的とする。また、ハードベークの過程においては、温度条件がソフトベークよりも高く、フォトレジスト層（２０）を軟化させ、変形（deformation）が発生する。
露光した後のフォトレジスト層（２０）には、一種の酸が発生し、アルカリ性の溶液を含む現像剤を加えると中和されて除去される。一般に正常な現像工程は、ハードベークの後に行われる。これは時間の遅延によって解析度に影響を与えることを防ぐために露光後のフォトレジストを急速に現像する必要があるためである。この発明においては、現像のステップをハードベークの後に行う。このため、フォトレジスト層（２０）の現像の解析度に大きな影響を受ける。フォトレジスト層（２０）の露光されない領域の種類は、先にハードベークを行うため、フォトレジストの現像時にフォトレジストの残留物が発生する。図２に開示するように、現像後のフォトレジスト層（２０）は、パターン転写領域である遮光領域（２２）の周囲にフォトレジスト残留物（２４）を発生させる。フォトレジスト残留物（２４）の厚さは、遮光領域（２２）におけるフォトレジスト層（２０）の厚さより低くなる。このように、現像後において異なる厚さを具えるフォトレジスト層（２０）は、後続の多重エッチングの工程において、下方のエッチングされるベース（１０）に対して異なるパターンを発生させるレジストマスクとなる。
係るフォトリソグラフィの工程は、フォトレジストに現像した後、ベークの工程を行うことなく、現像後のフォトレジストの輪郭を維持することができるといった特徴を有する。よって、後続のエッチング工程において失敗が容易に発生することなく、製造工程の歩留まりを高めることができる。また、レチクルのパターンは如何なる光学的修正をも必要としない。よってレチクルの製造工程において、工程の複雑さを大幅に低減させることができる。
この発明によるフォトリソグラフィの工程は、薄膜トランジスタ液晶表示装置のアレイの製造工程に応用することができ、製造工程におけるコストを大幅に節減し、歩留まりを高めることができる。よってこの発明は、薄膜トランジスタのアレイの形成に単一のレチクルを使用し、且つ多重エッチングで同時に半導体層とソース領域、ドレイン領域を同時に形成する方法も同時に提供する。そのステップは、ベース上にゲート層を選択的に形成し、誘電層と、半導体層と、導体層を該ゲート層とベース上に順に形成する。
次いで、フォトレジスト層を該導体層上に形成し、レチクルによって該フォトレジスト層を露光する。該レチクルにはパターンが形成され、且つ如何なる光学的修正をも行わない。次に、フォトレジスト層をベークしてフォトレジスト層に現像し、フォトレジスト層のパターンによって被覆される領域を保留する。パターンに隣接する領域には、フォトレジスト残留物が発生する。その他部分のフォトレジスト層は完全に除去する。
次に、現像した後のフォトレジスト層をレジストマスクとして第１回目のエッチングを行い、導体層をエッチングし、更に現像した後のフォトレジスト層をレジストマスクとして半導体層をエッチングし、且つフォトレジスト残留物を除去してアイランド状の半導体層を形成する。
次に、前記フォトレジスト層をレジストマスクとして２回目のエッチングを行い、導体層をエッチングしてソース領域とドレイン領域を形成する。更に、前記フォトレジスト層をレジストマスクして半導体層をエッチングし、チャネル領域を形成する。次いで、フォトレジスト層を完全に除去する。
上述するフォトレジスト残留物の厚さは、フォトレジスト層の厚さより薄くなる。よって、フォトレジスト残留物のフォトレジスト層は、マルチエッチング工程のレジストマスクとすることができる。また、上述する第１回目の導体層をエッチングするステップは、高選択比のエッチング方式を採用する。好ましくは湿式エッチングを利用する。また、第１回目の半導体層をエッチングするステップは、非等向性のエッチングを行う。好ましくは乾式エッチングを利用する。また、フォトレジスト残留物を除去する方法は、酸素プラズマを利用する。前記第２回目のエッチングにおいて、導体層をエッチングするステップは、高選択比のエッチング方式を採用する。更に、前記第２回目のエッチングにおいて、半導体層をエッチングするステップは、非等向性のエッチングを行う。
上述する薄膜トランジスタアレイの形成方法においては、単一のレチクルを用いて多重エッチングを行い、同時に半導体層と、及びソース領域、ドレイン領域を形成する。係る方法については、以下の図面に基づく説明において、詳述する。
図３に開示するように、絶縁特性を有するベース（１００）上に、ゲート（１０２）と、絶縁層（１０４）と、半導体層（１０６）と、及び導体層（１０８）を形成する。バックライトを液晶表示装置の光源として使用する場合、ベース（１００）は、例えばガラス、もしくは透過性のプラスチック材などの透過性の材質を用いる。液晶表示装置の光源がフロントライトの場合、ベース（１００）は透過性の材質を使用しなくてもよい。ゲート（１０２）は、金属か、もしくはその他如何なる導電材であってもよく、例えばアルミニウム、アルミ合金、モリブデン、モリブデンタングステン合金、クロム、もしくはタンタルなどが挙げられる。その形成方法は、先ずスパッタリング方式で導体層を沈降させ、フォトリソグラフィとエッチングの工程によって所定の位置にゲートパターンを形成する。また、ゲートパターンをベース（１００）上に形成する場合、ゲートライン（図示しない）も同時にベース（１００）上に形成する。
絶縁層（１０４）はゲート絶縁層とも称し、一般には窒化ケイ素を利用し、ブランケット式でゲート（１０２）とベース（１００）上を被覆する。絶縁層（１０４）は薄膜トランジスタにおいてゲート誘電層とされ、その他領域においてはゲート線の絶縁隔離の効果を提供する。
半導体層（１０６）は、トランジスタのチャネル領域とする。薄膜トランジスタ液晶表示装置において、チャネル領域はゲート（１０２）の上方に設けられ、バックチャネル領域とも称される。半導体層（１０６）は、２層の複合材質を用いる。すなわち、下層のアモルフォスシリコン層と、上層のドーピングｎ型導電タイプのアモルフォスシリコン層とによってなる。下層のアモルフォスシリコン層は、トランジスタのチャネル領域を提供するものであって、上層のドーピングｎ型導電タイプのアモルフォスシリコン層は、金属と半導体材質との間のオーミックコンタクトを提供し、金属材質であるソース領域、ドレイン領域と半導体との間の抵抗を低減する。
絶縁層（１０４）と半導体層（１０６）とを形成する方法は、一般に化学気相成長法が用いられる。導体層（１０８）は、金属か、もしくはその他如何なる導電材であってもよく、例えばアルミニウムか、アルミ合金か、モリブデンか、モリブデンタングステン合金か、クロムか、もしくはタンタルなどが挙げられ、薄膜トランジスタのソース領域と、ゲート領域とされる。
次に、図４に開示するように、フォトレジスト層（２００）を導体層（１０８）上に形成し、レチクル（３００）を利用して露光を行う。ここにおいて用いられるレチクル（３００）は、如何なる光学的修正をも必要としない。フォトレジスト層（２００）は、一般的な塗布方式で形成する。実施例において、フォトレジスト層（２００）は、ポジ型レジストであって、その厚さは２０００Å〜４０００Åである。フォトレジスト層（２００）を導体層（１０８）上に形成した後、先に露光前ベークのステップを行う。これをソフトベークとも称する。
図４において、レチクル（３００）が被覆する領域は、主にソース領域とドレイン領域である。アレイ全体の製造工程において、レチクル（３００）には同時にデータラインのパターンも含まれる。レチクル（３００）は、石英による透過率の高い領域と、金属クロムフィルムを使用した非透過性領域とを有する。露光を行う光源は、ｉ線、ｇ線、もしくはｋ線を用いる。異なる光源はそれぞれに対応して、異なるフォトレジストの現像解析度と、現像のフォーカス深度が形成される。
露光の強度と時間はフォトレジストの感光度に影響を与え、これは同時にフォトレジスト層（２００）の厚さにも関連する。実施例において、露光の量は５０〜７０ｍＪ／ｃｍ２とし、好ましくは５８〜６２ｍＪ／ｃｍ２とする。
次に、露光後のフォトレジスト層（２００）に対して、直接ベークを行う工程を進行させる。これは所謂後ベークである。実施例において、ベークの時間は約５０〜１７０秒であって、温度条件を約１００〜１３０℃とする。ここにおけるベークのステップの温度条件は、上述するソフトベークの温度より高くなる。
図５に開示するように、現像材を利用してフォトレジスト層（２００）を現像する。現像後のフォトレジスト層（２００）は、パターン転写領域（２０２）とフォトレジスト残留物（２０４）とを利用する。実施例において、現像の時間は約６０〜１００秒であって、好ましくは７５〜９０秒である。実施例においては、ソース領域とドレイン領域との間の距離がかなり短く、ソース領域とドレイン領域との間に位置するフォトレジスト残留物（２０４）は、チャネル領域を完全に被覆する。後続の多重エッチングのステップにおいて、適宜にチャネル領域を保護することができる。
次に、図６に開示するように、フォトレジスト層（２００）をレジストマスクとして導体層（１０８）をエッチングする。このエッチングのステップは、高選択比のエッチング工程を必要とする。よって、好ましくは従来の湿式エッチングを採用する。実施例における好ましいエッチング材は、強酸化剤であって、例えばＣｅ（ＮＨ４）２（ＮＯ３）６と硝酸の混合物である。
次に、図７に開示するように、フォトレジスト層（２００）をレジストマスクとして半導体層（１０６）をエッチングすると同時に、フォトレジスト残留物（２０４）も除去する。このエッチングのステップは、フォトレジスト残留物（２０４）も合わせ除去するため、非等向性エッチングを行う。好ましくは、従来の乾式エッチングを採用する。半導体層（１０６）をエッチングするための適宜なエッチング材には、六ふつ化いおうと、塩素プラズマが挙げられる。このエッチングのステップが完了した後、同一の反応室内に酸素を供給して、酸素プラズマを形成し、フォトレジスト残留物（２０４）が完全に除去された状態を確保する。または、その他気体であってもよい。この場合、窒素に酸素を加えるか、アルゴンに窒素を加えた気体が挙げられる。また、このエッチングのステップによってアイランド状の半導体領域が形成される。
次に、図８に開示するように、フォトレジスト層（２００）をレジストマスクとし、引き続き導体層（１０８）をエッチングしてソース領域とドレイン領域を形成する。このエッチングのステップにおいては、高選択比のエッチング工程を必要とする。よって、好ましくは従来の湿式エッチングを選択する。実施例において、好ましいエッチング材は、強酸化剤であって、例えばＣｅ（ＮＨ４）２（ＮＯ３）６と硝酸の混合物である。
次に、図９に開示するように、フォトレジスト層（２００）をレジストマスクとし、引き続いて半導体層（１０６）をエッチングしてチャネル領域を形成する。このエッチングの工程は、湿式エッチングか、もしくは乾式エッチングのいずれでもよい。実施例においては、乾式エッチングを好ましい選択とする。また、このエッチングのステップによって、半導体層（１０６）のｎ型アモルフォスシリコン層を除去し、アモルフォスシリコン層を薄膜トランジスタのチャネル領域とする。実施例における好ましいエッチング剤は、六ふつ化いおうと、塩化水素と、及びヘリウムプラズマである。
次に、図１０に開示するように、フォトレジスト層（２００）を除去して薄膜トランジスタを形成する。フォトレジスト層（２００）を除去する方法は、従来の湿式でフォトレジストを除去する方法か、もしくは乾式でフォトレジストを除去する方法のいずれでもよい。このステップに至り、アレイの製造工程における薄膜トランジスタがすでに完成し、アレイの製造工程の残りの部分にはコンタクトホールの形成、画素電極の形成などが含まれる。これらステップは、如何なる従来の方法で行ってもよい。
この発明によるフォトリソグラフィ方法をアレイの製造工程に応用する場合、多重エッチングによって起こるデータラインの切断を防ぐことができる。この部分については、平面図を挙げて説明する。図１１に開示するように、ゲートライン（４００）はゲート（１０２）の領域を含んでなり、ベース上に形成され、ゲートライン（４００）上には絶縁層と半導体層と及び導体層をブランケット式で沈降させる。ブランケット式で沈降させる絶縁層と半導体層と及び導体層は、断面図の形式でしか表示できないので、図１１には表示しない。次いで、半導体層上面にフォトレジスト層を形成し、レチクルを用いて該フォトレジスト層を露光する。レチクルのパターン（５００）は、図面において点線で表示した。これには、データラインと、ソース領域、ドレイン領域が含まれる。
図１２に開示するように、この発明によるフォトリソグラフィ方法を用いた場合、フォトレジスト層は、パターン（５００）の周囲にフォトレジスト残留物（５０２）を発生させる。ソース領域とドレイン領域との間は距離が近いため、フォトレジスト残留物（５０２）は、トランジスタのチャネル領域を被覆する。よって、多重エッチングの工程の第１回目のエッチングのステップにおいて、チャネル領域はフォトレジスト残留物（５０２）によって保護される。また、データラインの周囲にもフォトレジスト残留物が発生する。これは従来の光学的に修正したレチクルでは発生させることができないものである。該フォトレジスト残留物（５０２）が多重エッチングのステップにおいて、エッチングを繰り返すたびに発生するデータラインの幅の減少を抑制し、データラインの切断を防ぐことができる。
この発明によるフォトリソグラフィ方法は、現像した後にベークのステップを行わないので、フォトレジストの現像した後の輪郭が変化することなく、このため後続のエッチングのステップにおける失敗を防ぐことができる。また、光学的に修正したレチクルを使用することなく、フォトレジスト残留物を発生させることができる。このため、レチクルの製造コストを大幅に低減し、且つレチクルの歩留まりを高めることができる。更に、この発明の方法を薄幕トランジスタ液晶表示装置のアレイ製造に応用した場合、データラインが多重エッチングのステップにおいて切断することを防ぐ効果を有する。
１０ ベース
１００ ベース
１０２ ゲート
１０４ 絶縁層
１０６ 半導体層
１０８ 導体層
２０ フォトレジスト層
２００ フォトレジスト層
２０２ パターン転写領域
２０４ フォトレジスト残留物
２２ 遮光領域
２４ フォトレジスト残留物
３０ レチクル
３００ レチクル
４００ ゲートライン
５００ パターン
５０２ フォトレジスト残留物
１００ ベース
１０２ ゲート
１０４ 絶縁層
１０６ 半導体層
１０８ 導体層
２０ フォトレジスト層
２００ フォトレジスト層
２０２ パターン転写領域
２０４ フォトレジスト残留物
２２ 遮光領域
２４ フォトレジスト残留物
３０ レチクル
３００ レチクル
４００ ゲートライン
５００ パターン
５０２ フォトレジスト残留物
Claims (6)
- ベースを提供し、該ベース上にフォトレジスト層を形成するステップと、
レチクルを通して該フォトレジスト層を露光するステップと、
露光した該フォトレジスト層をベークするステップと、
該ベークしたフォトレジスト層に現像を行い、多重エッチングのレジストマスクを形成するステップとを含んでなることを特徴とする単一レチクルを使用する多重エッチングのフォトリソグラフィ方法。 - 前記レチクルのパターンが該フォトレジスト層に転写する場合、該フォトレジスト層のパターンの転写する領域の周囲にフォトレジスト残留物が発生することを特徴とする請求項１に記載の単一レチクルを使用する多重エッチングのフォトリソグラフィ方法。
- 前記フォトレジスト残留物の厚さが該フォトレジスト層の厚さより低いことを特徴とする請求項２に記載の単一レチクルを使用する多重エッチングのフォトリソグラフィ方法。
- 前記レジストマスクが多重エッチングのステップにおいて異なるパターンを形成するレジストマスクであることを特徴とする請求項３に記載の単一レチクルを使用する多重エッチングのフォトリソグラフィ方法。
- 前記レチクルが如何なる光学的修正をも行わないレチクルであることを特徴とする請求項１に記載の単一レチクルを使用する多重エッチングのフォトリソグラフィ方法。
- 請求項１に記載するフォトリソグラフィ方法を応用する薄膜トランジスタのアレイの製造方法であって、
ベースを提供するステップと、
該ベース上にゲートを選択的に設けるステップと、
該ゲートとベース上に誘電層と、半導体層と、導体層とを沈降させて形成するステップと、
該導体層上にフォトレジスト層を形成するステップと、
如何なる光学的修正をも加えないレチクルを通して該フォトレジスト層を露光するステップと、
該露光したフォトレジスト層をベークするステップと、
該ベークしたフォトレジスト層を現像し、該フォトレジストのパターンが形成される領域と、該パターンの周囲にフォトレジスト残留物が発生する領域とを除くその他領域を除去するステップと、
該フォトレジスト層をレジストマスクとして該導体層に第１回目のエッチングを行うステップと、
該フォトレジスト層をレジストマスクとして該半導体層に第１回目のエッチングを行い、該フォトレジスト層残留物を除去してアイランド状半導体層を形成するステップと、
該フォトレジスト層をレジストマスクとして該導体層に第２回目のエッチングを行い、ソース領域とドレイン領域とを形成するステップと、
該フォトレジスト層をレジストマスクとして該アイランド状の半導体層に第２回目のエッチングを行い、チャネル領域を形成するとともに、該フォトレジスト層を完全に除去するステップとを含んでなり、且つ単一のレチクルで多重エッチングを行い、半導体層と、ソース領域及びドレイン領域とを同時に形成することを特徴とする薄膜トランジスタのアレイの製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW092102802A TWI315543B (en) | 2003-02-11 | 2003-02-11 | Lithoraphic process for multi-etching steps by using single reticle |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004246333A true JP2004246333A (ja) | 2004-09-02 |
Family
ID=32823112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003396104A Pending JP2004246333A (ja) | 2003-02-11 | 2003-11-26 | 単一レチクルを使用する多重エッチングのフォトリソグラフィ方法。 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7129026B2 (ja) |
| JP (1) | JP2004246333A (ja) |
| TW (1) | TWI315543B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102646634B (zh) * | 2011-04-29 | 2013-06-12 | 京东方科技集团股份有限公司 | Tft-lcd阵列基板制造方法 |
| TW201622158A (zh) * | 2014-12-10 | 2016-06-16 | 中華映管股份有限公司 | 薄膜電晶體以及其製作方法 |
| CN106684037B (zh) * | 2017-03-22 | 2019-09-24 | 深圳市华星光电半导体显示技术有限公司 | 优化4m制程的tft阵列制备方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5223083A (en) * | 1992-01-23 | 1993-06-29 | Micron Technology, Inc. | Process for etching a semiconductor device using an improved protective etching mask |
| US6255130B1 (en) * | 1998-11-19 | 2001-07-03 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and a method for manufacturing the same |
| US6352818B1 (en) * | 1999-09-01 | 2002-03-05 | Taiwan Semiconductor Manufacturing Company | Photoresist development method employing multiple photoresist developer rinse |
| JP3524029B2 (ja) * | 2000-01-04 | 2004-04-26 | インターナショナル・ビジネス・マシーンズ・コーポレーション | トップゲート型ｔｆｔ構造を形成する方法 |
| US6643008B1 (en) * | 2002-02-26 | 2003-11-04 | Advanced Micro Devices, Inc. | Method of detecting degradation in photolithography processes based upon scatterometric measurements of grating structures, and a device comprising such structures |
-
2003
- 2003-02-11 TW TW092102802A patent/TWI315543B/zh not_active IP Right Cessation
- 2003-02-12 US US10/366,089 patent/US7129026B2/en not_active Expired - Lifetime
- 2003-11-26 JP JP2003396104A patent/JP2004246333A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| TWI315543B (en) | 2009-10-01 |
| US20040157166A1 (en) | 2004-08-12 |
| US7129026B2 (en) | 2006-10-31 |
| TW200415701A (en) | 2004-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3410617B2 (ja) | 薄膜のパターニング方法 | |
| JP2003045893A (ja) | 薄膜トランジスタの製造方法及び素子の形成方法 | |
| US7737016B2 (en) | Two-print two-etch method for enhancement of CD control using ghost poly | |
| KR101261155B1 (ko) | 마스크 블랭크 및 포토마스크 | |
| JP2002141512A (ja) | 薄膜のパターニング方法およびそれを用いたｔｆｔアレイ基板およびその製造方法 | |
| JP2008033330A (ja) | 多重トーン光マスク、これの製造方法及びこれを用いる薄膜トランジスタ基板の製造方法 | |
| JP2008116691A (ja) | ハーフトーンマスク及びこれを用いたパターン基板の製造方法 | |
| JP2007188069A (ja) | マスクブランクおよび階調マスク | |
| JP2010276724A (ja) | 多階調フォトマスク、多階調フォトマスクの製造方法、及びパターン転写方法 | |
| JP2008052120A (ja) | マスクブランク及びフォトマスク並びにこれらの製造方法 | |
| CN1866130A (zh) | 缩小关键尺寸的方法 | |
| TWI286795B (en) | Manufacturing method for semiconductor integrated circuit device | |
| JP2003297813A (ja) | ＡｒＦレーザ光を用いるパターン形成方法 | |
| KR20160024222A (ko) | 평판 디스플레이용 포토마스크 및 그의 제조 방법 | |
| KR100809331B1 (ko) | 마스크 및 그 제조 방법 | |
| KR100876033B1 (ko) | 포토마스크 | |
| JP2004014622A (ja) | 薄膜半導体装置の製造方法及びそのレジストパターン形成方法 | |
| JP2004246333A (ja) | 単一レチクルを使用する多重エッチングのフォトリソグラフィ方法。 | |
| JP2007183623A (ja) | 液晶ディスプレイ用ボトム基板の製作方法 | |
| JP2002151381A (ja) | パターン形成方法 | |
| KR101033354B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR100705616B1 (ko) | 박막트랜지스터 액정표시장치의 제조방법 | |
| JP4797729B2 (ja) | 階調をもつフォトマスクの半透明領域の欠陥修正方法 | |
| JPH07130751A (ja) | アルミ系金属膜のパターニング方法 | |
| JP2006084507A (ja) | 位相シフトマスク及び位相シフトマスクの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061124 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090817 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100225 |