CN105144341A - 用于制备具有通过径向扩张降低的应变的异质结构的方法和装置 - Google Patents

用于制备具有通过径向扩张降低的应变的异质结构的方法和装置 Download PDF

Info

Publication number
CN105144341A
CN105144341A CN201380073264.3A CN201380073264A CN105144341A CN 105144341 A CN105144341 A CN 105144341A CN 201380073264 A CN201380073264 A CN 201380073264A CN 105144341 A CN105144341 A CN 105144341A
Authority
CN
China
Prior art keywords
substrate
dislocation
top board
backboard
methods according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380073264.3A
Other languages
English (en)
Other versions
CN105144341B (zh
Inventor
R·J·法尔斯特
V·V·沃龙科夫
J·A·皮特尼
P·D·阿尔布雷克特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalWafers Co Ltd
Original Assignee
SunEdison Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SunEdison Inc filed Critical SunEdison Inc
Priority to CN201810030851.9A priority Critical patent/CN107968067B/zh
Publication of CN105144341A publication Critical patent/CN105144341A/zh
Application granted granted Critical
Publication of CN105144341B publication Critical patent/CN105144341B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/12—Substrate holders or susceptors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions

Abstract

公开了用于制备具有降低的应变的异质结构的装置和方法。所述异质结构包括半导体结构，所述半导体结构顺应具有与所述结构不同的晶格常数的表面层以形成相对低的缺陷的异质结构。

Description

用于制备具有通过径向扩张降低的应变的异质结构的方法和装置
相关申请的交叉引用
本申请要求2012年12月31日提交的美国临时申请号61/747,613；2013年3月15日提交的美国临时申请号61/793,999；2013年3月15日提交的美国临时申请号61/790,445以及2013年3月15日提交的美国临时申请号61/788,744的优选权，其中每一个通过引用并入到这里。
技术领域
本公开内容通常涉及具有降低的应变的半导体异质结构的制备，并且特别地，涉及具有半导体衬底的异质结构，其顺应具有与衬底不同的晶格常数的表面层，从而形成相对低缺陷的异质结构。
背景技术
包括具有器件质量表面的器件层和具有与器件层的材料不同的晶格结构的衬底的多层结构对许多不同目的有用。这些多层结构典型地包含具有不同的晶格常数的材料的多层。在层之间的晶格失配导致层要被应变。在器件层中失配位错自发地形成以弛豫(relax)在层之间的应变。这样的位错降低多层半导体结构的质量和效用。
出现对于用于弛豫在晶格失配的半导体层之间的应变的方法和对于导致基本上没有位错的衬底和器件层的方法的继续需要。
发明内容
本公开内容的一方面旨在一种用于在异质结构中弛豫应变的方法，所述异质结构包括衬底、在所述衬底上设置的表面层以及在所述衬底和所述表面层之间的界面。所述衬底包含中心轴、通常垂直于所述中心轴的背表面以及穿过所述中心轴跨所述衬底延伸的直径。在所述衬底中形成位错源层。将所述衬底径向扩张以产生位错并且从所述位错源层将所述位错朝向所述表面层滑动。
本公开内容的另一方面旨在一种用于制备弛豫的异质结构的方法。在所述半导体衬底的前表面上沉积表面层，从而在所述表面层与所述衬底之间产生应变。在所述衬底中形成位错源层。通过径向扩张所述衬底弛豫在所述表面层与所述衬底中的所述应变，以产生位错并且从所述位错源层将所述位错朝向所述表面层滑动。
本公开内容的又一方面旨在一种用于径向扩张具有前表面、背表面以及周向边缘的半导体结构的装置。所述装置包括结构夹持物，所述结构夹持物包括用于邻近所述结构的周向边缘接触所述结构的顶板和背板。所述顶板适合于接触所述结构的所述前表面，并且所述背板适合于接触所述结构的所述背表面。所述顶板和背板进一步适合于在所述顶板、背板以及所述结构的周向边缘之间形成外围腔。
本公开内容的附加方面旨在一种用于径向扩张具有前表面、背表面、周向边缘以及中心轴的半导体结构的装置。所述装置包括向内指向中心轴的三角形-形状段。所述段被配置为用于从所述中心轴向外移动以使得所述结构扩张。在每个段中形成流体通道用于在所述段与结构之间形成真空。
附图说明
图1为硅异质结构的截面示意图；
图2为示出用于制备异质结构的方法的流程图；
图3-4为半导体结构和用于扩张半导体结构的结构夹持物的截面图；
图5为半导体结构和用于扩张半导体结构的结构夹持物的另一实施例的截面图；
图6-7为具有涂层在其上的半导体结构和图3的结构夹持物的截面图；
图8为半导体结构和用于扩张在其中设置有图3的结构夹持物的结构的装置的截面示意图；
图9为半导体结构和用于扩张半导体结构的结构夹持物的另一实施例的截面图；
图10为半导体结构和具有用于扩张半导体结构的压缩板的结构夹持物的截面图；
图11为半导体结构和用于扩张半导体结构的结构夹持物的另一实施例的截面图；
图12为半导体结构和用于扩张半导体结构的结构夹持物的另一实施例的截面图；
图13为半导体结构和具有用于扩张半导体结构的压缩板的结构夹持物的截面图；
图14为多个半导体结构和用于扩张半导体结构的结构夹持物的截面图；
图15为多个半导体结构和用于扩张半导体结构的结构夹持物的另一实施例的截面图；
图16为用于扩张半导体结构的结构夹持物的另一实施例的顶视图；
图17为半导体结构和用于扩张半导体结构的结构夹持物的另一实施例的截面图；
图18为具有槽的半导体结构和用于扩张半导体结构的结构夹持物的另一实施例的截面图；
图19为半导体结构和具有顶板的图18的结构夹持物的截面图；
图20为具有两个槽的半导体结构和用于扩张半导体结构的结构夹持物的另一实施例的截面图；
图21为半导体结构和具有凸缘的结构夹持物的另一实施例的截面图；
在整个附图中相应的参考字符表示相应的部分。
具体实施方式
依照本公开内容的一个或多个方面，具有在衬底与具有与衬底不同的晶格常数的表面层之间的降低的应变的异质结构被诸如通过图2的方法制备。此处表面层也被称为“外延层”、“异质外延层”、“沉积膜”、“膜”、“异质层”或“沉积层”。可以形成具有基本上弛豫的表面层和降低的失配位错的浓度的异质结构，该失配位错也被称为穿透(threading)位错。
通常，本公开内容的方法包括在半导体衬底中形成位错源层，在位错源层的形成之前或之后在衬底上沉积异质层，并且径向扩张异质结构以产生(即，“激活”)位错，以及从位错源层滑动位错朝向表面层。通过施加应力(例如，张力)到衬底同时发生源层的激活和从源层朝向具有沉积层的界面的位错的滑动。在一个或多个步骤中并且以各种组合施加应力，以激活并滑动位错，从而塑性拉伸异质结构。
异质层具有晶格常数aSl，其不同于衬底的天然晶格常数aS，以在衬底的表面上形成膜。通常，异质层的晶格常数aSl大于衬底的天然晶格常数aS，以便通过控制通过扩张在衬底中的位错环的产生与滑动，塑性变形衬底并且更适合地对准膜的晶格，从而允许膜被完全地弛豫膜并且在衬底上具有降低的密度的穿透位错。
本公开内容的方法具有超过用于弛豫异质层的常规的方法的若干优势。常规方法在膜与衬底之间的应力中产生大的不对称，其导致在应力为最大的地方(即，膜)的位错生成。通过将位错环限制于膜，位错留下段作为降低的穿透位错。已经采用许多的努力试图最小化这样的穿透位错的密度。
对比而言，本公开内容的方法用在衬底中发生的位错生成导致应力的不对称(例如，通过弱化衬底且在弱化衬底时在其中使用相对薄的膜以避免错生成)。这允许限制位错到衬底，同时在衬底与膜之间的界面处形成失配位错层。当通过各种可控的方式引入位错而弱化衬底时，施加外部应力到系统以激活位错。这不同于常规方法，其由于相对大的本征、内部应力导致自弛豫(即，弛豫而没有外部应力的施加)。本公开内容的方法涉及弛豫而不是通过自弛豫，通过用相对薄的膜在适当的温度弱化和应用的外部应力从而没有发生自弛豫。
I.半导体衬底
参照图1，半导体衬底1可能为适合于用作用于支撑表面层的衬底的任何单晶半导体材料，该表面层诸如，通过化学气相沉积的外延层的沉积。通常，半导体衬底由选自下列的材料组成：硅、碳化硅、蓝宝石、锗、锗硅、氮化镓、氮化铝、砷化镓、铟镓砷或及其任何组合。典型地，半导体衬底由硅组成。
半导体衬底1为如在下文中更详细的描述的适合于使用作为用于沉积表面层的衬底和适合于施加应力到衬底材料的任何形状。典型地，半导体衬底具有中心轴2；具有沉积层7和背表面4的界面3，衬底-表面层界面3和背表面4通常垂直于中心轴2；厚度t，对应于从界面到衬底的背表面的距离；周向边缘5；以及直径D，通过中心轴跨衬底延伸。应当指出，用于阐述目的，将背表面4描述为在其处或其附近将形成位错源层的相对表面，并且照此在此处被称为“相对表面”和/或“受损的表面”。在此方面，异质结构本身和下文描述的沉积层7通常与衬底1同心，并且也包括中心轴2；周向边缘5；以及直径D，跨异质结构(以及表面层)并且通过中心轴延伸。
衬底1具有用于作为衬底的任何适合的直径，在衬底上面将沉积半导体层。通常，衬底1具有大约150mm或更多的直径。典型地，衬底1具有大约200mm或更多、大约300mm或更多或甚至大约450mm或更多的直径。应当指出，衬底直径为在塑性变形异质结构之前的直径，在这种情况下，直径从如在下文更具体地描述的塑性变形之后的所说明的值而增加。备选地，在塑性变形之前衬底具有小于所说明的值的直径，以便在塑性变形之后直径近似等于所说明的值。
相似地，衬底1具有适合于用作衬底的任何厚度t，在衬底上面沉积半导体层。例如，衬底具有从大约500微米到大约1000微米、典型地从大约600微米到大约1000微米、从大约700微米到大约1000微米、从大约700微米到大约900微米或甚至从大约700微米到大约800微米的厚度t。
在一些实施例中，例如，衬底1为单晶硅晶片，该单晶硅晶片已经被通过直拉晶体生长方法从单晶硅锭切片，具有大约150mm或更多、大约200mm或更多、大约300mm或更多、或甚至大约450mm或更多的直径，并且具有从大约675微米到大约1000微米或甚至从大约725微米到大约925微米的厚度。
在其上面沉积了外延层衬底表面被抛光，以便适合于沉积外延层，或在化学气相沉积之前被进一步调节。相对表面同样地被抛光或备选地未抛光，即，如研磨的、如磨研的或如磨研且蚀刻的，而没有脱离本公开内容的范围。在各种实施例中，将相对表面留在未抛光状态，其中，将采用如研磨的、如磨研的或如磨研的且蚀刻表面作为位错源层。备选地或除此之外，如在下文更详细地描述，相对表面被损害以形成位错源层。
应当指出，直拉生长硅典型地具有在大约5×1017到大约9×1017原子/cm3(ASTM标准F-121-83)范围内的氧浓度。通常，用于在本公开内容中的衬底的单晶硅晶片具有下降到典型地通过直拉方法达到的范围之内或甚至之外的氧浓度，提供的氧浓度没有过量以阻止位错的激活和滑动。
II.沉积的表面层
将表面层7定位在衬底1的前表面上。沉积层7为通过化学气相沉积的适合于沉积作为外延层的任何单晶半导体材料。通常，异质层包括晶格常数aSl，其大于衬底的天然晶格常数aS。沉积层由任何适合的材料组成，并且如在一些实施例中，由下列材料组成：硅、碳化硅、蓝宝石、锗、锗硅、氮化镓、氮化铝、砷化镓、铟镓砷或及其任何组合。在衬底由硅组成的实施例中，具有较大晶格常数的异质层包括，例如，锗、硅锗、碳化硅的多型体、砷化镓以及铟镓砷。
在一个优选的实施例中，沉积层为硅锗，此处也被称为SiGe。沉积的SiGe层的特定组成可能改变而没有脱离本公开内容的范围。典型地，SiGe层至少包含大约10％Ge，并且在一些实例中包含大约15％、大约20％、大约25％、大约35％、大约50％Ge或更多(例如，60％、70％、80％、90％或更多)。然而，在一个优选的实施例中，SiGe层具有在至少大约10％到小于大约50％、或从至少大约15到小于大约35％的范围内浓度的Ge，其中优选大约20％浓度的Ge。
使用在基本上本领域中通常已知的任何技术以形成沉积层(例如，SiGe层)，诸如已知的外延沉积技术中的一个。一般来说，沉积层的厚度改变很大，而没有脱离本公开内容的范围。例如，厚度具有基本上均匀的厚度，及其平均厚度为至少大约0.1微米、至少大约0.5微米、至少大约1.0微米，以及甚至至少大约2.0微米。备选地，期望以范围的方面表示厚度。例如，平均厚度典型地在从大约0.1微米到大约2.0微米的范围中，诸如从大约0.5微米到大约1.0微米。
应当指出，在具有不同晶格常数的衬底上生长沉积层，在沉积层和衬底中形成相等的但是相对的应力。在界面的上方和下方的沉积层和衬底中的应力的相对量与沉积层和衬底的相对厚度成比例。作为结果，在界面上方的沉积层中的应力比在界面的下方的衬底中的应力大若干数量级。例如，如果包括大约22％Ge的500nmSiGe层在700微米厚硅半导体衬底上生长，在界面上方的SiGe将经受大约1.7GPa的压缩并且在界面下方的硅将经受仅5MPa的张力。在生长期间，在沉积层中的应力可以增加直到在沉积层中通过形成失配或穿透位错的层自弛豫。为了避免沉积层的自弛豫，因此，优选在衬底上至少最初地生长薄沉积层。典型地，在单晶硅衬底上沉积SiGe层的情况下，沉积层将被生长到从大约1nm到大约100nm的厚度，更典型地，从大约1nm到大约50nm，仍然更典型地，从大约10nm到大约20nm。然后，如在下文更详细地描述，在衬底中通过激活或延伸位错，弛豫或部分弛豫薄层到其天然的晶格常数或邻近其天然的晶格常数。如果较厚沉积层为希望的，在层已经被足够弛豫之后，沉积附加材料。
使用基本上在本领域中通常已知的任何技术以在衬底上形成沉积层。例如，可以使用外延沉积技术(例如，常压化学气相沉积(APCVD))；低或降低的压力CVD(LPCVD)；超高真空CVD(UHVCVD)；分子束外延(MBE)；或原子层沉积(ALD))，其中，例如，沉积SiGe材料。外延生长系统包含单晶片或多晶片间歇反应器。
表面层7包括形成异质结构的前表面8的表面。如在图1中所示，表面层7跨衬底1的整个直径连续延伸。在一些实施例中，表面层7没有跨衬底1连续延伸，而是包括半导体材料的若干不连续段或“岛”，如在下文进一步描述的在衬底上沉积该半导体材料。例如，在小于大约95％的衬底之上，或如在其它实施例中，小于大约80％、小于大约60％、小于大约40％或小于大约20％的衬底之上设置表面层。
III.位错源层的制备
将位错源层6定位在衬底1之内，并且从衬底表面隔开，在衬底表面上面将沉积外延层。典型地，位错源层6位于在相对表面处或附近，在相对表面之上已经或将沉积外延层。例如，如果在衬底的前表面上将沉积外延层，位错源层6将位于在衬底的背表面4处或附近。在这样的实例中，衬底的前表面将变为在衬底与沉积层7之间的界面。
源层6跨衬底1的主要径向宽度而存在或被设置。如在图1中示出的实施例中，源层6跨衬底1的整个直径延伸。尽管该实施例为优选的，在其它实施例中，源层没有跨整个直径延伸。通常，因此，源层6将具有典型地至少大约75％、更典型地至少大约85％并且仍然更典型地至少大约95％的晶片的半径或甚至至少大约99％的晶片的半径的径向宽度。在一些实施例中，源层6延伸到在周向边缘的一些毫米内，例如，到在周向边缘的1mm内。
通常，源层6包括提供源层的衬底的任何部分，倘若不包括外延层将被在其上面沉积的表面。通常，源层6具有大约100微米或更少、大约50微米或更少、大约25微米或更少或大约10微米或更少(例如，从大约1微米到大约100微米、从大约1微米到大约50微米、从大约1微米到大约25微米或从大约5微米到大约25微米)的厚度。源层6包括衬底的背表面以及由此延伸。应当指出，源层6不需要包括晶片的背表面，并且从背表面的深度延伸朝向衬底的前表面。
当在足够高温度下经受足够高应力时，位错源层6为能够生成可测量浓度的位错的任何层。通常，如在下文更详细的描述关于在衬底内的位错的激活，当经受在大约5MPa与大约100MPa(典型地，在大约500℃与大约1000℃之间的温度处围绕大约15MPa)之间的张力时，位错源层6能够生成可测量的浓度的位错。
在表面层7的沉积之前或随后，在衬底1中形成位错源层6。在实施例中，衬底为从单晶锭切片的晶片，位错源层6为通过包括作为整个晶片方法的部分的切片方法、研磨方法或磨研方法引起的机械损害。
备选地或另外地，通过下列一个或更多方法中的通过机械损害衬底的背表面而部分或全部形成位错源层6：研磨背表面、磨研背表面、通过喷砂背表面设置软损害、在背表面上形成压痕、在背表面中注入离子和/或及其组合。
在一些实施例中，通过压制尖针阵列到晶片背表面上以在背表面中形成压痕而形成位错源层6。跨表面非均匀地形成压痕或以预定图案形成压痕。将这样的图案设置在到晶片晶体方向的特定关系中。例如，将方形矩阵图案设置在到110方向的浅角度。这允许在这些位置产生的位错沿平行滑动平面滑动并且没有彼此相互作用。而且，通过这样的处理，具有位错环密度的精确控制。
在一些实施例中，通过衬底的背表面经由注入离子形成源层6。注入的离子可以为电气等离子、中性或惰性以最小化在衬底的电特性上的任何影响。例如，注入的离子选自硅、锗、氢、氦、氖、氩、氙及其组合。
注入离子到相对于背表面的目标深度Di。然而，作为一个实际问题，一些注入的离子将没有行进该距离而其它的将行进甚至更远的距离(即，到达相对于背表面的更大深度)。实际离子注入深度从Di变化大约5％、10％、15％、20％、25％或更多。这产生包含在Di处或附近的相对高浓度的注入的离子的非晶材料的区域或层，其中注入的离子的浓度从在前表面3的方向上和在相对方向上的Di下降。目标深度Di也被称为注入的离子的投射范围。
对于给定的注入能量，由于较轻的离子趋于进一步穿透到衬底中，通过离子种类(species)注入，至少部分地，影响注入深度。因此，例如，以50keV的注入能量，硅离子将具有大约750的平均注入深度，而锗离子将具有400的平均注入深度。通常，优选以至少大约30keV诸如至少大约40keV或甚至至少大约50keV的能量注入离子。在一个应用中，以至少大约45keV且小于大约55keV的能量注入离子。选择的离子和注入能量应足够以在作为位错源层的衬底中形成非晶层。
通常，如果将足够的能量用于注入足够浓度的离子以形成硅的非晶层，在当后续退火时，在注入离子的范围的端部处形成位错环。典型地，尽管精确深度为或多或少，在注入的离子之下的大约100到大约300的深度处形成位错环。通常，更难于使用较低质量元素形成非晶材料。因此，必须将较高浓度的低质量元素用于促使足够的损害，而较低浓度的高质量元素足够以形成非晶硅。例如，当注入的离子为硅离子时，注入的剂量优选为至少大约2×1014原子/cm2，诸如至少大约5×1014原子/cm2，或甚至至少大约1×1015原子/cm2。在一个优选的实施例中，注入的离子剂量为至少大约2×1015原子/cm2。通过对比，当注入的离子为较高质量锗离子时，注入的剂量优选为至少大约6×1013原子/cm2，诸如至少大约1×1014原子/cm2，或甚至至少大约5×1014原子/cm2。在一个优选的实施例中，注入的离子剂量为至少大约1×1015原子/cm2。
在一些优选的实施例中，通过研磨衬底的背表面而形成源层6。在从直拉生长单晶硅锭切片之后，使用典型地用在半导体硅工业中的任何研磨方法磨研表面以形成硅晶片。在特别地优选实施例中，使用研磨方法磨研背表面，其使用大约600的粒度。
IV.位错的激活与滑动
将位错源层激活以在源层处或附近形成位错，其可被朝向衬底-表面层界面滑动。依照本公开内容的实施例，在衬底上已经沉积表面层之后，进行位错的激活与滑动，以便衬底和/或表面层经受应变。
在升高的温度下，通过将位错源层(且典型地，使衬底)经受通过扩张(其此处也被称为“拉伸”、“张力”或“拉应力”)衬底的应力激活位错源层以引起位错的形成。在垂直于轴的方向上，即，在径向方向上，使用一个或多个适合的装置将扩张施加到整个衬底。也就是，从外围边缘向外径向拉伸晶片。以这种方式，在源层处或附近将形成位错，并且位错将朝向相对表面滑动。
通常，在较低应力水平与较低温度下将激活更严重受损的位错源层，而在较高应力水平与温度下将激活不太严重受损的位错源层。通常，在大约550℃与大约1000℃之间的温度下，将通过至少大约5MPa、典型地从大约5MPa到大约100MPa或从大约10MPa到大约100MPa的张力施加的应力施加到位错源层。更典型地，张力为从大约10MPa到大约50MPa或从大约10MPa到大约25MPa。典型地，在从大约650℃到大约1000℃或甚至从大约700℃到大约1000℃的温度下，执行位错的激活和/或滑动。例如，将施加典型的应力以激活通过磨研和/或研磨形成的位错源层，在大于大约600℃的温度下且甚至更典型地在大于大约700℃的温度下，该应力为大约15MPa。其它，在甚至更低应力水平处，更高受损层可激活。
在升高的温度下持续足够时间，维持衬底经受张力以激活并滑动位错。通常，维持衬底经受张力，并且在升高的温度下，如上文所描述，持续至少大约10秒的一段时间，并且维持衬底经受那些条件持续至少大约5小时、至少大约10小时或甚至更长的一段时间。典型地，在升高的温度下持续至少大约1分钟，从大约5分钟到大约60分钟，更典型地从大约10分钟到大约45分钟，并且在一些实施例中为从大约10分钟到大约20分钟的一段时间，维持衬底经受张力。应当指出，较高张力水平与较高温度每个都趋于降低对激活并滑动位错所需要的持续时间。
将扩张单独地施加到衬底，或如在其它实施例中，将扩张施加到整个异质结构(即，衬底与异质层)。此外，优选地，通过扩张施加相对均匀(在方向内和/或幅度内)应力贯穿异质结构(例如，径向地与周向地)。应当指出，通过用于扩张衬底的装置限制应力的均匀性程度与一些变化(径向或周向变化)可能源于应力的不均匀性分布。在一些实施例中，沿衬底的整个周向施加至少大约5MPa的应力，或如在其它实施例中，沿衬底的整个周向施加至少大约10MPa的应力。
当应用足够应力时，在位错源层处，位错连续形成并且朝向衬底-表面层界面滑动。在应力的应用期间的给定点的时间点，位错通常为均匀性分布贯穿衬底的厚度。当达到衬底-表面层界面时，在界面处位错形成失配界面位错。在衬底的张力期间，在界面处失配位错密度增加并且继续弛豫在表面层与衬底之间的应变。当建立足够的失配密度时，应变最终为平衡的。
从位错源层产生位错并且其朝向衬底-表面层界面滑动，该位错基本上平行于异质结构的背与前表面(即，被横向设置)。应当相信，从位错源层产生相对小量或甚至没有穿透位错。
优选地，随着位错的进一步生成和滑动，在应变被平衡点处或其附近停止的衬底的扩张导致位错穿透表面层。一旦停止衬底的扩张，在衬底中运输中的位错停止滑动到界面并且没有进一步产生位错(即，位错变成冻结)。
在应力和热的应用的任何给定点处，在衬底中存在的位错的数目为至少大约1×105位错/cm2或甚至至少大约5×105位错/cm2(例如，从大约1×105位错/cm2到大约5×107位错/cm2或从大约5×105位错/cm2到大约1×107位错/cm2)。使用任何位错环检测方法确定位错的数目密度，该任何位错环检测方法包括，例如，采样衬底并且在通过显微镜查看和计数位错环之前使样品经受划定(delineating)蚀刻剂。
在一些实施例中，通过衬底的扩张施加到衬底的应力被减少到小于从位错源层产生位错的阈值的值，但是在该值处以足够量级处以允许现有的位错进一步向上朝向界面滑动。以这种方式，产生具有基本上没有位错的衬底的异质结构。在这样的实施例中，通过衬底的扩张将初始应力S1施加到衬底以产生并且从源层滑动位错到衬底-表面层界面。然后，施加的应力降低到S2(即，S2小于S1)。应力S2为小于从位错源层产生位错的阈值的应力，并且允许现有的位错以进一步向上朝向界面滑动以产生基本上没有位错的衬底。S1为至少大约5MPa、至少大约10MPa或至少大约25MPa(例如，从大约5MPa到大约100MPa或从大约10MPa到大约100MPa)。S2为小于大约10MPa、小于大约5MPa或甚至小于大约1MPa。典型地，甚至在大约1MPa的应力处，位错将在大约850℃的温度下以大约每秒1微米的速度或在大约900℃的温度下以大约每秒2.5微米的速度滑动。
根据在衬底的晶格常数aS与表面层的半导体材料的晶格常数aSL之间的差，改变应力的量级、施加到衬底的应力的应用的时间和/或温度。根据选择的衬底材料与在其上沉积的半导体材料，aSL和aS可能改变。通常，当aSL大于aS时，即，当比率aSL/aS大于1时，扩张有效地弛豫异质层。比率aSL/aS为从大约1.01到大约1.16，或如在其它实施例中，从大约1.01到大约1.10、从大约1.01到大约1.08、从大约1.01到大约1.05、从大约1.02到大约1.16或从大约1.05到大约1.16。
通过滑动位错到界面，表面层为至少大约85％弛豫、至少大约90％弛豫、至少大约95％弛豫、或甚至完全地弛豫，即100％弛豫。表面层为基本上没有穿透位错或具有小于大约104穿透位错/cm2的浓度的穿透位错。
在实施例中，表面层没有连续但是包括在衬底的表面上设置的不连续段(即，岛)，通过产生并从位错源层滑动位错到具有岛的界面，不连续段变得弛豫以产生在每个岛与衬底之间的失配界面位错。达到在岛之间的衬底的表面的位错在这样的表面处耗散，当扩张的完成时，其允许在岛之间的区域基本上没有位错。在岛的弛豫之后，进一步将半导体材料沉积以产生表面层，该表面层跨衬底的整个直径而连续延伸。在这样的实施例中，在岛以下的位错在新近沉积的材料与衬底之间的界面处横向传播，从而整体上弛豫新近沉积的材料与连续的表面层。
将通过上文描述的任何方法制造的弛豫的异质结构用于制造绝缘体上硅结构用于使用晶片结合(bonding)和层转移(transfer)方法的集成电路，或用于随后制造应变的绝缘体上硅结构。
在弛豫的表面层上沉积附加层，从而在衬底的顶部上的弛豫层的顶部上，形成具有应变层的异质外延结构。这样的结构同样被用于将弛豫层与应变层转移到另一衬底，从而形成具有掩埋应变层或备选地在绝缘体上的掩埋应变层的异质外延结构。也就是，在衬底或在衬底上的绝缘层的顶部上的半导体材料的应变层的顶部上，异质外延结构具有半导体材料的弛豫层。
此外，将通过本公开内容的方法制造的结构用于制造半导体器件，诸如场效应晶体管(FET)或调制掺杂场效应晶体管(MODFET)层结构。也可以将弛豫SiGe层用于各种其它应用，诸如热电冷却器件。
V.用于扩张的装置
在此方面，使用下文描述的任何装置来进行此处描述的涉及衬底的扩张的方法。
现在参考图3-15，通过衬底夹持物的使用实现衬底的扩张，该衬底夹持物包括用于跨衬底施加压差的腔和/或流体通道。
现在参考图3-4，通过使用结构夹持物11实现结构9的扩张。结构夹持物11包括顶板13。如在图3-4中所示，顶板13为环。顶板13可能具有其它形状并且可能跨衬底9完全地延伸而没有限制。顶板13适合于在结构的周向边缘5处接触衬底9的前表面。
结构夹持物11包括用于邻近周向边缘5接触结构9的背表面的背板15。背板15包括外围环20，该外围环20向上延伸朝向顶板13。然而在其它实施例中，外围环20可能为顶板13的部分或可能与顶板13和背板15都分开。背板15、顶板13以及外围环20均适合于在顶板13、背板15(包括外围环)与结构9的周向边缘5之间形成外围腔18。通常，背板15和顶板13与结构9形成密封，该密封允许在外围腔18中的压力如在下文所描述的相对于夹持物11的外面的压力被减少。外围腔18被这样形成，通过在背板15上定位半导体结构9并且降低顶板13到背板15上直到在顶板13、背板15与结构9的周向边缘5之间形成密封。
夹持物11包括在背板15中的出口22用于调整在外围腔18中的压力。备选地，出口通过前板13和/或外围环20延伸。出口22为与泵(未示出)流体连通用于减少在外围腔18中的压力。
现在参考图8，夹持物11为用于扩张结构9的装置36的部分。装置36也包括壳35，该壳35限定主腔27，在该主腔27中设置有夹持物11。装置36包括出口32，该出口32与泵(未示出)流体连通用于调节在主腔中的压力P1。在结构夹持物11中的出口22通过壳35延伸。以这种方式，在主腔27中维持压力P1，而在结构夹持物11的外围腔18中维持不同的压力P2。通过将在主腔27中的压力P1维持为大于在外围腔18中的压力P2，结构9被扩张(即，增加衬底的半径)。
在此方面，在图3-15中的与压力P1和/或P2相关的箭头被提供用于示例性目的，而不应该被认为是限制装置为特定压力分布(即，在外围腔或主腔中的真空或压力的使用)。
在结构9的扩张中，P1为比P2大至少大约10MPa，或如在其它实施例中，比P2大至少大约20MPa、至少大约50MPa或至少大约75MPa(例如，从大约10MPa到大约100MPa、从大约10MPa到大约50MPa或从大约10MPa到大约25MPa)。在一些实施例中，P1为周围压力。在这样的实施例中，将主腔27和壳35消除并且将壳暴露到周围环境(即，大气压力)。
在扩张期间将加热元件30用于加热结构9以激活位错源层。如上文所描述的，将结构加热到从大约650℃到大约1000℃或从大约700℃到大约1000℃的温度。
在图5中示出结构夹持物111的另一实施例。应当指出，在图5中示出的夹持物部件类似于在图3中那些，通过图3的相应的参考数字加“100”而指定(例如，部件15变成部件115)。如在图5中所示，顶板113包括用于接触结构9的前表面8的突出物117。突出物117与结构9形成密封以允许增加或减少在外围腔118中的压力。
在一些实施例中并且如在图6-7中所示，在结构表面的至少部分上结构9具有涂层39(图6)或涂层40(图7)。如在图6中所示，涂层39越过结构9的周向边缘5与前表面8和背表面4的与邻近外围边缘5的部分而延伸。如在图7中所示，涂层40也越过结构的整个背表面4而延伸。备选地或附加地，涂层越过结构夹持物的一个或多个表面而延伸。涂层39或涂层40(或越过结构夹持物而延伸的涂层)由诸如石墨、六方氮化硼、MS2、WS2、SiCN、AlCr(V)N、TiAl(Y)N、CaF2、BaF2、SrF2或BaCrO4的低摩擦材料组成。在一些实施例中，在结构的前表面上，结构9具有涂层，其降低或甚至阻止结构的挥发膜部件的蒸发。用于降低蒸发的适合的涂层包括非晶硅。
在图9中示出结构夹持物211的另一实施例。应当指出，在图9中示出的夹持物部件类似于在图3中那些，通过图3的相应的参考数字加“200”而指定(例如，部件15变成部件215)。结构夹持物211的顶板213包括凹陷，在结构夹持物211的使用期间，该凹陷适合于在顶板213与结构9的前表面8之间形成中心腔240。通过降低顶板213到半导体结构9上形成中心腔240。通过环形壁242限定凹陷。凹陷具有小于结构的应变半径的半径。如此处所使用，“应变半径”指的是在使用结构夹持物211的结构9的径向扩张(变形)之前的结构的半径。
顶板213包括出口246，该出口246与泵(未示出)流体连通以在中心腔240中维持压力P1。以这种方式，将压差维持在中心腔240与外围腔218之间以使得结构9被径向扩张。通过将在中心腔240中的压力P1维持为大于在外围腔218中的压力P2，结构被扩张。压力P1和/或P2为在上文描述的范围内。
在图11中示出用于径向扩张结构的自限制结构夹持物的实施例。在图11中示出的夹持物部件类似于在图3中那些，通过图3的相应的参考数字加“300”而指定。结构夹持物311的背板315包括通过环形壁352限定的适合于在结构的扩张期间限制结构的膨胀的凹陷。背板315的凹陷的半径大于结构的应变半径。在扩张期间，结构9的半径增长直到结构接触环形壁352。当接触环形壁352时，结构9的扩张停止。
在图12中示出用于径向扩张结构9的自限制结构夹持物的另一实施例。在图12中示出的夹持物部件类似于在图3中那些，通过图3的相应的参考数字加“400”而指定。夹持物411包括在外围腔418中的穿孔壁455，该穿孔壁455适合于在结构9的扩张期间限制结构的膨胀。在壁455中形成的穿孔允许压力通过外围腔418而平衡。外围壁455在径向扩张期间限制结构9的扩张。
在图13中示出用于径向扩张结构的自限制结构夹持物的另一实施例。在图13中示出的夹持物部件类似于在图3中那些，通过图3的相应的参考数字加“500”而指定。在使用之前，结构夹持物511的背板515的外围环520相对接近弛豫结构而延伸。在扩张期间，结构9径向扩张直到结构9接触外围环520以限制结构的扩张。
为了扩张(即，拉伸)结构9，备选地或除在主腔中使用较高压力之外，可使用压缩板659(图10)以向下施加结构的压力P1。在图10中示出的夹持物部件类似于在图3中那些，通过图3的相应的参考数字加“600”而指定。将压力P2维持在外围腔618中。P2小于P1以维持压差以扩张结构9。如上文所描述，P1为比P2大至少大约10MPa，或如在其它实施例中，比P2大至少大约20MPa、至少大约50MPa或至少大约75MPa(例如，从大约10MPa到大约100MPa、从大约10MPa到大约50MPa或从大约10MPa到大约25MPa)。通过任何适合的方法(诸如，通过水力学、气动或电驱动的使用)，将力通过压缩板659施加到结构9。将上文描述的自限制特征与压缩板659结合使用。
如在图14中所示，用于径向扩张结构的结构夹持物适合于同时地扩张多个结构。在图14中示出的夹持物部件类似于在图3中那些，通过图3的相应的参考数字加“700”而指定。夹持物711包括背板715，该背板715适合于邻近结构的周向边缘接触结构9a、9b、9c、9d。夹持物711包括顶板713，该顶板713邻近结构的周向边缘接触结构9a、9b、9c、9d。在背板715、顶板713与结构9a、9b、9c、9d的周向边缘之间形成外围腔718。顶板713包含腔760，该腔760延伸到结构9a、9b、9c、9d的前表面以允许结构被暴露到在主腔中(未示出)的压力P1。将外围腔718维持在压力P2。
通过将P1维持为大于P2，径向扩张结构9a、9b、9c、9d。在P1与P2之间的差为至少大约10MPa，并且在上文描述的任何范围内。在这样的实施例中，P1为大气压力，并且顶板713为连续部分，没有包含分开腔760。当描述和示出在图14中示出的衬底夹持物仅具有一个背板和一个顶板时，应当理解，夹持物具有密封单个结构或结构的组合的多个分开的背或顶板。此外，当在图14中示出的衬底夹持物711能够径向扩张四个结构，应当指出，将夹持物设置为同时扩张或多或少的结构而没有限制。
在图15中示出用于处理多个结构的自限制结构夹持物的实施例。在图15中示出的夹持物部件类似于在图3中那些，通过图3的相应的参考数字加“800”而指定。背板815包括适合于接收结构9a、9b、9c、9d的若干凹陷。通过环形壁852a、852b、852c、852d限定凹陷。环形壁852a、852b、852c、852d作为限制结构9a、9b、9c、9d的径向扩张。
除了上文描述的装置，紧握结构(诸如在外围边缘通过夹具或其他紧握元件的使用)并且允许结构被扩张(拉伸)的装置被用于弛豫诸如下文描述的在装置中的异质结构。现在参考图16-21，通过结构夹持物的使用实现结构的扩张，其相对结构为径向可移动的。在这样的实施例中，结构夹持物为装置的部分用于扩张结构。这样的装置类似于在图8中示出的装置36，装置包括壳35，该壳35限定主腔27，在该主腔27中设置夹持物。装置包括加热元件30以在扩张期间通过图16-21的结构的任何的使用加热结构9以激活位错源层。
现在参考图16，结构夹持物1720包括多个三角形状的段1785，其向内指向夹持物的中心轴A。每个段具有在其中形成的至少一个流体通道1787以在衬底上拉真空。段1785被设置用于从中心轴A向外移动使得衬底被扩张。
现在参考图17，装置911为夹具，其包括前板931和背板932，其对衬底9施加夹持力。如在图17中所示，顶板931和背板932为环。顶板931可能具有其它形状并且可能跨衬底9完全地延伸而没有限制。通过包括使用气动、水力学、发动机等等的任何机械方法，前板931和背板932为从装置的中心向外径向可移动的。应当指出，将这样的机械方法用于移动下文描述的结构夹持物中的任何前板和/或背板。
现在参考图18，在另一实施例中，结构夹持物1011包括通常平坦的背板1146，其包括环形凸台1147，该环形凸台1147被改变且成形以被在结构9的背面中的槽1148中接收。凸台1147为可移动的以便其扩张结构9。
在一些实施例中且如在图19中所示，结构夹持物1120也包括前板1250，该前板1250具有从前板延伸的环形环1252。在加热期间，环1252对结构9施加向下力以在结构的扩张期间阻止结构从凸台1247松脱。用于完成该功能的其它结构在本公开内容的范围内为预期的。
在其它实施例中且如在图20中所示，结构夹持物1320包括类似于或相同于在图18和19中所示的背板1346和凸台1347。衬底夹持物1320也包括前板1351和前凸台1355，其被改变且成形以被在结构9的前表面中的槽1357中接收。
参考图21，结构夹持物1620包括通常平坦的背板1681和凸缘1683。结构9包括附着到邻近结构的外围边缘的结构的背表面的环1680。凸缘1683适合于啮合环1680。支撑1681和凸缘1683相对结构为可移动的以扩张结构。
在一些实施例中，通过上文描述的装置施加的应力为循环的，诸如通过降低跨结构的压差(例如，通过减少或增加在外围或主腔中的压力)或通过降低在装置紧握衬底的实施例中施加的应力。这样的循环释放在结构中形成的任何弹性应力。
如此处所使用，当术语“大约”、“基本上”、“实质上”以及“近似”被用于结合尺寸、浓度、温度或其它物理或化学性质或特性的范围时旨在覆盖出现在性质或特性的范围的上限和/或下限的变化，包括，例如，从四舍五入、测量方法学或其它统计变化产生的变化。
当介绍本公开内容或及其优选的实施例的元件时，冠词“一”、“一个”、“该”以及“所述”旨在是指一个或多个的元件。术语“包括”、“包含”以及“具有”旨在包容性且旨在具有除了列出的元件还可具有附加的元件。
可以做出没有脱离本公开内容的范围的在上文中的装置和方法的各种变化，旨在在上文的说明书中包含且在附图中示出的所有事物应该被解释为阐述性的而非限制性的意义。

Claims (57)

1.一种用于弛豫在异质结构中应变的方法，所述异质结构包括衬底、在所述衬底上设置的表面层以及在所述衬底与所述表面层之间的界面，所述衬底包括中心轴、通常垂直于所述中心轴的背表面以及跨所述衬底穿过所述中心轴延伸的直径，所述方法包括：
在所述衬底中形成位错源层；以及
径向扩张所述衬底以产生位错并且从所述位错源层将所述位错朝向所述表面层滑动。
2.根据权利要求1所述的方法，其中，将所述位错滑动到衬底-表面层界面并且在所述界面处形成失配界面位错。
3.根据权利要求1或2所述的方法，其中，所述结构的所述直径为大约150mm或更多、大约200mm或更多、大约300mm或更多或甚至大约450mm或更多。
4.根据权利要求1到3中任一项所述的方法，其中，所述衬底由下列的材料组成：硅、碳化硅、蓝宝石、锗、硅锗、氮化镓、氮化铝、砷化镓、铟镓砷或及其任何组合。
5.根据权利要求1到4中任一项所述的方法，其中，所述表面层由下列材料组成：硅、碳化硅、蓝宝石、锗、硅锗、氮化镓、氮化铝、砷化镓、铟镓砷或及其任何组合。
6.根据权利要求1到4中任一项所述的方法，其中，所述表面层由硅锗组成。
7.根据权利要求6所述的方法，其中，所述衬底由硅组成。
8.根据权利要求1到3中任一项所述的方法，其中，所述衬底由硅组成。
9.根据权利要求1到8中任一项所述的方法，其中，通过从包括半导体材料的锭切片所述衬底来形成所述位错源层。
10.根据权利要求1到8中任一项所述的方法，其中，通过研磨所述衬底的所述背表面来形成所述位错源层。
11.根据权利要求1到8中任一项所述的方法，其中，通过喷砂所述衬底的所述背表面来形成所述位错源层。
12.根据权利要求1到8中任一项所述的方法，其中，通过将离子注入到所述衬底中穿过所述衬底的所述背表面来形成所述位错源层。
13.根据权利要求1到12中任一项所述的方法，其中，将所述衬底加热到至少大约550℃同时径向扩张所述异质结构，或至少大约650℃、至少大约700℃，从大约550℃到大约1000℃、从大约650℃到大约1000℃或从大约700℃到大约1000℃同时径向扩张所述异质结构。
14.根据权利要求1到13中任一项所述的方法，其中，在所述径向扩张期间，将应力施加到所述异质结构，所述应力为至少大约5MPa、至少大约10MPa、从大约5MPa到大约100MPa、从大约10MPa到大约100MPa、从大约10MPa到大约50MPa或从大约10MPa到大约25MPa。
15.根据权利要求1到14中任一项所述的方法，其中，将所述衬底径向扩张持续至少大约10秒、从大约10秒到大约5小时、或从大约10分钟到大约20分钟的一段时间。
16.根据权利要求1到15中任一项所述的方法，其中，径向扩张所述衬底的步骤包含径向扩张所述异质结构。
17.根据权利要求1到16中任一项所述的方法，其中，在所述径向扩张期间将应力S1施加到所述异质结构，所述方法进一步包括将所述应力S1降低到应力S2，S2小于S1，S2为小于在其处从所述位错源层产生位错的阈值并且在允许存在的位错朝向所述衬底-表面层界面滑动以产生基本上没有位错的衬底的阈值之上的应力。
18.根据权利要求1到17中任一项所述的方法，其中，所述表面层基本上没有穿透位错或具有小于大约104穿透位错/cm2的浓度的穿透位错。
19.根据权利要求1到18中任一项所述的方法，其中，所述表面层跨所述衬底的所述直径连续地延伸。
20.根据权利要求1到18中任一项所述的方法，其中，所述表面层包含不连续段。
21.一种用于制备弛豫的异质结构的方法，所述方法包括：
在所述半导体衬底的前表面上沉积表面层，从而在所述表面层与所述衬底之间产生应变；
通过权利要求1到20中任一项所述的方法弛豫在所述表面层与所述衬底中的所述应变。
22.根据权利要求21所述的方法，其中，所述半导体衬底具有晶格常数aS，而所述表面层具有晶格常数aSL，比率aSL/aS为大于大约1，从大约1.01到大约1.16、从大约1.01到大约1.10、从大约1.01到大约1.08、从大约1.01到大约1.05、从大约1.02到大约1.16或从大约1.05到大约1.16。
23.根据权利要求21或22所述的方法，其中，所述表面层包含不连续段，所述方法进一步包括：在径向扩张所述衬底之后，在所述半导体衬底的所述前表面上沉积半导体材料，所述沉积在所述衬底的所述表面上产生连续的表面层。
24.一种用于径向扩张具有前表面、背表面以及周向边缘的半导体结构的装置，所述装置包括：
结构夹持物，所述结构夹持物包括用于邻近所述结构的周向边缘接触所述结构的顶板和背板，所述顶板适合于接触所述结构的所述前表面，而所述背板适合于接触所述结构的所述背表面，所述顶板和背板进一步适合于在所述顶板、背板与所述结构的周向边缘之间形成外围腔。
25.根据权利要求24所述的装置，其中，所述前和背板适合于与所述结构形成密封以促进导致跨所述结构的压差。
26.根据权利要求24或25所述的装置，其中，所述结构夹持物进一步包括外围环，所述外围环适合于在所述外围环、顶板、背板与所述结构的周向边缘之间形成腔。
27.根据权利要求24到26中任一项所述的装置，进一步包括主腔，所述结构夹持物被设置在所述主腔中。
28.根据权利要求27所述的装置，进一步包括泵，所述泵与所述主腔流体连通用于导致在所述主腔与所述外围腔之间的压差。
29.根据权利要求25到28中任一项所述的装置，进一步包括泵，所述泵与所述外围腔流体连通用于导致跨所述结构的足够以对所述结构施加应力的压力差。
30.根据权利要求24到29中任一项所述的装置，进一步包括用于加热所述结构的加热元件。
31.根据权利要求24到30中任一项所述的装置，其中，所述结构夹持物包括出口，所述出口与所述外围腔流体连通用于在所述外围腔中加压或产生真空。
32.根据权利要求24到31中任一项所述的装置，进一步包括压缩板，所述压缩板用于接触所述结构的所述前表面以对所述结构施加力。
33.根据权利要求24到32中任一项所述的装置，其中，所述顶板包含突出物，所述突出物用于接触所述结构的所述前表面。
34.根据权利要求24到34中任一项所述的装置结合一种结构，所述结构具有适合于接触所述顶板和/或所述背板的涂层。
35.根据权利要求34所述的装置，其中，所述涂层没有完全延伸越过所述结构的所述前表面和/或背表面。
36.根据权利要求24到35中任一项所述的装置，其中，所述顶板包含凹陷，所述凹陷适合于在所述顶板与所述结构的前表面之间形成中心腔。
37.根据权利要求36所述的装置结合一种结构，所述凹陷具有半径而所述结构具有应变半径，所述凹陷的所述半径小于所述结构的所述应变半径。
38.根据权利要求36或37所述的装置，其中，所述顶板包含出口，所述出口与泵流体连通用于导致在所述中心腔与所述外围腔之间的压差。
39.根据权利要求24到38中任一项所述的装置，其中所述背板包含凹陷，所述凹陷适合于接收所述结构，所述凹陷被通过环形壁而限定，所述环形壁适合于在所述结构的扩张期间限制所述结构的所述膨胀。
40.根据权利要求39所述的装置结合一种结构，所述凹陷具有半径并且所述结构具有应变半径，所述凹陷的所述半径大于所述结构的所述应变半径。
41.根据权利要求24到40中任一项所述的装置，其中，所述结构夹持物进一步包含在所述外围腔中的穿孔壁，所述穿孔壁适合于在所述结构的扩张期间限制所述结构的所述膨胀。
42.根据权利要求24到41中任一项所述的装置，其中，所述装置适合于同时径向扩张多个半导体结构。
43.根据权利要求42所述的装置，其中，所述背板适合于邻近所述结构的周向边缘接触所述结构，并且其中所述结构夹持物包含多个顶板。
44.一种用于径向扩张在装置中的半导体结构的方法：所述结构具有前表面、背表面以及周向边缘，所述装置包括结构夹持物，所述结构夹持物包括顶板和背板用于邻近所述结构的周向边缘的接触所述结构，所述顶板适合于接触所述结构的所述前表面，而所述背板适合于接触所述结构的所述背表面，所述方法包括：
在所述顶板、背板与所述结构的周向边缘之间形成外围腔；以及
改变在所述外围腔中的所述压力以径向扩张所述结构。
45.根据权利要求44所述的方法，其中，所述外围腔被如下形成：
在所述背板上定位所述半导体结构；以及
将所述顶板降低到所述结构上。
46.根据权利要求44或45所述的方法，其中，通过降低在所述外围腔中的所述压力来改变所述压力。
47.根据权利要求44到46中任一项所述的方法，其中，所述装置包含主腔，在所述主腔中设置所述结构夹持物，所述方法包括产生在所述主腔与所述外围腔之间的压差。
48.根据权利要求47所述的方法，其中，在所述主腔中的所述压力比在所述外围腔中的所述压力大至少大约10MPa，或比在所述外围腔中的所述压力大至少大约20MPa、至少大约50MPa、至少大约75MPa、从大约10MPa到大约100MPa、从大约10MPa到大约50MPa或从大约10MPa到大约25MPa。
49.根据权利要求47或48所述的方法，包括通过增加在所述主腔中的所述压力来改变在所述主腔中的所述压力。
50.根据权利要求44到49中任一项所述的方法，进一步包括在所述结构的径向扩张期间加热所述结构。
51.根据权利要求44到50中任一项所述的方法，其中所述装置包含压缩板，所述方法进一步包括将所述结构的所述前表面与所述压缩板相接触以对所述结构施加压力。
52.根据权利要求44到51中任一项所述的方法，其中，所述顶板包含通过环形壁限定的凹陷，所述方法包括：
在所述顶板与所述结构的所述前表面之间形成中心腔；以及
通过增加在所述中心腔中的所述压力来改变在所述中心腔中的所述压力。
53.根据权利要求44到52中任一项所述的方法，其中，所述背板包含通过环形壁限定的凹陷，所述方法包括：
在所述凹陷中的所述背板上定位所述半导体结构；以及
将所述结构径向扩张到所述环形壁。
54.根据权利要求44到53中任一项所述的方法，其中，所述结构夹持物进一步包含在所述外围腔中的穿孔壁，所述方法包括径向扩张所述结构到所述外围腔。
55.根据权利要求44到54中任一项所述的方法，其中，同时径向扩张多个半导体结构。
56.根据权利要求55所述的方法，包括在所述背板上定位多个结构，并且将一个或多个顶板降低到所述结构上。
57.根据权利要求44到56中任一项所述的方法，其中，所述半导体结构包含衬底和外延层，所述衬底和外延层形成衬底-外延层界面。
CN201380073264.3A 2012-12-31 2013-12-30 用于制备具有通过径向扩张降低的应变的异质结构的方法和装置 Active CN105144341B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810030851.9A CN107968067B (zh) 2012-12-31 2013-12-30 用于制备具有通过径向扩张降低的应变的异质结构的方法和装置

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US201261747613P 2012-12-31 2012-12-31
US61/747,613 2012-12-31
US201361793999P 2013-03-15 2013-03-15
US201361788744P 2013-03-15 2013-03-15
US201361790445P 2013-03-15 2013-03-15
US61/788,744 2013-03-15
US61/790,445 2013-03-15
US61/793,999 2013-03-15
PCT/US2013/078224 WO2014106155A2 (en) 2012-12-31 2013-12-30 Processes and apparatus for preparing heterostructures with reduced strain by radial distension

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201810030851.9A Division CN107968067B (zh) 2012-12-31 2013-12-30 用于制备具有通过径向扩张降低的应变的异质结构的方法和装置

Publications (2)

Publication Number Publication Date
CN105144341A true CN105144341A (zh) 2015-12-09
CN105144341B CN105144341B (zh) 2018-08-28

Family

ID=49958756

Family Applications (5)

Application Number Title Priority Date Filing Date
CN201380073264.3A Active CN105144341B (zh) 2012-12-31 2013-12-30 用于制备具有通过径向扩张降低的应变的异质结构的方法和装置
CN201810030851.9A Active CN107968067B (zh) 2012-12-31 2013-12-30 用于制备具有通过径向扩张降低的应变的异质结构的方法和装置
CN202310507878.3A Pending CN116544172A (zh) 2012-12-31 2013-12-30 用于制备具有通过径向压缩降低的应变的异质结构的方法和装置
CN201380073273.2A Active CN105210172B (zh) 2012-12-31 2013-12-30 用于制备具有通过径向压缩降低的应变的异质结构的方法和装置
CN201810287918.7A Active CN108336013B (zh) 2012-12-31 2013-12-30 用于制备具有通过径向压缩降低的应变的异质结构的方法和装置

Family Applications After (4)

Application Number Title Priority Date Filing Date
CN201810030851.9A Active CN107968067B (zh) 2012-12-31 2013-12-30 用于制备具有通过径向扩张降低的应变的异质结构的方法和装置
CN202310507878.3A Pending CN116544172A (zh) 2012-12-31 2013-12-30 用于制备具有通过径向压缩降低的应变的异质结构的方法和装置
CN201380073273.2A Active CN105210172B (zh) 2012-12-31 2013-12-30 用于制备具有通过径向压缩降低的应变的异质结构的方法和装置
CN201810287918.7A Active CN108336013B (zh) 2012-12-31 2013-12-30 用于制备具有通过径向压缩降低的应变的异质结构的方法和装置

Country Status (7)

Country Link
US (7) US9583364B2 (zh)
EP (6) EP2939258B1 (zh)
JP (10) JP6314154B2 (zh)
KR (2) KR102203560B1 (zh)
CN (5) CN105144341B (zh)
TW (4) TWI673865B (zh)
WO (3) WO2014106190A2 (zh)

Families Citing this family (197)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US9583364B2 (en) 2012-12-31 2017-02-28 Sunedison Semiconductor Limited (Uen201334164H) Processes and apparatus for preparing heterostructures with reduced strain by radial compression
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
WO2014191624A1 (en) * 2013-05-29 2014-12-04 Beneq Oy Substrate holder and arrangement for holding substrates
WO2014191621A1 (en) * 2013-05-29 2014-12-04 Beneq Oy Substrate carrier and arrangement for supporting substrates
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
DE102015223807A1 (de) * 2015-12-01 2017-06-01 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe mit epitaktischer Schicht in einer Abscheidekammer, Vorrichtung zur Herstellung einer Halbleiterscheibe mit epitaktischer Schicht und Halbleiterscheibe mit epitaktischer Schicht
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
CN107623028B (zh) * 2016-07-13 2021-02-19 环球晶圆股份有限公司 半导体基板及其加工方法
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
WO2018037799A1 (ja) * 2016-08-25 2018-03-01 日本ゼオン株式会社 プラズマエッチング方法
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US10068787B2 (en) * 2016-12-30 2018-09-04 Sunpower Corporation Bowing semiconductor wafers
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
KR102015336B1 (ko) * 2017-06-12 2019-08-28 삼성전자주식회사 반도체 패키지 기판의 휨 감소 방법 및 휨 감소 장치
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
KR102597978B1 (ko) 2017-11-27 2023-11-06 에이에스엠 아이피 홀딩 비.브이. 배치 퍼니스와 함께 사용하기 위한 웨이퍼 카세트를 보관하기 위한 보관 장치
US11639811B2 (en) 2017-11-27 2023-05-02 Asm Ip Holding B.V. Apparatus including a clean mini environment
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
TW202325889A (zh) 2018-01-19 2023-07-01 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
KR20200108016A (ko) 2018-01-19 2020-09-16 에이에스엠 아이피 홀딩 비.브이. 플라즈마 보조 증착에 의해 갭 충진 층을 증착하는 방법
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
US11685991B2 (en) 2018-02-14 2023-06-27 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
TW202344708A (zh) 2018-05-08 2023-11-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11201079B2 (en) * 2018-05-30 2021-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer chuck
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11270899B2 (en) 2018-06-04 2022-03-08 Asm Ip Holding B.V. Wafer handling chamber with moisture reduction
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
WO2020003000A1 (en) 2018-06-27 2020-01-02 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
WO2020002995A1 (en) 2018-06-27 2020-01-02 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
JP2020096183A (ja) 2018-12-14 2020-06-18 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化ガリウムの選択的堆積を用いてデバイス構造体を形成する方法及びそのためのシステム
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20200102357A (ko) * 2019-02-20 2020-08-31 에이에스엠 아이피 홀딩 비.브이. 3-d nand 응용의 플러그 충진체 증착용 장치 및 방법
TW202044325A (zh) 2019-02-20 2020-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 填充一基板之一表面內所形成的一凹槽的方法、根據其所形成之半導體結構、及半導體處理設備
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
JP2020136677A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための周期的堆積方法および装置
TW202100794A (zh) 2019-02-22 2021-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備及處理基材之方法
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200108248A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOCN 층을 포함한 구조체 및 이의 형성 방법
KR20200110047A (ko) * 2019-03-15 2020-09-23 주식회사 케이씨텍 기판 처리 장치
KR20200116033A (ko) 2019-03-28 2020-10-08 에이에스엠 아이피 홀딩 비.브이. 도어 개방기 및 이를 구비한 기판 처리 장치
JP7279465B2 (ja) * 2019-03-28 2023-05-23 住友金属鉱山株式会社 支持基板、支持基板の保持方法、及び、成膜方法
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
KR20200123380A (ko) 2019-04-19 2020-10-29 에이에스엠 아이피 홀딩 비.브이. 층 형성 방법 및 장치
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
KR20200141002A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP2021015791A (ja) 2019-07-09 2021-02-12 エーエスエム アイピー ホールディング ビー．ブイ． 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
CN112242296A (zh) 2019-07-19 2021-01-19 Asm Ip私人控股有限公司 形成拓扑受控的无定形碳聚合物膜的方法
CN112309843A (zh) 2019-07-29 2021-02-02 Asm Ip私人控股有限公司 实现高掺杂剂掺入的选择性沉积方法
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
KR20210018759A (ko) 2019-08-05 2021-02-18 에이에스엠 아이피 홀딩 비.브이. 화학물질 공급원 용기를 위한 액체 레벨 센서
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TW202129060A (zh) 2019-10-08 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 基板處理裝置、及基板處理方法
KR20210043460A (ko) 2019-10-10 2021-04-21 에이에스엠 아이피 홀딩 비.브이. 포토레지스트 하부층을 형성하기 위한 방법 및 이를 포함한 구조체
KR20210045930A (ko) 2019-10-16 2021-04-27 에이에스엠 아이피 홀딩 비.브이. 실리콘 산화물의 토폴로지-선택적 막의 형성 방법
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
US11328944B2 (en) * 2019-10-23 2022-05-10 Eugenus, Inc. Systems and methods of placing substrates in semiconductor manufacturing equipment
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
KR20210065848A (ko) 2019-11-26 2021-06-04 에이에스엠 아이피 홀딩 비.브이. 제1 유전체 표면과 제2 금속성 표면을 포함한 기판 상에 타겟 막을 선택적으로 형성하기 위한 방법
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
JP2021097227A (ja) 2019-12-17 2021-06-24 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化バナジウム層および窒化バナジウム層を含む構造体を形成する方法
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
KR20210089077A (ko) 2020-01-06 2021-07-15 에이에스엠 아이피 홀딩 비.브이. 가스 공급 어셈블리, 이의 구성 요소, 및 이를 포함하는 반응기 시스템
US11791192B2 (en) * 2020-01-19 2023-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Workpiece holder, wafer chuck, wafer holding method
KR20210095050A (ko) 2020-01-20 2021-07-30 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
KR20210100010A (ko) 2020-02-04 2021-08-13 에이에스엠 아이피 홀딩 비.브이. 대형 물품의 투과율 측정을 위한 방법 및 장치
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
US11781243B2 (en) 2020-02-17 2023-10-10 Asm Ip Holding B.V. Method for depositing low temperature phosphorous-doped silicon
US11876356B2 (en) 2020-03-11 2024-01-16 Asm Ip Holding B.V. Lockout tagout assembly and system and method of using same
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
KR20210117157A (ko) 2020-03-12 2021-09-28 에이에스엠 아이피 홀딩 비.브이. 타겟 토폴로지 프로파일을 갖는 층 구조를 제조하기 위한 방법
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
CN113555279A (zh) 2020-04-24 2021-10-26 Asm Ip私人控股有限公司 形成含氮化钒的层的方法及包含其的结构
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
TW202147383A (zh) 2020-05-19 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202219628A (zh) 2020-07-17 2022-05-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於光微影之結構與方法
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
KR20220027026A (ko) 2020-08-26 2022-03-07 에이에스엠 아이피 홀딩 비.브이. 금속 실리콘 산화물 및 금속 실리콘 산질화물 층을 형성하기 위한 방법 및 시스템
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
KR20220053482A (ko) 2020-10-22 2022-04-29 에이에스엠 아이피 홀딩 비.브이. 바나듐 금속을 증착하는 방법, 구조체, 소자 및 증착 어셈블리
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202235675A (zh) 2020-11-30 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 注入器、及基板處理設備
CN114639631A (zh) 2020-12-16 2022-06-17 Asm Ip私人控股有限公司 跳动和摆动测量固定装置
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate
US20240035161A1 (en) * 2022-07-26 2024-02-01 Applied Materials, Inc. Actively controlled pre-heat ring for process temperature control

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59117235A (ja) * 1982-12-24 1984-07-06 Hitachi Yonezawa Denshi Kk ウエハブレ−キング方法および装置
EP1184894A1 (en) * 2000-08-29 2002-03-06 Infineon Technologies SC300 GmbH & Co. KG Susceptor for semiconductor wafers
US20040160582A1 (en) * 2002-11-12 2004-08-19 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
US20060091377A1 (en) * 2004-11-01 2006-05-04 International Business Machines Corporation Hetero-integrated strained silicon n-and p-MOSFETs
CN101203943A (zh) * 2005-06-27 2008-06-18 加利福尼亚大学董事会 制作无位错应变晶体薄膜的方法
WO2010081617A1 (de) * 2009-01-15 2010-07-22 Suss Microtec Test Systems Gmbh Chuck und verfahren zur aufnahme und halterung dünner testsubstrate

Family Cites Families (124)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54112164A (en) 1978-02-22 1979-09-01 Nec Home Electronics Ltd Manufacture of semiconductor device
JPS54134564A (en) 1978-04-12 1979-10-19 Hitachi Ltd Wafer dividing unit
DE3110341C2 (de) 1980-03-19 1983-11-17 Hitachi, Ltd., Tokyo Verfahren und Vorrichtung zum Ausrichten eines dünnen Substrats in der Bildebene eines Kopiergerätes
US4473455A (en) 1981-12-21 1984-09-25 At&T Bell Laboratories Wafer holding apparatus and method
US4542298A (en) 1983-06-09 1985-09-17 Varian Associates, Inc. Methods and apparatus for gas-assisted thermal transfer with a semiconductor wafer
US4704886A (en) * 1985-04-22 1987-11-10 Aluminum Company Of America Stretch-forming process
JPH0697674B2 (ja) * 1986-02-19 1994-11-30 キヤノン株式会社 ボ−ル接触型ウエハチヤツク
JPS62284707A (ja) 1986-06-03 1987-12-10 セイコーエプソン株式会社 ウエハ−ブレ−キング装置
US4842683A (en) * 1986-12-19 1989-06-27 Applied Materials, Inc. Magnetic field-enhanced plasma etch reactor
US5096536A (en) * 1990-06-12 1992-03-17 Micron Technology, Inc. Method and apparatus useful in the plasma etching of semiconductor materials
DE4024576A1 (de) * 1990-08-02 1992-02-06 Bosch Gmbh Robert Vorrichtung zum einseitigen aetzen einer halbleiterscheibe
KR0164618B1 (ko) 1992-02-13 1999-02-01 이노우에 쥰이치 플라즈마 처리방법
US5343012A (en) 1992-10-06 1994-08-30 Hardy Walter N Differentially pumped temperature controller for low pressure thin film fabrication process
US5326725A (en) * 1993-03-11 1994-07-05 Applied Materials, Inc. Clamping ring and susceptor therefor
JPH0897159A (ja) 1994-09-29 1996-04-12 Handotai Process Kenkyusho:Kk エピタキシャル成長方法および成長装置
US5868847A (en) * 1994-12-16 1999-02-09 Applied Materials, Inc. Clamp ring for shielding a substrate during film layer deposition
JPH08176798A (ja) 1994-12-27 1996-07-09 Idoutai Tsushin Sentan Gijutsu Kenkyusho:Kk 機能薄膜の製造方法
JP3220619B2 (ja) * 1995-05-24 2001-10-22 松下電器産業株式会社 ガス伝熱プラズマ処理装置
US5618759A (en) 1995-05-31 1997-04-08 Texas Instruments Incorporated Methods of and apparatus for immobilizing semiconductor wafers during sawing thereof
US6093252A (en) 1995-08-03 2000-07-25 Asm America, Inc. Process chamber with inner support
JP3865803B2 (ja) 1995-08-29 2007-01-10 株式会社半導体エネルギー研究所 光処理方法および半導体装置の作製方法
JP3180208B2 (ja) 1995-09-18 2001-06-25 株式会社新川 ペレットピックアップ装置
JPH0992625A (ja) 1995-09-20 1997-04-04 Tokyo Electron Ltd 熱処理用ボ−ト
JP3477953B2 (ja) * 1995-10-18 2003-12-10 東京エレクトロン株式会社 熱処理装置
JP3725598B2 (ja) 1996-01-12 2005-12-14 東芝セラミックス株式会社 エピタキシャルウェハの製造方法
US6133550A (en) 1996-03-22 2000-10-17 Sandia Corporation Method and apparatus for thermal processing of semiconductor substrates
US5753566A (en) * 1996-05-23 1998-05-19 Taiwan Semiconductor Manufactured Company, Ltd. Method of spin-on-glass etchback using hot backside helium
JPH10106907A (ja) 1996-10-01 1998-04-24 Canon Inc 固相接合方法
US5789309A (en) 1996-12-30 1998-08-04 Memc Electronic Materials, Inc. Method and system for monocrystalline epitaxial deposition
DE19781631T1 (de) 1997-01-02 1999-04-01 Cvc Products Inc Wärmeleitendes Spannfutter für Vakuumbearbeitungsvorrichtung
US5936829A (en) 1997-01-02 1999-08-10 Cvc Products, Inc. Thermally conductive chuck for vacuum processor
JP3257442B2 (ja) 1997-04-09 2002-02-18 松下電器産業株式会社 窒化ガリウム結晶の製造方法
US6113479A (en) * 1997-07-25 2000-09-05 Obsidian, Inc. Wafer carrier for chemical mechanical planarization polishing
JPH1154437A (ja) * 1997-07-30 1999-02-26 Kyocera Corp 化合物半導体膜の形成方法
JP3662404B2 (ja) 1997-11-19 2005-06-22 芝浦メカトロニクス株式会社 ウエハシート引伸ばし装置およびそれを用いたペレットボンディング装置
JPH11154662A (ja) * 1997-11-20 1999-06-08 Seiko Instruments Inc 半導体製造装置
DE19802977A1 (de) 1998-01-27 1999-07-29 Forschungszentrum Juelich Gmbh Verfahren zur Herstellung einer einkristallinen Schicht auf einem nicht gitterangepaßten Substrat, sowie eine oder mehrere solcher Schichten enthaltendes Bauelement
JPH11240795A (ja) 1998-02-27 1999-09-07 Super Silicon Kenkyusho:Kk エピタキシャル成長装置
JP3178517B2 (ja) 1998-03-05 2001-06-18 日本電気株式会社 パターン露光装置用試料台
CN1063224C (zh) * 1998-06-16 2001-03-14 中国科学院化工冶金研究所 气升式周期浸没光照植物细胞组织器官培养方法及培养反应器
JP2000031253A (ja) 1998-07-10 2000-01-28 Komatsu Ltd 基板処理装置及び方法
JP3544481B2 (ja) * 1998-11-25 2004-07-21 東芝セラミックス株式会社 半導体製造用炭化珪素質組立ウェーハボート
US6277198B1 (en) 1999-06-04 2001-08-21 Applied Materials, Inc. Use of tapered shadow clamp ring to provide improved physical vapor deposition system
US6513848B1 (en) 1999-09-17 2003-02-04 Applied Materials, Inc. Hydraulically actuated wafer clamp
US6191399B1 (en) 2000-02-01 2001-02-20 Asm America, Inc. System of controlling the temperature of a processing chamber
US6726537B1 (en) * 2000-04-21 2004-04-27 Agere Systems Inc. Polishing carrier head
KR20010111058A (ko) * 2000-06-09 2001-12-15 조셉 제이. 스위니 전체 영역 온도 제어 정전기 척 및 그 제조방법
US6905079B2 (en) 2000-09-08 2005-06-14 Tokyo Electron Limited Shower head structure and cleaning method thereof
KR100382491B1 (ko) * 2000-11-28 2003-05-09 엘지전자 주식회사 유기 ｅｌ의 새도우 마스크
US6649480B2 (en) 2000-12-04 2003-11-18 Amberwave Systems Corporation Method of fabricating CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs
FR2818254B1 (fr) 2000-12-15 2003-02-28 Immunotech Sa Conditionnement pour colorants photosensibles
DE10111761A1 (de) * 2001-03-12 2002-10-02 Infineon Technologies Ag Anordnung und Verfahren zum rückseitigen Kontaktieren eines Halbleitersubstrats
US6855037B2 (en) 2001-03-12 2005-02-15 Asm-Nutool, Inc. Method of sealing wafer backside for full-face electrochemical plating
US6743495B2 (en) 2001-03-30 2004-06-01 Memc Electronic Materials, Inc. Thermal annealing process for producing silicon wafers with improved surface characteristics
US6855649B2 (en) * 2001-06-12 2005-02-15 International Business Machines Corporation Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing
CN100446196C (zh) * 2001-06-22 2008-12-24 Memc电子材料有限公司 通过离子注入产生具有本征吸除的绝缘体衬底硅结构的方法
TW554069B (en) 2001-08-10 2003-09-21 Ebara Corp Plating device and method
US6743296B2 (en) 2001-10-12 2004-06-01 Taiwan Semiconductor Manufacturing Co., Ltd Apparatus and method for self-centering a wafer in a sputter chamber
JP2003204048A (ja) * 2002-01-09 2003-07-18 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
JP2003234289A (ja) 2002-02-12 2003-08-22 Yoshihisa Hirose 歪み緩和膜の製造方法、および、歪み緩和膜を有する積層体
KR100995715B1 (ko) 2002-04-09 2010-11-19 파나소닉 주식회사 플라즈마 처리 방법 및 장치와 플라즈마 처리용 트레이
US20030209326A1 (en) * 2002-05-07 2003-11-13 Mattson Technology, Inc. Process and system for heating semiconductor substrates in a processing chamber containing a susceptor
JP2004146727A (ja) * 2002-10-28 2004-05-20 Tokyo Seimitsu Co Ltd ウェーハの搬送方法
JP2004179452A (ja) 2002-11-28 2004-06-24 Shin Etsu Handotai Co Ltd ヘテロエピタキシャルウエーハ
US7972663B2 (en) 2002-12-20 2011-07-05 Applied Materials, Inc. Method and apparatus for forming a high quality low temperature silicon nitride layer
JP4487306B2 (ja) 2003-03-17 2010-06-23 Ｔｏｔｏ株式会社 複合構造物形成装置および形成方法
JP4325242B2 (ja) * 2003-03-27 2009-09-02 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
DE10318284A1 (de) * 2003-04-22 2004-11-25 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
JP2004342819A (ja) 2003-05-15 2004-12-02 Toshiba Ceramics Co Ltd 半導体基板およびその製造方法
JP4557505B2 (ja) 2003-05-19 2010-10-06 コバレントマテリアル株式会社 半導体基板の製造方法
US20040250417A1 (en) * 2003-06-12 2004-12-16 Arneson Michael R. Method, system, and apparatus for transfer of dies using a die plate
US6951775B2 (en) * 2003-06-28 2005-10-04 International Business Machines Corporation Method for forming interconnects on thin wafers
US20050178336A1 (en) 2003-07-15 2005-08-18 Heng Liu Chemical vapor deposition reactor having multiple inlets
US7439158B2 (en) * 2003-07-21 2008-10-21 Micron Technology, Inc. Strained semiconductor by full wafer bonding
US7824498B2 (en) 2004-02-24 2010-11-02 Applied Materials, Inc. Coating for reducing contamination of substrates during processing
JP2006080481A (ja) 2004-08-11 2006-03-23 Canon Inc 半導体基板及びその製造方法
JP4826475B2 (ja) 2004-09-24 2011-11-30 信越半導体株式会社 半導体ウェーハの製造方法
JP2006237262A (ja) * 2005-02-24 2006-09-07 Tokyo Electron Ltd 加熱処理装置
US7642205B2 (en) 2005-04-08 2010-01-05 Mattson Technology, Inc. Rapid thermal processing using energy transfer layers
JP4666473B2 (ja) * 2005-05-12 2011-04-06 大日本スクリーン製造株式会社 基板熱処理装置
JP5050374B2 (ja) 2005-05-16 2012-10-17 富士電機株式会社 半導体装置の製造方法
US20070049020A1 (en) * 2005-08-29 2007-03-01 Applied Materials, Inc. Method and apparatus for reducing tensile stress in a deposited layer
EP1763069B1 (en) * 2005-09-07 2016-04-13 Soitec Method for forming a semiconductor heterostructure
US20080000579A1 (en) * 2005-11-08 2008-01-03 Giovanni Bortolato Procedure and Equipment for Decoration of Objects by Sublimation Inks
TWI276535B (en) * 2005-12-07 2007-03-21 Nano Prec Corp Film attaching method and screen of rear projection television
JP4851795B2 (ja) * 2006-01-13 2012-01-11 株式会社ディスコ ウエーハの分割装置
JP2007214199A (ja) 2006-02-07 2007-08-23 Canon Inc 半導体基板及びその製造方法
US20070283884A1 (en) * 2006-05-30 2007-12-13 Applied Materials, Inc. Ring assembly for substrate processing chamber
EP1901345A1 (en) 2006-08-30 2008-03-19 Siltronic AG Multilayered semiconductor wafer and process for manufacturing the same
DE102006055038B4 (de) * 2006-11-22 2012-12-27 Siltronic Ag Epitaxierte Halbleiterscheibe sowie Vorrichtung und Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
US8580078B2 (en) * 2007-01-26 2013-11-12 Lam Research Corporation Bevel etcher with vacuum chuck
JP2008198656A (ja) * 2007-02-08 2008-08-28 Shin Etsu Chem Co Ltd 半導体基板の製造方法
US7732301B1 (en) 2007-04-20 2010-06-08 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
JP2009016524A (ja) 2007-07-04 2009-01-22 Rohm Co Ltd 薄膜形成装置及びＺｎＯ系薄膜
US8021968B2 (en) * 2007-08-03 2011-09-20 Shin-Etsu Handotai Co., Ltd. Susceptor and method for manufacturing silicon epitaxial wafer
JP2009135430A (ja) 2007-10-10 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
WO2009060912A1 (ja) 2007-11-08 2009-05-14 Sumco Corporation エピタキシャル膜成長方法、ウェーハ支持構造およびサセプタ
JP5493863B2 (ja) 2007-11-08 2014-05-14 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
TW200935506A (en) * 2007-11-16 2009-08-16 Panasonic Corp Plasma dicing apparatus and semiconductor chip manufacturing method
EP2151852B1 (en) 2008-08-06 2020-01-15 Soitec Relaxation and transfer of strained layers
US8652260B2 (en) * 2008-08-08 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for holding semiconductor wafers
JP2010073782A (ja) * 2008-09-17 2010-04-02 Sumco Corp 半導体ウェーハの熱処理方法
US20110214809A1 (en) 2008-11-14 2011-09-08 Tokyo Electron Limited Bonding apparatus and bonding method
JP5161748B2 (ja) 2008-12-16 2013-03-13 信越半導体株式会社 気相成長用サセプタ及び気相成長装置並びにエピタキシャルウェーハの製造方法
IT1392678B1 (it) 2009-01-19 2012-03-16 Valeo Spa Dispositivo di sicurezza per maniglie di veicoli e maniglia di veicoli comprendente questo dispositivo di sicurezza
JP5476006B2 (ja) * 2009-02-13 2014-04-23 株式会社国際電気セミコンダクターサービス 基板処理装置、基板処理装置の基板保持具の固定部及び半導体装置の製造方法
JP2010189745A (ja) 2009-02-20 2010-09-02 Sumco Corp 半導体ウェーハの製造方法
JP2011029303A (ja) 2009-07-23 2011-02-10 Panasonic Corp 半導体装置及びその製造方法
JP2011035146A (ja) 2009-07-31 2011-02-17 Toppan Printing Co Ltd 基板保持方法および基板処理装置
US8747092B2 (en) * 2010-01-22 2014-06-10 Nanonex Corporation Fast nanoimprinting apparatus using deformale mold
JP5480645B2 (ja) * 2010-01-22 2014-04-23 リンテック株式会社 支持フレーム
JP5627649B2 (ja) 2010-09-07 2014-11-19 株式会社東芝 窒化物半導体結晶層の製造方法
JP5810517B2 (ja) 2010-12-02 2015-11-11 富士電機株式会社 吸着装置および吸着方法
JP5605264B2 (ja) * 2011-02-23 2014-10-15 富士通株式会社 成膜方法及び成膜装置
SG10201601916TA (en) * 2011-03-28 2016-04-28 Applied Materials Inc Method and apparatus for the selective deposition of epitaxial germanium stressor alloys
KR20120119781A (ko) 2011-04-22 2012-10-31 삼성전자주식회사 지지 유닛 및 이를 가지는 기판 처리 장치
TWI564982B (zh) * 2011-04-26 2017-01-01 尼康股份有限公司 A substrate holding device, a substrate bonding device, a substrate holding method, a substrate bonding method, a laminated semiconductor device, and a laminated substrate
US8397540B2 (en) * 2011-05-05 2013-03-19 Corning Incorporated Methods and apparatus for reforming a glass sheet
US9224904B1 (en) 2011-07-24 2015-12-29 Ananda Kumar Composite substrates of silicon and ceramic
JP5895676B2 (ja) * 2012-04-09 2016-03-30 三菱電機株式会社 半導体装置の製造方法
US20140239529A1 (en) * 2012-09-28 2014-08-28 Nanonex Corporation System and Methods For Nano-Scale Manufacturing
US9583364B2 (en) * 2012-12-31 2017-02-28 Sunedison Semiconductor Limited (Uen201334164H) Processes and apparatus for preparing heterostructures with reduced strain by radial compression
US9230862B2 (en) * 2013-05-14 2016-01-05 Texas Instruments Incorporated Wafer die separation
JP6384479B2 (ja) * 2013-06-28 2018-09-05 株式会社ニコン 移動体装置及び露光装置、並びにデバイス製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59117235A (ja) * 1982-12-24 1984-07-06 Hitachi Yonezawa Denshi Kk ウエハブレ−キング方法および装置
EP1184894A1 (en) * 2000-08-29 2002-03-06 Infineon Technologies SC300 GmbH & Co. KG Susceptor for semiconductor wafers
US20040160582A1 (en) * 2002-11-12 2004-08-19 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
US20060091377A1 (en) * 2004-11-01 2006-05-04 International Business Machines Corporation Hetero-integrated strained silicon n-and p-MOSFETs
CN101203943A (zh) * 2005-06-27 2008-06-18 加利福尼亚大学董事会 制作无位错应变晶体薄膜的方法
WO2010081617A1 (de) * 2009-01-15 2010-07-22 Suss Microtec Test Systems Gmbh Chuck und verfahren zur aufnahme und halterung dünner testsubstrate

Also Published As

Publication number Publication date
CN116544172A (zh) 2023-08-04
CN107968067A (zh) 2018-04-27
EP3188224B1 (en) 2018-09-26
US11282715B2 (en) 2022-03-22
US20140187022A1 (en) 2014-07-03
JP2018117130A (ja) 2018-07-26
CN108336013A (zh) 2018-07-27
US11276582B2 (en) 2022-03-15
CN105210172B (zh) 2018-04-24
JP2022166859A (ja) 2022-11-02
WO2014106155A2 (en) 2014-07-03
JP6545842B2 (ja) 2019-07-17
US20190311913A1 (en) 2019-10-10
US20190311912A1 (en) 2019-10-10
EP2939258B1 (en) 2017-02-15
JP2021044562A (ja) 2021-03-18
TW201830690A (zh) 2018-08-16
US11764071B2 (en) 2023-09-19
EP3188224A1 (en) 2017-07-05
JP2016511532A (ja) 2016-04-14
JP2018129514A (ja) 2018-08-16
KR102224422B1 (ko) 2021-03-08
US10361097B2 (en) 2019-07-23
JP2019178064A (ja) 2019-10-17
EP2939257A2 (en) 2015-11-04
CN105210172A (zh) 2015-12-30
EP2939257B1 (en) 2017-02-15
US11276583B2 (en) 2022-03-15
EP3185278B1 (en) 2018-09-26
WO2014106177A1 (en) 2014-07-03
JP6373868B2 (ja) 2018-08-15
TW201438135A (zh) 2014-10-01
TWI622168B (zh) 2018-04-21
JP7114681B2 (ja) 2022-08-08
TWI673865B (zh) 2019-10-01
JP2021052198A (ja) 2021-04-01
CN105144341B (zh) 2018-08-28
EP2939258A1 (en) 2015-11-04
US20140187023A1 (en) 2014-07-03
EP4002429A1 (en) 2022-05-25
CN107968067B (zh) 2023-05-26
JP6814841B2 (ja) 2021-01-20
JP2016503238A (ja) 2016-02-01
EP3435406A1 (en) 2019-01-30
WO2014106155A3 (en) 2014-10-30
KR20150103697A (ko) 2015-09-11
TWI629783B (zh) 2018-07-11
US9583364B2 (en) 2017-02-28
US9583363B2 (en) 2017-02-28
US20140182788A1 (en) 2014-07-03
KR20150103698A (ko) 2015-09-11
JP6314153B2 (ja) 2018-04-18
CN108336013B (zh) 2023-10-03
JP6861242B2 (ja) 2021-04-21
JP2016507895A (ja) 2016-03-10
WO2014106190A2 (en) 2014-07-03
US20190333778A1 (en) 2019-10-31
JP7082654B2 (ja) 2022-06-08
US20190295853A1 (en) 2019-09-26
TW201436198A (zh) 2014-09-16
TW201436199A (zh) 2014-09-16
EP3435406B1 (en) 2021-12-15
KR102203560B1 (ko) 2021-01-15
WO2014106190A3 (en) 2014-10-09
JP6314154B2 (ja) 2018-04-18
JP6837019B2 (ja) 2021-03-03
EP3185278A1 (en) 2017-06-28
JP2019165242A (ja) 2019-09-26

Similar Documents

Publication Publication Date Title
CN105144341A (zh) 用于制备具有通过径向扩张降低的应变的异质结构的方法和装置
WO2011161190A1 (en) Substrates for semiconductor devices
US9460923B2 (en) Method of forming a strained silicon layer
GB2534357A (en) Wafer bow reduction
CN116544174A (zh) 一种晶圆夹持翻转装置及方法
Gonzalez et al. Stress characterization of selective epitaxial Si1-xGex deposition for embedded source/drain before and after millisecond laser anneal
KR20140070014A (ko) 에피택셜 웨이퍼 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20190924

Address after: Taiwan, China Hsinchu Science Park industrial two East Road, No. 8

Patentee after: GLOBAL WAFERS CO., LTD.

Address before: Singapore City

Patentee before: SUNEDISON INC

TR01 Transfer of patent right