TW201830690A - 製備具有經徑向壓縮而得之減低之應變之異質結構的方法及裝置 - Google Patents

製備具有經徑向壓縮而得之減低之應變之異質結構的方法及裝置 Download PDF

Info

Publication number
TW201830690A
TW201830690A TW107118490A TW107118490A TW201830690A TW 201830690 A TW201830690 A TW 201830690A TW 107118490 A TW107118490 A TW 107118490A TW 107118490 A TW107118490 A TW 107118490A TW 201830690 A TW201830690 A TW 201830690A
Authority
TW
Taiwan
Prior art keywords
substrate
back surface
plate
layer
central axis
Prior art date
Application number
TW107118490A
Other languages
English (en)
Other versions
TWI673865B (zh
Inventor
J 法斯特羅伯特
V 瓦諾庫夫瓦帝莫爾
A 皮特尼約翰
D 亞伯查特彼得
Original Assignee
美商Memc電子材料公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商Memc電子材料公司 filed Critical 美商Memc電子材料公司
Publication of TW201830690A publication Critical patent/TW201830690A/zh
Application granted granted Critical
Publication of TWI673865B publication Critical patent/TWI673865B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/12—Substrate holders or susceptors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions

Abstract

本發明揭示製備具有減低之應變之異質結構之裝置及方法。該等異質結構可包括半導體結構，該半導體結構依形於晶格常數不同於該結構之表面層，以形成相對較低缺陷異質結構。

Description

製備具有經徑向壓縮而得之減低之應變之異質結構的方法及裝置
本揭示內容概言之係關於具有減低之應變之半導體異質結構之製備，且具體而言係關於具有半導體基板之異質結構，該半導體基板依形於晶格常數不同於該基板之表面層，藉此形成相對較低缺陷異質結構。
包含具有器件品質表面之器件層及晶格結構不同於該器件層之材料之基板的多層結構可用於多種不同用途。該等多層結構通常包含多個具有不同晶格常數之材料層。層間晶格失配致使該等層受到應變。在器件層中可自發地形成錯配差排以鬆弛層間應變。該等差排會使多層半導體結構之品質及有用性降格。 業內不斷需要用於鬆弛晶格失配半導體層間應變之方法及產生實質上無差排之基板及器件層之方法。
本揭示內容之一態樣係關於鬆弛異質結構中應變之方法，該異質結構包含基板、佈置於該基板上之表面層及位於該基板與該表面層間之界面。該基板包含中心軸、大致垂直於該中心軸之背表面及通過該中心軸跨越該基板之直徑延伸。在該基板中形成差排源層。徑向壓縮該基板以產生差排並使該等差排自差排源層朝向表面層滑動。 本揭示內容之另一態樣係關於製備鬆弛異質結構之方法。在半導體基板之前表面上沈積表面層，藉此在該表面層與該基板之間產生應變。在該基板中形成差排源層。藉由徑向壓縮該基板以產生差排並使該等差排自該差排源層朝向該表面層滑動來鬆弛該表面層及該基板中之應變。 本揭示內容之另一態樣係關於在裝置中徑向壓縮半導體結構之方法。該結構具有前表面、背表面及圓周邊緣。該裝置包括結構夾具，該結構夾具包含毗鄰該結構之圓周邊緣接觸該結構之頂板及背板。頂板適於接觸該結構之前表面且背板適於接觸該結構之背表面。在該頂板、該背板及該結構之該圓周邊緣之間形成周邊室。改變該周邊室中之壓力以徑向壓縮該結構。
相關申請案之交叉參考 本申請案主張下列之權利：2012年12月31日申請之美國臨時申請案第61/747,613號；2013年3月15日申請之美國臨時申請案第61/793,999號；2013年3月15日申請之美國臨時申請案第61/790,445號及2013年3月15日申請之美國臨時申請案第61/788,744號，其每一者以引用方式併入本文中。根據本揭示內容之一或多個態樣，在基板與晶格常數不同於該基板之表面層之間具有減低之應變之異質結構可藉由(例如)圖2之方法來製備。表面層在本文中亦可稱為「磊晶層」、「異質磊晶層」、「沈積膜」、「膜」、「異質層」或「沈積層」。可形成具有實質上鬆弛表面層及減低濃度之錯配差排(亦稱為貫穿式差排(threading dislocation))之異質結構。 一般而言，本揭示內容之方法可包括在半導體基板中形成差排源層、在形成該差排源層之前或之後在該基板上沈積異質層及徑向壓縮該異質結構以產生(即，「活化」)差排並使該等差排自該差排源層朝向該表面層滑動。藉由對基板施加壓縮同時發生源層之活化及差排自源層朝向具有沈積層之界面之滑動。可在一或多個步驟中並以各種組合施加該應力以活化差排並使其滑動，藉此對該異質結構進行塑性壓縮。 異質層可具有不同於基板之天然晶格常數aS 之晶格常數aSl ，以在該基板之表面上形成膜。通常，異質層之晶格常數aSl 小於基板之天然晶格常數aS ，使得藉由利用壓縮控制基板中差排環之產生及滑動，基板可進行塑性變形並與該膜之晶格更適宜地對準，藉此允許膜完全鬆弛且在基板上具有減低密度之貫穿式差排。 本揭示內容之方法相對於用於鬆弛異質層之習用方法具有若干優點。習用方法使該膜與基板間之應力產生較大不對稱，從而導致在應力最大處(即，在該膜處)產生差排。因將差排環侷限於該膜中，故該等差排會留下起降格作用之貫穿式差排區段。在嘗試最小化該等貫穿式差排之密度方面已作出了諸多努力。 相比而言，本揭示內容之方法使得應力之不對稱與差排產生發生在基板中(例如，藉由薄弱化基板並使用相對較薄之膜來避免在薄弱化基板的同時在膜中產生差排)。此允許將差排侷限於基板，同時在基板與膜間之界面處形成錯配差排層。在藉由以多種受控方式引入差排薄弱化基板後，可對系統施加外應力以活化差排。此不同於因相對較大本質內應力而產生自鬆弛(即，未施加外應力情況下之鬆弛)之習用方法。本揭示內容之方法涉及除自鬆弛以外之鬆弛，藉由薄弱化並在適當溫度下施加外應力並使用相對較薄之膜以使得不發生自鬆弛。 I. 半導體基板 參照圖1，半導體基板1可為適宜用作支撐表面層(例如藉由利用化學氣相沈積來沈積磊晶層)之基板之任一單晶半導體材料。一般而言，半導體基板可由選自由下列組成之群之材料組成：矽、碳化矽、藍寶石、鍺、矽鍺、氮化鎵、氮化鋁、砷化鎵、砷化銦鎵或其任一組合。通常，半導體基板由矽組成。 半導體基板1可呈適於用作沈積表面層之基板及適於對基板材料施加應力二者之任一形狀，如下文更詳細闡述。通常，半導體基板具有中心軸2；具有沈積層7之界面3及背表面4，基板表面層界面3及背表面4係大致垂直於中心軸2；對應於界面至基板背表面之距離之厚度t；圓周邊緣5；及通過該中心軸跨越基板之直徑D延伸。應注意，出於說明性目的，將背表面4闡述為相對表面，在該表面處或附近將形成差排源層且因此在本文中可稱為「相對表面」及/或「受損表面」。就此而言，異質結構自身及下文所述沈積層7通常與基板1同心且亦包括中心軸2；圓周邊緣5；及跨越該異質結構(以及表面層)並通過該中心軸延伸之直徑D。 基板1可具有用作上面將沈積半導體層之基板之任一適宜直徑。一般而言，基板1具有約150 mm或更大之直徑。通常，基板1具有約200 mm或更大、約300 mm或更大或甚至約450 mm或更大之直徑。應注意，基板直徑可為該異質結構經塑性變形前之直徑，在該情形下，在塑性變形後直徑可能自規定值增加或減小，如下文更詳細論述。另一選擇為，基板在塑性變形前可具有小於或大於規定值之直徑以使得在塑性變形後直徑大約等於規定值。 類似地，基板1可具有適宜用作上面可沈積半導體層之基板之任一厚度t。舉例而言，基板可具有約500微米至約1000微米、通常約600微米至約1000微米、約700微米至約1000微米、約700微米至約900微米或甚至約700微米至約800微米之厚度t。 在一些實施例中，舉例而言，基板1可為已自藉由Czochralski晶體生長法生長之單晶矽錠塊切割之單晶矽晶圓，其具有約150 mm或更大、約200 mm或更大、約300 mm或更大或甚至約450 mm或更大之直徑及約675微米至約1000微米或甚至約725微米至約925微米之厚度。 可對上面將沈積磊晶層之基板表面實施拋光以使得其適於沈積該磊晶層或可在化學氣相沈積之前經進一步處理。在不背離本揭示內容之範圍之情況下，相對表面亦可經拋光或另一選擇為可不經拋光，即，呈經研磨形式、呈經研光形式或呈經研光並經蝕刻形式。在各個實施例中，可使相對表面處於未經拋光狀態，其中可利用呈經研磨形式、呈經研光形式或呈經研光並經蝕刻形式之表面作為差排源層。另一選擇為或另外，相對表面可受損傷以形成差排源層，如下文更詳細闡述。 應注意，經Czochralski法生長之矽通常具有在約5 × 1017 個原子/cm3 至約9 × 1017 個原子/cm3 範圍內之氧濃度(ASTM標準F-121-83)。一般而言，在本揭示內容中用於基板之單晶矽晶圓可具有屬於通常藉由Czochralski法可達到之範圍內任一處或甚至超出該範圍之氧濃度，條件係該氧濃度不會過度妨礙差排之活化及滑動。 II. 沈積表面層 表面層7可位於基板1之前表面。沈積層7可為適於藉由化學氣相沈積而沈積為磊晶層之任一單晶半導體材料。通常，異質層包括小於該基板之天然晶格常數aS 之晶格常數aSl 。沈積層可由任一適宜材料組成，且如在一些實施例中，其由選自由下列組成之群之材料組成：矽、碳化矽、藍寶石、鍺、矽鍺、氮化鎵、氮化鋁、砷化鎵、砷化銦鎵或其任一組合。在基板係由矽組成之實施例中，具有較小晶格常數之異質層包括(例如)氮化鎵。 基本上，可使用業內通常已知之任一技術來形成沈積層，例如已知磊晶沈積技術中之一者。一般而言，在不背離本揭示內容之範圍內，沈積層之厚度可極大地變化。厚度可具有(例如)實質上均勻厚度，其平均厚度為至少約0.1微米、至少約0.5微米、至少約1.0微米及甚至至少約2.0微米。另一選擇為，以範圍表達厚度可能係合意的。舉例而言，平均厚度通常可在約0.1微米至約2.0微米、例如約0.5微米至約1.0微米範圍內。 應注意，沈積層在具有不同晶格常數之基板生長時，在沈積層及基板二者中形成相等但相反之應力。界面正上方及正下方之沈積層及基板中之應力之相對量與沈積層及基板之相對厚度成正比。因此，界面正上方沈積層中之應力可比界面正下方基板中之應力大若干個數量級。沈積層中之應力在生長期間可增加直至藉由在沈積層中形成錯配或貫穿式差排而使該層自鬆弛。因此，為避免沈積層之自鬆弛，較佳至少最初在基板上生長薄沈積層。然後可藉由使基板中之差排活化並擴張使薄層鬆弛或部分地鬆弛以處於或接近其天然晶格常數，如下文更詳細論述。若期望較厚沈積層，則可在該層充分鬆弛後沈積額外材料。 基本上，可使用業內通常已知之任一技術在基板上形成沈積層。舉例而言，可使用磊晶沈積技術(例如，大氣壓化學氣相沈積(APCVD)；低壓或減壓CVD (LPCVD)；超高真空CVD (UHVCVD)；分子束磊晶(MBE)；或原子層沈積(ALD))。磊晶生長系統可包含單晶圓或多晶圓批式反應器。 表面層7包括形成異質結構之前表面8之表面。表面層7可跨越基板1之整個直徑連續地延伸，如圖1中所顯示。在一些實施例中，表面層7不在基板1上方連續地延伸，而是包括多個佈置於基板上之半導體材料之不連續區段或「島」，如下文進一步所述。舉例而言，可在小於約95%之基板或如在其他實施例中小於約80%、小於約60%、小於約40%或小於約20%之基板上方佈置表面層。 III. 差排源層之製備 差排源層6係位於基板1內且可與上面沈積磊晶層之基板表面間隔開。通常，差排源層6係位於與上面已經或即將沈積磊晶層之表面相對之表面處或附近。舉例而言，若欲在基板之前表面上沈積磊晶層，則差排源層6將位於基板之背表面4處或附近。在此實例中，基板之前表面將變成基板與沈積層7間之界面。 源層6係存在或安裝於基板1之實質徑向寬度上方。在圖1中所說明之實施例中，源層6跨越基板1之整個直徑延伸。儘管此實施例較佳，但在其他實施例中源層可不在整個直徑上方延伸。因此，一般而言，源層6將具有通常為晶圓半徑至少約75%、更通常至少約85%且又更通常至少約95%或甚至為晶圓半徑至少約99%之徑向寬度。在一些實施例中，源層6延伸至距圓周邊緣不到數毫米。舉例而言，至距圓周邊緣不到約1 mm。 一般而言，源層6可包括基板之任一部分，條件係源層不包括上面擬沈積磊晶層之表面。通常，源層6具有約100微米或更小、約50微米或更小、約25微米或更小或約10微米或更小(例如，約1微米至約100微米、約1微米至約50微米、約1微米至約25微米或約5微米至約25微米)之厚度。源層6可包括基板之背表面並自其延伸。應注意，源層6無需包括晶圓之背表面且可自某一深度自背表面朝向基板前表面延伸。 差排源層6可為任一在足夠高溫度下經受足夠高應力時能夠產生可量測濃度之差排之層。一般而言，差排源層6在經受約5 MPa與約100 MPa間之壓縮應力時(通常在約15 MPa左右在介於約500℃與約1000℃間之溫度下)能夠產生可量測濃度之差排，如下文針對基板內差排之活化更詳細論述。 可在表面層7沈積之前或之後在基板1中形成差排源層6。在基板係自單晶錠塊切割之晶圓之實施例中，差排源層6可係由作為一部分包括於整體切片製程(wafering process)中之切割製程、研磨製程或研光製程引起之機械損傷。 另一選擇為或另外，差排源層6可部分或全部藉由一或多個選自由下列組成之群之方法藉由以機械方式損傷基板之背表面形成：研磨背表面、研光背表面、藉由對背表面實施噴沙安裝軟損傷、在背表面上形成壓痕、在背表面中植入離子及/或其組合。 在一些實施例中，差排源層6可藉由將一排尖針按壓至晶圓背表面上以在背表面中形成壓痕來形成。壓痕可在表面上不均勻地形成或可以預定圖案形成。此圖案可經配置與晶圓晶體方向呈特定關係。舉例而言，方陣圖案可與110方向以淺角度配置。此可達成在該等位點處產生之差排沿平行滑動平面滑動且彼此不相互作用。此外，此處理可精確控制差排環密度。 在一些實施例中，源層6可藉由穿過基板之背表面植入離子來形成。植入離子可為電力等電子的、中性的或惰性的以最小化對基板之電子性質之任何影響。舉例而言，植入離子可選自由矽、鍺、氫、氦、氖、氬、氙及其組合組成之群。 將離子植入至相對於背表面之目標深度Di 。然而，實際上，某些植入離子並不移動此距離且其他將移動甚至更遠距離(即，到達相對於背表面之更大深度)。實際離子植入深度可偏離Di 約5%、10%、15%、20%、25%或更大。此會產生非晶形材料區或層，其在Di 處或附近含有相對高濃度之植入離子，其中植入離子之濃度自Di 沿基板1之前表面之方向及相反方向減小。目標深度Di 亦可稱為植入離子之預定範圍。 植入深度可能至少部分地受所植入離子種類影響，因為對於給定植入能量而言，較輕離子往往更深地滲透至基板中。因此，舉例而言，在50 keV植入能量下，矽離子將具有約750 Å之平均植入深度，而鍺離子將具有400 Å之平均植入深度。一般而言，離子較佳以至少約30 keV (例如至少約40 keV或甚至至少約50 keV)之能量植入。在一應用中，離子係以至少約45 keV並小於約55 keV之能量植入。所選離子及植入能量應足以在充當差排源層之基板中形成非晶形層。 通常，若使用足夠能量植入足夠濃度之離子來形成非晶形矽層，則在後續退火後在植入離子範圍端形成差排環。通常，差排環可在植入離子下方約100 Å至約300 Å之深度形成，但確切深度可更大或更小。一般而言，使用較低質量元素更難形成非晶形材料。因此，必須使用較高濃度之低質量元素以誘發足夠的破壞，而較低濃度之高質量元素足以形成非晶態矽。舉例而言，當植入離子係矽離子時，植入劑量較佳係至少約2 × 1014 個原子/cm2 ，例如至少約5 × 1014 個原子/cm2 或甚至至少約1 × 1015 個原子/cm2 。在一較佳實施例中，植入離子劑量係至少約2 × 1015 個原子/cm2 。相比之下，當植入離子係較高質量鍺離子時，植入劑量較佳係至少約6 × 1013 個原子/cm2 ，例如至少約1 × 1014 個原子/cm2 或甚至至少約5 × 1014 個原子/cm2 。在一較佳實施例中，植入離子劑量係至少約1 × 1015 個原子/cm2 。 在一些較佳實施例中，源層6係藉由研磨基板之背表面來形成。可使用半導體矽工業中通常用於在自Czochralski生長之單晶矽錠塊切割後使矽晶圓之表面定形之任何研磨製程來研磨該表面。在尤佳實施例中，可利用使用約600粒度之研磨製程來研磨背表面。 IV. 差排之活化及滑動 可活化差排源層以在源層處或附近形成差排，其可朝向基板-表面層界面滑動。根據本揭示內容之實施例，在已在基板上沈積表面層後實施差排之活化及滑動以使得基板及/或表面層處於應變下。 藉由在升高之溫度下壓縮基板使差排源層經受(且通常使基板經受)應力以使差排變形來活化差排源層。使用一或多個適宜裝置在垂直於軸之方向上(即，在徑向方向上)對整個基板施加壓縮。即，將晶圓自周邊邊緣徑向向內壓縮。以此方式，在源層處或附近將形成差排且差排將朝向相對表面滑動。 一般而言，受損較嚴重的差排源層將在較低應力水準及較低溫度下活化，而受損較不嚴重的差排源層將在較高應力水準及溫度下活化。一般而言，在介於約550℃與約1000℃間之溫度下對差排源層施加由至少約5 MPa、通常約5 MPa至約100 MPa或約10 MPa至約100 MPa之壓縮施加之應力。更通常，應力係約10 MPa至約50 MPa或約10 MPa至約25 MPa。通常，差排之活化及/或滑動係在約650℃至約1000℃或甚至約700℃至約1000℃溫度下實施。舉例而言，在大於約600℃之溫度下且甚至更通常在大於約700℃之溫度下可施加以活化藉由研光及/或研磨形成之差排源層之典型應力可為約15 MPa。此外，受損程度更高的層可在甚至更低應力水準下活化。 將基板維持在應力及升高之溫度下達足以活化差排並使其滑動之持續時間。一般而言，如上文所述將基板維持在應力及升高之溫度下達至少約10秒時間段且可在彼等條件下維持至少約5小時、至少約10小時或甚至更久時間段。通常，將基板維持在應力及升高之溫度下達至少約1分鐘、約5分鐘至約60分鐘、更通常約10分鐘至約45分鐘時間段且在一些實施例中可為約10分鐘至約20分鐘。應注意，較高應力水準及較高溫度各自往往減少活化差排並使其滑動所需之持續時間。 可僅對基板施加壓縮，或如在其他實施例中，可對整個異質結構(即，基板及異質層二者)施加。此外，較佳地，藉由壓縮施加之應力在整個異質結構中(例如，徑向上及圓周上二者)相對均勻(在方向及/或量值上)。應注意，應力之均勻程度可能受用於壓縮基板之裝置限制且某些變化(徑向或圓周變化)可能由應力之不均勻分佈引起。在一些實施例中，沿基板之整個圓周施加至少約5 MPa應力，或如在其他實施例中，沿基板之整個圓周施加至少約10 MPa應力。 在施加足夠應力後，差排連續地形成在差排源層處並朝向基板-表面層界面滑動。在應力施加期間給定時間點處，差排通常可均勻地分佈於整個基板厚度中。在到達基板-表面層界面後，差排在界面處形成錯配界面差排。錯配差排在基板壓縮期間使界面處密度增加並持續鬆弛表面層與基板間之應變。在積累足夠密度之錯配後使應變最終達到平衡。 自差排源層產生並朝向基板-表面層界面滑動之差排可實質上平行於異質結構之背表面及前表面(即，經橫向配置)。認為相對較少量或甚至沒有貫穿式差排自差排源層產生。 較佳地，基板之壓縮在應變平衡點處或附近終止，因為更多差排之產生及滑動可導致差排滲透表面層。在基板停止壓縮後，基板中之輸送中差排停止向界面滑動且無另外的差排產生(即，差排變得凍結)。 可在應力及熱之任一給定施加點存於基板中之差排數量可為至少約1 × 105 個差排/cm2 或甚至至少約5 × 105 個差排/cm2 (例如，約1 × 105 個差排/cm2 至約5 × 107 個差排/cm2 或約5 × 105 個差排/cm2 至約1 × 107 個差排/cm2 )。可使用任一差排環檢測方法來測定差排之數量密度，該方法包括(例如)對基板取樣及使樣品經受蝕刻劑刻繪(delineating etchant)，隨後藉助顯微鏡觀察差排環並計數。 在一些實施例中，將藉由壓縮基板而施加至基板之應力減低至小於自差排源層產生差排之臨限值但處於足以允許現有差排朝向界面向上進一步滑動之量值的值。以此方式，可產生具有實質上不含差排之基板之異質結構。在該等實施例中，可藉由壓縮基板對該基板施加初始應力S1 以產生差排並使差排自源層滑動至基板-表面層界面。然後將所施加應力降低至S2 (即，S2 小於S1 )。應力S2 係小於自差排源層產生差排之臨限值之應力且其允許現有差排朝向界面向上進一步滑動以產生實質上不含差排之基板。S1 可為至少約5 MPa、至少約10 MPa或至少約25 MPa (例如，約5 MPa至約100 MPa或約10 MPa至約100 MPa)。S2 可小於約10 Mpa、小於約5 MPa或甚至小於約1 MPa。通常，即便在近似約1 MPa應力下，差排亦將在約850℃溫度下以約1微米/秒之速度或在約900℃溫度下約2.5微米/秒之速度滑動。 應力之量值、應力施加時間及/或對基板施加應力之溫度可端視基板之晶格常數aS 與表面層之半導體材料之晶格常數aSL 間之差而變化。aSL 及aS 可端視所選基板材料及其上沈積之半導體材料而變化。一般而言，當aSL 小於aS 時，即，當比率aSL /aS 小於1時，壓縮有效鬆弛異質層。比率aSL /aS 可為約0.84至約0.99，或如在其他實施例中，約0.90至約0.99、約0.95至約0.99、約0.84至約0.95、約0.84至約0.90或約0.90至約0.95。 藉由使差排滑動至界面，表面層可至少約85%鬆弛、至少約90%鬆弛、至少約95%鬆弛或甚至完全鬆弛(即，100%鬆弛)。表面層可實質上不含貫穿式差排或可具有小於約104 個貫穿式差排/cm2 之貫穿式差排濃度。 在表面層不連續但包括佈置於基板表面上之不連續區段(即，島)之實施例中，藉由以下方式來鬆弛不連續區段：產生差排並使差排自差排源層滑動至與島之界面，以在每一島與基板之間產生錯配界面差排。到達基板在島之間之表面之差排在表面消散，從而使得在島之間之區域在壓縮完成後實質上不含差排。在島鬆弛後，可進一步沈積半導體材料以產生在基板之整個直徑上方連續地延伸之表面層。在該等實施例中，在島下方之差排在新沈積的材料與基板間之界面處橫向傳播，藉此使新沈積的材料及連續表面層作為整體鬆弛。 藉由任一上文所述方法製作之鬆弛異質結構可用於使用晶圓接合及層轉移方法製作用於積體電路之絕緣體上之矽(silicon-on-insulator)結構，或用於隨後製作應變絕緣體上之矽結構。 可在鬆弛表面層上沈積其他層，藉此形成在基板之頂部上具有鬆弛層且在鬆弛層之頂部上具有應變層的異質磊晶結構。此結構亦可用於將鬆弛層及應變層二者轉移至另一基板，藉此形成具有埋入式應變層之異質磊晶結構，或另一選擇為，絕緣體上之埋入式應變層。即，異質磊晶結構可在基板或基板上之絕緣層之頂部上具有應變半導體材料層且在該應變半導體材料層之頂部上具有鬆弛半導體材料層。 另外，藉由本揭示內容之方法製作之結構可用於製作半導體器件，例如場效電晶體(FET)或調變摻雜場效電晶體(MODFET)層結構。V. 壓縮用裝置 就此而言，本文所述關於壓縮基板之方法可利用下文所述裝置中之任一者來實施。 現參照圖3至圖10，可利用基板夾具來達成基板之壓縮，該基板夾具包括用於在基板兩端施加差壓之室及/或流體通道。 現參照圖3至圖4，利用結構夾具11來達成結構9之壓縮。結構夾具11包括頂板13。如圖3至圖4中所顯示，頂板13係環。頂板13可具有其他形狀且在無限制情況下可完全地跨越基板9延伸。頂板13適於在該結構之圓周邊緣5處接觸結構9之前表面。 結構夾具11包括毗鄰圓周邊緣5接觸結構9之背表面之背板15。背板15包括朝向頂板13向上延伸之周邊環20。然而在其他實施例中，周邊環20可為頂板13之一部分或可與頂板13及背板15二者分離。背板15、頂板13及周邊環20二者皆適於在頂板13、背板15 (包括周邊環)及結構9之圓周邊緣5之間形成周邊室18。通常，背板15及頂板13與結構9形成密封，從而允許周邊室18中之壓力相對於夾具11之外部壓力而增加，如下文所述。周邊室18可藉由以下方式形成：將半導體結構9定位於背板15上並使頂板13下降至背板15上，直至在頂板13、背板15及結構9之圓周邊緣5之間形成密封。 夾具11在背板15中包括用於調節周邊室18中之壓力之通氣孔22。另一選擇為，該通氣孔可延伸穿過前板13及/或周邊環20。通氣孔22可與用於增加周邊室18中之壓力之幫浦(未顯示)流體連通。 現參照圖8，夾具11可為用於壓縮結構9之裝置36之一部分。裝置36亦可包括外殼35，其界定其中安裝夾具11之主室27。裝置36可包括與幫浦(未顯示)流體連通用於調節主室中之壓力P1 之通氣孔32。結構夾具11內之通氣孔22延伸穿過外殼35。以此方式，可維持主室27中之壓力P1 且可維持結構夾具11之周邊室18中之不同壓力P2 。藉由維持主室27中之壓力P1 小於周邊室18中之壓力P2 ，可壓縮結構9 (即，可減小基板之鬆弛半徑)。 就此而言，圖3至圖10中與壓力P1 及/或P2 相關之箭頭係出於例示目的而提供且不應視為將該裝置限制於具體壓力概況(即，在周邊室或主室中使用真空或壓力)。 在結構9壓縮期間，P1 可比P2 小至少約10 MPa，或如在其他實施例中，比P2 小至少約20 MPa、至少約50 MPa或至少約75 MPa (例如，約10 MPa至約100 MPa、約10 MPa至約50 MPa或約10 MPa至約25 MPa)。在一些實施例中，P1 係周圍壓力。在該等實施例中，可去除主室27及外殼35且可將外殼暴露於周圍環境(即，大氣壓力)。 在壓縮期間可使用加熱元件30來加熱結構9以活化差排源層。如上文所述，可將該結構加熱至約650℃至約1000℃或約700℃至約1000℃之溫度。 結構夾具111之另一實施例顯示於圖5中。應注意，圖5中所顯示與圖3之夾具組件類似之夾具組件以圖3之相應參考編號加上「100」來命名(例如，部件15變成部件115)。如圖5中所顯示，頂板113包括用於接觸結構9之前表面8之凸出部117。凸出部117可與結構9形成密封以允許增加周邊室118中之壓力。 在一些實施例中且如圖6至圖7中所顯示，結構9在結構表面之至少一部分上具有塗層39 (圖6)或塗層40 (圖7)。如圖6中所顯示，塗層39在結構9之圓周邊緣5與前表面8及背表面4於周邊邊緣5附近之部分上方延伸。如圖7中所顯示，塗層40亦在結構之整個背表面4上方延伸。另一選擇為或另外，塗層可在結構夾具之一或多個表面上方延伸。塗層39或塗層40 (或可在結構夾具上方延伸之塗層)可由諸如石墨、六方氮化硼、MS2 、WS2 、SiCN、AlCr(V)N、TiAl(Y)N、CaF2 、BaF2 、SrF2 或BaCrO4 等低摩擦材料組成。在一些實施例中，結構9在該結構之前表面上具有減低或甚至阻止該結構之揮發性膜組份蒸發之塗層。用於減低蒸發之適宜塗層包括非晶形矽。 結構夾具211之另一實施例顯示於圖9中。應注意，圖9中所顯示與圖3之夾具組件類似之夾具組件由圖3之相應參考編號加上「200」來命名(例如，部件15變成部件215)。結構夾具211之頂板213包括適於在結構夾具211使用期間在頂板213與結構9之前表面8之間形成中心室240之凹部。中心室240係藉由使頂板213下降至半導體結構9上來形成。該凹部由環形壁242界定。凹部之半徑小於該結構之應變半徑。本文所用「應變半徑」係指該結構在利用結構夾具211徑向壓縮(變形)結構9之前之半徑。 頂板213包括與幫浦(未顯示)流體連通之通氣孔246以維持中心室240中之壓力P1 。以此方式，可維持中心室240與周邊室218間之差壓以徑向壓縮結構9。藉由維持中心室240中之壓力P1 小於周邊室218中之壓力P2 ，可壓縮結構9。壓力P1 及/或P2 可在上文所述範圍內。 在一些實施例中，徑向壓縮結構9直至經壓縮結構之半徑與頂板213中之凹部之半徑實質上相同(或比其略小)。在將結構9壓縮至該凹部之半徑後，中心室240及周邊室218可實現流體連通，從而允許該等室間之壓力達到平衡，藉此限制結構9之壓縮。因此，夾具211因頂板213之凹部限制結構9之徑向壓縮而具有自限制性。 用於徑向壓縮結構之結構夾具可適於同時壓縮複數個結構，如圖10中所顯示。圖10中所顯示與圖3之夾具組件類似之夾具組件由圖3之相應參考編號加上「700」來命名。夾具711包括背板715，其適於毗鄰結構9a、9b、9c、9d之圓周邊緣接觸該等結構。夾具711包括頂板713，其毗鄰結構9a、9b、9c、9d之圓周邊緣接觸該等結構。在背板715、頂板713及結構9a、9b、9c、9d之圓周邊緣之間形成周邊室718。頂板713含有室760，其延伸至結構9a、9b、9c、9d之前表面以允許該等結構暴露於主室(未顯示)中之壓力P1 。將周邊室718維持在壓力P2 下。 藉由維持P1 小於P2 ，可徑向壓縮結構9a、9b、9c、9d。P1 與P2 間之差可為至少約10 MPa且在任一上文所述範圍內。P1 可為大氣壓力，且在該等實施例中，頂板713可為不含單獨室760之連續部件。儘管將圖10中所顯示之基板夾具闡述並顯示為僅具有一個背板及一個頂板，但應理解，該夾具可具有密封個別結構或多組結構之複數個單獨背板或頂板。此外，儘管圖10中所顯示之基板夾具711能夠徑向壓縮四個結構，但應注意，在無限制情況下，該夾具可經配置以使得可同時壓縮更多個或更少個結構。 除上文所述裝置以外，可使用夾緊該結構(例如在周邊邊緣處利用夾子或其他夾緊元件)並允許壓縮結構之裝置來鬆弛該異質結構，例如在下文所述裝置中。現參照圖11至圖21，可利用可相對於該結構徑向移動之結構夾具來達成該結構之壓縮。在該等實施例中，結構夾具可為用於壓縮該結構之裝置之一部分。該裝置可能類似於圖8中所顯示之裝置36，其中該裝置包括界定其中安裝夾具11之主室27之外殼35。該裝置可包括加熱元件30以在利用圖11至圖19之結構中之任一者進行壓縮期間加熱結構9，以活化差排源層。 現參照圖11，結構夾具1720可包括複數個三角形區段1785，其向內指向該夾具之中心軸A。每一區段具有至少一個於其中形成之流體通道1787以對基板抽真空。區段1785可經安裝用於朝向中心軸A向內移動，從而壓縮基板。 現參照圖12，裝置911可為對基板9施加吸持力之夾子，其包括前板931及背板932。如圖12中所顯示，頂板931及背板932係環。頂板931可具有其他形狀且在無限制情況下可完全地跨越基板9延伸。可藉由任一機械方法(包括使用氣動裝置、液壓裝置、馬達及諸如此類)使前板931及背板932可自該裝置之中心向內徑向移動。 現參照圖13，在另一實施例中，結構夾具1011包括大致平面背板1146，該背板1146包括經定尺寸及定形以容納於結構9背面之凹槽1148中之環形轂1147。轂1147可移動以使得其壓縮結構9。 在一些實施例中且如圖14中所顯示，結構夾具1120亦包括前板1250，其具有自前板延伸之環形環1252。環1252對結構9施加向下力以防止該結構在加熱期間在該結構壓縮期間自轂1247移出。用於達成此功能之其他結構涵蓋在本揭示內容之範圍內。 在其他實施例中且如圖15中所顯示，與圖13及圖14中所顯示類似或相同，該結構夾具1320包括背板1346及轂1347。基板夾具1320亦包括前板1351及前轂1355，該前轂1355經定尺寸及定形以容納於結構9之前表面中之凹槽1357中。 參照圖16至圖18，此實施例之結構夾具1420包括用於支撐結構9之平面背板1461及用於容納並壓縮該結構之具有圓形開口之大致環形壓件1460。該平面板可僅朝向該結構之中心部分地延伸，如在圖16至圖18中，或可在結構9下面連續地延伸。壓件1460可連續地環繞該結構，或如圖18中所顯示，可包括形成用於容納結構9之開口之複數個弧形區段1563。壓件1460及/或區段1563可相對於結構9向內移動以壓縮該結構。 參照圖19，結構夾具1620包括大致平面背板1681及凸緣1683。結構9包括在該結構之周邊邊緣附近附接至該結構之背表面之環1680。凸緣1683適於接合環1680。支撐件1681及凸緣1683可相對於該結構移動以壓縮該結構。 在一些實施例中，使藉由上文所述裝置施加之應力循環，例如藉由減低該結構兩端之差壓(例如，藉由減小或增加周邊室或主室中之壓力)或藉由減低在夾緊該基板之裝置中所施加之應力。該循環可釋放在該結構中形成之任一彈性應力。 本文所用術語「約」、「實質上」、「基本上」及「大約」與尺寸、濃度、溫度或其他物理或化學性質或特性之範圍結合使用時意欲涵蓋可能存在於該等性質或特性之範圍之上限及/或下限中之偏差，包括(例如)自舍入、量測方法或其他統計變異產生之偏差。 在介紹本揭示內容或其較佳實施例之要素時，冠詞「一(a)」、「一(an)」、「該(the)」及「該(said)」意味著存在一或多個該等要素。術語「包含(comprising)」、「包括(including)」及「具有(having)」意欲具有囊括性且意味著除所列示要素以外亦可存在其他要素。 因在不背離本揭示內容之範圍之情況下可對上文裝置及方法作出各種改動，故上文說明書所含及附圖中所顯示之所有內容將意欲理解為具有說明性而不具有限制意義。
1‧‧‧半導體基板
2‧‧‧中心軸
3‧‧‧基板-表面層界面
4‧‧‧背表面
5‧‧‧圓周邊緣
6‧‧‧差排源層
7‧‧‧表面層/沈積層
8‧‧‧前表面
9‧‧‧半導體結構/基板
9a‧‧‧結構
9b‧‧‧結構
9c‧‧‧結構
9d‧‧‧結構
11‧‧‧結構夾具
13‧‧‧頂板
15‧‧‧背板
18‧‧‧周邊室
20‧‧‧周邊環
22‧‧‧通氣孔
27‧‧‧主室
30‧‧‧加熱元件
32‧‧‧通氣孔
35‧‧‧外殼
36‧‧‧裝置
39‧‧‧塗層
40‧‧‧塗層
111‧‧‧結構夾具
113‧‧‧頂板
115‧‧‧部件
117‧‧‧凸出部
118‧‧‧周邊室
211‧‧‧結構夾具
213‧‧‧頂板
215‧‧‧部件
218‧‧‧周邊室
240‧‧‧中心室
242‧‧‧環形壁
246‧‧‧通氣孔
711‧‧‧基板夾具
713‧‧‧頂板
715‧‧‧背板
718‧‧‧周邊室
760‧‧‧室
911‧‧‧裝置
931‧‧‧前板/頂板
932‧‧‧背板
1011‧‧‧結構夾具
1146‧‧‧大致平面背板
1147‧‧‧環形轂
1148‧‧‧凹槽
1246‧‧‧背板
1247‧‧‧轂
1248‧‧‧凹槽
1250‧‧‧前板
1252‧‧‧環形環
1320‧‧‧結構夾具
1346‧‧‧背板
1347‧‧‧轂
1348‧‧‧凹槽
1351‧‧‧前板
1355‧‧‧前轂
1357‧‧‧凹槽
1420‧‧‧結構夾具
1460‧‧‧大致環形壓件
1461‧‧‧平面背板
1561‧‧‧平面背板
1563‧‧‧弧形區段
1620‧‧‧結構夾具
1680‧‧‧環
1681‧‧‧大致平面背板
1683‧‧‧凸緣
1720‧‧‧結構夾具
1785‧‧‧三角形區段
1787‧‧‧流體通道
A‧‧‧中心軸
D‧‧‧直徑
P1‧‧‧壓力
P2‧‧‧壓力
t‧‧‧厚度
圖1係矽異質結構之示意性剖面圖； 圖2係繪示製備異質結構之方法之流程圖； 圖3至圖4係半導體結構及用於壓縮該半導體結構之結構夾具之剖視圖； 圖5係半導體結構及用於壓縮該半導體結構之結構夾具之另一實施例之剖視圖； 圖6至圖7係上面具有塗層之半導體結構及圖3之結構夾具之剖視圖； 圖8係半導體結構及其中安裝圖3之結構夾具之用於壓縮該結構之裝置之示意性剖視圖； 圖9係半導體結構及用於壓縮該半導體結構之結構夾具之另一實施例之剖視圖； 圖10係複數個半導體結構及用於壓縮該等半導體結構之結構夾具之剖視圖； 圖11係用於壓縮半導體結構之結構夾具之另一實施例之俯視圖； 圖12係半導體結構及用於壓縮該半導體結構之結構夾具之另一實施例之剖視圖； 圖13係具有凹槽之半導體結構及用於壓縮該半導體結構之結構夾具之另一實施例之剖視圖； 圖14係半導體結構及具有頂板之圖13之結構夾具之剖視圖； 圖15係具有兩個凹槽之半導體結構及用於壓縮該半導體結構之結構夾具之另一實施例之剖視圖； 圖16係半導體結構及包括壓件之結構夾具之另一實施例之剖視圖； 圖17係圖16之半導體結構及結構夾具之俯視圖； 圖18係結構夾具及具有區段之結構夾具之另一實施例之俯視圖；且 圖19係半導體結構及具有凸緣之結構夾具之另一實施例之剖視圖。 貫穿該等圖式，對應參考字元指示對應部件。

Claims (27)

  1. 一種對半導體結構施加應力之裝置，該半導體結構具有前表面、背表面、及圓周邊緣，該裝置包括：結構夾具，其包含用於接觸毗鄰該結構之圓周邊緣之該結構之頂板及背板，該頂板適於接觸該結構之該前表面且該背板適於接觸該結構之該背表面，該頂板及該背板進一步適於在該頂板、該背板、及該結構之該圓周邊緣之間形成周邊室。
  2. 如請求項1之裝置，其中該前板及背板適於與該結構形成密封，以促使在該結構兩端產生壓力差。
  3. 如請求項2之裝置，其進一步包括與該周邊室流體連通之幫浦，以在該結構兩端產生足以對該結構施加應力之壓力差。
  4. 如請求項1之裝置，其中該結構夾具進一步包含周邊環，其適於在該周邊環、該頂板、該背板、及該結構之該圓周邊緣之間形成室。
  5. 如請求項1之裝置，其進一步包括主室，該結構夾具係安裝於該主室中。
  6. 如請求項5之裝置，其進一步包括與該主室流體連通用於在該主室與該周邊室之間產生壓力差之幫浦。
  7. 如請求項1之裝置，其進一步包括用於加熱該結構之加熱元件。
  8. 如請求項1之裝置，其進一步包含用於接觸該結構之該前表面以對該結構施加力之壓板。
  9. 如請求項1之裝置，其與結構結合，該結構具有適於接觸該頂板及/或該背板之塗層。
  10. 如請求項1之裝置，其中該裝置適於同時徑向膨脹複數個半導體結構。
  11. 如請求項10之裝置，其中該背板適於接觸毗鄰該結構之圓周邊緣之該結構，且其中該結構夾具包含複數個頂板。
  12. 一種對大致為圓形的半導體基板施加應力之裝置，該基板具有中心軸、大致垂直於該中心軸之前表面及背表面、從該前表面延伸至該背表面之周邊邊緣、及在毗鄰該周邊邊緣之該背表面中之圓周凹槽，該裝置包括： 基板夾具，其包含： 具有環形轂之大致平面背板，該環形轂經定尺寸以容納於該基板之該背表面之該凹槽中，該轂係可移動的，以在該基板上施加應力。
  13. 如請求項12之裝置，其與該基板結合，該基板包含在該基板之該背表面中之凹槽，該轂係容納於該凹槽中。
  14. 如請求項12之裝置，其進一步包括對該基板施加向下力之前板，以防止該基板自該轂移出。
  15. 如請求項12之裝置，其中該轂係第一轂，該裝置進一步包括具有第二轂之前板，該第二轂經定尺寸以容納於該基板之該前表面之凹槽中。
  16. 如請求項12之裝置，其進一步包括用於加熱該基板之加熱元件。
  17. 一種對大致圓形的半導體基板施加應力之裝置，該基板具有中心軸、大致垂直於該中心軸之前表面及背表面、從該前表面延伸至該背表面之周邊邊緣、及與毗鄰該周邊邊緣之背表面結合之環，該裝置包括： 基板夾具，其包括： 大致平面的背支撐件，其具有適於在該基板之該背表面上接合該環之凸緣，該支撐件係可移動的，以在該基板上施加應力。
  18. 如請求項17之裝置，其與基板結合，該基板包含結合至該基板之該背表面之環。
  19. 如請求項17之裝置，其進一步包括用於加熱該基板之加熱元件。
  20. 一種對半導體基板施加應力之裝置，該基板具有中心軸、大致垂直於該中心軸之前表面及背表面、及從該前表面延伸至該背表面之周邊邊緣，該裝置包括： 安裝於室中之基板夾具，該夾具包含： 大致平面背板；及 用於容納及壓縮該基板之壓件，該壓件適於在該基板之周邊邊緣向其中心軸徑向向內壓縮該基板。
  21. 如請求項20之裝置，其中該壓件包含形成用於容納該基板之開口之複數個弧形區段。
  22. 如請求項20之裝置，其中該壓件連續地環繞該基板。
  23. 如請求項20之裝置，其中該背板僅部分地朝向該基板之該中心軸延伸。
  24. 如請求項20之裝置，其中該背板在該基板下面連續地延伸。
  25. 如請求項20之裝置，其進一步包括用於加熱該基板之加熱元件。
  26. 一種對半導體結構徑向施加應力之裝置，該半導體結構具有前表面、背表面、圓周邊緣、及中心軸，該裝置包括： 向內指向該中心軸之三角形區段，該等區段係經組態以自中心軸移動，以對該結構施加應力；及 在每一區段中形成流體通道，以在該區段及結構之間形成真空。
  27. 如請求項26之裝置，其進一步包括用於加熱該結構之加熱元件。
TW107118490A 2012-12-31 2013-12-31 製備具有經徑向壓縮而得之減低之應變之異質結構的方法及裝置 TWI673865B (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US201261747613P 2012-12-31 2012-12-31
US61/747,613 2012-12-31
US201361793999P 2013-03-15 2013-03-15
US201361790445P 2013-03-15 2013-03-15
US201361788744P 2013-03-15 2013-03-15
US61/788,744 2013-03-15
US61/790,445 2013-03-15
US61/793,999 2013-03-15

Publications (2)

Publication Number Publication Date
TW201830690A true TW201830690A (zh) 2018-08-16
TWI673865B TWI673865B (zh) 2019-10-01

Family

ID=49958756

Family Applications (4)

Application Number Title Priority Date Filing Date
TW102149287A TWI622168B (zh) 2012-12-31 2013-12-31 製備具有經徑向膨脹而得之減低之應變之異質結構的方法及裝置
TW107118490A TWI673865B (zh) 2012-12-31 2013-12-31 製備具有經徑向壓縮而得之減低之應變之異質結構的方法及裝置
TW102149289A TWI629783B (zh) 2012-12-31 2013-12-31 製備具有經徑向壓縮而得之減低之應變之異質結構的方法及裝置
TW102149282A TW201438135A (zh) 2012-12-31 2013-12-31 用於供壓至半導體基板之裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW102149287A TWI622168B (zh) 2012-12-31 2013-12-31 製備具有經徑向膨脹而得之減低之應變之異質結構的方法及裝置

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW102149289A TWI629783B (zh) 2012-12-31 2013-12-31 製備具有經徑向壓縮而得之減低之應變之異質結構的方法及裝置
TW102149282A TW201438135A (zh) 2012-12-31 2013-12-31 用於供壓至半導體基板之裝置

Country Status (7)

Country Link
US (7) US10361097B2 (zh)
EP (6) EP4002429A1 (zh)
JP (10) JP6314154B2 (zh)
KR (2) KR102203560B1 (zh)
CN (5) CN105144341B (zh)
TW (4) TWI622168B (zh)
WO (3) WO2014106177A1 (zh)

Families Citing this family (197)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US10361097B2 (en) 2012-12-31 2019-07-23 Globalwafers Co., Ltd. Apparatus for stressing semiconductor substrates
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
WO2014191624A1 (en) * 2013-05-29 2014-12-04 Beneq Oy Substrate holder and arrangement for holding substrates
WO2014191621A1 (en) * 2013-05-29 2014-12-04 Beneq Oy Substrate carrier and arrangement for supporting substrates
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
DE102015223807A1 (de) * 2015-12-01 2017-06-01 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe mit epitaktischer Schicht in einer Abscheidekammer, Vorrichtung zur Herstellung einer Halbleiterscheibe mit epitaktischer Schicht und Halbleiterscheibe mit epitaktischer Schicht
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
CN107623028B (zh) * 2016-07-13 2021-02-19 环球晶圆股份有限公司 半导体基板及其加工方法
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
JPWO2018037799A1 (ja) * 2016-08-25 2019-06-20 日本ゼオン株式会社 プラズマエッチング方法
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US10068787B2 (en) * 2016-12-30 2018-09-04 Sunpower Corporation Bowing semiconductor wafers
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
KR102015336B1 (ko) * 2017-06-12 2019-08-28 삼성전자주식회사 반도체 패키지 기판의 휨 감소 방법 및 휨 감소 장치
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
CN111316417B (zh) 2017-11-27 2023-12-22 阿斯莫Ip控股公司 与批式炉偕同使用的用于储存晶圆匣的储存装置
TWI791689B (zh) 2017-11-27 2023-02-11 荷蘭商Ａｓｍ智慧財產控股私人有限公司 包括潔淨迷你環境之裝置
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
TWI799494B (zh) 2018-01-19 2023-04-21 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
KR20200108016A (ko) 2018-01-19 2020-09-16 에이에스엠 아이피 홀딩 비.브이. 플라즈마 보조 증착에 의해 갭 충진 층을 증착하는 방법
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
EP3737779A1 (en) 2018-02-14 2020-11-18 ASM IP Holding B.V. A method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR20190128558A (ko) 2018-05-08 2019-11-18 에이에스엠 아이피 홀딩 비.브이. 기판 상에 산화물 막을 주기적 증착 공정에 의해 증착하기 위한 방법 및 관련 소자 구조
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11201079B2 (en) * 2018-05-30 2021-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer chuck
US11270899B2 (en) 2018-06-04 2022-03-08 Asm Ip Holding B.V. Wafer handling chamber with moisture reduction
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
JP2021529254A (ja) 2018-06-27 2021-10-28 エーエスエム・アイピー・ホールディング・ベー・フェー 金属含有材料ならびに金属含有材料を含む膜および構造体を形成するための周期的堆積方法
WO2020003000A1 (en) 2018-06-27 2020-01-02 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
JP2020096183A (ja) 2018-12-14 2020-06-18 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化ガリウムの選択的堆積を用いてデバイス構造体を形成する方法及びそのためのシステム
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
TW202044325A (zh) 2019-02-20 2020-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 填充一基板之一表面內所形成的一凹槽的方法、根據其所形成之半導體結構、及半導體處理設備
TW202104632A (zh) 2019-02-20 2021-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用來填充形成於基材表面內之凹部的循環沉積方法及設備
US11482533B2 (en) * 2019-02-20 2022-10-25 Asm Ip Holding B.V. Apparatus and methods for plug fill deposition in 3-D NAND applications
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
TW202100794A (zh) 2019-02-22 2021-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備及處理基材之方法
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
US11742198B2 (en) 2019-03-08 2023-08-29 Asm Ip Holding B.V. Structure including SiOCN layer and method of forming same
KR20200110047A (ko) * 2019-03-15 2020-09-23 주식회사 케이씨텍 기판 처리 장치
KR20200116033A (ko) 2019-03-28 2020-10-08 에이에스엠 아이피 홀딩 비.브이. 도어 개방기 및 이를 구비한 기판 처리 장치
JP7279465B2 (ja) * 2019-03-28 2023-05-23 住友金属鉱山株式会社 支持基板、支持基板の保持方法、及び、成膜方法
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
US11447864B2 (en) 2019-04-19 2022-09-20 Asm Ip Holding B.V. Layer forming method and apparatus
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
KR20200141003A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 가스 감지기를 포함하는 기상 반응기 시스템
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP2021015791A (ja) 2019-07-09 2021-02-12 エーエスエム アイピー ホールディング ビー．ブイ． 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
CN112242296A (zh) 2019-07-19 2021-01-19 Asm Ip私人控股有限公司 形成拓扑受控的无定形碳聚合物膜的方法
CN112309843A (zh) 2019-07-29 2021-02-02 Asm Ip私人控股有限公司 实现高掺杂剂掺入的选择性沉积方法
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
CN112323048B (zh) 2019-08-05 2024-02-09 Asm Ip私人控股有限公司 用于化学源容器的液位传感器
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TW202129060A (zh) 2019-10-08 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 基板處理裝置、及基板處理方法
TW202115273A (zh) 2019-10-10 2021-04-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成光阻底層之方法及包括光阻底層之結構
KR20210045930A (ko) 2019-10-16 2021-04-27 에이에스엠 아이피 홀딩 비.브이. 실리콘 산화물의 토폴로지-선택적 막의 형성 방법
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
US11328944B2 (en) * 2019-10-23 2022-05-10 Eugenus, Inc. Systems and methods of placing substrates in semiconductor manufacturing equipment
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
KR20210065848A (ko) 2019-11-26 2021-06-04 에이에스엠 아이피 홀딩 비.브이. 제1 유전체 표면과 제2 금속성 표면을 포함한 기판 상에 타겟 막을 선택적으로 형성하기 위한 방법
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN112992667A (zh) 2019-12-17 2021-06-18 Asm Ip私人控股有限公司 形成氮化钒层的方法和包括氮化钒层的结构
KR20210080214A (ko) 2019-12-19 2021-06-30 에이에스엠 아이피 홀딩 비.브이. 기판 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
TW202140135A (zh) 2020-01-06 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氣體供應總成以及閥板總成
US11791192B2 (en) * 2020-01-19 2023-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Workpiece holder, wafer chuck, wafer holding method
KR20210095050A (ko) 2020-01-20 2021-07-30 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
TW202146882A (zh) 2020-02-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 驗證一物品之方法、用於驗證一物品之設備、及用於驗證一反應室之系統
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
US11781243B2 (en) 2020-02-17 2023-10-10 Asm Ip Holding B.V. Method for depositing low temperature phosphorous-doped silicon
US11876356B2 (en) 2020-03-11 2024-01-16 Asm Ip Holding B.V. Lockout tagout assembly and system and method of using same
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
KR20210117157A (ko) 2020-03-12 2021-09-28 에이에스엠 아이피 홀딩 비.브이. 타겟 토폴로지 프로파일을 갖는 층 구조를 제조하기 위한 방법
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
KR20210132576A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐 나이트라이드 함유 층을 형성하는 방법 및 이를 포함하는 구조
KR20210132605A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 냉각 가스 공급부를 포함한 수직형 배치 퍼니스 어셈블리
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
TW202147383A (zh) 2020-05-19 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
KR20220010438A (ko) 2020-07-17 2022-01-25 에이에스엠 아이피 홀딩 비.브이. 포토리소그래피에 사용하기 위한 구조체 및 방법
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
TW202212623A (zh) 2020-08-26 2022-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成金屬氧化矽層及金屬氮氧化矽層的方法、半導體結構、及系統
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
KR20220053482A (ko) 2020-10-22 2022-04-29 에이에스엠 아이피 홀딩 비.브이. 바나듐 금속을 증착하는 방법, 구조체, 소자 및 증착 어셈블리
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
KR20220076343A (ko) 2020-11-30 2022-06-08 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치의 반응 챔버 내에 배열되도록 구성된 인젝터
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate
US20240035161A1 (en) * 2022-07-26 2024-02-01 Applied Materials, Inc. Actively controlled pre-heat ring for process temperature control

Family Cites Families (130)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54112164A (en) 1978-02-22 1979-09-01 Nec Home Electronics Ltd Manufacture of semiconductor device
JPS54134564A (en) 1978-04-12 1979-10-19 Hitachi Ltd Wafer dividing unit
DE3110341C2 (de) 1980-03-19 1983-11-17 Hitachi, Ltd., Tokyo Verfahren und Vorrichtung zum Ausrichten eines dünnen Substrats in der Bildebene eines Kopiergerätes
US4473455A (en) 1981-12-21 1984-09-25 At&T Bell Laboratories Wafer holding apparatus and method
JPS59117235A (ja) 1982-12-24 1984-07-06 Hitachi Yonezawa Denshi Kk ウエハブレ−キング方法および装置
US4542298A (en) * 1983-06-09 1985-09-17 Varian Associates, Inc. Methods and apparatus for gas-assisted thermal transfer with a semiconductor wafer
US4704886A (en) * 1985-04-22 1987-11-10 Aluminum Company Of America Stretch-forming process
JPH0697674B2 (ja) * 1986-02-19 1994-11-30 キヤノン株式会社 ボ−ル接触型ウエハチヤツク
JPS62284707A (ja) 1986-06-03 1987-12-10 セイコーエプソン株式会社 ウエハ−ブレ−キング装置
US4842683A (en) * 1986-12-19 1989-06-27 Applied Materials, Inc. Magnetic field-enhanced plasma etch reactor
US5096536A (en) * 1990-06-12 1992-03-17 Micron Technology, Inc. Method and apparatus useful in the plasma etching of semiconductor materials
DE4024576A1 (de) * 1990-08-02 1992-02-06 Bosch Gmbh Robert Vorrichtung zum einseitigen aetzen einer halbleiterscheibe
US5310453A (en) * 1992-02-13 1994-05-10 Tokyo Electron Yamanashi Limited Plasma process method using an electrostatic chuck
US5343012A (en) 1992-10-06 1994-08-30 Hardy Walter N Differentially pumped temperature controller for low pressure thin film fabrication process
US5326725A (en) * 1993-03-11 1994-07-05 Applied Materials, Inc. Clamping ring and susceptor therefor
JPH0897159A (ja) 1994-09-29 1996-04-12 Handotai Process Kenkyusho:Kk エピタキシャル成長方法および成長装置
US5868847A (en) * 1994-12-16 1999-02-09 Applied Materials, Inc. Clamp ring for shielding a substrate during film layer deposition
JPH08176798A (ja) 1994-12-27 1996-07-09 Idoutai Tsushin Sentan Gijutsu Kenkyusho:Kk 機能薄膜の製造方法
JP3220619B2 (ja) 1995-05-24 2001-10-22 松下電器産業株式会社 ガス伝熱プラズマ処理装置
US5618759A (en) 1995-05-31 1997-04-08 Texas Instruments Incorporated Methods of and apparatus for immobilizing semiconductor wafers during sawing thereof
US6093252A (en) 1995-08-03 2000-07-25 Asm America, Inc. Process chamber with inner support
JP3865803B2 (ja) 1995-08-29 2007-01-10 株式会社半導体エネルギー研究所 光処理方法および半導体装置の作製方法
JP3180208B2 (ja) 1995-09-18 2001-06-25 株式会社新川 ペレットピックアップ装置
JPH0992625A (ja) * 1995-09-20 1997-04-04 Tokyo Electron Ltd 熱処理用ボ−ト
JP3477953B2 (ja) 1995-10-18 2003-12-10 東京エレクトロン株式会社 熱処理装置
JP3725598B2 (ja) 1996-01-12 2005-12-14 東芝セラミックス株式会社 エピタキシャルウェハの製造方法
US6133550A (en) 1996-03-22 2000-10-17 Sandia Corporation Method and apparatus for thermal processing of semiconductor substrates
US5753566A (en) 1996-05-23 1998-05-19 Taiwan Semiconductor Manufactured Company, Ltd. Method of spin-on-glass etchback using hot backside helium
JPH10106907A (ja) 1996-10-01 1998-04-24 Canon Inc 固相接合方法
US5789309A (en) 1996-12-30 1998-08-04 Memc Electronic Materials, Inc. Method and system for monocrystalline epitaxial deposition
US5936829A (en) 1997-01-02 1999-08-10 Cvc Products, Inc. Thermally conductive chuck for vacuum processor
GB2325939B (en) 1997-01-02 2001-12-19 Cvc Products Inc Thermally conductive chuck for vacuum processor
JP3257442B2 (ja) 1997-04-09 2002-02-18 松下電器産業株式会社 窒化ガリウム結晶の製造方法
US6113479A (en) 1997-07-25 2000-09-05 Obsidian, Inc. Wafer carrier for chemical mechanical planarization polishing
JPH1154437A (ja) * 1997-07-30 1999-02-26 Kyocera Corp 化合物半導体膜の形成方法
JP3662404B2 (ja) 1997-11-19 2005-06-22 芝浦メカトロニクス株式会社 ウエハシート引伸ばし装置およびそれを用いたペレットボンディング装置
JPH11154662A (ja) * 1997-11-20 1999-06-08 Seiko Instruments Inc 半導体製造装置
DE19802977A1 (de) * 1998-01-27 1999-07-29 Forschungszentrum Juelich Gmbh Verfahren zur Herstellung einer einkristallinen Schicht auf einem nicht gitterangepaßten Substrat, sowie eine oder mehrere solcher Schichten enthaltendes Bauelement
JPH11240795A (ja) 1998-02-27 1999-09-07 Super Silicon Kenkyusho:Kk エピタキシャル成長装置
JP3178517B2 (ja) * 1998-03-05 2001-06-18 日本電気株式会社 パターン露光装置用試料台
CN1063224C (zh) * 1998-06-16 2001-03-14 中国科学院化工冶金研究所 气升式周期浸没光照植物细胞组织器官培养方法及培养反应器
JP2000031253A (ja) 1998-07-10 2000-01-28 Komatsu Ltd 基板処理装置及び方法
JP3544481B2 (ja) * 1998-11-25 2004-07-21 東芝セラミックス株式会社 半導体製造用炭化珪素質組立ウェーハボート
US6277198B1 (en) 1999-06-04 2001-08-21 Applied Materials, Inc. Use of tapered shadow clamp ring to provide improved physical vapor deposition system
US6513848B1 (en) 1999-09-17 2003-02-04 Applied Materials, Inc. Hydraulically actuated wafer clamp
US6191399B1 (en) 2000-02-01 2001-02-20 Asm America, Inc. System of controlling the temperature of a processing chamber
US6726537B1 (en) * 2000-04-21 2004-04-27 Agere Systems Inc. Polishing carrier head
KR20010111058A (ko) * 2000-06-09 2001-12-15 조셉 제이. 스위니 전체 영역 온도 제어 정전기 척 및 그 제조방법
DE60037188T2 (de) 2000-08-29 2008-10-02 Qimonda Dresden Gmbh & Co. Ohg Verfahren zum Betreiben eines Suszeptors für Halbleiterscheiben
TW200819555A (en) 2000-09-08 2008-05-01 Tokyo Electron Ltd Shower head structure, device and method for film formation, and method for cleaning
KR100382491B1 (ko) * 2000-11-28 2003-05-09 엘지전자 주식회사 유기 ｅｌ의 새도우 마스크
US6649480B2 (en) * 2000-12-04 2003-11-18 Amberwave Systems Corporation Method of fabricating CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs
FR2818254B1 (fr) 2000-12-15 2003-02-28 Immunotech Sa Conditionnement pour colorants photosensibles
US6855037B2 (en) 2001-03-12 2005-02-15 Asm-Nutool, Inc. Method of sealing wafer backside for full-face electrochemical plating
DE10111761A1 (de) * 2001-03-12 2002-10-02 Infineon Technologies Ag Anordnung und Verfahren zum rückseitigen Kontaktieren eines Halbleitersubstrats
US6743495B2 (en) 2001-03-30 2004-06-01 Memc Electronic Materials, Inc. Thermal annealing process for producing silicon wafers with improved surface characteristics
US6855649B2 (en) * 2001-06-12 2005-02-15 International Business Machines Corporation Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing
TW550681B (en) * 2001-06-22 2003-09-01 Memc Electronic Materials Process for producing silicon on insulator structure having intrinsic gettering by ion implantation
TW554069B (en) 2001-08-10 2003-09-21 Ebara Corp Plating device and method
US6743296B2 (en) 2001-10-12 2004-06-01 Taiwan Semiconductor Manufacturing Co., Ltd Apparatus and method for self-centering a wafer in a sputter chamber
JP2003204048A (ja) * 2002-01-09 2003-07-18 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
JP2003234289A (ja) 2002-02-12 2003-08-22 Yoshihisa Hirose 歪み緩和膜の製造方法、および、歪み緩和膜を有する積層体
US7232591B2 (en) * 2002-04-09 2007-06-19 Matsushita Electric Industrial Co., Ltd. Method of using an adhesive for temperature control during plasma processing
US20030209326A1 (en) * 2002-05-07 2003-11-13 Mattson Technology, Inc. Process and system for heating semiconductor substrates in a processing chamber containing a susceptor
JP2004146727A (ja) * 2002-10-28 2004-05-20 Tokyo Seimitsu Co Ltd ウェーハの搬送方法
CN101713932B (zh) 2002-11-12 2012-09-26 Asml荷兰有限公司 光刻装置和器件制造方法
JP2004179452A (ja) 2002-11-28 2004-06-24 Shin Etsu Handotai Co Ltd ヘテロエピタキシャルウエーハ
US7972663B2 (en) 2002-12-20 2011-07-05 Applied Materials, Inc. Method and apparatus for forming a high quality low temperature silicon nitride layer
JP4487306B2 (ja) 2003-03-17 2010-06-23 Ｔｏｔｏ株式会社 複合構造物形成装置および形成方法
JP4325242B2 (ja) * 2003-03-27 2009-09-02 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
DE10318284A1 (de) * 2003-04-22 2004-11-25 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
JP2004342819A (ja) 2003-05-15 2004-12-02 Toshiba Ceramics Co Ltd 半導体基板およびその製造方法
JP4557505B2 (ja) 2003-05-19 2010-10-06 コバレントマテリアル株式会社 半導体基板の製造方法
WO2004112096A2 (en) 2003-06-12 2004-12-23 Symbol Technologies, Inc. Method and system for high volume transfer of dies to substrates
US6951775B2 (en) * 2003-06-28 2005-10-04 International Business Machines Corporation Method for forming interconnects on thin wafers
US20050178336A1 (en) 2003-07-15 2005-08-18 Heng Liu Chemical vapor deposition reactor having multiple inlets
US7439158B2 (en) * 2003-07-21 2008-10-21 Micron Technology, Inc. Strained semiconductor by full wafer bonding
US7824498B2 (en) 2004-02-24 2010-11-02 Applied Materials, Inc. Coating for reducing contamination of substrates during processing
JP2006080481A (ja) * 2004-08-11 2006-03-23 Canon Inc 半導体基板及びその製造方法
US7550309B2 (en) * 2004-09-24 2009-06-23 Shin-Etsu Handotai Co., Ltd. Method for producing semiconductor wafer
US7273800B2 (en) * 2004-11-01 2007-09-25 International Business Machines Corporation Hetero-integrated strained silicon n- and p-MOSFETs
JP2006237262A (ja) * 2005-02-24 2006-09-07 Tokyo Electron Ltd 加熱処理装置
US7642205B2 (en) 2005-04-08 2010-01-05 Mattson Technology, Inc. Rapid thermal processing using energy transfer layers
JP4666473B2 (ja) * 2005-05-12 2011-04-06 大日本スクリーン製造株式会社 基板熱処理装置
JP5050374B2 (ja) 2005-05-16 2012-10-17 富士電機株式会社 半導体装置の製造方法
US7262112B2 (en) 2005-06-27 2007-08-28 The Regents Of The University Of California Method for producing dislocation-free strained crystalline films
US20070049020A1 (en) 2005-08-29 2007-03-01 Applied Materials, Inc. Method and apparatus for reducing tensile stress in a deposited layer
EP1763069B1 (en) * 2005-09-07 2016-04-13 Soitec Method for forming a semiconductor heterostructure
US20080000579A1 (en) * 2005-11-08 2008-01-03 Giovanni Bortolato Procedure and Equipment for Decoration of Objects by Sublimation Inks
TWI276535B (en) * 2005-12-07 2007-03-21 Nano Prec Corp Film attaching method and screen of rear projection television
JP4851795B2 (ja) * 2006-01-13 2012-01-11 株式会社ディスコ ウエーハの分割装置
JP2007214199A (ja) 2006-02-07 2007-08-23 Canon Inc 半導体基板及びその製造方法
US20070283884A1 (en) * 2006-05-30 2007-12-13 Applied Materials, Inc. Ring assembly for substrate processing chamber
EP1901345A1 (en) 2006-08-30 2008-03-19 Siltronic AG Multilayered semiconductor wafer and process for manufacturing the same
DE102006055038B4 (de) * 2006-11-22 2012-12-27 Siltronic Ag Epitaxierte Halbleiterscheibe sowie Vorrichtung und Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
US8580078B2 (en) 2007-01-26 2013-11-12 Lam Research Corporation Bevel etcher with vacuum chuck
JP2008198656A (ja) * 2007-02-08 2008-08-28 Shin Etsu Chem Co Ltd 半導体基板の製造方法
US7732301B1 (en) 2007-04-20 2010-06-08 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
JP2009016524A (ja) 2007-07-04 2009-01-22 Rohm Co Ltd 薄膜形成装置及びＺｎＯ系薄膜
US8021968B2 (en) 2007-08-03 2011-09-20 Shin-Etsu Handotai Co., Ltd. Susceptor and method for manufacturing silicon epitaxial wafer
JP2009135430A (ja) 2007-10-10 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
WO2009060913A1 (ja) * 2007-11-08 2009-05-14 Sumco Corporation エピタキシャルウェーハの製造方法
JP5370850B2 (ja) * 2007-11-08 2013-12-18 株式会社Ｓｕｍｃｏ エピタキシャル膜成長方法、ウェーハ支持構造およびサセプタ
TW200935506A (en) * 2007-11-16 2009-08-16 Panasonic Corp Plasma dicing apparatus and semiconductor chip manufacturing method
EP2151852B1 (en) 2008-08-06 2020-01-15 Soitec Relaxation and transfer of strained layers
US8652260B2 (en) * 2008-08-08 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for holding semiconductor wafers
JP2010073782A (ja) * 2008-09-17 2010-04-02 Sumco Corp 半導体ウェーハの熱処理方法
US20110214809A1 (en) 2008-11-14 2011-09-08 Tokyo Electron Limited Bonding apparatus and bonding method
JP5161748B2 (ja) 2008-12-16 2013-03-13 信越半導体株式会社 気相成長用サセプタ及び気相成長装置並びにエピタキシャルウェーハの製造方法
DE102009005182A1 (de) 2009-01-15 2010-07-29 Suss Microtec Test Systems Gmbh Chuck und Verfahren zur Aufnahme und Halterung dünner Testsubstrate
IT1392678B1 (it) 2009-01-19 2012-03-16 Valeo Spa Dispositivo di sicurezza per maniglie di veicoli e maniglia di veicoli comprendente questo dispositivo di sicurezza
JP5476006B2 (ja) * 2009-02-13 2014-04-23 株式会社国際電気セミコンダクターサービス 基板処理装置、基板処理装置の基板保持具の固定部及び半導体装置の製造方法
JP2010189745A (ja) 2009-02-20 2010-09-02 Sumco Corp 半導体ウェーハの製造方法
JP2011029303A (ja) 2009-07-23 2011-02-10 Panasonic Corp 半導体装置及びその製造方法
JP2011035146A (ja) 2009-07-31 2011-02-17 Toppan Printing Co Ltd 基板保持方法および基板処理装置
JP5480645B2 (ja) * 2010-01-22 2014-04-23 リンテック株式会社 支持フレーム
US8747092B2 (en) * 2010-01-22 2014-06-10 Nanonex Corporation Fast nanoimprinting apparatus using deformale mold
JP5627649B2 (ja) 2010-09-07 2014-11-19 株式会社東芝 窒化物半導体結晶層の製造方法
JP5810517B2 (ja) 2010-12-02 2015-11-11 富士電機株式会社 吸着装置および吸着方法
JP5605264B2 (ja) * 2011-02-23 2014-10-15 富士通株式会社 成膜方法及び成膜装置
WO2012134512A1 (en) * 2011-03-28 2012-10-04 Applied Materials, Inc. Method and apparatus for the selective deposition of epitaxial germanium stressor alloys
KR20120119781A (ko) 2011-04-22 2012-10-31 삼성전자주식회사 지지 유닛 및 이를 가지는 기판 처리 장치
JP5979135B2 (ja) 2011-04-26 2016-08-24 株式会社ニコン 基板貼り合わせ装置、基板保持装置、基板貼り合わせ方法、基盤保持方法、積層半導体装置および重ね合わせ基板
US8397540B2 (en) * 2011-05-05 2013-03-19 Corning Incorporated Methods and apparatus for reforming a glass sheet
US9224904B1 (en) * 2011-07-24 2015-12-29 Ananda Kumar Composite substrates of silicon and ceramic
JP5895676B2 (ja) * 2012-04-09 2016-03-30 三菱電機株式会社 半導体装置の製造方法
US20140239529A1 (en) * 2012-09-28 2014-08-28 Nanonex Corporation System and Methods For Nano-Scale Manufacturing
US10361097B2 (en) * 2012-12-31 2019-07-23 Globalwafers Co., Ltd. Apparatus for stressing semiconductor substrates
US9230862B2 (en) * 2013-05-14 2016-01-05 Texas Instruments Incorporated Wafer die separation
US10048598B2 (en) 2013-06-28 2018-08-14 Nikon Corporation Movable body apparatus, exposure apparatus, and device manufacturing method

Also Published As

Publication number Publication date
CN105210172B (zh) 2018-04-24
JP2018129514A (ja) 2018-08-16
EP3435406B1 (en) 2021-12-15
KR20150103698A (ko) 2015-09-11
TW201438135A (zh) 2014-10-01
EP3435406A1 (en) 2019-01-30
JP2018117130A (ja) 2018-07-26
US9583364B2 (en) 2017-02-28
KR20150103697A (ko) 2015-09-11
JP2021052198A (ja) 2021-04-01
US11276583B2 (en) 2022-03-15
TW201436199A (zh) 2014-09-16
US20190311912A1 (en) 2019-10-10
CN105210172A (zh) 2015-12-30
JP6373868B2 (ja) 2018-08-15
CN105144341A (zh) 2015-12-09
US20190333778A1 (en) 2019-10-31
WO2014106155A2 (en) 2014-07-03
EP4002429A1 (en) 2022-05-25
JP6814841B2 (ja) 2021-01-20
CN107968067A (zh) 2018-04-27
US20140187023A1 (en) 2014-07-03
EP3185278B1 (en) 2018-09-26
US11282715B2 (en) 2022-03-22
WO2014106190A2 (en) 2014-07-03
US20190311913A1 (en) 2019-10-10
TWI622168B (zh) 2018-04-21
EP2939257B1 (en) 2017-02-15
WO2014106190A3 (en) 2014-10-09
KR102203560B1 (ko) 2021-01-15
CN116544172A (zh) 2023-08-04
WO2014106177A1 (en) 2014-07-03
US11276582B2 (en) 2022-03-15
JP6861242B2 (ja) 2021-04-21
JP2021044562A (ja) 2021-03-18
CN108336013B (zh) 2023-10-03
JP6837019B2 (ja) 2021-03-03
CN108336013A (zh) 2018-07-27
JP2019165242A (ja) 2019-09-26
EP2939257A2 (en) 2015-11-04
US20140187022A1 (en) 2014-07-03
US20140182788A1 (en) 2014-07-03
US11764071B2 (en) 2023-09-19
EP2939258A1 (en) 2015-11-04
TWI673865B (zh) 2019-10-01
JP2016511532A (ja) 2016-04-14
JP6545842B2 (ja) 2019-07-17
JP7082654B2 (ja) 2022-06-08
EP2939258B1 (en) 2017-02-15
US10361097B2 (en) 2019-07-23
TWI629783B (zh) 2018-07-11
US20190295853A1 (en) 2019-09-26
JP6314153B2 (ja) 2018-04-18
JP2016503238A (ja) 2016-02-01
CN107968067B (zh) 2023-05-26
TW201436198A (zh) 2014-09-16
CN105144341B (zh) 2018-08-28
KR102224422B1 (ko) 2021-03-08
JP6314154B2 (ja) 2018-04-18
JP7114681B2 (ja) 2022-08-08
JP2016507895A (ja) 2016-03-10
EP3188224B1 (en) 2018-09-26
EP3185278A1 (en) 2017-06-28
JP2022166859A (ja) 2022-11-02
JP2019178064A (ja) 2019-10-17
EP3188224A1 (en) 2017-07-05
WO2014106155A3 (en) 2014-10-30
US9583363B2 (en) 2017-02-28

Similar Documents

Publication Publication Date Title
TWI673865B (zh) 製備具有經徑向壓縮而得之減低之應變之異質結構的方法及裝置
CN116544174A (zh) 一种晶圆夹持翻转装置及方法
GB2534357A (en) Wafer bow reduction
CN115997272A (zh) 在衬底上沉积硅锗层的方法
TW202323603A (zh) 用於製作多晶碳化矽支撐底材之方法