JP2010189745A - 半導体ウェーハの製造方法 - Google Patents

半導体ウェーハの製造方法 Download PDF

Info

Publication number
JP2010189745A
JP2010189745A JP2009037671A JP2009037671A JP2010189745A JP 2010189745 A JP2010189745 A JP 2010189745A JP 2009037671 A JP2009037671 A JP 2009037671A JP 2009037671 A JP2009037671 A JP 2009037671A JP 2010189745 A JP2010189745 A JP 2010189745A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
wafer
edge
manufacturing
periphery
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009037671A
Other languages
English (en)
Inventor
Kazutoshi Inoue
和俊 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2009037671A priority Critical patent/JP2010189745A/ja
Publication of JP2010189745A publication Critical patent/JP2010189745A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】半導体ウェーハの把持構造を工夫し、歩留まりを向上する製造方法を提供する。
【解決手段】エピタキシャル処理工程では、円環状の第1ウェーハホルダ2とリング板3を用いる。第1ウェーハホルダ2は、サセプタ11と同軸に取り付け、ウェーハ1の主表面1aの周縁の全周に亘り当接する第1縁部21を設ける第1円形開口2aを有する。リング板3は、ウェーハ1の裏面1bの周縁の全周に亘り当接する第2縁部31を設ける第2円形開口3aを有する。そして、リング板3は、第1ウェーハホルダ2に係合してウェーハ1を把持する。縮径工程では、ウェーハ1が所定の直径となるようにウェーハ1の周縁を除去する。
【選択図】図2

Description

本発明は、半導体ウェーハの製造方法に関する。特に、エピタキシャル成長装置を少なくとも用いる半導体ウェーハの製造方法に関する。
一般に、シリコンウェーハなどの半導体ウェーハ(以下単に「ウェーハ」ともいう)は、その主表面に材料ガスを供給してエピタキシャル層を成長させるエピタキシャル処理工程を含んでいる。
エピタキシャル処理工程の前段では、インゴット成長工程→外形研削工程→スライス工程の各工程を経て、ウェーハの形状が概ね規定される。インゴット成長工程では、チョクラルスキー法(CZ法)により半導体単結晶を引き上げて、単結晶半導体インゴットを成長させる。なお、フローティングゾーン法(FZ法)により半導体インゴットを成長させることもできる。
外形研削工程では、インゴット成長工程を経て成長した半導体インゴットの先端部及び終端部が切断される。そして、未研削の半導体インゴットについて、その周面を真円形状に研削する。これにより断面が真円形状の半導体インゴットが得られる。半導体インゴットの周縁部には、必要に応じて、オリエンテーションフラットやノッチが形成される。
スライス工程では、外形研削工程を経た半導体インゴットを、その中心軸に直交する方向にスライスする。スライスには、例えばワイヤソーが用いられる。これにより、半導体ウェーハが得られる。
スライス工程の次には、面取り工程でウェーハの外周の面取り加工を行う。その後、平面研削及び/又はラッピング(平面研削・ラッピング工程)により平坦化加工を行い、エッチング処理工程において化学研磨処理を施す。更に、ウェーハの表面を例えば一次研磨、二次研磨した後、ウェーハの主表面にエピタキシャル処理工程に至っている。
横型エピタキシャル成長装置は、チャンバの内部に配置する円板状のサセプタにウェーハを載置して、当該ウェーハの主表面に材料ガスを供給してエピタキシャル層を成長させている。
しかし、ウェーハが300mm以上の口径になると、横型エピタキシャル成長装置では、ウェーハの自重や面積の増加による歪みの影響でスリップと呼ばれる結晶欠陥がウェーハに発生し易いという不具合がある。
このような不具合を解消するために、チャンバの内部に配置する開口したサセプタに保持したウェーハに材料ガスを供給して当該ウェーハの主表面にエピタキシャル層を成長させる縦型エピタキシャル成長装置が開示されている(例えば、特許文献1参照)。
又、横型エピタキシャル成長装置では、エピタキシャル層の膜厚がウェーハの外周部近傍に至ると急激に薄くなり、この周辺部の膜厚は通常の膜厚に比べて抵抗率が低くなっている。したがって、この周辺部から得られる半導体チップは、作製段階で廃棄されている。そして、ウェーハが300mm以上の口径になると、無駄に廃棄される部分も増加するという不具合がある。
このような不具合を解消するために、エピタキシャル処理工程までのウェーハの径を製品径よりも大きいものとし、エピタキシャル処理工程の後に、製品径までウェーハの周辺部分を除去するウェーハの製造方法が開示されている(例えば、特許文献2参照)。
特開2000−49098号公報 特開2003−332183号公報
特許文献1による縦型エピタキシャル成長装置は、ウェーハに中心軸が水平方向となるように、サセプタに保持しているので、ウェーハの自重による歪みが緩和されると、考えられる。円板状のウェーハは、面方向に働く力(自重)に対して、板厚方向に働く力(自重)には、構造的に歪みが小さいと考えられるからである。
しかし、特許文献1による縦型エピタキシャル成長装置は、サセプタの外周面に配置した4つの爪でウェーハの周縁を把持している。サセプタを回転することにより働く遠心力、又はサセプタを停止時のウェーハの傾倒を考慮すると、4つの爪は、比較的強い力で300mm以上の口径のウェーハを把持する必要がある。したがって、4つの爪で把持されたウェーハの周縁領域は、ウェーハの外部では傷などの損傷が発生し易く、ウェーハの内部ではスリップなどによるダメージが発生し易いという問題がある。
又、特許文献1による縦型エピタキシャル成長装置は、オートドーピングの問題を発生し易いと考えられる。オートドーピングとは、ドーパントが高濃度に添加された抵抗率の小さなウェーハ上にエピタキシャル層を成長する場合、ウェーハのエッジ部分や裏側部分から蒸発したボロンなどのドーパントがウェーハの周縁部におけるエピタキシャル層に取り込まれてしまい、このエピタキシャル層のドーパント濃度が高くなって抵抗率が低下する現象である。
特許文献1による縦型エピタキシャル成長装置は、ウェーハの周縁を4つの爪で部分的に把持しているので、これらの爪が把持しないウェーハの裏面(エピタキシャル層を成長させる面と反対側の面)及び側面から不純物が気相中に発生し易いと考えられるからである。したがって、ウェーハの主表面の周縁部では、それ以外の領域に比べて抵抗率が低くなり、ウェーハの歩留まりが低下する。そして、以上のことが本発明の課題といってよい。
したがって、本発明は、縦型エピタキシャル成長装置を少なくとも用いる半導体ウェーハの製造方法において、ウェーハの歩留まりを向上する半導体ウェーハの製造方法を提供することを目的とする。
(1)本発明の半導体ウェーハの製造方法は、サセプタと同軸に取り付ける円環状の第1ウェーハホルダであって、半導体ウェーハの主表面の周縁の全周に亘り当接する第1縁部を設ける第1円形開口を有する第1ウェーハホルダ、及び前記半導体ウェーハの裏面の周縁の全周に亘り当接する第2縁部を設ける第2円形開口を有するリング板であって、前記第1ウェーハホルダに係合して当該半導体ウェーハを把持するリング板を用いるエピタキシャル処理工程と、前記エピタキシャル処理工程の後に実施され、前記半導体ウェーハが所定の直径となるように当該半導体ウェーハの周縁を除去する縮径工程と、を含むことを特徴とする。
(2)前記第1縁部は、前記半導体ウェーハの主表面と接触する面と反対側の面に第1傾斜面を有し、前記第2縁部は、前記半導体ウェーハの裏面と接触する面と反対側の面に第2傾斜面を有することが好ましい。
(3)前記第1縁部は、前記半導体ウェーハの主表面と接触する面と反対側の面に第1傾斜面を有し、前記第2縁部は、前記半導体ウェーハの裏面の外縁部に当接する第3傾斜面を有することも好ましい。
(4)前記第1縁部は、前記半導体ウェーハの主表面と接触する面と反対側の面に第1傾斜面を有し、前記第2縁部は、前記半導体ウェーハの裏面の外縁部に当接する第3傾斜面と、この第3傾斜面に連続して当該半導体ウェーハの厚さ未満の段差を有することも好ましい。
(5)前記エピタキシャル処理工程の前に実施され、前記半導体ウェーハの外周を面取りする第1面取り工程と、前記縮径工程の後に実施され、前記半導体ウェーハの外周を面取りする第2面取り工程と、を更に含むことが好ましい。
(6)本発明の半導体ウェーハの製造方法は、サセプタと同軸に取り付ける円環状の第2ウェーハホルダであって、半導体ウェーハの主表面の周縁の全周に亘り当接する第3縁部を設ける第3円形開口を有する第2ウェーハホルダ、前記半導体ウェーハの裏面の周縁に部分的に当接する第4縁部を先端部に設ける複数の爪体、及びこの爪体を前記半導体ウェーハの中心に対して進退させ、前記第2ウェーハホルダの外周面に所定間隔毎に配置した複数の進退機構を用いるエピタキシャル処理工程と、前記エピタキシャル処理工程の後に実施され、前記半導体ウェーハが所定の直径となるように当該半導体ウェーハの周縁を除去する縮径工程と、を含むことを特徴としてもよい。
(7)前記縮径工程では、ウォータージェット工法を用いて前記半導体ウェーハの周縁を除去することが好ましい。
(8)前記縮径工程では、前記半導体ウェーハの周縁を半径方向に1mmから5mmの範囲で除去することが好ましい。
(9)前記半導体ウェーハの製品径が450mm以上であることが好ましい。
本発明によれば、ウェーハの把持構造を工夫したエピタキシャル処理工程と、所定の直径までウェーハの周縁部分を除去する縮径工程と、を含むことによって、ウェーハの歩留まりを向上する半導体ウェーハの製造方法を提供できる。
本発明の第1実施形態による製造方法に用いられる縦型エピタキシャル成長装置の正面図である。 前記縦型エピタキシャル成長装置の縦断面図である。 図1のX−X矢視断面図であり、第1実施例によるウェーハの把持構造を示している。 図1のX−X矢視断面図であり、第2実施例によるウェーハの把持構造を示している。 図1のX−X矢視断面図であり、第3実施例によるウェーハの把持構造を示している。 本発明の第1又は第2実施形態による半導体ウェーハの製造方法を示すフローチャートである。 本発明の第1又は第2実施形態による半導体ウェーハの製造方法の前工程及び後工程を含むフローチャートである。 本発明の第2実施形態による製造方法に用いられる縦型エピタキシャル成長装置の背面図である。 図8のX−X矢視断面図であり、第4実施例によるウェーハの把持構造を示している。
以下、図面を参照して本発明を実施するための形態を説明する。
[第1実施形態]
最初に、本発明の第1実施形態による製造方法に用いられる縦型エピタキシャル成長装置の構成を説明する。図1は、前記縦型エピタキシャル成長装置の正面図である。図2は、前記縦型エピタキシャル成長装置の縦断面図である。図3は、図1のX−X矢視断面図であり、第1実施例によるウェーハの把持構造を示している。図4は、図1のX−X矢視断面図であり、第2実施例によるウェーハの把持構造を示している。図5は、図1のX−X矢視断面図であり、第3実施例によるウェーハの把持構造を示している。
図1又は図2を参照すると、第1実施形態による縦型エピタキシャル成長装置100は、透明な石英で構成された箱状のチャンバ10を備えている。チャンバ10の内部には、円板状のサセプタ11を配置している。サセプタ11は、外部から回転できるように、回転軸11sがチャンバ10から突出している。
図1又は図2を参照すると、縦型エピタキシャル成長装置100は、サセプタ11と同軸に取り付けられた円環状の第1ウェーハホルダ2を備えている。サセプタ11の中心には、円形開口が開口されている。そして、この円形開口の内周縁を第1ウェーハホルダ2の外周縁が覆うように、第1ウェーハホルダ2がサセプタ11に取り付けられている。
図1又は図2を参照すると、縦型エピタキシャル成長装置100は、第1ウェーハホルダ2に係合して半導体ウェーハ1を把持するリング板3を備えている。半導体ウェーハ1は、その主表面1aが垂直方向に立設して配置されている(図3から図5参照)。
図1又は図2を参照すると、サセプタ11の外周面には、4つのロック機構11aを等間隔に配置している。ロック機構11aに備わる爪が中心に向かって進退することにより、リング板3が第1ウェーハホルダ2に着脱自在に係合して、半導体ウェーハ1を把持する構成となっている。
図1又は図2を参照すると、円環状の第1ウェーハホルダ2は、サセプタ11と同軸に取り付けられている。第1ウェーハホルダ2は、第1円形開口2aを有している。第1円形開口2aは、半導体ウェーハ1の主表面1aの周縁の全周に亘り当接する第1縁部21を設けている(図3から図5参照)。
図1又は図2を参照すると、リング板3は、第2円形開口3aを有している。第2円形開口3aは、半導体ウェーハ1の裏面1bの周縁の全周に亘り当接する第2縁部31を設けている(図3から図5参照)。
図2を参照すると、チャンバ10には、上部から材料ガスGが供給される。又、半導体ウェーハ1の主表面1aと反応した材料ガスGは、チャンバ10の下部から排出される。
図2を参照すると、複数のランプ15をチャンバ10の外部に配置している。そして、材料ガスGをチャンバ10の内部に供給して、半導体ウェーハ1がエピタキシャル成長する過程において、複数のランプ15は、チャンバ10の透明な壁を介して、半導体ウェーハ1の主表面1a側に熱線を照射して加熱している。
このように、縦型エピタキシャル成長装置100は、チャンバ10の内部に配置するサセプタ11に保持した半導体ウェーハ1に材料ガスGを供給して、半導体ウェーハ1の主表面1aにエピタキシャル層を成長させている。
次に、図3から図5を参照して、本発明による半導体ウェーハの把持構造の第1実施例から第3実施例を説明する。
[第1実施例]
図3を参照すると、第1ウェーハホルダ2の第1縁部21は、半導体ウェーハ1の主表面1aと接触する面と反対側の面に第1傾斜面21aを有している。一方、リング板3の第2縁部31は、半導体ウェーハ1の裏面1bと接触する面と反対側の面に第2傾斜面31aを有している。
図3を参照すると、第1縁部21及び第2縁部31は、先端部に向かうにしたがって、半導体ウェーハ1への圧縮応力が小さくなり、基端部に向かうにしたがって、半導体ウェーハ1への圧縮応力が大きくなる。つまり、半導体ウェーハ1は、周縁端から中心に向かうにしたがって、傷やスリップなどによるダメージが小さくなる。
[第2実施例]
図4を参照すると、第1ウェーハホルダ2の第1縁部21は、半導体ウェーハ1の主表面1aと接触する面と反対側の面に第1傾斜面21aを有している。一方、リング板3の第2縁部31は、半導体ウェーハ1の裏面1bの外縁部に当接する第3傾斜面32aを有している。
図4を参照すると、第1縁部21は、先端部に向かうにしたがって、半導体ウェーハ1への圧縮応力が小さくなり、基端部に向かうにしたがって、半導体ウェーハ1への圧縮応力が大きくなる。つまり、半導体ウェーハ1の主表面1aは、周縁端から中心に向かうにしたがって、傷やスリップなどによるダメージが小さくなる。一方、半導体ウェーハ1の裏面1bは、第3傾斜面32aが裏面1bの外縁部に点接触(線接触)しているので、ダメージは裏面1bの外縁部となる。
[第3実施例]
図5を参照すると、第1ウェーハホルダ2の第1縁部21は、半導体ウェーハ1の主表面1aと接触する面と反対側の面に第1傾斜面21aを有している。一方、リング板3の第2縁部31は、半導体ウェーハ1の裏面1bの外縁部に当接する第3傾斜面32aを有している。又、第2縁部31は、第3傾斜面32aに連続して半導体ウェーハ1の厚さ未満の段差32bを有している。
図5を参照すると、第1縁部21は、先端部に向かうにしたがって、半導体ウェーハ1への圧縮応力が小さくなり、基端部に向かうにしたがって、半導体ウェーハ1への圧縮応力が大きくなる。つまり、半導体ウェーハ1の主表面1aは、周縁端から中心に向かうにしたがって、傷やスリップなどによるダメージが小さくなる。一方、半導体ウェーハ1の裏面1bは、第3傾斜面32aが裏面1bの外縁部に点接触(線接触)しているので、ダメージは裏面1bの外縁部となる。更に、第2縁部31は、段差32bを有しているので、半導体ウェーハ1の脱落が確実に防止される。
次に、図6を参照して、本発明の第1実施形態による半導体ウェーハの製造方法を説明する。図6は、本発明の第1実施形態又は後述する第2実施形態による半導体ウェーハの製造方法を示すフローチャートである。
(S11)エピタキシャル処理工程
ステップ11のエピタキシャル処理工程では、半導体ウェーハ1の主表面1aにエピタキシャル層を成長させるに当たり、チャンバ10の内部に配置するサセプタ11に保持した半導体ウェーハ1に材料ガスGを供給する縦型エピタキシャル成長装置100を用いている(図1及び図2参照)。
そして、ステップ11のエピタキシャル処理工程では、サセプタ11と同軸に取り付ける円環状の第1ウェーハホルダ2であって、半導体ウェーハ1の主表面1aの周縁の全周に亘り当接する第1縁部21を設ける第1円形開口2aを有する第1ウェーハホルダ2を用いている。又、半導体ウェーハ1の裏面1bの周縁の全周に亘り当接する第2縁部31を設ける第2円形開口3aを有するリング板3であって、第1ウェーハホルダ2に係合して半導体ウェーハ1を把持するリング板3を用いている(図3から図5参照)。
ステップ11のエピタキシャル処理工程では、半導体ウェーハ1の主表面1aの周縁の全周、及び半導体ウェーハ1の裏面1bの周縁の全周を第1縁部21及び第2縁部31が挟持するように保持しているので、半導体ウェーハ1の周縁領域のダメージが緩和されている。半導体ウェーハ1の周縁の全周に亘り、等分布荷重で保持できるからであり、従来技術のように、局部的に強い力で把持していないからである。
(S12)縮径工程
ステップ12の縮径工程は、ステップ11のエピタキシャル処理工程の後に実施される。ステップ12の縮径工程では、半導体ウェーハ1が所定の直径となるように、半導体ウェーハ1の周縁を除去する。
ステップ11のエピタキシャル処理工程では、半導体ウェーハ1の周縁の把持構造を工夫して、半導体ウェーハ1の周縁のダメージを緩和しているが、相応の圧縮応力が作用すると考えられる。
したがって、本発明の第1実施形態による製造方法では、予め半導体ウェーハ1の直径をダメージの作用する周縁領域分だけ大きくしておき、エピタキシャル処理(ステップS11)させた後、その周縁領域を除去する縮径工程(ステップS12)を採用した。
つまり、この周縁領域から得られる半導体チップは、ステップS12の縮径工程で廃棄されることになり、ウェーハの歩留まりを向上できる。
例えば、ステップS12の縮径工程では、ウォータージェット工法を用いて半導体ウェーハ1の周縁を除去することができる。ウォータージェット工法に限定されることなく、研削により半導体ウェーハ1の周縁を除去することもできる。
ステップS12の縮径工程では、半導体ウェーハ1の周縁を半径方向に1mmから5mmの範囲で除去することが好ましい。この本発明の製造方法で得られる半導体ウェーハの製品径は300mm以上が好ましく、450mm以上がより好ましい。
次に、図7を参照して、本発明の第1実施形態による半導体ウェーハの製造方法の前工程及び後工程について説明する。図7は、本発明の第1実施形態又は後述する第2実施形態による半導体ウェーハの製造方法の前工程及び後工程を含むフローチャートである。
(S10)第1面取り工程
ステップ10の第1面取り工程は、ステップ11のエピタキシャル処理工程の前に実施される。ステップ10の第1面取り工程では、半導体ウェーハ1の外周を面取りする。
ステップ10の第1面取り工程では、チッピング(エッジに生じた不定形破断状態)が発生しない程度に、半導体ウェーハ1の外周が粗面取りされてよく、半導体ウェーハ1の主表面1a及び裏面1bの周縁を第1縁部21及び第2縁部31で確実に押えることができる。
(S13)第2面取り工程
ステップ13の第2面取り工程は、ステップ12の縮径工程の後に実施される。ステップ13の第2面取り工程では、半導体ウェーハ1の外周を面取りする。
ステップ13の第2面取り工程では、ステップ12の縮径工程で除去された半導体ウェーハ1の切断面を端面処理(面取り)することのより所定のウェーハ形状に仕上げる。
図7に示された製造工程を更に細分化すると、以下のとおりとなる。ステップ10の第1面取り工程では、粗面取りの後に実施される両面研磨(鏡面研磨)工程を含むことができる。又、ステップS12の縮径工程からステップS13の第2面取り工程に至る工程の間には、半導体ウェーハ1を洗浄する洗浄工程を含むことができる。
ステップS13の第2面取り工程では、半導体ウェーハ1の外周を面取りした後に実施されるEM(エッジミラー:ウェーハの端面を鏡面に仕上げること)処理工程を含むことができる。そして、EM処理工程の後には、必要に応じて、半導体ウェーハ1の主表面1aが再研磨されてもよく、半導体ウェーハ1を最終製品とすることができる。
[第2実施形態]
次に、本発明の第2実施形態による製造方法に用いられる縦型エピタキシャル成長装置の構成を説明する。図8は、縦型エピタキシャル成長装置200の背面図であり、図8に示す第2実施形態は、第1実施形態によるウェーハの把持構造を変えたものである。図9は、図8のX−X矢視断面図であり、第4実施例によるウェーハの把持構造を示している。
なお、以下の説明で第1実施形態に使用した符号と同じ符号の構成品は、その作用を同一とするので、説明を割愛する場合がある。
図8又は図9を参照すると、第2実施形態による縦型エピタキシャル成長装置200は、サセプタ11と同軸に取り付けられた円環状の第2ウェーハホルダ4を備えている。サセプタ11の中心には、円形開口が開口されている。そして、この円形開口の内周縁を第2ウェーハホルダ4の外周縁が覆うように、第2ウェーハホルダ4がサセプタ11に取り付けられている(図1又は図2参照)。
図8又は図9を参照すると、第2ウェーハホルダ4は、第3円形開口4aを有している。第3円形開口4aは、半導体ウェーハ1の主表面1aの周縁の全周に亘り当接する第3縁部41を設けている。
図8又は図9を参照すると、縦型エピタキシャル成長装置200は、8個の爪体5を備えている。爪体5は、半導体ウェーハ1の裏面1bの周縁に部分的に当接する第4縁部51を先端部に設けている。又、縦型エピタキシャル成長装置200は、第2ウェーハホルダ4の外周面に所定間隔毎に配置した8個の進退機構6を備えている。進退機構6は、爪体5を半導体ウェーハ1の中心に対して進退できる。
そして、半導体ウェーハ1は、その主表面1aが垂直方向に立設して配置されている(図1又は図5参照)。
図8を参照すると、進退機構6は、爪体5を第3円形開口4aの中心に向かって進出させる圧縮コイルばね6aを備えており、圧縮コイルばね6aの付勢力に抗して、8個の爪体5を一斉に後退させて、停止状態を維持する図示しないロック機構を備えて構成されている。
したがって、前記ロック機構を解除すると、8個の爪体5を一斉に進出させて、第3縁部41及び第4縁部51で半導体ウェーハ1を把持できる。8個の爪体5を一斉に後退させると、半導体ウェーハ1を解放できる。このように、進退機構6は、半導体ウェーハ1を着脱自在に把持できる。
図9を参照すると、第2ウェーハホルダ4の第3縁部41は、半導体ウェーハ1の主表面1aの外縁部に当接する第4傾斜面41aを有している。一方、爪体5の第4縁部51は、半導体ウェーハ1の裏面1bの外縁部に当接する第5傾斜面51aを有している。
図8及び図9において、8個の爪体5を一斉に進出させると、半導体ウェーハ1の中心に向かう第5傾斜面51aによる分力が相殺され、かつ第5傾斜面51aによる分力が半導体ウェーハ1の面方向に付勢される。したがって、第4傾斜面41aと第5傾斜面51aとで半導体ウェーハ1の周縁を安定して保持できる。
次に、図6を参照して、本発明の第2実施形態による半導体ウェーハの製造方法を説明する。
(S11)エピタキシャル処理工程
ステップ11のエピタキシャル処理工程では、半導体ウェーハ1の主表面1aにエピタキシャル層を成長させるに当たり、チャンバ10の内部に配置するサセプタ11に保持した半導体ウェーハ1に材料ガスGを供給する縦型エピタキシャル成長装置200を用いている(図1、図2及び図8参照)。
そして、ステップ11のエピタキシャル処理工程では、サセプタ11と同軸に取り付ける円環状の第2ウェーハホルダ4であって、半導体ウェーハ1の主表面1aの周縁の全周に亘り当接する第3縁部41を設ける第3円形開口4aを有する第2ウェーハホルダ4を用いている(図8又は図9参照)。
又、ステップ11のエピタキシャル処理工程では、半導体ウェーハ1の裏面1bの周縁に部分的に当接する第4縁部51を先端部に設ける複数の爪体5を用いている。更に、ステップ11のエピタキシャル処理工程では、爪体5を半導体ウェーハ1の中心に対して進退させ、第2ウェーハホルダ4の外周面に所定間隔毎に配置した複数の進退機構6を用いている(図8及び図9参照)。
ステップ11のエピタキシャル処理工程では、半導体ウェーハ1の主表面1aの周縁の全周、及び半導体ウェーハ1の裏面1bの周縁を等間隔に互いに近接して、第3縁部41及び第4縁部51が挟持するように保持しているので、半導体ウェーハ1の周縁領域のダメージが緩和されている。半導体ウェーハ1の周縁の全周に亘り、等間隔に互いに近接して、第4縁部51が略等分布荷重で保持しているからであり、従来技術のように、局部的に強い力を更に分散しているからである。
(S12)縮径工程
ステップ12の縮径工程は、ステップ11のエピタキシャル処理工程の後に実施される。ステップ12の縮径工程では、半導体ウェーハ1が所定の直径となるように、半導体ウェーハ1の周縁を除去する。
ステップ11のエピタキシャル処理工程では、半導体ウェーハ1の周縁の把持構造を工夫して、半導体ウェーハ1の周縁のダメージを緩和しているが、相応の圧縮応力が作用すると考えられる。
したがって、本発明の第2実施形態による製造方法では、予め半導体ウェーハ1の直径をダメージの作用する周縁領域分だけ大きくしておき、エピタキシャル処理(ステップS11)させた後、その周縁領域を除去する縮径工程(ステップS12)を採用した。
つまり、この周縁領域から得られる半導体チップは、ステップS12の縮径工程で廃棄されることになり、ウェーハの歩留まりを向上できる。
次に、本発明の実施形態による半導体ウェーハの製造方法の効果を説明する。
本発明の実施形態による半導体ウェーハの製造方法のエピタキシャル処理工程では、縦型エピタキシャル成長装置を用いて、半導体ウェーハの主表面にエピタキシャル層を成長させている。そして、この縦型エピタキシャル成長装置では、半導体ウェーハの周縁に局部的に強い力を付勢しないように、保持力を分散してサセプタに保持している。
したがって、エピタキシャル処理工程では、半導体ウェーハの周縁の保持に伴う半導体ウェーハの周縁領域のダメージや内部歪みが従来と比較して緩和できる。更に、縮径工程では、この半導体ウェーハの周縁領域を除去するので、製品に至るまでの半導体ウェーハの歩留まりを向上できる。
又、本発明の実施形態による半導体ウェーハの製造方法は、エピタキシャル処理工程の後の縮径工程で半導体ウェーハの周縁領域を除去している。したがって、オートドーピング(ウェーハの裏面から発生したボロンなどのドーパントが表面のエッジ近傍に導入される現象)により、抵抗率が低くなるという問題も解決できる。つまり、最終製品としては、均一な抵抗率に仕上がる半導体ウェーハを得ることができる。
本発明の実施形態による半導体ウェーハの製造方法は、エピタキシャル処理工程の後の縮径工程で半導体ウェーハの周縁領域を除去するので、抵抗率の低い半導体ウェーハに抵抗率の高いエピタキシャル層を成長する場合において、半導体ウェーハの外周部の抵抗率が低くなるという問題を防止できる。半導体ウェーハにおける把持される面積が小さいほど、半導体ウェーハの外周部の抵抗率が低くなるという問題も防止できる。更には、半導体ウェーハを把持する位置を変更することで、半導体ウェーハの外周部の厚さを均一化でき、半導体ウェーハの厚さ方向の膜厚異常が発生することを防止できる。なお、前記膜厚異常とは、ノッチの位置により角度に違いはあるが、半導体ウェーハの結晶方位、ノッチの方位(位置)に依存した、所定の周縁部に発生する周期的な膜厚変動を含んでいる。
更には、半導体ウェーハの把持による温度の低下に起因する、エピタキシャル層のスリップを低減できる。
なお、本発明の半導体ウェーハの製造方法に用いられる縦型エピタキシャル成長装置は、図示された縦型エピタキシャル成長装置に限定されない。半導体ウェーハの主表面にエピタキシャル層を成長させるに当たり、チャンバの内部に配置するサセプタに保持した半導体ウェーハに材料ガスを供給する縦型エピタキシャル成長装置は、全て本発明の半導体ウェーハの製造方法に用いられる縦型エピタキシャル成長装置に含まれる。
1 半導体ウェーハ(ウェーハ)
1a 主表面
1b 裏面
2 第1ウェーハホルダ
2a 第1円形開口
3 リング板
3a 第2円形開口
11 サセプタ
21 第1縁部
31 第2縁部
S11 エピタキシャル処理工程
S13 縮径工程

Claims (9)

  1. サセプタと同軸に取り付ける円環状の第1ウェーハホルダであって、半導体ウェーハの主表面の周縁の全周に亘り当接する第1縁部を設ける第1円形開口を有する第1ウェーハホルダ、及び前記半導体ウェーハの裏面の周縁の全周に亘り当接する第2縁部を設ける第2円形開口を有するリング板であって、前記第1ウェーハホルダに係合して当該半導体ウェーハを把持するリング板を用いるエピタキシャル処理工程と、
    前記エピタキシャル処理工程の後に実施され、前記半導体ウェーハが所定の直径となるように当該半導体ウェーハの周縁を除去する縮径工程と、を含むことを特徴とする半導体ウェーハの製造方法。
  2. 前記第1縁部は、前記半導体ウェーハの主表面と接触する面と反対側の面に第1傾斜面を有し、
    前記第2縁部は、前記半導体ウェーハの裏面と接触する面と反対側の面に第2傾斜面を有することを特徴とする請求項1記載の半導体ウェーハの製造方法。
  3. 前記第1縁部は、前記半導体ウェーハの主表面と接触する面と反対側の面に第1傾斜面を有し、
    前記第2縁部は、前記半導体ウェーハの裏面の外縁部に当接する第3傾斜面を有することを特徴とする請求項1記載の半導体ウェーハの製造方法。
  4. 前記第1縁部は、前記半導体ウェーハの主表面と接触する面と反対側の面に第1傾斜面を有し、
    前記第2縁部は、前記半導体ウェーハの裏面の外縁部に当接する第3傾斜面と、この第3傾斜面に連続して当該半導体ウェーハの厚さ未満の段差を有することを特徴とする請求項1記載の半導体ウェーハの製造方法。
  5. 前記エピタキシャル処理工程の前に実施され、前記半導体ウェーハの外周を面取りする第1面取り工程と、
    前記縮径工程の後に実施され、前記半導体ウェーハの外周を面取りする第2面取り工程と、を更に含むことを特徴とする請求項1から4のいずれかに記載の半導体ウェーハの製造方法。
  6. サセプタと同軸に取り付ける円環状の第2ウェーハホルダであって、半導体ウェーハの主表面の周縁の全周に亘り当接する第3縁部を設ける第3円形開口を有する第2ウェーハホルダ、前記半導体ウェーハの裏面の周縁に部分的に当接する第4縁部を先端部に設ける複数の爪体、及びこの爪体を前記半導体ウェーハの中心に対して進退させ、前記第2ウェーハホルダの外周面に所定間隔毎に配置した複数の進退機構を用いるエピタキシャル処理工程と、
    前記エピタキシャル処理工程の後に実施され、前記半導体ウェーハが所定の直径となるように当該半導体ウェーハの周縁を除去する縮径工程と、を含むことを特徴とする半導体ウェーハの製造方法。
  7. 前記縮径工程では、ウォータージェット工法を用いて前記半導体ウェーハの周縁を除去することを特徴とする請求項1から6のいずれかに記載の半導体ウェーハの製造方法。
  8. 前記縮径工程では、前記半導体ウェーハの周縁を半径方向に1mmから5mmの範囲で除去することを特徴とする請求項1から7のいずれかに記載の半導体ウェーハの製造方法。
  9. 前記半導体ウェーハの製品径が450mm以上であることを特徴とする請求項1から8のいずれかに記載の半導体ウェーハの製造方法。
JP2009037671A 2009-02-20 2009-02-20 半導体ウェーハの製造方法 Pending JP2010189745A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009037671A JP2010189745A (ja) 2009-02-20 2009-02-20 半導体ウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009037671A JP2010189745A (ja) 2009-02-20 2009-02-20 半導体ウェーハの製造方法

Publications (1)

Publication Number Publication Date
JP2010189745A true JP2010189745A (ja) 2010-09-02

Family

ID=42816085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009037671A Pending JP2010189745A (ja) 2009-02-20 2009-02-20 半導体ウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP2010189745A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012060006A (ja) * 2010-09-10 2012-03-22 Toyota Motor Corp 半導体ウエハを支持する支持具
JP2016503238A (ja) * 2012-12-31 2016-02-01 サンエディソン・セミコンダクター・リミテッドSunEdison Semiconductor Limited 半導体基板に応力を加える装置
WO2023109972A1 (zh) * 2021-12-15 2023-06-22 杭州众硅电子科技有限公司 站立式晶圆卡座

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012060006A (ja) * 2010-09-10 2012-03-22 Toyota Motor Corp 半導体ウエハを支持する支持具
JP2016503238A (ja) * 2012-12-31 2016-02-01 サンエディソン・セミコンダクター・リミテッドSunEdison Semiconductor Limited 半導体基板に応力を加える装置
JP2018117130A (ja) * 2012-12-31 2018-07-26 サンエディソン・セミコンダクター・リミテッドSunEdison Semiconductor Limited 半導体基板に応力を加える装置
US10361097B2 (en) 2012-12-31 2019-07-23 Globalwafers Co., Ltd. Apparatus for stressing semiconductor substrates
JP2019165242A (ja) * 2012-12-31 2019-09-26 サンエディソン・セミコンダクター・リミテッドSunEdison Semiconductor Limited 半導体基板に応力を加える装置
JP2021044562A (ja) * 2012-12-31 2021-03-18 グローバルウェーハズ カンパニー リミテッドGlobalWafers Co.,Ltd. 半導体基板に応力を加える装置
US11276582B2 (en) 2012-12-31 2022-03-15 Globalwafers Co., Ltd. Apparatus for stressing semiconductor substrates
US11276583B2 (en) 2012-12-31 2022-03-15 Globalwafers Co., Ltd. Apparatus for stressing semiconductor substrates
US11282715B2 (en) 2012-12-31 2022-03-22 Globalwafers Co., Ltd. Apparatus for stressing semiconductor substrates
JP7082654B2 (ja) 2012-12-31 2022-06-08 グローバルウェーハズ カンパニー リミテッド 半導体基板に応力を加える装置
US11764071B2 (en) 2012-12-31 2023-09-19 Globalwafers Co., Ltd. Apparatus for stressing semiconductor substrates
WO2023109972A1 (zh) * 2021-12-15 2023-06-22 杭州众硅电子科技有限公司 站立式晶圆卡座

Similar Documents

Publication Publication Date Title
EP2912681B1 (en) Method of fabricating flat sic semiconductor substrate
KR101968381B1 (ko) 에피택셜 탄화규소 웨이퍼용 탄화규소 단결정 기판의 제조 방법
US8287649B2 (en) Vertical boat for heat treatment and method for heat treatment of silicon wafer using the same
JP6279619B2 (ja) 半導体基板の製造方法
KR100415868B1 (ko) Ⅲ-ⅴ족화합물반도체웨이퍼
JP2009182126A (ja) 化合物半導体基板の加工方法および化合物半導体基板
JP2010001210A (ja) <110>方位を有するエピタキシャル被覆されたシリコンウェハ及びその製造方法
JPH03295235A (ja) エピタキシャルウェーハの製造方法
JP5347288B2 (ja) シリコンエピタキシャルウェーハの製造方法
US10559471B2 (en) Method of manufacturing bonded wafer
JP5273150B2 (ja) シリコンエピタキシャルウェーハの製造方法
CN107851569B (zh) 半导体晶圆的制造方法
JP2010189745A (ja) 半導体ウェーハの製造方法
TW202007801A (zh) SiC晶圓之製造方法
WO2018070108A1 (ja) シリコンウェーハの研磨方法、シリコンウェーハの製造方法およびシリコンウェーハ
US6211088B1 (en) Manufacturing method for semiconductor gas-phase epitaxial wafer
WO2010016510A1 (ja) 半導体ウェーハの製造方法
JP5347791B2 (ja) 半導体エピタキシャルウエーハの製造方法
JP7028353B1 (ja) シリコンウェーハの製造方法
JP2005039111A (ja) シリコンエピタキシャルウェーハ及びその製造方法
JP5338559B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2011091143A (ja) シリコンエピタキシャルウェーハの製造方法
JP2013191889A (ja) シリコンエピタキシャルウェーハ
US20090286047A1 (en) Semiconductor wafer
US20220372653A1 (en) Method for reducing structural damage to the surface of monocrystalline aluminium-nitride substrates, and monocrystalline aluminium-nitride substrates that can be produced by a method of this type