CN101203943A - 制作无位错应变晶体薄膜的方法 - Google Patents

制作无位错应变晶体薄膜的方法 Download PDF

Info

Publication number
CN101203943A
CN101203943A CNA2005800501555A CN200580050155A CN101203943A CN 101203943 A CN101203943 A CN 101203943A CN A2005800501555 A CNA2005800501555 A CN A2005800501555A CN 200580050155 A CN200580050155 A CN 200580050155A CN 101203943 A CN101203943 A CN 101203943A
Authority
CN
China
Prior art keywords
substrate
layer
silicon
silicon dioxide
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800501555A
Other languages
English (en)
Other versions
CN100541725C (zh
Inventor
谢亚宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of California
Original Assignee
University of California
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of California filed Critical University of California
Publication of CN101203943A publication Critical patent/CN101203943A/zh
Application granted granted Critical
Publication of CN100541725C publication Critical patent/CN100541725C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428

Abstract

一种形成无位错应变硅薄膜的方法，包括提供两个弯曲的硅衬底的步骤。一个衬底通过在后表面上存在二氧化硅而弯曲。另一衬底通过存在氮化硅层而弯曲。对其中一个衬底进行氢注入，并且所述两个衬底在退火处理中彼此结合。将这两个衬底分离，从而将应变硅层留在一个衬底的前侧。接着，去除后侧面上的二氧化硅层或氮化硅层以使所述衬底回复到基本上为平面的状态。可以采用所述方法形成无位错应变硅薄膜。所述薄膜可以处于拉伸或压缩应变下。

Description

制作无位错应变晶体薄膜的方法
技术领域
本发明的领域通常涉及用于形成拉伸应变或压缩应变晶体(例如硅)薄膜的方法和工艺。更具体地说，本发明的领域涉及用于形成薄膜的方法和工艺。
背景技术
应变硅被逐渐用于改进硅基CMOS晶体管的性能。例如，当传统器件达到物理尺寸极限时，拉伸应变硅是最有望用来改进Ion/Ioff比和互导的解决方案中的一种。由于应变硅具有易于集成到CMOS工艺、标准MOSFET结构、以及电路设计中的能力，所以应变硅在半导体基器件中的应用也引起了注意。
例如，通过具有四角变形、双轴应变硅表面薄膜的体立方晶硅的移位，应变硅能够改进CMOS的性能和功能。另外，应变硅薄膜具有优于体硅(bulk silicon)的电子特性。例如，应变硅薄膜具有更高的电子和空穴迁移率，这种迁移转化为用于NMOS和PMOS晶体管的更大的驱动电流能力。
通常，利用包括多个步骤的应变硅异质结构来形成应变硅。首先，形成SiGe驰豫缓变层(relaxed graded layer)以设计SiGe合金的晶格常数。驰豫的SiGe缓变层是具有一系列层的外延生长薄膜，所述层具有逐渐增加的Ge含量直到最终的Ge组分。接着，生长出固定组分的Ge薄膜，以便将随后的应变硅薄膜与有意引入到SiGe驰豫缓变层中的失配位错空间地分离。最后的步骤是硅薄膜的沉积，当所述硅薄膜符合固定组分的SiGe层的晶格时其处于双轴拉伸的状态。
应变硅也用于与绝缘体上硅(SOI)器件相结合。例如，B.Ghyselen等公开了利用智能剥离工艺在绝缘体晶片上设计应变硅的工艺。参见B.Ghyselen等的Engineering Strained Silicon on Insulator Wafers with the SMART CUT Technology，Solid-State Electronics 48，1285-1296页(2004)。以上审定出版物的全部内容结合于此作为参考。
根据一种工艺，通过始于外延层叠层且终于中间缓变缓冲层顶部上的驰豫SiGe层，在绝缘体晶片上形成拉伸应变硅。然后，在所述驰豫SiGe层上进行氢注入，并利用智能剥离(SMART CUT)工艺来剥离外延叠层的最顶部，再将其转移至另一硅衬底。然后，在驰豫SiGe层(SGOI)的顶部上生长应变硅层。
在另一方法中，在供体晶片(donor wafer)的驰豫SiGe层上直接生长拉伸应变硅。然后，利用智能剥离工艺将包含应变硅层和驰豫SiGe层的双层转移至另一衬底。在去除SiGe层之后，拉伸应变硅层露出，从而在绝缘体上形成应变硅(sSOI)。
虽然生长应变硅层的方法已为人所知，但仍需创建基本上或完全无位错的应变硅的方法或工艺。形成应变硅的传统方法，诸如使用成分缓变的SiGe缓冲层或SiGe的氧化物，在所得到的应变硅层中产生螺旋位错。即使在B.Ghyselen等公布的方法中，SiGe层中的位错仍会转移或以其它方式传递至邻近的应变硅层。然而，形成于应变硅中的位错(尤其是螺旋位错)削弱了器件的整体性能。
发明内容
在本发明的一个方面中，形成无位错应变硅薄膜的方法包括提供两个弯曲的硅衬底的步骤。一个衬底通过在后表面上存在二氧化硅而弯曲。另一衬底通过存在氮化硅层而弯曲。对其中一个衬底进行氢注入，并且所述两个衬底在退火处理中彼此结合。将这两个衬底分离，从而将应变硅层留在一个衬底的前侧上。接着，去除后侧面上的二氧化硅层或氮化硅层以使所述衬底回复到基本上为平面的状态。可以使用所述方法形成无位错应变硅薄膜。所述薄膜可以处于拉伸或压缩应变下。
在本发明的一个方面中，在第一衬底的后侧面上形成二氧化硅层，这使得第一衬底变形为弯曲的形状。在第二衬底的后侧面上设置氮化硅层，并使第二衬底变形为弯曲的形状。然后，对第二衬底的前侧面进行氢离子注入。接着，将第一衬底的前侧面和第二衬底的前侧面在退火处理中彼此结合。将第二衬底与第一衬底分离，使得应变硅层保留在第一衬底的前侧面上。去除第一衬底后侧面上的二氧化硅层，以使第一衬底回复到基本上为平面的状态。从而形成无位错拉伸应变硅薄膜。
在上述工艺的一个方面中，对第一衬底后侧面上的二氧化硅层进行图案化。在所述工艺的另一方面中，第二衬底具有比第一衬底更薄的厚度。第二衬底的曲率可以大于第一衬底的曲率。
在上述工艺的一个方面中，通过去除氮化硅层并将第二衬底的后侧面进行化学机械抛光(CMP)处理，可以重新使用第二衬底。
在本发明的替换方面中，第二衬底的前侧面包括SiGe蚀刻停止层和位于该SiGe蚀刻层顶部上的外延生长硅层。
在本发明的替换方面中，在第一衬底的后侧面上形成氮化硅层，这使得第一衬底变形为弯曲的形状。在第二衬底的后侧面上设置二氧化硅层，并使第二衬底变形为弯曲的形状。然后，对第二衬底的前侧面进行氢离子注入。接着，在退火处理中将第一衬底的前侧面和第二衬底的前侧面彼此结合。将第二衬底与第一衬底分离，使得应变硅层保留在第一衬底的前侧面上。去除第一衬底后侧面上的氮化硅层，以使第一衬底回复到基本上为平面的状态。从而形成无位错压缩应变硅薄膜。
尽管在此对硅薄膜进行了描述，但所讨论的方法和工艺可以同样应用于其它晶体薄膜，诸如GaAs、InAs、GaN以及其它III-V族和II-VI族复合半导体材料。
基于对下列附图的讨论和对优选实施例的描述，其它的特征和优点将变得显而易见。
附图说明
图1示出了根据本发明一个方面的形成无位错拉伸应变硅薄膜的方法；
图2示出了根据本发明另一方面的形成无位错压缩应变硅薄膜的方法；
图3示出了具有外延生长SiGe蚀刻停止层和外延生长硅薄膜的硅衬底的横截面图；
图4A示出了用于将衬底强制折弯或弯曲成凸形的凸形真空卡盘装置；
图4B示出了用于将衬底强制折弯或弯曲成凹形的凹形真空卡盘装置。
具体实施方式
图1和图2示出了在衬底4上形成无位错应变硅薄膜2的两种方法。图1示出了制作拉伸应变硅薄膜2的工艺，而图2示出了制作压缩应变硅薄膜2的工艺。在此所描述的工艺的主要优点是在薄膜2中基本上没有形成位错。因此，应变膜2是完全没有位错的(例如螺旋位错)，并且是非常均匀的。所得到的应变薄膜2的改进特性使得其对于结合到基于半导体的器件中特别有用。
现在参照图1，通过提供第一衬底4a和第二衬底4b来开始本工艺(图1中的步骤100)。第一和第二衬底4a、4b可以包括例如晶片等形式的硅衬底。当然可以根据在此描述的方法使用除硅以外的其它材料。在本发明的一个方面中，第二衬底4b具有的厚度可以小于第一衬底4a的厚度。第二衬底4b的减小的厚度使得第二衬底4b更易弯曲，且可有助于以下详细描述的第一和第二衬底4a、4b的结合。此外，不同的厚度可以减少在结合过程中于两衬底4a、4b之间诱入气泡的可能性。
第一和第二衬底4a、4b两者包括前表面4a′、4b′及后表面4a″、4b″。前表面4a′、4b′可包括例如抛光的硅(001)晶片表面，而后表面4a″、4b″可包括未抛光的表面。如图1中的步骤100可见，示出了与第二衬底4b的前表面4b′相对的第一衬底4a的前表面4a′。
如图1的步骤110可见，在第一衬底4a的后侧面4a″上生长或以其它方式沉积诸如电介质的膜6。在本工艺的一个方面中，对后侧面4a″进行氧化处理以形成膜6或二氧化硅层(例如二氧化硅包含层)。二氧化硅膜6经由热氧化而形成，因而处于压缩应力下。因此，如图1的步骤110所示，第一衬底4a形成弯曲的或弓形的形状。当然，根据在此所描述的工艺可以使用处于压缩应力下的其它膜6。
可以使用位于第一衬底4a前侧面4a′上的可选的氮化硅薄膜(未示出)以防止氧化。此外，可以在设置于第一衬底4a后侧面4a″上的膜6中形成可选的图案。可以使用该图案来修改或“微调”第一衬底4a在不同位置处的曲率。
接着，在第二衬底4b的后侧面4b″上沉积高应力氮化硅层8(例如，氮化硅包含层)。优选地，在高强度拉伸应力下，通过化学气相沉积(CVD)在第二衬底4b上沉积氮化硅。因此，如图1的步骤110中所示，第二衬底4b形成弯曲的或弓形的形状。当然，可以使用处于拉伸应力下的其它材料来代替氮化硅。
此外，如步骤110所示，第一衬底4a的前侧面4a′和第二衬底4b的前侧面4b′均可以包括可选的二氧化硅结合层10，所述二氧化硅结合层用于第一和第二衬底4a、4b的亲水性结合。如果期望得到疏水的硅上硅(silicon-on-silicon)结构，可以省去可选的结合层10。
现在参照图1中的步骤120，接着，对第二衬底4b的前侧面4b′进行氢离子注入，以便有助于后续的硅膜脱落(见下面的描述)。氢离子在第二衬底4b的前侧面4b′中的渗透深度由虚线12示出。对于本领域技术人员来说，氢离子注入技术是众所周知的。例如，可以采用与美国专利第5,374,564号和第5,993,677号中以及B.Ghyselen等的Engineering Strained Silicon on Insulator Wafers with the SMART CUT Technology，Solid-State Electronics 48，1285-1296页(2004)中所描述的所谓智能剥离工艺相结合使用的氢离子注入技术。以上面审定专利的内容整体结合于此作为参考。
仍参照图1中的步骤120，利用例如湿化学清洗来清洗第一和第二衬底4a、4b的前侧面4a′、4b ′，接着是等离子区中的可选的表面活化步骤。然后，将第一和第二衬底4a、4b的前侧面4a′、4b′以面对面的布置方式彼此结合。优选地，如步骤120中所示，在衬底4a、4b的中央区域开始结合过程。
然后，对衬底4a、4b进行低温退火以建立初始结合。在初始结合之后，对衬底4a、4b进行众所周知的智能剥离工艺中所用的中温退火处理，从而将衬底4a与衬底4b分离。智能剥离工艺将来自第二衬底4b的一部分硅或一层硅留在第一衬底4a上。由于通过氢离子注入而在第二衬底4b中产生的弱化区，使得所述硅层被转移至第一衬底4a。
在将两个衬底4a、4b分离之后，接着，从第一衬底4a的后侧面4a″上去除膜6(例如，二氧化硅膜)。在去除二氧化硅膜层6之后，衬底4a回复到基本上为平面的状态(如图1的步骤1 30中所示)。现为平面的衬底4a包括处于拉伸应力下的应变硅的薄层2。薄层2中的拉伸应力强度主要由步骤110中所形成的衬底4a的曲率来决定。此外，如图1中的虚线箭头所示，分离过程将可以用于后续的晶片结合工艺中的第二衬底4b释放出来。
具有应变硅层2的第一衬底4a可以经历另外的高温退火处理以完善结合。此外，第一衬底4a可以接着经历CMP处理以使应变硅薄层2的脱落表面平坦化。可选地，接着可以是对应变硅膜2进行可控薄化的步骤。所述最后的可选步骤对于例如完全耗尽的绝缘体上应变硅(sSOI)结构的应用是有利的。
图2示出了制作压缩应变硅薄膜2的工艺。如图2可见，在步骤150中，提供第一和第二衬底4a、4b。第一和第二衬底4a、4b可以包括例如晶片等形式的硅衬底4。在本发明的一个方面中，第二衬底4b具有的厚度可以小于第一衬底4a的厚度。
第一和第二衬底4a、4b两者均包括前表面4a′、4b′及后表面4a″′、4b″。如图2的步骤150中可见，示出了与第二衬底4b的前表面4b′相对的第一衬底4a的前表面4a′。
在图2的步骤160中，在第二衬底4b的后侧面4b″上生长或以其它方式沉积诸如电介质的膜6。在本工艺的一个方面中，对后侧面4b″进行氧化处理以形成膜6或二氧化硅层。二氧化硅膜6经由热氧化而形成，因而处于压缩应力下。因此，如图2的步骤160中所示，第二衬底4b形成弯曲的或弓形的形状。当然，根据在此所描述的工艺可以使用处于压缩应力下的其它膜6。
可以使用位于第二衬底4b前侧面4b′上的可选的氮化硅薄膜(未示出)以防止氧化。此外，可以在设置于第二衬底4b后侧面4b″上的膜6中形成可选的图案。如上所公布，该图案可用来变更或修改第二衬底4b在其表面上的不同点或位置处的曲率。
参照图2中的步骤160，接着，在第一衬底4a的后侧面4a″上沉积高应力氮化硅层8。优选地，在高强度拉伸应力下，通过化学气相沉积(CVD)在第一衬底4a上沉积氮化硅层。因此，如图2的步骤160中所示，第一衬底4a形成弯曲的或弓形的形状。当然，可以使用处于拉伸应力下的其它材料来代替氮化硅。
可选地，如图2的步骤160中所示，第一衬底4a的前侧面4a′和第二衬底4b的前侧面4b′可以包括可选的二氧化硅结合层10，所述二氧化硅结合层用于第一和第二衬底4a、4b的亲水性结合。然而，应当理解，如果期望得到疏水的硅上硅结构，可以省去可选的结合层10。
接着，参照图2中的步骤170，对第二衬底4b的前侧面4b′进行氢离子注入，以便有助于后续的硅膜分离。相对于图1所示的工艺的上述技术用于氢离子注入。氢离子在第二衬底4b的前侧面4b′中的渗透深度由虚线12示出。
利用例如湿化学清洗来清洗第一和第二衬底4a、4b的前侧面4a′、4b′，接着是等离子区中的可选的表面活化步骤。然后，将第一和第二衬底4a、4b的前侧面4a′、4b′以面对面的设置方式彼此结合。优选地，如步骤170中所示，在衬底4a、4b的中央区域开始结合过程。
然后，对衬底4a、4b进行低温退火以建立初始结合。在初始结合之后，对衬底4a、4b进行众所周知的智能剥离工艺中所用的中温退火处理，从而将衬底4a与衬底4b分离。智能剥离工艺将来自第二衬底4b的一部分硅或一层硅留在第一衬底4a上。由于通过氢离子注入而在第二衬底4b中产生的弱化区，使得所述硅层被转移至第一衬底4a。
在将两个衬底4a、4b分离之后，接着，去除位于第一衬底4a的后侧面4a″上的高应力氮化硅层8。在去除氮化硅层8之后，衬底4a回复到基本上为平面的状态(如图2的步骤180中所示)。现为平面的衬底4a包括处于压缩应力下的应变硅的薄层2。薄层2中的压缩应力强度主要由步骤160中所形成的衬底4a的曲率来决定。此外，如图2中的虚线箭头所示，分离过程将可以用于后续的晶片结合工艺中的第二衬底4b释放出来。
具有应变硅层2的第一衬底4a可以经历另外的高温退火处理以完善结合。此外，第一衬底4a可以接着经历CMP处理以使应变硅薄层2的脱落表面平坦化。可选地，接着可以是对应变硅膜2进行可控薄化的步骤。所述最后的可选步骤对于例如完全耗尽的绝缘体上应变硅(sSOI)结构的应用是有利的。
图3示出了具有外延生长SiGe蚀刻停止层14以及位于该SiGe蚀刻停止层14顶部上的外延生长硅薄膜16的硅衬底的横截面图。，所述SiGe蚀刻停止层14形成在图1和图2中所示的第二衬底4b的顶部上。同样在图3中示出的是用于后续的智能剥离工艺的氢注入层12(以虚线表示)。图3中示出的层结构对于获得用于完全耗尽的MOSFET应用的具有平坦表面的超薄应变硅膜可能是特别有利的。在本发明的这一替换方面中，在所有其它的处理步骤之前，可以在第二衬底4b上形成SiGe层14。优选地，SiGe层14与硅(001)衬底4b完全匹配。利用对于硅比对于SiGe具有更高蚀刻率的传统湿化学蚀刻剂，SiGe层14允许能够生长在其顶部上的极薄硅膜2的平坦化。
图4A和图4B示出了在本工艺的替换方面中所使用的真空卡盘20的两个实施例。所述真空卡盘20包括用于保持衬底4的接触表面22。该接触表面22包括多个孔或开口24，这些孔或开口与真空卡盘中的连接至真空源28的通道或空间26流体连通。真空卡盘20中的孔或开口24在邻近真空卡盘20的接触表面22的位置形成真空环境。所述真空环境强制拉动邻近真空卡盘20的接触表面22的衬底4。图4A示出了将衬底4弯曲成凸曲率的真空卡盘20。图4B示出了将衬底4弯曲成凹形结构的真空卡盘20。
可以使用图4A和图4B中示出的真空卡盘20来代替用于减少衬底4中的拉伸/压缩应力(因而引起弯曲)的膜6、8。
虽然已示出和描述了本发明的实施例，在不背离本发明范围的前提下可以进行各种修改。而且应当理解，在此所描述的步骤的特定顺序的变化应落在本发明的范围内。例如，可以在第二衬底上形成氮化硅包含层之前或之后，在第一衬底上形成二氧化硅包含层。因此，除了所附权利要求及其等同物，本发明不受其它的限制。

Claims (20)

1.一种形成薄膜的方法，所述方法包括：
提供具有第一侧面和第二侧面的第一衬底；
在所述第一衬底的第二侧面上形成二氧化硅包含层，所述二氧化硅包含层使得所述第一衬底变形为弯曲的形状；
提供具有第一侧面和第二侧面的第二衬底；
在所述第二衬底的第二侧面上形成氮化硅包含层，所述氮化硅包含层使得所述第二衬底变形为弯曲的形状；
对所述第二衬底的第一侧面进行氢离子注入；
在退火处理中，将所述第一衬底的第一侧面结合至所述第二衬底的第一侧面；以及
将所述第二衬底与所述第一衬底分离，其中应变硅层留在所述第一衬底的所述第一侧面上。
2.根据权利要求1所述的方法，进一步包括去除所述第一衬底的第二侧面上的所述二氧化硅包含层的步骤，其中，所述二氧化硅包含层的去除使得所述第一衬底回复到基本上为平面的状态。
3.根据权利要求1所述的方法，其中，对所述第一衬底的第二侧面上的所述二氧化硅包含层进行图案化。
4.根据权利要求1所述的方法，其中，所述第二衬底具有比所述第一衬底更薄的厚度。
5.根据权利要求1所述的方法，其中，所述第二衬底的曲率大于所述第一衬底的曲率。
6.根据权利要求1所述的方法，其中，在结合之前，所述第一衬底的第一侧面以及所述第二衬底的第一侧面均包括二氧化硅包含层。
7.根据权利要求1所述的方法，进一步包括对所述第一衬底进行二次退火处理的步骤。
8.根据权利要求7所述的方法，进一步包括对外露的应变硅层进行化学机械抛光处理的步骤。
9.根据权利要求1所述的方法，进一步包括去除所述第二衬底的第二侧面上的所述氮化硅包含层的步骤。
10.根据权利要求9所述的方法，进一步包括对所述第二衬底的第二侧面进行化学机械抛光处理的步骤。
11.根据权利要求1所述的方法，其中，所述第二衬底的第一侧面包括SiGe蚀刻停止层以及位于所述SiGe蚀刻层顶部上的外延生长硅层。
12.一种形成薄膜的方法，所述方法包括：
提供具有第一侧面和第二侧面的第一衬底；
在所述第一衬底的第二侧面上形成氮化硅包含层，所述氮化硅包含层使得所述第一衬底变形为弯曲的形状；
提供具有第一侧面和第二侧面的第二衬底；
在所述第二衬底的第二侧面上形成二氧化硅包含层，所述二氧化硅包含层使得所述第二衬底变形为弯曲的形状；
对所述第二衬底的第一侧面进行氢离子注入；
在退火处理中，将所述第一衬底的第一侧面结合至所述第二衬底的第一侧面；以及
将所述第二衬底与所述第一衬底分离，其中应变硅层留在所述第一衬底的所述第一侧面上。
13.根据权利要求12所述的方法，进一步包括去除所述第一衬底的第二侧面上的所述氮化硅包含层的步骤，其中，所述氮化硅包含层的去除使得所述第一衬底回复到基本上为平面的状态。
14.根据权利要求12所述的方法，其中，对所述第一衬底的第二侧面上的所述氮化硅包含层进行图案化。
15.根据权利要求12所述的方法，其中，所述第二衬底具有比所述第一衬底更薄的厚度。
16.根据权利要求12所述的方法，其中，所述第一衬底的曲率大于所述第二衬底的曲率。
17.根据权利要求12所述的方法，其中，在结合之前，所述第一衬底的第一侧面以及所述第二衬底的第一侧面均包括二氧化硅包含层。
18.根据权利要求12所述的方法，进一步包括对所述第一衬底进行二次退火处理的步骤。
19.根据权利要求18所述的方法，进一步包括对外露的应变硅层进行化学机械抛光处理的步骤。
20.根据权利要求12所述的方法，进一步包括去除所述第二衬底的第二侧面上的所述二氧化硅包含层的步骤。
CNB2005800501555A 2005-06-27 2005-06-28 制作无位错应变晶体薄膜的方法 Active CN100541725C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/168,171 2005-06-27
US11/168,171 US7262112B2 (en) 2005-06-27 2005-06-27 Method for producing dislocation-free strained crystalline films

Publications (2)

Publication Number Publication Date
CN101203943A true CN101203943A (zh) 2008-06-18
CN100541725C CN100541725C (zh) 2009-09-16

Family

ID=37568081

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800501555A Active CN100541725C (zh) 2005-06-27 2005-06-28 制作无位错应变晶体薄膜的方法

Country Status (6)

Country Link
US (2) US7262112B2 (zh)
EP (1) EP1897125A4 (zh)
JP (1) JP5107911B2 (zh)
KR (1) KR101133871B1 (zh)
CN (1) CN100541725C (zh)
WO (1) WO2007001299A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102403259A (zh) * 2011-11-16 2012-04-04 西安电子科技大学 基于机械弯曲台的单轴应变GeOI晶圆的制作方法
CN102437086A (zh) * 2011-11-16 2012-05-02 西安电子科技大学 基于SiN埋绝缘层的机械致单轴应变GeOI晶圆的制作方法
CN102077319B (zh) * 2008-06-27 2012-11-28 住友电气工业株式会社 膜淀积方法
CN103065938A (zh) * 2012-12-31 2013-04-24 中国科学院上海微系统与信息技术研究所 一种制备直接带隙Ge薄膜的方法
CN105144341A (zh) * 2012-12-31 2015-12-09 太阳能爱迪生半导体有限公司 用于制备具有通过径向扩张降低的应变的异质结构的方法和装置
KR20190142388A (ko) * 2017-07-10 2019-12-26 가부시키가이샤 사무코 실리콘 웨이퍼
CN111128894A (zh) * 2020-01-17 2020-05-08 上海华力集成电路制造有限公司 Cmos器件的沟道区的应力调节结构及应力调节方法

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7829152B2 (en) * 2006-10-05 2010-11-09 Lam Research Corporation Electroless plating method and apparatus
JP4624131B2 (ja) * 2005-02-22 2011-02-02 三洋電機株式会社 窒化物系半導体素子の製造方法
US7544584B2 (en) 2006-02-16 2009-06-09 Micron Technology, Inc. Localized compressive strained semiconductor
US7575982B2 (en) * 2006-04-14 2009-08-18 Applied Materials, Inc. Stacked-substrate processes for production of nitride semiconductor structures
US20070241351A1 (en) * 2006-04-14 2007-10-18 Applied Materials, Inc. Double-sided nitride structures
US7485544B2 (en) * 2006-08-02 2009-02-03 Micron Technology, Inc. Strained semiconductor, devices and systems and methods of formation
US8962447B2 (en) * 2006-08-03 2015-02-24 Micron Technology, Inc. Bonded strained semiconductor with a desired surface orientation and conductance direction
US7968960B2 (en) 2006-08-18 2011-06-28 Micron Technology, Inc. Methods of forming strained semiconductor channels
US8003492B2 (en) 2008-05-30 2011-08-23 Alta Devices, Inc. Epitaxial lift off stack having a unidirectionally shrunk handle and methods thereof
US8673163B2 (en) * 2008-06-27 2014-03-18 Apple Inc. Method for fabricating thin sheets of glass
US7810355B2 (en) 2008-06-30 2010-10-12 Apple Inc. Full perimeter chemical strengthening of substrates
US7918019B2 (en) * 2009-01-09 2011-04-05 Apple Inc. Method for fabricating thin touch sensor panels
US9063605B2 (en) 2009-01-09 2015-06-23 Apple Inc. Thin glass processing using a carrier
US8603242B2 (en) * 2009-02-26 2013-12-10 Uri Cohen Floating semiconductor foils
US8501139B2 (en) * 2009-02-26 2013-08-06 Uri Cohen Floating Si and/or Ge foils
WO2010101961A2 (en) 2009-03-02 2010-09-10 Apple Inc. Techniques for strengthening glass covers for portable electronic devices
US8691663B2 (en) * 2009-11-06 2014-04-08 Alliance For Sustainable Energy, Llc Methods of manipulating stressed epistructures
US9778685B2 (en) 2011-05-04 2017-10-03 Apple Inc. Housing for portable electronic device with reduced border region
US9213451B2 (en) 2010-06-04 2015-12-15 Apple Inc. Thin glass for touch panel sensors and methods therefor
US10189743B2 (en) 2010-08-18 2019-01-29 Apple Inc. Enhanced strengthening of glass
US8824140B2 (en) 2010-09-17 2014-09-02 Apple Inc. Glass enclosure
US8950215B2 (en) 2010-10-06 2015-02-10 Apple Inc. Non-contact polishing techniques for reducing roughness on glass surfaces
US10781135B2 (en) 2011-03-16 2020-09-22 Apple Inc. Strengthening variable thickness glass
US9725359B2 (en) 2011-03-16 2017-08-08 Apple Inc. Electronic device having selectively strengthened glass
US9128666B2 (en) 2011-05-04 2015-09-08 Apple Inc. Housing for portable electronic device with reduced border region
KR101772255B1 (ko) * 2011-05-06 2017-08-28 이리듐 메디칼 테크놀로지 컴퍼니 리미티드 비평면 집적 회로 디바이스
US9944554B2 (en) 2011-09-15 2018-04-17 Apple Inc. Perforated mother sheet for partial edge chemical strengthening and method therefor
US9516149B2 (en) 2011-09-29 2016-12-06 Apple Inc. Multi-layer transparent structures for electronic device housings
US8524572B2 (en) * 2011-10-06 2013-09-03 Micron Technology, Inc. Methods of processing units comprising crystalline materials, and methods of forming semiconductor-on-insulator constructions
CN102437019B (zh) * 2011-11-16 2014-09-24 西安电子科技大学 基于机械弯曲台的SiN埋绝缘层上单轴应变SGOI晶圆的制作方法
US10144669B2 (en) 2011-11-21 2018-12-04 Apple Inc. Self-optimizing chemical strengthening bath for glass
US10133156B2 (en) 2012-01-10 2018-11-20 Apple Inc. Fused opaque and clear glass for camera or display window
SG186759A1 (en) * 2012-01-23 2013-02-28 Ev Group E Thallner Gmbh Method and device for permanent bonding of wafers, as well as cutting tool
US8773848B2 (en) 2012-01-25 2014-07-08 Apple Inc. Fused glass device housings
US20130193483A1 (en) * 2012-01-27 2013-08-01 International Business Machines Corporation Mosfet Structures Having Compressively Strained Silicon Channel
US9946302B2 (en) 2012-09-19 2018-04-17 Apple Inc. Exposed glass article with inner recessed area for portable electronic device housing
US9459661B2 (en) 2013-06-19 2016-10-04 Apple Inc. Camouflaged openings in electronic device housings
JP6225562B2 (ja) * 2013-08-30 2017-11-08 株式会社Sumco Ｓｏｉウェーハの製造方法
JP6184843B2 (ja) * 2013-11-18 2017-08-23 東芝メモリ株式会社 基板接合方法、及び基板接合装置
US9837291B2 (en) * 2014-01-24 2017-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer processing method and apparatus
US9886062B2 (en) 2014-02-28 2018-02-06 Apple Inc. Exposed glass article with enhanced stiffness for portable electronic device housing
US9576827B2 (en) 2014-06-06 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for wafer level bonding
US9490158B2 (en) 2015-01-08 2016-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Bond chuck, methods of bonding, and tool including bond chuck
FR3064398B1 (fr) * 2017-03-21 2019-06-07 Soitec Structure de type semi-conducteur sur isolant, notamment pour un capteur d'image de type face avant, et procede de fabrication d'une telle structure
EP3652780B1 (en) * 2017-07-14 2022-01-05 Sunedison Semiconductor Limited Method of manufacture of a semiconductor on insulator structure
FR3077923B1 (fr) * 2018-02-12 2021-07-16 Soitec Silicon On Insulator Procede de fabrication d'une structure de type semi-conducteur sur isolant par transfert de couche
US11594431B2 (en) * 2021-04-21 2023-02-28 Tokyo Electron Limited Wafer bonding apparatus and methods to reduce post-bond wafer distortion

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0355822A (ja) * 1989-07-25 1991-03-11 Shin Etsu Handotai Co Ltd 半導体素子形成用基板の製造方法
JP2535645B2 (ja) * 1990-04-20 1996-09-18 富士通株式会社 半導体基板の製造方法
JPH0488657A (ja) * 1990-07-31 1992-03-23 Toshiba Corp 半導体装置とその製造方法
SG59963A1 (en) * 1990-08-03 1999-02-22 Canon Kk Semiconductor member and process for preparing semiconductor member
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH06196377A (ja) * 1991-11-19 1994-07-15 Sumitomo Metal Mining Co Ltd 半導体基板の接合方法
KR100289348B1 (ko) 1992-05-25 2001-12-28 이데이 노부유끼 절연기판실리콘반도체장치와그제조방법
DE69332407T2 (de) 1992-06-17 2003-06-18 Harris Corp Herstellung von Halbleiteranordnungen auf SOI substraten
JP2856030B2 (ja) * 1993-06-29 1999-02-10 信越半導体株式会社 結合ウエーハの製造方法
JP2980497B2 (ja) * 1993-11-15 1999-11-22 株式会社東芝 誘電体分離型バイポーラトランジスタの製造方法
FR2744285B1 (fr) 1996-01-25 1998-03-06 Commissariat Energie Atomique Procede de transfert d'une couche mince d'un substrat initial sur un substrat final
US5989981A (en) * 1996-07-05 1999-11-23 Nippon Telegraph And Telephone Corporation Method of manufacturing SOI substrate
SG65697A1 (en) * 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
JPH11121310A (ja) * 1997-10-09 1999-04-30 Denso Corp 半導体基板の製造方法
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
JP3932369B2 (ja) * 1998-04-09 2007-06-20 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
JP3395661B2 (ja) * 1998-07-07 2003-04-14 信越半導体株式会社 Ｓｏｉウエーハの製造方法
FR2789518B1 (fr) * 1999-02-10 2003-06-20 Commissariat Energie Atomique Structure multicouche a contraintes internes controlees et procede de realisation d'une telle structure
US6633066B1 (en) * 2000-01-07 2003-10-14 Samsung Electronics Co., Ltd. CMOS integrated circuit devices and substrates having unstrained silicon active layers
US20020090758A1 (en) * 2000-09-19 2002-07-11 Silicon Genesis Corporation Method and resulting device for manufacturing for double gated transistors
US6953735B2 (en) 2001-12-28 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by transferring a layer to a support with curvature
FR2848337B1 (fr) * 2002-12-09 2005-09-09 Commissariat Energie Atomique Procede de realisation d'une structure complexe par assemblage de structures contraintes
FR2855909B1 (fr) * 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat
US7439158B2 (en) * 2003-07-21 2008-10-21 Micron Technology, Inc. Strained semiconductor by full wafer bonding
WO2005027204A1 (ja) * 2003-09-08 2005-03-24 Sumco Corporation 貼り合わせウェーハおよびその製造方法
US7067430B2 (en) * 2003-09-30 2006-06-27 Sharp Laboratories Of America, Inc. Method of making relaxed silicon-germanium on insulator via layer transfer with stress reduction
US7094666B2 (en) * 2004-07-29 2006-08-22 Silicon Genesis Corporation Method and system for fabricating strained layers for the manufacture of integrated circuits

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102077319B (zh) * 2008-06-27 2012-11-28 住友电气工业株式会社 膜淀积方法
CN102437086A (zh) * 2011-11-16 2012-05-02 西安电子科技大学 基于SiN埋绝缘层的机械致单轴应变GeOI晶圆的制作方法
CN102437086B (zh) * 2011-11-16 2014-09-24 西安电子科技大学 基于SiN埋绝缘层的机械致单轴应变GeOI晶圆的制作方法
CN102403259B (zh) * 2011-11-16 2014-10-08 西安电子科技大学 基于机械弯曲台的单轴应变GeOI晶圆的制作方法
CN102403259A (zh) * 2011-11-16 2012-04-04 西安电子科技大学 基于机械弯曲台的单轴应变GeOI晶圆的制作方法
US11276582B2 (en) 2012-12-31 2022-03-15 Globalwafers Co., Ltd. Apparatus for stressing semiconductor substrates
CN103065938A (zh) * 2012-12-31 2013-04-24 中国科学院上海微系统与信息技术研究所 一种制备直接带隙Ge薄膜的方法
CN103065938B (zh) * 2012-12-31 2015-06-10 中国科学院上海微系统与信息技术研究所 一种制备直接带隙Ge薄膜的方法
CN105144341A (zh) * 2012-12-31 2015-12-09 太阳能爱迪生半导体有限公司 用于制备具有通过径向扩张降低的应变的异质结构的方法和装置
US11764071B2 (en) 2012-12-31 2023-09-19 Globalwafers Co., Ltd. Apparatus for stressing semiconductor substrates
US11282715B2 (en) 2012-12-31 2022-03-22 Globalwafers Co., Ltd. Apparatus for stressing semiconductor substrates
US11276583B2 (en) 2012-12-31 2022-03-15 Globalwafers Co., Ltd. Apparatus for stressing semiconductor substrates
KR20190142388A (ko) * 2017-07-10 2019-12-26 가부시키가이샤 사무코 실리콘 웨이퍼
CN111164240B (zh) * 2017-07-10 2021-12-28 胜高股份有限公司 硅晶片
KR102331580B1 (ko) 2017-07-10 2021-11-25 가부시키가이샤 사무코 실리콘 웨이퍼
CN111164240A (zh) * 2017-07-10 2020-05-15 胜高股份有限公司 硅晶片
CN111128894B (zh) * 2020-01-17 2022-03-18 上海华力集成电路制造有限公司 Cmos器件的沟道区的应力调节结构及应力调节方法
CN111128894A (zh) * 2020-01-17 2020-05-08 上海华力集成电路制造有限公司 Cmos器件的沟道区的应力调节结构及应力调节方法

Also Published As

Publication number Publication date
KR101133871B1 (ko) 2012-04-06
US7262112B2 (en) 2007-08-28
EP1897125A4 (en) 2011-08-10
KR20080040638A (ko) 2008-05-08
CN100541725C (zh) 2009-09-16
US7265028B2 (en) 2007-09-04
JP5107911B2 (ja) 2012-12-26
US20070128830A1 (en) 2007-06-07
WO2007001299A1 (en) 2007-01-04
JP2008547219A (ja) 2008-12-25
US20060292822A1 (en) 2006-12-28
EP1897125A1 (en) 2008-03-12

Similar Documents

Publication Publication Date Title
CN100541725C (zh) 制作无位错应变晶体薄膜的方法
JP4602474B2 (ja) 歪み半導体材料から成る層の転移方法
US10950727B2 (en) Strained semiconductor using elastic edge relaxation of a stressor combined with buried insulating layer
US8395213B2 (en) Strained semiconductor using elastic edge relaxation of a stressor combined with buried insulating layer
JP3607194B2 (ja) 半導体装置、半導体装置の製造方法、及び半導体基板
CN100369191C (zh) 具有应变硅层的晶片结构体的制造方法及其中间产物
JP2009105427A (ja) 半導体基板の製造方法
US7998835B2 (en) Strain-direct-on-insulator (SDOI) substrate and method of forming
KR101904114B1 (ko) 다양한 변형 상태를 갖는 트랜지스터 채널을 포함하는 반도체 층을 제조하는 방법, 및 관련 반도체 층
EP2399286A1 (en) Formation of thin layers of semiconductor materials
JP2005101568A (ja) 層転位を介して絶縁体上に緩和したシリコンゲルマニウムを作製する方法
CN109155277B (zh) 制造应变绝缘体上半导体衬底的方法
JP4282560B2 (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant