CN102754022B - 液晶显示装置 - Google Patents

液晶显示装置 Download PDF

Info

Publication number
CN102754022B
CN102754022B CN201180010369.5A CN201180010369A CN102754022B CN 102754022 B CN102754022 B CN 102754022B CN 201180010369 A CN201180010369 A CN 201180010369A CN 102754022 B CN102754022 B CN 102754022B
Authority
CN
China
Prior art keywords
liquid crystal
holding wire
oxide semiconductor
transistor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180010369.5A
Other languages
English (en)
Other versions
CN102754022A (zh
Inventor
今藤敏和
小山润
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN201610889237.9A priority Critical patent/CN107045235A/zh
Publication of CN102754022A publication Critical patent/CN102754022A/zh
Application granted granted Critical
Publication of CN102754022B publication Critical patent/CN102754022B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3622—Control of matrices with row and column drivers using a passive matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Semiconductor Memories (AREA)
  • Electronic Switches (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Dram (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明的目的之一是降低液晶显示装置中包括的信号线的寄生电容。使用包括氧化物半导体层的晶体管，作为设置在各像素（100）中的晶体管（105）。注意，该氧化物半导体层是通过彻底去除变成电子给体（供体）的杂质（氢或水等）得到高纯度化的氧化物半导体层。由此，可以降低晶体管（105）处于截止状态时的泄漏电流（截止状态电流）的量。因此，可以保持施加到液晶元件的电压而在各像素中不设置电容器。另外，与此附随可以去除延伸到液晶显示装置的像素部的电容器布线。由此，可以去除信号线（103）与电容器布线彼此立体交叉的区域中的寄生电容。

Description

液晶显示装置
技术领域
本发明涉及一种液晶显示装置。
背景技术
具有排列为矩阵状的多个像素的有源矩阵型液晶显示装置得到普及。一般而言，该像素包括：其栅极电连接到扫描线并其源极和漏极中的一方电连接到信号线的晶体管；其一方端子电连接到该晶体管的源极和漏极中的另一方并其另一方端子电连接到供给公共电位的布线（以下也称为电容器布线）的电容器；以及其一方端子（像素电极）电连接到该晶体管的源极和漏极中的另一方和电容器的一方端子并其另一方端子（对置电极）电连接到供给对置电位的布线的液晶元件。
图13A至图13C示出上述像素的结构例子。图13A是像素的俯视图。注意，图13A至图13C是省略液晶元件的一部分（液晶层、对置电极等）的图（示出所谓的有源矩阵衬底）。图13A所示的像素1000设置在由排列为彼此平行或大致平行的扫描线1001和扫描线1002及排列为正交或大致正交于扫描线1001和1002的信号线1003和信号线1004围绕的区域中。另外，像素1000包括晶体管1005、电容器1006及像素电极层1007。注意，成为电容器1006的一方电极层的导电层（电容器布线1008）以排列为平行或大致平行于扫描线1001和1002，并横过多个像素的方式设置。
图13B是沿着图13A中的线A-B取的截面图。晶体管1005包括：设置在衬底1010上的栅极层1011；设置在栅极层1011上的栅极绝缘层1012；设置在栅极绝缘层1012上的半导体层1013；设置在半导体层1013的一端上的源极层和漏极层中的一方1014a；以及设置在半导体层1013的另一端上的源极层和漏极层中的另一方1014b。电容器1006包括：电容器布线1008的一部分；设置在电容器布线1008上的绝缘层（栅极绝缘层1012）；设置在该绝缘层上的源极层和漏极层中的另一方1014b。并且，源极层和漏极层中的另一方1014b在设置在晶体管1005及电容器1006上的绝缘层1015中形成的接触孔1016中，电连接到像素电极层1007。
图13C是沿着图13A中的线C-D取的截面图。信号线1003隔着栅极绝缘层1012分别在区域1017a、区域1017b和区域1017c中与扫描线1001、电容器布线1008和扫描线1002立体交叉。因此，信号线1003在区域1017a、1017b以及1017c中，其上表面具有凸面形状。注意，显然信号线1004也具有与信号线1003相同的上表面形状。
注意，在图13A至图13C所示的包括像素1000的液晶显示装置中，扫描线1001、1002及电容器布线1008使用相同的导电膜来形成，并将晶体管1005中的栅极绝缘层1012也用作电容器1006中的电介质。就是说，可以说该液晶显示装置是减少制造工序步骤的液晶显示装置。
在图13A至图13C所示的像素1000中，晶体管1005具有控制决定施加到液晶元件的电压（施加到像素电极层1007的电位）的数据信号的输入的功能，电容器1006具有保持施加到液晶元件的电压（施加到像素电极层1007的电位）的功能。
例如，当由厚度为0.1μm的氧化硅膜形成电容器1006的电介质时，其电容值为0.4pF的电容器1006的面积大约为1160μm2。在此，当像素的尺寸为42μm×126μm（4英寸VGA的像素）时，对于像素的面积电容器1006所占的比例大约为22%，造成开口率降低。注意，在上述像素结构中，也可以去除电容器1006。因为液晶元件本身具有存储电容，所以即使不有意地设置电容器1006也可以保持一定量的电荷。但是，液晶的相对介电常数当最低时为3左右并具有3至4μm的盒间隙（cell gap）。所以静电容量是使用以厚度为0.1μm的氧化硅膜为电介质的电容器1006的装置的静电容量的1/50左右，所以要求58000μm2左右的液晶元件的面积。因为该尺寸相当于大小为140μm×420μm的像素，所以分辨率降低为60ppi左右，仅当液晶显示装置具有60ppi以下的分辨率时可以保持电荷。换言之，当以60ppi以上的分辨率形成像素时，要求电容器1006。
在液晶显示装置中，通过控制扫描线1001的电位使晶体管1005成为导通状态，而将信号线1003的电位作为对像素1000的数据信号控制。由此，可以将所希望的电压施加到像素1000中所包括的液晶元件。另外，通过电容器1006将该电压保持一定期间，使得可以在各像素中在一定期间中进行所希望的显示。该液晶显示装置对各像素依次进行这种操作，由此在像素部中形成图像（静态图像）。并且，该液晶显示装置使该图像依次变化（例如，一秒钟60次（帧频率为60Hz）），来显示动态图像。
如上所述，该动态图像由多个静态图像形成。就是说，严格而言该动态图像不是连续图像。因此，当显示快速移动的动态图像时，很容易在显示中产生余像。尤其是，在液晶显示装置中，从数据信号输入到各像素中到下次的数据信号输入到各像素中，各像素维持显示。由此，余像容易明显化。专利文献1中，公开了减少余像的技术（通常称为“双倍帧速率驱动”）。具体而言，专利文献1中，公开了以下技术：通过在连续显示的两个图像之间形成插值的图像，并将该图像插入到连续显示的两个图像之间，使得减少余像。
【参考】
【专利文献1】日本专利申请公开 H04-302289号公报。
发明内容
可以说，上述技术是增加每单位时间输入到各像素的数据信号数的技术。因此，为了将该技术应用于液晶显示装置，需要以高速操作供给数据信号到各像素的信号线。但是，有可能在延伸到像素部的信号线与延伸到像素部的另一布线之间产生寄生电容，而该寄生电容阻碍信号线的高速操作。
由此，本发明的一个实施方式的目的之一是降低液晶显示装置中所包括的信号线的寄生电容。
在本发明的一个实施方式的液晶显示装置中，作为设置在各像素中的晶体管，应用包括氧化物半导体层的晶体管。注意，该氧化物半导体层是通过彻底去除成为电子给体（供体）的杂质（氢或水等）得到高纯度化的氧化物半导体层。源于氢或氧缺陷等的载流子极少（近于0），得到高纯度化的氧化物半导体层具有极低的载流子，并且载流子密度为低于1×1012/cm3或低于1×1011/cm3。就是说，将氧化物半导体层中的源于氢或氧缺陷等的载流子密度降低为尽量近于0。因为在氧化物半导体层中，源于氢或氧缺陷等的载流子的数量极小，所以在晶体管处于截止状态时，可以降低晶体管的泄漏电流（截止状态电流）。
由此，可以保持施加到液晶元件的电压，而在各像素中不设置电容器。另外，可以去除延伸到液晶显示装置的像素部的电容器布线。因此，在本发明的一个实施方式的液晶显示装置中，不存在信号线和电容器布线彼此立体交叉的区域中产生的寄生电容。相反，在常规的液晶显示装置中，在信号线和扫描线彼此立体交叉的区域及信号线和电容器布线彼此立体交叉的区域中产生寄生电容。就是说，可以降低信号线的寄生电容。
具体来说，本发明的一个实施方式是一种液晶显示装置。该液晶显示装置包括：排列为彼此平行或大致平行的第一扫描线及第二扫描线；排列为正交或大致正交于所述第一扫描线及所述第二扫描线的第一信号线及第二信号线；以及其栅极电连接到所述第一扫描线且其源极和漏极中的一方电连接到所述第一信号线且其源极和漏极中的另一方电连接到像素电极层的包括氧化物半导体层的晶体管。所述像素电极层设置在由所述第一扫描线、所述第二扫描线、所述第一信号线及所述第二信号线围绕的区域中。所述第一信号线及所述第二信号线隔着设置在所述第一扫描线及所述第二扫描线上的绝缘层与所述第一扫描线及所述第二扫描线立体交叉。所述第一信号线的上表面在所述第一信号线与所述第一扫描线立体交叉的第一区域中及所述第一信号线与所述第二扫描线立体交叉的第二区域中，具有凸面形状，并在所述第一区域及所述第二区域之间的区域中，具有平面形状或大致平面形状。就是说，所述第一信号线的整个上表面在所述第一区域和第二区域之间的整个区域中，在同一平面上或大致同一平面上存在。
在本发明的一个实施方式的液晶显示装置中，作为设置在各像素中的晶体管，使用包括氧化物半导体层的晶体管。由此，可以去除设置在各像素中的电容器。具体而言，即使该液晶显示装置具有60ppi以上的分辨率，也可以保持施加到液晶元件的电压而在各像素中不设置电容器。由此，可以提高各像素的开口率。另外，可以去除延伸到液晶显示装置的像素部的电容器布线。换言之，该液晶显示装置是信号线的寄生电容降低的液晶显示装置。因此，在本发明的一个实施方式的液晶显示装置中，与常规的液晶显示装置中的信号线的驱动频率相比，可以增加信号线的驱动频率。就是说，本发明的一个实施方式的液晶显示装置优选用作进行双倍帧速率或比双倍帧速率更高的速率驱动的液晶显示装置。
附图说明
在附图中：
图1A至图1C是示出液晶显示装置的像素的结构的一个例子的俯视图和截面图；
图2是示出晶体管的特性的图；
图3是晶体管的特性评价用电路图；
图4是晶体管的特性评价用时序图；
图5是示出晶体管的特性的图；
图6是示出晶体管的特性的图；
图7是示出晶体管的特性的图；
图8A至图8C是示出液晶显示装置的像素的结构的一个例子的截面图；
图9A至图9C是示出液晶显示装置的像素的结构的一个例子的截面图；
图10A和图10B是示出液晶显示装置的像素的结构的一个例子的截面图；
图11A至图11D是示出晶体管的制造工序的一个例子的截面图；
图12A至图12F是示出电子设备的一个例子的图；
图13A至图13C是示出液晶显示装置的像素的结构的一个例子的俯视图和截面图。
具体实施方式
下面，将参照附图对本发明的实施方式进行详细说明。注意，本发明不局限于以下说明，并且所属技术领域的普通技术人员可以很容易地理解一个事实就是在不脱离本发明的宗旨及其范围的情况下可以进行各种各样的变化和修改。因此，本发明不应该被解释为仅局限在以下的说明。
（像素的结构例子）
首先，参照图1A至图1C对本发明的一个实施方式的液晶显示装置中所包括的像素的结构例子进行说明。具体而言，参照图1A至图1C对具有通过设置有像素电极的一方衬底及设置有对置电极的另一方衬底夹持液晶材料的结构的液晶显示装置（将垂直电场施加到液晶材料的液晶显示装置）的像素的结构例子进行说明。
图1A是像素的俯视图。注意，图1A是省略液晶元件的一部分（液晶层、对置电极等）的图（示出所谓的有源矩阵衬底）。图1A所示的像素100设置在由排列为彼此平行或大致平行的扫描线101和扫描线102及排列为正交或大致正交于扫描线101和102的信号线103和信号线104围绕的区域中。另外，在像素100中，设置有晶体管105和像素电极层107。换言之，图1A所示的像素100具有从图13A所示的像素1000省略电容器1006有关的组件的结构。
图1B是沿着图1A所示的线E-F取的截面图。晶体管105包括：设置在衬底110上的栅极层111；设置在栅极层111上的栅极绝缘层112；设置在栅极绝缘层112上的氧化物半导体层113；设置在氧化物半导体层113的一端上的源极层和漏极层中的一方114a；以及设置在氧化物半导体层113的另一端上的源极层和漏极层中的另一方114b。注意，在图1A和图1B所示的晶体管105中，利用扫描线101的突出部分作为栅极，而利用信号线103的突出部分作为源极和漏极中的一方。因此，在图1A和图1B所示的晶体管105中，栅极可以表达为扫描线101的一部分，而源极和漏极中的一方表达为信号线103的一部分。源极层和漏极层中的另一方114b在设置在晶体管105上的绝缘层115中形成的接触孔116中，电连接到像素电极层107。
图1C是沿着图1A所示的线G-H取的截面图。信号线103隔着绝缘层（栅极绝缘层112）分别在区域117a和区域117c中与扫描线101，和扫描线102立体交叉。因此，信号线103在区域117a、117c中，其上表面具有凸面形状。再者，信号线103在区域117a和区域117c之间的区域117b中，其上表面具有平面形状或大致平面形状。就是说，信号线103的上表面在区域117a和117c之间的整个区域117b中，在同一平面上或大致同一平面上存在。这是由于在包括像素100的液晶显示装置中不设置电容器布线而引起的。注意，显然信号线104也具有与信号线103相同的上表面形状。
如上所述，图1A至图1C所示的晶体管105包括氧化物半导体层113作为半导体层。作为用于氧化物半导体层113的氧化物半导体，可以使用：四元金属氧化物的In-Sn-Ga-Zn-O基氧化物半导体；三元金属氧化物的In-Ga-Zn-O基氧化物半导体、In-Sn-Zn-O基氧化物半导体、In-Al-Zn-O基氧化物半导体、Sn-Ga-Zn-O基氧化物半导体、Al-Ga-Zn-O基氧化物半导体、Sn-Al-Zn-O基氧化物半导体；二元金属氧化物的In-Zn-O基氧化物半导体、Sn-Zn-O基氧化物半导体、Al-Zn-O基氧化物半导体、Zn-Mg-O基氧化物半导体、Sn-Mg-O基氧化物半导体、In-Mg-O基氧化物半导体；或者单元金属氧化物的In-O基氧化物半导体、Sn-O基氧化物半导体、Zn-O基氧化物半导体。此外，上述氧化物半导体也可以包含SiO2。在此，例如In-Ga-Zn-O基氧化物半导体是指至少包括In、Ga和Zn的氧化物，且对其组成比没有特别的限制。此外，In-Ga-Zn-O基氧化物半导体也可以包含In、Ga和Zn以外的元素。
另外，对于氧化物半导体层113，可以使用以化学式InMO3（ZnO）m（m>0）表示的薄膜。在此，M表示选自Ga、Al、Mn及Co中的一种或多种金属元素。例如，M可以是Ga、Ga及Al、Ga及Mn、Ga及Co等。
为了抑制电特性变动，上述氧化物半导体通过意图性地去除成为变动因素的氢、水分、羟基或氢化物（也称为氢化合物）等的杂质来得到高纯度化来以电性I型（本征）存在。
因此，优选氧化物半导体包含尽可能少的氢。另外，得到高纯度化的氧化物半导体层具有非常少源于氢或氧缺陷等的载流子（近于零），载流子密度为低于1×1012/cm3或低于1×1011/cm3。就是说，使得氧化物半导体层中的源于氢或氧缺陷等的载流子密度尽量近于0。因为在氧化物半导体层中，源于氢或氧缺陷等的载流子极少，所以晶体管处于截止状态时，泄漏电流（截止状态电流）的量是小的。优选截止状态电流的量尽可能的小。在包括上述氧化物半导体用作半导体层的晶体管中，每微米沟道宽度（w）的电流值为100zA/μm（zeptoampere）以下，10zA/μm以下，或者1zA/μm以下。并且，由于没有pn结和热载流子劣化，因此晶体管的电特性不受到负面影响。
如上所述将通过彻底去除包含在氧化物半导体层中的氢得到高纯度化的氧化物半导体被用于晶体管的沟道形成区中，由此可以获得极小量的截止电流。就是说，在晶体管处于非导通状态时，可以将氧化物半导体层看作绝缘体而进行电路设计。另一方面，在晶体管处于导通状态时，可以期待比由非晶硅形成的半导体层的电流供应能力高的氧化物半导体层的电流供应能力。
作为衬底110，可以使用钡硼硅酸盐玻璃或硼硅酸铝玻璃等的玻璃衬底。
在晶体管105中，也可以将成为基底膜的绝缘膜设置在衬底110和栅极层111之间。基底膜具有防止杂质元素从衬底110扩散的功能，并且可以使用由氮化硅膜、氧化硅膜、氮氧化硅膜和氧氮化硅膜中的一种或多种膜来形成以具有叠层结构或单层结构。
作为栅极层111，可以使用：选自铝（Al）、铜（Cu）、钛（Ti）、钽（Ta）、钨（W）、钼（Mo）、铬（Cr）、钕（Nd）、钪（Sc）中的元素；包含任何这些元素的合金；或者包含任何这些元素的氮化物。另外，也可以使用这些材料的叠层结构。
作为栅极绝缘层112，可以使用如下绝缘体：通过利用等离子体CVD法或溅射法等来形成的氧化硅层、氮化硅层、氧氮化硅层、氮氧化硅层、氧化铝层、氮化铝层、氧氮化铝层、氮氧化铝层或氧化铪层等。作为备选，也可以使用这些绝缘体的叠层结构。例如，通过等离子体CVD法，可以形成厚度为50nm以上且200nm以下的氮化硅层（SiNy（y＞0））作为第一栅极绝缘层，并可以在第一栅极绝缘层上层叠厚度为5nm以上且300nm以下的氧化硅层（SiOx（x＞0））作为第二栅极绝缘层。
作为源极层和漏极层中的一方114a、源极层和漏极层中的另一方114b的材料，可以使用：选自铝（Al）、铬（Cr）、铜（Cu）、钽（Ta）、钛（Ti）、钼（Mo）、钨（W）中的元素；包含任何这些元素的合金；或者包含任何这些元素的氮化物。也可以使用这些材料的叠层结构。作为备选，还可以采用在铝（Al）、铜（Cu）等的金属层的下侧和/或上侧层叠钛（Ti）、钼（Mo）、钨（W）等的高熔点金属层的结构。另外，也可以通过使用添加有防止在铝（Al）膜中产生小丘或晶须的元素（Si、Nd、Sc等）的铝合金，来提高耐热性。
注意，在上述液晶显示装置中，源极层和漏极层中的一方114a是信号线103的一部分。因此，从信号线103的高速驱动的观点来看，源极层及漏极层优选使用低电阻导电材料来形成，使得抑制信号的延迟。例如，优选使用铜（Cu）或以铜为主要结构元素的合金等的低电阻导电材料来形成。作为备选，源极层及漏极层可以具有包括铜（Cu）或以铜为主要结构元素的合金的层的叠层结构。
注意，在上述液晶显示装置中，在像素100中不设置电容器。因此，从像素100中的数据信号的保持的观点来看，优选将金属氮化物用作源极层及漏极层，以便抑制到氧化物半导体层的载流子的流动。例如，优选使用氮化钛、氮化钨等的氮化物。作为备选，也可以采用如下叠层结构，即接触于氧化物半导体层的层使用氮化钛或氮化钨等的氮化物来形成，并在其上层形成其他导电层。例如，可以采用氮化钨和铜（Cu）等的叠层结构。
作为备选，作为成为源极层和漏极层114a和114b（包括使用与这些层114a和114b相同的层形成的布线层）的导电膜，也可以使用导电金属氧化物来形成。作为导电金属氧化物，可以使用氧化铟（In2O3）、氧化锡（SnO2）、氧化锌（ZnO）、氧化铟氧化锡（In2O3-SnO2，缩写为ITO）、氧化铟氧化锌（In2O3-ZnO）或其中包含氧化硅的金属氧化物中的任何一种。
作为绝缘层115，典型地可以使用无机绝缘膜诸如氧化硅膜、氧氮化硅膜、氧化铝膜或氧氮化铝膜等。
作为绝缘层115，可以使用无机绝缘膜诸如氮化硅膜、氮化铝膜、氮氧化硅膜、氮氧化铝膜等。
可以在绝缘层115上形成平坦化绝缘膜，以便减少起因于晶体管105的表面凹凸。作为平坦化绝缘膜，可以使用聚酰亚胺、丙烯酸树脂、苯并环丁烯基树脂等的有机材料。除了上述有机材料之外，还可能使用低介电常数材料（低k材料）等。注意，也可以通过层叠多个由这些材料形成的绝缘膜来形成平坦化绝缘膜。
（晶体管105的截止状态电流）
接着，对包括得到高纯度化的氧化物半导体层的晶体管的截止状态电流的测量所获得的结果进行说明。
首先，考虑到包括得到高纯度化的氧化物半导体层的晶体管的截止状态电流极小的情况，准备其沟道宽度W足够大即1m的晶体管，然后测量截止状态电流。图2示出沟道宽度W为1m的晶体管的截止状态电流的测量所获得结果。在图2中，横轴示出栅极电压VG，并且纵轴示出漏电流ID。当漏极电压VD为＋1V或＋10V且在栅极电压VG为-5V至-20V的范围内时，发现晶体管的截止状态电流是作为检测限度的1×10-12A以下。此外，发现晶体管的截止状态电流密度（每单位沟道宽度（1μm））为1aA/μm（1×10-18A/μm）以下。
接着，对更准确地包括得到高纯度化的氧化物半导体层的晶体管的截止电流的测量所获得的结果进行说明。如上所述，发现包括得到高纯度化的氧化物半导体层的晶体管的截止状态电流时作为测量设备的检测限度的1×10-12A以下。因此，将对制造特性评价用元件和更准确的截止状态电流的测量所获得的结果（上述测量中的测量设备的检测限度以下的值）进行说明。
首先，将参照图3对用于电流测量方法中使用的特性评价用元件进行说明。
在图3所示的特性评价用元件中，三个测量系统800并联连接。测量系统800包括：电容器802；晶体管804；晶体管805；晶体管806；以及晶体管808。作为晶体管804、晶体管808，使用包括得到高纯度化的氧化物半导体层的晶体管。
在测量系统800中，晶体管804的源极和漏极中的一方、电容器802的一方端子、晶体管805的源极和漏极中的一方连接到电源（施加V2的电源）。此外，晶体管804的源极和漏极中的另一方、晶体管808的源极和漏极中的一方、电容器802的另一方端子、晶体管805的栅极彼此电连接。另外，晶体管808的源极和漏极中的另一方、晶体管806的源极和漏极中的一方、晶体管806的栅极电连接到电源（供应V1的电源）。晶体管805的源极和漏极中的另一方及晶体管806的源极和漏极中的另一方电连接到输出端子。
注意，对晶体管804的栅极供给控制晶体管804的导通状态和截止状态的电位Vext_b2。对晶体管808的栅极供给控制晶体管808的导通状态和截止状态的电位Vext_b1。此外，从输出端子输出电位Vout。
接着，将对使用上述特性评价用元件的电流测量方法进行说明。
首先，将对为了测量截止状态电流而应用电位差的初期期间的概况进行说明。在初期期间中，对晶体管808的栅极输入使晶体管808成为导通状态的电位Vext_b1，并且对电连接到晶体管804的源极和漏极中的另一方的节点（就是说，电连接到晶体管808的源极和漏极中的一方、电容器802的另一方端子及晶体管805的栅极的节点），即节点A施加电位V1。在此，电位V1例如是高电位。使晶体管804处于截止状态。
然后，对晶体管808的栅极输入使晶体管808成为截止状态的电位Vext_b1，使晶体管808成为截止状态。在使晶体管808成为截止状态后，将电位V1设为低。仍使晶体管804处于截止状态。电位V2是与电位V1相同的电位。因此，初期期间完成。在初期期间完成的状态下，在节点A及晶体管804的源极和漏极中的一方之间发生电位差，并且，在节点A及晶体管808的源极和漏极中的另一方之间发生电位差。所以电荷很少流经晶体管804及晶体管808。就是说，截止状态电流流动。
接着，对截止状态电流的测量期间的概况进行说明。在测量期间中，将晶体管804的源极和漏极中的一方的电位（V2）及晶体管808的源极和漏极中的另一方的电位（V1）设为低并固定。另一方面，在测量期间中，不固定节点A的电位（节点A处于浮动状态）。由此，在晶体管804、晶体管808中流过电荷，并且，随着时间的经过而保持于节点A中的电荷量变化。并且，随着保持于节点A中的电荷量变化，节点A的电位变化。就是说，输出端子的输出电位Vout也变化。
图4示出应用电位差的初期期间及此后的测量期间中的各电位之间的关系的详细情况（时序图）。
在初期期间中，首先，将电位Vext_b2设定为使晶体管804成为导通状态的电位（高电位）。由此，节点A的电位成为V2即低电位（VSS）。注意，将低电位（VSS）施加到节点A不是必须要的。然后，将电位Vext_b2设定为使晶体管804成为截止状态的电位（低电位），由此使晶体管804成为截止状态。接着，将电位Vext_b1设定为使晶体管808成为导通状态的电位（高电位）。由此，节点A的电位成为V1即高电位（VDD）。然后，将电位Vext_b1设定为使晶体管808成为截止状态的电位。由此，将节点A带入浮动状态，并且初期期间完成。
在此后的测量期间中，将电位V1及电位V2各自设定为电荷流过到节点A或从节点A流出电荷的电位。在此，电位V1及电位V2是低电位（VSS）。注意，由于在测量输出电位Vout的时序中必须要使输出电路工作，所以有时将V1暂时设定为高电位（VDD）。将V1设定为高电位（VDD）的期间是短的使得不影响到测量。
当如上所述产生电位差而开始测量期间时，随着时间的经过而保持于节点A中的电荷量变化，其使得节点A的电位变化。这意味着晶体管805的栅极的电位变化，所以随着时间的经过而输出端子的输出电位Vout的电位也变化。
下面说明基于所获得的输出电位Vout计算截止状态电流的方法。
在计算截止电流之前先获得节点A的电位VA和输出电位Vout的关系。由此，可以使用输出电位Vout获得节点A的电位VA。根据上述关系，节点A的电位VA作为输出电位Vout的函数而可以用如下算式表达。
[算式1]
此外，节点A的电荷QA可利用节点A的电位VA、连接到节点A的电容CA、常数（const）而用如下算式表达。在此，连接到节点A的电容CA是电容器802的电容和其他电容的和。
[算式2]
因为节点A的电流IA是流到节点A的电荷（或者从节点A流出的电荷）的时间微分，所以节点A的电流IA用如下算式表达。
[算式3]
如此，根据连接到节点A的电容CA和输出端子的输出电位Vout，可以获得节点A的电流IA。
根据上述方法，可能测量在截止状态下的晶体管的源极和漏极之间流动的泄漏电流（截止状态电流）。
在此，使用沟道长度L为10μm且沟道宽度W为50μm的得到高纯度化的氧化物半导体层来形成晶体管804和808。此外，在并联排列的测量系统800中，分别将电容器802的电容值设定为100fF，1pF，3pF。
注意，在上述测量中， VDD是5V且VSS是0V。在测量期间中，将电位V1基本设定为VSS，而只在每10秒至300秒中的100毫秒的期间中将电位V1设定为VDD。此外，用于流经元件的电流I的计算中的Δt大约是30000秒。
图5示出根据上述电流测量的经过时间Time（时间）和输出电位Vout的关系。根据图5，随着时间的经过而电位变化。
图6示出基于上述电流测量来计算的在室温（25℃）的截止状态电流。注意，图6是示出晶体管804或晶体管808的源极-漏极电压V和截止状态电流I之间的关系。根据图6，在源极-漏极电压为4V的条件下截止状态电流大约为40zA/μm。此外，在源极-漏极电压为3.1V的条件下，截止状态电流为10zA/μm以下。注意，1zA表示10-21A。
图7示出基于上述电流测量来计算的在85℃的温度环境中的截止状态电流。图7示出在85℃的温度环境中的晶体管804或晶体管808的源极-漏极电压V和截止状态电流I之间的关系。根据图7，在源极-漏极电压为3.1V的条件下截止状态电流为100zA/μm以下。
根据上述结果，确认：在包括得到高纯度化的氧化物半导体层的晶体管中，截止状态电流可足够小。
（包括像素100的液晶显示装置）
在本说明书所公开的液晶显示装置中，作为设置在各像素中的晶体管，使用包括氧化物半导体层的晶体管105。因为该包括氧化物半导体层的晶体管105的截止状态电流小，所以在该液晶显示装置中，可以保持施加到液晶元件的电压而在各像素中不设置电容器。由此，可以提高各像素中的开口率。另外，可以去除延伸到液晶显示装置的像素部的电容器布线。因此，在本说明书所公开的液晶显示装置中，没有起因于电容器布线的寄生电容。具体而言，没有信号线与电容器布线隔着绝缘层立体交叉的区域中提供的电容等寄生电容。结果，在本说明书所公开的液晶显示装置中，可以提高信号线的驱动频率。就是说，本说明书所公开的液晶显示装置优选用作进行双倍帧速率驱动或比双倍帧速率更高的速率驱动的液晶显示装置。
当进行双倍帧速率驱动或比双倍帧速率更高的速率驱动时，各像素中的数据信号的重写频率增加。就是说，施加到各像素中的液晶元件的电压的期间变短。因此，可以进一步减少施加到液晶元件的电压的变动（各像素中的显示的劣化（变化））。另外，当本说明书所公开的液晶显示装置通过场序制系统来驱动时也可以获得类似的效果。就是说，对本说明书所公开的液晶显示装置进行通过场序制驱动是优选的。
尤其是，本说明书所公开的液晶显示装置作为大型液晶显示装置（例如，尺寸40英寸以上）使用时的效果很大。随着液晶显示装置的尺寸增加，由于布线电阻等的数据信号的延迟等容易出现。与此相反，在本说明书所公开的液晶显示装置中，减少在信号线中产生的寄生电容，使得可以降低数据信号的延迟等。另外，当小型液晶显示装置和大型液晶显示装置中的像素数相同时，大型液晶显示装置中所包括的各像素的尺寸变大。这意味着液晶元件本身的电容值变大。因此，除了在各像素中使用包括氧化物半导体层的晶体管105之外，液晶元件本身的电容值变大，对减少施加到液晶元件的电压的变动有所贡献。
另外，本说明书所公开的液晶显示装置作为高清晰度（像素数大）的液晶显示装置（例如，全高清晰度（FHD）、2K4K以上的清晰度）使用时的效果很大。与液晶显示装置的高清晰化（像素数的增加）附随设置在像素部中的布线数增加，使得在信号线中产生的寄生电容容易增加。与此相反，因为在本说明书所公开的液晶显示装置中不设置电容器布线，所以可以降低寄生电容的增加。另外，当在像素数多的液晶显示装置和像素数少的液晶显示装置中，该液晶显示装置的尺寸相等时，前者装置的像素部中的布线密度增加。这意味着各像素的开口率降低。与此相反，在本说明书所公开的液晶显示装置中，在各像素中不设置电容器，所以可以抑制开口率的降低。
另外，在常规的液晶显示装置中，各像素的数据信号的保持特性主要根据设置在各像素中设置的晶体管的特性（截止状态电流的值）决定。但是通过将包括得到高纯度化的氧化物半导体层的晶体管105用作设置在各像素中的晶体管，主要根据液晶元件的特性（在液晶元件中流动的电流）决定。换言之，在本说明书所公开的液晶显示装置中，通过液晶元件的电荷的泄漏的影响比通过晶体管105的电荷的泄漏的影响大。因此，作为液晶元件中包括的液晶材料，优选使用其固有电阻率高的物质。具体地说，在本说明书所公开的液晶显示装置中，液晶材料的固有电阻率为1×1012Ω·cm以上，优选为高于1×1013Ω·cm，更优选为高于1×1014Ω·cm。因为杂质从取向膜或密封材料混入的可能性，所以当使用该液晶材料来形成液晶元件时，液晶元件的电阻率优选为1×1011Ω·cm以上，更优选为高于1×1012Ω·cm。注意，本说明书中的固有电阻的值是在20℃测量的值定义的。
（像素的结构的变形例子）
具有上述结构的液晶显示装置是本发明的一个实施方式，本发明还包括在某些点与具有上述结构的液晶显示装置不同的液晶显示装置。
虽然，在上述液晶显示装置中，在信号线103和扫描线101之间及信号线103和扫描线102之间只设置栅极绝缘层112（参照图1C），但是也可以在信号线103和栅极绝缘层112之间设置氧化物半导体层201（参照图8A）。就是说，在形成晶体管105中包括的氧化物半导体层113的工序（光刻工序及蚀刻工序）中，也可以在后面形成信号线103的区域中不对氧化物半导体层进行蚀刻的情况下使它残留。因此，通过在信号线103和栅极绝缘层112之间设置氧化物半导体层201，可以进一步降低信号线103和扫描线101之间及信号线103和扫描线102之间的寄生电容。
另外，也可以在信号线103和栅极绝缘层112之间选择性地设置氧化物半导体层。例如，可以分别在信号线103与扫描线101彼此立体交叉的区域117a及信号线103与扫描线102彼此立体交叉的区域117c中，选择性地设置氧化物半导体层202a和氧化物半导体层202b（参照图8B）。另外，也可以采用除了区域117a、117c之外，还在区域117b的一部分中选择性地设置氧化物半导体层202a、202b的结构（参照图8C）。注意，在此情况下，由于信号线103和栅极绝缘层112之间的氧化物半导体层，在区域117b中的信号线103的上表面出现台阶，但是在本说明书中，可以将该上表面形状看作大致平面形状。换言之，在夹在扫描线101、扫描线102及氧化物半导体层202a、202b的一部分造成的台阶之间的整个区域中，信号线103和栅极绝缘层112彼此直接接触，并且，在该区域中，信号线103的整个上表面都在同一平面上或大致同一平面上存在。
在上述液晶显示装置中，作为设置在各像素中的晶体管，使用作为具有底栅结构的晶体管的一种的沟道蚀刻型晶体管105（参照图1B），但是也可以使用具有其他结构的晶体管。例如，可以使用作为具有底栅结构的晶体管的一种的沟道停止型晶体管210（参照图9A），或者作为具有底栅结构的晶体管的一种的底接触型晶体管220（参照图9B）。
具体而言，图9A所示的沟道停止型晶体管210包括：设置在衬底110上的栅极层111；设置在栅极层111上的栅极绝缘层112；设置在栅极绝缘层112上的氧化物半导体层113；设置在氧化物半导体层113的中央部上的用作沟道保护层的绝缘层211；设置在氧化物半导体层113的一端及绝缘层211的一端上的源极层和漏极层中的一方114a；以及设置在氧化物半导体层113的另一端及绝缘层211的另一端上的源极层和漏极层中的另一方114b。注意，绝缘层211可以使用无机绝缘膜诸如氧化硅膜、氧氮化硅膜、氧化铝膜或氧氮化铝膜等来形成。
图9B所示的底接触型晶体管220包括：设置在衬底110上的栅极层111；设置在栅极层111上的栅极绝缘层112；设置在栅极绝缘层112上的源极层和漏极层中的一方114a及源极层和漏极层中的另一方114b；以及设置在源极层和漏极层中的一方114a的一端上、源极层和漏极层中的另一方114b的一端上及栅极绝缘层112上的氧化物半导体层113。
并且，当设置在各像素中的晶体管为沟道停止型晶体管210时，可以在信号线103和栅极绝缘层112之间设置绝缘层212（参照图9C）。注意，绝缘层212是使用与晶体管210中所包括的用作沟道保护层的绝缘层211相同的材料来形成的绝缘层。另外，也可以在栅极绝缘层112和绝缘层212之间设置氧化物半导体层（未图示）。注意，该氧化物半导体层是使用与晶体管210中所包括的氧化物半导体层113相同的材料来形成的氧化物半导体层。并且，也可以只在扫描线101和扫描线102上选择性地设置该氧化物半导体层及该绝缘层（未图示）。
作为备选，也可以使用顶栅型晶体管230（参照图10A）作为晶体管105。具体而言，图10A所示的顶栅型晶体管230包括：设置在衬底110上的基底绝缘层231；设置在基底绝缘层231上的氧化物半导体层113；设置在氧化物半导体层113上的栅极绝缘层112；设置在栅极绝缘层112上的栅极层111；在设置在氧化物半导体层113及栅极层111上的绝缘层232中形成的接触孔233a中接触于氧化物半导体层113的源极层和漏极层中的一方114a；以及在设置在氧化物半导体层113及栅极层111上的绝缘层232中形成的接触孔233b中接触于氧化物半导体层113的源极层和漏极层中的另一方114b。源极层和漏极层中的另一方114b在设置在晶体管230上的绝缘层234中形成的接触孔235中电连接到像素电极层107。在此情况下，信号线103在区域117a和117c中，隔着绝缘层232与扫描线101、102立体交叉（参照图10B）。注意，基底绝缘层231可以形成有使用氮化硅膜、氧化硅膜、氮氧化硅膜和氧氮化硅膜中的一种或多种膜的叠层结构或单层结构。绝缘层232可以形成有使用氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜、氮氧化铝膜和氧化铪膜等的无机绝缘体中的一种或多种膜的叠层结构或单层结构。注意，绝缘层234可以使用与绝缘层232的无机绝缘体类似的无机绝缘体膜或使用聚酰亚胺、丙烯树脂、苯并环丁烯基树脂等的有机材料来形成。
虽然，在上述液晶显示装置中，在各像素中设置一个晶体管，但是也可以在各像素中设置两个以上的晶体管。例如，为了垂直定向（Vertical Alignment；VA）方式的液晶显示装置的有关视角的问题，两个晶体管设置在各像素中的情况下，可以使用包括氧化物半导体层的晶体管作为这两个晶体管。在此，该液晶显示装置被视为在各像素中包括通过晶体管的两个漏路径的液晶显示装置。因此，在常规的液晶显示装置中，通过在各像素中设置两个电容器，增大电容器的面积来保持施加到液晶元件的电压。换言之，牺牲开口率而保持施加到液晶元件的电压。与此相反，在本说明书所公开的液晶显示装置中，大大降低通过包括氧化物半导体层的晶体管的电荷的漏泄，使得可以去除电容器本身。就是说，在本说明书所公开的液晶显示装置中，即使在各像素中设置多个晶体管也可以维持高开口率。
（晶体管的制造方法的具体例子）
下面，作为设置在本说明书所公开的液晶显示装置的各像素中的晶体管的一个例子，参照图11A至图11D对作为具有底栅结构的晶体管的一种的沟道蚀刻型晶体管410的制造工序进行说明。虽然在此示出单栅晶体管，但是也可以根据需要形成具有多个沟道形成区的多栅晶体管。
下面，参照图11A至图11D，对在衬底400上制造晶体管410的工序进行说明。
首先，在具有绝缘表面的衬底400上形成导电膜，并且在其上进行第一光刻工序，使得形成栅极层411。注意，在该工序中使用的抗蚀剂掩模也可以通过喷墨法来形成。当使用喷墨法来形成抗蚀剂掩模时因为不使用光掩模，所以可以降低制造成本。
虽然对可用作具有绝缘表面的衬底400的衬底没有特殊的限制，但是至少必须要具有能够承受后面的加热处理程度的耐热性。例如，可以使用钡硼硅酸盐玻璃、铝硼硅酸盐玻璃等的玻璃衬底。当使用玻璃衬底并且后面进行的加热处理的温度较高时，优选使用应变点为730℃以上的玻璃衬底。
也可以在衬底400和栅极层411之间设置成为基底层的绝缘层。基底层具有防止杂质元素从衬底400扩散的功能，并可以形成有使用氮化硅膜、氧化硅膜、氮氧化硅膜和氧氮化硅膜中的一种或多种膜的叠层结构或单层结构。
栅极层411可形成成具有使用钼、钛、铬、钽、钨、铝、铜、钕、或钪等的金属或包含任何这些金属材料作为主要组分的合金的单层结构或叠层结构。
例如，作为栅极层411的双层结构，优选的是以下结构：在铝层上层叠钼层的结构；在铜层上层叠钼层的双层结构；在铜层上层叠氮化钛层或氮化钽层的结构；或者层叠氮化钛层和钼层的结构。作为三层结构，优选的是钨层或氮化钨层、铝和硅的合金层或铝和钛的合金层及氮化钛层或钛层的叠层。
接着，在栅极层411上形成栅极绝缘层402。
栅极绝缘层402可以形成成具有使用通过等离子体CVD法或溅射法等的氧化硅层、氮化硅层、氧氮化硅层、氮氧化硅层和氧化铝层的单层或叠层结构。例如，使用硅烷（SiH4）、氧及氮并利用等离子体CVD法形成氧氮化硅层，作为沉积气体。此外，可以使用氧化铪(HfOx)或氧化钽(TaOx)等高k材料作为栅极绝缘层402。将栅极绝缘层402的厚度形成为100nm以上且500nm以下，当采用例如叠层结构来形成栅极绝缘层402时，层叠厚度为50nm以上且200nm以下的第一栅极绝缘层和厚度为5nm以上且300nm以下的第二栅极绝缘层。
这里，通过等离子体CVD法形成氧氮化硅层，作为栅极绝缘层402。
作为栅极绝缘层402，可以使用高密度等离子体装置形成氧氮化硅层。这里高密度等离子体装置指的是可实现1×1011/cm3以上的等离子体密度的装置。例如，施加3kW至6kW的微波功率来产生等离子体使得形成绝缘层。
在反应室中，作为原料气体（source gas）引入硅烷（SiH4）、一氧化二氮（N2O）及稀有气体。然后在10Pa至30Pa的压力下产生高密度等离子体，并在玻璃衬底等的具有绝缘表面的衬底上形成绝缘层。然后，停止硅烷（SiH4）的供给，并可以在不使绝缘层暴露于大气的条件下引入一氧化二氮（N2O）和稀有气体对绝缘层表面进行等离子体处理。通过上述工序过程形成的绝缘层即使其厚度薄也可以对晶体管的高可靠性有所贡献。
当形成栅极绝缘层402时，引入到反应室中的硅烷（SiH4）和一氧化二氮（N2O）的流量比在1：10至1：200的范围内。作为引入到反应室中的稀有气体，可以使用氦、氩、氪、氙等。尤其，优选使用廉价的氩。
由于使用高密度等离子体装置形成的绝缘层可以具有均匀的厚度所以具有优越的台阶覆盖性。另外，利用高密度等离子体装置，可以对薄绝缘膜的厚度进行精密的控制。
通过上述工序过程形成的绝缘层与使用常规的平行平板型等离子体CVD装置形成的绝缘层大不一样。当使用相同的蚀刻剂对蚀刻速度进行比较时，通过上述工序过程形成的绝缘层的蚀刻速度比使用常规的平行平板型等离子体CVD装置形成的绝缘膜的蚀刻速度慢10％以上或20％以上，由此可以说使用高密度等离子体装置形成的绝缘层是致密的膜。
后面的工序中变成I型化或实质上I型化的氧化物半导体（被高纯度化的氧化物半导体）对界面能级（interface state）、界面电荷非常敏感；所以与栅极绝缘层之间的界面十分重要。因此，接触于被高纯度化的氧化物半导体的栅极绝缘层需要具有高品质。由此，由于可以形成耐压高的致密且高品质的绝缘膜，所以优选采样利用微波（2.45GHz）的高密度等离子体CVD装置。通过使被高纯度化的氧化物半导体与高品质的栅极绝缘层接触，可以降低界面能级密度并可获得良好的界面特性。重要的是：除了作为栅极绝缘层的膜品质良好以外，栅极绝缘层还具有更低的与氧化物半导体之间的界面能级密度以及良好的界面。
接着，在栅极绝缘层402上形成厚度为2nm以上且200nm以下的氧化物半导体膜430。注意，优选的是，在通过溅射法形成氧化物半导体膜430之前，通过引入氩气体并产生等离子体的反溅射，以去除附着到栅极绝缘层402表面的粉状物质（也称为微粒或尘屑）。反溅射是指不对靶材一侧施加电压而使用RF电源在氩气氛中对衬底一侧施加电压，使得在衬底附近形成等离子体以进行表面改性的方法。注意，也可以使用氮气氛、氦气氛、氧气氛等代替氩气氛。
作为氧化物半导体膜430，使用In-Ga-Zn-O基氧化物半导体膜、In-Sn-O基氧化物半导体膜、In-Sn-Zn-O基氧化物半导体膜、In-Al-Zn-O基氧化物半导体膜、Sn-Ga-Zn-O基氧化物半导体膜、Al-Ga-Zn-O基氧化物半导体膜、Sn-Al-Zn-O基氧化物半导体膜、In-Zn-O基氧化物半导体膜、Sn-Zn-O基氧化物半导体膜、Al-Zn-O基氧化物半导体膜、In-O基氧化物半导体膜、Sn-O基氧化物半导体膜、Zn-O基氧化物半导体膜。这里，利用In-Ga-Zn-O基金属氧化物靶材通过溅射法来形成氧化物半导体膜430。图11A中示出在这个阶段的截面图。作为备选，可以在稀有气体（典型的是氩）气氛中、氧气氛中或稀有气体（典型的是氩）及氧的混合气氛中通过溅射法形成氧化物半导体膜430。另外，当采用溅射法时，也可以使用包含2wt%以上且10wt%以下的SiO2的靶材来进行沉积，而使氧化物半导体膜430中包含阻碍晶化的SiOx（x>0），使得可在后面的工序中用于脱水化或脱氢化的加热处理时抑制晶化。
这里，使用包含In、Ga及Zn的金属氧化物靶材（In2O3:Ga2O3:ZnO=1:1:1[mol]，以及In:Ga:Zn=1:1:0.5[atom]）进行膜沉积。沉积条件设置如下：衬底和靶材之间的距离是100mm；压力是0.2Pa；直流（DC）功率是0.5kW；以及气氛是氩及氧的混合气氛（氩:氧=30sccm:20sccm，以及氧流量比率是40%）。注意，脉冲直流（DC）电源是优选的，因为可以减少沉积时产生的粉状物质，并且膜厚度可均匀。将In-Ga-Zn-O基膜形成为厚度是2nm以上200nm以下。这里，作为氧化物半导体膜，利用In-Ga-Zn-O基金属氧化物靶材通过溅射法形成厚度为20nm的In-Ga-Zn-O基膜。作为包含In、Ga及Zn的金属氧化物靶材，也可以使用具有In:Ga:Zn=1:1:1[atom]的组成比的金属氧化物靶材或具有In:Ga:Zn=1:1:2[atom]的组成比的靶材。
溅射法的例子包括，使用高频电源作为溅射电源的RF溅射法、DC溅射法以及以脉冲方式施加偏压的脉冲DC溅射法。RF溅射法主要用在形成绝缘膜的情况中，而DC溅射法主要用在形成金属膜的情况中。
还有可以设置多个材料不同的靶材的多源溅射装置。利用多源溅射装置，可以在同一反应室中层叠形成不同材料的膜，或可以在同一反应室中通过同时放电而形成多种材料的膜。
此外，还有在反应室内设有磁石系统并用于磁控管溅射法的溅射装置，以及用于ECR溅射法的溅射装置，其中应用在微波的情况下产生的等离子体而不是辉光放电。
另外，作为通过溅射法的沉积方法，有如下方法：在沉积期间使靶材物质与溅射气体产生化学反应而形成它们的化合物薄膜的反应溅射法；以及在沉积期间对衬底也施加电压的偏压溅射法。
接着，在第二光刻工序中将氧化物半导体膜430加工为岛状氧化物半导体层。注意，该工序中使用的抗蚀剂掩模可以通过喷墨法形成。当通过喷墨法形成抗蚀剂掩模时无需光掩模，因此可以降低制造成本。
接着，对氧化物半导体层进行脱水化或脱氢化。用于进行脱水化或脱氢化的第一加热处理的温度为400℃以上且750℃以下，优选为400℃以上且低于衬底的应变点。这里，将衬底放入作为加热处理装置之一的电炉中，在氮气氛中以450℃对氧化物半导体层进行1小时的加热处理，以及然后为了防止水、氢再次混入到氧化物半导体层，在不使其暴露于大气的情况下进行冷却；由此获得氧化物半导体层431（参照图11B）。
注意，加热处理装置不局限于电炉而可以包括通过来自电阻发热元件等的发热元件的热传导或热辐射对被处理对象进行加热的装置。例如，可以使用气体快速热退火（GasRapid Thermal Anneal：GRTA）装置、灯快速热退火（Lamp Rapid Thermal Anneal：LRTA）装置等的快速热退火（Rapid Thermal Anneal：RTA）装置。LRTA装置是通过卤素灯、金卤灯、氙弧灯、碳弧灯、高压钠灯或者高压汞灯等的灯发射的光（电磁波）辐射来加热被处理对象的装置。GRTA装置是使用高温气体进行加热处理的装置。作为气体，使用如氩等的稀有气体或像氮那样的即使进行加热处理也不与被处理对象产生反应的惰性气体。
例如，作为第一加热处理，可以进行GRTA，其中将衬底移动到加热到高温（即650℃至700℃）的惰性气体中，进行几分钟的加热，然后将衬底从加热到高温的惰性气体中移出。通过使用GRTA可以实现短时期的高温加热处理。
注意，在第一加热处理中，优选氮或稀有气体（诸如氦、氖或氩）的气氛中不包含水、氢等。优选将引入加热处理装置中的氮或稀有气体（诸如氦、氖或氩）的纯度设定为6N（99.9999%）以上，更优选设定为7N（99.99999%）以上（即，杂质浓度为1ppm以下，优选为0.1ppm以下）。
可以对被加工为岛状氧化物半导体层之前的氧化物半导体膜430进行氧化物半导体层的第一加热处理。在该情况中，在进行第一加热处理之后，从加热装置取出衬底，并且然后进行第二光刻工序。
对氧化物半导体层进行脱水化、脱氢化的加热处理，可以在任何以下时序进行：形成氧化物半导体层之后；在氧化物半导体层上形成源电极层及漏电极层之后；以及在源电极层及漏电极层上形成保护绝缘膜之后。
在栅极绝缘层402中形成开口部时，形成开口部的工序也可以在对氧化物半导体膜430进行脱水化或脱氢化处理之前或者之后进行。
注意，氧化物半导体膜430的蚀刻不限定于湿蚀刻，也可以采用干蚀刻。
作为用于干法蚀刻的蚀刻气体，优选使用包括氯的气体（氯基气体，例如氯（Cl2）、三氯化硼（BCl3）、四氯化硅（SiCl4）、四氯化碳（CCl4）等）。
作为备选，还可以使用包含氟的气体（氟基气体，例如四氟化碳（CF4）、六氟化硫（SF6)、三氟化氮（NF3）、三氟甲烷（CHF3）等）、溴化氢（HBr）、氧（O2）或添加了氦（He）或氩（Ar）等的稀有气体的任何这些气体。
作为干蚀刻法，可以使用平行平板型反应离子蚀刻（Reactive Ion Etching：RIE）法或感应耦合等离子体（Inductively Coupled Plasma：ICP）蚀刻法。为了将膜蚀刻为所希望的形状，适当地调节蚀刻条件（施加到线圈形电极的电功率的量、施加到衬底一侧的电极的电功率的量、衬底一侧的电极温度等）。
作为用于湿蚀刻的蚀刻液，可以使用将磷酸、醋酸以及硝酸混合的溶液等。此外，也可以使用ITO07N（日本关东化学公司制造）。
通过清洗去除湿蚀刻后的蚀刻液以及被蚀刻掉的材料。也可以对包括被蚀刻掉的材料和蚀刻液的废液进行提纯，可再用该材料。当从该蚀刻后的废液中收集在氧化物半导体层中包括的铟等的材料并对其进行再用时，可以有效地使用资源并降低成本。
根据材料而适当地调节蚀刻条件（蚀刻液、蚀刻时间、温度等），使得可将材料蚀刻成所希望的形状。
接着，在栅极绝缘层402及氧化物半导体层431上形成金属导电膜。可通过溅射法或真空蒸镀法形成金属导电膜。作为金属导电膜的材料，可以举出选自铝（Al）、铬（Cr）、铜（Cu）、钽（Ta）、钛（Ti）、钼（Mo）、钨（W）中的元素、包含任何这些元素作为成分的合金或包含任何这些元素组合的合金等。作为备选，也可以使用选自锰（Mn）、镁（Mg）、锆（Zr）、铍（Be）、钇（Y）中的一种或多种材料。另外，金属导电膜可以具有单层结构或两层以上的叠层结构。例如，可以举出以下结构：包括硅的铝膜的单层结构、铜膜或包括铜作为主要成分的膜的单层结构、在铝膜上层叠钛膜的双层结构、在氮化钽膜或氮化铜膜上层叠铜膜的双层结构、在钛膜上层叠铝膜并在铝膜上层叠另一钛膜的三层结构。作为备选，也可以使用：包含铝（Al）与选自钛（Ti）、钽（Ta）、钨（W）、钼（Mo）、铬（Cr）、钕（Nd）和钪（Sc）中的一个或多个元素的膜、合金膜或氮化膜。
当在形成金属导电膜之后进行加热处理时，优选金属导电膜具有足以耐受该加热处理的高耐热性。
通过第三光刻工序在金属导电膜上形成抗蚀剂掩模，并进行选择性的蚀刻，使得形成源极层415a及漏极层415b。然后去除抗蚀剂掩模（参照图11C）。作为备选，该工序中使用的抗蚀剂掩模可以通过喷墨法形成。通过喷墨法形成抗蚀剂掩模无需光掩模；因此可以降低制造成本。
注意，适当地调节材料及蚀刻条件，使得氧化物半导体层431不被金属导电膜的蚀刻去除。
这里，将钛膜用作金属导电膜，将In-Ga-Zn-O基氧化物用于氧化物半导体层431，并且使用过氧化氢氨水（氨、水和过氧化氢水的混合液）。
注意，在第三光刻工序中，有时氧化物半导体层431被部分蚀刻，由此形成具有槽部（凹部）的氧化物半导体层。
为了减少光刻工序中使用的光掩模数及光刻工序数，也可以使用由透过的光成为多种强度的曝光掩模的多色调掩模（multi-tone mask）进行蚀刻工序。由于使用多色调掩模形成的抗蚀剂掩模具有多种厚度，且通过进行灰化进一步改变形状，因此可以在多个蚀刻工序使用以提供不同图案。由此，可以通过一个多色调掩模形成至少对应于两种以上的不同图案的抗蚀剂掩模。由此，可以减少曝光掩模数且还可以减少对应的光刻工序数，由此可以实现工序的简化。
接着，进行使用一氧化二氮（N2O）、氮（N2）或氩（Ar）等气体的等离子体处理。通过该等离子体处理去除附着在氧化物半导体层的暴露表面上的吸附水等。也可以使用氧和氩的混合气体进行等离子体处理。
在进行等离子体处理后，在不使氧化物半导体层暴露于大气的情况下形成与氧化物半导体层的一部分接触的并成为保护绝缘膜的氧化物绝缘层416。
可适当地使用溅射法等的不会使水、氢等的杂质混入到氧化物绝缘层416的方法形成厚度至少为1nm的氧化物绝缘层416。当氧化物绝缘层416中包含氢时，造成氢进入氧化物半导体层中从而导致氧化物半导体层431的背沟道具有低电阻（成为N型）并因此可能形成寄生沟道。因此，重要的是采用不使用氢的沉积方法，以便使氧化物绝缘层416包含经可能少的氢。
这里，通过溅射法沉积用作氧化物绝缘层416的厚度为200nm的氧化硅膜。沉积时的衬底温度可以是室温以上且300℃以下，在此为100℃。可以在稀有气体（典型的是氩）气氛中、氧气氛中或稀有气体（典型的是氩）和氧的气氛中，进行通过溅射法形成氧化硅膜。作为靶材，可以使用氧化硅靶材或硅靶材。例如，可以在氧及氮的气氛中通过溅射法使用硅靶材来形成氧化硅膜。
接着，在惰性气体气氛中或在氧气体气氛中进行第二加热处理（优选为200℃以上且400℃以下，例如250℃以上且350℃以下）。例如，在氮气氛中以250℃进行1小时的第二加热处理。通过第二加热处理，氧化物半导体层的一部分（沟道形成区）以与氧化物绝缘层416接触的状态受到加热。由此，氧化物半导体层的一部分（沟道形成区）被供应氧。另外，通过该加热处理，可以从氧化物半导体层传输氢到氧化物绝缘层416中。
通过上述工序，对氧化物半导体层进行了用于脱水化或脱氢化的加热处理，然后选择性地使氧化物半导体层的一部分（沟道形成区）处于氧过剩状态。由此，与栅极层411重叠的沟道形成区413变成I型，并以自对准方式形成与源极层415a重叠的源区414a及与漏极层415b重叠的漏区414b。通过上述工序形成晶体管410。
在如栅极偏压-热应力试验（BT试验）中的那些条件的若干条件下（例如，在85℃，2×106V/cm且时间为12小时），如果在氧化物半导体中存在杂质（氢等），则杂质和氧化物半导体的主要成分之间的键被强电场（B：偏压）和高温（T：温度）切断，使得产生的悬空键导致阈值电压（Vth）的漂移。另一方面，通过经可能多地去除氧化物半导体中的杂质，尤其是氢或水等，并使用上述高密度等离子体CVD装置形成耐压性高的致密且高品质的绝缘膜以及绝缘模与氧化物半导体的良好界面特性，如上所述，由此可以获得即使在严酷的外部环境下也稳定的晶体管。
并且还可以在大气中以100℃以上且200℃以下进行1小时以上且30小时以下的附加加热处理。这里，以150℃进行10小时的加热处理。可在固定加热温度进行该加热处理。作为备选，可以反复多次进行加热温度的以下变化：加热温度从室温升到100℃以上且200℃以下的温度然后降到室温。另外，该加热处理还可以在形成氧化物绝缘层416之前在减压下进行。通过在减压下进行加热处理，可以缩短加热时间。
通过在与漏极层415b重叠的氧化物半导体层的部分中形成漏区414b，可以提高晶体管的可靠性。具体而言，通过形成漏区414b,可以获得导电性可从漏极层415b通过漏区414b到沟道形成区413变化的结构。
另外，当氧化物半导体层的厚度为15nm以下时，氧化物半导体层中的源区或漏区形成在整个厚度方向上。当氧化物半导体层的厚度为30nm以上且50nm以下时，氧化物半导体层的一部分，即与源极层或漏极层接触的区域以及其附近被低电阻化而形成源区或漏区，可以使氧化物半导体层的接近栅极绝缘层的区域成为I型。
还可以在氧化物绝缘层416上形成保护绝缘层。例如，通过RF溅射法形成氮化硅膜。由于RF溅射法具有高量产性，所以它优选用作保护绝缘层的沉积方法。作为保护绝缘层，使用不包括水分、氢离子或OH-等的杂质并阻挡这些杂质从外部侵入的无机绝缘膜；例如使用氮化硅膜、氮化铝膜、氮氧化硅膜、氧氮化铝膜等。这里，作为保护绝缘层，使用氮化硅膜形成保护绝缘层403（参照图11D）。
（安装有液晶显示装置的各种电子装置）
下面，参照图12A至12F对本说明书中公开的安装有液晶显示装置的电子装置的例子进行说明。
图12A示出膝上型个人计算机，其包括主体2201、框体2202、显示部分2203和键盘2204等。
图12B示出个人数字助理（PDA），其包括设置有显示部2213、外部接口2215及操作按钮2214等的主体2211。包括触屏笔（stylus）2212，作为附属部件。
图12C示出作为电子纸的一个例子的电子书阅读器2220。电子书阅读器2220包括两个框体，框体2221及框体2223。框体2221及框体2223由轴部2237形成为一体，并且可以以该轴部2237为轴开闭电子书阅读器2220。通过这种结构，电子书阅读器2220可以用作纸质书籍。
框体2221中包括显示部2225，并且框体2223中包括显示部2227。显示部2225及显示部2227可以一个图像或不同图像。在显示部显示彼此不同的画面的结构中，例如右边的显示部（图12C中的显示部2225）可以显示文本，而左边的显示部（图12C中的显示部2227）可以显示图像。
此外，在图12C中，框体2221设有操作部等。例如，框体2221设有电源开关2231、操作键2233以及扬声器2235等。利用操作键2233可以翻页。注意，还可以在框体的设置显示部的面上设置键盘、定位装置等。另外，也可以在框体的背面或侧面上设置外部连接用端子（耳机端子、USB端子或可与AC适配器及USB缆线等的各种缆线连接的端子等）、记录介质插入部等。此外，电子书阅读器2220可以具有电子词典的功能。
电子书阅读器2220可以配置成以无线的方式收发信息。通过无线通信，可从电子书阅读器服务器购买并下载所希望的书籍数据等。
注意，电子纸可以应用于显示信息的所有领域的装置。例如，除了电子书阅读器之外还可以将电子纸用于招贴、电车等交通工具中的广告、信用卡等各种卡片中的显示等。
图12D示出移动电话。该移动电话包括两个框体，框体2240及框体2241。框体2241设有显示面板2242、扬声器2243、麦克风2244、定位装置2246、影像拍摄装置用透镜2247以及外部连接端子2248等。框体2240设有对该移动电话进行充电的太阳能电池单元2249、外部存储器插槽2250等。框体2241中包括天线。
显示面板2242具有触摸面板功能，图12D中使用虚线示出作为图像被显示出来的多个操作键2245。注意，该移动电话包括用来将太阳能电池单元2249输出的电压升压到各电路所需要的电压的升压电路。另外，除了上述结构以外，移动电话还可以包括非接触IC芯片、小型记录装置等。
根据应用方式适当地改变显示面板2242的显示方向。另外，在与显示面板2242同一面上设有影像拍摄装置用透镜2247，因此可以用作视频电话。扬声器2243及麦克风2244可以用于视频电话呼叫、录音、播放声音等以及语音呼叫。再者，处于如图12D所示的展开状态的框体2240和框体2241可以滑动使得一个框体与另一框体重合，从而使得移动电话适合于携带。
外部连接端子2248能够与AC适配器或USB缆线等各种缆线连接，其使得能够进行移动电话的充电和数据通信。另外，通过将记录介质插入到外部存储器插槽2250，可以保存及移动更大量的数据。另外，除了上述功能之外，还可以设置红外通信功能、电视接收功能等。
图12E示出数码相机。该数码相机包括主体2261、显示部（A）2267、取景器2263、操作开关2264、显示部（B）2265及电池2266等。
图12F示出电视装置，电视装置2270包括显示部2273，显示部2273被包括在框体2271中。显示部2273可以显示图像。在此，支架2275支撑框体2271。
可以通过框体2271的操作开关或单独的遥控器2280操作电视装置2270。通过遥控器2280的操作键2279控制频道及音量，使得可以控制显示部2273上显示的图像。此外，遥控器2280可具有显示从该遥控器2280输出的信息的显示部2277。
注意，电视装置2270优选设置有接收器或调制解调器等。通过接收器，可接收一般电视广播。此外，当电视装置经由调制解调器连接到有线或无线的通信网络，可以执行单向（从发送者到接收者）或双向（在发送者与接收者之间或者在接收者之间）的数据通信。
本申请基于2010年向日本专利局提交的日本专利申请2010-042584，本文通过引用包括其整体内容。

Claims (16)

1.一种液晶显示装置，包括：
彼此排列为平行或大致平行的第一扫描线及第二扫描线；
信号线；
与所述第一扫描线及所述信号线电连接的晶体管，该晶体管包括栅极、栅极绝缘层及氧化物半导体层；
与所述晶体管电连接的液晶元件；以及
在所述栅极绝缘层之上和所述信号线之下的第一绝缘层，
其中所述信号线与所述第一扫描线立体交叉，由于所述第一扫描线在所述信号线中形成有第一台阶，
其中所述信号线与所述第二扫描线立体交叉，由于所述第二扫描线在所述信号线中形成有第二台阶，
其中所述信号线的整个上表面在所述第一台阶和所述第二台阶之间的区域中位于同一平面上或大致同一平面上，以及
其中所述第一绝缘层在所述区域中接触于所述信号线。
2.根据权利要求1所述的液晶显示装置，
其中所述氧化物半导体层具有低于1×1012/cm3的载流子密度。
3.根据权利要求1所述的液晶显示装置，
其中所述氧化物半导体层包括镓、锌及铟。
4.根据权利要求1所述的液晶显示装置，
其中所述栅极电连接到所述第一扫描线。
5.根据权利要求1所述的液晶显示装置，
其中所述晶体管包括源极及漏极，
其中所述源极和所述漏极中的一方电连接到所述信号线，以及
其中所述源极和所述漏极中的另一方电连接到所述液晶元件。
6.根据权利要求1所述的液晶显示装置，还包括在所述栅极绝缘层和所述第一绝缘层之间的第二氧化物半导体层。
7.一种液晶显示装置，包括：
彼此排列为平行或大致平行的第一扫描线及第二扫描线；
信号线；
晶体管，该晶体管包括：
栅极；
在所述栅极上的栅极绝缘层；
在所述栅极绝缘层上的氧化物半导体层；
及
在所述氧化物半导体层上并且与所述氧化物半导体层接触的源极及漏极；
与所述晶体管电连接的液晶元件，以及
在所述栅极绝缘层之上和所述信号线之下的第一绝缘层，
其中所述信号线与所述第一扫描线立体交叉，由于所述第一扫描线在所述信号线中形成有第一台阶，
其中所述信号线与所述第二扫描线立体交叉，由于所述第二扫描线在所述信号线中形成有第二台阶，
其中所述信号线的整个上表面在所述第一台阶和所述第二台阶之间的区域中位于同一平面上或大致同一平面上，以及
其中，所述第一绝缘层在所述区域中接触于所述信号线。
8.根据权利要求7所述的液晶显示装置，
还包括在所述栅极绝缘层和所述第一绝缘层之间的第二氧化物半导体层。
9.根据权利要求7所述的液晶显示装置，
其中所述栅极绝缘层和所述第一绝缘层夹在所述信号线和所述第一扫描线之间以及所述信号线和所述第二扫描线之间。
10.根据权利要求7所述的液晶显示装置，
其中所述氧化物半导体层具有低于1×1012/cm3的载流子密度。
11.根据权利要求7所述的液晶显示装置，
其中所述氧化物半导体层包括镓、锌及铟。
12.一种包括多个像素的液晶显示装置，所述多个像素中的至少一个包括：
扫描线；
信号线；
包括栅极、栅极绝缘层、氧化物半导体层、源极及漏极的晶体管，其中所述栅极电连接到所述扫描线，并且所述源极和所述漏极中的一方电连接到所述信号线；
电连接到所述源极和所述漏极中的另一方的液晶元件；以及
在所述栅极绝缘层之上和所述信号线之下的第一绝缘层，
其中所述信号线与所述扫描线立体交叉，由于所述扫描线在所述信号线中形成有台阶，
其中所述信号线的整个上表面在所述台阶和位于相邻的像素的台阶之间的区域中位于同一平面上或大致同一平面上，以及
其中所述第一绝缘层在所述区域中接触于所述信号线。
13.根据权利要求12所述的液晶显示装置，
其中所述栅极绝缘层和所述第一绝缘层夹在所述信号线和所述扫描线之间。
14.根据权利要求12所述的液晶显示装置，
还包括在所述栅极绝缘层和所述第一绝缘层之间的第二氧化物半导体层。
15.根据权利要求12所述的液晶显示装置，
其中所述氧化物半导体层具有低于1×1012/cm3的载流子密度。
16.根据权利要求12所述的液晶显示装置，
其中所述氧化物半导体层包括镓、锌及铟。
CN201180010369.5A 2010-02-26 2011-02-02 液晶显示装置 Active CN102754022B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610889237.9A CN107045235A (zh) 2010-02-26 2011-02-02 液晶显示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010042584 2010-02-26
JP2010-042584 2010-02-26
PCT/JP2011/052676 WO2011105210A1 (en) 2010-02-26 2011-02-02 Liquid crystal display device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201610889237.9A Division CN107045235A (zh) 2010-02-26 2011-02-02 液晶显示装置

Publications (2)

Publication Number Publication Date
CN102754022A CN102754022A (zh) 2012-10-24
CN102754022B true CN102754022B (zh) 2016-11-09

Family

ID=44504827

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201180010369.5A Active CN102754022B (zh) 2010-02-26 2011-02-02 液晶显示装置
CN201610889237.9A Pending CN107045235A (zh) 2010-02-26 2011-02-02 液晶显示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201610889237.9A Pending CN107045235A (zh) 2010-02-26 2011-02-02 液晶显示装置

Country Status (6)

Country Link
US (8) US8502226B2 (zh)
JP (11) JP5564452B2 (zh)
KR (10) KR20230155614A (zh)
CN (2) CN102754022B (zh)
TW (10) TWI684809B (zh)
WO (1) WO2011105210A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753654B2 (en) 2001-02-21 2004-06-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic appliance
WO2011048945A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
KR20230155614A (ko) 2010-02-26 2023-11-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
KR101919056B1 (ko) * 2011-04-28 2018-11-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 회로
WO2013054823A1 (en) * 2011-10-14 2013-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101968115B1 (ko) 2012-04-23 2019-08-13 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
US8937307B2 (en) 2012-08-10 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE102013216824A1 (de) 2012-08-28 2014-03-06 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
CN102856392B (zh) * 2012-10-09 2015-12-02 深圳市华星光电技术有限公司 薄膜晶体管主动装置及其制作方法
JP6290576B2 (ja) 2012-10-12 2018-03-07 株式会社半導体エネルギー研究所 液晶表示装置及びその駆動方法
JP5951442B2 (ja) * 2012-10-17 2016-07-13 株式会社半導体エネルギー研究所 半導体装置
WO2014069260A1 (ja) * 2012-10-29 2014-05-08 シャープ株式会社 アクティブマトリクス基板および液晶表示装置
KR102044667B1 (ko) * 2013-05-28 2019-11-14 엘지디스플레이 주식회사 산화물 박막 트랜지스터를 구비한 평판표시장치 및 그의 제조방법
KR102414469B1 (ko) * 2014-03-14 2022-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 회로 시스템
TWI686899B (zh) * 2014-05-02 2020-03-01 日商半導體能源研究所股份有限公司 半導體裝置、觸控感測器、顯示裝置
JP2016127190A (ja) 2015-01-06 2016-07-11 株式会社ジャパンディスプレイ 表示装置
JP2016146422A (ja) 2015-02-09 2016-08-12 株式会社ジャパンディスプレイ 表示装置
CN111830758B (zh) * 2015-02-12 2021-07-13 株式会社半导体能源研究所 显示装置
CN107204362B (zh) 2016-03-18 2021-01-29 株式会社日本显示器 半导体装置
JP2018116228A (ja) 2017-01-20 2018-07-26 株式会社ジャパンディスプレイ 表示装置
JP2021015976A (ja) 2019-07-12 2021-02-12 株式会社半導体エネルギー研究所 記憶装置
JPWO2023048244A1 (zh) 2021-09-22 2023-03-30

Family Cites Families (223)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
DE3511059A1 (de) 1985-03-27 1986-10-02 Metallgesellschaft Ag, 6000 Frankfurt Isolier-einrichtung
DE3689843T2 (de) 1986-03-06 1994-09-01 Toshiba Kawasaki Kk Steuerschaltung einer Flüssigkristallanzeige.
DE3714164A1 (de) 1986-04-30 1987-11-05 Sharp Kk Fluessigkristallanzeige
JPS635378A (ja) 1986-06-25 1988-01-11 シャープ株式会社 アクテイブ・マトリクス基板
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2708746B2 (ja) 1987-07-03 1998-02-04 三菱電機株式会社 液晶制御回路
JP2740813B2 (ja) 1988-02-26 1998-04-15 セイコープレシジョン株式会社 非晶質シリコン薄膜トランジシタアレイ基板
JP2568654B2 (ja) * 1988-11-18 1997-01-08 シャープ株式会社 アクティブマトリクス基板
JPH02240636A (ja) * 1989-03-15 1990-09-25 Hitachi Ltd アクティブマトリクス基板とこれを用いた液晶表示素子
US5153754A (en) * 1989-06-30 1992-10-06 General Electric Company Multi-layer address lines for amorphous silicon liquid crystal display devices
JP3245612B2 (ja) * 1991-11-15 2002-01-15 カシオ計算機株式会社 多層配線板の製造方法
US5284789A (en) 1990-04-25 1994-02-08 Casio Computer Co., Ltd. Method of forming silicon-based thin film and method of manufacturing thin film transistor using silicon-based thin film
US5243202A (en) 1990-04-25 1993-09-07 Casio Computer Co., Ltd. Thin-film transistor and a liquid crystal matrix display device using thin-film transistors of this type
US5367179A (en) 1990-04-25 1994-11-22 Casio Computer Co., Ltd. Thin-film transistor having electrodes made of aluminum, and an active matrix panel using same
EP0476701B1 (en) 1990-09-21 1995-12-13 Casio Computer Company Limited A thin-film transistor and a thin film transistor panel using thin-film transistors of this type
JP3295437B2 (ja) 1991-03-29 2002-06-24 日本放送協会 表示装置
JPH0572553A (ja) * 1991-09-11 1993-03-26 Hitachi Ltd 液晶表示装置およびその製造方法
EP0542271B1 (en) 1991-11-15 1998-01-14 Casio Computer Company Limited Thin-film device with a compound conductive layer
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH06235934A (ja) * 1992-12-24 1994-08-23 Matsushita Electric Ind Co Ltd 凹凸酸化膜付き透光性絶縁性基板とその製造方法およびこれを用いたｔｆｔ液晶表示装置
JPH06347827A (ja) * 1993-06-07 1994-12-22 Hitachi Ltd 液晶表示装置およびその製造方法
US5798746A (en) * 1993-12-27 1998-08-25 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US5844538A (en) 1993-12-28 1998-12-01 Sharp Kabushiki Kaisha Active matrix-type image display apparatus controlling writing of display data with respect to picture elements
JPH07218929A (ja) 1994-01-13 1995-08-18 Lg Electron Inc 薄膜トランジスターのアレイ構造
JP3609314B2 (ja) 1994-07-30 2005-01-12 株式会社半導体エネルギー研究所 薄膜トランジスタ及びアクティブマトリクス回路
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) * 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
KR0181781B1 (ko) * 1995-12-30 1999-05-01 구자홍 액정표시장치의 배열기판 및 그 제조방법
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
KR100209620B1 (ko) * 1996-08-31 1999-07-15 구자홍 액정 표시 장치 및 그 제조방법
JPH10274782A (ja) * 1997-03-31 1998-10-13 Sharp Corp 液晶表示装置
JPH11274504A (ja) 1998-03-20 1999-10-08 Advanced Display Inc Ｔｆｔおよびその製法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
US6246070B1 (en) 1998-08-21 2001-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device provided with semiconductor circuit made of semiconductor element and method of fabricating the same
JP3552086B2 (ja) * 1998-10-15 2004-08-11 シャープ株式会社 液晶表示装置
US6493048B1 (en) 1998-10-21 2002-12-10 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
WO2000036641A1 (en) 1998-12-14 2000-06-22 Frontec Incorporated Wiring, thin-film transistor substrate with the wiring, method of manufacture thereof, and liquid crystal display device
US6111619A (en) * 1999-05-27 2000-08-29 Sharp Laboratories Of America, Inc. Method of forming polycrystalline silicon TFTs with TiN/Cu/TiN interconnections for a liquid crystal display pixel array
KR100596468B1 (ko) * 1999-07-28 2006-07-03 엘지.필립스 엘시디 주식회사 박막트랜지스터의 게이트전극 및 그 제조방법
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3701832B2 (ja) 2000-02-04 2005-10-05 インターナショナル・ビジネス・マシーンズ・コーポレーション 薄膜トランジスタ、液晶表示パネル、および薄膜トランジスタの製造方法
KR100686228B1 (ko) * 2000-03-13 2007-02-22 삼성전자주식회사 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법
JP2002026333A (ja) 2000-07-11 2002-01-25 Nec Corp アクティブマトリクス基板の製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP3527193B2 (ja) * 2000-10-13 2004-05-17 Ｎｅｃエレクトロニクス株式会社 液晶表示装置及びコンピュータ
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
KR100803177B1 (ko) * 2001-05-14 2008-02-14 삼성전자주식회사 액정표시장치용 박막 트랜지스터 및 그 제조방법
JP2002055326A (ja) 2001-05-28 2002-02-20 Hitachi Ltd 液晶表示装置
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4019697B2 (ja) * 2001-11-15 2007-12-12 株式会社日立製作所 液晶表示装置
JP3510876B2 (ja) 2002-01-22 2004-03-29 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
KR100863727B1 (ko) * 2002-03-20 2008-10-16 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
KR100866976B1 (ko) 2002-09-03 2008-11-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2004158243A (ja) 2002-11-05 2004-06-03 Ube Ind Ltd 多孔質酸化物半導体薄膜、光電変換素子および太陽電池
KR100505328B1 (ko) 2002-12-12 2005-07-29 엘지.필립스 엘시디 주식회사 구리 몰리브덴막에서 몰리브덴 잔사를 제거할 수 있는식각용액 및 그 식각 방법
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US20050140634A1 (en) * 2003-12-26 2005-06-30 Nec Corporation Liquid crystal display device, and method and circuit for driving liquid crystal display device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006058730A (ja) 2004-08-23 2006-03-02 Sony Corp 表示装置
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
AU2005302964B2 (en) * 2004-11-10 2010-11-04 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
EP1810335B1 (en) * 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5053537B2 (ja) 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
CA2708335A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
KR101282397B1 (ko) 2004-12-07 2013-07-04 삼성디스플레이 주식회사 표시 장치용 배선, 상기 배선을 포함하는 박막 트랜지스터표시판 및 그 제조 방법
KR20060064264A (ko) 2004-12-08 2006-06-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP4841438B2 (ja) * 2004-12-14 2011-12-21 シャープ株式会社 液晶表示装置および液晶表示装置の欠陥修正方法
KR20060084016A (ko) 2005-01-17 2006-07-21 삼성전자주식회사 액정 표시 장치용 박막 표시판 및 액정 표시 장치
KR101112564B1 (ko) * 2005-01-18 2012-03-13 삼성전자주식회사 액정표시장치
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) * 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
KR101209051B1 (ko) 2005-05-04 2012-12-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그를 포함하는 액정 표시 장치
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
TWI281569B (en) * 2005-06-13 2007-05-21 Au Optronics Corp Display panels
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007041126A (ja) * 2005-08-01 2007-02-15 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
CN101258607B (zh) 2005-09-06 2011-01-05 佳能株式会社 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112652B1 (ko) * 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
JP5099740B2 (ja) 2005-12-19 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ
KR101202530B1 (ko) * 2005-12-27 2012-11-16 엘지디스플레이 주식회사 액정표시패널 및 그 제조방법
KR101255327B1 (ko) * 2005-12-27 2013-04-16 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US20070215945A1 (en) 2006-03-20 2007-09-20 Canon Kabushiki Kaisha Light control device and display
EP2924498A1 (en) * 2006-04-06 2015-09-30 Semiconductor Energy Laboratory Co, Ltd. Liquid crystal desplay device, semiconductor device, and electronic appliance
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US8253883B2 (en) * 2006-05-12 2012-08-28 Sharp Kabushiki Kaisha Display panel and display device
TWI675243B (zh) 2006-05-16 2019-10-21 日商半導體能源研究所股份有限公司 液晶顯示裝置
JP2007310180A (ja) 2006-05-19 2007-11-29 Mitsubishi Electric Corp 液晶表示装置及びその欠陥画素修復方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP2008026435A (ja) 2006-07-19 2008-02-07 Nec Lcd Technologies Ltd 半透過型液晶表示装置及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4404881B2 (ja) * 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
TW200814325A (en) 2006-09-05 2008-03-16 Chunghwa Picture Tubes Ltd Thim film transistor array substrate and manufacturing process therefor
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP5116277B2 (ja) 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
KR101311337B1 (ko) 2006-10-20 2013-09-25 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
JP5216204B2 (ja) 2006-10-31 2013-06-19 株式会社半導体エネルギー研究所 液晶表示装置及びその作製方法
CN100516998C (zh) * 2006-11-17 2009-07-22 群康科技(深圳)有限公司 液晶显示器及其驱动方法
US8031312B2 (en) 2006-11-28 2011-10-04 Lg Display Co., Ltd. Array substrate for liquid crystal display device and method of manufacturing the same
KR100920482B1 (ko) 2006-11-28 2009-10-08 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101389219B1 (ko) 2006-12-29 2014-04-24 엘지디스플레이 주식회사 프린지 필드형 액정표시패널 및 그 제조 방법
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
JP5508662B2 (ja) 2007-01-12 2014-06-04 株式会社半導体エネルギー研究所 表示装置
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008114588A1 (ja) 2007-03-20 2008-09-25 Idemitsu Kosan Co., Ltd. スパッタリングターゲット、酸化物半導体膜及び半導体デバイス
JP5244331B2 (ja) * 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) * 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JPWO2008136505A1 (ja) 2007-05-08 2010-07-29 出光興産株式会社 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
JP4989309B2 (ja) * 2007-05-18 2012-08-01 株式会社半導体エネルギー研究所 液晶表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101415561B1 (ko) * 2007-06-14 2014-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
US8921858B2 (en) 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US7897971B2 (en) 2007-07-26 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101433109B1 (ko) 2007-10-16 2014-08-26 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
CN101828212B (zh) * 2007-10-24 2015-04-29 株式会社神户制钢所 显示装置及该显示装置使用的Cu合金膜
JP5374111B2 (ja) * 2007-10-24 2013-12-25 株式会社神戸製鋼所 表示装置およびこれに用いるＣｕ合金膜
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JPWO2009075281A1 (ja) 2007-12-13 2011-04-28 出光興産株式会社 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR20090075554A (ko) * 2008-01-04 2009-07-08 삼성전자주식회사 액정 표시 장치와 그 제조 방법
KR101425131B1 (ko) * 2008-01-15 2014-07-31 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
KR101412761B1 (ko) * 2008-01-18 2014-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101471547B1 (ko) * 2008-02-20 2014-12-11 삼성디스플레이 주식회사 액정 표시 장치
JP4626659B2 (ja) 2008-03-13 2011-02-09 ソニー株式会社 表示装置
JP2009231664A (ja) * 2008-03-25 2009-10-08 Idemitsu Kosan Co Ltd 電界効果トランジスタ及びその製造方法
JP2009267399A (ja) * 2008-04-04 2009-11-12 Fujifilm Corp 半導体装置，半導体装置の製造方法，表示装置及び表示装置の製造方法
JP5325446B2 (ja) 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
JP5704790B2 (ja) * 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
JP5305731B2 (ja) 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の閾値電圧の制御方法
TWI500159B (zh) 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
TWI606592B (zh) 2008-09-01 2017-11-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
CN100583459C (zh) * 2008-09-24 2010-01-20 友达光电股份有限公司 像素结构及其薄膜晶体管
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5616012B2 (ja) 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5442234B2 (ja) 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
KR101515468B1 (ko) 2008-12-12 2015-05-06 삼성전자주식회사 표시장치 및 그 동작방법
CN101572274A (zh) * 2009-05-26 2009-11-04 友达光电股份有限公司 一种具有刻蚀阻挡层的氧化物薄膜晶体管及其制备方法
KR101865546B1 (ko) * 2009-10-16 2018-06-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 액정 표시 장치를 포함한 전자 기기
CN102576738B (zh) 2009-10-16 2015-06-03 株式会社半导体能源研究所 逻辑电路和半导体器件
WO2011048945A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
KR102162746B1 (ko) * 2009-10-21 2020-10-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 아날로그 회로 및 반도체 장치
CN107731931B (zh) 2009-10-21 2021-03-23 株式会社半导体能源研究所 显示装置和包括显示装置的电子设备
KR101248459B1 (ko) * 2009-11-10 2013-03-28 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
WO2011068021A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Display device
KR20230155614A (ko) * 2010-02-26 2023-11-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
WO2012002040A1 (en) * 2010-07-01 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Driving method of liquid crystal display device

Also Published As

Publication number Publication date
KR20200017554A (ko) 2020-02-18
US9658506B2 (en) 2017-05-23
JP2018018102A (ja) 2018-02-01
KR20180120817A (ko) 2018-11-06
JP2015129975A (ja) 2015-07-16
JP2015072487A (ja) 2015-04-16
JP6542326B2 (ja) 2019-07-10
TWI521289B (zh) 2016-02-11
KR102460235B1 (ko) 2022-10-27
US10983407B2 (en) 2021-04-20
TW201435461A (zh) 2014-09-16
US10539845B2 (en) 2020-01-21
TW202022453A (zh) 2020-06-16
TW201921048A (zh) 2019-06-01
TWI684809B (zh) 2020-02-11
US20230258991A1 (en) 2023-08-17
US20240201550A1 (en) 2024-06-20
US20130299825A1 (en) 2013-11-14
JP6235077B2 (ja) 2017-11-22
TWI447500B (zh) 2014-08-01
JP2014194579A (ja) 2014-10-09
KR102261505B1 (ko) 2021-06-04
KR102078253B1 (ko) 2020-04-02
TW201716841A (zh) 2017-05-16
KR20180026577A (ko) 2018-03-12
JP6810197B2 (ja) 2021-01-06
KR20230155614A (ko) 2023-11-10
KR20230025507A (ko) 2023-02-21
KR20220150409A (ko) 2022-11-10
TWI647517B (zh) 2019-01-11
US20110210327A1 (en) 2011-09-01
US9048325B2 (en) 2015-06-02
KR102204162B1 (ko) 2021-01-15
KR102358272B1 (ko) 2022-02-08
US20170192272A1 (en) 2017-07-06
KR102500983B1 (ko) 2023-02-16
KR102598388B1 (ko) 2023-11-03
KR20220018096A (ko) 2022-02-14
TW201435462A (zh) 2014-09-16
TWI622843B (zh) 2018-05-01
TW202144879A (zh) 2021-12-01
JP5564452B2 (ja) 2014-07-30
US20200081283A1 (en) 2020-03-12
TW201809821A (zh) 2018-03-16
KR20210066948A (ko) 2021-06-07
TW201610535A (zh) 2016-03-16
JP2022186807A (ja) 2022-12-15
US11927862B2 (en) 2024-03-12
JP2019191599A (ja) 2019-10-31
TW201202816A (en) 2012-01-16
TW202338782A (zh) 2023-10-01
TWI603137B (zh) 2017-10-21
KR20120120458A (ko) 2012-11-01
TWI765769B (zh) 2022-05-21
US20150234216A1 (en) 2015-08-20
JP7161633B2 (ja) 2022-10-26
TWI734350B (zh) 2021-07-21
JP2023116578A (ja) 2023-08-22
TW202235976A (zh) 2022-09-16
US20210208434A1 (en) 2021-07-08
US8502226B2 (en) 2013-08-06
TWI576645B (zh) 2017-04-01
JP2011197657A (ja) 2011-10-06
JP2016167103A (ja) 2016-09-15
JP2021051323A (ja) 2021-04-01
CN107045235A (zh) 2017-08-15
CN102754022A (zh) 2012-10-24
JP2022046766A (ja) 2022-03-23
KR20210006529A (ko) 2021-01-18
KR101950364B1 (ko) 2019-02-20
WO2011105210A1 (en) 2011-09-01

Similar Documents

Publication Publication Date Title
CN102754022B (zh) 液晶显示装置
CN102667910A (zh) 液晶显示设备和电子设备
CN102782746A (zh) 显示装置
CN102741915B (zh) 显示装置及驱动方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant