JP6542326B2 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP6542326B2
JP6542326B2 JP2017205720A JP2017205720A JP6542326B2 JP 6542326 B2 JP6542326 B2 JP 6542326B2 JP 2017205720 A JP2017205720 A JP 2017205720A JP 2017205720 A JP2017205720 A JP 2017205720A JP 6542326 B2 JP6542326 B2 JP 6542326B2
Authority
JP
Japan
Prior art keywords
layer
oxide semiconductor
region
transistor
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017205720A
Other languages
English (en)
Other versions
JP2018018102A (ja
Inventor
敏和 今藤
敏和 今藤
小山　潤
潤 小山
山崎　舜平
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2018018102A publication Critical patent/JP2018018102A/ja
Application granted granted Critical
Publication of JP6542326B2 publication Critical patent/JP6542326B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3622—Control of matrices with row and column drivers using a passive matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections

Description

本発明は、液晶表示装置に関する。
マトリクス状に配列された複数の画素を有するアクティブマトリクス型の液晶表示装置
が普及している。一般的には、当該画素は、ゲートが走査線に電気的に接続され、ソース
及びドレインの一方が信号線に電気的に接続されたトランジスタと、一方の端子が当該ト
ランジスタのソース及びドレインの他方に電気的に接続され、他方の端子が共通電位を供
給する配線（以下、容量配線ともいう）に電気的に接続された容量素子と、一方の端子（
画素電極）が当該トランジスタのソース及びドレインの他方並びに容量素子の一方の端子
に電気的に接続され、他方の端子（対向電極）が対向電位を供給する配線に電気的に接続
された液晶素子とを有する。
上述した画素の構造例を図１３に示す。図１３（Ａ）は、画素の上面図である。なお、
図１３においては、液晶素子の一部（液晶層、対向電極など）を割愛した図を示している
（いわゆる、アクティブマトリクス基板を示している）。図１３（Ａ）に示す画素１００
０は、平行又は略平行に配列された走査線１００１、１００２及び走査線１００１、１０
０２に直交又は略直交に配列された信号線１００３、１００４に囲まれた領域に設けられ
ている。また、画素１０００には、トランジスタ１００５と、容量素子１００６と、画素
電極層１００７とが設けられている。なお、容量素子１００６の一方の電極層となる導電
層（容量配線１００８）は、走査線１００１、１００２と平行又は略平行に配列し、且つ
複数の画素を横断するように設けられている。
図１３（Ｂ）は、図１３（Ａ）に示すＡ−Ｂ線における断面を示す図である。トランジ
スタ１００５は、基板１０１０上に設けられたゲート層１０１１と、ゲート層１０１１上
に設けられたゲート絶縁層１０１２と、ゲート絶縁層１０１２上に設けられた半導体層１
０１３と、半導体層１０１３の一端上に設けられたソース層及びドレイン層の一方１０１
４ａと、半導体層１０１３の他端上に設けられたソース層及びドレイン層の他方１０１４
ｂとによって構成される。容量素子１００６は、容量配線１００８の一部と、容量配線１
００８上に設けられた絶縁層（ゲート絶縁層１０１２）と、当該絶縁層上に設けられたソ
ース層及びドレイン層の他方１０１４ｂとによって構成される。加えて、ソース層及びド
レイン層の他方１０１４ｂは、トランジスタ１００５及び容量素子１００６上に設けられ
た絶縁層１０１５に形成されたコンタクトホール１０１６において、画素電極層１００７
に電気的に接続されている。
図１３（Ｃ）は、図１３（Ａ）に示すＣ−Ｄ線における断面を示す図である。信号線１
００３は、領域１０１７ａにおいて走査線１００１と、領域１０１７ｂにおいて容量配線
１００８と、領域１０１７ｃにおいて走査線１００２と、ゲート絶縁層１０１２を介して
立体交差している。そのため、信号線１００３は、領域１０１７ａ、１０１７ｂ、１０１
７ｃにおいて上面が凸面形状を有する。なお、自明ではあるが、信号線１００４も信号線
１００３と同様の上面形状を有することを付記する。
なお、図１３に示す画素１０００を有する液晶表示装置は、走査線１００１、１００２
及び容量配線１００８を同じ導電膜を元に形成し、トランジスタ１００５におけるゲート
絶縁層１０１２を容量素子１００６における誘電体としても適用している。すなわち、当
該液晶表示装置は、製造プロセスが低減された液晶表示装置であるといえる。
図１３に示した画素１０００において、トランジスタ１００５は、液晶素子に印加され
る電圧（画素電極層１００７に与えられる電位）を決めるデータ信号の入力を制御する機
能を有し、容量素子１００６は、液晶素子に印加される電圧（画素電極層１００７に与え
られる電位）を保持する機能を有する。
例えば、容量素子１００６の誘電体を厚さ０．１μｍの酸化シリコン膜で構成した場合
、容量値０．４ｐＦの容量素子１００６の面積は、約１１６０μｍ２となる。ここで、画
素の大きさが４２μｍ×１２６μｍ（４インチＶＧＡの画素）の場合、画素の面積に対し
て容量素子１００６の占める割合は約２２％となり、開口率が低下するという問題がある
。なお、上記画素構成において容量素子１００６を削除することもできる。液晶素子自体
の保持容量があるため、作為的に容量素子１００６を設けなくともある程度の電荷の保持
は可能である。しかし、液晶の比誘電率は低い場合３程度で且つセルギャップが３〜４μ
ｍあるので、厚さ０．１μｍの酸化シリコン膜を誘電体とした容量素子１００６を使用し
た場合に比べて、静電容量が１／５０くらいになるため、液晶素子の面積は５８０００μ
ｍ２位が必要になる。すなわち、この大きさは１４０μｍ×４２０μｍの画素に匹敵する
ため、解像度は６０ｐｐｉ程度になってしまい、それ以下の解像度の液晶表示装置であれ
ば電荷の保持が可能である。逆にいうと、６０ｐｐｉ以上の解像度で、画素を構成した場
合は容量素子１００６を必要とする。
液晶表示装置においては、走査線１００１の電位を制御することによってトランジスタ
１００５をオン状態とすると共に、信号線１００３の電位を画素１０００に対するデータ
信号となるように制御する。これにより、画素１０００が有する液晶素子に所望の電圧を
印加することができる。また、当該電圧を容量素子１００６が一定期間保持することで、
各画素において所望の表示を一定期間に渡って行うことができる。当該液晶表示装置は、
このような操作を各画素に対して順次行うことで、画素部において画像（静止画）を形成
している。さらに、当該液晶表示装置は、当該画像を順次変化させる（例えば、１秒間に
６０回（フレーム周波数が６０Ｈｚ））ことによって動画の表示を行っている。
上述したように、当該動画は、多数の静止画によって構成される。つまり、当該動画は
、厳密な意味では連続しない。そのため、動きの速い動画を表示する場合は、表示に残像
などが生じる蓋然性が高くなる。特に、液晶表示装置は、各画素にデータ信号が入力され
てから次のデータ信号が入力されるまで各画素が表示を維持する。そのため、残像が顕在
化しやすい。特許文献１では、残像を低減する技術（一般に「倍速駆動」と呼ばれる技術
）が開示されている。具体的には、特許文献１では、続けて表示される２つの画像を補間
する画像を作成し、当該画像を、続けて表示される２つの画像の間に挿入することによっ
て残像を低減する技術が開示されている。
特開平４−３０２２８９号公報
上述した技術は、各画素に対して単位時間あたりに入力されるデータ信号数を増加させ
る技術であるといえる。そのため、当該技術を液晶表示装置に適用するためには、各画素
へのデータ信号の供給を担う信号線を高速駆動させることが必要になる。しかしながら、
画素部に延在する信号線には、画素部に延在する他の配線との間に寄生容量が発生し、当
該寄生容量が信号線の高速駆動に対する障害となる可能性がある。
そこで、本発明の一態様は、液晶表示装置が有する信号線の寄生容量を低減することを
課題の一とする。
本発明の一態様の液晶表示装置においては、各画素に設けられるトランジスタとして、
酸化物半導体層を具備するトランジスタを適用する。なお、当該酸化物半導体層は、電子
供与体（ドナー）となる不純物（水素又は水など）を徹底的に除去することにより高純度
化された酸化物半導体層である。高純度化された酸化物半導体層中には水素や酸素欠損等
に由来するキャリアが極めて少なく（ゼロに近い）、キャリア密度は１×１０１２／ｃｍ
３未満、好ましくは１×１０１１／ｃｍ３未満である。すなわち、酸化物半導体層の水素
や酸素欠損等に由来するキャリア密度を限りなくゼロに近くする。酸化物半導体層中に水
素や酸素欠損等に由来するキャリアが極めて少ないため、オフ状態のときのトランジスタ
のリーク電流（オフ電流）を少なくすることができる。
これにより、各画素において容量素子を設けずとも液晶素子に印加される電圧を保持す
ることが可能になる。また、これに付随して、液晶表示装置の画素部に延在する容量配線
を削除することが可能になる。そのため、従来の液晶表示装置においては、信号線と走査
線が立体交差する領域及び信号線と容量配線が立体交差する領域において寄生容量が発生
していたのに対し、本発明の一態様の液晶表示装置においては後者に起因する寄生容量が
存在しない。すなわち、信号線の寄生容量を低減することが可能になる。
すなわち、本発明の一態様の液晶表示装置は、平行又は略平行に配列された第１の走査
線及び第２の走査線と、第１の走査線及び第２の走査線に直交又は略直交に配列された第
１の信号線及び第２の信号線と、ゲートが第１の走査線に電気的に接続され、ソース及び
ドレインの一方が第１の信号線に電気的に接続され、ソース及びドレインの他方が画素電
極層に電気的に接続された、酸化物半導体層を具備するトランジスタと、を有している。
なお、画素電極層は、第１の走査線、第２の走査線、第１の信号線、及び第２の信号線に
囲まれた領域に設けられている。さらに、第１の信号線及び第２の信号線は、第１の走査
線及び第２の走査線上に設けられた絶縁層を介して、第１の走査線及び第２の走査線と立
体交差しており、第１の信号線は、第１の走査線と立体交差する第１の領域及び第２の走
査線と立体交差する第２の領域において上面が凸面形状を有している。そしてさらに、第
１の領域及び第２の領域の間の領域において上面が平面形状又は略平面形状を有している
。すなわち、第１の信号線の上面は、第１の領域と第２の領域の間の全領域において、同
一平面上又は略同一平面上に存在する。
本発明の一態様の液晶表示装置は、各画素に設けられるトランジスタとして、酸化物半
導体層を具備するトランジスタを適用する。これにより、各画素に設けられる容量素子を
削除することが可能になる。具体的には、当該液晶表示装置が６０ｐｐｉ以上の解像度を
有する液晶表示装置であっても、各画素に容量素子を設けずとも液晶素子に印加される電
圧を保持することが可能である。これにより、各画素における開口率を向上させることが
可能である。また、これに付随して、液晶表示装置の画素部に延在する容量配線を削除す
ることが可能になる。すなわち、当該液晶表示装置では、信号線の寄生容量が低減された
液晶表示装置である。そのため、本発明の一態様の液晶表示装置においては、従来の液晶
表示装置よりも信号線の駆動周波数を向上させることが可能になる。すなわち、本発明の
一態様の液晶表示装置は、倍速駆動以上の駆動を行う液晶表示装置として好適である。
液晶表示装置の画素の構造の一例を示す（Ａ）上面図、（Ｂ）、（Ｃ）断面図。 トランジスタの特性を示す図。 トランジスタの特性評価用回路図。 トランジスタの特性評価用タイミングチャート。 トランジスタの特性を示す図。 トランジスタの特性を示す図。 トランジスタの特性を示す図。 液晶表示装置の画素の構造の一例を示す断面図。 液晶表示装置の画素の構造の一例を示す断面図。 （Ａ）、（Ｂ）液晶表示装置の画素の構造の一例を示す断面図。 （Ａ）〜（Ｄ）トランジスタの製造工程の一例を示す断面図。 （Ａ）〜（Ｆ）電子機器の一例を示す図。 液晶表示装置の画素の構造の一例を示す（Ａ）上面図、（Ｂ）、（Ｃ）断面図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明
は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態
および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、
本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
（画素の構造例について）
はじめに、本発明の一態様の液晶表示装置が有する画素の構造例について図１を参照し
て説明する。具体的には、画素電極が設けられた一方の基板及び対向電極が設けられた他
方の基板によって液晶材料を挟持する構成を有する液晶表示装置（液晶材料に縦電界を加
える液晶表示装置）の画素の構造例について図１を参照して説明する。
図１（Ａ）は、画素の上面図である。なお、図１（Ａ）においては、液晶素子の一部（
液晶層、対向電極など）を割愛した図を示している（いわゆる、アクティブマトリクス基
板を示している）。図１（Ａ）に示す画素１００は、平行又は略平行に配列された走査線
１０１、１０２及び走査線１０１、１０２に直交又は略直交に配列された信号線１０３、
１０４に囲まれた領域に設けられている。また、画素１００には、トランジスタ１０５と
、画素電極層１０７とが設けられている。別言すると、図１（Ａ）に示す画素１００は、
図１３（Ａ）に示した画素１０００から容量素子１００６に関する構成要素を削除した構
造を有する。
図１（Ｂ）は、図１（Ａ）に示すＥ−Ｆ線における断面を示す図である。トランジスタ
１０５は、基板１１０上に設けられたゲート層１１１と、ゲート層１１１上に設けられた
ゲート絶縁層１１２と、ゲート絶縁層１１２上に設けられた酸化物半導体層１１３と、酸
化物半導体層１１３の一端上に設けられたソース層及びドレイン層の一方１１４ａと、酸
化物半導体層１１３の他端上に設けられたソース層及びドレイン層の他方１１４ｂとを有
する。なお、図１（Ａ）、（Ｂ）に示したトランジスタ１０５は、ゲートとして走査線１
０１の突出部を利用し、ソース及びドレインの一方として信号線１０３の突出部を利用し
ている。そのため、図１（Ａ）、（Ｂ）に示したトランジスタ１０５は、ゲートが走査線
１０１の一部であり、ソース及びドレインの一方が信号線１０３の一部であると表現する
こともできる。加えて、ソース層及びドレイン層の他方１１４ｂは、トランジスタ１０５
上に設けられた絶縁層１１５に形成されたコンタクトホール１１６において、画素電極層
１０７に電気的に接続されている。
図１（Ｃ）は、図１（Ａ）に示すＧ−Ｈ線における断面を示す図である。信号線１０３
は、領域１１７ａにおいて走査線１０１と、領域１１７ｃにおいて走査線１０２と、絶縁
層（ゲート絶縁層１１２）を介して立体交差している。そのため、信号線１０３は、領域
１１７ａ、１１７ｃにおいて上面が凸面形状を有する。さらに、信号線１０３は、領域１
１７ａと領域１１７ｃの間の領域１１７ｂにおいて上面が平面形状又は略平面形状を有す
る。すなわち、信号線１０３の上面は、領域１１７ａと１１７ｃの間の全領域１１７ｂに
おいて、同一平面上又は略同一平面上に存在する。これは、画素１００を有する液晶表示
装置に容量配線が設けられていないことに起因する。なお、自明ではあるが、信号線１０
４も信号線１０３と同様の上面形状を有することを付記する。
図１に示すトランジスタ１０５は、上記の通り、半導体層として酸化物半導体層１１３
を具備する。酸化物半導体層１１３に用いる酸化物半導体としては、四元系金属酸化物で
あるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系、
Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇ
ａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系、
Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｚｎ−Ｍｇ−Ｏ系、Ｓｎ−Ｍｇ−Ｏ系、Ｉｎ−Ｍ
ｇ−Ｏ系、または単元系金属酸化物であるＩｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系などを用
いることができる。また、上記酸化物半導体にＳｉＯ２を含んでもよい。ここで、例えば
、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、少なくともＩｎとＧａとＺｎを含む酸化物
であり、その組成比に特に制限はない。また、ＩｎとＧａとＺｎ以外の元素を含んでもよ
い。
また、酸化物半導体層１１３は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記され
る薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた
一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、
またはＧａ及びＣｏなどを選択することができる。
上述した酸化物半導体は、電気的特性変動を抑止するため、変動要因となる水素、水分
、水酸基又は水素化物（水素化合物ともいう）などの不純物を意図的に排除することで高
純度化し、電気的にＩ型（真性）化された酸化物半導体である。
よって酸化物半導体中の水素は少なければ少ないほどよい。また、高純度化された酸化
物半導体層中には水素や酸素欠損等に由来するキャリアが極めて少なく（ゼロに近い）、
キャリア密度は１×１０１２／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満である
。即ち、酸化物半導体層の水素や酸素欠損等に由来するキャリア密度を限りなくゼロに近
くする。酸化物半導体層中に水素や酸素欠損等に由来するキャリアが極めて少ないため、
トランジスタがオフ状態のときのリーク電流（オフ電流）を少なくすることができる。オ
フ電流は少なければ少ないほど好ましい。上記酸化物半導体を半導体層として用いたトラ
ンジスタは、チャネル幅（ｗ）１μｍあたりの電流値が１００ｚＡ／μｍ（ゼプトアンペ
ア）以下、好ましくは１０ｚＡ／μｍ以下、又は１ｚＡ／μｍ以下である。さらに、ｐｎ
接合がなく、ホットキャリア劣化がないため、トランジスタの電気的特性がこれら要因の
影響を受けない。
このように酸化物半導体層に含まれる水素を徹底的に除去することにより高純度化され
た酸化物半導体をチャネル形成領域に用いたトランジスタは、オフ電流を極めて小さくす
ることができる。つまり、トランジスタの非導通状態において、酸化物半導体層は絶縁体
とみなせて回路設計を行うことができる。一方で、酸化物半導体層は、トランジスタの導
通状態においては、非晶質シリコンで形成される半導体層よりも高い電流供給能力を見込
むことができる。
基板１１０としては、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガ
ラス基板を用いることができる。
トランジスタ１０５において、下地膜となる絶縁膜を基板１１０とゲート層１１１の間
に設けてもよい。下地膜は、基板１１０からの不純物元素の拡散を防止する機能があり、
窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選
ばれた一又は複数の膜による積層構造により形成することができる。
ゲート層１１１の材料は、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、タン
タル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（
Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素、上述した元素を成分とする合金、また
は上述した元素を成分とする窒化物を適用することができる。また、これらの材料の積層
構造を適用することもできる。
ゲート絶縁層１１２は、プラズマＣＶＤ法又はスパッタリング法等を用いて形成される
。酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化ア
ルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層
、又は酸化ハフニウム層などの絶縁体を適用することができる。また、これらの絶縁体か
らなる積層構造を適用してもよい。例えば、第１のゲート絶縁層としてプラズマＣＶＤ法
により膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン層（ＳｉＮｙ（ｙ＞０））を形成
し、第１のゲート絶縁層上に第２のゲート絶縁層として膜厚５ｎｍ以上３００ｎｍ以下の
酸化シリコン層（ＳｉＯｘ（ｘ＞０））を積層することができる。
ソース層及びドレイン層の一方１１４ａ、ソース層及びドレイン層の他方１１４ｂの材
料は、アルミニウム（Ａｌ）、クロム（Ｃｒ）、銅（Ｃｕ）、タンタル（Ｔａ）、チタン
（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、上述した元素を
成分とする合金、または上述した元素を成分とする窒化物を適用することができる。また
、これらの材料の積層構造を適用することもできる。また、アルミニウム（Ａｌ）、銅（
Ｃｕ）などの金属層の下側又は上側の一方または双方にチタン（Ｔｉ）、モリブデン（Ｍ
ｏ）、タングステン（Ｗ）などの高融点金属層を積層させた構成としても良い。また、ア
ルミニウム（Ａｌ）膜に生ずるヒロックやウィスカーの発生を防止する元素（Ｓｉ、Ｎｄ
、Ｓｃなど）が添加されているアルミニウム合金を用いることで耐熱性を向上させること
が可能となる。
なお、上述した液晶表示装置においては、ソース層及びドレイン層の一方１１４ａは、
信号線１０３の一部である。そのため、信号線１０３の高速駆動という観点では、ソース
層及びドレイン層は、信号の遅延が生じないように低抵抗導電性材料によって構成するこ
とが好ましい。例えば、銅（Ｃｕ）又は銅を主構成元素とする合金などの低抵抗導電性材
料によって構成することが好ましい。また、銅（Ｃｕ）又は銅を主構成元素とする合金か
らなる層を含む積層構造とすることも可能である。
また、上述した液晶表示装置においては、画素１００において容量素子が設けられない
。そのため、画素１００におけるデータ信号の保持という観点では、酸化物半導体層への
キャリアの流入を抑制するため金属窒化物をソース層及びドレイン層に適用することが好
ましい。例えば、窒化チタン、窒化タングステンなどの窒化物を適用することが好ましい
。また、酸化物半導体層と接する層を窒化チタン及び窒化タングステンなどの窒化物とし
、その上層に他の導電層を形成する積層構造とすることも可能である。例えば、窒化タン
グステンと銅（Ｃｕ）の積層構造とすることなどが可能である。
また、ソース層及びドレイン層の一方１１４ａ、ソース層及びドレイン層の他方１１４
ｂ（これらと同じ層で形成される配線層を含む）となる導電膜としては導電性の金属酸化
物で形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化
スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―Ｓ
ｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）また
はこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
絶縁層１１５としては、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミ
ニウム膜、または酸化窒化アルミニウム膜などの無機絶縁膜を用いることができる。
また、絶縁層１１５上に、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜
、窒化酸化アルミニウム膜などの無機絶縁膜を形成することができる。
さらに、絶縁層１１５上にトランジスタ１０５起因の表面凹凸を低減するために平坦化
絶縁膜を形成してもよい。平坦化絶縁膜としては、ポリイミド、アクリル樹脂、ベンゾシ
クロブテン系樹脂、等の有機材料を用いることができる。また上記有機材料の他に、低誘
電率材料（ｌｏｗ−ｋ材料）等を用いることができる。なお、これらの材料で形成される
絶縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。
（トランジスタ１０５のオフ電流について）
次いで、高純度化された酸化物半導体層を具備するトランジスタのオフ電流を求めた結
果について説明する。
まず、高純度化された酸化物半導体層を具備するトランジスタのオフ電流が十分に小さ
いことを考慮して、チャネル幅Ｗが１ｍと十分に大きいトランジスタを用意してオフ電流
の測定を行った。チャネル幅Ｗが１ｍのトランジスタのオフ電流を測定した結果を図２に
示す。図２において、横軸はゲート電圧ＶＧ、縦軸はドレイン電流ＩＤである。ドレイン
電圧ＶＤが＋１Ｖまたは＋１０Ｖの場合、ゲート電圧ＶＧが−５Ｖから−２０Ｖの範囲で
は、トランジスタのオフ電流は、検出限界である１×１０−１２Ａ以下であることがわか
った。また、トランジスタのオフ電流密度（ここでは、単位チャネル幅（１μｍ）あたり
の値）は１ａＡ／μｍ（１×１０−１８Ａ／μｍ）以下となることがわかった。
次に、高純度化された酸化物半導体層を具備するトランジスタのオフ電流をさらに正確
に求めた結果について説明する。上述したように、高純度化された酸化物半導体層を具備
するトランジスタのオフ電流は、測定器の検出限界である１×１０−１２Ａ以下であるこ
とがわかった。そこで、特性評価用素子を作製し、より正確なオフ電流の値（上記測定に
おける測定器の検出限界以下の値）を求めた結果について説明する。
はじめに、電流測定方法に用いた特性評価用素子について、図３を参照して説明する。
図３に示す特性評価用素子は、測定系８００が３つ並列に接続されている。測定系８０
０は、容量素子８０２、トランジスタ８０４、トランジスタ８０５、トランジスタ８０６
、トランジスタ８０８を有する。トランジスタ８０４、トランジスタ８０８には、高純度
化された酸化物半導体層を具備するトランジスタを適用した。
測定系８００において、トランジスタ８０４のソース及びドレインの一方と、容量素子
８０２の一方の端子と、トランジスタ８０５のソース及びドレインの一方は、電源（Ｖ２
を与える電源）に接続されている。また、トランジスタ８０４のソース及びドレインの他
方と、トランジスタ８０８のソース及びドレインの一方と、容量素子８０２の他方の端子
と、トランジスタ８０５のゲートとは、電気的に接続されている。また、トランジスタ８
０８のソース及びドレインの他方と、トランジスタ８０６のソース及びドレインの一方と
、トランジスタ８０６のゲートとは、電源（Ｖ１を与える電源）に電気的に接続されてい
る。また、トランジスタ８０５のソース及びドレインの他方と、トランジスタ８０６のソ
ース及びドレインの他方とは、出力端子に電気的に接続されている。
なお、トランジスタ８０４のゲートには、トランジスタ８０４のオン状態と、オフ状態
を制御する電位Ｖｅｘｔ＿ｂ２が供給され、トランジスタ８０８のゲートには、トランジ
スタ８０８のオン状態と、オフ状態を制御する電位Ｖｅｘｔ＿ｂ１が供給される。また、
出力端子からは電位Ｖｏｕｔが出力される。
次に、上記の特性評価用素子を用いた電流測定方法について説明する。
まず、オフ電流を測定するために電位差を付与する初期期間の概略について説明する。
初期期間においては、トランジスタ８０８のゲートに、トランジスタ８０８をオン状態と
する電位Ｖｅｘｔ＿ｂ１を入力して、トランジスタ８０４のソース及びドレインの他方と
電気的に接続されるノード（つまり、トランジスタ８０８のソース及びドレインの一方、
容量素子８０２の他方の端子、及びトランジスタ８０５のゲートに電気的に接続されるノ
ード）であるノードＡに電位Ｖ１を与える。ここで、電位Ｖ１は、例えば高電位とする。
また、トランジスタ８０４はオフ状態としておく。
その後、トランジスタ８０８のゲートに、トランジスタ８０８をオフ状態とする電位Ｖ
ｅｘｔ＿ｂ１を入力して、トランジスタ８０８をオフ状態とする。トランジスタ８０８を
オフ状態とした後に、電位Ｖ１を低電位とする。ここでも、トランジスタ８０４はオフ状
態としておく。また、電位Ｖ２は電位Ｖ１と同じ電位とする。以上により、初期期間が終
了する。初期期間が終了した状態では、ノードＡとトランジスタ８０４のソース及びドレ
インの一方との間に電位差が生じ、また、ノードＡとトランジスタ８０８のソース及びド
レインの他方との間に電位差が生じることになるため、トランジスタ８０４及びトランジ
スタ８０８には僅かに電荷が流れる。つまり、オフ電流が発生する。
次に、オフ電流の測定期間の概略について説明する。測定期間においては、トランジス
タ８０４のソース及びドレインの一方の電位（Ｖ２）、並びにトランジスタ８０８のソー
ス及びドレインの他方の電位（Ｖ１）は低電位に固定しておく。一方で、測定期間中は、
上記ノードＡの電位は固定しない（フローティング状態とする）。これにより、トランジ
スタ８０４、トランジスタ８０８に電荷が流れ、時間の経過と共にノードＡに保持される
電荷量が変動する。そして、ノードＡに保持される電荷量の変動に伴って、ノードＡの電
位が変動する。つまり、出力端子の出力電位Ｖｏｕｔも変動する。
上記電位差を付与する初期期間、および、その後の測定期間における各電位の関係の詳
細（タイミングチャート）を図４に示す。
初期期間において、まず、電位Ｖｅｘｔ＿ｂ２を、トランジスタ８０４がオン状態とな
るような電位（高電位）とする。これによって、ノードＡの電位はＶ２すなわち低電位（
ＶＳＳ）となる。なお、ノードＡに低電位（ＶＳＳ）を与えるのは必須ではない。その後
、電位Ｖｅｘｔ＿ｂ２を、トランジスタ８０４がオフ状態となるような電位（低電位）と
して、トランジスタ８０４をオフ状態とする。そして、次に、電位Ｖｅｘｔ＿ｂ１を、ト
ランジスタ８０８がオン状態となるような電位（高電位）とする。これによって、ノード
Ａの電位はＶ１、すなわち高電位（ＶＤＤ）となる。その後、Ｖｅｘｔ＿ｂ１を、トラン
ジスタ８０８がオフ状態となるような電位とする。これによって、ノードＡがフローティ
ング状態となり、初期期間が終了する。
その後の測定期間においては、電位Ｖ１及び電位Ｖ２を、ノードＡに電荷が流れ込む、
またはノードＡから電荷が流れ出すような電位とする。ここでは、電位Ｖ１及び電位Ｖ２
を低電位（ＶＳＳ）とする。ただし、出力電位Ｖｏｕｔを測定するタイミングにおいては
、出力回路を動作させる必要が生じるため、一時的にＶ１を高電位（ＶＤＤ）とすること
がある。なお、Ｖ１を高電位（ＶＤＤ）とする期間は、測定に影響を与えない程度の短期
間とする。
上述のようにして電位差を与え、測定期間が開始されると、時間の経過と共にノードＡ
に保持される電荷量が変動し、これに従ってノードＡの電位が変動する。これは、トラン
ジスタ８０５のゲートの電位が変動することを意味するから、時間の経過と共に、出力端
子の出力電位Ｖｏｕｔの電位も変化することとなる。
得られた出力電位Ｖｏｕｔから、オフ電流を算出する方法について、以下に説明する。
オフ電流の算出に先だって、ノードＡの電位ＶＡと、出力電位Ｖｏｕｔとの関係を求め
ておく。これにより、出力電位ＶｏｕｔからノードＡの電位ＶＡを求めることができる。
上述の関係から、ノードＡの電位ＶＡは、出力電位Ｖｏｕｔの関数として次式のように表
すことができる。
また、ノードＡの電荷ＱＡは、ノードＡの電位ＶＡ、ノードＡに接続される容量ＣＡ、
定数（ｃｏｎｓｔ）を用いて、次式のように表される。ここで、ノードＡに接続される容
量ＣＡは、容量素子８０２の容量と他の容量の和である。
ノードＡの電流ＩＡは、ノードＡに流れ込む電荷（またはノードＡから流れ出す電荷）
の時間微分であるから、ノードＡの電流ＩＡは次式のように表される。
このように、ノードＡに接続される容量ＣＡと、出力端子の出力電位Ｖｏｕｔから、ノ
ードＡの電流ＩＡを求めることができる。
以上に示す方法により、オフ状態においてトランジスタのソースとドレイン間を流れる
リーク電流（オフ電流）を測定することができる。
ここでは、チャネル長Ｌ＝１０μｍ、チャネル幅Ｗ＝５０μｍの、高純度化された酸化
物半導体層を具備するトランジスタ８０４、８０８を作製した。また、並列された各測定
系８００において、容量素子８０２の各容量値を、１００ｆＦ、１ｐＦ、３ｐＦとした。
なお、上述した測定では、ＶＤＤ＝５Ｖ、ＶＳＳ＝０Ｖとした。また、測定期間におい
ては、電位Ｖ１を原則としてＶＳＳとし、１０〜３００ｓｅｃごとに、１００ｍｓｅｃの
期間だけＶＤＤとしてＶｏｕｔを測定した。また、素子に流れる電流Ｉの算出に用いられ
るΔｔは、約３００００ｓｅｃとした。
図５に、上記電流測定に係る経過時間Ｔｉｍｅと、出力電位Ｖｏｕｔとの関係を示す。
図５より、時間の経過にしたがって、電位が変化している様子が確認できる。
図６には、上記電流測定によって算出された室温（２５℃）におけるオフ電流を示す。
なお、図６は、トランジスタ８０４又はトランジスタ８０８のソース−ドレイン電圧Ｖと
、オフ電流Ｉとの関係を表すものである。図６から、ソース−ドレイン電圧が４Ｖの条件
において、オフ電流は約４０ｚＡ／μｍであることが分かった。また、ソース−ドレイン
電圧が３．１Ｖの条件において、オフ電流は１０ｚＡ／μｍ以下であることが分かった。
なお、１ｚＡは１０−２１Ａを表す。
さらに、上記電流測定によって算出された８５℃の温度環境下におけるオフ電流につい
て図７に示す。図７は、８５℃の温度環境下におけるトランジスタ８０４又はトランジス
タ８０８のソース−ドレイン電圧Ｖと、オフ電流Ｉとの関係を表すものである。図７から
、ソース−ドレイン電圧が３．１Ｖの条件において、オフ電流は１００ｚＡ／μｍ以下で
あることが分かった。
以上により、高純度化された酸化物半導体層を具備するトランジスタでは、オフ電流が
十分に小さくなることが確認された。
（画素１００を有する液晶表示装置について）
本明細書で開示される液晶表示装置は、酸化物半導体層を具備するトランジスタ１０５
を各画素に設けられるトランジスタとして適用する。当該酸化物半導体層を具備するトラ
ンジスタ１０５はオフ電流が小さいため、当該液晶表示装置において、各画素に容量素子
を設けずとも液晶素子に印加される電圧を保持することが可能となる。そのため、各画素
において開口率を向上させることが可能になる。また、液晶表示装置の画素部に延在する
容量配線を削除することが可能になる。そのため、本明細書で開示される液晶表示装置に
おいては、容量配線に起因する寄生容量が存在しない。具体的には、信号線と容量配線が
絶縁層を介して立体交差する領域における寄生容量などが存在しない。その結果、本明細
書で開示される液晶表示装置においては、信号線の駆動周波数を向上させることが可能に
なる。すなわち、本明細書で開示される液晶表示装置は、倍速駆動以上の駆動を行う液晶
表示装置として好適である。
加えて、倍速駆動以上の駆動を行う場合、各画素におけるデータ信号の書き換え周波数
が増加することになる。すなわち、各画素において液晶素子に印加される電圧を保持する
期間が短くなる。そのため、液晶素子に印加される電圧の変動（各画素における表示の劣
化（変化））をさらに低減することが可能になる。また、同様の効果は、本明細書で開示
される液晶表示装置がフィールドシーケンシャル方式によって駆動される場合にも得られ
る。すなわち、本明細書で開示される液晶表示装置に対してフィールドシーケンシャル方
式による駆動を行うことは好ましい。
特に、本明細書で開示される液晶表示装置は、大型の液晶表示装置（例えば、４０イン
チ以上）として利用する際の効果が大きい。液晶表示装置の大型化に付随して、配線抵抗
などによりデータ信号の遅延などが顕在化する蓋然性が高くなる。これに対し、本明細書
で開示される液晶表示装置は、信号線に生じる寄生容量を低減することで、データ信号の
遅延などを低減することが可能である。また、小型の液晶表示装置と大型の液晶表示装置
において画素数が等しい場合、大型の液晶表示装置が有する各画素のサイズが大きくなる
。これは、液晶素子自体が有する容量値が大きくなることを意味する。したがって、酸化
物半導体層を具備するトランジスタ１０５を各画素に設けることに加えて液晶素子自体の
容量値が大きくなることで、液晶素子に印加される電圧の変動をさらに低減することが可
能になる。
また、本明細書で開示される液晶表示装置は、高精細な（画素数の多い）液晶表示装置
（例えば、フルハイビジョン（ＦＨＤ）、２Ｋ４Ｋ以上）として利用する際の効果が大き
い。液晶表示装置の高精細化（画素数の増加）に付随して、画素部に設けられる配線数が
増加することで、信号線に生じる寄生容量が大きくなる蓋然性が高くなる。これに対し、
本明細書で開示される液晶表示装置では、容量配線が設けられないため、寄生容量の増大
を低減することが可能である。また、画素数が多い液晶表示装置と画素数が少ない液晶表
示装置において当該液晶表示装置のサイズが等しい場合、前者の画素部における配線密度
が高くなる。これは、各画素の開口率が低下することを意味する。これに対し、本明細書
で開示される液晶表示装置では、各画素において容量素子が設けられないため、開口率の
低下を抑制することが可能である。
なお、従来の液晶表示装置においては、各画素におけるデータ信号の保持特性は、主と
して各画素に設けられるトランジスタの特性（オフ電流の値）によって決められていたが
、高純度化された酸化物半導体層を具備するトランジスタ１０５を各画素に設けられるト
ランジスタとして適用することで、主として、液晶素子の特性（液晶素子に流れる電流）
によって決められる。すなわち、本明細書で開示される液晶表示装置においては、トラン
ジスタ１０５を介した電荷のリーク以上に液晶素子を介した電荷のリークの影響が大きく
なる。そのため、液晶素子が有する液晶材料として固有抵抗率の高い物質を適用すること
が好ましい。具体的には、本明細書で開示される液晶表示装置においては、液晶材料の固
有抵抗率は、１×１０１２Ω・ｃｍ以上であり、好ましくは１×１０１３Ω・ｃｍを超え
ていることであり、さらに好ましくは１×１０１４Ω・ｃｍを超えていることが好ましい
条件となる。なお、当該液晶材料を用いて液晶素子を構成した場合の液晶素子の抵抗率は
、配向膜及びシール材からの不純物が混入する可能性を考慮すると、１×１０１１Ω・ｃ
ｍ以上であり、より好ましくは１×１０１２Ω・ｃｍを超えていることが好ましい条件と
なる。また、本明細書における固有抵抗の値は、２０℃で測定した値とする。
（画素の構造の変形例について）
上述した構成を有する液晶表示装置は、本発明の一態様であり、当該液晶表示装置と異
なる点を有する液晶表示装置も本発明には含まれる。
例えば、上述した液晶表示装置においては、信号線１０３と走査線１０１、１０２の間
にゲート絶縁層１１２のみが設けられる構成（図１（Ｃ）参照）について示したが、信号
線１０３とゲート絶縁層１１２の間に酸化物半導体層２０１を設ける構成（図８（Ａ）参
照）とすることも可能である。すなわち、トランジスタ１０５が有する酸化物半導体層１
１３を形成する工程（フォトリソグラフィ工程及びエッチング工程）において、後に信号
線１０３が形成される領域においても酸化物半導体層をエッチングすることなく残存させ
ることが可能である。このように、信号線１０３とゲート絶縁層１１２の間に酸化物半導
体層２０１を設けることによって、信号線１０３と走査線１０１、１０２の間の寄生容量
をさらに低減することができる。
また、信号線１０３とゲート絶縁層１１２の間に選択的に酸化物半導体層を設ける構成
とすることも可能である。例えば、信号線１０３と走査線１０１、１０２が立体交差する
領域１１７ａ、１１７ｃにおいて選択的に酸化物半導体層２０２ａ、２０２ｂを設ける構
成（図８（Ｂ）参照）とすることが可能である。また、領域１１７ａ、１１７ｃに加えて
、領域１１７ｂの一部において選択的に酸化物半導体層２０２ａ、２０２ｂを設ける構成
（図８（Ｃ）参照）とすることも可能である。なお、この場合、信号線１０３とゲート絶
縁層１１２の間の酸化物半導体層によって、領域１１７ｂにおいて、信号線１０３の上面
に段差が生じるが、本明細書においては、当該上面形状は、略平面形状に含まれる形状で
あるとする。換言すると、走査線１０１、１０２、及び酸化物半導体層２０２ａ、２０２
ｂの一部に起因する段差に挟まれた領域全体において、信号線１０３とゲート絶縁層１１
２は直接接しており、且つ、その領域全体において信号線１０３の上面は全て同一平面上
又は略同一平面上に存在する。
また、上述した液晶表示装置においては、各画素に設けられるトランジスタとしてボト
ムゲート構造のトランジスタの１種であるチャネルエッチ型のトランジスタ１０５を適用
する構成（図１（Ｂ）参照）について示したが、その他の構造を有するトランジスタを適
用することも可能である。例えば、ボトムゲート構造のトランジスタの１種であるチャネ
ルストップ型のトランジスタ２１０（図９（Ａ）参照）、又はボトムゲート構造のトラン
ジスタの１種であるボトムコンタクト型のトランジスタ２２０（図９（Ｂ）参照）を適用
することが可能である。
具体的には、図９（Ａ）に示すチャネルストップ型のトランジスタ２１０は、基板１１
０上に設けられたゲート層１１１と、ゲート層１１１上に設けられたゲート絶縁層１１２
と、ゲート絶縁層１１２上に設けられた酸化物半導体層１１３と、酸化物半導体層１１３
の中央部上に設けられたチャネル保護層として機能する絶縁層２１１と、酸化物半導体層
１１３の一端及び絶縁層２１１の一端上に設けられたソース層及びドレイン層の一方１１
４ａと、酸化物半導体層１１３の他端及び絶縁層２１１の他端上に設けられたソース層及
びドレイン層の他方１１４ｂとを有する。なお、絶縁層２１１は、酸化シリコン膜、酸化
窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などの無機絶縁膜
を用いて形成することができる。
また、図９（Ｂ）に示すボトムコンタクト型のトランジスタ２２０は、基板１１０上に
設けられたゲート層１１１と、ゲート層１１１上に設けられたゲート絶縁層１１２と、ゲ
ート絶縁層１１２上に設けられたソース層及びドレイン層の一方１１４ａ、並びにソース
層及びドレイン層の他方１１４ｂと、ソース層及びドレイン層の一方１１４ａの一端上、
ソース層及びドレイン層の他方１１４ｂの一端上、並びにゲート絶縁層１１２上に設けら
れた酸化物半導体層１１３とを有する。
さらに、各画素に設けられるトランジスタがチャネルストップ型のトランジスタ２１０
である場合、信号線１０３とゲート絶縁層１１２の間に、絶縁層２１２を設ける構成（図
９（Ｃ）参照）とすることが可能である。なお、絶縁層２１２は、トランジスタ２１０が
有するチャネル保護層として機能する絶縁層２１１と同じ材料を元に形成される絶縁層で
ある。また、ゲート絶縁層１１２と絶縁層２１２の間に酸化物半導体層を設ける構成（図
示しない）とすることも可能である。なお、当該酸化物半導体層は、トランジスタ２１０
が有する酸化物半導体層１１３と同じ材料を元に形成される酸化物半導体層である。さら
に、走査線１０１と走査線１０２の上だけに、当該酸化物半導体層及び当該絶縁層を選択
的に設ける構成（図示しない）とすることも可能である。
また、トランジスタ１０５としてトップゲート型のトランジスタ２３０（図１０（Ａ）
参照）を適用することも可能である。具体的には、図１０（Ａ）に示すトップゲート型の
トランジスタ２３０は、基板１１０上に設けられた下地絶縁層２３１と、下地絶縁層２３
１上に設けられた酸化物半導体層１１３と、酸化物半導体層１１３上に設けられたゲート
絶縁層１１２と、ゲート絶縁層１１２上に設けられたゲート層１１１と、酸化物半導体層
１１３及びゲート層１１１上に設けられた絶縁層２３２に形成されたコンタクトホール２
３３ａにおいて酸化物半導体層１１３と接するソース層及びドレイン層の一方１１４ａと
、酸化物半導体層１１３及びゲート層１１１上に設けられた絶縁層２３２に形成されたコ
ンタクトホール２３３ｂにおいて酸化物半導体層１１３と接するソース層及びドレイン層
の他方１１４ｂとを有する。加えて、ソース層及びドレイン層の他方１１４ｂは、トラン
ジスタ２３０上に設けられた絶縁層２３４に形成されたコンタクトホール２３５において
、画素電極層１０７に電気的に接続されている。この場合、信号線１０３は、領域１１７
ａ、１１７ｃにおいて、絶縁層２３２を介して走査線１０１、１０２と立体交差すること
になる（図１０（Ｂ）参照）。なお、下地絶縁層２３１は、窒化シリコン膜、酸化シリコ
ン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による
積層構造により形成することができる。また、絶縁層２３２は、酸化シリコン膜、窒化シ
リコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミ
ニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、又は酸化ハフニウム膜な
どの無機絶縁体から選ばれた一又は複数の膜による積層構造により形成することができる
。なお、絶縁層２３４は、絶縁層２３２と同様の無機絶縁体膜を用いて形成すること、又
はポリイミド、アクリル樹脂、若しくはベンゾシクロブテン系樹脂などの有機材料を用い
て形成することができる。
また、上述した液晶表示装置においては、各画素に設けられるトランジスタが１つであ
る構成について示したが、各画素に２つ以上のトランジスタが設けられる構成とすること
も可能である。例えば、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）方式の液晶表示
装置の視野角に関する問題の対策のために各画素に２つのトランジスタが設けられる場合
において、当該２つのトランジスタとして酸化物半導体層を具備するトランジスタを適用
することが可能である。ここで、当該液晶表示装置は、各画素にトランジスタを介したリ
ーク経路を２つ有する液晶表示装置であると表現することができる。そのため、従来の液
晶表示装置においては、各画素において２つの容量素子を設けるなど、容量素子の面積を
大きくして液晶素子に印加される電圧の保持を行っていた。すなわち、開口率を犠牲にし
て液晶素子に印加される電圧の保持を行っていた。これに対し、本明細書で開示される液
晶表示装置では、酸化物半導体層を具備するトランジスタを介した電荷のリークを大きく
低減することで容量素子自体を削除することが可能である。すなわち、本明細書で開示さ
れる液晶表示装置は、各画素に複数のトランジスタが設けられる場合であっても、高い開
口率を維持することができる液晶表示装置であると言える。
（トランジスタの製造方法の具体例について）
以下では、本明細書で開示される液晶表示装置の各画素に設けられるトランジスタの一
例として、ボトムゲート構造の１種であるチャネルエッチ型のトランジスタ４１０の作製
工程について図１１を参照して説明する。なお、ここではシングルゲート構造のトランジ
スタを示すが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造のトラン
ジスタとすることができる。
以下、図１１（Ａ）〜（Ｄ）を参照して、基板４００上にトランジスタ４１０を作製す
る工程について説明する。
まず、絶縁表面を有する基板４００上に導電膜を形成した後、第１のフォトリソグラフ
ィ工程によりゲート層４１１を形成する。なお、当該工程において用いられるレジストマ
スクは、インクジェット法によって形成してもよい。レジストマスクをインクジェット法
で形成するとフォトマスクを使用しないため、製造コストを低減することができる。
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少な
くとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、
バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることが
できる。また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３
０℃以上のものを用いると良い。
下地層となる絶縁層を基板４００とゲート層４１１の間に設けてもよい。下地層は、基
板４００からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン
膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積
層構造により形成することができる。
また、ゲート層４１１の材料は、モリブデン、チタン、クロム、タンタル、タングステ
ン、アルミニウム、銅、ネオジム、スカンジウム等の金属又はこれらを主成分とする合金
を用いて、単層で又は積層して形成することができる。
例えば、ゲート層４１１の２層の積層構造としては、アルミニウム層上にモリブデン層
を積層した２層構造、銅層上にモリブデン層を積層した２層構造、銅層上に窒化チタン層
若しくは窒化タンタル層を積層した２層構造、窒化チタン層とモリブデン層を積層した２
層構造とすることが好ましい。３層の積層構造としては、タングステン層または窒化タン
グステン層と、アルミニウムとシリコンの合金層またはアルミニウムとチタンの合金層と
、窒化チタン層またはチタン層とを積層した３層構造とすることが好ましい。
次いで、ゲート層４１１上にゲート絶縁層４０２を形成する。
ゲート絶縁層４０２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリ
コン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、若しくは酸化アル
ミニウム層を単層で又は積層して形成することができる。例えば、成膜ガスとして、シラ
ン（ＳｉＨ４）、酸素及び窒素を用いてプラズマＣＶＤ法により酸化窒化シリコン層を形
成すればよい。また、ゲート絶縁層４０２として酸化ハフニウム（ＨｆＯｘ）、酸化タン
タル（ＴａＯｘ）等のＨｉｇｈ−ｋ材料を用いることもできる。ゲート絶縁層４０２の膜
厚は、１００ｎｍ以上５００ｎｍ以下とし、積層の場合は、例えば、膜厚５０ｎｍ以上２
００ｎｍ以下の第１のゲート絶縁層と、第１のゲート絶縁層上に膜厚５ｎｍ以上３００ｎ
ｍ以下の第２のゲート絶縁層とを積層して形成する。
ここでは、ゲート絶縁層４０２としてプラズマＣＶＤ法により酸化窒化シリコン層を形
成する。
また、ゲート絶縁層４０２として、高密度プラズマ装置を用い、酸化窒化シリコン層の
形成を行ってもよい。ここで高密度プラズマ装置とは、１×１０１１／ｃｍ３以上のプラ
ズマ密度を達成できる装置を指している。例えば、３ｋＷ〜６ｋＷのマイクロ波電力を印
加してプラズマを発生させて、絶縁層の成膜を行う。
チャンバーに材料ガスとしてシラン（ＳｉＨ４）、亜酸化窒素（Ｎ２Ｏ）、及び希ガス
を導入し、１０Ｐａ〜３０Ｐａの圧力下で高密度プラズマを発生させてガラス等の絶縁表
面を有する基板上に絶縁層を形成する。その後、シラン（ＳｉＨ４）の供給を停止し、絶
縁層を大気に曝すことなく亜酸化窒素（Ｎ２Ｏ）と希ガスを導入して絶縁層表面にプラズ
マ処理を行ってもよい。上記プロセス順序を経た絶縁層は、膜厚が薄くてもトランジスタ
の信頼性を確保することができる絶縁層である。
ゲート絶縁層４０２の形成の際、チャンバーに導入するシラン（ＳｉＨ４）と亜酸化窒
素（Ｎ２Ｏ）の流量比は、１：１０から１：２００の範囲とする。また、チャンバーに導
入する希ガスとしては、ヘリウム、アルゴン、クリプトン、キセノンなどを用いることが
できるが、中でも安価であるアルゴンを用いることが好ましい。
また、高密度プラズマ装置により得られた絶縁層は、一定した厚さの膜形成ができるた
め段差被覆性に優れている。また、高密度プラズマ装置により得られる絶縁層は、薄い膜
の厚みを精密に制御することができる。
上記プロセス順序を経た絶縁層は、従来の平行平板型のＰＣＶＤ装置で得られる絶縁層
とは大きく異なっており、同じエッチャントを用いてエッチング速度を比較した場合にお
いて、平行平板型のＰＣＶＤ装置で得られる絶縁膜の１０％以上または２０％以上遅く、
高密度プラズマ装置で得られる絶縁層は緻密な膜と言える。
なお、後の工程でＩ型化又は実質的にＩ型化される酸化物半導体（高純度化された酸化
物半導体）は界面準位、界面電荷に対して極めて敏感であるため、ゲート絶縁層との界面
は重要である。そのため高純度化された酸化物半導体に接するゲート絶縁層は、高品質化
が要求される。従ってμ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤ装置は、緻
密で絶縁耐圧の高い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半
導体と高品質ゲート絶縁層が密接することにより、界面準位密度を低減して界面特性を良
好なものとすることができるからである。ゲート絶縁層としての膜質が良好であることは
勿論のこと、酸化物半導体との界面準位密度を低減し、良好な界面を形成できることが重
要である。
次いで、ゲート絶縁層４０２上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜４
３０を形成する。なお、酸化物半導体膜４３０をスパッタ法により成膜する前に、アルゴ
ンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層４０２の表面に
付着している粉状物質（パーティクル、ゴミともいう）を除去することが好ましい。逆ス
パッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を
用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、
アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。
酸化物半導体膜４３０は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｏ系、Ｉｎ−Ｓｎ−
Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ
系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系
、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体膜を用いる。ここでは、酸化物半
導体膜４３０として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタ法
により成膜する。この段階での断面図が図１１（Ａ）に相当する。また、酸化物半導体膜
４３０は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的
にはアルゴン）及び酸素の混合雰囲気下においてスパッタ法により形成することができる
。また、スパッタ法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲッ
トを用いて成膜を行い、酸化物半導体膜４３０に結晶化を阻害するＳｉＯｘ（Ｘ＞０）を
含ませ、後の工程で行う脱水化または脱水素化のための加熱処理の際に結晶化してしまう
のを抑制することもできる。
ここでは、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ
３：ＺｎＯ＝１：１：１［ｍｏｌ］、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［ａｔｏｍ］）
を用いて、基板とターゲットの間との距離を１００ｍｍ、圧力０．２Ｐａ、直流（ＤＣ）
電源０．５ｋＷ、アルゴン及び酸素（アルゴン：酸素＝３０ｓｃｃｍ：２０ｓｃｃｍ、酸
素流量比率４０％）雰囲気下で成膜する。なお、パルス直流（ＤＣ）電源を用いると、成
膜時に発生する粉状物質が軽減でき、膜厚分布も均一となるために好ましい。Ｉｎ−Ｇａ
−Ｚｎ−Ｏ系膜の膜厚は、２ｎｍ以上２００ｎｍ以下とする。ここでは、酸化物半導体膜
として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタ法により膜厚２
０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系膜を成膜する。また、Ｉｎ、Ｇａ、及びＺｎを含む金属
酸化物ターゲットとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［ａｔｏｍ］、又はＩｎ：Ｇａ
：Ｚｎ＝１：１：２［ａｔｏｍ］の組成比を有する金属酸化物ターゲットを用いることも
できる。
スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法とＤＣスパッタ法
があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法もある。ＲＦスパッタ
法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に金属膜を成膜する場合
に用いられる。
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッ
タ装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数
種類の材料を同時に放電させて成膜することもできる。
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装
置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッ
タ法を用いるスパッタ装置がある。
また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガスと
を化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に基
板にも電圧をかけるバイアススパッタ法もある。
次いで、酸化物半導体膜４３０を第２のフォトリソグラフィ工程により島状の酸化物半
導体層に加工する。また、当該工程において用いられるレジストマスクは、インクジェッ
ト法によって形成してもよい。レジストマスクをインクジェット法で形成するとフォトマ
スクを使用しないため、製造コストを低減できる。
次いで、酸化物半導体層の脱水化または脱水素化を行う。脱水化または脱水素化を行う
第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪
み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半
導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、酸化物半導
体層への水や水素の再混入を防ぐため、大気に触れさせることなく冷却して酸化物半導体
層４３１を得る（図１１（Ｂ）参照）。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または
熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａ
ｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉ
ｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａ
ｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハラ
イドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高
圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装
置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、
アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不
活性気体が用いられる。
例えば、第１の加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に
基板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス
中から出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いると短時間での高温加熱処理が可能
となる。
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガ
スに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素
、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以
上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好
ましくは０．１ｐｐｍ以下）とすることが好ましい。
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化
物半導体膜４３０に対して行うこともできる。その場合には、第１の加熱処理後に、加熱
装置から基板を取り出し、第２のフォトリソグラフィ工程を行う。
酸化物半導体層に対する脱水化または脱水素化の加熱処理は、酸化物半導体層の形成後
、酸化物半導体層上にソース電極層及びドレイン電極層を積層させた後、ソース電極層及
びドレイン電極層上に保護絶縁膜を形成した後、のいずれで行っても良い。
また、ゲート絶縁層４０２に開口部を形成する場合、その工程は酸化物半導体膜４３０
に脱水化または脱水素化処理を行う前でも行った後に行ってもよい。
なお、ここでの酸化物半導体膜４３０のエッチングは、ウェットエッチングに限定され
ずドライエッチングを用いてもよい。
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例
えば塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化シリコン（ＳｉＣｌ４）、四塩化
炭素（ＣＣｌ４）など）が好ましい。
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、六弗化硫黄（
ＳＦ６）、三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（
ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希
ガスを添加したガス、などを用いることができる。
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃ
ｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘
導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングで
きるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加
される電力量、基板側の電極温度等）を適宜調節する。
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液な
どを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によ
って除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料
を再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウム
等の材料を回収して再利用することにより、資源を有効活用し低コスト化することができ
る。
所望の加工形状にエッチングできるように、材料に合わせてエッチング条件（エッチン
グ液、エッチング時間、温度等）を適宜調節する。
次いで、ゲート絶縁層４０２、及び酸化物半導体層４３１上に、金属導電膜を形成する
。金属導電膜はスパッタ法や真空蒸着法で形成すればよい。金属導電膜の材料としては、
アルミニウム（Ａｌ）、クロム（Ｃｒ）、銅（Ｃｕ）、タンタル（Ｔａ）、チタン（Ｔｉ
）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、上述した元素を成分と
する合金、又は上述した元素を組み合わせた合金等が挙げられる。また、マンガン（Ｍｎ
）、マグネシウム（Ｍｇ）、ジルコニウム（Ｚｒ）、ベリリウム（Ｂｅ）、イットリウム
（Ｙ）のいずれか一または複数から選択された材料を用いてもよい。また、金属導電膜は
、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウ
ム膜の単層構造、銅又は銅を主成分とする膜の単層構造、アルミニウム膜上にチタン膜を
積層する２層構造、窒化タンタル膜又は窒化銅膜上に銅膜を積層する２層構造、チタン膜
上にアルミニウム膜を積層し、さらにアルミニウム膜上にチタン膜を積層する３層構造な
どが挙げられる。また、アルミニウム（Ａｌ）に、チタン（Ｔｉ）、タンタル（Ｔａ）、
タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカン
ジウム（Ｓｃ）から選ばれた元素を単数、又は複数組み合わせた膜、合金膜、もしくは窒
化膜を用いてもよい。
金属導電膜形成後に加熱処理を行う場合には、この加熱処理に耐えうる耐熱性を金属導
電膜に持たせることが好ましい。
第３のフォトリソグラフィ工程により金属導電膜上にレジストマスクを形成し、選択的
にエッチングを行ってソース層４１５ａ、ドレイン層４１５ｂを形成した後、レジストマ
スクを除去する（図１１（Ｃ）参照）。また、当該工程において用いるレジストマスクを
インクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフ
ォトマスクを使用しないため、製造コストを低減できる。
なお、金属導電膜のエッチングの際に、酸化物半導体層４３１は除去されないようにそ
れぞれの材料及びエッチング条件を適宜調節する。
ここでは、金属導電膜としてチタン膜を用いて、酸化物半導体層４３１にはＩｎ−Ｇａ
−Ｚｎ−Ｏ系酸化物を用いて、エッチャントとしてアンモニア過水（アンモニア、水、過
酸化水素水の混合液）を用いる。
なお、第３のフォトリソグラフィ工程では、酸化物半導体層４３１は一部がエッチング
され、溝部（凹部）を有する酸化物半導体層となることもある。
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透
過した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジスト
マスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジスト
マスクは複数の膜厚を有する形状となり、アッシングを行うことでさらに形状を変形する
ことができるため、異なるパターンに加工する複数のエッチング工程に用いることができ
る。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対
応するレジストマスクを形成することができる。よって露光マスク数を削減することがで
き、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
次いで、亜酸化窒素（Ｎ２Ｏ）、窒素（Ｎ２）、またはアルゴン（Ａｒ）などのガスを
用いたプラズマ処理を行う。このプラズマ処理によって露出している酸化物半導体層の表
面に付着した吸着水などを除去する。また、酸素とアルゴンの混合ガスを用いてプラズマ
処理を行ってもよい。
プラズマ処理を行った後、酸化物半導体層を大気に触れさせることなく、酸化物半導体
層の一部に接する保護絶縁膜となる酸化物絶縁層４１６を形成する。
酸化物絶縁層４１６は、少なくとも１ｎｍ以上の膜厚とし、スパッタ法など、酸化物絶
縁層４１６に水、水素等の不純物を混入させない方法を適宜用いて形成することができる
。酸化物絶縁層４１６に水素が含まれると、その水素が酸化物半導体層へ侵入して酸化物
半導体層４３１のバックチャネルが低抵抗化（Ｎ型化）してしまい、寄生チャネルが形成
される恐れがある。よって、酸化物絶縁層４１６はできるだけ水素を含まない膜になるよ
うに、成膜方法に水素を用いないことが重要である。
ここでは、酸化物絶縁層４１６として膜厚２００ｎｍの酸化シリコン膜をスパッタ法を
用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、ここでは１
００℃とする。酸化シリコン膜のスパッタ法による成膜は、希ガス（代表的にはアルゴン
）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下にお
いて行うことができる。また、ターゲットとして酸化シリコンターゲットまたはシリコン
ターゲットを用いることができる。例えば、シリコンターゲットを用いて、酸素、及び窒
素雰囲気下でスパッタ法により酸化シリコン膜を形成することができる。
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは
２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰
囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半
導体層の一部（チャネル形成領域）は酸化物絶縁層４１６と接した状態で加熱される。こ
れにより、酸化物半導体層の一部（チャネル形成領域）に酸素が供給される。また、この
加熱処理によって、酸化物半導体層から酸化物絶縁層４１６中に水素をとりこむことがで
きる。
以上の工程を経ることによって、酸化物半導体層に対して脱水化または脱水素化のため
の加熱処理を行った後、酸化物半導体層の一部（チャネル形成領域）を選択的に酸素過剰
な状態とする。その結果、ゲート層４１１と重なるチャネル形成領域４１３はＩ型となり
、ソース層４１５ａに重なるソース領域４１４ａと、ドレイン層４１５ｂに重なるドレイ
ン領域４１４ｂとが自己整合的に形成される。以上の工程でトランジスタ４１０が形成さ
れる。
例えば、ゲートバイアス・熱ストレス試験（ＢＴ試験）のような高温、高電界に長時間
さらされる条件下（例えば、８５℃、２×１０６Ｖ／ｃｍ、１２時間）においては、不純
物（水素等）が酸化物半導体に存在していると、不純物と酸化物半導体の主成分との結合
手が、強電界（Ｂ：バイアス）と高温（Ｔ：温度）により切断され、生成された未結合手
がしきい値電圧（Ｖｔｈ）のドリフトを誘発することとなる。これに対して、酸化物半導
体の不純物、特に水素や水等を極力除去し、上述の高密度プラズマＣＶＤ装置を用いて緻
密で絶縁耐圧の高い高品質な絶縁膜を形成し、酸化物半導体との界面特性を良好にするこ
とにより、過酷な外部環境に対しても安定なトランジスタを得ることができる。
さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行
ってもよい。ここでは１５０℃で１０時間加熱処理を行う。この加熱処理は一定の加熱温
度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下の加熱温度への昇
温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、この加熱
処理を、酸化物絶縁層４１６の形成前に、減圧下で行ってもよい。減圧下で加熱処理を行
うと、加熱時間を短縮することができる。
なお、ドレイン層４１５ｂと重畳した酸化物半導体層においてドレイン領域４１４ｂを
形成することにより、トランジスタの信頼性の向上を図ることができる。具体的には、ド
レイン領域４１４ｂを形成することで、ドレイン層４１５ｂからドレイン領域４１４ｂ、
チャネル形成領域４１３にかけて、導電性を段階的に変化させうるような構造とすること
ができる。
また、酸化物半導体層におけるソース領域又はドレイン領域は、酸化物半導体層の膜厚
が１５ｎｍ以下と薄い場合は膜厚方向全体にわたって形成されるが、酸化物半導体層の膜
厚が３０ｎｍ以上５０ｎｍ以下とより厚い場合は、酸化物半導体層の一部、ソース層又は
ドレイン層と接する領域及びその近傍が低抵抗化しソース領域又はドレイン領域が形成さ
れ、酸化物半導体層においてゲート絶縁層に近い領域はＩ型とすることもできる。
酸化物絶縁層４１６上にさらに保護絶縁層を形成してもよい。例えば、ＲＦスパッタ法
を用いて窒化シリコン膜を形成する。ＲＦスパッタ法は、量産性がよいため、保護絶縁層
の成膜方法として好ましい。保護絶縁層は、水分や、水素イオンや、ＯＨ−などの不純物
を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、窒化シリコ
ン膜、窒化アルミニウム膜、窒化酸化シリコン膜、酸化窒化アルミニウム膜などを用いる
。ここでは、保護絶縁層として保護絶縁層４０３を、窒化シリコン膜を用いて形成する（
図１１（Ｄ）参照）。
（液晶表示装置を搭載した各種電子機器について）
以下では、本明細書で開示される液晶表示装置を搭載した電子機器の例について図１２
を参照して説明する。
図１２（Ａ）は、ノート型のパーソナルコンピュータを示す図であり、本体２２０１、
筐体２２０２、表示部２２０３、キーボード２２０４などによって構成されている。
図１２（Ｂ）は、携帯情報端末（ＰＤＡ）を示す図であり、本体２２１１には表示部２
２１３と、外部インターフェイス２２１５と、操作ボタン２２１４等が設けられている。
また、操作用の付属品としてスタイラス２２１２がある。
図１２（Ｃ）は、電子ペーパーの一例として、電子書籍２２２０を示す図である。電子
書籍２２２０は、筐体２２２１および筐体２２２３の２つの筐体で構成されている。筐体
２２２１および筐体２２２３は、軸部２２３７により一体とされており、該軸部２２３７
を軸として開閉動作を行うことができる。このような構成により、電子書籍２２２０は、
紙の書籍のように用いることが可能である。
筐体２２２１には表示部２２２５が組み込まれ、筐体２２２３には表示部２２２７が組
み込まれている。表示部２２２５および表示部２２２７は、続き画面を表示する構成とし
てもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とする
ことで、例えば右側の表示部（図１２（Ｃ）では表示部２２２５）に文章を表示し、左側
の表示部（図１２（Ｃ）では表示部２２２７）に画像を表示することができる。
また、図１２（Ｃ）では、筐体２２２１に操作部などを備えた例を示している。例えば
、筐体２２２１は、電源スイッチ２２３１、操作キー２２３３、スピーカー２２３５など
を備えている。操作キー２２３３により、頁を送ることができる。なお、筐体の表示部と
同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐
体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタお
よびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを
備える構成としてもよい。さらに、電子書籍２２２０は、電子辞書としての機能を持たせ
た構成としてもよい。
また、電子書籍２２２０は、無線で情報を送受信できる構成としてもよい。無線により
、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とするこ
とも可能である。
なお、電子ペーパーは、情報を表示するものであればあらゆる分野に適用することが可
能である。例えば、電子書籍以外にも、ポスター、電車などの乗り物の車内広告、クレジ
ットカード等の各種カードにおける表示などに適用することができる。
図１２（Ｄ）は、携帯電話機を示す図である。当該携帯電話機は、筐体２２４０および
筐体２２４１の二つの筐体で構成されている。筐体２２４１は、表示パネル２２４２、ス
ピーカー２２４３、マイクロフォン２２４４、ポインティングデバイス２２４６、カメラ
用レンズ２２４７、外部接続端子２２４８などを備えている。また、筐体２２４０は、当
該携帯電話機の充電を行う太陽電池セル２２４９、外部メモリスロット２２５０などを備
えている。また、アンテナは筐体２２４１内部に内蔵されている。
表示パネル２２４２はタッチパネル機能を備えており、図１２（Ｄ）には映像表示され
ている複数の操作キー２２４５を点線で示している。なお、当該携帯電話は、太陽電池セ
ル２２４９から出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路を実装し
ている。また、上記構成に加えて、非接触ＩＣチップ、小型記録装置などを内蔵した構成
とすることもできる。
表示パネル２２４２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネ
ル２２４２と同一面上にカメラ用レンズ２２４７を備えているため、テレビ電話が可能で
ある。スピーカー２２４３およびマイクロフォン２２４４は音声通話に限らず、テレビ電
話、録音、再生などが可能である。さらに、筐体２２４０と筐体２２４１はスライドし、
図１２（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に
適した小型化が可能である。
外部接続端子２２４８はＡＣアダプタやＵＳＢケーブルなどの各種ケーブルと接続可能
であり、充電やデータ通信が可能になっている。また、外部メモリスロット２２５０に記
録媒体を挿入し、より大量のデータの保存および移動に対応できる。また、上記機能に加
えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
図１２（Ｅ）は、デジタルカメラを示す図である。当該デジタルカメラは、本体２２６
１、表示部（Ａ）２２６７、接眼部２２６３、操作スイッチ２２６４、表示部（Ｂ）２２
６５、バッテリー２２６６などによって構成されている。
図１２（Ｆ）は、テレビジョン装置を示す図である。テレビジョン装置２２７０では、
筐体２２７１に表示部２２７３が組み込まれている。表示部２２７３により、映像を表示
することが可能である。なお、ここでは、スタンド２２７５により筐体２２７１を支持し
た構成を示している。
テレビジョン装置２２７０の操作は、筐体２２７１が備える操作スイッチや、別体のリ
モコン操作機２２８０により行うことができる。リモコン操作機２２８０が備える操作キ
ー２２７９により、チャンネルや音量の操作を行うことができ、表示部２２７３に表示さ
れる映像を操作することができる。また、リモコン操作機２２８０に、当該リモコン操作
機２２８０から出力する情報を表示する表示部２２７７を設ける構成としてもよい。
なお、テレビジョン装置２２７０は、受信機やモデムなどを備えた構成とするのが好適
である。受信機により、一般のテレビ放送の受信を行うことができる。また、モデムを介
して有線または無線による通信ネットワークに接続することにより、一方向（送信者から
受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行
うことが可能である。
１００ 画素
１０１ 走査線
１０２ 走査線
１０３ 信号線
１０４ 信号線
１０５ トランジスタ
１０７ 画素電極層
１１０ 基板
１１１ ゲート層
１１２ ゲート絶縁層
１１３ 酸化物半導体層
１１４ａ ソース層及びドレイン層の一方
１１４ｂ ソース層及びドレイン層の他方
１１５ 絶縁層
１１６ コンタクトホール
１１７ａ 領域
１１７ｂ 領域
１１７ｃ 領域
２０１ 酸化物半導体層
２０２ａ 酸化物半導体層
２０２ｂ 酸化物半導体層
２１０ トランジスタ
２１１ 絶縁層
２１２ 絶縁層
２２０ トランジスタ
２３０ トランジスタ
２３１ 下地絶縁層
２３２ 絶縁層
２３３ａ コンタクトホール
２３３ｂ コンタクトホール
２３４ 絶縁層
２３５ コンタクトホール
４００ 基板
４０２ ゲート絶縁層
４０３ 保護絶縁層
４１０ トランジスタ
４１１ ゲート層
４１３ チャネル形成領域
４１４ａ ソース領域
４１４ｂ ドレイン領域
４１５ａ ソース層
４１５ｂ ドレイン層
４１６ 酸化物絶縁層
４３０ 酸化物半導体膜
４３１ 酸化物半導体層
８００ 測定系
８０２ 容量素子
８０４ トランジスタ
８０５ トランジスタ
８０６ トランジスタ
８０８ トランジスタ
１０００ 画素
１００１ 走査線
１００２ 走査線
１００３ 信号線
１００４ 信号線
１００５ トランジスタ
１００６ 容量素子
１００７ 画素電極層
１００８ 容量配線
１０１０ 基板
１０１１ ゲート層
１０１２ ゲート絶縁層
１０１３ 半導体層
１０１４ａ ソース層及びドレイン層の一方
１０１４ｂ ソース層及びドレイン層の他方
１０１５ 絶縁層
１０１６ コンタクトホール
１０１７ａ 領域
１０１７ｂ 領域
１０１７ｃ 領域
２２０１ 本体
２２０２ 筐体
２２０３ 表示部
２２０４ キーボード
２２１１ 本体
２２１２ スタイラス
２２１３ 表示部
２２１４ 操作ボタン
２２１５ 外部インターフェイス
２２２０ 電子書籍
２２２１ 筐体
２２２３ 筐体
２２２５ 表示部
２２２７ 表示部
２２３１ 電源
２２３３ 操作キー
２２３５ スピーカー
２２３７ 軸部
２２４０ 筐体
２２４１ 筐体
２２４２ 表示パネル
２２４３ スピーカー
２２４４ マイクロフォン
２２４５ 操作キー
２２４６ ポインティングデバイス
２２４７ カメラ用レンズ
２２４８ 外部接続端子
２２４９ 太陽電池セル
２２５０ 外部メモリスロット
２２６１ 本体
２２６３ 接眼部
２２６４ 操作スイッチ
２２６５ 表示部（Ｂ）
２２６６ バッテリー
２２６７ 表示部（Ａ）
２２７０ テレビジョン装置
２２７１ 筐体
２２７３ 表示部
２２７５ スタンド
２２７７ 表示部
２２７９ 操作キー
２２８０ リモコン操作機

Claims (2)

  1. 第１の走査線としての機能を有する第１の導電層と、
    第２の走査線としての機能を有する第２の導電層と、
    前記第１の導電層上方、かつ前記第２の導電層上方の第１の絶縁層と、
    前記第１の絶縁層上方の酸化物半導体層と、
    前記酸化物半導体層上方の第３の導電層と、
    前記第３の導電層上方の第２の絶縁層と、を有し、
    前記第１の絶縁層は、第１の層と、前記第１の層上の第２の層と、を有し、
    前記第２の絶縁層は、第３の層と、前記第３の層上の第４の層と、を有し、
    前記第１の層は、窒化シリコンを含み、
    前記第２の層は、酸化シリコンを含み、
    前記第３の層は、酸化シリコンを含み、
    前記第４の層は、窒化シリコンを含み、
    前記第２の層は、前記酸化物半導体層と接する領域を有し、
    前記第３の層は、前記酸化物半導体層のチャネル形成領域と接する領域を有し、
    前記第３の導電層は、信号線としての機能を有し、
    前記第１の導電層は、第１の領域において前記第３の導電層と交差しており、
    前記第２の導電層は、第２の領域において前記第３の導電層と交差しており、
    前記第３の導電層の上面は、前記第１の領域と前記第２の領域との間の領域において平面形状を有し、
    前記第３の導電層は、前記第１の領域と前記第２の領域との間の領域において前記酸化物半導体層と重なり、
    前記第３の導電層は、前記第１の領域において前記酸化物半導体層及び前記第１の絶縁層を介して前記第１の導電層と重なり、
    前記第３の導電層は、前記第２の領域において前記酸化物半導体層及び前記第１の絶縁層を介して前記第２の導電層と重なり、
    前記チャネル形成領域は、前記酸化物半導体層の前記第１の領域と重なる領域よりも水素濃度が低く、
    前記チャネル形成領域は、前記酸化物半導体層の前記第２の領域と重なる領域よりも水素濃度が低い液晶表示装置。
  2. 第１の走査線としての機能を有する第１の導電層と、
    第２の走査線としての機能を有する第２の導電層と、
    前記第１の導電層上方、かつ前記第２の導電層上方の第１の絶縁層と、
    前記第１の絶縁層上方の酸化物半導体層と、
    前記酸化物半導体層上方の第３の導電層と、
    前記酸化物半導体層上方の第４の導電層と、
    前記第３の導電層上方の第２の絶縁層と、
    前記第２の絶縁層上方の画素電極と、を有し、
    前記第１の絶縁層は、第１の層と、前記第１の層上の第２の層と、を有し、
    前記第２の絶縁層は、第３の層と、前記第３の層上の第４の層と、を有し、
    前記第１の層は、窒化シリコンを含み、
    前記第２の層は、酸化シリコンを含み、
    前記第３の層は、酸化シリコンを含み、
    前記第４の層は、窒化シリコンを含み、
    前記第２の層は、前記酸化物半導体層と接する領域を有し、
    前記第３の層は、前記酸化物半導体層のチャネル形成領域と接する領域を有し、
    前記第３の導電層は、信号線としての機能を有し、
    前記第４の導電層は、前記画素電極に電気的に接続されており、
    前記第１の導電層は、第１の領域において前記第３の導電層と交差しており、
    前記第２の導電層は、第２の領域において前記第３の導電層と交差しており、
    前記第３の導電層の上面は、前記第１の領域と前記第２の領域との間の領域において平面形状を有し、
    前記第３の導電層は、前記第１の領域と前記第２の領域との間の領域において前記酸化物半導体層と重なり、
    前記第３の導電層は、前記第１の領域において前記酸化物半導体層及び前記第１の絶縁層を介して前記第１の導電層と重なり、
    前記第３の導電層は、前記第２の領域において前記酸化物半導体層及び前記第１の絶縁層を介して前記第２の導電層と重なり、
    前記チャネル形成領域は、前記酸化物半導体層の前記第１の領域と重なる領域よりも水素濃度が低く、
    前記チャネル形成領域は、前記酸化物半導体層の前記第２の領域と重なる領域よりも水素濃度が低い液晶表示装置。
JP2017205720A 2010-02-26 2017-10-25 液晶表示装置 Active JP6542326B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010042584 2010-02-26
JP2010042584 2010-02-26

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016123144A Division JP6235077B2 (ja) 2010-02-26 2016-06-22 液晶表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019109395A Division JP6810197B2 (ja) 2010-02-26 2019-06-12 液晶表示装置

Publications (2)

Publication Number Publication Date
JP2018018102A JP2018018102A (ja) 2018-02-01
JP6542326B2 true JP6542326B2 (ja) 2019-07-10

Family

ID=44504827

Family Applications (11)

Application Number Title Priority Date Filing Date
JP2011035418A Active JP5564452B2 (ja) 2010-02-26 2011-02-22 液晶表示装置
JP2014123240A Withdrawn JP2014194579A (ja) 2010-02-26 2014-06-16 液晶表示装置
JP2014235613A Withdrawn JP2015072487A (ja) 2010-02-26 2014-11-20 液晶表示装置
JP2015081688A Withdrawn JP2015129975A (ja) 2010-02-26 2015-04-13 表示装置
JP2016123144A Active JP6235077B2 (ja) 2010-02-26 2016-06-22 液晶表示装置
JP2017205720A Active JP6542326B2 (ja) 2010-02-26 2017-10-25 液晶表示装置
JP2019109395A Active JP6810197B2 (ja) 2010-02-26 2019-06-12 液晶表示装置
JP2020204949A Withdrawn JP2021051323A (ja) 2010-02-26 2020-12-10 液晶表示装置
JP2022001838A Active JP7161633B2 (ja) 2010-02-26 2022-01-07 表示装置
JP2022165317A Withdrawn JP2022186807A (ja) 2010-02-26 2022-10-14 表示装置
JP2023091777A Pending JP2023116578A (ja) 2010-02-26 2023-06-02 表示装置

Family Applications Before (5)

Application Number Title Priority Date Filing Date
JP2011035418A Active JP5564452B2 (ja) 2010-02-26 2011-02-22 液晶表示装置
JP2014123240A Withdrawn JP2014194579A (ja) 2010-02-26 2014-06-16 液晶表示装置
JP2014235613A Withdrawn JP2015072487A (ja) 2010-02-26 2014-11-20 液晶表示装置
JP2015081688A Withdrawn JP2015129975A (ja) 2010-02-26 2015-04-13 表示装置
JP2016123144A Active JP6235077B2 (ja) 2010-02-26 2016-06-22 液晶表示装置

Family Applications After (5)

Application Number Title Priority Date Filing Date
JP2019109395A Active JP6810197B2 (ja) 2010-02-26 2019-06-12 液晶表示装置
JP2020204949A Withdrawn JP2021051323A (ja) 2010-02-26 2020-12-10 液晶表示装置
JP2022001838A Active JP7161633B2 (ja) 2010-02-26 2022-01-07 表示装置
JP2022165317A Withdrawn JP2022186807A (ja) 2010-02-26 2022-10-14 表示装置
JP2023091777A Pending JP2023116578A (ja) 2010-02-26 2023-06-02 表示装置

Country Status (6)

Country Link
US (7) US8502226B2 (ja)
JP (11) JP5564452B2 (ja)
KR (10) KR101950364B1 (ja)
CN (2) CN102754022B (ja)
TW (11) TWI521289B (ja)
WO (1) WO2011105210A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753654B2 (en) 2001-02-21 2004-06-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic appliance
CN105702688B (zh) 2009-10-21 2020-09-08 株式会社半导体能源研究所 液晶显示器件及包括该液晶显示器件的电子设备
WO2011105210A1 (en) * 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR101919056B1 (ko) 2011-04-28 2018-11-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 회로
WO2013054823A1 (en) * 2011-10-14 2013-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101968115B1 (ko) 2012-04-23 2019-08-13 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
US8937307B2 (en) 2012-08-10 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE102013216824A1 (de) 2012-08-28 2014-03-06 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
CN102856392B (zh) * 2012-10-09 2015-12-02 深圳市华星光电技术有限公司 薄膜晶体管主动装置及其制作方法
JP6290576B2 (ja) 2012-10-12 2018-03-07 株式会社半導体エネルギー研究所 液晶表示装置及びその駆動方法
JP5951442B2 (ja) * 2012-10-17 2016-07-13 株式会社半導体エネルギー研究所 半導体装置
US9570469B2 (en) * 2012-10-29 2017-02-14 Sharp Kabushiki Kaisha Active-matrix substrate and liquid-crystal display device
KR102044667B1 (ko) 2013-05-28 2019-11-14 엘지디스플레이 주식회사 산화물 박막 트랜지스터를 구비한 평판표시장치 및 그의 제조방법
SG11201606647PA (en) 2014-03-14 2016-09-29 Semiconductor Energy Lab Co Ltd Circuit system
TWI686899B (zh) * 2014-05-02 2020-03-01 日商半導體能源研究所股份有限公司 半導體裝置、觸控感測器、顯示裝置
JP2016127190A (ja) 2015-01-06 2016-07-11 株式会社ジャパンディスプレイ 表示装置
JP2016146422A (ja) 2015-02-09 2016-08-12 株式会社ジャパンディスプレイ 表示装置
CN113341624A (zh) * 2015-02-12 2021-09-03 株式会社半导体能源研究所 显示装置
CN107204362B (zh) 2016-03-18 2021-01-29 株式会社日本显示器 半导体装置
JP2018116228A (ja) 2017-01-20 2018-07-26 株式会社ジャパンディスプレイ 表示装置
US11711922B2 (en) 2019-07-12 2023-07-25 Semiconductor Energy Laboratory Co., Ltd. Memory device with memory cells comprising multiple transistors
WO2023048244A1 (ja) 2021-09-22 2023-03-30 Ａｇｃ株式会社 テトラフルオロスルファニル基含有アリール化合物の製造方法

Family Cites Families (223)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
DE3511059A1 (de) 1985-03-27 1986-10-02 Metallgesellschaft Ag, 6000 Frankfurt Isolier-einrichtung
DE3689843T2 (de) 1986-03-06 1994-09-01 Toshiba Kawasaki Kk Steuerschaltung einer Flüssigkristallanzeige.
DE3714164A1 (de) 1986-04-30 1987-11-05 Sharp Kk Fluessigkristallanzeige
JPS635378A (ja) 1986-06-25 1988-01-11 シャープ株式会社 アクテイブ・マトリクス基板
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2708746B2 (ja) 1987-07-03 1998-02-04 三菱電機株式会社 液晶制御回路
JP2740813B2 (ja) 1988-02-26 1998-04-15 セイコープレシジョン株式会社 非晶質シリコン薄膜トランジシタアレイ基板
JP2568654B2 (ja) * 1988-11-18 1997-01-08 シャープ株式会社 アクティブマトリクス基板
JPH02240636A (ja) * 1989-03-15 1990-09-25 Hitachi Ltd アクティブマトリクス基板とこれを用いた液晶表示素子
US5153754A (en) * 1989-06-30 1992-10-06 General Electric Company Multi-layer address lines for amorphous silicon liquid crystal display devices
JP3245612B2 (ja) * 1991-11-15 2002-01-15 カシオ計算機株式会社 多層配線板の製造方法
US5367179A (en) 1990-04-25 1994-11-22 Casio Computer Co., Ltd. Thin-film transistor having electrodes made of aluminum, and an active matrix panel using same
US5284789A (en) 1990-04-25 1994-02-08 Casio Computer Co., Ltd. Method of forming silicon-based thin film and method of manufacturing thin film transistor using silicon-based thin film
US5243202A (en) 1990-04-25 1993-09-07 Casio Computer Co., Ltd. Thin-film transistor and a liquid crystal matrix display device using thin-film transistors of this type
DE69115405T2 (de) 1990-09-21 1996-06-13 Casio Computer Co Ltd Dünnfilmtransistor und eine Dünnfilmtransistorpanele, die solche Transistoren verwendet
JP3295437B2 (ja) 1991-03-29 2002-06-24 日本放送協会 表示装置
JPH0572553A (ja) * 1991-09-11 1993-03-26 Hitachi Ltd 液晶表示装置およびその製造方法
DE69224038T2 (de) 1991-11-15 1998-04-23 Casio Computer Co Ltd Dünnfilmanordnung mit einer leitenden Verbindungsschicht
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH06235934A (ja) * 1992-12-24 1994-08-23 Matsushita Electric Ind Co Ltd 凹凸酸化膜付き透光性絶縁性基板とその製造方法およびこれを用いたｔｆｔ液晶表示装置
JPH06347827A (ja) * 1993-06-07 1994-12-22 Hitachi Ltd 液晶表示装置およびその製造方法
US5798746A (en) 1993-12-27 1998-08-25 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US5844538A (en) 1993-12-28 1998-12-01 Sharp Kabushiki Kaisha Active matrix-type image display apparatus controlling writing of display data with respect to picture elements
JPH07218929A (ja) 1994-01-13 1995-08-18 Lg Electron Inc 薄膜トランジスターのアレイ構造
JP3609314B2 (ja) 1994-07-30 2005-01-12 株式会社半導体エネルギー研究所 薄膜トランジスタ及びアクティブマトリクス回路
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
KR0181781B1 (ko) * 1995-12-30 1999-05-01 구자홍 액정표시장치의 배열기판 및 그 제조방법
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
KR100209620B1 (ko) 1996-08-31 1999-07-15 구자홍 액정 표시 장치 및 그 제조방법
JPH10274782A (ja) * 1997-03-31 1998-10-13 Sharp Corp 液晶表示装置
JPH11274504A (ja) 1998-03-20 1999-10-08 Advanced Display Inc Ｔｆｔおよびその製法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
US6246070B1 (en) 1998-08-21 2001-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device provided with semiconductor circuit made of semiconductor element and method of fabricating the same
JP3552086B2 (ja) * 1998-10-15 2004-08-11 シャープ株式会社 液晶表示装置
US6493048B1 (en) 1998-10-21 2002-12-10 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
EP1063693B1 (en) 1998-12-14 2016-06-29 LG Display Co., Ltd. Method for manufacturing a wiring member on a thin-film transistor substate suitable for a liquid crystal display
US6111619A (en) * 1999-05-27 2000-08-29 Sharp Laboratories Of America, Inc. Method of forming polycrystalline silicon TFTs with TiN/Cu/TiN interconnections for a liquid crystal display pixel array
KR100596468B1 (ko) * 1999-07-28 2006-07-03 엘지.필립스 엘시디 주식회사 박막트랜지스터의 게이트전극 및 그 제조방법
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3701832B2 (ja) 2000-02-04 2005-10-05 インターナショナル・ビジネス・マシーンズ・コーポレーション 薄膜トランジスタ、液晶表示パネル、および薄膜トランジスタの製造方法
KR100686228B1 (ko) 2000-03-13 2007-02-22 삼성전자주식회사 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법
JP2002026333A (ja) 2000-07-11 2002-01-25 Nec Corp アクティブマトリクス基板の製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP3527193B2 (ja) * 2000-10-13 2004-05-17 Ｎｅｃエレクトロニクス株式会社 液晶表示装置及びコンピュータ
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
KR100803177B1 (ko) * 2001-05-14 2008-02-14 삼성전자주식회사 액정표시장치용 박막 트랜지스터 및 그 제조방법
JP2002055326A (ja) 2001-05-28 2002-02-20 Hitachi Ltd 液晶表示装置
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4019697B2 (ja) * 2001-11-15 2007-12-12 株式会社日立製作所 液晶表示装置
JP3510876B2 (ja) 2002-01-22 2004-03-29 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
KR100863727B1 (ko) * 2002-03-20 2008-10-16 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
KR100866976B1 (ko) * 2002-09-03 2008-11-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2004158243A (ja) 2002-11-05 2004-06-03 Ube Ind Ltd 多孔質酸化物半導体薄膜、光電変換素子および太陽電池
KR100505328B1 (ko) 2002-12-12 2005-07-29 엘지.필립스 엘시디 주식회사 구리 몰리브덴막에서 몰리브덴 잔사를 제거할 수 있는식각용액 및 그 식각 방법
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US20050140634A1 (en) * 2003-12-26 2005-06-30 Nec Corporation Liquid crystal display device, and method and circuit for driving liquid crystal display device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR20070116888A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006058730A (ja) 2004-08-23 2006-03-02 Sony Corp 表示装置
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
JP5053537B2 (ja) 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5118811B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 発光装置及び表示装置
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
KR101282397B1 (ko) 2004-12-07 2013-07-04 삼성디스플레이 주식회사 표시 장치용 배선, 상기 배선을 포함하는 박막 트랜지스터표시판 및 그 제조 방법
KR20060064264A (ko) 2004-12-08 2006-06-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
WO2006064789A1 (ja) 2004-12-14 2006-06-22 Sharp Kabushiki Kaisha 液晶表示装置および液晶表示装置の欠陥修正方法
KR20060084016A (ko) 2005-01-17 2006-07-21 삼성전자주식회사 액정 표시 장치용 박막 표시판 및 액정 표시 장치
KR101112564B1 (ko) 2005-01-18 2012-03-13 삼성전자주식회사 액정표시장치
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
KR101209051B1 (ko) * 2005-05-04 2012-12-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그를 포함하는 액정 표시 장치
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
TWI281569B (en) * 2005-06-13 2007-05-21 Au Optronics Corp Display panels
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007041126A (ja) * 2005-08-01 2007-02-15 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
CN101258607B (zh) 2005-09-06 2011-01-05 佳能株式会社 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101358954B1 (ko) 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
JP5099740B2 (ja) 2005-12-19 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ
KR101202530B1 (ko) * 2005-12-27 2012-11-16 엘지디스플레이 주식회사 액정표시패널 및 그 제조방법
KR101255327B1 (ko) * 2005-12-27 2013-04-16 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US20070215945A1 (en) 2006-03-20 2007-09-20 Canon Kabushiki Kaisha Light control device and display
EP1843194A1 (en) 2006-04-06 2007-10-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US8253883B2 (en) * 2006-05-12 2012-08-28 Sharp Kabushiki Kaisha Display panel and display device
TWI585498B (zh) 2006-05-16 2017-06-01 半導體能源研究所股份有限公司 液晶顯示裝置和半導體裝置
JP2007310180A (ja) * 2006-05-19 2007-11-29 Mitsubishi Electric Corp 液晶表示装置及びその欠陥画素修復方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP2008026435A (ja) * 2006-07-19 2008-02-07 Nec Lcd Technologies Ltd 半透過型液晶表示装置及びその製造方法
JP4404881B2 (ja) * 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
TW200814325A (en) 2006-09-05 2008-03-16 Chunghwa Picture Tubes Ltd Thim film transistor array substrate and manufacturing process therefor
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP5116277B2 (ja) 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
KR101311337B1 (ko) * 2006-10-20 2013-09-25 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
JP5216204B2 (ja) 2006-10-31 2013-06-19 株式会社半導体エネルギー研究所 液晶表示装置及びその作製方法
CN100516998C (zh) 2006-11-17 2009-07-22 群康科技(深圳)有限公司 液晶显示器及其驱动方法
US8031312B2 (en) 2006-11-28 2011-10-04 Lg Display Co., Ltd. Array substrate for liquid crystal display device and method of manufacturing the same
KR100920482B1 (ko) 2006-11-28 2009-10-08 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
KR101389219B1 (ko) * 2006-12-29 2014-04-24 엘지디스플레이 주식회사 프린지 필드형 액정표시패널 및 그 제조 방법
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
JP5508662B2 (ja) 2007-01-12 2014-06-04 株式会社半導体エネルギー研究所 表示装置
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
CN102593161B (zh) 2007-03-20 2014-11-05 出光兴产株式会社 半导体器件
JP5244331B2 (ja) * 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JPWO2008136505A1 (ja) * 2007-05-08 2010-07-29 出光興産株式会社 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
JP4989309B2 (ja) * 2007-05-18 2012-08-01 株式会社半導体エネルギー研究所 液晶表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101415561B1 (ko) * 2007-06-14 2014-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
US8921858B2 (en) 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US7897971B2 (en) 2007-07-26 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101433109B1 (ko) 2007-10-16 2014-08-26 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
JP5374111B2 (ja) * 2007-10-24 2013-12-25 株式会社神戸製鋼所 表示装置およびこれに用いるＣｕ合金膜
WO2009054466A1 (ja) * 2007-10-24 2009-04-30 Kabushiki Kaisha Kobe Seiko Sho 表示装置およびこれに用いるＣｕ合金膜
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
WO2009075281A1 (ja) 2007-12-13 2009-06-18 Idemitsu Kosan Co., Ltd. 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR20090075554A (ko) * 2008-01-04 2009-07-08 삼성전자주식회사 액정 표시 장치와 그 제조 방법
KR101425131B1 (ko) * 2008-01-15 2014-07-31 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
KR101412761B1 (ko) * 2008-01-18 2014-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101471547B1 (ko) 2008-02-20 2014-12-11 삼성디스플레이 주식회사 액정 표시 장치
JP4626659B2 (ja) 2008-03-13 2011-02-09 ソニー株式会社 表示装置
JP2009231664A (ja) 2008-03-25 2009-10-08 Idemitsu Kosan Co Ltd 電界効果トランジスタ及びその製造方法
JP2009267399A (ja) * 2008-04-04 2009-11-12 Fujifilm Corp 半導体装置，半導体装置の製造方法，表示装置及び表示装置の製造方法
JP5325446B2 (ja) 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
JP5704790B2 (ja) * 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
JP5305731B2 (ja) 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の閾値電圧の制御方法
TWI491048B (zh) * 2008-07-31 2015-07-01 Semiconductor Energy Lab 半導體裝置
TWI569454B (zh) 2008-09-01 2017-02-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
CN100583459C (zh) * 2008-09-24 2010-01-20 友达光电股份有限公司 像素结构及其薄膜晶体管
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5616012B2 (ja) 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5442234B2 (ja) 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
KR101515468B1 (ko) 2008-12-12 2015-05-06 삼성전자주식회사 표시장치 및 그 동작방법
CN101572274A (zh) * 2009-05-26 2009-11-04 友达光电股份有限公司 一种具有刻蚀阻挡层的氧化物薄膜晶体管及其制备方法
WO2011046010A1 (en) 2009-10-16 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the liquid crystal display device
EP2489075A4 (en) 2009-10-16 2014-06-11 Semiconductor Energy Lab LOGIC CIRCUIT AND SEMICONDUCTOR DEVICE
KR20120096463A (ko) 2009-10-21 2012-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 표시 장치를 갖는 전자 기기
KR20220038542A (ko) * 2009-10-21 2022-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 아날로그 회로 및 반도체 장치
CN105702688B (zh) 2009-10-21 2020-09-08 株式会社半导体能源研究所 液晶显示器件及包括该液晶显示器件的电子设备
KR101248459B1 (ko) * 2009-11-10 2013-03-28 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
WO2011068021A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2011105210A1 (en) * 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR101350751B1 (ko) 2010-07-01 2014-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 구동 방법

Also Published As

Publication number Publication date
TW201610535A (zh) 2016-03-16
US9048325B2 (en) 2015-06-02
CN102754022B (zh) 2016-11-09
US9658506B2 (en) 2017-05-23
JP2011197657A (ja) 2011-10-06
JP6810197B2 (ja) 2021-01-06
JP2022186807A (ja) 2022-12-15
US10983407B2 (en) 2021-04-20
JP7161633B2 (ja) 2022-10-26
TW201435462A (zh) 2014-09-16
TWI576645B (zh) 2017-04-01
JP2014194579A (ja) 2014-10-09
KR20220018096A (ko) 2022-02-14
KR102078253B1 (ko) 2020-04-02
KR20120120458A (ko) 2012-11-01
TW202022453A (zh) 2020-06-16
KR102598388B1 (ko) 2023-11-03
JP2019191599A (ja) 2019-10-31
TWI684809B (zh) 2020-02-11
TW201202816A (en) 2012-01-16
TW201921048A (zh) 2019-06-01
JP2016167103A (ja) 2016-09-15
KR102358272B1 (ko) 2022-02-08
JP2021051323A (ja) 2021-04-01
KR20180120817A (ko) 2018-11-06
JP2022046766A (ja) 2022-03-23
CN107045235A (zh) 2017-08-15
US11927862B2 (en) 2024-03-12
TW201716841A (zh) 2017-05-16
TWI647517B (zh) 2019-01-11
US10539845B2 (en) 2020-01-21
TW201809821A (zh) 2018-03-16
CN102754022A (zh) 2012-10-24
KR102500983B1 (ko) 2023-02-16
TW202144879A (zh) 2021-12-01
KR101950364B1 (ko) 2019-02-20
TW202338782A (zh) 2023-10-01
KR102261505B1 (ko) 2021-06-04
KR20220150409A (ko) 2022-11-10
WO2011105210A1 (en) 2011-09-01
KR20210066948A (ko) 2021-06-07
TWI622843B (zh) 2018-05-01
JP2023116578A (ja) 2023-08-22
JP6235077B2 (ja) 2017-11-22
US20210208434A1 (en) 2021-07-08
US20170192272A1 (en) 2017-07-06
KR20230025507A (ko) 2023-02-21
US20110210327A1 (en) 2011-09-01
KR20200017554A (ko) 2020-02-18
TW201435461A (zh) 2014-09-16
JP2015072487A (ja) 2015-04-16
US20150234216A1 (en) 2015-08-20
US20130299825A1 (en) 2013-11-14
TWI447500B (zh) 2014-08-01
TWI521289B (zh) 2016-02-11
KR20210006529A (ko) 2021-01-18
KR102460235B1 (ko) 2022-10-27
JP2015129975A (ja) 2015-07-16
US8502226B2 (en) 2013-08-06
TW202235976A (zh) 2022-09-16
US20230258991A1 (en) 2023-08-17
KR20180026577A (ko) 2018-03-12
JP5564452B2 (ja) 2014-07-30
JP2018018102A (ja) 2018-02-01
TWI734350B (zh) 2021-07-21
US20200081283A1 (en) 2020-03-12
TWI603137B (zh) 2017-10-21
TWI765769B (zh) 2022-05-21
KR102204162B1 (ko) 2021-01-15
KR20230155614A (ko) 2023-11-10

Similar Documents

Publication Publication Date Title
JP6542326B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190612

R150 Certificate of patent or registration of utility model

Ref document number: 6542326

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250