CN102741915B - 显示装置及驱动方法 - Google Patents

显示装置及驱动方法 Download PDF

Info

Publication number
CN102741915B
CN102741915B CN201180009087.3A CN201180009087A CN102741915B CN 102741915 B CN102741915 B CN 102741915B CN 201180009087 A CN201180009087 A CN 201180009087A CN 102741915 B CN102741915 B CN 102741915B
Authority
CN
China
Prior art keywords
signal
transistor
oxide semiconductor
display device
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180009087.3A
Other languages
English (en)
Other versions
CN102741915A (zh
Inventor
山崎舜平
小山润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN102741915A publication Critical patent/CN102741915A/zh
Application granted granted Critical
Publication of CN102741915B publication Critical patent/CN102741915B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation

Abstract

本发明的目的在于降低显示装置的耗电量并抑制显示质量的劣化。作为设置于各像素中的晶体管，使用具有氧化物半导体层的晶体管。另外，通过将该氧化物半导体层高纯度化，可以降低该晶体管的截止电流。由此，可以抑制由该晶体管的截止电流引起的数据信号的值的变动。也就是说，可以抑制当降低对设置有该晶体管的像素写入数据信号的频率时（停止期间延长时）的显示劣化（变化）。并且，可以抑制当降低停止期间中对信号线提供的交流驱动信号的频率时产生的显示中的闪烁。

Description

显示装置及驱动方法
技术领域
本发明涉及显示装置。尤其是涉及有源矩阵型显示装置。
背景技术
具有以矩阵状布置的多个像素的有源矩阵型显示装置已得到广泛使用。一般来说，该像素包括晶体管、与该晶体管的栅极电连接的扫描线以及与该晶体管的源极和漏极中的一个电连接的信号线。通过控制扫描线的电位使晶体管成为导通状态，并且以使信号线的电位成为对该像素的数据信号的方式进行控制。由此，可以对所希望的像素提供所希望的数据信号。该显示装置通过依次对各像素进行这样的操作来显示图像。目前，通常显示装置的显示每1秒被重写60次（60Hz）。也就是说，大约每0.0167秒一次地输入（重写）数据信号。
近年来，对地球环境的关心不断提高，且低耗电量型显示装置的开发备受瞩目。例如，专利文献1公开了一种通过降低显示装置的显示的重写频率来降低耗电量的技术。下面对专利文献1所公开的显示装置的具体结构进行描述。
在专利文献1所公开的显示装置中，设置有扫描一个画面的扫描期间以及紧接着该扫描期间且比该扫描期间更长的停止期间。并且，在专利文献1中公开了一种以下的技术：在该停止期间中，将扫描线的电位固定为非选择信号并对于信号线的电位，（1）设定为固定电位，（2）设定为固定电位然后使其达到浮动状态，或者（3）用作数据信号的频率以下的交流驱动信号等。由此，降低根据停止期间的信号线的电位变动的耗电量。并且，当在停止期间中将信号线的电位设定为数据信号的频率以下的交流驱动信号时（（3）的情况），可以使由信号线与像素电极间的电容耦合引起的该像素电极的电位变动在扫描期间与停止期间基本保持一定。
[专利文献1]日本专利申请公开2002-182619号公报。
当在停止期间中对信号线提供数据信号的频率以下的交流驱动信号时（（3）的情况），较长的停止期间以及较低的驱动信号频率在降低耗电量方面是有效的。但是，根据该停止期间的长度以及该驱动信号的频率，显示质量可能与设置于各像素的晶体管的截止电流的值成比例地劣化。
首先，较长的停止期间意味着在每个像素中保持数据信号的同时，长时期地将设置在该像素中的晶体管保持为截止。由此，数据信号的值根据该晶体管的截止电流而发生变动，使各像素的显示质量有可能劣化（变化）。
并且，如上所述该驱动信号为交流信号。所以，信号线的电位有可能成为以下状态，即：在相当于该驱动信号的特定的半周期的期间中成为比特定像素所具有的数据信号高的电位，并且在相当于紧接上述半周期的半周期的期间中成为比特定像素所具有的数据信号低的电位。此时，利用设置在该像素中的晶体管中产生的截止电流，在相当于前半周期的期间中像素电极的电位上升ΔV1，而在相当于后半周期的期间中像素电极的电位下降ΔV2。这里，ΔV1及ΔV2的值与该半周期的长度成比例。也就是说，驱动信号的频率降低代表着像素所保持的信号的变动增大。所以，数据信号的值根据该晶体管的截止电流而发生变动，由此各像素的显示中有可能产生闪烁。
发明内容
鉴于上述问题，本发明的一个实施例的目的在于，降低显示装置的耗电量并抑制显示质量的劣化。
通过将具有氧化物半导体层的晶体管用作设置在各像素中的晶体管，可以达到上述目的。注意，该氧化物半导体层是通过彻底地去除成为电子给体（施主）的杂质（氢或水等）而被高纯度化的氧化物半导体层。被高纯度化的氧化物半导体层具有极少的源于氢或氧缺陷等的载流子（接近零），且载流子密度低于1×1012/cm3，优选为低于1×1011/cm3。也就是说，氧化物半导体层中的源于氢或氧缺陷等的载流子的密度尽可能地接近零。因为氧化物半导体层中包括极少的源于氢或氧缺陷等的载流子，由此在晶体管被截止时晶体管的截止电流量可以较小。
即，本发明的一个实施例是一种显示装置，包括：信号线，在扫描一个画面的扫描期间中被提供数据信号，而在紧接于所述扫描期间的、比所述扫描期间更长的停止期间中，被提供具有比所述数据信号更低的频率的交流驱动信号；扫描线，在所述扫描期间所包含的一个水平扫描期间中被提供选择信号，而在所述一个水平扫描期间之外的期间中被提供非选择信号；以及设置有晶体管的像素，该晶体管的栅极电连接到扫描线，以及源极和漏极中的一个电连接到信号线，且包括氧化物半导体层。
在根据本发明的一个实施例的显示装置中，作为设置在各像素中的晶体管，使用具有氧化物半导体层的晶体管。另外，将该氧化物半导体层高纯度化时，可以降低该晶体管的截止电流。由此，可以抑制由该晶体管的截止电流引起的数据信号的值的变动。也就是说，可以抑制当降低对包括该晶体管的像素写入的数据信号的频率时（停止期间较长时）的显示劣化（变化）。并且，可以抑制当降低交流驱动信号的频率时的显示闪烁。
附图说明
图1A~图1C是：图1A是示出显示装置的结构的图，图1B是像素的电路图，图1C是示出设置在像素的晶体管的一个例子的截面图；
图2示出显示装置的操作；
图3示出显示装置的操作；
图4示出显示装置的操作；
图5A至图5C各示出设置在显示装置的像素中的晶体管的一个例子；
图6示出显示装置的结构；
图7A至图7D示出晶体管；
图8A至图8F各示出电子设备；
图9是示出晶体管的特性的图；
图10是晶体管的特性评价用电路图；
图11是晶体管的特性评价用时序图；
图12是示出晶体管的特性的图；
图13是示出晶体管的特性的图；
图14是示出晶体管的特性的图。
本发明的选择图是图2。
具体实施方式
下面，关于本发明的实施例将参照附图给予详细说明。但是，本发明不局限于以下说明，本领域技术人员可以很容易地理解，本发明在不脱离其精神及其范围的条件下，可进行各种改变和修改。因此，本发明不应该限定于以下的实施例模式和实施例的描述。
（有源矩阵型显示装置的一个例子）
首先，对有源矩阵型显示装置的一个例子进行说明。具体地，参照图1A至图1C、图2、图3、图4、图5至图5C、图6对如下有源矩阵型液晶显示装置的一个例子进行说明，该有源矩阵型液晶显示装置具有扫描一个画面的扫描期间，以及紧接于该扫描期间的、比该扫描期间长的停止期间。具体地，该扫描期间是对所有布置为矩阵状的多个像素进行一次数据信号输入的期间，而该停止期间是对所有布置为矩阵状的多个像素不进行数据信号输入的期间。
图1A是示出有源矩阵型显示装置的结构例的图。图1A所示的显示装置包括像素部分101，信号线驱动电路102，扫描线驱动电路103，以彼此平行或大致平行的方式布置且其电位由信号线驱动电路102控制的多个信号线104，以及以彼此平行或大致平行的方式布置且其电位由扫描线驱动电路103控制的多个扫描线105。并且，像素部分101包括多个像素107。另外，多个像素107以矩阵状布置。另外，多个信号线104各电连接到以矩阵状布置的多个像素的任一列中的像素，多个扫描线105各电连接到以矩阵状布置的多个像素的任一行中的多个像素。此外，从外部向信号线驱动电路102及扫描线驱动电路103输入信号（诸如数据信号（Data）、时钟信号（CK）、起动信号（SP））及驱动用电源（诸如高电源电位（Vdd）、低电源电位（Vss））。
图1B是示出图1A所示的显示装置所具有的像素107的电路图的一个例子的图。图1B所示的像素107包括：晶体管111，其栅极电连接到扫描线105，而源极和漏极中的一个电连接到信号线104；电容器112，其一个端子电连接到晶体管111的源极和漏极中的另一个，而另一个端子电连接到提供公共电位（Vcom）的布线（也称为公共电位线）；以及液晶元件113，其一个端子电连接到晶体管111的源极和漏极中的另一个及电容器112的一个端子，而另一个端子电连接到公共电位线。另外，晶体管111是n沟道型晶体管。另外，将晶体管111的源极和漏极的另一个、电容器112的一个端子及液晶元件113的一个端子电连接的节点称为节点A。
图1是示出设置在图1B中的像素107中的晶体管111的具体结构的一个例子。图1C所示的晶体管111包括设置在具有绝缘表面的衬底120上的栅极层121、设置在栅极层121上的栅极绝缘层122、设置在栅极绝缘层122上的氧化物半导体层123以及设置在氧化物半导体层123上的源极层124a及漏极层124b。另外，在图1C所示的晶体管111中，形成有覆盖晶体管111并接触于氧化物半导体层123的绝缘层125以及设置在绝缘层125上的保护绝缘层126。
如上所述，图1C所示的晶体管111具有氧化物半导体层123作为半导体层。作为用于氧化物半导体层123的氧化物半导体可以使用：作为四元金属氧化物的In-Sn-Ga-Zn-O类氧化物半导体层；作为三元金属氧化物的In-Ga-Zn-O类氧化物半导体层、In-Sn-Zn-O类氧化物半导体层、In-Al-Zn-O类氧化物半导体层、Sn-Ga-Zn-O类氧化物半导体层、Al-Ga-Zn-O类氧化物半导体层、Sn-Al-Zn-O类氧化物半导体层；作为二元金属氧化物的In-Zn-O类氧化物半导体层、In-Ga-O类氧化物半导体层、Sn-Zn-O类氧化物半导体层、Al-Zn-O类氧化物半导体层、Zn-Mg-O类氧化物半导体层、Sn-Mg-O类氧化物半导体层或In-Mg-O类氧化物半导体层；或作为单元金属氧化物的In-O类氧化物半导体层、Sn-O类氧化物半导体层或Zn-O类氧化物半导体层。此外，还可以使上述氧化物半导体含有Si02。这里，例如，In-Ga-Zn-O类氧化物半导体是指至少含有In、Ga、Zn的氧化物，且对其组成比没有特别的限制。另外，In-Ga-Zn-O类氧化物半导体也可以含有除In、Ga及Zn之外的元素。
另外，对于氧化物半导体层123，可以使用由化学式InMO3（ZnO）m（m＞0）表示的薄膜。在此，M表示选自Ga、Al、Mn及Co中的一种或多种金属元素。例如，M可以是Ga、Ga和Al、Ga和Mn或Ga和Co等。
上述氧化物半导体是被高纯度化且被如下地制成电学上i型（本征）的氧化物半导体：有意地去除作为电特性变动的因素的诸如氢、水分、羟基或氢化物（也称为氢化合物）的杂质。因此，可以抑制包括该氧化物半导体作为半导体层的晶体管的电特性变动。
所以，优选氧化物半导体中包含尽可能少的氢。另外，被高纯度化的氧化物半导体层中具有极少的源于氢或氧缺陷等的载流子（接近零）且载流子密度低于1×1012/cm3，优选为低于1×1011/cm3。也就是说，使氧化物半导体层中源于氢或氧缺陷等的载流子的密度尽可能地接近零。因为氧化物半导体层具有极少的源于氢或氧缺陷等的载流子，所以晶体管的截止电流量较小。截止电流量越小越好。包括上述氧化物半导体作为半导体层的晶体管的每微米沟道宽度（1μm）的电流值为100zA/μm（zeptoampere）以下，优选为10zA/μm以下，更优选为1zA/μm以下。并且，由于没有pn结及热载流子降级，所以晶体管的电特性不受其不利影响。
将通过如上所述地彻底去除包含于氧化物半导体层中的氢而被高纯度化的氧化物半导体用于晶体管的沟道形成区，由此可以获得具有极小的截止电流量的晶体管。即，在晶体管的非导电状态下，可以将氧化物半导体层当作绝缘体来进行电路设计。另一方面，当晶体管在导电状态时，预期氧化物半导体层的电流供给能力比使用非晶硅形成的半导体层的电流供给能力更高。
对于能够用作具有绝缘表面的衬底120的衬底的没有具体限制。例如，可以使用由钡硼硅酸盐玻璃、铝硼硅酸盐玻璃等制成的玻璃衬底。
在晶体管111中，可以将成为基底膜的绝缘膜设置在衬底120与栅极层121之间。基底膜具有防止杂质元素从衬底扩散的作用，并且可以使用氮化硅膜、氧化硅膜、氮氧化硅膜或氧氮化硅膜中的一种或多种形成为具有单层结构或叠层结构。
作为栅极层121，可以使用诸如钼、钛、铬、钽、钨、铝、铜、钕或钪的金属材料或包括任意这些材料为主要成分的合金材料的单层或叠层来形成。
栅极绝缘层122可以通过等离子体CVD法、溅射法等形成为具有氧化硅层、氮化硅层、氧氮化硅层、氮氧化硅层、氧化铝层、氮化铝层、氧氮化铝层、氮氧化铝层或氧化铪层的单层或叠层。例如，通过等离子体CVD法，形成厚度为50nm以上200nm以下的氮化硅层（SiNy（y＞0））作为第一栅极绝缘层，并且可形成厚度为5nm以上300nm以下的氧化硅层（SiOx（x＞0））作为第一栅极绝缘层上的第二栅极绝缘层。
作为用作源极层124a及漏极层124b的导电膜，例如可以使用选自Al、Cr、Cu、Ta、Ti、Mo和W中的元素、包括任意这些元素作为成分的合金、包括任意这些元素的组合的合金膜等来形成。另外，还可以采用其中在Al、Cu等的金属层之上和/或之下层叠Ti、Mo、W等的高熔点金属层的结构。另外，也可以通过使用添加有防止在Al膜中产生小丘或晶须的元素（Si、Nd、Sc等）的Al材料，来提高耐热性。
另外，可以使用导电金属氧化物形成用作源极层124a及漏极层124b（包括使用与源极层124a及漏极层124b相同层形成的布线层）的导电膜。作为导电金属氧化物可以使用氧化铟（In2O3）、氧化锡（SnO2）、氧化锌（ZnO）、氧化铟氧化锡合金（In2O3-SnO2、简称为ITO）、氧化铟氧化锌合金（In2O3-ZnO）或其中包含氧化硅任意这些金属氧化物材料。
作为绝缘层125，典型地可以使用诸如氧化硅膜、氧氮化硅膜、氧化铝膜或氧氮化铝膜的无机绝缘膜。
作为保护绝缘层126，可以使用诸如氮化硅膜、氮化铝膜、氮氧化硅膜或氮氧化铝膜的无机绝缘膜。
另外，为了减少由晶体管引起的表面凹凸，可以在保护绝缘层126上形成平坦化绝缘膜。作为平坦化绝缘膜可以使用诸如聚酰亚胺、丙烯酸树脂、苯并环丁烯树脂的有机材料。除了这样的有机材料之外，还可以使用低介电常数材料（low-k材料）等。另外，也可以通过层叠多个由这些材料形成的绝缘膜来形成平坦化绝缘膜。
（晶体管的截止电流）
下面，对通过测量包括高纯度化的氧化物半导体层的晶体管的截止电流而得的结果进行说明。
首先，考虑到包括高纯度化的氧化物半导体层的晶体管的截止电流极小，准备沟道宽度W为1m的足够大的晶体管，并进行截止电流的测量。图9示出对沟道宽度W为1m的晶体管的截止电流进行测量而得的结果。在图9中，横轴示出栅极电压VG，纵轴示出漏极电流ID。当漏极电压VD为+1V或+10V，且栅极电压VG为-5V至-20V的范围内时，发现晶体管的截止电流为作为检测极限的1×10-12A以下。另外，可知晶体管的截止电流（这里，每单位沟道宽度（1μm））为1aA/μm（1×10-18A/μm）以下。
接着，对通过包括高纯度化氧化物半导体层的晶体管的截止电流进行测量而得的结果进行说明。如上所述，已知包括高纯度化的氧化物半导体层的晶体管的截止电流为作为测量仪器的检测极限的1×10-12A以下。在此，对通过利用特性评价用元件测量更为准确的截止电流（上述测量中的测量仪器的检测极限以下的值）而得的结果进行说明。
首先，参照图10对在电流测量方法中使用的特性评价用元件进行说明。
在图10所示的特性评价用元件中，三个测量系统800并联连接。测量系统800包括电容器802、晶体管804、晶体管805、晶体管806、及晶体管808。使用包括高纯度化的氧化物半导体层的晶体管作为晶体管804及晶体管808。
在测量系统800中，晶体管804的源极端子和漏极端子中的一个、电容器802的端子的一个及晶体管805的源极端子和漏极端子中的一个连接到电源（提供V2）。另外，晶体管804的源极端子和漏极端子中的另一个、晶体管808的源极端子和漏极端子中的一个、电容器802的端子的另一个以及晶体管805的栅极端子相互连接。此外，晶体管808的源极端子和漏极端子中的另一个、晶体管806的源极端子和漏极端子中的一个及晶体管806的栅极端子连接到电源（提供V1）。另外，晶体管805的源极端子和漏极端子中的另一个与晶体管806的源极端子和漏极端子中的另一个连接到输出端子。
另外，对晶体管804的栅极端子提供用于控制晶体管804的导通状态及截止状态的电位Vext_b2，并对晶体管808的栅极端子提供用于控制晶体管808的导通状态及截止状态的电位Vext_b1。此外，从输出端子输出电位Vout。
接着，对使用上述特性评价用元件的电流测量方法进行说明。
首先，对其中为了测量截止电流而施加电位差的初始化期间进行简要说明。在初始化期间中，对晶体管808的栅极端子输入使晶体管808成为导通状态的电位Vext_b1，并对作为连接到晶体管804的源极端子及漏极端子的另一个的节点的节点A（也就是说，连接到晶体管808的源极端子及漏极端子的一个、电容器802的端子的另一个及晶体管805的栅极端子的节点）提供电位V1。这里，电位V1例如为高电位。使晶体管804处于截止状态。
然后，对晶体管808的栅极端子输入使晶体管808成为截止状态的电位Vext_b1，以使晶体管808成为截止状态。在使晶体管808变为截止状态之后将电位V1设定为低电位。也使晶体管804处于截止状态。另外，将电位V2为与V1相同的电位。由此，初始化期间完成。在初始化期间完成的状态下，节点A与晶体管804的源极端子及漏极端子的一个之间产生电位差，并且节点A与晶体管808的源极端子及漏极端子的另一个之间也产生电位差。因此，晶体管804及晶体管808中有极少的电荷流过。也就是说，截止电流流动。
接着，对截止电流的测量期间进行简要说明。在测量期间中，将晶体管804的源极端子及漏极端子的一个的电位（也就是V2）以及晶体管808的源极端子及漏极端子的另一个的电位（也就是V1）设定为为低并固定。另一方面，在测量期间中不固定节点A的电位（节点A处于浮动状态）。由此，在晶体管804及晶体管808中流过电荷，且随时间的推移节点A所保持的电荷量也发生变化。节点A的电位根据节点A所存储的电荷量的变化而变化。也就是说，输出端子的输出电位Vout也发生变化。
使用图11示出施加上述电位差的初始化期间中的电位以及紧接的测量期间中的电位之间的关系的详细情况（时序图）。
在初始化期间中，首先，将电位Vext_b2设定为使晶体管804成为导通状态的电位（高电位）。由此，节点A的电位成为V2，即低电位（VSS）。注意，不一定要对节点A提供低电位（Vss）。然后，将电位Vext_b2设定为使晶体管804成为截止状态的电位（低电位），以使晶体管804成为截止状态。并且，接着将电位Vext_b1设定为使晶体管808成为导通状态的电位（高电位）。由此，节点A的电位成为V1，即高电位（VDD）。然后，将Vext_b1设定为使晶体管808成为截止状态的电位。由此，节点A达到浮动状态，且初始化期间完成。
在其后的测量期间中，将电位V1及电位V2个别地设定为能够使电荷流入节点A或能够使电荷从节点A流出的电位。这里，将电位V1及电位V2为低电位（VSS）。但是，在测量输出电位Vout的时序中，需要操作输出电路，所以有时暂时将V1设定为高电位（VDD）。另外，将V1为高电位（VDD）的期间设定为较短，使得不影响测量。
当如上所述地施加电位差并开始测量期间时，随时间的推移节点A所存储的电荷量发生变化，这改变节点A的电位。这意味着晶体管805的栅极端子的电位发生变化，且因此随时间的推移输出端子的输出电位Vout的电位也发生变化。
下面，对基于获得的输出电位Vout算出截止电流的方法进行说明。
在算出截止电流之前，先获得节点A的电位VA与输出电位Vout之间的关系。由此，可以使用输出电位Vout来获得节点A的电位VA。根据上述关系，节点A的电位VA可通过如下算式表达为输出电位Vout的函数。
[算式1]
另外，节点A的电荷QA可使用节点A的电位VA、与节点A连接的电容CA及常数（const）由下面的算式表达。这里，与节点A连接的电容CA是电容器802的电容与其它电容之和。
[算式2]
由于节点A的电流IA是通过对流入节点A的电荷（或从节点A流出的电荷）关于时间进行微分而得，所以节点A的电流IA可以使用下面的算式表达。
[算式3]
如此，可以根据与节点A连接的电容CA与输出端子的输出电位Vout来获得节点A的电流IA。
通过上述方法，可以测量在截止状态时晶体管的源极与漏极之间流过的截止电流。
这里，使用高纯度化的氧化物半导体形成晶体管804及晶体管808，其具有10μm的沟道长度L、50μm的沟道宽度W。另外，在并联布置的各测量系统800中，分别将电容器802的电容值设定为100fF、1pF和3pF。
另外，在本示例的测量中，VDD为5V且VSS为0V。另外，在测量期间中，基本上将电位V1设定为VSS，并每10sec至300sec仅在100msec的期间中设定为VDD，并进行电位Vout的测量。另外，用来计算元件中流过的电流I的Δt为大约30000sec。
图12示出上述电流测量的经过时间Time与输出电位Vout之间的关系。根据图12，电位随着时间的推移而变化。
图13示出根据上述电流测量算出的室温（25℃）下的截止电流。另外，图13示出晶体管804或晶体管808的源极-漏极电压V与截止电流I之间的关系。根据图13，在源极-漏极电压为4V的条件下，截止电流大约为40zA/μm。另外，在源极-漏极电压为3.1V的条件下，截止电流为10zA/μm以下。另外，1zA表示10-21A。
进一步，图14示出根据上述电流测量算出的、85℃温度环境下的截止电流。图14示出在85℃的温度环境下的源极-漏极电压V与截止电流I的关系。根据图14，在源极-漏极电压为3.1V的条件下，截止电流为100zA/μm以下。
根据本示例，确认具有被高纯度化的氧化物半导体层的晶体管的截止电流可充分地小。
（有源矩阵型显示装置的操作的一个例子）
接着，参照图2对上述显示装置的操作的一个例子进行说明。另外，在图2中示意性地示出图1B所示的信号线104的电位（V（104））、扫描线105的电位（V（105））、当晶体管111包括氧化物半导体层时的节点A的电位（A（OS））、公共电位（Vcom）及晶体管111包括氧化物半导体层时施加在液晶元件113上的电压（V（113）（OS））。并且，在图2中为了进行比较，示意性地示出当晶体管111为具有非晶硅层的晶体管时的节点A的电位（A（a-Si））及晶体管111为具有非晶硅层的晶体管时施加到液晶元件113的电压（V（113）（a-Si））。
信号线104在扫描期间（T1）被提供数据信号，而在停止期间（T2）被提供交流驱动信号。另外，该数据信号是每个水平扫描期间（t：一个栅极选择期间）极性反转的信号。即，本说明书所公开的显示装置是进行栅极线反转驱动的显示装置。另外，该数据信号为模拟信号。另外，该驱动信号是每隔长于至少一个水平扫描期间的期间反转极性的交流信号。注意，该驱动信号为二进制信号。另外，可以将该驱动信号的电压变动设定为数据信号的电压变动范围内。
扫描线105在扫描期间（T1）所包含的一个特定水平扫描期间被提供高电平电位（选择信号），而在除期间T1以外的期间扫描线105被提供低电平电位（非选择信号）。即，像素107所具有的晶体管111在该一个特定水平扫描期间成为导通状态，而在其它的期间成为截止状态。
在节点A中，在该一个水平扫描期间中通过晶体管111从信号线104提供数据信号，而在其它期间中不提供信号。即，在该一个水平扫描期间以外的期间中，节点A成为浮动状态。由此，在该一个水平扫描期间之外的期间中，节点A的电位根据信号线104与节点A之间的电容耦合而变动。另外，起因于电容耦合的节点A的电位的变动，并不十分依赖于晶体管111是具有非晶硅层的晶体管还是具有氧化物半导体层的晶体管。
但是，根据晶体管111是具有非晶硅层的晶体管还是具有氧化物半导体层的晶体管，停止期间中的节点A的电位的变动量不同。具体而言，作为停止期间（T2）中的节点A的电位的变动量，具有氧化物半导体层的晶体管比具有非晶硅层的晶体管更小（ΔV（a-Si）＞ΔV(OS））。这是由于具有氧化物半导体层的晶体管的截止电流小于具有非晶硅层的晶体管的截止电流。
另外，这里，对公共电位（Vcom）施加固定电位。可对该固定电位施加接地电位、0V等。
液晶元件113被施加对应于节点A的电位与公共电位（Vcom）之间的电位差的电压。因此，施加在液晶元件113上的电压的变化与节点A的电位的变化相同。
像素107中的显示由施加到液晶元件113的电压决定。在上述显示装置中，该电压根据信号线104与节点A之间的电容耦合及晶体管111产生的截止电流等而变动。由此，严格地说，像素107中的实际的显示与根据一个水平扫描期间中被输入到像素107的数据信号而形成的显示不同。下面对其具体例子进行说明。例如，在扫描期间中每秒对像素107输入60次（约16.7ms一次）数据信号。此时，一个水平期间比16.7ms短几个量级。这里，为了方便起见将该一个水平扫描期间设定为16.7μs（例如，当矩阵状布置的多个像素的行数为1000行时，该一个水平扫描期间约为16.7μs）。此时，由于在该一个水平扫描期间以外的期间中信号线104也对与像素107同行设置的像素提供数据信号，所以信号线104的电位在该一个水平扫描期间以外的期间也发生变动。由此，严格地说，节点A的电位也根据信号线104与节点A之间的电容耦合而变动，像素107中的16.7ms间的实际的显示与根据一个水平扫描期间（16.7μs）中由信号线104提供的数据信号的显示不同。
并且，本说明书中所公开的显示装置包括停止期间。例如，在停止期间中信号线104的电位成为固定电位或成为浮动状态时，上述电容耦合不影响施加到液晶元件113的电压的变动。此时，扫描期间中的像素107的显示与停止期间中的像素107的显示不同。与此相反，在本说明书所公开的显示装置中，在停止期间中对信号线104提供交流驱动信号。为此，施加到液晶元件113的电压的变动受到与扫描期间相同程度的电容耦合的影响。由此，可以使在停止期间的像素107的显示与在扫描期间的显示相同。
另外，在本说明书中所公开的显示装置中，使用具有氧化物半导体层的晶体管作为设置在像素107中的晶体管111。由此，可以降低影响施加到液晶元件113的电压的、晶体管111的截止电流。从而，可以延长像素107中的信号的保持期间。即，可以延长停止期间。并且，可以降低在停止期间中施加到液晶元件113的电压的振幅。由此，可以降低像素107中的显示的闪烁的产生。具体地，该效果在交流驱动信号的频率被降低时比较显著。
如上所述，本说明书中所公开的显示装置是这样的一种显示装置，其即使在停止期间被延长或者在停止期间中提供到信号线104的交流驱动信号的频率被降低的情况下，通过使用具有氧化物半导体层的晶体管作为晶体管111，也可以保持显示质量。即，本说明书中所公开的显示装置是能够降低耗电量并抑制显示质量劣化的显示装置。
（有源矩阵型显示装置的变形例）
上述显示装置仅是本发明的一个实施例，本发明还包括在某些方面与以上显示装置不同的显示装置。
例如，上述显示装置具有其中对公共电位线提供固定电位的结构，但是显示装置可以具有对公共电位线提供交流驱动信号（用于公共电位线的第一驱动信号）的结构（所谓公共反相驱动）（参照图3）。由此，能够使数据信号的电压振幅减半。此时，公共电位线的电位在扫描期间成为具有与数据信号相反极性的二进制信号，而在停止期间成为具有固定电位的信号。
并且，在停止期间中，也可对公共电位线提供交流驱动信号（用于公共电位线的第二驱动信号）（参照图4）。此时，公共电位线的电位在扫描期间中成为与数据信号具有相反极性的二进制信号（用于公共电位线的第一驱动信号），而在停止期间中成为与对信号线104提供的交流驱动信号具有相同极性的二进制信号（用于公共电位线的第二驱动信号）。另外，在停止期间中，可以将对公共电位线提供的交流驱动信号（用于公共电位线的第二驱动信号）的电压变动设定为对公共电位线提供的交流驱动信号（用于公共电位线的第一驱动信号）的电压变动范围内。另外，在停止期间中，对公共电位线提供的交流驱动信号（用于公共电位线的第二驱动信号）与停止期间中对信号线104提供的交流驱动信号可为同一信号。
另外，在上述显示装置中，示出在停止期间中提供到信号线104的交流驱动信号为二进制信号的结构，但是可采用该驱动信号可包括多值信号的结构。
另外，在上述显示装置中，示出电容器112的另一个端子及液晶元件113的另一个端子分别电连接到被提供有同一公共电位（Vcom）的布线的结构，但是也可以采用这样的结构，其中对电连接到电容器112的另一个端子及液晶元件113的另一个端子的各布线提供的公共电位可以不同。即，可以采用这样的结构，其中电容器112的另一个端子电连接到提供有第一公共电位的布线，而液晶元件113的另一个端子电连接到提供有与第一公共电位不同的第二公共电位的布线。
另外，在上述显示装置中，虽然示出被称为沟道蚀刻型的底栅结构之一作为晶体管111（参照图1C），但是晶体管111的结构不局限于此。例如，还可以采用图5A至图5C所示的晶体管。
图5A所示的晶体管510是被称为沟道保护型（也称为沟道停止型）的一种底栅结构。
晶体管510在具有绝缘表面的衬底120上包括栅极层121、栅极绝缘层122、氧化物半导体层123、覆盖氧化物半导体层123的沟道形成区的用作沟道保护层的绝缘层511、源极层124a及漏极层124b。另外，形成保护绝缘层126以覆盖源极层124a、漏极层124b及绝缘层511。
图5B所示的晶体管520是底栅型晶体管。晶体管520在具有绝缘表面的衬底120上包括栅极层121、栅极绝缘层122、源极层124a、漏极层124b及氧化物半导体层123。另外，设置有覆盖源极层124a及漏极层124b并接触于氧化物半导体层123的绝缘层125。在绝缘层125上还设置有保护绝缘层126。
在晶体管520中，以接触于衬底120及栅极层121的方式设置有栅极绝缘层122，在栅极绝缘层122上与其接触地设置有源极层124a及漏极层124b。并且，在栅极绝缘层122、源极层124a及漏极层124b上设置有氧化物半导体层123。
图5C所示的晶体管530是顶栅型晶体管之一。晶体管530在具有绝缘表面的衬底120上包括绝缘层531、氧化物半导体层123、源极层124a、漏极层124b、栅极绝缘层122及栅极层121。设置布线层532a、布线层532b以分别接触于源极层124a、漏极层124b并与其电连接。
另外，作为绝缘层511、531，典型地可以使用诸如氧化硅膜、氧氮化硅膜、氧化铝膜或氧氮化铝膜的无机绝缘膜。作为用于布线层532a、布线层532b的导电膜，可以使用选自Al、Cr、Cu、Ta、Ti、Mo和W中的元素、包括任意这些元素作为成分的合金、包括任意这些元素的组合的合金膜等。此外，还可以采用在Al、Cu等的金属层的之上和/或之下层叠Ti、Mo、W等的高熔点金属层的结构。另外，也可以通过使用添加有防止在Al膜中产生小丘或晶须的元素（Si、Nd、Sc等）的Al材料，来提高耐热性。
（对有源矩阵型显示装置提供的信号的具体例）
下面，参照图6对具有如下结构的具体例进行说明：其中，在扫描期间对信号线提供数据信号，并在停止期间提供交流驱动信号。
图6所示的显示装置具有控制器600。控制器600包括：生成数据信号的数据信号生成电路601、生成交流驱动信号的驱动信号生成电路602、在扫描期间生成信号线驱动电路102内使用的时钟信号的基准时钟信号生成电路603、输出对由基准时钟信号生成电路603输入的时钟信号进行了分频而生成的信号的分频电路604。另外，分频电路604的输出信号成为停止期间中信号线驱动电路102内使用的时钟信号。该数据信号与该时钟信号被控制为使得其频率大体彼此相同。同样地该驱动信号与该分频了的信号也被控制为使得其频率大体彼此相同。
并且，图6所示的显示装置包括开关605及开关606。其中开关605选择对信号线驱动电路102输出数据信号生成电路601的输出信号或驱动信号生成电路602的输出信号；开关606选择对信号线驱动电路102输出基准时钟信号生成电路603的输出信号或分频电路604的输出信号。具体而言，开关605在扫描期间选择数据信号生成电路601的输出信号（数据信号），而在停止期间选择驱动信号生成电路602的输出信号（驱动信号）。另外，开关606在扫描期间选择基准时钟信号生成电路603的输出信号，而在停止期间选择分频电路604的输出信号。
通过设置具有这样的结构和操作的控制器600，可以操作上述显示装置。
（晶体管的制造方法的具体例）
下面，参照图7A至图7D对能够用作晶体管111的晶体管的具体例进行说明。
图7A至图7D示出晶体管111的具体结构及制造工序的例子。另外，图7D所示的晶体管410具有被称为沟道蚀刻型的底栅结构。另外，虽然图7D示出单栅晶体管，但是根据需要，也可以形成具有多个沟道形成区的多栅结构的晶体管。
下面，参照图7A至图7D对在衬底400上制造晶体管410的工序进行说明。
首先，在具有绝缘表面的衬底400上形成导电膜，并且在其上进行第一光刻步骤，从而形成栅极层411。另外，该工序中使用的抗蚀剂掩模可以利用喷墨法来形成。在利用喷墨法形成抗蚀剂掩模时不使用光掩模，所以可以降低制造成本。
尽管对可用于具有绝缘表面的衬底400的衬底没有特别限制，但必要的是该衬底至少具有足以承受之后进行的热处理的耐热性。例如可以使用由硼硅酸钡玻璃或硼硅酸铝玻璃等制成的玻璃衬底。另外，在使用玻璃衬底且后面进行的热处理的温度较高时，优选使用应变点为730℃以上的玻璃衬底。
另外，可以在衬底400和栅极层411之间设置成为基底层的绝缘层。基底层具有防止杂质元素从衬底400扩散的功能，并可以用使用选自氮化硅膜、氧化硅膜、氮氧化硅膜和氧氮化硅膜中的一种或多种的单层结构或叠层结构来形成。
另外，作为栅极层411可使用诸如钼、钛、铬、钽、钨、铝、铜、钕或钪等的金属材料或包含任意这些金属材料作为其主要成分的合金材料形成为具有单层或叠层。
例如，作为栅极层411的双层结构，例如，优选以下结构：在铝层上层叠钼层的结构；在铜层上层叠钼层的结构；在铜层上层叠氮化钛层或氮化钽层的结构；或者层叠氮化钛层和钼层的结构。作为三层结构，优选采用钨层或氮化钨层、铝和硅的合金层或铝和钛的合金层及氮化钛层或钛层的三层结构。
接着，在栅极层411上形成栅极绝缘层402。
栅极绝缘层402可以通过等离子体CVD法或溅射法等并使用氧化硅层、氮化硅层、氧氮化硅层、氮氧化硅层或氧化铝层的一种或多种形成为具有单层或叠层结构。例如，可以使用包括硅烷（SiH4）、氧及氮的沉积气体并通过等离子体CVD法形成氧氮化硅层。此外，作为栅极绝缘层402可以使用诸如氧化铪(HfOx)或氧化钽(TaOx)的高k材料。将栅极绝缘层402的厚度形成为100nm以上且500nm以下，当采用叠层形成栅极绝缘层402时，例如层叠厚度为50nm以上且200nm以下的第一栅极绝缘层，以及厚度为5nm以上且300nm以下的第二栅极绝缘层。
这里，作为栅极绝缘层402通过等离子体CVD法形成厚度为100nm以下的氧氮化硅层。
在此，作为栅极绝缘层402，可以使用高密度等离子体装置形成氧氮化硅层。这里高密度等离子体装置指的是可实现1×1011/cm3以上的等离子体密度的装置。例如，通过施加3kW至6kW的微波功率来产生等离子体来形成绝缘层。
在反应室中，作为源气体引入硅烷气体（SiH4）、一氧化二氮（N2O）及稀有气体，在10Pa至30Pa的压力下产生高密度等离子体，并在诸如玻璃衬底的具有绝缘表面的衬底上形成绝缘层。然后，停止硅烷（SiH4）的供给，并可以在不暴露于空气的条件下引入一氧化二氮（N2O）和稀有气体对绝缘膜表面进行等离子体处理。在形成绝缘层之后进行通过至少引入一氧化二氮（N2O）和稀有气体来对绝缘层表面进行的等离子体处理。通过上述工序程序形成的绝缘层的厚度薄，并且是即使其厚度例如小于100nm也可以确保其可靠性的绝缘层。
当形成栅极绝缘层402时，引入到室中的硅烷（SiH4）和一氧化二氮（N2O）的流量比在1：10至1：200的范围内。此外，作为引入到室中的稀有气体，可以使用氦、氩、氪、氙等。尤其优选使用廉价的氩。
另外，由于利用高密度等离体装置形成的绝缘层可以具有均匀的厚度，所以绝缘层具有优越的阶梯覆盖性。另外，利用高密度等离体装置，可以精确地控制薄绝缘膜的厚度。
利用上述工序程序形成的绝缘层与使用现有的平行板等离子体CVD装置形成的绝缘层大不相同。当对使用相同的蚀刻剂的蚀刻速度彼此进行比较时，利用上述工序程序形成的绝缘层的蚀刻速度比利用现有的平行板等离子体CVD装置形成的绝缘膜的蚀刻速度慢10%以上或20%以上。因此可以说利用高密度等离子体装置形成的绝缘层是致密的膜。
另外，由于通过后面的步骤被i型化或实质上被i型化的氧化物半导体（被高纯度化的氧化物半导体）对界面状态或界面电荷非常敏感，所以其与栅极绝缘层之间的界面十分重要。因此，接触于被高纯度化的氧化物半导体的栅极绝缘层需要具有高质量。由此，优选采用使用微波（2.45GHz）的高密度等离子体CVD装置，因为可以形成绝缘耐压高的致密且高质量的绝缘膜。通过使被高纯度化的氧化物半导体与高质量的栅极绝缘层彼此密切接触，可以降低界面状态密度并获得有利的界面特性。重要的是：除了作为栅极绝缘层的膜质量良好，还能够降低与氧化物半导体之间的界面状态密度并形成良好的界面。
接着，在栅极绝缘层402上形成厚度为2nm以上且200nm以下的氧化物半导体膜430。另外，优选的是，在利用溅射法形成氧化物半导体膜430之前，进行引入氩气体来产生等离子体的反溅射，以去除附着到栅极绝缘层402表面的粉状物质（也称为微粒、尘屑）。反溅射是指使用RF电源在氩气氛中对衬底一侧施加电压来在衬底附近生成等离子体以进行表面改性的方法。另外，也可以使用氮气氛、氦气氛、氧气氛等代替氩气氛。
氧化物半导体膜430使用In-Ga-Zn-O类氧化物半导体膜、In-Sn-O类氧化物半导体膜、In-Sn-Zn-O类氧化物半导体膜、In-Al-Zn-O类氧化物半导体膜、Sn-Ga-Zn-O类氧化物半导体膜、Al-Ga-Zn-O类氧化物半导体膜、Sn-Al-Zn-O类氧化物半导体膜、In-Zn-O类氧化物半导体膜、In-Ga-O类氧化物半导体膜、Sn-Zn-O类氧化物半导体膜、Al-Zn-O类氧化物半导体膜、In-O类氧化物半导体膜、Sn-O类氧化物半导体膜、Zn-O类氧化物半导体膜。在本实施例中，作为氧化物半导体膜430使用In-Ga-Zn-O类金属氧化物靶材并利用溅射法来形成。图7A示出这个阶段的截面图。此外，可以在稀有气体（典型的是氩）气氛下、氧气氛下或稀有气体（典型的是氩）及氧的混合气氛下利用溅射法形成氧化物半导体膜430。另外，当使用溅射法时，优选使用含有2wt%以上且10wt%以下的SiO2的靶材来进行沉积，且使氧化物半导体膜430含有阻碍晶化的SiOx（X>0），以防止在后面的步骤中进行用于脱水或脱氢的热处理时的晶化。
这里，使用包含In、Ga及Zn的金属氧化物靶材（In2O3:Ga2O3:ZnO=1:1:1[mol]、In:Ga:Zn=1:1:0.5[atom]）进行膜沉积。沉积条件设置如下：衬底和靶材之间的距离是100mm；压力是0.2Pa；直流（DC）电源是0.5kW；且气氛是氩及氧的混合气氛（氩:氧=30sccm:20sccm，且氧流率为40%）。此外，优选使用脉冲直流（DC）电源，因为可以减少沉积时产生的粉状物质，且可使厚度分布变均匀。将In-Ga-Zn-O类膜的厚度形成为5nm以上200nm以下。在本实施例中，作为氧化物半导体膜，使用In-Ga-Zn-O类金属氧化物靶材并利用溅射法形成厚度为20nm的In-Ga-Zn-O类膜。或者，作为含有In、Ga及Zn的金属氧化物靶材，可以使用具有如下组成比的金属氧化物靶材：In:Ga:Zn=1:1:1[atom]或In:Ga:Zn=1:1:2[atom]。
在溅射法的示例包括：使用高频电源作为溅射电源的RF溅射法，DC溅射法，以及以脉冲方式施加偏压的脉冲DC溅射法。RF溅射法主要用于形成绝缘膜的情况，而DC溅射法主要用于形成金属膜的情况。
此外，还有可以设置材料不同的多个靶材的多源溅射装置。利用该多源溅射装置，可以在同一室中层叠形成不同材料的膜，或可以在同一室中通过同时放电而形成多种材料的膜。
此外，存在室内设置有磁铁系统并用于磁控管溅射的溅射装置；以及用于利用不使用辉光放电而使用微波来产生的等离子体的ECR溅射的溅射装置。
另外，作为使用溅射法的沉积方法，存在反应溅射法，其在沉积时使靶材物质与溅射气体成分彼此产生化学反应而形成其化合物薄膜；以及在沉积时对衬底也施加电压的偏压溅射。
接着，在第二光刻步骤中将氧化物半导体膜430加工为岛状氧化物半导体层。另外，该工序中使用的抗蚀剂掩模可以利用喷墨法形成。利用喷墨法形成抗蚀剂掩模时不使用光掩模，因此可以降低制造成本。
接着，对氧化物半导体层进行脱水或脱氢。用于进行脱水或脱氢的第一热处理的温度为400℃以上750℃以下，优选为400℃以上且低于衬底的应变点。这里，将衬底放入作为热处理装置的一种的电炉中，在氮气氛下以450℃对氧化物半导体层进行1小时的热处理之后，使氧化物半导体层不暴露于空气，以防止水、氢进入到氧化物半导体层，由此得到氧化物半导体层431（参照图7B）。
注意，热处理装置不局限于电炉而可以是具备利用来自诸如电阻加热元件的加热元件的热传导或热辐射对被处理对象进行加热的装置。例如，可以使用诸如GRTA（GasRapidThermalAnneal：气体快速热退火）装置或LRTA（LampRapidThermalAnneal：灯快速热退火）装置等的RTA（RapidThermalAnneal：快速热退火）装置。LRTA装置是通过从诸如卤素灯、金属卤化物灯、氙弧灯、碳弧灯、高压钠灯或者高压汞灯的灯发射的光（电磁波）的辐射来加热被处理对象的装置。GRTA装置是使用高温气体进行热处理的装置。作为气体，使用不通过热处理与被处理对象产生反应的惰性气体，诸如氮或诸如氩的稀有气体。
例如，作为第一热处理可以进行GRTA，其中将衬底移动到加热到高达650℃至700℃的高温的惰性气体中，进行几分钟的加热，然后将衬底从加热到高温的惰性气体中取出。通过使用GRTA可以实现在短时间内的高温热处理。
另外，在第一热处理中，优选氮或诸如氦、氖、氩的稀有气体的气氛中不含有水、氢等。另外，优选将引入热处理装置中的氮或诸如氦、氖、氩的稀有气体的纯度设定为6N（99.9999%）以上，优选设定为7N（99.99999%）以上（即，将杂质浓度为1ppm以下，优选为0.1ppm以下）。
另外，氧化物半导体层的第一热处理可以在被加工为岛状氧化物半导体层之前对氧化物半导体膜430进行。此时，在进行第一热处理之后，从加热装置中取出衬底，并随后进行第二光刻步骤。
用于对氧化物半导体层进行脱水、脱氢的热处理，可以在任意以下的定时进行：形成氧化物半导体层之后；在氧化物半导体层上形成了源极层及漏极层之后；以及在源极层及漏极层上形成了保护绝缘膜之后。
另外，在栅极绝缘层402中形成开口部时，形成开口部的步骤也可以在对氧化物半导体膜430进行脱水或脱氢处理之前或者之后进行。
另外，氧化物半导体膜430的蚀刻不限定于湿法蚀刻，也可以采用干法蚀刻。
作为用于干法蚀刻的蚀刻气体，优选采用含有氯的气体（氯类气体，例如氯（Cl2）、三氯化硼（BCl3）、四氯化硅（SiCl4）或四氯化碳（CCl4））。
另外，可以使用含有氟的气体（氟类气体，例如四氟化碳（CF4）、六氟化硫（SF6)、三氟化氮（NF3）或三氟甲烷（CHF3））、溴化氢（HBr）、氧（O2）或添加了诸如氦（He）或氩（Ar）的稀有气体的任意这些气体等。
作为干法蚀刻，可以使用平行板型RIE（ReactiveIonEtching：反应离子蚀刻）法或ICP（InductivelyCoupledPlasma：感应耦合等离子体）蚀刻法。适当地调节蚀刻条件（施加到线圈形电极的电力量、施加到衬底一侧的电极的电力量、衬底一侧的电极温度等），以将膜蚀刻成所希望的形状。
作为用于湿法蚀刻的蚀刻剂，可以使用将磷酸、醋酸以及硝酸混合的溶液等。此外，也可以使用ITO-07N（日本关东化学公司制造）。
另外，通过清洗去除湿法蚀刻后的蚀刻剂以及被蚀刻掉的材料。也可以对该包含蚀刻剂和被蚀刻掉的材料的废液进行提纯，而对材料进行再利用。通过从该蚀刻后的废液中收集包含在氧化物半导体层中的铟等的材料并对其进行再利用，可以有效地利用资源并实现低成本化。
根据材料而适当地调节蚀刻条件（诸如蚀刻剂、蚀刻时间和温度），以使材料蚀刻成所希望的形状。
接着，在栅极绝缘层402及氧化物半导体层431上形成金属导电膜。可使用溅射法或真空蒸发法形成金属导电膜。作为金属导电膜的材料，可以举出选自铝（Al）、铬（Cr）、铜（Cu）、钽（Ta）、钛（Ti）、钼（Mo）和钨（W）中的元素，包含任意这些元素为成分的合金或包含任意这些元素的组合的合金等。此外，可以使用选自锰（Mn）、镁（Mg）、锆（Zr）、铍（Be）和钇（Y）中的任一种或多种材料。另外，金属导电膜既可以具有单层结构或具有两层以上的叠层结构。例如，可以举出以下结构：含有硅的铝膜的单层结构、铜膜或以铜为主要成分的膜的单层结构、铝膜上层叠钛膜的双层结构、氮化钽膜或氮化铜膜上形成铜膜的双层结构以及钛膜上层叠铝膜并在该铝膜上层叠另一钛膜的三层结构等。另外，也可以使用：包含铝（Al）与选自钛（Ti）、钽（Ta）、钨（W）、钼（Mo）、铬（Cr）、钕（Nd）和钪（Sc）中的一种或多种元素的膜、合金膜或氮化膜。
当在形成金属导电膜之后进行热处理时，优选金属导电膜具有足以耐受该热处理的耐热性。
利用第三光刻步骤在金属导电膜上形成抗蚀剂掩模，并进行选择性的蚀刻来形成源极层415a及漏极层415b。然后去除抗蚀剂掩模（参照图7C）。
另外，以氧化物半导体层431不由于金属导电膜的蚀刻而被去除的方式适当地调节材料及蚀刻条件。
这里，将钛膜用作金属导电膜，将In-Ga-Zn-O类氧化物用作氧化物半导体层431，并且将过氧化氢氨混合物（氨、水和过氧化氢溶液的混合溶液）用作蚀刻剂。
注意，在第三光刻步骤中，氧化物半导体层431仅被部分蚀刻，由此有时形成具有槽部（凹部）的氧化物半导体层。另外，该工序中使用的抗蚀剂掩模可以利用喷墨法来形成。利用喷墨法形成抗蚀剂掩模时不使用光掩模，因此可以降低制造成本。
此外，为了减少用于光刻步骤的光掩模数及降低光刻步骤数，可以使用作为使透过的光具有多种强度的曝光掩模的多色调掩模进行蚀刻步骤。由于使用多色调掩模形成的抗蚀剂掩模具有多种厚度，且可通过进行灰化进一步改变形状，因此抗蚀剂掩模可以用于多个蚀刻步骤中以提供不同图案。由此，可以使用一个多色调掩模形成对应于至少两种以上的不同图案的抗蚀剂掩模。由此，可以减少曝光掩模数且还可以缩减对应的光刻步骤数，所以可以实现工序的简化。
接着，进行使用诸如一氧化二氮（N2O）、氮（N2）或氩（Ar）的气体的等离子体处理。通过该等离子体处理去除附着在露出的氧化物半导体层的表面上的吸附水等。另外，也可以使用氧和氩的混合气体进行等离子体处理。
在进行等离子体处理后，以不接触于大气的方式形成与氧化物半导体层的一部分接触的、成为保护绝缘膜的氧化物绝缘层416。
作为厚度至少为1nm的氧化物绝缘层416，可适当地使用如溅射法等的不会使水、氢等的杂质混入到氧化物绝缘层416的方法形成。当氧化物绝缘层416中含有氢时，导致氢进入氧化物半导体层从而有可能导致氧化物半导体层431的背沟道具有低电阻（成为N型）并因此可能形成寄生沟道。因此，为了将氧化物绝缘层416形成为尽量少地含有氢，采用其中不使用氢的沉积方法是十分重要的。
这里，利用溅射法沉积用作氧化物绝缘层416的厚度为200nm的氧化硅膜。将沉积时的衬底温度可以为室温以上且300℃以下，且在本实施例中为100℃。可以在稀有气体（典型的是氩）气氛下、氧气氛下或稀有气体（典型的是氩）和氧的混合气氛下，通过溅射法形成氧化硅膜。另外，作为靶材，可以使用氧化硅靶材或硅靶材。例如，可以在氧及氮气氛下使用硅靶材并利用溅射法来形成氧化硅膜。
接着，在惰性气体气氛下或在氧气体气氛下进行第二热处理（优选在200℃以上且400℃以下，例如250℃以上且350℃以下）。例如，在氮气氛下以250℃进行1小时的第二热处理。当进行第二热处理时，氧化物半导体层的一部分（沟道形成区）以与氧化物绝缘层416接触的状态受到加热。由此，氧化物半导体层的一部分（沟道形成区）被提供氧。
通过上述步骤，在对氧化物半导体层进行了用于脱水或脱氢的热处理之后，选择性地使氧化物半导体层的一部分（沟道形成区）成为氧过剩状态。由此，与栅极层411重叠的沟道形成区413成为I型，并以自对准方式形成与源极层415a重叠的源极区414a以及与漏极层415b重叠的漏极区414b。通过上述工序形成晶体管410。
在85℃、2×106V/cm且时间为12小时的栅极偏压-热应力测试（BT测试）中，当氧化物半导体中有杂质（氢等）时，杂质和氧化物半导体的主要成分之间的键被强电场（B：偏压）和高温（T：温度）切断，从而生成的悬空键导致阈值电压（Vth）的漂移。另一方面，通过尽量地去除氧化物半导体中的杂质（尤其是氢或水），并使用上述高密度等离子体CVD装置，可得到致密且高质量的绝缘膜，该绝缘膜具有高耐压以及绝缘膜与氧化物半导体层之间的良好界面特性；由此可以得到甚至在BT测试中也稳定的晶体管。
并且还可以在空气中以100℃以上且200℃以下进行1小时以上30小时以下的热处理。在本实施例中，以150℃进行10小时的热处理。该热处理可以以固定的加热温度进行。备选地，可以反复多次地进行以下的加热温度的变化：加热温度从室温升高到100℃以上200℃以下，并随后降低至室温。另外，该热处理还可以在形成氧化物绝缘膜之前在降低的压力下进行。在降低的压力下可以缩短热处理时间。通过该热处理，可以使氢从氧化物半导体层进入到氧化物绝缘层中。
另外，通过在与漏极层415b重叠的氧化物半导体层的一部分中形成漏极区414b，可以提高晶体管的可靠性。具体而言，通过形成漏极区414b,可以得到导电性从漏极层415b通过漏极区414b至沟道形成区413变化的结构。
另外，当氧化物半导体层的厚度较薄为15nm以下时，氧化物半导体层中的源极区或漏极区形成在整个厚度方向上。当氧化物半导体层的厚度为30nm以上50nm以下时，在氧化物半导体层的一部分中，即与源极层或漏极层接触的氧化物半导体层中的区域及其附近被低电阻化而形成源极区或漏极区，同时可以使氧化物半导体层的接近栅极绝缘层的区域成为I型。
还可以在氧化物绝缘层416上形成保护绝缘层。例如，通过RF溅射法形成氮化硅膜。由于RF溅射法具有高量产性，所以优选用作保护绝缘层的沉积方法。保护绝缘层使用诸如不包含水分、氢离子或OH-的杂质并阻挡这些杂质从外部侵入的无机绝缘膜；例如使用氮化硅膜、氮化铝膜、氮氧化硅膜、氧氮化铝膜等。在本实施例中，作为保护绝缘层，使用氮化硅膜形成保护绝缘层403（参照图7D）。
（安装有有源矩阵型显示装置的各种电子设备）
下面，参照图8A至8F对安装有本说明书中公开的显示装置的电子设备的例子进行说明。
图8A示出膝上型计算机，其由主体2201、框体2202、显示部分2203和键盘2204等构成。
图8B示出个人数字助理（PDA），包括设置有显示部分2213、外部接口2215及操作按钮2214等的主体2211。另外，作为附属部件，有操作用指示笔2212。
图8C示出电子书阅读器2220作为电子纸的一个例子。电子书阅读器2220包括两个框体：框体2221及框体2223。框体2221及框体2223由轴部2237彼此联接为一体，并且可以以该轴部2237为轴进行开闭动作。通过这种结构，电子书阅读器2220可以像纸质书籍一样使用。
框体2221中结合有显示部分2225，并且框体2223结合有显示部分2227。显示部分2225及显示部分2227可以显示1幅图像或不同图像。在显示部显示彼此不同的图像的结构中，例如可以在右显示部分（图8C中的显示部分2225）中显示文本，而在左显示部分（图8C中的显示部分2227）中显示图像。
此外，在图8C中，框体2221具备操作部分等。例如，框体2221具备电源2231、操作键2233以及扬声器2235等。利用操作键2233可以翻页。另外，还可以在设置有显示部分的框体的表面上设置键盘、定位装置等。另外，也可以在框体的背面或侧面具备外部连接用端子（耳机端子、USB端子或可与诸如AC适配器及USB电缆的各种电缆连接的端子等）、记录介质插入部分等。此外，电子书阅读器2220可以具有电子词典的功能。
此外，电子书阅读器2220可配置成以无线的方式收发信息。还可以无线通信的方式，可从电子书服务器购买和下载所希望的书籍数据等。
另外，电子纸可以应用于各种领域的设备，只要其显示信息。例如，除了电子书阅读器之外，还可以将其用于海报、诸如火车的交通工具中的广告、诸如信用卡的各种卡片中的显示等。
图8D示出移动电话。该移动电话包括两个框体：框体2240及框体2241。框体2241包括显示面板2242、扬声器2243、麦克风2244、定位装置2246、摄像机镜头2247以及外部连接端子2248等。另外，框体2240具备对该移动电话进行充电的太阳能电池2249、外部存储器插槽2250等。另外，天线内置于框体2241内部。
显示面板2242具有触摸屏功能，图8D使用虚线示出作为图像被显示出来的多个操作键2245。另外，该移动电话安装有用来将太阳能电池2249输出的电压升压到各电路所需要的电压的升压电路。另外，除了上述结构以外，移动电话可以包括非接触IC芯片、小型记录装置等。
显示面板2242的显示取向根据使用模式适当地改变。另外，由于在显示面板2242的同一个面上备有摄像机镜头2247，所以可以进行可视电话。扬声器2243及麦克风2244可以用于可视电话、录音、播放声音等，以及语音呼叫。再者，处于如图8D所示的展开状态的框体2240和框体2241可以滑动从而一个可以重叠于另一个之上，这使得移动电话适于被携带。
外部连接端子2248能够与AC适配器或诸如USB线缆的各种线缆连接，这使得能够进行对移动电话充电或移动电话间的数据通信等。另外，将记录介质插入到外部存储器插槽2250中，可以存储和移动大量的数据。另外，除了上述功能之外，还可以具有红外通信功能、电视接收功能等。
图8E示出数码相机。该数码相机包括主体2261、显示部分（A）2267、取景器2263、操作开关2264、显示部分（B）2265及电池2266等。
图8F示出电视机2270。电视机2270包括结合于框体2271中的显示部分2273。利用显示部分2273可以显示图像。此外，框体2271由支架2275支撑。
可以通过利用框体2271的操作开关或单独的遥控器2280进行电视机2270的操作。通过利用遥控器2280的操作键2279，可以控制频道及音量，从而可以控制在显示部分2273上显示的图像。此外，遥控器2280可具有其中显示从该遥控器2280输出的信息的显示部分2277。
另外，电视机2270优选设置有接收器、调制解调器等。通过接收器可接收一般电视广播。此外，当电视机通过调制解调器连接到有线或无线的通信网络时，可以执行单向（从发送器到接收器）或双向（在发送器与接收器之间或者在接收器之间）的数据通信。
本申请基于2010年2月12日向日本专利局提交的日本专利申请序列号2010-029446，通过引用将其全部内容并入本文。

Claims (13)

1.一种显示装置，包括：
信号线，数据信号在扫描期间中提供到所述信号线，而具有比所述数据信号更低的频率的交流驱动信号在紧接所述扫描期间的且比所述扫描期间更长的停止期间中提供到所述信号线；
扫描线，选择信号在包括于所述扫描期间中的一个水平扫描期间中提供到所述扫描线，而非选择信号在除所述一个水平扫描期间之外的期间中提供到所述扫描线；以及
晶体管，包括氧化物半导体层，且栅极电连接到所述扫描线而源极和漏极中的一个电连接到所述信号线，
其中所述晶体管每单位沟道宽度、即1μm的截止电流为1×10-18A/μm以下。
2.根据权利要求1所述的显示装置，其中所述氧化物半导体层的载流子密度低于1×1011/cm3。
3.根据权利要求1所述的显示装置，还包括：
信号线驱动电路，配置成控制所述信号线的电位；以及
控制器，配置成对所述信号线驱动电路选择性地输出所述数据信号或所述驱动信号，
其中所述控制器包括：
配置成生成所述数据信号的数据信号生成电路；
配置成生成所述驱动信号的驱动信号生成电路；以及
开关，配置成在所述扫描期间中选择所述数据信号而在所述停止期间中选择所述驱动信号作为所述控制器的输出信号。
4.根据权利要求3所述的显示装置，
其中所述控制器包括：
基准时钟信号生成电路，配置成生成其频率与所述数据信号频率相同的第一时钟信号；
分频电路，通过对所述第一时钟信号进行分频来生成其频率与所述驱动信号频率相同的第二时钟信号；以及
时钟信号选择开关，配置成在所述扫描期间中选择所述第一时钟信号而在所述停止期间中选择所述第二时钟信号作为所述信号线驱动电路中使用的时钟信号。
5.根据权利要求1所述的显示装置，其中所述驱动信号的电压变动在所述数据信号的电压变动范围内。
6.根据权利要求1所述的显示装置，还包括：
电容器，一个端子电连接到所述晶体管的所述源极和所述漏极中的另一个，而另一个端子电连接到公共电位线；以及
液晶元件，一个端子电连接到所述晶体管的所述源极和所述漏极中的另一个以及所述电容器的所述一个端子，而另一个端子电连接到所述公共电位线，
其中所述公共电位线的电位在所述扫描期间中成为具有与所述数据信号相反的极性的、用于所述公共电位线的驱动信号，而在所述停止期间中成为具有固定电位的信号。
7.根据权利要求1所述的显示装置，还包括：
电容器，一个端子电连接到所述晶体管的所述源极和所述漏极中的另一个，而另一个端子电连接到被提供有公共电位线的电位的布线；以及
液晶元件，一个端子电连接到所述晶体管的所述源极和所述漏极中的另一个及所述电容器的所述一个端子，而另一个端子电连接到被提供有所述公共电位线的电位的所述布线，
其中所述公共电位线的电位在所述扫描期间中成为具有与所述数据信号相反的极性的、用于所述公共电位线的第一驱动信号，而在所述停止期间中成为具有与所述驱动信号相同的极性的、用于所述公共电位线的第二驱动信号。
8.根据权利要求7所述的显示装置，其中所述驱动信号与用于所述公共电位线的所述第二驱动信号是同一信号。
9.一种显示装置的驱动方法，包括如下步骤：
在扫描期间中对信号线提供数据信号；以及
在停止期间中对所述信号线提供交流驱动信号，
其中所述显示装置包括所述信号线以及晶体管，所述晶体管包括氧化物半导体层，且源极和漏极中的一个电连接到所述信号线，
所述停止期间紧接所述扫描期间，
所述停止期间长于所述扫描期间，
所述交流驱动信号的频率低于所述数据信号的频率，并且
其中所述晶体管每单位沟道宽度、即1μm的截止电流为1×10-18A/μm以下。
10.根据权利要求9所述的显示装置的驱动方法，还包括如下步骤：
在包含于所述扫描期间中的一个水平扫描期间中对扫描线提供选择信号；以及
在除所述一个水平扫描期间之外的期间中对所述扫描线提供非选择信号。
11.根据权利要求9所述的显示装置的驱动方法，其中所述交流驱动信号的电压变动在所述数据信号的电压变动范围内。
12.根据权利要求9所述的显示装置的驱动方法，还包括如下步骤：
在所述扫描期间中对公共电位线提供具有与所述数据信号相反的极性的公共电位；以及
在所述停止期间中对所述公共电位线提供具有固定电位的信号，
其中所述公共电位线电连接到液晶元件的一个端子及电容器的一个端子，并且
所述液晶元件的另一个端子及所述电容器的另一个端子电连接到所述源极和所述漏极中的另一个。
13.根据权利要求9所述的显示装置的驱动方法，还包括如下步骤：
在所述扫描期间中对公共电位线提供具有与所述数据信号相反的极性的第一公共电位；以及
在所述停止期间中对所述公共电位线提供具有与所述驱动信号相同的极性的第二公共电位，
其中所述公共电位线电连接到液晶元件的一个端子及电容器的一个端子，并且
所述液晶元件的另一个端子及所述电容器的另一个端子电连接到所述源极和所述漏极中的另一个。
CN201180009087.3A 2010-02-12 2011-01-19 显示装置及驱动方法 Active CN102741915B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010029446 2010-02-12
JP2010-029446 2010-02-12
PCT/JP2011/051375 WO2011099359A1 (en) 2010-02-12 2011-01-19 Display device and driving method

Publications (2)

Publication Number Publication Date
CN102741915A CN102741915A (zh) 2012-10-17
CN102741915B true CN102741915B (zh) 2015-12-16

Family

ID=44367641

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180009087.3A Active CN102741915B (zh) 2010-02-12 2011-01-19 显示装置及驱动方法

Country Status (6)

Country Link
US (3) US9704446B2 (zh)
JP (3) JP2011186451A (zh)
KR (4) KR102129413B1 (zh)
CN (1) CN102741915B (zh)
TW (1) TWI528349B (zh)
WO (1) WO2011099359A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012199218A (ja) 2010-09-09 2012-10-18 Mitsubishi Chemicals Corp 発光装置、照明システム及び照明方法
TWI639150B (zh) 2011-11-30 2018-10-21 日商半導體能源研究所股份有限公司 半導體顯示裝置
JP2014041344A (ja) 2012-07-27 2014-03-06 Semiconductor Energy Lab Co Ltd 液晶表示装置の駆動方法
TWI600959B (zh) * 2013-01-24 2017-10-01 達意科技股份有限公司 電泳顯示器及其面板的驅動方法
KR102031580B1 (ko) 2013-05-10 2019-11-08 엘지디스플레이 주식회사 표시 장치, 표시 장치 제어 방법
TWI484466B (zh) * 2013-05-24 2015-05-11 Au Optronics Corp 顯示面板的驅動方法
KR102128579B1 (ko) 2014-01-21 2020-07-01 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 구비한 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1220098C (zh) * 2000-04-28 2005-09-21 夏普株式会社 显示器件、显示器件驱动方法和装有显示器件的电子设备
CN1685393A (zh) * 2002-10-29 2005-10-19 东芝松下显示技术有限公司 电压生成电路

Family Cites Families (129)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0772821B2 (ja) 1990-06-25 1995-08-02 セイコーエプソン株式会社 液晶表示装置の製造方法
JPH04137394A (ja) 1990-09-27 1992-05-12 Toshiba Lighting & Technol Corp 放電灯点灯装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH06140631A (ja) * 1992-10-28 1994-05-20 Ryoden Semiconductor Syst Eng Kk 電界効果型薄膜トランジスタおよびその製造方法
JPH08106358A (ja) * 1994-08-10 1996-04-23 Fujitsu Ltd タブレット機能付き液晶表示装置、アクティブマトリクス型液晶表示装置及びタブレット機能付き液晶表示装置の駆動方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH09243996A (ja) * 1996-03-11 1997-09-19 Matsushita Electric Ind Co Ltd 液晶表示装置、液晶表示システム及びコンピュータシステム
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4371511B2 (ja) * 1999-12-17 2009-11-25 三菱電機株式会社 デジタル同期回路
US20010052887A1 (en) 2000-04-11 2001-12-20 Yusuke Tsutsui Method and circuit for driving display device
JP4424872B2 (ja) * 2001-03-29 2010-03-03 三洋電機株式会社 表示装置の駆動方法及び駆動回路
JP4137394B2 (ja) 2000-10-05 2008-08-20 シャープ株式会社 表示装置の駆動方法、それを用いた表示装置、およびその表示装置を搭載した携帯機器
JP4212791B2 (ja) 2000-08-09 2009-01-21 シャープ株式会社 液晶表示装置ならびに携帯電子機器
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4487024B2 (ja) * 2002-12-10 2010-06-23 株式会社日立製作所 液晶表示装置の駆動方法および液晶表示装置
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
DE102004018571A1 (de) * 2004-04-16 2005-11-03 Polysius Ag Anlage und Verfahren zur Herstellung von Zementklinker
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
BRPI0517560B8 (pt) 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
JP4687259B2 (ja) 2005-06-10 2011-05-25 カシオ計算機株式会社 液晶表示装置
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
TWI281845B (en) * 2005-06-21 2007-05-21 Yuan Deng Metals Ind Co Ltd Shielding case and the manufacturing method thereof
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
JP5395994B2 (ja) 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5332156B2 (ja) * 2006-10-10 2013-11-06 セイコーエプソン株式会社 電源回路、駆動回路、電気光学装置、電子機器及び対向電極駆動方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5177999B2 (ja) 2006-12-05 2013-04-10 株式会社半導体エネルギー研究所 液晶表示装置
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US8129714B2 (en) 2007-02-16 2012-03-06 Idemitsu Kosan Co., Ltd. Semiconductor, semiconductor device, complementary transistor circuit device
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JPWO2008139860A1 (ja) 2007-05-07 2010-07-29 出光興産株式会社 半導体薄膜、半導体薄膜の製造方法、および、半導体素子
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US8461583B2 (en) 2007-12-25 2013-06-11 Idemitsu Kosan Co., Ltd. Oxide semiconductor field effect transistor and method for manufacturing the same
JP5291928B2 (ja) * 2007-12-26 2013-09-18 株式会社日立製作所 酸化物半導体装置およびその製造方法
KR101174768B1 (ko) 2007-12-31 2012-08-17 엘지디스플레이 주식회사 평판 표시 장치의 데이터 인터페이스 장치 및 방법
JP5305731B2 (ja) 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の閾値電圧の制御方法
JP5202094B2 (ja) 2008-05-12 2013-06-05 キヤノン株式会社 半導体装置
JP5584960B2 (ja) * 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5250322B2 (ja) * 2008-07-10 2013-07-31 富士フイルム株式会社 金属酸化物膜とその製造方法、及び半導体装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2010140919A (ja) * 2008-12-09 2010-06-24 Hitachi Ltd 酸化物半導体装置及びその製造方法並びにアクティブマトリクス基板
KR101515468B1 (ko) 2008-12-12 2015-05-06 삼성전자주식회사 표시장치 및 그 동작방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1220098C (zh) * 2000-04-28 2005-09-21 夏普株式会社 显示器件、显示器件驱动方法和装有显示器件的电子设备
CN1685393A (zh) * 2002-10-29 2005-10-19 东芝松下显示技术有限公司 电压生成电路

Also Published As

Publication number Publication date
CN102741915A (zh) 2012-10-17
JP2017068274A (ja) 2017-04-06
JP2015165311A (ja) 2015-09-17
KR20180001594A (ko) 2018-01-04
KR102197415B1 (ko) 2020-12-31
KR20130023203A (ko) 2013-03-07
TW201142800A (en) 2011-12-01
US20110199364A1 (en) 2011-08-18
JP2011186451A (ja) 2011-09-22
KR102129413B1 (ko) 2020-07-02
KR20190053308A (ko) 2019-05-17
US20180322835A1 (en) 2018-11-08
US10032422B2 (en) 2018-07-24
US9704446B2 (en) 2017-07-11
WO2011099359A1 (en) 2011-08-18
US10157584B2 (en) 2018-12-18
KR20200079570A (ko) 2020-07-03
US20170301300A1 (en) 2017-10-19
TWI528349B (zh) 2016-04-01

Similar Documents

Publication Publication Date Title
JP6810197B2 (ja) 液晶表示装置
CN102782746B (zh) 显示装置
CN102667910B (zh) 液晶显示设备和电子设备
CN102648490B (zh) 液晶显示设备、用于驱动该液晶显示设备的方法、以及包括该液晶显示设备的电子设备
CN102741915B (zh) 显示装置及驱动方法
CN102696064A (zh) 半导体装置和电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant