CN102782746B - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN102782746B
CN102782746B CN201180012899.3A CN201180012899A CN102782746B CN 102782746 B CN102782746 B CN 102782746B CN 201180012899 A CN201180012899 A CN 201180012899A CN 102782746 B CN102782746 B CN 102782746B
Authority
CN
China
Prior art keywords
signal
scanning line
line driving
latch
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180012899.3A
Other languages
English (en)
Other versions
CN102782746A (zh
Inventor
小山润
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN102782746A publication Critical patent/CN102782746A/zh
Application granted granted Critical
Publication of CN102782746B publication Critical patent/CN102782746B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3618—Control of matrices with row and column drivers with automatic refresh of the display panel using sense/write circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0294—Details of sampling or holding circuits arranged for use in a driver for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/04—Partial updating of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

控制器不仅输出数据信号而且输出行重写控制信号及列重写控制信号。行重写控制信号是选择对第一扫描线的选择信号的供给的信号，而列重写控制信号是选择对第二扫描线的选择信号及对信号线的数据信号的供给的信号。像这样，通过控制器输出行重写控制信号及列重写控制信号，可以在每个像素中选择对排列为矩阵状的多个像素的数据信号的重写。结果，即使在显示具有其显示频繁变化的特定区域的图像的情况下，也可以实现高质量的图像的显示及耗电量的降低。

Description

显示装置
技术领域
本发明涉及一种显示装置。具体地，本发明涉及一种有源矩阵型显示装置。
背景技术
包括排列为矩阵状的多个像素的有源矩阵型显示装置已得到普及。一般来说，该像素包括晶体管、电连接到该晶体管的栅极的扫描线及电连接到该晶体管的源极和漏极中的一方的信号线。并且，该显示装置还包括控制该扫描线的电位及该信号线的电位的控制器，且通过该控制器控制对各像素的数据信号的供给。
近年来，由于对全球环境的关心不断提高，低耗电量型显示装置的开发备受瞩目。例如，专利文献1公开了一种通过降低显示装置的显示重写频率来降低其耗电量的技术。下面对专利文献1所公开的显示装置的具体结构进行说明。
在专利文献1所公开的显示装置中，设置有扫描一个画面的扫描期间及紧接着该扫描期间的且比该扫描期间更长的停止期间。并且，根据专利文献1所公开的技术，在该停止期间中，将扫描线的电位固定为非选择信号的电位的同时，（1）将信号线的电位固定为预定电位、（2）在将信号线的电位固定为预定电位之后，将其设定为浮动状态、或者（3）对信号线提供数据信号的频率以下的交流驱动信号等。通过这些方法，有可能降低由停止期间中的信号线的电位的变动而导致的电力消耗。
专利文献1：日本专利申请公开2002-182619号公报。
在专利文献1公开的显示装置中，在排列为矩阵状的多个像素的全部中，数据信号的重写频率相同。由此，专利文献1所公开的显示装置不适合于具有其显示频繁变化的特定区域的图像。就是说，为了在其显示频繁变化的区域中显示高质量的图像，必须要缩短上述停止期间而频繁重写数据信号。此时，在其他区域（其显示不太变化的区域）中也频繁重写数据信号。由此，专利文献1所公开的显示装置对于现有的显示装置所具有的优势（耗电量的降低）减弱。
发明内容
因此，本发明的一个实施例的目的之一是，提供即使在显示具有其显示频繁变化的特定区域的图像的情况下也能够实现高质量的图像的显示及耗电量的降低的显示装置。
上述课题可以通过按每个特定区域（例如，按每个像素）控制数据信号的重写频率来解决。
换言之，本发明的一个实施例是一种显示装置，包括：控制器，比较用来形成连续两个帧的图像的数据信号而检测出排列为矩阵状的多个像素的每个中的差异，而输出指示在排列在同一行的第一像素至第n像素（n是2以上的自然数）的至少一个中是否检测出所述差异的行重写控制信号，以及指示在第k像素（k是1以上且n以下的自然数）中是否检测出所述差异的列重写控制信号；第一扫描线，电连接到所述第一像素至所述第n像素，并根据所述行重写控制信号被供给选择信号；第二扫描线，电连接到排列在与所述第k像素同一列的所有多个像素，并根据所述列重写控制信号被供给选择信号；以及信号线，电连接到排列在与所述第k像素同一列的所有多个像素，并根据所述列重写控制信号被供给所述数据信号，其中，所述第k像素包括：第一晶体管，其栅极电连接到所述第一扫描线，而其源极和漏极中的一方电连接到所述信号线；以及第二晶体管，其栅极电连接到所述第二扫描线，而其源极和漏极中的一方电连接到所述第一晶体管的源极和漏极中的另一方。
本发明的一个实施例的显示装置包括不仅输出数据信号而且输出行重写控制信号及列重写控制信号的控制器。另外，行重写控制信号是选择对第一扫描线的选择信号的供给的信号，而列重写控制信号是选择对第二扫描线的选择信号及对信号线的数据信号的供给的信号。像这样，通过控制器输出行重写控制信号及列重写控制信号，可以在每个像素中选择对排列为矩阵状的多个像素的数据信号的重写。结果，即使在显示具有其显示频繁变化的特定区域的图像的情况下，也可以同时实现高质量的图像的显示及耗电量的降低。
附图说明
图1A是示出显示装置的一个例子的图，图1B是示出像素的一个例子的电路图；
图2A是示出第一扫描线驱动电路的一个例子的图，图2B是示出信号线及第二扫描线驱动电路的一个例子的图；
图3是示出第一扫描线驱动电路的操作的一个例子的图；
图4是示出信号线及第二扫描线驱动电路的操作的一个例子的图；
图5是示出控制器的一个例子的图；
图6是示出控制器的操作的一个例子的图；
图7A是示出第一扫描线驱动电路的一个例子的图，图7B是示出信号线及第二扫描线驱动电路的一个例子的图；
图8A是示出显示装置的一个例子的图，图8B是示出信号线驱动电路的一个例子的图，图8C是示出第二扫描线驱动电路的一个例子的图；
图9是示出晶体管的一个例子的截面图；
图10是示出晶体管的特性的图；
图11是晶体管的特性评价用电路图；
图12是晶体管的特性评价用时序图；
图13是示出晶体管的特性的图；
图14是示出晶体管的特性的图；
图15是示出晶体管的特性的图；
图16A至图16C是示出晶体管的一个例子的截面图；
图17A至图17D是示出晶体管的制造工序的一个例子的截面图；以及
图18A至图18F各为示出电子设备的一个例子的图。
具体实施方式
下面，参照附图对本发明的实施方式进行详细说明。但是，本发明不局限于以下说明，对本领域技术人员显而易见的是，本发明的模式及详细内容在不脱离本发明的精神及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应该被解释为局限于实施方式的描述。
（有源矩阵型显示装置的一个例子）
首先，参照图1A和图1B对有源矩阵型显示装置的一个例子进行说明。
图1A是示出有源矩阵型显示装置的结构例子的图。图1A所示的显示装置包括：像素部10；第一扫描线驱动电路11；信号线及第二扫描线驱动电路12；控制器13；分别排列为彼此平行或大致平行，并且被第一扫描线驱动电路11控制电位的多条第一扫描线14；分别排列为平行或大致平行，并且被信号线及第二扫描线驱动电路12控制电位的多条信号线15；以及分别排列为平行或大致平行，并且被信号线及第二扫描线驱动电路12控制电位的多条第二扫描线16。再者，像素部10包括排列为矩阵状的多个像素17。注意，多条第一扫描线14分别电连接到排列为矩阵状的多个像素17中的排列在任何一行的多个像素17，而多条信号线15及多条第二扫描线16分别电连接到排列为矩阵状的多个像素17中的排列在任何一列的多个像素17。另外，第一扫描线驱动用启动信号、第一扫描线驱动用时钟信号和行重写控制信号等的信号以及高电位电源（Vdd）、低电位电源（Vss）等的驱动用功率从控制器13输入到第一扫描线驱动电路11。此外，信号线及第二扫描线驱动用启动信号、信号线及第二扫描线驱动用时钟信号、列重写控制信号和数据信号等的信号以及高电位电源（Vdd）、低电位电源（Vss）等的驱动用功率从控制器13输入到信号线及第二扫描线驱动电路12。
图1B是示出图1A所示的显示装置所具有的像素17的电路图的一个例子的图。图1B所示的像素17包括：晶体管20，其栅极电连接到第一扫描线14，其源极和漏极中的一方电连接到信号线15；晶体管21，其栅极电连接到第二扫描线16，而其源极和漏极中的一方电连接到晶体管20的源极和漏极中的另一方；电容器22，其一方电极电连接到晶体管21的源极和漏极中的另一方，而其另一方电极电连接到供给公共电位（Vcom）的布线（也称为公共电位线）；以及液晶元件23，其一方电极（也称为像素电极）电连接到晶体管21的源极和漏极中的另一方及电容器22的一方电极，其另一方电极（也称为对置电极）电连接到供给对置电位的布线。另外，晶体管20、21是n沟道型晶体管。此外，公共电位（Vcom）和对置电位可以具有相同的电位。
（有源矩阵型显示装置的操作的一个例子）
接着，对上述显示装置的操作的一个例子进行说明。
首先，将用来在像素部10中形成图像的数据信号连续输入到控制器13。控制器13比较输入的数据信号中的用来形成连续两个帧的图像的一些数据信号，检测出排列为矩阵状的多个像素17的每个中的差异。再者，控制器13根据检测出的差异产生行重写控制信号及列重写控制信号。
行重写控制信号是指示在像素部10中排列在同一行的多个像素17中的至少一个像素中是否检测出差异的信号，而列重写控制信号是指示在各像素17中是否检测出差异的信号。换言之，行重写控制信号及列重写控制信号都是二值信号。另外，列重写控制信号的频率比行重写控制信号的频率高。具体而言，行重写控制信号在每一个水平扫描期间（也称为一个栅极选择期间）中会变化，而列重写控制信号在包括在该水平扫描期间中的信号线15被选择的每个期间（数据信号输入到像素17中的期间）会变化的信号。注意，下面为了方便起见，将“在排列在同一行的多个像素17中的至少一个像素中检测出差异”时的行重写控制信号称为高电平的信号，而将“在排列在同一行的多个像素17中的任何像素中没有检测出差异”时的行重写控制信号称为低电平的信号。与此相同，将“在多个像素17的每个中检测出差异”时的列重写控制信号称为高电平的信号，而将“在多个像素17的任一个中没有检测出差异”时的列重写控制信号称为低电平的信号。
第一扫描线驱动电路11具有对多条第一扫描线14依次供给选择信号的功能。但是，对第一扫描线驱动电路11输入行重写控制信号。行重写控制信号是选择第一扫描线驱动电路11是否对第一扫描线14供给选择信号的信号。具体而言，在第一扫描线14被选择的期间（一个水平扫描期间）中，当行重写控制信号为高电平的信号时，选择信号供给到第一扫描线14，而当行重写控制信号为低电平的信号时，非选择信号供给到多条第一扫描线14。注意，在此选择信号是指使晶体管20成为导通状态的信号，而非选择信号是指使晶体管20成为截止状态的信号。
信号线及第二扫描线驱动电路12具有对多条信号线15依次供给数据信号，并且对多条第二扫描线16依次供给选择信号的功能。但是，对信号线及第二扫描线驱动电路12输入列重写控制信号。列重写控制信号是选择信号线及第二扫描线驱动电路12是否对信号线15供给数据信号，以及是否对第二扫描线16供给选择信号的信号。具体而言，在信号线15及第二扫描线16被选择的期间中，当列重写控制信号为高电平的信号时，数据信号供给到信号线15，并且选择信号供给到第二扫描线16。另一方面，当列重写控制信号为低电平的信号时，数据信号不供给到信号线15，并且非选择信号供给到第二扫描线16。注意，在此“数据信号不供给到信号线15”是指固定电位或预定的交流电压供给到信号线15，或者信号线15成为浮动状态。
如上所述，在上述显示装置中，通过从控制器13输出行重写控制信号及列重写控制信号，可以在每个像素中选择是否对排列为矩阵状的多个像素17进行数据信号的重写。结果，即使在显示具有其显示频繁变化的特定区域的图像的情况下，也可以实现高质量的图像的显示及耗电量的降低。
（第一扫描线驱动电路11的结构例子）
接着，参照图2A对上述显示装置所具有的第一扫描线驱动电路11的结构例子进行说明。图2A所示的第一扫描线驱动电路11包括：具有多个输出端子的移位寄存器110；其输入端子与供给行重写控制信号的布线电连接的锁存器111；其输入端子电连接到锁存器111的输出端子的锁存器112；以及其输入端子电连接到移位寄存器110的多个输出端子中的任一个并且其输出端子电连接到多条第一扫描线14中的任一条的缓冲器113。
移位寄存器110具有当从外部输入第一扫描线驱动用启动信号时，从多个输出端子依次供给选择信号的功能。
锁存器111电连接到移位寄存器110的多个输出端子中的任一个。锁存器111具有保持在从该输出端子供给选择信号的期间中的行重写控制信号（二值信号：高电平的信号或低电平的信号），并输出该行重写控制信号的功能。
锁存器112电连接到供给栅极锁存信号的布线。锁存器112具有保持在从该栅极锁存信号供给转移信号的期间中的锁存器111的输出信号（二值信号：高电平的信号或低电平的信号），并输出该信号的功能。另外，栅极锁存信号是指示是否将锁存器111所保持的信号传送到锁存器112的信号。就是说，栅极锁存信号是二值信号（转移信号及非转移信号）。在此，该栅极锁存信号是在移位寄存器110依次供给选择信号的期间（采样期间）中指示非转移信号，而在连续的两个采样期间之间的期间（垂直回扫期间）中指示转移信号的信号。
缓冲器113具有在移位寄存器110的输出信号和非选择信号中选择供给到第一扫描线14的信号的功能。具体而言，当锁存器112的输出信号为高电平的信号时，将移位寄存器110的输出信号供给到第一扫描线14，而当锁存器112的输出信号为低电平的信号时，将非选择信号供给到第一扫描线14。
（第一扫描线驱动电路11的操作的一个例子）
下面，参照图3对上述第一扫描线驱动电路11的操作的一个例子进行说明。
首先，在采样期间（T1）中，从移位寄存器110的多个输出端子依次输出选择信号。此时，与在期间t1中输出选择信号的输出端子电连接的锁存器111，保持期间t1中的行重写控制信号，并输出该行重写控制信号。另外，在此期间t1中的行重写控制信号是高电平的信号。
接着，在垂直回扫期间（T2）中，转移信号输入到锁存器112。由此，锁存器112保持锁存器111的输出信号（期间t1中的行重写控制信号=高电平的信号），并输出该信号。再者，锁存器112的输出信号输入到缓冲器113。由此，缓冲器113的输出信号变为与在期间t1中输出选择信号的输出端子的输出信号相等。
接着，在采样期间（T3）中，与采样期间（T1）同样，从移位寄存器110的多个输出端子依次输出选择信号。此时，在期间t2中选择信号输入到上述锁存器111（与在期间t1中输出选择信号的输出端子电连接的锁存器111）。因此，锁存器111保持期间t2中的行重写控制信号，并输出该行重写控制信号。另外，在此期间t2中的行重写控制信号是低电平的信号。此外，在采样期间（T3）中，锁存器112保持垂直回扫期间（T2）中的输出信号。因此，采样期间（T3）中的缓冲器113的输出信号变为与在期间t1和期间t2中输出选择信号的输出端子的输出信号相等。就是说，缓冲器113在期间t2中将选择信号供给到第一扫描线14。
接着，在垂直回扫期间（T4）中，与垂直回扫期间（T2）同样，转移信号输入到锁存器112。由此，锁存器112保持锁存器111的输出信号（期间t2中的行重写控制信号=低电平的信号），并输出该信号。再者，锁存器112的输出信号输入到缓冲器113。由此，缓冲器113的输出信号成为非选择信号。
接着，在采样期间（T5）中，与采样期间（T1）和采样期间（T3）同样，从移位寄存器110的多个输出端子依次输出选择信号。此时，在期间t3中选择信号输入到上述锁存器111（与在期间t1和期间t2中输出选择信号的输出端子电连接的锁存器111）。因此，该锁存器111保持期间t3中的行重写控制信号，并输出该行重写控制信号。另外，在此期间t3中的行重写控制信号是高电平的信号。在采样期间（T5）中，锁存器112维持垂直回扫期间（T4）中的输出信号。因此，采样期间（T5）中的缓冲器113的输出信号成为非选择信号。就是说，缓冲器113在整个采样期间（T5）中将非选择信号供给到第一扫描线14。
上述操作使得第一扫描线驱动电路11可以根据行重写控制信号选择是否对第一扫描线14供给选择信号。另外，在上述显示装置的操作中，期间t1、t2、t3各为一个水平扫描期间，而垂直回扫期间及该垂直回扫期间之后的采样期间成为一个帧期间。
（信号线及第二扫描线驱动电路12的结构例子）
接着，参照图2B对上述显示装置所具有的信号线及第二扫描线驱动电路12的结构例子进行说明。图2B所示的信号线及第二扫描线驱动电路12包括：具有多个输出端子的移位寄存器120；其输入端子与供给列重写控制信号的布线电连接的锁存器121；其输入端子电连接到锁存器121的输出端子并且其输出端子电连接到多条第二扫描线16中的任一条的锁存器122；其输入端子与供给数据信号的布线电连接的锁存器123；其输入端子电连接到锁存器123的输出端子的锁存器124；其输入端子电连接到锁存器124的输出端子的数字模拟转换电路（DAC）125；以及其输入端子电连接到数字模拟转换电路（DAC）125的输出端子并且其输出端子电连接到多条信号线15中的任一条的模拟缓冲器126。
移位寄存器120具有当从外部输入信号线及第二扫描线驱动用启动信号时，从多个输出端子依次供给选择信号的功能。
锁存器121电连接到移位寄存器120的多个输出端子中的任一个。锁存器121具有保持在从该输出端子供给选择信号的期间中的列重写控制信号（二值信号：高电平的信号或低电平的信号），并输出该列重写控制信号的功能。
锁存器122电连接到供给源极锁存信号的布线。锁存器122具有保持在从该源极锁存信号供给转移信号的期间中的锁存器121的输出信号（二值信号：高电平的信号或低电平的信号），并输出该信号的功能。另外，源极锁存信号是指示是否将锁存器121所保持的信号传送到锁存器122的信号。就是说，源极锁存信号由二值信号（转移信号及非转移信号）构成。在此，该源极锁存信号在移位寄存器120依次供给选择信号的期间（采样期间）中指示非转移信号，而在连续的两个采样期间之间的期间（水平回扫期间）中指示转移信号的信号。另外，锁存器122的输出信号通过多条第二扫描线16中的任一条供给到设置在像素17中的晶体管21的栅极，所以当在水平回扫期间中从锁存器121输入高电平的信号时，锁存器122需要输出使晶体管21成为导通状态的信号（选择信号），而当在水平回扫期间中从锁存器121输入低电平的信号时，锁存器122需要输出使晶体管21成为截止状态的信号（非选择信号）。
锁存器123电连接到移位寄存器120的多个输出端子中的任一个。锁存器123具有保持在从该输出端子供给选择信号的期间中的数据信号，并输出该数据信号的功能。另外，该数据信号是多位数字信号。
锁存器124电连接到供给源极锁存信号的布线。锁存器124具有保持在从该源极锁存信号供给转移信号的期间中的锁存器123的输出信号（多位信号），并输出该信号的功能。
数字模拟转换电路（DAC）125具有将从锁存器124输入的数字数据信号转换到模拟信号，并将其输出的功能。
模拟缓冲器126具有根据锁存器122的输出信号（二值信号：高电平的信号或低电平的信号）选择是否供给对信号线15的数据信号（模拟数据信号）的功能。具体而言，当锁存器122的输出信号为高电平的信号时，模拟缓冲器126将数据信号（模拟数据信号）供给到信号线15，而当锁存器122的输出信号为低电平的信号时，不将数据信号（模拟数据信号）供给到信号线15。
（信号线及第二扫描线驱动电路12的操作的一个例子）
下面，参照图4对上述信号线及第二扫描线驱动电路12的操作的一个例子进行说明。
首先，在采样期间（Ta）中，从移位寄存器120的多个输出端子依次输出选择信号。与在期间ta中输出选择信号的输出端子电连接的锁存器121保持期间ta中的列重写控制信号，并输出该列重写控制信号。另外，在此期间ta中的列重写控制信号是高电平的信号。与在期间ta中输出选择信号的输出端子电连接的锁存器123保持包括在多位数据信号（DATA（D）-1）的期间ta中的特定的数据信号（data（D）-1），并输出该数据信号（data（D）-1）。
接着，在水平回扫期间（Tb）中，转移信号输入到锁存器122和锁存器124。由此，锁存器122保持锁存器121的输出信号（期间ta中的列重写控制信号=高电平的信号），并输出该信号。该锁存器122的输出信号通过多条第二扫描线16中的任一条供给到设置在像素17中的晶体管21的栅极，从而晶体管21成为导通状态。另外，锁存器124保持锁存器123的输出信号（期间ta中的数据信号（data（D）-1），并输出该信号。锁存器124的输出信号输入到数字模拟转换电路（DAC）125。由此，数字模拟转换电路（DAC）125输出模拟数据信号（data（A）-1）。数字模拟转换电路（DAC）125的输出信号输入到模拟缓冲器126。再者，对模拟缓冲器126输入锁存器122的输出信号（期间ta中的列重写控制信号=高电平的信号）。由此，模拟缓冲器126的输出信号成为模拟数据信号（data（A）-1）。
接着，在采样期间（Tc）中，与采样期间（Ta）同样，从移位寄存器120的多个输出端子依次输出选择信号。此时，上述锁存器121（与在期间ta中输出选择信号的输出端子电连接的锁存器121）保持期间tb中的列重写控制信号，并输出该列重写控制信号。另外，在此期间tb中的列重写控制信号是低电平的信号。此外，在采样期间（Tc）中，上述锁存器123（与在期间ta中输出选择信号的输出端子电连接的锁存器123）保持包括在多位数据信号（DATA（D）-2）的期间tb中的数据信号（data（D）-2），并输出该数据信号（data（D）-2）。在采样期间（Tc）中，锁存器122和锁存器124维持水平回扫期间（Tb）中的输出信号。因此，在采样期间（Tc）中，上述晶体管21（锁存器122的输出信号供给到其栅极的晶体管21）维持导通状态，并且模拟缓冲器126的输出信号维持模拟数据信号（data（A）-1）。就是说，模拟缓冲器126在采样期间（Tc）中一直供给模拟数据信号（data（A）-1）。
接着，在水平回扫期间（Td）中，与水平回扫期间（Tb）同样，转移信号输入到锁存器122和锁存器124。由此，锁存器122保持锁存器121的输出信号（期间tb中的列重写控制信号=低电平的信号），并输出该信号。再者，该锁存器122的输出信号通过多条第二扫描线16中的任一条供给到设置在像素17中的晶体管21的栅极，从而晶体管21成为截止状态。另外，锁存器124保持锁存器123的输出信号（期间tb中的数据信号（data（D）-2）），并输出该信号。锁存器124的输出信号输入到数字模拟转换电路（DAC）125。由此，数字模拟转换电路（DAC）125输出模拟数据信号（data（A）-2）。数字模拟转换电路（DAC）125的输出信号输入到模拟缓冲器126。但是，对模拟缓冲器126输入锁存器122的输出信号（期间ta中的列重写控制信号=低电平的信号）。因此，不对信号线15供给模拟数据信号（data（A）-2）。
接着，在采样期间（Te）中，与采样期间（Ta）、（Tc）同样，从移位寄存器120的多个输出端子依次输出选择信号。此时，在期间tc中，选择信号输入到上述锁存器121（与在期间ta和期间tb中输出选择信号的输出端子电连接的锁存器121）。因此，该锁存器121保持期间tc中的列重写控制信号，并输出该列重写控制信号。另外，在此期间tc中的列重写控制信号是高电平的信号。此外，在采样期间（Te）中，上述锁存器123（与在期间ta和期间tb中输出选择信号的输出端子电连接的锁存器123）保持包括在多位数据信号（DATA（D）-3）的期间tc中的数据信号（data（D）-3），并输出该数据信号（data（D）-3）。此外，在采样期间（Te）中，锁存器122和锁存器124维持水平回扫期间（Td）中的输出信号。因此，在采样期间（Te）中，上述晶体管21（锁存器122的输出信号供给到其栅极的晶体管21）维持截止状态，并且维持不对信号线15供给模拟数据信号（data（A）-2）的状态。
上述操作使得信号线及第二扫描线驱动电路12可以根据列重写控制信号选择是否对信号线15供给数据信号以及是否对第二扫描线16供给选择信号。另外，在上述显示装置的操作中，水平回扫期间及该水平回扫期间之后的采样期间成为一个水平扫描期间。
（控制器13的结构例子）
接着，参照图5对上述显示装置所具有的控制器13的结构例子进行说明。图5所示的控制器13包括：帧存储器131，储存从外部输入的用来形成多个帧的图像的数据信号；比较电路132，比较储存在帧存储器131中的用来形成连续两个帧的图像的数据信号而检测出差异；坐标存储器133，储存由比较电路132检测出差异的像素的坐标；数据信号读出电路134，从帧存储器131读出数据信号并将其输出到信号线及第二扫描线驱动电路12；以及重写信号生成电路135，根据坐标存储器133储存的坐标数据生成列重写控制信号及行重写控制信号，并将列重写控制信号输出到信号线及第二扫描线驱动电路12，将行重写控制信号输出到第一扫描线驱动电路11。
（控制器13的操作的一个例子）
下面，参照图6对上述控制器13的操作的一个例子进行说明。
首先，在用来形成第一帧的图像的数据信号从外部输入到控制器13的第一帧期间中，帧存储器131储存用来形成该第一帧的图像的数据信号。
接着，在用来形成第二帧的图像的数据信号从外部输入到控制器13的第二帧期间中，帧存储器131储存用来形成该第二帧的图像的数据信号。
接着，在用来形成第三帧的图像的数据信号从外部输入到控制器13的第三帧期间中，帧存储器131储存用来形成该第三帧的图像的数据信号。比较电路132对储存在帧存储器131中的用来形成第一帧的图像的数据信号与用来形成第二帧的图像的数据信号进行比较，而检测出差异。再者，坐标存储器133储存在用来形成第一帧的图像的数据信号和用来形成第二帧的图像的数据信号之间检测出差异的像素的坐标。
接着，在用来形成第四帧的图像的数据信号从外部输入到控制器13的第四帧期间中，帧存储器131储存用来形成该第四帧的图像的数据信号。另外，比较电路132对储存在帧存储器131中的用来形成第二帧的图像的数据信号与用来形成第三帧的图像的数据信号进行比较，而检测出差异。再者，坐标存储器133储存在用来形成第二帧的图像的数据信号和用来形成第三帧的图像的数据信号之间检测出差异的像素的坐标。数据信号读出电路134读出储存在帧存储器131中的用来形成第一帧的图像的数据信号，并将该用来形成第一帧的图像的数据信号输出到信号线及第二扫描线驱动电路12。此外，重写信号生成电路135根据储存在坐标存储器133中的坐标数据生成第一帧的图像和第二帧的图像的重写时的行重写控制信号。然后，重写信号生成电路135将该行重写控制信号输出到第一扫描线驱动电路11。另外，在该期间中，在像素部10中显示第一帧的图像。
接着，在用来形成第五帧的图像的数据信号从外部输入到控制器13的第五帧期间中，帧存储器131储存用来形成该第五帧的图像的数据信号。另外，比较电路132对储存在帧存储器131中的用来形成第三帧的图像的数据信号与用来形成第四帧的图像的数据信号进行比较，而检测出差异。再者，坐标存储器133储存在用来形成第三帧的图像的数据信号和用来形成第四帧的图像的数据信号之间检测出差异的像素的坐标。数据信号读出电路134读出储存在帧存储器131中的用来形成第二帧的图像的数据信号，并将该用来形成第二帧的图像的数据信号输出到信号线及第二扫描线驱动电路12。此外，重写信号生成电路135根据储存在坐标存储器133中的坐标数据，生成第二帧的图像和第三帧的图像的重写时的行重写控制信号以及第一帧的图像和第二帧的图像的重写时的列重写控制信号。然后，重写信号生成电路135将该行重写控制信号输出到第一扫描线驱动电路11，而将该列重写控制信号输出到信号线及第二扫描线驱动电路12。另外，在该期间中，在像素部10中显示第二帧的图像。
以下，通过依次进行以上所述的操作，可以在像素部10中依次显示图像。
如上所述，在上述显示装置中，通过从控制器13输出行重写控制信号及列重写控制信号，可以在每个像素中选择是否对排列为矩阵状的多个像素17进行数据信号的重写。结果，即使在显示具有其显示频繁变化的特定区域的图像的情况下，也可以实现高质量的图像的显示及耗电量的降低。
（有源矩阵型显示装置的变形例子）
具有上述结构的显示装置是本发明的一个实施例，具有与上述显示装置不同之点的显示装置也包括在本发明中。
例如，在上述显示装置中示出第一扫描线驱动电路11包括移位寄存器110、锁存器111、锁存器112以及缓冲器113的结构（参照图2A）,但是也可以采用以下的结构（参照图7A），其中，第一扫描线驱动电路11包括：移位寄存器110；与门（AND gate）115，其第一输入端子电连接到移位寄存器110的多个输出端子中的任一个，其第二输入端子电连接到供给行重写控制信号的布线，其输出端子电连接到多条第一扫描线14中的任一条。在图7A所示的第一扫描线驱动电路11中，通过使移位寄存器110的输出信号的时序与行重写控制信号的时序同步，可以选择是否对第一扫描线14供给选择信号。注意，在具有图7A所示的第一扫描线驱动电路11的显示装置中，必须要将像素部10中的图像的显示时序比图6所示的时序提前一个帧期间，或者将行重写控制信号输入到第一扫描线驱动电路11的时序比图6所示的时序延迟一个帧期间。在前一情况下，为了将像素部10中的显示的时序提前一个帧期间，也必须要将数据信号读出电路134的数据信号的输出时序以及重写信号生成电路135的列重写控制信号的输出时序也提前一个帧期间。在前一情况下的具体操作如下。图6所示的第一帧的数据信号需要在第三帧期间中输入到信号线及第二扫描线驱动电路12，并且根据第一帧的数据信号的图像和根据第二帧的数据信号的图像的重写时的列重写控制信号需要在第四帧期间中输入到信号线及第二扫描线驱动电路12。与此同样，在后一情况下的具体操作如下。根据图6所示的第一帧的数据信号的图像和根据第二帧的数据信号的图像的重写时的行重写控制信号需要在第五帧期间中输入到第一扫描线驱动电路11。
另外，在上述显示装置中具有以下的结构（参照图2B），其中信号线及第二扫描线驱动电路12包括：移位寄存器120；锁存器121、122、123、124；数字模拟转换电路（DAC）125；以及模拟缓冲器126。但是也可以采用以下的结构（参照图7B），其中信号线及第二扫描线驱动电路12包括：移位寄存器120；与门127，其第一输入端子电连接到移位寄存器120的多个输出端子中的任一个，其第二输入端子电连接到供给列重写控制信号的布线，并且其输出端子电连接到多条第二扫描线16中的任一条；锁存器128，其输入端子与供给数据信号的布线电连接；数字模拟转换电路（DAC）129，其输入端子电连接到锁存器128的输出端子；以及模拟缓冲器130，其输入端子电连接到数字模拟转换电路（DAC）129的输出端子，其输出端子电连接到多条信号线15中的任一条。另外，在图7B所示的信号线及第二扫描线驱动电路12中，锁存器128电连接到移位寄存器120的多个输出端子中的任一个。锁存器128具有保持在从该输出端子供给选择信号的期间中的数据信号，并输出该数据信号的功能。数字模拟转换电路（DAC）129具有将从锁存器128输入的数字数据信号转换为模拟信号，并将该模拟信号输出的功能。模拟缓冲器130具有根据与门127的输出信号（二值信号：高电平的信号或低电平的信号）选择是否对信号线15供给数据信号（模拟数据信号）的功能。具体而言，模拟缓冲器130具有当与门127的输出信号为高电平的信号时，将数据信号（模拟数据信号）供给到信号线15，当与门127的输出信号为低电平的信号时，不将数据信号（模拟数据信号）供给到信号线15的功能。
尽管上述显示装置具有多条信号线15及多条第二扫描线16通过信号线及第二扫描线驱动电路12来驱动的结构（参照图1A、图2B），但是也可以采用多条信号线15及多条第二扫描线16通过不同的驱动电路来驱动的结构（参照图8A）。图8A所示的显示装置是将图1A所示的显示装置所具有的信号线及第二扫描线驱动电路12置换为信号线驱动电路18及第二扫描线驱动电路19的显示装置。例如，图8A所示的信号线驱动电路18可以包括：具有多个输出端子的信号线驱动用移位寄存器180；锁存器123、124；数字模拟转换电路（DAC）125；以及模拟缓冲器126（参照图8B），第二扫描线驱动电路19可以包括：具有多个输出端子的第二扫描线驱动用移位寄存器190；锁存器121、122（参照图8C）。另外，信号线驱动用移位寄存器180具有当从外部输入信号线驱动用启动信号时从多个输出端子依次供给选择信号的功能，第二扫描线驱动用移位寄存器190具有当从外部输入第二扫描线驱动用启动信号时从多个输出端子依次供给选择信号的功能。
（设置在像素17中的晶体管20、21的一个例子）
接着，参照图9对设置在上述显示装置的每个像素中的晶体管20、21的一个例子进行说明。具体而言，示出具备氧化物半导体层的晶体管。对该晶体管的氧化物半导体层进行高纯度化，可以极度减少晶体管的截止电流（以下，详细地进行说明）。因此，该晶体管优选用作设置在本说明书所公开的显示装置的每个像素中的晶体管20、21。该像素有可能对特定的像素较长期间不输入数据信号。
图9所示的晶体管211包括：设置在具有绝缘表面的衬底220上的栅极层221；设置在栅极层221上的栅极绝缘层222；设置在栅极绝缘层222上的氧化物半导体层223；设置在氧化物半导体层223上的源极层224a及漏极层224b。另外，在图9所示的晶体管211中，形成有：覆盖晶体管211并与氧化物半导体层223接触的绝缘层225；设置在绝缘层225上的保护绝缘层226。
如上所述，图9所示的晶体管211具备氧化物半导体层223作为半导体层。作为用于氧化物半导体层223的氧化物半导体，可以使用如下材料：作为四元金属氧化物的In-Sn-Ga-Zn-O类氧化物半导体；作为三元金属氧化物的In-Ga-Zn-O类氧化物半导体、In-Sn-Zn-O类氧化物半导体、In-Al-Zn-O类氧化物半导体、Sn-Ga-Zn-O类氧化物半导体、Al-Ga-Zn-O类氧化物半导体、Sn-Al-Zn-O类氧化物半导体；作为二元金属氧化物的In-Zn-O类氧化物半导体、Sn-Zn-O类氧化物半导体、Al-Zn-O类氧化物半导体、Zn-Mg-O类氧化物半导体、Sn-Mg-O类氧化物半导体、In-Mg-O类氧化物半导体；或者作为单元金属氧化物的In-O类氧化物半导体、Sn-O类氧化物半导体、Zn-O类氧化物半导体等。另外，上述氧化物半导体可以包含SiO2。这里，例如In-Ga-Zn-O类氧化物半导体是指至少包含In、Ga和Zn的氧化物，并且对元素的组成比没有特别的限定。此外，In-Ga-Zn-O类氧化物半导体也可以包含In、Ga和Zn以外的元素。
另外，作为氧化物半导体层223，可以使用以化学式InMO3（ZnO）m（m>0）表示的薄膜。这里，M表示选自Ga、Al、Mn及Co中的一种或多种金属元素。例如，作为M，可以选择Ga、Ga和Al、Ga和Mn、Ga和Co等。
为了抑制上述氧化物半导体的电特性变动，通过有意地去除成为变动因素的氢、水分、羟基、氢化物（也称为氢化合物）等的杂质，可得到实现高纯度化及电性i型（本征）化的氧化物半导体。
所以，氧化物半导体中的氢越少越好。另外，被高纯度化的氧化物半导体层中的由于氢或氧缺陷等产生的载流子极少（接近零）且载流子密度低于1×1012/cm3，优选为低于1×1011/cm3。也就是说，氧化物半导体层中的由于氢或氧缺陷等产生的载流子的密度无限地接近零。因为氧化物半导体层中由于氢或氧缺陷等产生的载流子极少，由此可以降低在晶体管处于截止状态时的泄漏电流（截止电流）的量。另外，因为由于氢或氧缺陷等产生的杂质能级少，可以减少由于光照射、温度变化、偏压施加等导致的电特性变化及劣化。此外，优选截止电流越小越好。将上述氧化物半导体用作半导体层的晶体管的每个沟道宽度（w）1μm的电流值为100zA（zeptoampere）以下，优选为10zA以下，更优选为1zA以下。并且，由于没有pn结及热载流子劣化，所以晶体管的电特性不受其不利影响。
如果将通过彻底地去除包含于氧化物半导体层中的氢而被高纯度化的这样的氧化物半导体用于晶体管的沟道形成区，可以使晶体管的截止电流变得极小。即，在晶体管的非导通状态下，可以将氧化物半导体层视为绝缘体来进行电路设计。另一方面，可以预想在晶体管的导通状态下氧化物半导体层具有比使用非晶硅形成的半导体层更高的电流供给能力。
对于能够用作具有绝缘表面的衬底220的衬底没有具体的限制。例如，可以使用由钡硼硅酸盐玻璃或铝硼硅酸盐玻璃制成的玻璃衬底。
在晶体管211中，可以将成为基底膜的绝缘膜设置在衬底220与栅极层221之间。基底膜具有防止杂质元素从衬底扩散的作用，并且可以形成为具有使用氮化硅膜、氧化硅膜、氮氧化硅膜和/或氧氮化硅膜的单层结构或多层结构。
作为栅极层221，可以形成为使用钼、钛、铬、钽、钨、铝、铜、钕、钪等的金属材料或包含这些材料为主要成分的合金材料的单层或叠层。
至于栅极绝缘层222，可以通过等离子体CVD法或溅射法等形成为氧化硅层、氮化硅层、氧氮化硅层、氮氧化硅层、氧化铝层、氮化铝层、氧氮化铝层、氮氧化铝层或氧化铪层的单层或叠层。例如，可以利用等离子体CVD法形成厚度为50nm以上200nm以下的氮化硅层（SiNy（y>0））作为第一栅极绝缘层，并且在第一栅极绝缘层上形成厚度为5nm以上300nm以下的氧化硅层（SiOx（x>0））作为第二栅极绝缘层。
作为用作源极层224a及漏极层224b的导电膜，例如可以使用选自Al、Cr、Cu、Ta、Ti、Mo、W中的元素，含有任意这些元素作为成分的合金，包括任意这些元素的组合的合金膜等来形成。另外，导电膜可具有在Al、Cu等的金属层的下侧和/或上侧层叠Ti、Mo、W等的高熔点金属层的结构。另外，也可以通过使用添加有防止在Al膜中产生小丘或晶须的元素（Si、Nd、Sc等）的Al材料，来提高耐热性。
另外，可以使用导电金属氧化物形成用作源极层224a及漏极层224b（还包括使用与源极层224a及漏极层224b相同的层形成的布线层）的导电膜。作为导电金属氧化物可以使用氧化铟（In2O3）、氧化锡（SnO2）、氧化锌（ZnO）、氧化铟氧化锡合金（In2O3-SnO2、简称为ITO）、氧化铟氧化锌合金（In2O3-ZnO）或包含氧化硅的任意这些金属氧化物材料。
作为绝缘层225，典型地可以使用氧化硅膜、氧氮化硅膜、氧化铝膜或氧氮化铝膜等的无机绝缘膜。
作为保护绝缘层226，可以使用氮化硅膜、氮化铝膜、氮氧化硅膜或氮氧化铝膜等的无机绝缘膜。
另外，为了减少起因于晶体管的表面凹凸可以在保护绝缘层226上形成平坦化绝缘膜。作为平坦化绝缘膜可以使用聚酰亚胺、丙烯酸树脂、苯并环丁烯树脂等有机材料。此外，除了这些有机材料之外，还可以使用低介电常数材料（低k材料）等。另外，也可以通过层叠多个由这些材料形成的绝缘膜来形成平坦化绝缘膜。
（晶体管的截止电流）
下面，对通过测量包括高纯度化的氧化物半导体层的晶体管的截止电流而得的结果进行说明。
首先，考虑到包括高纯度化的氧化物半导体层的晶体管的截止电流非常小，准备沟道宽度W大到1m的晶体管进行截止电流的测量。图10示出对沟道宽度W为1m的晶体管进行测量截止电流的结果。在图10中，横轴示出栅极电压VG，纵轴示出漏极电流ID。当漏极电压VD为+1V或+10V且栅极电压VG为-5V至-20V的范围内时，发现晶体管的截止电流为检测极限1×10-12A以下。另外，还可知晶体管的截止电流（这里，每沟道宽度1μm的值）为1aA/μm（1×10-18A/μm）以下。
接着，对通过更准确地测量包括高纯度化氧化物半导体层的晶体管的截止电流的结果进行说明。如上所述，已知包括高纯度化的氧化物半导体层的晶体管的截止电流为测量器的检测极限1×10-12A以下。在此，制造特性评价用元件，并利用该元件测量更为准确的截止电流的值（上述测量中测量器的检测极限以下的值），对结果进行说明。
首先，参照图11对在电流测量方法中使用的特性评价用元件进行说明。
在图11所示的特性评价用元件中，三个测量系统800并联。测量系统800包括电容器802、晶体管804、晶体管805、晶体管806、及晶体管808。晶体管804及晶体管808包括高纯度化的氧化物半导体层。
在测量系统800中，晶体管804的源极和漏极中的一方、电容器802的一方端子及晶体管805的源极和漏极中的一方连接到电源（提供V2的电源）。晶体管804的源极和漏极中的另一方、晶体管808的源极和漏极中的一方及电容器802的另一方端子与晶体管805的栅极相互电连接。此外，晶体管808的源极和漏极中的另一方、晶体管806的源极和漏极中的一方及晶体管806的栅极电连接到电源（提供V1的电源）。另外，晶体管805的源极和漏极中的另一方与晶体管806的源极和漏极中的另一方电连接到输出端子。
另外，对晶体管804的栅极提供控制晶体管804的导通状态及截止状态的电位Vext_b2，并对晶体管808的栅极提供控制晶体管808的导通状态及截止状态的电位Vext_b1。此外，从输出端子输出电位Vout。
接着，对使用上述特性评价用元件的电流测量方法进行说明。
首先，对为了测定截止电流施加电位差的初始期间的概况进行说明。在初始期间中，对晶体管808的栅极输入使晶体管808成为导通状态的电位Vext_b1，并对作为电连接到晶体管804的源极和漏极中的另一方的节点（也就是说，电连接到晶体管808的源极和漏极中的一方、电容器802的另一方端子及晶体管805的栅极的节点）的节点A提供电位V1。这里，将电位V1例如设定为高电位。另外，使晶体管804处于截止状态。
然后，对晶体管808的栅极输入使晶体管808成为截止状态的电位Vext_b1，以使晶体管808成为截止状态。在使晶体管808变为截止状态之后将电位V1设定为低电位。这里也使晶体管804处于截止状态。另外，将电位V2设定为与电位V1相同的电位。由此，初始期间结束。在初始期间结束的状态下，由于节点A与晶体管804的源极和漏极中的一方之间产生电位差，并且节点A与晶体管808的源极和漏极中的另一方之间也产生电位差，所以晶体管804及晶体管808中有极少量的电荷流过。也就是说，发生截止电流。
接着，对截止电流的测量期间的概况进行说明。在测量期间中，将晶体管804的源极和漏极中的一方的电位（V2）以及晶体管808的源极和漏极中的另一方的电位（V1）各固定为低电位。另一方面，在测量期间中不固定上述节点A的电位（使其处于浮动状态）。由此，在晶体管804及晶体管808中流过电荷，随时间的推移节点A所保持的电荷量也发生变化。并且，随着节点A所保持的电荷量的变化节点A的电位也发生变化。也就是说，输出端子的输出电位Vout也发生变化。
图12示出施加电位差的初始期间以及其后的测量期间中的各电位关系的详细情况（时序图）。
在初始期间中，首先，将电位Vext_b2设定为使晶体管804成为导通状态的电位（高电位）。由此，节点A的电位成为V2，即，成为低电位（VSS）。注意，不是必须要对节点A施加低电位（VSS）。然后，将电位Vext_b2设定为使晶体管804成为截止状态的电位（低电位）以使晶体管804成为截止状态。并且，接着将电位Vext_b1设定为使晶体管808成为导通状态的电位（高电位）。由此，节点A的电位成为V1，即，成为高电位（VDD）。然后，将Vext_b1设定为使晶体管808成为截止状态的电位。由此，节点A成为浮动状态，初始期间结束。
在其后的测量期间中，将电位V1及电位V2都设定为能够使电荷流入节点A或能够使电荷从节点A流出的电位。这里，将电位V1及电位V2设定为低电位（VSS）。但是，在测量输出电位Vout的时序中，由于需要操作输出电路，所以有时暂时将电位V1设定为高电位（VDD）。另外，将电位V1设定为高电位（VDD）的期间是不对测量造成影响的短期间。
当如上所述地产生电位差并开始测量期间时，随时间的推移节点A所保持的电荷量发生变化，由此节点A的电位也相应发生变化。这意味着晶体管805的栅极的电位发生变化，所以随时间的推移输出端子的输出电位Vout也发生变化。
下面，对从获得的输出电位Vout算出截止电流的方法进行说明。
在算出截止电流之前，先求出节点A的电位VA与输出电位Vout的关系。由此，可以从输出电位Vout求出节点A的电位VA。根据上述关系，节点A的电位VA作为输出电位Vout的函数而可以用如下公式表示。
[公式1]
另外，节点A的电荷QA使用节点A的电位VA、与节点A连接的电容CA及常数（const）由下面的公式表示。这里，与节点A连接的电容CA是电容器802的电容与其它电容的和。
[公式2]
由于节点A的电流IA是流入节点A的电荷（或从节点A流出的电荷）的时间微分，所以节点A的电流IA可以使用下面的公式表示。
[公式3]
如此，可以根据与节点A连接的电容CA与输出端子的输出电位Vout求出节点A的电流IA。
通过上述方法，可以测量截止状态时的晶体管的源极与漏极之间流过的泄漏电流（截止电流）。
这里，制造各具有10μm的沟道长度L、50μm的沟道宽度W且包括被高纯度化的氧化物半导体层的晶体管804及晶体管808。另外，在并联的测量系统800中，将电容器802的各电容值设定为100fF、1pF、3pF。
另外，在上述测量中，将VDD设定为5V并将VSS设定为0V。另外，在测量期间中，原则上将电位V1设定为VSS，并每隔10sec至300sec仅在100msec的期间中将电位V1设定为VDD，并进行电位Vout的测定。另外，将用来求出元件中流过的电流I的Δt设定为30000sec左右。
图13示出上述电流测量的经过时间Time与输出电位Vout的关系。图13示出随着时间的推移的电位的变化情况。
图14示出根据上述电流测量算出的室温（25℃）下的截止电流。另外，图14示出晶体管804或晶体管808的源极-漏极电压V与截止电流I的关系。由图14可知在源极-漏极电压为4V的条件下，截止电流大约为40zA/μm。在源极-漏极电压为3.1V的条件下，截止电流为10zA/μm以下。另外，1zA表示10-21A。
并且，图15示出根据上述电流测量算出的85℃温度环境下的截止电流。图15示出在85℃的温度环境下的晶体管804或晶体管808的源极-漏极电压V与截止电流I的关系。图15示出在源极-漏极电压为3.1V的条件下，截止电流为100zA/μm以下。
如上所述，可知具有被高纯度化的氧化物半导体层的晶体管的截止电流充分地变小。
（设置在像素17中的晶体管20、21的变形例子）
在上述显示装置中，虽然示出作为设置在各像素中的晶体管20、21采用被称为沟道蚀刻型晶体管的底栅晶体管211的结构（参照图9），但是晶体管20、21的结构不局限于该结构。例如，还可以采用图16A至图16C所示的晶体管。
图16A所示的晶体管510是被称为沟道保护型（也称为沟道停止型）晶体管的底栅晶体管之一。
晶体管510在具有绝缘表面的衬底220上包括栅极层221、栅极绝缘层222、氧化物半导体层223、覆盖氧化物半导体层223的沟道形成区的用作沟道保护层的绝缘层511、源极层224a及漏极层224b。另外，形成保护绝缘层226以覆盖源极层224a、漏极层224b及绝缘层511。
图16B所示的晶体管520是底栅型的晶体管，并在具有绝缘表面的衬底220上包括栅极层221、栅极绝缘层222、源极层224a、漏极层224b及氧化物半导体层223。另外，覆盖源极层224a及漏极层224b设置有接触于氧化物半导体层223的绝缘层225。在绝缘层225上还设置有保护绝缘层226。
在晶体管520中，以接触于衬底220及栅极层221并在其上的方式设置有栅极绝缘层222，在栅极绝缘层222上与其接触地设置有源极层224a及漏极层224b。并且，在栅极绝缘层222、源极层224a及漏极层224b上设置有氧化物半导体层223。
图16C所示的晶体管530是顶栅结构的晶体管之一。晶体管530在具有绝缘表面的衬底220上包括绝缘层531、氧化物半导体层223、源极层224a、漏极层224b、栅极绝缘层222及栅极层221，并且以分别接触于源极层224a、漏极层224b并与其电连接的方式设置布线层532a、布线层532b。
另外，作为绝缘层511、531，典型地可以使用如氧化硅膜、氧氮化硅膜、氧化铝膜或氧氮化铝膜等的无机绝缘膜。作为用于布线层532a、布线层532b的导电膜，可以使用选自Al、Cr、Cu、Ta、Ti、Mo、W中的元素，包括任意这些元素为成分的合金，包括任意这些元素的组合的合金膜等。此外，导电膜可以具有在Al、Cu等的金属层的下侧和/或上侧层叠Ti、Mo、W等的高熔点金属层的结构。另外，也可以通过使用添加有防止在Al膜中产生小丘或晶须的元素（Si、Nd、Sc等）的Al材料，来提高耐热性。
（设置在像素17中的晶体管20、21的制造工序的一个例子）
下面，对设置在本说明书所公开的显示装置的每个像素中的晶体管20、21的制造工序的一个例子进行说明。具体而言，参照图17A至图17D对底栅结构的一种的沟道蚀刻型晶体管410的制造工序进行说明。另外，图17D示出单栅晶体管，但是根据需要可以形成具有多个沟道形成区的多栅晶体管。
下面，参照图17A至图17D对在衬底400上制造晶体管410的工序进行说明。
首先，在具有绝缘表面的衬底400上形成导电膜，然后利用第一光刻工序形成栅极层411。另外，该工序中使用的抗蚀剂掩模可以利用喷墨法来形成。利用喷墨法形成抗蚀剂掩模时不使用光掩模，所以可以降低制造成本。
尽管对可用作具有绝缘表面的衬底400的衬底没有特别限制，但必要的是该衬底具有能够承受之后进行的至少加热处理的耐热性。例如可以使用由钡硼硅酸盐玻璃衬底或铝硼硅酸盐玻璃等制成的玻璃衬底。当后面的加热处理的温度较高时，优选使用应变点为730℃以上的玻璃衬底。
也可以在衬底400和栅极层411之间设置成为基底层的绝缘层。基底层具有防止杂质元素从衬底400扩散的功能，并可以形成为具有使用氮化硅膜、氧化硅膜、氮氧化硅膜和/或氧氮化硅膜的单层结构或多层结构。
另外，栅极层411可使用钼、钛、铬、钽、钨、铝、铜、钕、或钪等的金属材料或包括任意这些金属材料为主要组分的合金材料的单层或叠层来形成。
例如，作为栅极层411的双层结构，优选采用以下的双层结构：在铝层上层叠钼层的双层结构；在铜层上层叠钼层的双层结构；在铜层上层叠氮化钛层或氮化钽层的双层结构；以及层叠氮化钛层和钼层的双层结构。作为三层的叠层结构，优选采用钨层或氮化钨层、铝和硅的合金层或铝和钛的合金层及氮化钛层或钛层的叠层。
接着，在栅极层411上形成栅极绝缘层402。
栅极绝缘层402可以利用等离子体CVD法或溅射法等并使用氧化硅层、氮化硅层、氧氮化硅层、氮氧化硅层或氧化铝层的单层或叠层来形成。例如，使用包含硅烷（SiH4）、氧及氮的沉积气体并利用等离子体CVD法可形成氧氮化硅层。此外，作为栅极绝缘层402可以使用氧化铪(HfOx)、氧化钽(TaOx)等高k材料。将栅极绝缘层402的厚度设定为100nm以上且500nm以下，当栅极绝缘层402具有多层结构时，例如层叠厚度为50nm以上且200nm以下的第一栅极绝缘层，以及厚度为5nm以上且300nm以下的第二栅极绝缘层。
这里，作为栅极绝缘层402利用等离子体CVD法形成厚度为100nm以下的氧氮化硅层。
在此，作为栅极绝缘层402，可以使用高密度等离子体装置形成氧氮化硅层。这里高密度等离子体装置指的是可实现1×1011/cm3以上的等离子体密度的装置。例如，通过施加3kW至6kW的微波功率来产生等离子体来形成绝缘层。
作为源气体引入硅烷（SiH4）、一氧化二氮（N2O）及稀有气体到室中，在10Pa至30Pa的压力下产生高密度等离子体，并在玻璃等的具有绝缘表面的衬底上形成绝缘层。然后，也可以停止硅烷（SiH4）的供给，在不暴露于大气的条件下通过引入一氧化二氮（N2O）和稀有气体对绝缘层表面进行等离子体处理。通过至少引入一氧化二氮（N2O）和稀有气体来对绝缘膜表面进行的等离子体处理在形成绝缘层之后进行。通过上述工序形成的绝缘层具有较小厚度，然而是即使例如厚度小于100nm也可以确保其可靠性的绝缘层。
当形成栅极绝缘层402时，引入到室中的甲硅烷（SiH4）和一氧化二氮（N2O）的流量比在1：10至1：200的范围内。作为引入到室中的稀有气体，可以使用氦、氩、氪、氙等。尤其，优选使用廉价的氩。
另外，由于利用高密度等离体装置形成的绝缘层可以具有均匀的厚度，所以绝缘层具有优越的台阶覆盖性。另外，利用高密度等离体装置得到的绝缘层，可以对薄绝缘层的厚度进行精密地控制。
利用上述工序形成的绝缘层与现有的利用平行板型等离子体CVD装置得到的绝缘层大不一样。当使用相同的蚀刻剂对蚀刻速度进行比较时，利用上述工序形成的绝缘层的蚀刻速度比利用平行板型等离子体CVD装置形成的绝缘层的蚀刻速度慢10%以上或20%以上，由此可以说利用高密度等离子体装置形成的绝缘层是致密膜。
另外，由于通过后面的工序被i型化或实质上被i型化的氧化物半导体（被高纯度化的氧化物半导体）对界面状态密度、界面电荷非常敏感，所以其与栅极绝缘层之间的界面十分重要。因此，要求接触于被高纯度化的氧化物半导体的栅极绝缘层的高品质化。由于使用微波（2.45GHz）的高密度等离子体CVD装置可以形成致密且耐压高的高品质的绝缘膜，所以是优选的。通过使被高纯度化的氧化物半导体与高品质的栅极绝缘层相互密接，可以降低界面状态密度并使界面特性良好。重要的是：栅极绝缘层除了作为栅极绝缘层的膜品质良好外，还能够降低与氧化物半导体之间的界面状态密度并形成良好的界面。
接着，在栅极绝缘层402上形成厚度为2nm以上且200nm以下的氧化物半导体膜430。另外，优选的是，在利用溅射法形成氧化物半导体膜430之前，进行引入氩气体来产生等离子体的反溅射，以去除附着到栅极绝缘层402表面的粉状物质（也称为微粒、尘屑）。反溅射是指不对靶材一侧施加电压而使用RF电源在氩气氛中对衬底一侧施加电压，在衬底附近形成等离子体以进行表面改性的方法。另外，也可以使用氮气氛、氦气氛、氧气氛等代替氩气氛。
氧化物半导体膜430使用In-Ga-Zn-O类氧化物半导体膜、In-Sn-O类氧化物半导体膜、In-Sn-Zn-O类氧化物半导体膜、In-Al-Zn-O类氧化物半导体膜、Sn-Ga-Zn-O类氧化物半导体膜、Al-Ga-Zn-O类氧化物半导体膜、Sn-Al-Zn-O类氧化物半导体膜、In-Zn-O类氧化物半导体膜、Sn-Zn-O类氧化物半导体膜、Al-Zn-O类氧化物半导体膜、In-O类氧化物半导体膜、Sn-O类氧化物半导体膜或Zn-O类氧化物半导体膜。这里，通过使用In-Ga-Zn-O类金属氧化物靶材并利用溅射法来形成氧化物半导体膜430。图17A示出这个步骤中的截面图。此外，可以在稀有气体（典型的是氩）气氛下、氧气氛下或包含稀有气体（典型的是氩）及氧的混合气氛下利用溅射法形成氧化物半导体膜430。另外，当使用溅射法时，可以使用含有2wt%以上且10wt%以下的SiO2的靶材来进行沉积，而使氧化物半导体膜430含有阻碍晶化的SiOx（X>0），以防止在后面的工序中进行用于脱水化或脱氢化的加热处理时被晶化。
另外，当作为氧化物半导体膜使用In-Zn-O类材料时，将所使用的靶材的组成比设定为原子比In:Zn=50:1至1:2（换算为摩尔比则为In2O3:ZnO=25:1至1:4），优选为原子比In:Zn=20:1至1:1（换算为摩尔比则为In2O3:ZnO=10:1至1:2），更优选为In:Zn=15:1至1.5:1（换算为摩尔比则为In2O3:ZnO=15:2至3:4）。例如，作为用于形成In-Zn-O类氧化物半导体的靶材，当原子比为In:Zn:O=X:Y:Z时，满足Z>1.5X+Y的关系。
这里，使用包含In、Ga及Zn的金属氧化物靶材（In2O3:Ga2O3:ZnO=1:1:1[mol]、且In:Ga:Zn=1:1:0.5[atom]）进行沉积。沉积条件如下：衬底和靶材之间的距离是100mm；压力是0.2Pa；直流（DC）功率是0.5kW；气氛包含氩及氧（氩:氧=30sccm:20sccm，氧流量比率40%）。此外，通过使用脉冲直流（DC）功率，可以减少沉积时产生的粉状物质，厚度分布亦变均匀，所以是优选的。这里，作为氧化物半导体膜，使用In-Ga-Zn-O类金属氧化物靶材利用溅射法形成厚度为20nm的In-Ga-Zn-O类膜。或者，作为含有In、Ga及Zn的金属氧化物靶材，可以使用具有如下组成比的金属氧化物靶材：In:Ga:Zn=1:1:1[atom]或In:Ga:Zn=1:1:2[atom]。
在溅射法的示例包括：其中作为溅射电源使用高频电源的RF溅射，DC溅射，以及其中以脉冲方式施加偏压的脉冲DC溅射。RF溅射主要用来形成绝缘膜，而DC溅射主要用来形成金属膜。
此外，还有可以设置多个材料不同的靶材的多源溅射装置。多源溅射装置可以在同一室中层叠不同材料的膜，或可以在同一室中通过同时放电而形成多种材料的膜。
此外，还有在室内具备磁铁系统并用作磁控管溅射的溅射装置，以及利用不使用辉光放电而使用微波来产生的等离子体的、用于ECR溅射的溅射装置。
另外，作为使用溅射的沉积方法，有如下方法：在沉积时使靶材物质与溅射气体成分相互发生化学反应而形成它们的化合物薄膜的反应溅射；在沉积时对衬底也施加电压的偏压溅射。
接着，利用第二光刻工序将氧化物半导体膜430加工为岛状氧化物半导体层。该工序中使用的抗蚀剂掩模可以利用喷墨法形成。利用喷墨法形成抗蚀剂掩模时不使用光掩模，因此可以降低制造成本。
注意，这里的对氧化物半导体膜430的蚀刻不局限于湿法蚀刻，而还可以使用干法蚀刻。
作为用于干法蚀刻的蚀刻气体，优选使用含氯的气体（诸如氯（Cl2）、三氯化硼（BCl3）、四氯化硅（SiCl4）或四氯化碳（CCl4）之类的氯类气体）。
另外，还可以使用含有氟的气体（氟类气体，例如四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮（NF3）、三氟甲烷（CHF3）等）、溴化氢（HBr）、氧（O2）、或对上述气体添加了氦（He）或氩（Ar）等的稀有气体的气体等。
作为干法蚀刻，可以使用平行板型RIE（Reactive Ion Etching：反应离子蚀刻）或ICP（(Inductively Coupled Plasma：感应耦合等离子体）蚀刻。适当地调节蚀刻条件（施加到线圈形电极的电功率量、施加到衬底一侧的电极的电功率量、衬底一侧的电极温度等），以将膜蚀刻成所希望的形状。
另外，湿法蚀刻后的蚀刻剂与被蚀刻掉的材料一起通过清洗而被去除。也可以纯化含有该被蚀刻的材料和蚀刻剂的废液而再利用材料。通过从该蚀刻后的废液回收包含在氧化物半导体层中的铟等的材料并将其再使用，可以高效地使用资源并实现低成本化。
根据材料而适当地调节蚀刻条件（蚀刻剂、蚀刻时间、温度等），以便膜被蚀刻为所希望的形状。
接着，对氧化物半导体层进行脱水化或脱氢化。将用于进行脱水化或脱氢化的第一加热处理的温度设定为400℃以上750℃以下，优选为400℃以上且低于衬底的应变点。这里，将衬底放入作为加热处理装置之一的电炉中，在氮气氛下以450℃对氧化物半导体层进行1小时的加热处理之后，不使氧化物半导体层暴露于大气以防止水、氢再次混入到氧化物半导体层，由此得到氧化物半导体层431（参照图17B）。
注意，加热处理装置不局限于电炉而可以具备利用由电阻加热元件等的加热元件的热传导或热辐射对被处理物进行加热的装置。例如，可以使用GRTA（Gas Rapid Thermal Anneal：气体快速热退火）装置、LRTA（Lamp Rapid Thermal Anneal：灯快速热退火）装置等的RTA（Rapid Thermal Anneal：快速热退火）装置。LRTA装置是通过卤素灯、金属卤化物灯、氙弧灯、碳弧灯、高压钠灯或者高压汞灯等的灯发射的光（电磁波）辐射来加热被处理物的装置。GRTA装置是指使用高温气体进行加热处理的装置。作为气体，使用即使进行加热处理也不与被处理物产生反应的惰性气体（如氩等的稀有气体或氮）。
例如，作为第一加热处理可以进行GRTA，其中将衬底移动到加热到高温，即650℃至700℃的惰性气体中，进行几分钟的加热，然后将衬底从加热到高温的惰性气体中取出。通过使用GRTA可以在短时间内进行高温加热处理。
另外，在第一加热处理中，优选氮或氦、氖、氩等的稀有气体的气氛中不含有水、氢等。另外，优选将引入加热处理装置中的氮或氦、氖、氩等的稀有气体的纯度设定为6N（99.9999%）以上，优选设定为7N（99.99999%）以上（即，将杂质浓度设定为1ppm以下，优选设定为0.1ppm以下）。
另外，也可以对被加工为岛状氧化物半导体层之前的氧化物半导体膜430进行第一加热处理。此时，在进行第一加热处理之后，从加热处理装置取出衬底，并进行第二光刻工序。
用来对氧化物半导体层进行脱水化、脱氢化的加热处理，可以在以下任一个时序进行：形成氧化物半导体层之后；在氧化物半导体层上形成了源电极层及漏电极层之后；以及在源电极层及漏电极层上形成了保护绝缘膜之后。
另外，在栅极绝缘层402中形成开口部时，形成开口部的工序也可以在对氧化物半导体膜430进行脱水化或脱氢化处理之前或者之后进行。
接着，在栅极绝缘层402及氧化物半导体层431上形成金属导电膜。可使用溅射或真空蒸镀形成金属导电膜。另外，金属导电膜可以使用选自铝（Al）、铬（Cr）、铜（Cu）、钽（Ta）、钛（Ti）、钼（Mo）、钨（W）中的元素、包含任意这些元素作为成分的合金或包含任意这些元素的组合的合金等来制成。此外，也可以使用选自锰（Mn）、镁（Mg）、锆（Zr）、铍（Be）、钍（Y）中的一种或多种材料。另外，金属导电膜可以具有单层结构也可以具有两层以上的叠层结构。例如，可以举出以下的结构：含有硅的铝膜的单层结构、铜膜或包含铜为主要成分的膜的单层结构、铝膜上层叠钛膜的双层结构、氮化钽膜或氮化铜膜上层叠铜膜的双层结构、钛膜上层叠铝膜并在铝膜上层叠另一钛膜的三层结构。另外，也可以使用：包含铝（Al）以及选自钛（Ti）、钽（Ta）、钨（W）、钼（Mo）、铬（Cr）、钕（Nd）、钪（Sc）中的一种或多种元素的膜、合金膜或氮化膜。
当在形成金属导电膜之后进行加热处理时，优选使金属导电膜具有能够耐受该加热处理的耐热性。
利用第三光刻工序在金属导电膜上形成抗蚀剂掩模，并通过进行选择性的蚀刻来形成源极层415a及漏极层415b，然后去除抗蚀剂掩模（参照图17C）。
另外，当进行金属导电膜的蚀刻时，以氧化物半导体层431不被去除的方式适当地调节材料及蚀刻条件。
这里，作为金属导电膜使用钛膜。另外，因为将In-Ga-Zn-O类氧化物用作氧化物半导体层431，所以考虑到金属导电膜与氧化物半导体层431的蚀刻选择性而将过氧化氢氨混合物（氨、水、过氧化氢溶液的混合溶液）用作蚀刻剂。
注意，在第三光刻工序中，有时氧化物半导体层431仅被部分蚀刻，而在氧化物半导体层中形成槽部（凹部）。另外，该工序中使用的抗蚀剂掩模可以利用喷墨法来形成。利用喷墨法形成抗蚀剂掩模时不使用光掩模，因此可以降低制造成本。
此外，为了减少用于光刻工序的光掩模数以及减少光刻工序数，也可以使用作为透过的光成为多种强度的曝光掩模的多色调掩模进行蚀刻工序。由于使用多色调掩模形成的抗蚀剂掩模具有多种厚度，且可通过灰化进一步改变形状，因此该抗蚀剂掩模可以用于用以提供不同图案的多个蚀刻工序中。由此，通过使用一个多色调掩模可以形成至少对应于两种以上的不同图案的抗蚀剂掩模。由此，可以减少曝光掩模数且还可以缩减对应的光刻工序数，所以可以实现工序的简化。
接着，进行使用一氧化二氮（N2O）、氮（N2）或氩（Ar）等气体的等离子体处理。通过该等离子体处理去除附着在露出的氧化物半导体层的表面上的吸附水等。可以使用氧和氩的混合气体进行等离子体处理。
在进行等离子体处理后，以不接触于大气的方式形成与氧化物半导体层的一部分接触的成为保护绝缘膜的氧化物绝缘层416。
厚度为至少1nm以上的氧化物绝缘层416，可适当地使用如溅射等的不会使水、氢等的杂质混入到氧化物绝缘层416中的方法形成。当氧化物绝缘层416中含有氢时，该氢进入氧化物半导体层中从而有可能导致氧化物半导体层431的背沟道低电阻化（n型化）而形成寄生沟道。因此，为了使氧化物绝缘层416尽量地不含有氢，作为形成氧化物绝缘层416的方法，不使用氢是十分重要的。
这里，利用溅射形成用作氧化物绝缘层416的厚度为200nm的氧化硅膜。将沉积时的衬底温度设定为室温以上且300℃以下，在此实施例中设定为100℃。可以在稀有气体（典型的是氩）气氛下、氧气氛下或稀有气体（典型的是氩）和氧的气氛下，通过溅射形成氧化硅膜。另外，作为靶材，可以使用氧化硅靶材或硅靶材。例如，可以在包含氧及氮的气氛下使用硅靶材并利用溅射来形成氧化硅膜。
接着，在惰性气体气氛下或在氧气气氛下进行第二加热处理（优选为200℃以上且400℃以下，例如250℃以上且350℃以下）。例如，在氮气氛下进行250℃且1小时的第二加热处理。当进行第二加热处理时，氧化物半导体层的一部分（沟道形成区）以与氧化物绝缘层416接触的状态受到加热。由此，氧化物半导体层的一部分（沟道形成区）被提供氧。
通过上述工序，可以在氧化物半导体层上以自对准的方式形成其电阻极高的区域和其电阻较低的区域。就是说，如上所述那样对氧化物半导体层进行用于脱水化或脱氢化的加热处理（第一加热处理），此时产生氧缺陷，氧化物半导体层的导电性变高。然后，形成源极层415a及漏极层415b，并且形成氧化物绝缘层416，之后进行第二加热处理，由此对氧化物半导体层中的接触于氧化物绝缘层416的部分（沟道形成区413）供给氧而氧缺陷得到解除，得到i型或实质上i型的氧化物半导体层。另一方面，对氧化物半导体层中的接触于源极层415a及漏极层415b的部分不供给氧，所以氧缺陷不得到解除，而维持其电阻较低的状态。氧化物半导体层的这些部分在晶体管中用作源区或漏区。就是说，以自对准的方式形成与源极层415a重叠的源区414a和与漏极层415b重叠的漏区414b。通过上述工序，形成晶体管410。
在85℃，2×106V/cm，12小时的栅极偏压-热应力试验（BT试验）中，当氧化物半导体中有杂质（氢等）时，杂质和氧化物半导体的主要成分之间的键被强电场（B：偏压）和高温（T：温度）切断，生成的悬空键导致阈值电压（Vth）的漂移。另一方面，极力地去除氧化物半导体的杂质，尤其是氢或水等，并使用上述高密度等离子体CVD装置形成致密且高品质的、具有高耐压性且其与氧化物半导体层的界面特性良好的绝缘膜。由此可以得到甚至在BT试验中也稳定的晶体管。
并且还可以在大气中以100℃以上且200℃以下进行1小时以上30小时以下的加热处理。这里，以150℃进行10小时的加热处理。在该加热处理中，既可以保持一定的加热温度进行加热，又可以反复多次地进行以下的加热温度的变化：加热温度从室温升至100℃以上200℃以下，然后从加热温度降至室温。另外，该加热处理还可以在形成氧化物绝缘膜之前在减压下进行。通过在减压下进行加热处理，可以缩短加热时间。通过该加热处理，可以使氢从氧化物半导体层进入到氧化物绝缘层中。
另外，通过在与漏极层415b重叠的氧化物半导体层的一部分中形成漏区414b，可以提高晶体管的可靠性。具体而言，通过形成漏区414b,导电性可以从漏极层415b、漏区414b到沟道形成区413逐渐变化。
另外，当氧化物半导体层的厚度薄至15nm以下时，氧化物半导体层中的源区或漏区形成在厚度方向的整体。当氧化物半导体层的厚度厚至30nm以上50nm以下时，氧化物半导体层的一部分，即与源极层或漏极层接触的区域以及其附近被低电阻化而形成源区或漏区，并可以使氧化物半导体层的接近于栅极绝缘层的另一区域成为i型。
还可以在氧化物绝缘层416上形成保护绝缘层。例如，通过RF溅射法形成氮化硅膜。由于RF溅射具有高量产性，所以用作保护绝缘层的沉积方法是优选的。保护绝缘层使用不包含水分、氢离子或OH-等的杂质并阻挡这些杂质从外部侵入的无机绝缘膜来形成。例如使用氮化硅膜、氮化铝膜、氮氧化硅膜、氧氮化铝膜等。这里，作为保护绝缘层，使用氮化硅膜形成保护绝缘层403（参照图17D）。
（安装有显示装置的各种电子设备）
下面，参照图18A至18F对本说明书中公开的安装有显示装置的电子设备的例子进行说明。
图18A示出笔记本型个人计算机，其由主体2201、框体2202、显示部分2203和键盘2204等构成。
图18B示出个人数字助理（PDA），在其主体2211中设置有显示部分2213、外部接口2215及操作按钮2214等。另外，作为操作用附属部件，设有触屏笔2212。
图18C示出作为电子纸的一个例子的电子书阅读器2220。电子书阅读器2220由框体2221及框体2223这两个框体构成。框体2221及框体2223由轴部2237相互结合为一体，并且可以以该轴部2237为轴进行开闭动作。通过这种结构，电子书阅读器2220可以像纸质书籍一样使用。
框体2221中合并有显示部分2225，并且框体2223合并有显示部分2227。显示部分2225及显示部分2227可以显示一幅图像或不同图像。当电子书阅读器2220具有在显示部分显示不同图像的结构时，例如可以在右边的显示部分（图18C中的显示部分2225）中显示文本，而在左边的显示部分（图18C中的显示部分2227）中显示图像。
此外，在图18C中示出框体2221具备操作部分等的例子。例如，框体2221具备电源2231、操作键2233以及扬声器2235等。利用操作键2233可以翻页。另外，还可以在框体的显示部分的同一面上设置键盘、定位装置等。另外，也可以在框体的背面或侧面设置外部连接端子（耳机端子、USB端子或可与AC适配器及USB电缆等的各种电缆连接的端子等）、记录介质插入部等。此外，电子书阅读器2220可以具有电子词典的功能。
此外，电子书阅读器2220也可以配置成以无线的方式收发信息。通过无线通信，可以从电子书服务器购买或下载所希望的书籍数据等。
另外，电子纸可以应用于显示信息的各种领域的设备。例如，除了电子书阅读器之外还可以将其用于海报、列车等交通工具的广告、信用卡等各种卡片中的显示等。
图18D是示出移动电话机的图。该移动电话机由框体2240及框体2241这两个框体构成。框体2241包括显示面板2242、扬声器2243、麦克风2244、定位装置2246、摄像头2247以及外部连接端子2248等。另外，框体2240具备对该移动电话机进行充电的太阳能电池2249、外部存储器插槽2250等。另外，天线内置于框体2241。
显示面板2242具有触摸屏功能，图18D使用虚线示出被作为图像显示出来的多个操作键2245。另外，该移动电话机安装有用来将太阳能电池2249输出的电压升压到各电路所需要的电压的升压电路。另外，除了上述结构以外，移动电话机还可以包括非接触IC芯片、小型记录装置等。
显示面板2242根据应用模式适当地改变显示的方向。另外，由于在显示面板2242的同一个面上备有摄像头2247，所以移动电话机可以用作可视电话。扬声器2243及麦克风2244不局限于声音通话，还可以用于可视电话呼叫、录音、播放声音等的用途。再者，框体2240和框体2241可滑动而由如图18D所示的展开状态变为重合状态，引起移动电话的尺寸减少，从而能够实现便于携带的小型化。
外部连接端子2248能够与AC适配器或USB缆线等各种缆线连接，并能够进行移动电话的充电或数据通信。另外，当将记录介质插入到外部存储器插槽2250时，可以储存及移动更大量的数据。另外，除了上述功能之外，还可以具有红外线通信功能、电视接收功能等。
图18E是示出数码相机的图。该数码相机由主体2261、显示部分（A）2267、目镜2263、操作开关2264、显示部分（B）2265及电池2266等构成。
图18F是示出电视装置2270的图。在电视装置2270的框体2271中安装有显示部分2273。利用显示部分2273可以显示图像。此外，利用支架2275支撑框体2271。
可以通过利用框体2271具备的操作开关或单独的遥控器2280进行电视装置2270的操作。通过利用遥控器2280具备的操作键2279，可以进行频道及音量的控制，从而可以对在显示部分2273上显示的图像进行控制。此外，遥控器2280可具有显示从该遥控器2280输出的信息的显示部分2277。
另外，电视装置2270优选设置有接收器或调制解调器等。通过接收器，可接收一般电视广播。此外，电视装置通过调制解调器连接到有线或无线的通信网络时，可以执行单向（从发送者到接收者）或双向（在发送者与接收者之间或者在接收者之间）的数据通信。
本申请基于2010年3月8日向日本专利局提交的日本专利申请序号2010-050869，并将其全部内容并入此文作为参考。

Claims (8)

1.一种显示装置，包括：
控制器，配置成输出指示在排列在同一行的第一像素至第n像素(n是2以上的自然数)的至少一个中是否有连续两个帧之间的差异的行重写控制信号，以及指示在第k像素(k是1以上且n以下的自然数)中是否有所述连续两个帧之间的差异的列重写控制信号；
第一扫描线，电连接到所述第一像素至所述第n像素，所述第一扫描线可操作地连接到所述控制器；
第二扫描线，电连接到排列在与所述第k像素同一列的像素，所述第二扫描线可操作地连接到所述控制器；
信号线，电连接到排列在与所述第k像素同一列的所述像素，所述信号线可操作地连接到所述控制器；
第一扫描线驱动用移位寄存器，配置成在第一扫描线驱动用第一采样期间中，从输出端子依次输出选择信号；
第一扫描线驱动用第一锁存器，配置成保持当选择信号被输入时被供给的所述行重写控制信号，并在所述第一扫描线驱动用第一采样期间之后的垂直回扫期间中输出所述行重写控制信号；
第一扫描线驱动用第二锁存器，配置成保持从所述第一扫描线驱动用第一锁存器输入的所述行重写控制信号，并在所述垂直回扫期间及所述垂直回扫期间之后的第一扫描线驱动用第二采样期间中输出所述行重写控制信号；以及
缓冲器，配置成根据从所述第一扫描线驱动用第二锁存器输入的所述行重写控制信号，选择在包括在所述第一扫描线驱动用第二采样期间中的水平扫描期间中是否对所述第一扫描线供给选择信号，
其中，所述第k像素包括：
第一晶体管，其栅极电连接到所述第一扫描线，并且其源极和漏极中的一方电连接到所述信号线；以及
第二晶体管，其栅极电连接到所述第二扫描线，并且其源极和漏极中的一方电连接到所述第一晶体管的源极和漏极中的另一方。
2.一种显示装置，包括：
控制器，配置成通过比较用来形成连续两个帧的图像的数据信号，检测出排列为矩阵状的多个像素的每个中的差异，并输出指示在排列在同一行的第一像素至第n像素(n是2以上的自然数)的至少一个中是否检测出所述差异的行重写控制信号，以及指示在第k像素(k是1以上且n以下的自然数)中是否检测出所述差异的列重写控制信号；
第一扫描线，电连接到所述第一像素至所述第n像素，并根据所述行重写控制信号被供给选择信号；
第二扫描线，电连接到排列在与所述第k像素同一列的像素，并根据所述列重写控制信号被供给选择信号；
信号线，电连接到排列在与所述第k像素同一列的所述像素，并根据所述列重写控制信号被供给所述数据信号；
第一扫描线驱动用移位寄存器，配置成在第一扫描线驱动用第一采样期间中，从输出端子依次输出选择信号；
第一扫描线驱动用第一锁存器，配置成保持当选择信号被输入时被供给的所述行重写控制信号，并在所述第一扫描线驱动用第一采样期间之后的垂直回扫期间中输出所述行重写控制信号；
第一扫描线驱动用第二锁存器，配置成保持从所述第一扫描线驱动用第一锁存器输入的所述行重写控制信号，并在所述垂直回扫期间及所述垂直回扫期间之后的第一扫描线驱动用第二采样期间中输出所述行重写控制信号；以及
缓冲器，配置成根据从所述第一扫描线驱动用第二锁存器输入的所述行重写控制信号，选择在包括在所述第一扫描线驱动用第二采样期间中的水平扫描期间中是否对所述第一扫描线供给选择信号，
其中，所述第k像素包括：
第一晶体管，其栅极电连接到所述第一扫描线，并且其源极和漏极中的一方电连接到所述信号线；以及
第二晶体管，其栅极电连接到所述第二扫描线，并且其源极和漏极中的一方电连接到所述第一晶体管的源极和漏极中的另一方。
3.一种显示装置，包括：
控制器，配置成通过比较用来形成连续两个帧的图像的数据信号，检测出排列为矩阵状的多个像素的每个中的差异，并输出指示在排列在同一行的第一像素至第n像素(n是2以上的自然数)的至少一个中是否检测出所述差异的行重写控制信号，以及指示在第k像素(k是1以上且n以下的自然数)中是否检测出所述差异的列重写控制信号；
第一扫描线，电连接到所述第一像素至所述第n像素，并根据所述行重写控制信号被供给选择信号；
第二扫描线，电连接到排列在与所述第k像素同一列的像素，并根据所述列重写控制信号被供给选择信号；
信号线，电连接到排列在与所述第k像素同一列的所述像素，并根据所述列重写控制信号被供给所述数据信号；
第一扫描线驱动用移位寄存器，配置成在第一扫描线驱动用第一采样期间中，从输出端子依次输出选择信号；
第一扫描线驱动用第一锁存器，配置成保持当选择信号被输入时被供给的所述行重写控制信号，并在所述第一扫描线驱动用第一采样期间之后的垂直回扫期间中输出所述行重写控制信号；
第一扫描线驱动用第二锁存器，配置成保持从所述第一扫描线驱动用第一锁存器输入的所述行重写控制信号，并在所述垂直回扫期间及所述垂直回扫期间之后的第一扫描线驱动用第二采样期间中输出所述行重写控制信号；以及
缓冲器，配置成根据从所述第一扫描线驱动用第二锁存器输入的所述行重写控制信号，选择在包括在所述第一扫描线驱动用第二采样期间中的水平扫描期间中是否对所述第一扫描线供给选择信号，
其中，所述第k像素包括：
第一晶体管，其栅极电连接到所述第一扫描线，并且其源极和漏极中的一方电连接到所述信号线；
第二晶体管，其栅极电连接到所述第二扫描线，并且其源极和漏极中的一方电连接到所述第一晶体管的源极和漏极中的另一方；以及
显示元件，与所述第二晶体管的源极和漏极中的另一方电连接。
4.根据权利要求1～3中的任一项所述的显示装置，还包括：
信号线及第二扫描线驱动用移位寄存器，配置成在信号线及第二扫描线驱动用第一采样期间中，从输出端子依次输出选择信号；
信号线及第二扫描线驱动用第一锁存器，配置成保持当选择信号被输入时被供给的所述列重写控制信号，并在所述信号线及第二扫描线驱动用第一采样期间之后的水平回扫期间中输出所述列重写控制信号；
信号线及第二扫描线驱动用第二锁存器，配置成保持从所述信号线及第二扫描线驱动用第一锁存器输出的所述列重写控制信号，并在包括所述水平回扫期间及所述水平回扫期间之后的所述信号线及第二扫描线驱动用第二采样期间的水平扫描期间中，对所述第二扫描线输出所述列重写控制信号；
信号线及第二扫描线驱动用第三锁存器，配置成保持当选择信号被输入时被供给的数据信号，并在所述水平回扫期间中输出所述数据信号；
信号线及第二扫描线驱动用第四锁存器，配置成保持从所述信号线及第二扫描线驱动用第三锁存器输出的所述数据信号，并在所述水平扫描期间中输出所述数据信号；
数字模拟转换电路，配置成将从所述信号线及第二扫描线驱动用第四锁存器输出的所述数据信号转换到模拟数据信号；以及
模拟缓冲器，配置成根据所述列重写控制信号，选择在所述水平扫描期间中是否对所述信号线供给所述模拟数据信号。
5.根据权利要求1～3中的任一项所述的显示装置，还包括：
信号线及第二扫描线驱动用移位寄存器，配置成从输出端子依次输出选择信号；
与门，其第一输入端子与所述信号线及第二扫描线驱动用移位寄存器的输出端子中的任一个电连接，其第二输入端子与供给所述列重写控制信号的布线电连接，其输出端子电连接到所述第二扫描线；
信号线及第二扫描线驱动用锁存器，配置成保持当选择信号被输入时被供给的数据信号，并输出所述数据信号；
数字模拟转换电路，配置成将从所述信号线及第二扫描线驱动用锁存器输出的所述数据信号转换到模拟数据信号；以及
模拟缓冲器，配置成根据所述与门的输出信号，选择是否对所述信号线供给从所述数字模拟转换电路输入的所述模拟数据信号。
6.根据权利要求1～3中的任一项所述的显示装置，
其中，所述控制器包括：
帧存储器，配置成储存用来形成多个帧的图像的数据信号；
比较电路，配置成比较储存在所述帧存储器中的用来形成连续两个帧的图像的所述数据信号并检测出差异；
坐标存储器，配置成储存通过所述比较电路检测出所述差异的像素的坐标数据；
数据信号读出电路，配置成从所述帧存储器读出数据信号并将所述数据信号输出到信号线及第二扫描线驱动电路；以及
重写信号生成电路，配置成根据储存在所述坐标存储器中的所述坐标数据生成所述列重写控制信号及所述行重写控制信号，并将所述列重写控制信号输入到所述信号线及第二扫描线驱动电路，所述行重写控制信号输出到所述第一扫描线驱动电路。
7.根据权利要求1～3中的任一项所述的显示装置，其中所述第一晶体管及所述第二晶体管都包括氧化物半导体层。
8.根据权利要求3所述的显示装置，其中所述第k像素还包括与所述第二晶体管的源极和漏极中的另一方电连接的电容器。
CN201180012899.3A 2010-03-08 2011-02-14 显示装置 Active CN102782746B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010050869 2010-03-08
JP2010-050869 2010-03-08
PCT/JP2011/053583 WO2011111502A1 (en) 2010-03-08 2011-02-14 Display device

Publications (2)

Publication Number Publication Date
CN102782746A CN102782746A (zh) 2012-11-14
CN102782746B true CN102782746B (zh) 2015-06-17

Family

ID=44530930

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180012899.3A Active CN102782746B (zh) 2010-03-08 2011-02-14 显示装置

Country Status (7)

Country Link
US (1) US9013389B2 (zh)
JP (2) JP5713729B2 (zh)
KR (1) KR101779235B1 (zh)
CN (1) CN102782746B (zh)
DE (1) DE112011100840T5 (zh)
TW (1) TWI540560B (zh)
WO (1) WO2011111502A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101921772B1 (ko) * 2011-05-13 2018-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9063595B2 (en) * 2012-06-08 2015-06-23 Apple Inc. Devices and methods for reducing power usage of a touch-sensitive display
KR102082794B1 (ko) 2012-06-29 2020-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 구동 방법, 및 표시 장치
JP2014041344A (ja) 2012-07-27 2014-03-06 Semiconductor Energy Lab Co Ltd 液晶表示装置の駆動方法
WO2014077295A1 (en) 2012-11-15 2014-05-22 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
WO2014142043A1 (en) * 2013-03-14 2014-09-18 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device and semiconductor device
JP6491408B2 (ja) * 2013-12-25 2019-03-27 エルジー ディスプレイ カンパニー リミテッド 表示装置
JP2016066065A (ja) 2014-09-05 2016-04-28 株式会社半導体エネルギー研究所 表示装置、および電子機器
KR20170091139A (ko) 2014-12-01 2017-08-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 상기 표시 장치를 갖는 표시 모듈, 및 상기 표시 장치 또는 상기 표시 모듈을 갖는 전자 기기
TWI743115B (zh) 2016-05-17 2021-10-21 日商半導體能源硏究所股份有限公司 顯示裝置及其工作方法
US10235952B2 (en) * 2016-07-18 2019-03-19 Samsung Display Co., Ltd. Display panel having self-refresh capability
CN107870489B (zh) * 2016-09-26 2020-06-02 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、阵列基板、显示面板、显示装置
CN108091312A (zh) * 2018-01-05 2018-05-29 信利半导体有限公司 一种低功耗的显示面板和显示模组

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4128901A (en) * 1977-08-17 1978-12-05 Owens-Illinois, Inc. Ground-reference power supply for gas discharge display/memory panel driving and addressing circuitry
EP0852371A1 (en) * 1995-09-20 1998-07-08 Hitachi, Ltd. Image display device
US5844535A (en) * 1995-06-23 1998-12-01 Kabushiki Kaisha Toshiba Liquid crystal display in which each pixel is selected by the combination of first and second address lines
US6750841B2 (en) * 1999-03-30 2004-06-15 Kabushiki Kaisha Toshiba Display apparatus
CN1598906A (zh) * 2003-09-17 2005-03-23 株式会社日立显示器 用于在1个画面显示多个映像的显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1624440A1 (en) 1995-09-20 2006-02-08 Hitachi, Ltd. Image display device with plural signal output circuits
US20020024496A1 (en) 1998-03-20 2002-02-28 Hajime Akimoto Image display device
JP3305946B2 (ja) 1996-03-07 2002-07-24 株式会社東芝 液晶表示装置
JPH09329807A (ja) * 1996-06-12 1997-12-22 Toshiba Corp 液晶表示装置
WO2001084226A1 (fr) 2000-04-28 2001-11-08 Sharp Kabushiki Kaisha Unite d'affichage, procede d'excitation pour unite d'affichage, et appareil electronique de montage d'une unite d'affichage
JP4137394B2 (ja) 2000-10-05 2008-08-20 シャープ株式会社 表示装置の駆動方法、それを用いた表示装置、およびその表示装置を搭載した携帯機器
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
JP5395994B2 (ja) 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
KR101563692B1 (ko) 2007-10-19 2015-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 구동 방법
JP5325446B2 (ja) 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
JP5584960B2 (ja) * 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5171477B2 (ja) 2008-08-25 2013-03-27 株式会社オーディオテクニカ コンデンサマイクロホンユニット
KR101839931B1 (ko) 2009-11-30 2018-03-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치, 액정 표시 장치의 구동 방법, 및 이 액정 표시 장치를 구비하는 전자기기

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4128901A (en) * 1977-08-17 1978-12-05 Owens-Illinois, Inc. Ground-reference power supply for gas discharge display/memory panel driving and addressing circuitry
US5844535A (en) * 1995-06-23 1998-12-01 Kabushiki Kaisha Toshiba Liquid crystal display in which each pixel is selected by the combination of first and second address lines
EP0852371A1 (en) * 1995-09-20 1998-07-08 Hitachi, Ltd. Image display device
US6750841B2 (en) * 1999-03-30 2004-06-15 Kabushiki Kaisha Toshiba Display apparatus
CN1598906A (zh) * 2003-09-17 2005-03-23 株式会社日立显示器 用于在1个画面显示多个映像的显示装置

Also Published As

Publication number Publication date
US9013389B2 (en) 2015-04-21
JP2013008039A (ja) 2013-01-10
DE112011100840T5 (de) 2013-01-17
WO2011111502A1 (en) 2011-09-15
KR20130037202A (ko) 2013-04-15
KR101779235B1 (ko) 2017-09-18
JP5106700B1 (ja) 2012-12-26
TW201203213A (en) 2012-01-16
CN102782746A (zh) 2012-11-14
TWI540560B (zh) 2016-07-01
US20110216048A1 (en) 2011-09-08
JP5713729B2 (ja) 2015-05-07
JP2011209713A (ja) 2011-10-20

Similar Documents

Publication Publication Date Title
CN102782746B (zh) 显示装置
JP6797263B2 (ja) トランジスタ
JP6810197B2 (ja) 液晶表示装置
CN102648490B (zh) 液晶显示设备、用于驱动该液晶显示设备的方法、以及包括该液晶显示设备的电子设备
JP2020074386A (ja) 半導体装置
CN102741915B (zh) 显示装置及驱动方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant