JP2020074386A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2020074386A JP2020074386A JP2019185871A JP2019185871A JP2020074386A JP 2020074386 A JP2020074386 A JP 2020074386A JP 2019185871 A JP2019185871 A JP 2019185871A JP 2019185871 A JP2019185871 A JP 2019185871A JP 2020074386 A JP2020074386 A JP 2020074386A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- transistor
- insulating layer
- electrode
- oxide semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 369
- 230000015572 biosynthetic process Effects 0.000 claims description 25
- 229910052710 silicon Inorganic materials 0.000 claims description 21
- 239000010703 silicon Substances 0.000 claims description 21
- 238000012937 correction Methods 0.000 abstract description 27
- 239000010410 layer Substances 0.000 description 379
- 238000000034 method Methods 0.000 description 74
- 239000000758 substrate Substances 0.000 description 70
- 239000000463 material Substances 0.000 description 55
- 239000010408 film Substances 0.000 description 49
- 239000012535 impurity Substances 0.000 description 48
- 238000010438 heat treatment Methods 0.000 description 46
- 239000011229 interlayer Substances 0.000 description 46
- 239000001257 hydrogen Substances 0.000 description 33
- 229910052739 hydrogen Inorganic materials 0.000 description 33
- 238000005530 etching Methods 0.000 description 32
- 239000007789 gas Substances 0.000 description 29
- 229910052760 oxygen Inorganic materials 0.000 description 26
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 25
- 230000001681 protective effect Effects 0.000 description 24
- 230000002829 reductive effect Effects 0.000 description 23
- 239000010936 titanium Substances 0.000 description 23
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 22
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 22
- 239000001301 oxygen Substances 0.000 description 22
- 229910052719 titanium Inorganic materials 0.000 description 22
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 20
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 20
- 238000004519 manufacturing process Methods 0.000 description 19
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 18
- 239000012298 atmosphere Substances 0.000 description 17
- 238000004544 sputter deposition Methods 0.000 description 17
- 229910052581 Si3N4 Inorganic materials 0.000 description 16
- 230000006870 function Effects 0.000 description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 16
- 229910007541 Zn O Inorganic materials 0.000 description 15
- 238000010586 diagram Methods 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 14
- 229910052782 aluminium Inorganic materials 0.000 description 13
- 239000004020 conductor Substances 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 150000002736 metal compounds Chemical group 0.000 description 13
- 238000009826 distribution Methods 0.000 description 12
- 238000003860 storage Methods 0.000 description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 11
- 229910052786 argon Inorganic materials 0.000 description 11
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 11
- 229910052721 tungsten Inorganic materials 0.000 description 11
- 239000010937 tungsten Substances 0.000 description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 230000006866 deterioration Effects 0.000 description 10
- 238000005240 physical vapour deposition Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 229910010271 silicon carbide Inorganic materials 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 239000011787 zinc oxide Substances 0.000 description 10
- 229910044991 metal oxide Inorganic materials 0.000 description 9
- 150000004706 metal oxides Chemical group 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 8
- 150000002431 hydrogen Chemical class 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 230000002349 favourable effect Effects 0.000 description 7
- 229910052733 gallium Inorganic materials 0.000 description 7
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 7
- 229910052715 tantalum Inorganic materials 0.000 description 7
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 7
- 125000004429 atom Chemical group 0.000 description 6
- 239000000969 carrier Substances 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- 239000011241 protective layer Substances 0.000 description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 5
- 208000005156 Dehydration Diseases 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 5
- 229910052804 chromium Inorganic materials 0.000 description 5
- 239000011651 chromium Substances 0.000 description 5
- 230000018044 dehydration Effects 0.000 description 5
- 238000006297 dehydration reaction Methods 0.000 description 5
- 238000006356 dehydrogenation reaction Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 229910000449 hafnium oxide Inorganic materials 0.000 description 5
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 5
- 229910052734 helium Inorganic materials 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 239000007769 metal material Substances 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 239000011733 molybdenum Substances 0.000 description 5
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 5
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 5
- 238000009832 plasma treatment Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- 229910001936 tantalum oxide Inorganic materials 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 4
- 229910052779 Neodymium Inorganic materials 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 239000001307 helium Substances 0.000 description 4
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 4
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- 239000011261 inert gas Substances 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 229910052706 scandium Inorganic materials 0.000 description 4
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 4
- 239000011701 zinc Substances 0.000 description 4
- -1 For example Chemical compound 0.000 description 3
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 3
- 229910019092 Mg-O Inorganic materials 0.000 description 3
- 229910019395 Mg—O Inorganic materials 0.000 description 3
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- 108010083687 Ion Pumps Proteins 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910006404 SnO 2 Inorganic materials 0.000 description 2
- 239000012300 argon atmosphere Substances 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 150000004678 hydrides Chemical class 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 239000011572 manganese Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 239000013081 microcrystal Substances 0.000 description 2
- 229910052754 neon Inorganic materials 0.000 description 2
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 238000001179 sorption measurement Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000000859 sublimation Methods 0.000 description 2
- 230000008022 sublimation Effects 0.000 description 2
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 2
- ZSLUVFAKFWKJRC-IGMARMGPSA-N 232Th Chemical compound [232Th] ZSLUVFAKFWKJRC-IGMARMGPSA-N 0.000 description 1
- 229910018137 Al-Zn Inorganic materials 0.000 description 1
- 229910018573 Al—Zn Inorganic materials 0.000 description 1
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 206010021143 Hypoxia Diseases 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910018503 SF6 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910020923 Sn-O Inorganic materials 0.000 description 1
- 229910052776 Thorium Inorganic materials 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- AZWHFTKIBIQKCA-UHFFFAOYSA-N [Sn+2]=O.[O-2].[In+3] Chemical compound [Sn+2]=O.[O-2].[In+3] AZWHFTKIBIQKCA-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- SWXQKHHHCFXQJF-UHFFFAOYSA-N azane;hydrogen peroxide Chemical compound [NH4+].[O-]O SWXQKHHHCFXQJF-UHFFFAOYSA-N 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 description 1
- 238000004949 mass spectrometry Methods 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 229910001507 metal halide Inorganic materials 0.000 description 1
- 150000005309 metal halides Chemical class 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 229910052756 noble gas Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 230000009291 secondary effect Effects 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- OYQCBJZGELKKPM-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O-2].[Zn+2].[O-2].[In+3] OYQCBJZGELKKPM-UHFFFAOYSA-N 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/067—Single-ended amplifiers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
- H01L29/151—Compositional structures
- H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
- H01L29/155—Comprising only semiconductor materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/005—Transfer gates, i.e. gates coupling the sense amplifier output to data lines, I/O lines or global bit lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02551—Group 12/16 materials
- H01L21/02554—Oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
Abstract
Description
関するものである。
憶装置と、電力の供給がなくなっても記憶内容は保持される不揮発性記憶装置とに大別さ
れる。
cess Memory)がある。DRAMは、記憶素子を構成するトランジスタを選択
してキャパシタに電荷を蓄積することで、情報を記憶する。
るため、データの読み出しの度に、再度の書き込み動作が必要となる。また、記憶素子を
構成するトランジスタにはリーク電流が存在し、トランジスタが選択されていない状況で
も電荷が流出、または流入するため、データの保持期間が短い。このため、所定の周期で
再度の書き込み動作(リフレッシュ動作)が必要であり、消費電力を十分に低減すること
は困難である。また、電力の供給がなくなると記憶内容が失われるため、長期間の記憶の
保持には、磁性材料や光学材料を利用した別の記憶装置が必要となる。
Memory)がある。SRAMは、フリップフロップなどの回路を用いて記憶内容を
保持するため、リフレッシュ動作が不要であり、この点においてはDRAMより有利であ
る。しかし、フリップフロップなどの回路を用いているため、記憶容量あたりの単価が高
くなるという問題がある。また、電力の供給がなくなると記憶内容が失われるという点に
ついては、DRAMと変わるところはない。
ランジスタのゲート電極とチャネル形成領域との間にフローティングゲートを有し、当該
フローティングゲートに電荷を保持させることで記憶を行うため、データの保持期間は極
めて長く(半永久的)、揮発性記憶装置で必要なリフレッシュ動作が不要であるという利
点を有している(例えば、特許文献1参照)。
劣化するため、所定回数の書き込みによって記憶素子が機能しなくなるという問題が生じ
る。この問題の影響を緩和するために、例えば、各記憶素子の書き込み回数を均一化する
手法が採られるが、これを実現するためには、複雑な周辺回路が必要になってしまう。そ
して、このような手法を採用しても、根本的な寿命の問題が解消するわけではない。つま
り、フラッシュメモリは、情報の書き換え頻度が高い用途には不向きである。
には、高い電圧が必要である。さらに、電荷の保持、または除去のためには比較的長い時
間を要し、書き込み、消去の高速化が容易ではないという問題もある。
正確さを確保するために複雑な回路を要し、また、これに起因して動作速度が低下すると
いう問題もある。
保持が可能で、かつ、書き込み回数にも制限が無い、新たな構造の半導体装置を提供する
ことを目的の一とする。
3以上の状態)の区別を正確、かつ容易にした半導体装置を提供することを目的の一とす
る。
用いて形成されるトランジスタとの積層構造に係る半導体装置である。
電圧を選択する回路を有することにより、複数の状態(例えば、3以上の状態)の区別を
正確、かつ容易にした半導体装置である。
れたメモリセルと、入力されたアドレス信号によって指定されたメモリセルを選択するよ
うに、複数の第2信号線および複数のワード線を駆動する、第2信号線およびワード線の
駆動回路と、書き込み電位を第1信号線に出力する、書き込み回路と、指定されたメモリ
セルに接続されたビット線から入力されるビット線の電位と、複数の読み出し電位とを比
較する読み出し回路と、ビット線の電位と複数の読み出し電位の比較結果に基づいて複数
の補正電圧のいずれかを選択する制御回路と、書き込み電位及び複数の読み出し電位を生
成して、書き込み回路および読み出し回路に供給する、電位生成回路と、を有する半導体
装置である。
続されたメモリセルと、入力されたアドレス信号によって指定されたメモリセルを選択す
るように、複数の第2信号線および複数のワード線を駆動する、第2信号線およびワード
線の駆動回路と、第1の書き込み動作において、第1の書き込み電位を第1信号線に出力
し、第2の書き込み動作において、複数の第2の書き込み電位のいずれかを第1信号線に
出力する書き込み回路と、第1の読み出し動作において、指定されたメモリセルに接続さ
れたビット線から入力される第1のビット線の電位と、複数の第1の読み出し電位とを比
較し、第2の読み出し動作において、指定されたメモリセルに接続されたビット線から入
力される第2のビット線の電位と、複数の第2の読み出し電位とを比較して該メモリセル
のデータを読み出す、読み出し回路と、第1のビット線の電位と、複数の第1の読み出し
電位の比較結果に基づいて複数の補正電圧のいずれかを選択し、複数の第2の書き込み電
位のいずれかを選択する制御回路と、第1の書き込み電位、複数の第2の書き込み電位、
複数の第1の読み出し電位、及び複数の第2の読み出し電位を生成して、書き込み回路お
よび読み出し回路に供給する電位生成回路と、を有する半導体装置である。
複数のワード線と、ソース線とビット線との間に、並列に接続された複数のメモリセルと
、入力されたアドレス信号によって指定されたメモリセルを選択するように、複数の第2
信号線および複数のワード線を駆動する、第2信号線およびワード線の駆動回路と、書き
込み電位を第1信号線に出力する、書き込み回路と、指定されたメモリセルに接続された
ビット線から入力されるビット線の電位と、複数の読み出し電位とを比較する読み出し回
路と、ビット線の電位と複数の読み出し電位の比較結果に基づいて複数の補正電圧のいず
れかを選択する制御回路と、書き込み電位及び複数の読み出し電位を生成して、書き込み
回路および読み出し回路に供給する、電位生成回路と、を有し、複数のメモリセルの一は
、第1のゲート電極、第1のソース電極、および第1のドレイン電極を有する第1のトラ
ンジスタと、第2のゲート電極、第2のソース電極、および第2のドレイン電極を有する
第2のトランジスタと、第3のゲート電極、第3のソース電極、および第3のドレイン電
極を有する第3のトランジスタと、を有し、第1のトランジスタは、半導体材料を含む基
板に設けられ、第2のトランジスタは酸化物半導体層を含んで構成され、第1のゲート電
極と、第2のソース電極または第2のドレイン電極の一方とは、電気的に接続され、ソー
ス線と、第1のソース電極とは、電気的に接続され、第1のドレイン電極と、第3のソー
ス電極とは、電気的に接続され、ビット線と、第3のドレイン電極とは、電気的に接続さ
れ、第1信号線と、第2のソース電極または第2のドレイン電極の他方とは、電気的に接
続され、複数の第2信号線の一と、第2のゲート電極とは、電気的に接続され、複数のワ
ード線の一と、第3のゲート電極とは電気的に接続された半導体装置である。
複数のワード線と、ソース線とビット線との間に、並列に接続された複数のメモリセルと
、入力されたアドレス信号によって指定されたメモリセルを選択するように、複数の第2
信号線および複数のワード線を駆動する、第2信号線およびワード線の駆動回路と、第1
の書き込み動作において、第1の書き込み電位を第1信号線に出力し、第2の書き込み動
作において、複数の第2の書き込み電位のいずれかを第1信号線に出力する書き込み回路
と、第1の読み出し動作において、指定されたメモリセルに接続されたビット線から入力
される第1のビット線の電位と、複数の第1の読み出し電位とを比較し、第2の読み出し
動作において、指定されたメモリセルに接続されたビット線から入力される第2のビット
線の電位と、複数の第2の読み出し電位とを比較して該メモリセルのデータを読み出す、
読み出し回路と、第1のビット線の電位と、複数の第1の読み出し電位の比較結果に基づ
いて複数の補正電圧のいずれかを選択し、複数の第2の書き込み電位のいずれかを選択す
る制御回路と、第1の書き込み電位、複数の第2の書き込み電位、複数の第1の読み出し
電位、及び複数の第2の読み出し電位を生成して、書き込み回路および読み出し回路に供
給する電位生成回路と、を有し、複数のメモリセルの一は、第1のゲート電極、第1のソ
ース電極、および第1のドレイン電極を有する第1のトランジスタと、第2のゲート電極
、第2のソース電極、および第2のドレイン電極を有する第2のトランジスタと、第3の
ゲート電極、第3のソース電極、および第3のドレイン電極を有する第3のトランジスタ
と、を有し、第1のトランジスタは、半導体材料を含む基板に設けられ、第2のトランジ
スタは酸化物半導体層を含んで構成され、第1のゲート電極と、第2のソース電極または
第2のドレイン電極の一方とは、電気的に接続され、ソース線と、第1のソース電極とは
、電気的に接続され、第1のドレイン電極と、第3のソース電極とは、電気的に接続され
、ビット線と、第3のドレイン電極とは、電気的に接続され、第1信号線と、第2のソー
ス電極または第2のドレイン電極の他方とは、電気的に接続され、複数の第2信号線の一
と、第2のゲート電極とは、電気的に接続され、複数のワード線の一と、第3のゲート電
極とは電気的に接続された半導体装置である。
領域と、チャネル形成領域を挟むように設けられた不純物領域と、チャネル形成領域上の
第1のゲート絶縁層と、第1のゲート絶縁層上の第1のゲート電極と、不純物領域と電気
的に接続する第1のソース電極および第1のドレイン電極と、を有する。
極と、第2のゲート電極上の第2のゲート絶縁層と、第2のゲート絶縁層上の酸化物半導
体層と、酸化物半導体層と電気的に接続する第2のソース電極および第2のドレイン電極
と、を有する。
板を採用するのが好適である。特に、半導体材料はシリコンとするのが好適である。
含んでなることが好適である。また、酸化物半導体層は、In2Ga2ZnO7の結晶を
含んでいても良い。さらに、酸化物半導体層の水素濃度は5×1019atoms/cm
3以下とすることが好適である。また、第2のトランジスタのオフ電流は1×10−13
A以下とすることが好適である。
2信号線と、入力されたアドレス信号によって指定されたメモリセルを選択するように第
2信号線およびワード線を駆動する第2信号線およびワード線の駆動回路と、書き込み回
路と、読み出し回路と、制御回路と、電位生成回路と、ソース線、ビット線、ワード線、
第1信号線および第2信号線に接続されたメモリセルと、を有する半導体装置において、
第1の書き込み動作において、書き込み回路から書き込み電位を、指定されたメモリセル
に接続された第1信号線に出力し、第1の読み出し動作において、読み出し回路で、指定
されたメモリセルに接続されたビット線から入力される第1のビット線の電位と、複数の
第1の読み出し電位とを比較し、該比較結果に基づいて制御回路で複数の補正電圧のいず
れかを選択し、第2の書き込み動作において、補正電圧に基づいて補正した書き込み電位
を、指定されたメモリセルに接続された第1信号線に出力する半導体装置の駆動方法であ
る。
線と、入力されたアドレス信号によって指定されたメモリセルを選択するように第2信号
線およびワード線を駆動する第2信号線およびワード線の駆動回路と、書き込み回路と、
読み出し回路と、制御回路と、電位生成回路と、ソース線、ビット線、ワード線、第1信
号線および第2信号線に接続されたメモリセルと、を有する半導体装置において、第1の
書き込み動作において、書き込み回路から書き込み電位を、指定されたメモリセルに接続
された第1信号線に出力し、第1の読み出し動作において、読み出し回路で、指定された
メモリセルに接続されたビット線から入力される第1のビット線の電位と、複数の第1の
読み出し電位とを比較し、該比較結果に基づいて制御回路で複数の補正電圧のいずれかを
選択し、第2の書き込み動作において、補正電圧に基づいて補正した書き込み電位を、指
定されたメモリセルに接続された第1信号線に出力し、第2の読み出し動作において、読
み出し回路で、指定されたメモリセルに接続されたビット線から入力される第2のビット
線の電位と、複数の第2の読み出し電位とを比較して該メモリセルのデータを読み出す半
導体装置の駆動方法である。
または「直下」であることを限定するものではない。例えば、「ゲート絶縁層上の第1の
ゲート電極」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むも
のを除外しない。また、「上」「下」という用語は説明の便宜のために用いる表現に過ぎ
ず、特に言及する場合を除き、その上下を入れ替えたものも含む。
に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあ
り、その逆もまた同様である。さらに、「電極」や「配線」という用語は、複数の「電極
」や「配線」が一体となって形成されている場合などをも含む。
、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため
、本明細書においては、「ソース」や「ドレイン」という用語は、入れ替えて用いること
ができるものとする。
」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの
」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。
ンジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機
能を有する素子などが含まれる。
いうが、本明細書等においては、絶縁表面上にシリコン以外の材料からなる半導体層が設
けられた構成の基板をも含む概念として用いる。つまり、「SOI基板」が有する半導体
層は、シリコン半導体層に限定されない。また、「SOI基板」における基板は、シリコ
ンウェハなどの半導体基板に限らず、ガラス基板や石英基板、サファイア基板、金属基板
などの非半導体基板をも含む。つまり、絶縁表面を有する導体基板や絶縁体板上に半導体
材料からなる層を有するものも、広く「SOI基板」に含まれる。さらに、本明細書等に
おいて、「半導体基板」は、半導体材料のみからなる基板を指すに留まらず、半導体材料
を含む基板全般を示すものとする。つまり、本明細書等においては「SOI基板」も広く
「半導体基板」に含まれる。
に酸化物半導体を用いたトランジスタを有する半導体装置が提供される。
より極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動
作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となる
ため、消費電力を十分に低減することができる。また、電力の供給がない場合であっても
、長期にわたって記憶内容を保持することが可能である。
ンジスタのオン状態、オフ状態によって、情報の書き込みが行われるため、高速な動作も
容易に実現しうる。また、情報を消去するための動作が不要であるというメリットもある
。
タと比較して、さらなる高速動作が可能なため、これを用いることにより、記憶内容の読
み出しを高速に行うことが可能である。
正電圧を選択することにより、複数の状態(例えば、3以上の状態)の区別を正確、かつ
容易にしている。これにより、優れた特性を備える多値型の半導体装置を提供することが
できる。
ランジスタとを一体に備えることで、また、ビット線の電位と読み出した電位の比較結果
に基づいて補正電圧を選択する回路を有することにより、これまでにない特徴を有する半
導体装置を実現することができる。
の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および
詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下
に示す実施の形態の記載内容に限定して解釈されるものではない。
、実際の位置、大きさ、範囲などを表していない場合がある。よって、必ずしも、図面等
に開示された位置、大きさ、範囲などに限定されない。
を避けるために付すものであり、数的に限定するものではないことを付記する。
本実施の形態では、開示する発明の一態様に係る半導体装置の構成および作製方法につい
て、図1乃至図13を参照して説明する。
図1には、半導体装置の回路構成の一例を示す。当該半導体装置は、酸化物半導体以外の
材料を用いたトランジスタ160と酸化物半導体を用いたトランジスタ162によって構
成される。なお、図1では、トランジスタ162に酸化物半導体を用いたことを明示する
ため、OSの符号を合わせて付している。
レイン電極の一方とは、電気的に接続されている。また、第1の配線(1st Line
:ソース線とも呼ぶ)とトランジスタ160のソース電極とは、電気的に接続され、第2
の配線(2nd Line:ビット線とも呼ぶ)とトランジスタ160のドレイン電極と
は、電気的に接続されている。そして、第3の配線(3rd Line:第1信号線とも
呼ぶ)とトランジスタ162のソース電極またはドレイン電極の他方とは、電気的に接続
され、第4の配線(4th Line:第2信号線とも呼ぶ)と、トランジスタ162の
ゲート電極とは、電気的に接続されている。
スタと比較して、さらなる高速動作が可能なため、これを用いることにより、記憶内容の
読み出しなどを高速に行うことが可能である。また、酸化物半導体を用いたトランジスタ
162は、オフ電流が極めて小さいという特徴を有している。このため、トランジスタ1
62をオフ状態とすることで、トランジスタ160のゲート電極の電位を極めて長時間に
わたって保持することが可能である。
の書き込み、保持、読み出しが可能である。
ランジスタ162がオン状態となる電位として、トランジスタ162をオン状態とする。
これにより、第3の配線の電位が、トランジスタ160のゲート電極に与えられる(書き
込み)。その後、第4の配線の電位を、トランジスタ162がオフ状態となる電位として
、トランジスタ162をオフ状態とすることにより、トランジスタ160のゲート電極の
電位が保持される(保持)。
電位は長時間にわたって保持される。例えば、トランジスタ160のゲート電極の電位が
トランジスタ160をオン状態とする電位であれば、トランジスタ160のオン状態が長
時間にわたって保持されることになる。また、トランジスタ160のゲート電極の電位が
トランジスタ160をオフ状態とする電位であれば、トランジスタ160のオフ状態が長
時間にわたって保持される。
またはオフ状態が保持された状態において、第1の配線に所定の電位(低電位)が与えら
れると、トランジスタ160のオン状態またはオフ状態に応じて、第2の配線の電位は異
なる値をとる。例えば、トランジスタ160がオン状態の場合には、第1の配線の電位に
応じて、第2の配線の電位が低下することになる。逆に、トランジスタ160がオフ状態
の場合には、第2の配線の電位は変化しない。
ことで、情報を読み出すことができる。
保持と同様に行われる。つまり、第4の配線の電位を、トランジスタ162がオン状態と
なる電位として、トランジスタ162をオン状態とする。これにより、第3の配線の電位
(新たな情報に係る電位)が、トランジスタ160のゲート電極に与えられる。その後、
第4の配線の電位を、トランジスタ162がオフ状態となる電位として、トランジスタ1
62をオフ状態とすることにより、新たな情報が保持された状態となる。
情報を書き換えることが可能である。このためフラッシュメモリなどにおいて必要とされ
る消去動作が不要であり、消去動作に起因する動作速度の低下を抑制することができる。
つまり、半導体装置の高速動作が実現される。
スタ)を用いる場合についてのものであるが、n型トランジスタに代えて、正孔を多数キ
ャリアとするp型トランジスタを用いることができるのはいうまでもない。
トランジスタ160のゲート電極や、トランジスタ162のソース電極またはドレイン電
極の一方に容量素子を接続して、電位変動に対する許容度を高めた構成などを採用しても
良い。
図2は、上記半導体装置の構成の一例である。図2(A)には、半導体装置の断面を、図
2(B)には、半導体装置の平面を、それぞれ示す。ここで、図2(A)は、図2(B)
の線A1−A2および線B1−B2における断面に相当する。図2(A)および図2(B
)に示される半導体装置は、下部に酸化物半導体以外の材料を用いたトランジスタ160
を有し、上部に酸化物半導体を用いたトランジスタ162を有するものである。なお、ト
ランジスタ160およびトランジスタ162は、いずれもn型トランジスタとして説明す
るが、p型トランジスタを採用しても良い。特に、トランジスタ160は、p型とするこ
とが容易である。
6と、チャネル形成領域116を挟むように設けられた不純物領域114および高濃度不
純物領域120(これらをあわせて単に不純物領域とも呼ぶ)と、チャネル形成領域11
6上に設けられたゲート絶縁層108と、ゲート絶縁層108上に設けられたゲート電極
110と、不純物領域114と電気的に接続するソース電極またはドレイン電極130a
、ソース電極またはドレイン電極130bを有する。
た、基板100の、平面図で見てサイドウォール絶縁層118と重ならない領域には、高
濃度不純物領域120を有し、高濃度不純物領域120上には金属化合物領域124が存
在する。また、基板100上にはトランジスタ160を囲むように素子分離絶縁層106
が設けられており、トランジスタ160を覆うように、層間絶縁層126および層間絶縁
層128が設けられている。ソース電極またはドレイン電極130a、ソース電極または
ドレイン電極130bは、層間絶縁層126および層間絶縁層128に形成された開口を
通じて、金属化合物領域124と電気的に接続されている。つまり、ソース電極またはド
レイン電極130a、ソース電極またはドレイン電極130bは、金属化合物領域124
を介して高濃度不純物領域120および不純物領域114と電気的に接続されている。ま
た、ゲート電極110には、ソース電極またはドレイン電極130aやソース電極または
ドレイン電極130bと同様に設けられた電極130cが電気的に接続されている。
電極136d上に設けられたゲート絶縁層138と、ゲート絶縁層138上に設けられた
酸化物半導体層140と、酸化物半導体層140上に設けられ、酸化物半導体層140と
電気的に接続されているソース電極またはドレイン電極142a、ソース電極またはドレ
イン電極142bと、を有する。
込まれるように設けられている。また、ゲート電極136dと同様に、ソース電極または
ドレイン電極130aに接して電極136aが、ソース電極またはドレイン電極130b
に接して電極136bが、電極130cに接して電極136cが、それぞれ形成されてい
る。
絶縁層144が設けられており、保護絶縁層144上には層間絶縁層146が設けられて
いる。ここで、保護絶縁層144および層間絶縁層146には、ソース電極またはドレイ
ン電極142a、ソース電極またはドレイン電極142bにまで達する開口が設けられて
おり、当該開口を通じて、電極150d、電極150eが、ソース電極またはドレイン電
極142a、ソース電極またはドレイン電極142bに接して形成されている。また、電
極150d、電極150eと同様に、ゲート絶縁層138、保護絶縁層144、層間絶縁
層146に設けられた開口を通じて、電極136a、電極136b、電極136cに接す
る電極150a、電極150b、電極150cが形成されている。
るものであることが望ましい。具体的には、酸化物半導体層140の水素濃度は5×10
19atoms/cm3以下、望ましくは5×1018atoms/cm3以下、より望
ましくは5×1017atoms/cm3以下とする。また、水素濃度が十分に低減され
て高純度化された酸化物半導体層140では、キャリア濃度が1×1012/cm3未満
、望ましくは1×1011/cm3以下となる。このように、水素濃度が十分に低減され
て高純度化され、i型化または実質的にi型化された酸化物半導体を用いることで、極め
て優れたオフ電流特性のトランジスタ162を得ることができる。例えば、ドレイン電圧
Vdが+1Vまたは+10Vの場合であって、ゲート電圧Vgが−5Vから−20Vの範
囲では、オフ電流は1×10−13A以下である。このように、水素濃度が十分に低減さ
れて高純度化された酸化物半導体層140を適用し、トランジスタ162のオフ電流を低
減することにより、新たな構成の半導体装置を実現することができる。なお、上述の酸化
物半導体層140中の水素濃度は、二次イオン質量分析法(SIMS:Secondar
y Ion Mass Spectroscopy)で測定したものである。
込まれるように、電極154a、電極154b、電極154c、電極154dが設けられ
ている。ここで、電極154aは電極150aと接しており、電極154bは電極150
bと接しており、電極154cは電極150cおよび電極150dと接しており、電極1
54dは電極150eと接している。
ランジスタ162のソース電極またはドレイン電極142aとが、電極130c、電極1
36c、電極150c、電極154cおよび電極150dを介して電気的に接続されてい
る。
次に、上記半導体装置の作製方法の一例について説明する。以下では、はじめに下部のト
ランジスタ160の作製方法について図3を参照して説明し、その後、上部のトランジス
タ162の作製方法について図4および図5を参照して説明する。
まず、半導体材料を含む基板100を用意する(図3(A)参照)。半導体材料を含む基
板100としては、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板
、シリコンゲルマニウムなどの化合物半導体基板、SOI基板などを適用することができ
る。ここでは、半導体材料を含む基板100として、単結晶シリコン基板を用いる場合の
一例について示すものとする。なお、一般に「SOI基板」は、絶縁表面上にシリコン半
導体層が設けられた構成の基板をいうが、本明細書等においては、絶縁表面上にシリコン
以外の材料からなる半導体層が設けられた構成の基板をも含む概念として用いる。つまり
、「SOI基板」が有する半導体層は、シリコン半導体層に限定されない。また、SOI
基板には、ガラス基板などの絶縁基板上に絶縁層を介して半導体層が設けられた構成のも
のが含まれるものとする。
る(図3(A)参照)。保護層102としては、例えば、酸化シリコンや窒化シリコン、
窒化酸化シリコンなどを材料とする絶縁層を用いることができる。なお、この工程の前後
において、トランジスタのしきい値電圧を制御するために、n型の導電性を付与する不純
物元素やp型の導電性を付与する不純物元素を基板100に添加してもよい。半導体がシ
リコンの場合、n型の導電性を付与する不純物としては、例えば、リンや砒素などを用い
ることができる。また、p型の導電性を付与する不純物としては、例えば、硼素、アルミ
ニウム、ガリウムなどを用いることができる。
ない領域(露出している領域)の基板100の一部を除去する。これにより分離された半
導体領域104が形成される(図3(B)参照)。当該エッチングには、ドライエッチン
グを用いるのが好適であるが、ウェットエッチングを用いても良い。エッチングガスやエ
ッチング液については被エッチング材料に応じて適宜選択することができる。
の絶縁層を選択的に除去することで、素子分離絶縁層106を形成する(図3(B)参照
)。当該絶縁層は、酸化シリコンや窒化シリコン、窒化酸化シリコンなどを用いて形成さ
れる。絶縁層の除去方法としては、CMPなどの研磨処理やエッチング処理などがあるが
、そのいずれを用いても良い。なお、半導体領域104の形成後、または、素子分離絶縁
層106の形成後には、上記保護層102を除去する。
る。
られる酸化シリコン、窒化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニ
ウム、酸化タンタル等を含む膜の単層構造または積層構造とすると良い。他に、高密度プ
ラズマ処理や熱酸化処理によって、半導体領域104の表面を酸化、窒化させることによ
り、上記絶縁層を形成してもよい。高密度プラズマ処理は、例えば、He、Ar、Kr、
Xeなどの希ガスと、酸素、酸化窒素、アンモニア、窒素、水素などの混合ガスを用いて
行うことができる。また、絶縁層の厚さは特に限定されないが、例えば、1nm以上10
0nm以下とすることができる。
を用いて形成することができる。また、導電材料を含む多結晶シリコンなどの半導体材料
を用いて、導電材料を含む層を形成しても良い。形成方法も特に限定されず、蒸着法、C
VD法、スパッタリング法、スピンコート法などの各種成膜方法を用いることができる。
なお、本実施の形態では、導電材料を含む層を、金属材料を用いて形成する場合の一例に
ついて示すものとする。
、ゲート電極110を形成する(図3(C)参照)。
導体領域104にリン(P)やヒ素(As)などを添加して、基板100との浅い接合深
さの不純物領域114を形成する(図3(C)参照)。なお、ここではn型トランジスタ
を形成するためにリンやヒ素を添加しているが、p型トランジスタを形成する場合には、
硼素(B)やアルミニウム(Al)などの不純物元素を添加すればよい。なお、不純物領
域114の形成により、半導体領域104のゲート絶縁層108下部には、チャネル形成
領域116が形成される(図3(C)参照)。ここで、添加する不純物の濃度は適宜設定
することができるが、半導体素子が高度に微細化される場合には、その濃度を高くするこ
とで短チャネル効果を抑制できる。また、ここでは、絶縁層112を形成した後に不純物
領域114を形成する工程を採用しているが、不純物領域114を形成した後に絶縁層1
12を形成する工程としても良い。
層118は、絶縁層112を覆うように絶縁層を形成した後に、当該絶縁層に異方性の高
いエッチング処理を適用することで、自己整合的に形成することができる。また、この際
に、絶縁層112を部分的にエッチングして、ゲート電極110の上面と、不純物領域1
14の上面を露出させると良い。
に、絶縁層を形成する。そして、当該絶縁層が不純物領域114と接する領域に、リン(
P)やヒ素(As)などを添加して、高濃度不純物領域120を形成する(図3(E)参
照)。その後、上記絶縁層を除去し、ゲート電極110、サイドウォール絶縁層118、
高濃度不純物領域120等を覆うように金属層122を形成する(図3(E)参照)。当
該金属層122は、真空蒸着法やスパッタリング法、スピンコート法などの各種成膜方法
を用いて形成することができる。金属層122は、半導体領域104を構成する半導体材
料と反応して低抵抗な金属化合物となる金属材料を用いて形成することが望ましい。この
ような金属材料としては、例えば、チタン、タンタル、タングステン、ニッケル、コバル
ト、白金等がある。
濃度不純物領域120に接する金属化合物領域124が形成される(図3(F)参照)。
なお、ゲート電極110として多結晶シリコンなどを用いる場合には、ゲート電極110
の金属層122と接触する部分にも、金属化合物領域が形成されることになる。
る。もちろん、その他の熱処理方法を用いても良いが、金属化合物の形成に係る化学反応
の制御性を向上させるためには、ごく短時間の熱処理が実現できる方法を用いることが望
ましい。なお、上記の金属化合物領域は、金属材料と半導体材料との反応により形成され
るものであり、十分に導電性が高められた領域である。当該金属化合物領域を形成するこ
とで、電気抵抗を十分に低減し、素子特性を向上させることができる。なお、金属化合物
領域124を形成した後には、金属層122は除去する。
128を形成する(図3(G)参照)。層間絶縁層126や層間絶縁層128は、酸化シ
リコン、窒化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タ
ンタル等の無機絶縁材料を含む材料を用いて形成することができる。また、ポリイミド、
アクリル等の有機絶縁材料を用いて形成することも可能である。なお、ここでは、層間絶
縁層126と層間絶縁層128の二層構造としているが、層間絶縁層の構成はこれに限定
されない。層間絶縁層128の形成後には、その表面を、CMPやエッチング処理などに
よって平坦化しておくことが望ましい。
に、ソース電極またはドレイン電極130a、ソース電極またはドレイン電極130bを
形成する(図3(H)参照)。ソース電極またはドレイン電極130aやソース電極また
はドレイン電極130bは、例えば、開口を含む領域にPVD法やCVD法などを用いて
導電層を形成した後、エッチング処理やCMPなどの方法を用いて、上記導電層の一部を
除去することにより形成することができる。
またはドレイン電極130bを形成する際には、その表面が平坦になるように加工するこ
とが望ましい。例えば、開口を含む領域にチタン膜や窒化チタン膜を薄く形成した後に、
開口に埋め込むようにタングステン膜を形成する場合には、その後のCMPによって、不
要なタングステン膜、チタン膜、窒化チタン膜などを除去すると共に、その表面の平坦性
を向上させることができる。このように、ソース電極またはドレイン電極130a、ソー
ス電極またはドレイン電極130bを含む表面を平坦化することにより、後の工程におい
て、良好な電極、配線、絶縁層、半導体層などを形成することが可能となる。
aやソース電極またはドレイン電極130bのみを示しているが、この工程において、ゲ
ート電極110と接触する電極(例えば、図2における電極130c)などをあわせて形
成することができる。ソース電極またはドレイン電極130a、ソース電極またはドレイ
ン電極130bとして用いることができる材料について特に限定はなく、各種導電材料を
用いることができる。例えば、モリブデン、チタン、クロム、タンタル、タングステン、
アルミニウム、銅、ネオジム、スカンジウムなどの導電性材料を用いることができる。
お、上記工程の後には、さらに電極や配線、絶縁層などを形成しても良い。配線の構造と
して、層間絶縁層および導電層の積層構造でなる多層配線構造を採用することにより、高
度に集積化した半導体装置を提供することができる。
次に、図4および図5を用いて、層間絶縁層128上にトランジスタ162を作製する工
程について説明する。なお、図4および図5は、層間絶縁層128上の各種電極や、トラ
ンジスタ162などの作製工程を示すものであるから、トランジスタ162の下部に存在
するトランジスタ160等については省略している。
レイン電極130b、電極130c上に絶縁層132を形成する(図4(A)参照)。絶
縁層132はPVD法やCVD法などを用いて形成することができる。また、酸化シリコ
ン、窒化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタ
ル等の無機絶縁材料を含む材料を用いて形成することができる。
ドレイン電極130b、および、電極130cにまで達する開口を形成する。この際、後
にゲート電極136dが形成される領域にも併せて開口を形成する。そして、上記開口に
埋め込むように、導電層134を形成する(図4(B)参照)。上記開口はマスクを用い
たエッチングなどの方法で形成することができる。当該マスクは、フォトマスクを用いた
露光などの方法によって形成することが可能である。エッチングとしてはウェットエッチ
ング、ドライエッチングのいずれを用いても良いが、微細加工の観点からは、ドライエッ
チングを用いることが好適である。導電層134の形成は、PVD法やCVD法などの成
膜法を用いて行うことができる。導電層134の形成に用いることができる材料としては
、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム
、スカンジウムなどの導電性材料や、これらの合金、化合物(例えば窒化物)などが挙げ
られる。
D法により窒化チタン膜を薄く形成した後に、開口に埋め込むようにタングステン膜を形
成する方法を適用することができる。ここで、PVD法により形成されるチタン膜は、下
部電極(ここではソース電極またはドレイン電極130a、ソース電極またはドレイン電
極130b、電極130cなど)との界面の酸化膜を還元し、下部電極との接触抵抗を低
減させる機能を有する。また、その後に形成される窒化チタン膜は、導電性材料の拡散を
抑制するバリア機能を備える。また、チタンや窒化チタンなどによるバリア膜を形成した
後に、メッキ法により銅膜を形成してもよい。
4の一部を除去し、絶縁層132を露出させて、電極136a、電極136b、電極13
6c、ゲート電極136dを形成する(図4(C)参照)。なお、上記導電層134の一
部を除去して電極136a、電極136b、電極136c、ゲート電極136dを形成す
る際には、表面が平坦になるように加工することが望ましい。このように、絶縁層132
、電極136a、電極136b、電極136c、ゲート電極136dの表面を平坦化する
ことにより、後の工程において、良好な電極、配線、絶縁層、半導体層などを形成するこ
とが可能となる。
を覆うように、ゲート絶縁層138を形成する(図4(D)参照)。ゲート絶縁層138
は、CVD法やスパッタリング法等を用いて形成することができる。また、ゲート絶縁層
138は、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、酸化アルミニウム、酸化
ハフニウム、酸化タンタルなどを含むように形成するのが好適である。なお、ゲート絶縁
層138は、単層構造としても良いし、積層構造としても良い。例えば、原料ガスとして
、シラン(SiH4)、酸素、窒素を用いたプラズマCVD法により、酸化窒化珪素でな
るゲート絶縁層138を形成することができる。ゲート絶縁層138の厚さは特に限定さ
れないが、例えば、10nm以上500nm以下とすることができる。積層構造の場合は
、例えば、膜厚50nm以上200nm以下の第1のゲート絶縁層と、第1のゲート絶縁
層上の膜厚5nm以上300nm以下の第2のゲート絶縁層の積層とすると好適である。
純度化された酸化物半導体)は、界面準位や界面電荷に対して極めて敏感であるため、こ
のような酸化物半導体を酸化物半導体層に用いる場合には、ゲート絶縁層との界面は重要
である。つまり、高純度化された酸化物半導体層に接するゲート絶縁層138には、高品
質化が要求されることになる。
高い高品質なゲート絶縁層138を形成できる点で好適である。高純度化された酸化物半
導体層と高品質ゲート絶縁層とが密接することにより、界面準位を低減して界面特性を良
好なものとすることができるからである。
酸化物半導体層を用いる場合であっても、スパッタリング法やプラズマCVD法など他の
方法を適用することができる。また、形成後の熱処理によって、膜質や酸化物半導体層と
の界面特性が改質される絶縁層を適用しても良い。いずれにしても、ゲート絶縁層138
としての膜質が良好であると共に、酸化物半導体層との界面準位密度を低減し、良好な界
面を形成できるものを形成すれば良い。
T試験)においては、不純物が酸化物半導体に添加されていると、不純物と酸化物半導体
の主成分との結合が、強電界(B:バイアス)と高温(T:温度)により切断され、生成
された未結合手がしきい値電圧(Vth)のドリフトを誘発することとなる。
ート絶縁層との界面特性を良好にすることにより、BT試験に対しても安定なトランジス
タを得ることが可能である。
などの方法によって該酸化物半導体層を加工して、島状の酸化物半導体層140を形成す
る(図4(E)参照)。
系金属酸化物であるIn−Ga−Zn−O、In−Sn−Zn−O、In−Al−Zn−
O、Sn−Ga−Zn−O、Al−Ga−Zn−O、Sn−Al−Zn−Oや、二元系金
属酸化物であるIn−Zn−O、Sn−Zn−O、Al−Zn−O、Zn−Mg−O、S
n−Mg−O、In−Mg−Oや、In−O、Sn−O、Zn−Oなどを用いた酸化物半
導体層を適用することができる。また、上記酸化物半導体層中にSiO2を含ませても良
い。
ことができる。ここで、Mは、Ga、Al、MnおよびCoから選ばれた一または複数の
金属元素を示す。例えばMとして、Ga、Ga及びAl、Ga及びMn、またはGa及び
Coなどがある。InMO3(ZnO)m(m>0)で表記される構造の酸化物半導体膜
のうち、MとしてGaを含む構造の酸化物半導体を、In−Ga−Zn−O酸化物半導体
と呼び、その薄膜をIn−Ga−Zn−O酸化物半導体膜(In−Ga−Zn−O非晶質
膜)などと呼ぶこととする。
ターゲットを用いて、非晶質の酸化物半導体層をスパッタ法により形成することとする。
なお、非晶質の酸化物半導体層中にシリコンを添加することで、その結晶化を抑制するこ
とができるから、例えば、SiO2を2重量%以上10重量%以下含むターゲットを用い
て酸化物半導体層を形成しても良い。
亜鉛を主成分とする金属酸化物のターゲットを用いることができる。また、In、Ga、
およびZnを含む酸化物半導体成膜用ターゲット(組成比として、In2O3:Ga2O
3:ZnO=1:1:1[mol数比]、In:Ga:Zn=1:1:0.5[atom
%])などを用いることもできる。また、In、Ga、およびZnを含む酸化物半導体成
膜用ターゲットとして、In2O3:Ga2O3:ZnO=1:1:2[mol数比]、
またはIn2O3:Ga2O3:ZnO=1:1:4[mol数比]の組成比を有するタ
ーゲットなどを用いても良い。酸化物半導体成膜用ターゲットの充填率は90%以上10
0%以下、好ましくは95%以上(例えば99.9%)である。充填率の高い酸化物半導
体成膜用ターゲットを用いることにより、緻密な酸化物半導体層が形成される。
たは、希ガス(代表的にはアルゴン)と酸素との混合雰囲気とするのが好適である。具体
的には、例えば、水素、水、水酸基または水素化物などの不純物の濃度が、数ppm程度
(望ましくは濃度数ppb程度)にまで除去された高純度ガスを用いるのが好適である。
度を100℃以上600℃以下好ましくは200℃以上400℃以下とする。基板を加熱
しながら酸化物半導体層を形成することにより、酸化物半導体層に含まれる不純物濃度を
低減することができる。また、スパッタリングによる損傷が軽減される。そして、処理室
内の残留水分を除去しつつ水素および水が除去されたスパッタガスを導入し、金属酸化物
をターゲットとして酸化物半導体層を形成する。処理室内の残留水分を除去するためには
、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ
、チタンサブリメーションポンプを用いることができる。また、排気手段としては、ター
ボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気
した成膜室は、例えば、水素原子、水(H2O)など水素原子を含む化合物(より好まし
くは炭素原子を含む化合物も)等が排気されるため、当該成膜室で形成した酸化物半導体
層に含まれる不純物の濃度を低減できる。
Pa、直流(DC)電力が0.5kW、雰囲気が酸素(酸素流量比率100%)雰囲気、
といった条件を適用することができる。なお、パルス直流(DC)電源を用いると、成膜
時に発生する粉状物質(パーティクル、ゴミともいう)が軽減でき、膜厚分布も均一とな
るため、好ましい。酸化物半導体層の厚さは、2nm以上200nm以下、好ましくは5
nm以上30nm以下とする。なお、適用する酸化物半導体材料により適切な厚さは異な
るから、その厚さは用いる材料に応じて適宜選択すればよい。
ズマを発生させる逆スパッタを行い、ゲート絶縁層138の表面に付着しているゴミを除
去するのが好適である。ここで、逆スパッタとは、通常のスパッタにおいては、スパッタ
ターゲットにイオンを衝突させるところ、逆に、処理表面にイオンを衝突させることによ
ってその表面を改質する方法のことをいう。処理表面にイオンを衝突させる方法としては
、アルゴン雰囲気下で処理表面側に高周波電圧を印加して、基板付近にプラズマを生成す
る方法などがある。なお、アルゴン雰囲気に代えて窒素雰囲気、ヘリウム雰囲気、酸素雰
囲気などを用いても良い。
を用いても良い。もちろん、両方を組み合わせて用いることもできる。所望の形状にエッ
チングできるように、材料に合わせてエッチング条件(エッチングガスやエッチング液、
エッチング時間、温度等)を適宜設定する。
例えば塩素(Cl2)、塩化硼素(BCl3)、塩化珪素(SiCl4)、四塩化炭素(
CCl4)など)などがある。また、フッ素を含むガス(フッ素系ガス、例えば四弗化炭
素(CF4)、六弗化硫黄(SF6)、三弗化窒素(NF3)、トリフルオロメタン(C
HF3)など)、臭化水素(HBr)、酸素(O2)、これらのガスにヘリウム(He)
やアルゴン(Ar)などの希ガスを添加したガス、などを用いても良い。
ing)法や、ICP(Inductively Coupled Plasma:誘導
結合型プラズマ)エッチング法を用いることができる。所望の形状にエッチングできるよ
うに、エッチング条件(コイル型の電極に印加される電力量、基板側の電極に印加される
電力量、基板側の電極温度等)は適宜設定する。
ンモニア過水(31重量%過酸化水素水:28重量%アンモニア水:水=5:2:2)な
どを用いることができる。また、ITO07N(関東化学社製)などのエッチング液を用
いてもよい。
て酸化物半導体層の脱水化または脱水素化を行うことができる。第1の熱処理の温度は、
300℃以上750℃以下、好ましくは400℃以上基板の歪み点未満とする。例えば、
抵抗発熱体などを用いた電気炉に基板を導入し、酸化物半導体層140に対して窒素雰囲
気下450℃において1時間の熱処理を行う。この間、酸化物半導体層140は、大気に
触れないようにして、水や水素の再混入が行われないようにする。
熱輻射によって、被処理物を加熱する装置であっても良い。例えば、GRTA(Gas
Rapid Thermal Anneal)装置、LRTA(Lamp Rapid
Thermal Anneal)装置等のRTA(Rapid Thermal Ann
eal)装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライド
ランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水
銀ランプなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する装置で
ある。GRTA装置は、高温のガスを用いて熱処理を行う装置である。気体としては、ア
ルゴンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性
気体が用いられる。
を投入し、数分間加熱した後、当該不活性ガス中から基板を取り出すGRTA処理を行っ
てもよい。GRTA処理を用いると短時間での高温熱処理が可能となる。また、短時間の
熱処理であるため、基板の歪み点を超える温度条件であっても適用が可能となる。
とする雰囲気であって、水、水素などが含まれない雰囲気で行うことが望ましい。例えば
、熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、
6N(99.9999%)以上、好ましくは7N(99.99999%)以上(すなわち
、不純物濃度が1ppm以下、好ましくは0.1ppm以下)とする。
し、微結晶または多結晶となる場合もある。例えば、結晶化率が90%以上、または80
%以上の微結晶の酸化物半導体層となる場合もある。また、第1の熱処理の条件、または
酸化物半導体層の材料によっては、結晶成分を含まない非晶質の酸化物半導体層となる場
合もある。
上20nm以下(代表的には2nm以上4nm以下))が混在する酸化物半導体層となる
場合もある。
ことも可能である。例えば、In−Ga−Zn−O系の酸化物半導体成膜用ターゲットを
用いて酸化物半導体層を形成する場合には、電気的異方性を有するIn2Ga2ZnO7
の結晶粒が配向した微結晶部を形成することで、酸化物半導体層の電気的特性を変化させ
ることができる。
方向をとるように配向させることで、酸化物半導体層の表面に平行な方向の導電性を向上
させ、酸化物半導体層の表面に垂直な方向の絶縁性を向上させることができる。また、こ
のような微結晶部は、酸化物半導体層中への水や水素などの不純物の侵入を抑制する機能
を有する。
表面加熱によって形成することができる。また、Znの含有量がInまたはGaの含有量
より小さいスパッタターゲットを用いることで、より好適に形成することが可能である。
前の酸化物半導体層に行うこともできる。その場合には、第1の熱処理後に、加熱装置か
ら基板を取り出し、フォトリソグラフィ工程を行うことになる。
るから、脱水化処理、脱水素化処理などと呼ぶこともできる。このような脱水化処理、脱
水素化処理は、酸化物半導体層の形成後、酸化物半導体層140上にソース電極またはド
レイン電極を積層させた後、ソース電極またはドレイン電極上に保護絶縁層を形成した後
、などのタイミングにおいて行うことが可能である。また、このような脱水化処理、脱水
素化処理は、一回に限らず複数回行っても良い。
ソース電極またはドレイン電極142bを形成する(図4(F)参照)。ソース電極また
はドレイン電極142a、ソース電極またはドレイン電極142bは、酸化物半導体層1
40を覆うように導電層を形成した後、当該導電層を選択的にエッチングすることにより
形成することができる。
いて形成することができる。また、導電層の材料としては、アルミニウム、クロム、銅、
タンタル、チタン、モリブデン、タングステンからから選ばれた元素や、上述した元素を
成分とする合金等を用いることができる。マンガン、マグネシウム、ジルコニウム、ベリ
リウム、トリウムから選択されたいずれか一または複数の材料を用いてもよい。また、ア
ルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカ
ンジウムから選ばれた元素を単数、または複数組み合わせた材料を用いてもよい。
化インジウム(In2O3)、酸化スズ(SnO2)、酸化亜鉛(ZnO)、酸化インジ
ウム酸化スズ合金(In2O3―SnO2、ITOと略記する場合がある)、酸化インジ
ウム酸化亜鉛合金(In2O3―ZnO)または、これらの金属酸化物材料にシリコン若
しくは酸化シリコンを含ませたものを用いることができる。
コンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜が積層された2層構
造、チタン膜とアルミニウム膜とチタン膜とが積層された3層構造などが挙げられる。
レーザ光を用いるのが好適である。
、ソース電極またはドレイン電極142bの下端部との間隔によって決定される。なお、
チャネル長(L)が25nm未満において露光を行う場合には、数nm〜数10nmと極
めて波長が短い超紫外線(Extreme Ultraviolet)を用いてマスク形
成の露光を行う。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に
形成されるトランジスタのチャネル長(L)を10nm以上1000nm以下とすること
も可能であり、回路の動作速度を高速化できる。さらにオフ電流値が極めて小さいため、
消費電力が大きくならずに済む。
ぞれの材料およびエッチング条件を適宜調節する。なお、材料およびエッチング条件によ
っては、当該工程において、酸化物半導体層140の一部がエッチングされ、溝部(凹部
)を有する酸化物半導体層となることもある。
導体層140とソース電極またはドレイン電極142bの間には、酸化物導電層を形成し
てもよい。酸化物導電層と、ソース電極またはドレイン電極142aやソース電極または
ドレイン電極142bを形成するための金属層は、連続して形成すること(連続成膜)が
可能である。酸化物導電層はソース領域またはドレイン領域として機能しうる。このよう
な酸化物導電層を設けることで、ソース領域またはドレイン領域の低抵抗化を図ることが
できるため、トランジスタの高速動作が実現される。
マスクである多階調マスクによってレジストマスクを形成し、これを用いてエッチング工
程を行ってもよい。多階調マスクを用いて形成したレジストマスクは、複数の厚みを有す
る形状(階段状)となり、アッシングによりさらに形状を変形させることができるため、
異なるパターンに加工する複数のエッチング工程に用いることができる。つまり、一枚の
多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマス
クを形成することができる。よって、露光マスク数を削減することができ、対応するフォ
トリソグラフィ工程も削減できるため、工程の簡略化が図れる。
を行うのが好ましい。当該プラズマ処理によって、露出している酸化物半導体層の表面に
付着した水などが除去される。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を
行ってもよい。
4を形成する(図4(G)参照)。
せない方法を適宜用いて形成することができる。また、その厚さは、少なくとも1nm以
上とする。保護絶縁層144に用いることができる材料としては、酸化珪素、窒化珪素、
酸化窒化珪素、窒化酸化珪素などがある。また、その構造は、単層構造としても良いし、
積層構造としても良い。保護絶縁層144を形成する際の基板温度は、室温以上300℃
以下とするのが好ましく、雰囲気は、希ガス(代表的にはアルゴン)雰囲気、酸素雰囲気
、または希ガス(代表的にはアルゴン)と酸素の混合雰囲気とするのが好適である。
る酸化物半導体層中の酸素の引き抜き、などが生じ、酸化物半導体層のバックチャネル側
が低抵抗化してしまい、寄生チャネルが形成されるおそれがある。よって、保護絶縁層1
44はできるだけ水素を含まないように、形成方法においては水素を用いないことが重要
である。
化物半導体層140および保護絶縁層144に水素、水酸基または水が含まれないように
するためである。
例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが
好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであ
ってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水(H2
O)など水素原子を含む化合物等が除去されているため、当該成膜室で形成した保護絶縁
層144に含まれる不純物の濃度を低減できる。
水素化物などの不純物の濃度が数ppm程度(望ましくは、濃度数ppb程度)にまで除
去された高純度ガスを用いることが好ましい。
0℃以上400℃以下、例えば250℃以上350℃以下)を行うのが望ましい。例えば
、窒素雰囲気下で250℃、1時間の第2の熱処理を行う。第2の熱処理を行うと、トラ
ンジスタの電気的特性のばらつきを低減することができる。
よい。この熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、100℃以
上200℃以下の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえし
て行ってもよい。また、この熱処理を、保護絶縁層の形成前に、減圧下で行ってもよい。
減圧下で熱処理を行うと、加熱時間を短縮することができる。なお、当該熱処理は、上記
第2の熱処理に代えて行っても良いし、第2の熱処理の前後などに行っても良い。
縁層146はPVD法やCVD法などを用いて形成することができる。また、酸化シリコ
ン、窒化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタ
ル等の無機絶縁材料を含む材料を用いて形成することができる。層間絶縁層146の形成
後には、その表面を、CMPやエッチングなどの方法によって平坦化しておくことが望ま
しい。
36a、電極136b、電極136c、ソース電極またはドレイン電極142a、ソース
電極またはドレイン電極142bにまで達する開口を形成し、当該開口に埋め込むように
導電層148を形成する(図5(B)参照)。上記開口はマスクを用いたエッチングなど
の方法で形成することができる。当該マスクは、フォトマスクを用いた露光などの方法に
よって形成することが可能である。エッチングとしてはウェットエッチング、ドライエッ
チングのいずれを用いても良いが、微細加工の観点からは、ドライエッチングを用いるこ
とが好適である。導電層148の形成は、PVD法やCVD法などの成膜法を用いて行う
ことができる。導電層148の形成に用いることができる材料としては、モリブデン、チ
タン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウムな
どの導電性材料や、これらの合金、化合物(例えば窒化物)などが挙げられる。
により窒化チタン膜を薄く形成した後に、開口に埋め込むようにタングステン膜を形成す
る方法を適用することができる。ここで、PVD法により形成されるチタン膜は、下部電
極(ここでは、電極136a、電極136b、電極136c、ソース電極またはドレイン
電極142a、ソース電極またはドレイン電極142b)との界面の酸化膜を還元し、下
部電極との接触抵抗を低減させる機能を有する。また、その後の形成される窒化チタンは
、導電性材料の拡散を抑制するバリア機能を備える。また、チタンや窒化チタンなどによ
るバリア膜を形成した後に、メッキ法により銅膜を形成してもよい。
一部を除去し、層間絶縁層146を露出させて、電極150a、電極150b、電極15
0c、電極150d、電極150eを形成する(図5(C)参照)。なお、上記導電層1
48の一部を除去して電極150a、電極150b、電極150c、電極150d、電極
150eを形成する際には、表面が平坦になるように加工することが望ましい。このよう
に、層間絶縁層146、電極150a、電極150b、電極150c、電極150d、電
極150eの表面を平坦化することにより、後の工程において、良好な電極、配線、絶縁
層、半導体層などを形成することが可能となる。
50c、電極150d、電極150eにまで達する開口を形成し、当該開口に埋め込むよ
うに導電層を形成した後、エッチングやCMPなどの方法を用いて導電層の一部を除去し
、絶縁層152を露出させて、電極154a、電極154b、電極154c、電極154
dを形成する(図5(D)参照)。当該工程は、電極150a等を形成する場合と同様で
あるから、詳細は省略する。
度は5×1019atoms/cm3以下となり、また、トランジスタ162のオフ電流
は1×10−13A以下となる。このような、水素濃度が十分に低減されて高純度化され
た酸化物半導体層140を適用することで、優れた特性のトランジスタ162を得ること
ができる。また、下部に酸化物半導体以外の材料を用いたトランジスタ160を有し、上
部に酸化物半導体を用いたトランジスタ162を有する優れた特性の半導体装置を作製す
ることができる。
−SiC)がある。酸化物半導体と4H−SiCはいくつかの共通点を有している。キャ
リア密度はその一例である。常温での酸化物半導体の真性キャリア密度は10−7/cm
3程度と見積もられるが、これは、4H−SiCにおける6.7×10−11/cm3と
同様、極めて低い値である。シリコンの真性キャリア密度(1.4×1010/cm3程
度)と比較すれば、その程度が並はずれていることが良く理解できる。
iCのエネルギーバンドギャップは3.26eVであるから、ワイドギャップ半導体とい
う点においても、酸化物半導体と炭化珪素とは共通している。
ロセス温度である。炭化珪素を用いる半導体プロセスは例えばドーパントの活性化には1
500℃〜2000℃の熱処理を必要とするから、他の半導体材料を用いた半導体素子と
の積層構造は困難である。このような高い温度では、半導体基板や半導体素子などが破壊
されてしまうためである。他方、酸化物半導体は、300℃〜500℃(ガラス転移温度
以下、最大でも700℃程度)の熱処理で作製することが可能であり、他の半導体材料を
用いて集積回路を形成した上で、酸化物半導体による半導体素子を形成することが可能と
なる。
という利点を有する。さらに、高温での熱処理が不要という点で、炭化珪素と比較してエ
ネルギーコストを十分に低くすることができるという利点を有する。
ギーギャップ中の局在準位そのものを十分に減らすという思想を含まない。開示する発明
の一態様では、局在準位の原因たり得る水や水素を酸化物半導体中より除去することで、
高純度化した酸化物半導体を作製する。これは、エネルギーギャップ中の局在準位そのも
のを十分に減らすという思想に立脚するものである。そして、これによって極めて優れた
工業製品の製造を可能とするものである。
ため、酸素欠乏により発生する金属の未結合手に対して酸素を供給し、酸素欠陥による局
在準位を減少させることにより、いっそう高純度化された(i型の)酸化物半導体とする
ことが可能である。たとえば、チャネル形成領域に密接して酸素過剰の酸化膜を形成し、
200℃〜400℃、代表的には250℃程度の温度条件での熱処理を行うことで、当該
酸化膜から酸素を供給して、酸素欠陥による局在準位を減少させることが可能である。
温過程を経ることで、酸化物半導体中に酸素を供給することも可能である。
位や、酸素の不足による深い準位、などに起因するものとされている。これらの欠陥を無
くすために、水素を徹底的に除去し、酸素を十分に供給する、という技術思想は正しいも
のであろう。
特に水や水素を除去することによりi型化を実現する。この点において、シリコンなどの
ように不純物を添加してのi型化ではないため、従来にない技術思想を含むものといえる
。
ここで、酸化物半導体を用いたトランジスタの電導機構につき、図6乃至図9を用いて説
明する。なお、以下の説明では、理解の容易のため理想的な状況を仮定しており、そのす
べてが現実の様子を反映しているとは限らない。また、以下の説明はあくまでも一考察に
過ぎず、発明の有効性に影響を与えるものではないことを付記する。
ト電極(GE1)上にゲート絶縁層(GI)を介して酸化物半導体層(OS)が設けられ
、その上にソース電極(S)およびドレイン電極(D)が設けられ、ソース電極(S)お
よびドレイン電極(D)を覆うように絶縁層が設けられている。
7中の黒丸(●)は電子を示し、白丸(○)は正孔を示し、それぞれは電荷(−q,+q
)を有している。ドレイン電極に正の電圧(VD>0)を印加した上で、破線はゲート電
極に電圧を印加しない場合(VG=0)、実線はゲート電極に正の電圧(VG>0)を印
加する場合を示す。ゲート電極に電圧を印加しない場合は高いポテンシャル障壁のために
電極から酸化物半導体側へキャリア(電子)が注入されず、電流を流さないオフ状態を示
す。一方、ゲートに正の電圧を印加するとポテンシャル障壁が低下し、電流を流すオン状
態を示す。
図8(A)は、ゲート電極(GE1)に正の電圧(VG>0)が与えられた状態であり、
ソース電極とドレイン電極との間にキャリア(電子)が流れるオン状態を示している。ま
た、図8(B)は、ゲート電極(GE1)に負の電圧(VG<0)が印加された状態であ
り、オフ状態(少数キャリアは流れない状態)である場合を示す。
示す。
従来の酸化物半導体はn型であり、そのフェルミ準位(EF)は、バンドギャップ中央に
位置する真性フェルミ準位(Ei)から離れて、伝導帯寄りに位置している。なお、酸化
物半導体において水素の一部はドナーとなりn型化する要因の一つであることが知られて
いる。
化物半導体から除去し、酸化物半導体の主成分以外の元素(不純物元素)が極力含まれな
いように高純度化することにより真性(i型)とし、または真性とせんとしたものである
。すなわち、不純物元素を添加してi型化するのでなく、水素や水等の不純物を極力除去
することにより、高純度化されたi型(真性半導体)またはそれに近づけることを特徴と
している。これにより、フェルミ準位(EF)は真性フェルミ準位(Ei)と同程度とす
ることができる。
と言われている。ソース電極およびドレイン電極を構成するチタン(Ti)の仕事関数は
、酸化物半導体の電子親和力(χ)とほぼ等しい。この場合、金属−酸化物半導体界面に
おいて、電子に対してショットキー型の障壁は形成されない。
との界面付近(酸化物半導体のエネルギー的に安定な最低部)を移動する。
キャリアであるホールは実質的にゼロであるため、電流は限りなくゼロに近い値となる。
度化することにより、真性(i型)とし、または実質的に真性となるため、ゲート絶縁層
との界面特性が顕在化する。そのため、ゲート絶縁層には、酸化物半導体と良好な界面を
形成できるものが要求される。具体的には、例えば、VHF帯〜マイクロ波帯の電源周波
数で生成される高密度プラズマを用いたCVD法で作製される絶縁層や、スパッタリング
法で作製される絶縁層などを用いることが好ましい。
ることにより、例えば、トランジスタのチャネル幅(W)が1×104μm、チャネル長
(L)が3μmの場合には、10−13A以下のオフ電流、0.1V/dec.のサブス
レッショルドスイング値(S値)(ゲート絶縁層の厚さ:100nm)が実現され得る。
純度化することにより、トランジスタの動作を良好なものとすることができる。
図10乃至図13には、半導体装置の構成の変形例を示す。なお、以下では、変形例とし
て、トランジスタ162の構成が上記とは異なるものについて説明する。つまり、トラン
ジスタ160の構成は上記と同様である。
ドレイン電極142aや、ソース電極またはドレイン電極142bが、酸化物半導体層1
40の下側表面において酸化物半導体層140と接する構成のトランジスタ162を有す
る半導体装置の例を示す。なお、平面の構造は、断面に対応して適宜変更すればよいから
、ここでは、断面についてのみ示すこととする。
極142aや、ソース電極またはドレイン電極142bと、酸化物半導体層140との接
続の位置がある。つまり、図2に示す構成では、酸化物半導体層140の上側表面におい
て、ソース電極またはドレイン電極142aや、ソース電極またはドレイン電極142b
と接するのに対して、図10に示す構成では、酸化物半導体層140の下側表面において
、ソース電極またはドレイン電極142aや、ソース電極またはドレイン電極142bと
接する。そして、この接触の相違に起因して、その他の電極、絶縁層などの配置が異なる
ものとなっている。各構成要素の詳細は、図2と同様である。
ト電極136d上に設けられたゲート絶縁層138と、ゲート絶縁層138上に設けられ
た、ソース電極またはドレイン電極142a、ソース電極またはドレイン電極142bと
、ソース電極またはドレイン電極142a、ソース電極またはドレイン電極142bの上
側表面に接する酸化物半導体層140と、を有する。
込まれるように設けられている。また、ゲート電極136dと同様に、ソース電極または
ドレイン電極130aに接して電極136aが、ソース電極またはドレイン電極130b
に接して電極136bが、電極130cに接して電極136cが、それぞれ形成されてい
る。
絶縁層144が設けられており、保護絶縁層144上には層間絶縁層146が設けられて
いる。ここで、保護絶縁層144および層間絶縁層146には、ソース電極またはドレイ
ン電極142a、ソース電極またはドレイン電極142bにまで達する開口が設けられて
おり、当該開口を通じて、電極150d、電極150eが、ソース電極またはドレイン電
極142a、ソース電極またはドレイン電極142bに接して形成されている。また、電
極150d、電極150eと同様に、ゲート絶縁層138、保護絶縁層144、層間絶縁
層146に設けられた開口を通じて、電極136a、電極136b、電極136cに接す
る電極150a、電極150b、電極150cが形成されている。
込まれるように、電極154a、電極154b、電極154c、電極154dが設けられ
ている。ここで、電極154aは電極150aと接しており、電極154bは電極150
bと接しており、電極154cは電極150cおよび電極150dと接しており、電極1
54dは電極150eと接している。
こで、図11(A)は、ソース電極またはドレイン電極142aや、ソース電極またはド
レイン電極142bが、酸化物半導体層140の下側表面において酸化物半導体層140
と接する構成の例であり、図11(B)は、ソース電極またはドレイン電極142aや、
ソース電極またはドレイン電極142bが、酸化物半導体層140の上側表面において酸
化物半導体層140と接する構成の例である。
上にゲート電極136dを有する点である。また、図11(A)に示す構成と図11(B
)に示す構成の大きな相違点は、ソース電極またはドレイン電極142aや、ソース電極
またはドレイン電極142bが、酸化物半導体層140の下側表面または上側表面のいず
れにおいて接触するか、という点である。そして、これらの相違に起因して、その他の電
極、絶縁層などの配置が異なるものとなっている。各構成要素の詳細は、図2などと同様
である。
電極またはドレイン電極142a、ソース電極またはドレイン電極142bと、ソース電
極またはドレイン電極142a、ソース電極またはドレイン電極142bの上側表面に接
する酸化物半導体層140と、酸化物半導体層140上に設けられたゲート絶縁層138
と、ゲート絶縁層138上の酸化物半導体層140と重畳する領域のゲート電極136d
と、を有する。
層140と、酸化物半導体層140の上側表面に接するように設けられたソース電極また
はドレイン電極142a、ソース電極またはドレイン電極142bと、酸化物半導体層1
40、ソース電極またはドレイン電極142a、および、ソース電極またはドレイン電極
142b上に設けられたゲート絶縁層138と、ゲート絶縁層138上の酸化物半導体層
140と重畳する領域のゲート電極136dと、を有する。
合がある(例えば、電極150aや、電極154aなど)。この場合、作製工程の簡略化
という副次的な効果も得られる。もちろん、図2などに示す構成においても、必須ではな
い構成要素を省略できることはいうまでもない。
ト電極136dを有する構成の例である。この場合、表面の平坦性やカバレッジに対する
要求は比較的緩やかなものであるから、配線や電極などを絶縁層中に埋め込むように形成
する必要はない。例えば、導電層の形成後にパターニングを行うことで、ゲート電極13
6dなどを形成することが可能である。なお、ここでは図示しないが、トランジスタ16
0についても、同様に作製することが可能である。
ドレイン電極142aや、ソース電極またはドレイン電極142bが、酸化物半導体層1
40の下側表面または上側表面のいずれにおいて接触するか、という点である。そして、
これらの相違に起因して、その他の電極、絶縁層などの配置が異なるものとなっている。
各構成要素の詳細は、図2などと同様である。
電極136dと、ゲート電極136d上に設けられたゲート絶縁層138と、ゲート絶縁
層138上に設けられた、ソース電極またはドレイン電極142a、ソース電極またはド
レイン電極142bと、ソース電極またはドレイン電極142a、ソース電極またはドレ
イン電極142bの上側表面に接する酸化物半導体層140と、を有する。
36dと、ゲート電極136d上に設けられたゲート絶縁層138と、ゲート絶縁層13
8上のゲート電極136dと重畳する領域に設けられた酸化物半導体層140と、酸化物
半導体層140の上側表面に接するように設けられたソース電極またはドレイン電極14
2a、ソース電極またはドレイン電極142bと、を有する。
きる場合がある。この場合も、作製工程の簡略化という効果が得られる。
ト電極136dを有する構成の例である。この場合にも、表面の平坦性やカバレッジに対
する要求は比較的緩やかなものであるから、配線や電極などを絶縁層中に埋め込むように
形成する必要はない。例えば、導電層の形成後にパターニングを行うことで、ゲート電極
136dなどを形成することが可能である。なお、ここでは図示しないが、トランジスタ
160についても、同様に作製することが可能である。
ドレイン電極142aや、ソース電極またはドレイン電極142bが、酸化物半導体層1
40の下側表面または上側表面のいずれにおいて接触するか、という点である。そして、
これらの相違に起因して、その他の電極、絶縁層などの配置が異なるものとなっている。
各構成要素の詳細は、図2などと同様である。
電極またはドレイン電極142a、ソース電極またはドレイン電極142bと、ソース電
極またはドレイン電極142a、ソース電極またはドレイン電極142bの上側表面に接
する酸化物半導体層140と、ソース電極またはドレイン電極142a、ソース電極また
はドレイン電極142b、酸化物半導体層140上に設けられたゲート絶縁層138と、
ゲート絶縁層138上の酸化物半導体層140と重畳する領域に設けられたゲート電極1
36dと、を有する。
層140と、酸化物半導体層140の上側表面に接するように設けられたソース電極また
はドレイン電極142a、ソース電極またはドレイン電極142bと、ソース電極または
ドレイン電極142a、ソース電極またはドレイン電極142b、酸化物半導体層140
上に設けられたゲート絶縁層138と、ゲート絶縁層138上の酸化物半導体層140と
重畳する領域に設けられたゲート電極136dと、を有する。
きる場合がある。この場合も、作製工程の簡略化という効果が得られる。
れる。本実施の形態では、トランジスタ160とトランジスタ162を積層して形成する
例について説明したが、半導体装置の構成はこれに限られるものではない。また、本実施
の形態では、トランジスタ160とトランジスタ162のチャネル長方向が互いに垂直と
なる例を説明したが、トランジスタ160とトランジスタ162の位置関係などはこれに
限られるものではない。さらに、トランジスタ160とトランジスタ162とを重畳して
設けても良い。
いて説明したが、半導体装置の構成はこれに限られるものではない。複数の半導体装置を
適当に接続して、より高度な半導体装置を構成することもできる。例えば、上記半導体装
置を複数用いて、NAND型やNOR型の半導体装置を構成することが可能である。配線
の構成も図1に限定されず、適宜変更することができる。
長時間にわたり情報を保持することが可能である。つまり、DRAMなどで必要とされる
リフレッシュ動作が不要であり、消費電力を抑制することができる。また、実質的な不揮
発性記憶装置として用いることが可能である。
高い電圧を必要とせず、素子の劣化の問題もない。さらに、トランジスタのオン、オフに
よって、情報の書き込みや消去が行われるため、高速な動作も容易に実現しうる。また、
フラッシュメモリなどにおいて必要とされる情報を消去するための動作が不要であるとい
うメリットもある。
スタと比較して、さらなる高速動作が可能なため、これを用いることにより、記憶内容の
読み出しを高速に行うことが可能である。
合わせて用いることができる。
本実施の形態では、本発明の一態様に係る半導体装置の回路構成および動作について説明
する。
メモリセル200は、ソース線SLと、ビット線BLと、第1信号線S1と、第2信号線
S2と、ワード線WLと、トランジスタ201と、トランジスタ202と、トランジスタ
203と、から構成されている。トランジスタ201及びトランジスタ203は、酸化物
半導体以外の材料を用いて形成されており、トランジスタ202は酸化物半導体を用いて
形成されている。
レイン電極の一方とは、電気的に接続されている。また、ソース線SLと、トランジスタ
201のソース電極とは、電気的に接続され、トランジスタ201のドレイン電極と、ト
ランジスタ203のソース電極とは、電気的に接続されている。そして、ビット線BLと
、トランジスタ203のドレイン電極とは、電気的に接続され、第1信号線S1と、トラ
ンジスタ202のソース電極またはドレイン電極の他方とは、電気的に接続され、第2信
号線S2と、トランジスタ202のゲート電極とは、電気的に接続され、ワード線WLと
、トランジスタ203のゲート電極とは電気的に接続されている。
込み電位Vwrite又はVs1_0と電気的に接続されている。上記スイッチは、信号
Φw1及び信号Φw2によって制御される。
有する。読み出し回路212はビット線BLに電気的に接続されている。ビット線BLは
スイッチを介して抵抗Rの端子の一方に接続される。抵抗Rの端子の他方はVddに接続
されている。そして、抵抗Rとビット線BLに接続される負荷との抵抗比によって決定さ
れる電位Vinがセンスアンプ回路の入力端子の一方に入力される。このセンスアンプ回
路の入力端子の一方は、スイッチ等を介してビット線BLに接続されており、電位Vin
をビット線の電位とも呼ぶ。抵抗Rは抵抗素子に限らず、実効的に抵抗として機能すれば
よく、トランジスタのダイオード接続であったり、ゲート電極を他の信号によって制御さ
れたトランジスタであったり、他の回路であっても構わない。センスアンプ回路の入力端
子の他方は、読み出し電位Vreadに接続されている。また、ビット線BLはスイッチ
を介して電位VBL_0と接続されている。上記スイッチは、信号Φr1、信号Φr2に
よって制御される。
モリセル200は、ノードAに蓄積される電荷、あるいは電位に応じて、トランジスタ2
01の実効抵抗が変化するために、様々な状態をとることができる。そして、トランジス
タ202のオフ電流が極めて小さい、あるいは実質0であることから、ノードAの電荷、
あるいは電位は長時間にわたって保持される。以下の説明において、書き込みとは、メモ
リセルのノードAへの充放電を行うことで、メモリセルを所定の状態に移すことをいう。
読み出しとは、メモリセルの状態に応じて定まる電位を、所定の電位と比較することをい
う。書き込み、及び読み出しは、文脈に応じて、次の意味でも用いる。書き込み、或いは
データ書き込みとは、メモリセルに所定のデータを書き込む一連の動作をいう。読み出し
、或いはデータ読み出しとは、メモリセルに格納されたデータを読み出す一連の動作をい
う。
てトランジスタ203をオフ状態とし、第2信号線S2をVddとしてトランジスタ20
2をオン状態とする。ビット線BLに接続される読み出し回路212は、信号Φr2をア
サート(有効化)し、信号Φr1をデアサート(非有効化)する。その結果、ビット線B
Lには、電位VBL_0が印加される。第1信号線S1に接続される書き込み回路211
は、信号Φw2をデアサート、信号Φw1をアサートして、書き込み状態とする。その結
果、第1信号線には書き込むデータに応じた書き込み電位Vwriteが印加される。な
お、書き込み終了に当たっては、第1の信号線S1の電位が変化する前に、第2信号線S
2を0Vとして、トランジスタ202をオフ状態にする。
タに応じた状態が書き込まれる。トランジスタ202のオフ電流が極めて小さい、あるい
は実質0であることから、トランジスタ201のゲート電極の電位は長時間にわたって保
持される。
dとしてトランジスタ203はオン状態とし、第2信号線S2を0Vとしてトランジスタ
202はオフ状態とする。第1信号線S1に接続される書き込み回路211は、信号Φw
2をアサート、信号Φw1をデアサートする。その結果、第1信号線にはVS1_0が印
加される。ビット線BLに接続される読み出し回路212は、信号Φr2をデアサート、
信号Φr1をアサートして、読み出し動作状態とする。
タ201の実効的な抵抗値が決まる。読み出し回路212は、メモリセル200のトラン
ジスタ201の実効的な抵抗値に応じて決まる電位Vin(ビット線の電位Vin)と、
読み出し電位Vreadを比較することで読み出しを行う。
チ等を介してビット線と接続されたセンスアンプ回路の入力端子のノードの電位が含まれ
るものとする。つまり、読み出し回路において比較される電位は、厳密にビット線の電位
と同一である必要はない。
は、図17に示すように、第1の書き込み(ばらつき情報取得のための書き込み)、第1
の読み出し(ばらつき情報取得のための読み出し)、第2の書き込み(格納するデータの
書き込み)の3つのステップを有する。以下、各ステップについて説明する。
。具体的には、書き込み電位VwriteとしてVwi(初期化用電位)を用いて、上述
した書き込み動作を行う。
タ201のしきい値電圧はメモリセルによってばらつきがあり、例えば、図18(A)に
示すような分布を有する。
実効的な抵抗値に応じて決まる、センスアンプ回路の入力端子のノードの電位Vin(或
いはビット線BLの電位)もメモリセルによってばらつき、例えば、図18(B)に示す
ような分布を有する。
係るビット線BLの電位Vinの詳細な読み出しを行う。具体的には、読み出し回路21
2中のセンスアンプ回路に与えられる読み出し電位Vreadとして複数の電位Vri_
0〜Vri_m(mは0より大きい整数)から選ばれた電位Vri_j(jは0以上m以
下の整数)を用いて、VinとVri_jの比較を行う。当該の比較は、Vri_jにお
けるjを変更して、複数回行う。これにより、読み出しに係るビット線の電位Vinが、
Vri_jで区切られた区間(Vri_jとVri_(j+1)とで区切られた区間)の
いずれに属するか、判定される。
201のしきい値電圧Vthが、V0+j×ΔVth<Vth<V0+(j+1)×ΔV
thを満たすメモリセルでは、Vri_j<Vin<Vri_(j+1)となるように決
める。なお、V0+j×ΔVth(jは0以上m以下の整数)で区切られる区間のうち、
V0+i×ΔVthとV0+(i+1)×ΔVthで区切られた区間を区間i(iは0以
上m―1以下の整数)と呼ぶこととする。これを満たすようなVri_jは、例えば、シ
ミュレーションや実験から定めることが可能である。
、V0以上V0+(m+1)×ΔVth以下の区間に含まれるように決める。ΔVthは
、書き込み後のメモリセルの状態の分布幅を決める量である。ΔVthが小さいと書き込
み後のメモリセルの状態の分布は狭くなる。メモリセルに書き込むデータの多値の度合い
”n”や電源電位等を考慮して決定する。
の要因によるばらつきも考えられる。つまり、トランジスタ201のVthを固定しても
電位Vinは依然狭い分布を有すると考えられる。これを考慮する場合には、より正確に
は、Vri_jを、例えば、Vri_jの分布の代表値に設定すれば良い。
を用いた複数回の比較の方法を、例を挙げて説明する。例えば、複数の電位Vri_1〜
Vri_(m−1)を順にm−1回の比較を行うことで、メモリセルのトランジスタ20
1のしきい値電圧Vthがどの区間に属するかを判定することができる。
ことも可能である。図19を用いて、m=8の場合について、3回の比較を行うことでメ
モリセルのトランジスタ201のしきい値電圧Vthがどの区間に属するかを判定する方
法を説明する。
電位である、電位Vri_4を用いて、電位Vinとの1回目の比較を行う。1回目の比
較の結果、センスアンプ回路の出力が”0”(SA_OUT=”0”)、つまり電位Vi
n<電位Vri_4の場合、複数の電位Vri_1〜Vri_4の中央付近の電位である
、電位Vri_2を読み出し電位Vreadとして、電位Vinとの2回目の比較を行う
。また、センスアンプ回路の出力が”1”(SA_OUT=”1”)、つまり電位Vin
>電位Vri_4の場合、複数の電位Vri_4〜Vri_7の中央付近の電位である、
電位Vri_6を読み出し電位Vreadとして、電位Vinとの2回目の比較を行う。
つまり電位Vin<電位Vri_2の場合、電位Vri_1を読み出し電位Vreadと
して、電位Vinとの3回目の比較を行う。同様に、SA_OUT=”1”、つまり電位
Vin>電位Vri_2の場合、電位Vri_3を読み出し電位Vreadとして、電位
Vinとの3回目の比較を行う。同様に、電位Vri_6を読み出し電位Vreadとし
た比較の結果、SA_OUT=”0”、つまり電位Vin<電位Vri_6の場合、電位
Vri_5を読み出し電位Vreadとして、電位Vinとの3回目の比較を行う。同様
に、SA_OUT=”1”、つまり電位Vin>電位Vri_6の場合、電位Vri_7
を読み出し電位Vreadとして、電位Vinとの3回目の比較を行う。
01のしきい値電圧Vthは、区間0に属すると判定することができる。以下同様に、電
位Vin>電位Vri_1なら区間1に、電位Vin<電位Vri_3なら区間2に、電
位Vin>電位Vri_3なら区間3に、電位Vin<電位Vri_5なら区間4に、電
位Vin>電位Vri_5なら区間5に、電位Vin<電位Vri_7なら区間6に、電
位Vin>電位Vri_7なら区間7に、メモリセルのトランジスタ201のしきい値電
圧Vthは、属すると判定することができる。以上のように、比較結果をフィードバック
して繰り返し比較することにより、区間がm=2M個の場合でも、比較の回数をM回に低
減して読み出しを行うことができる。
線の充放電を伴わないため、高速な読み出しが可能である。
い整数)を用いた比較の方法として、複数回の比較を行う例を説明したが、1回だけの比
較を行うことも可能である。具体的には、読み出し回路に、センスアンプ回路をm−1個
設ければよい。
書き込む。データとして、”0”、”1”、・・・”n−1”のn値を書き込むこととす
る。また、トランジスタ201のしきい値電圧が代表値Vth_typであるメモリセル
にデータ”i”(i=0〜nの整数)を書き込む際の書き込み電位をVw_iとする。
間に属するかに基づいて補正した書き込み電位を用いて書き込みを行う。例えば、トラン
ジスタ201のしきい値電圧の代表値Vth_typを含む区間を区間i0とする。この
とき、区間i0+k(kは−i0〜m−1−i0の整数)での補正電圧はk×ΔVthと
する。表1にトランジスタ201のしきい値電圧の各区間の範囲に対応する、しきい値電
圧と、補正電圧を示す。
電圧をΔVthとし、区間i0よりΔVthだけ小さい隣の区間では、補正電圧を−ΔV
thとする。そして、メモリセルが区間(i0+k)に属する場合、補正した書き込み電
位であるVw_i+k×ΔVthを用いて書き込みを行う。
の結果、多値の度合を向上させることが可能である。また、本発明の一態様である書き込
み動作では、初回に一度書き込んで読み出すだけであるから、従来のベリファイ書き込み
動作が、書き込みと読み出しを何回も繰り返すのと比較して、高速な書き込みを実現する
ことができる。
タ書き込み後の一例(図20(A))と、補正を行った場合のデータ書き込み後の一例(
図20(B))をそれぞれ示す。図20(A)では、書き込み電位はメモリセルに依らず
一定であり、書き込み後の状態は、トランジスタ201のしきい値電圧の分布と同程度の
分布を有する。その結果、例えばメモリセルは4値以下の状態しか格納することができな
い。一方、図20(B)では、書き込み電位がメモリセル毎に補正されるため、書き込み
後の状態は、ΔVth程度の狭い分布を有する。その結果、例えばメモリセルは16値の
状態を格納することができる。
説明する。
電位Vreadとして複数の電位Vr_j〜Vr_n−2(n−2は0より大きい整数)
から選ばれた電位Vr_j(j=0〜n−2の整数)を用いて、複数回の比較を行う。読
み出し電位Vr_jは、データ”j”のメモリセルを読み出したときの電位Vinの値と
、データ”j+1”のメモリセルを読み出したときの電位Vinの値の間の電位となるよ
うに決める。
を行う方法を例を挙げて説明する。例えば、複数の電位Vr_j(j=0〜n−2の整数
)を順にn−1回の比較を行うことで、メモリセルの状態がデータ”0”、”1”、・・
・”n”のどの状態にあるかを判定することができる。また、第1の読み出し動作で図1
9を用いて説明した方法と同様な方法を用いることも可能である。その結果、少ない比較
回数で読み出すこともできる。さらに、センスアンプ回路をn−1個設けて、1回の比較
で読み出しを行うことも可能である。
位をVdd=2V、トランジスタ201のしきい値電圧の代表値をVth_typ=0.
3V、トランジスタ201のしきい値電圧の区間幅をΔVth=0.04V、トランジス
タ201のしきい値電圧の区間数、及び第1の読み出し動作の読み出し電位のVinの区
間数をm=8、第1の書き込み動作の書き込み電位をVwi=0.98V、とすれば良い
。
す値を、第1の読み出しに係る読み出し電位Vri_0〜Vri_8(i=0〜8の整数
)は表4に示す値を、第2の書き込みの補正前書き込み電位Vw_0〜Vw_15(i=
0〜15の整数)は表5に示す値を、格納されたデータの読み出しに係る読み出し電位V
r_0〜Vr_14は表6に示す値を、それぞれ用いることができる。このような電圧値
を用いることで、Vdd=2V以内の電位で書き込み動作および読み出し動作を行うこと
ができる。
の書き込み)、第1の読み出し(ばらつき情報取得のための読み出し)、第2の書き込み
(格納するデータの書き込み)の3つのステップを有する。第1の書き込みと第1の読み
出しを行うことで、メモリセルのばらつき情報を取得し、第2の書き込みにおいて、取得
したメモリセルのばらつき情報をもとに補正した書き込み電圧を用いて所定のデータをメ
モリセルに書き込むことを特徴とする。その結果、書き込み後の状態の分布を狭くするこ
とが可能となる。
体装置のブロック回路図の一例を示す。例えば、多値の度合いがn=4であれば、記憶容
量は2×kr×(kc×kw)ビット、n=16であれば、記憶容量は4×kr×(kc
×kw)ビットとなる。一般に、n=2k(kは1以上の整数)であれば、2値の場合と
比較して、メモリ容量はk倍となる。
のビット線BL(1_1)〜BL(kw_kc)及び第1信号線S1(1_1)〜S1(
kw_kc)と、複数のメモリセル200(1、1)〜200(kr、kw_kc)が縦
kr個(行)×横(kc×kw)個(列)(kr、kc、kwは自然数)のマトリクス状
に配置されたメモリセルアレイ210と、読み出し回路212、書き込み回路211、複
数のマルチプレクサ219、第2信号線及びワード線の駆動回路213、列デコーダ21
4、アドレスバッファ215、データバッファ218、電位生成回路217、制御回路2
16などの周辺回路によって構成されている。他の周辺回路として、リフレッシュ回路等
が設けられてもよい。なお、kcは列デコーダ214によって独立に選択できる列の数、
kwは同時に選択される列の数である。
して、メモリセル200(i、j)を考える。ここで、iは1以上kr以下の整数、jは
1以上kc×kw以下の整数)は、ビット線BL(j)、第1信号線S1(j)、ワード
線WL(i)及び第2信号線S2(i)、ソース配線にそれぞれ接続されている。また、
ビット線BL(1_1)〜BL(kw_kc)及び第1信号線S1(1_1)〜S1(k
w_kc)は、マルチプレクサ219に接続されている。ワード線WL(1)〜WL(k
r)及び第2信号線S2(1)〜S2(kr)はワード線及び第2信号線の駆動回路21
3にそれぞれ接続されている。
図15、図16に示した回路を用いることができる。
のビット線から選択されたビット線を読み出し回路212に接続する。具体的には、kc
本の制御信号のうち一本の信号がアサートされ、アサートされた制御信号が制御するビッ
ト線をBL_S線と接続する。また、マルチプレクサ219は、kc本の第1信号線S1
から選択された第1信号線を書き込み回路211に接続する。具体的には、kc本の制御
信号のうち一本の信号がアサートされ、アサートされた制御信号が制御する第1信号線を
S1_S線と接続する。
16より出力される制御信号等を入力信号とし、アドレスが指定する1本の出力信号をア
サートし、他の出力信号をデアサートする。
219を設ける必要はない。この場合、書き込み回路211と第1信号線S1を直接接続
させ、読み出し回路212とビット線BLを直接接続させればよい。
アドレスや、制御回路216より出力される制御信号等を入力信号とし、アドレスが指定
するワード線及び第2信号線とそれ以外のワード線及び第2信号線にそれぞれ所定の電位
を印加する。
Vwrite、読み出し電位Vread、VBL_0、VS1_0等を出力する。書き込
み電位Vwriteは、第1の書き込み動作ではVwiを、第2の書き込み動作では、書
き込みデータと第1の読み出しの結果に応じて補正した書き込み電位(Vw_j(j=0
〜n−1の整数))を出力する。読み出し電位Vreadは、データ読み出し動作ではV
r_j(j=0〜n−2の整数)のいずれかの電位を、第1の読み出し動作ではVri_
j(j=0〜m+1の整数)のいずれかの電位を出力する。これらの電位は、制御回路の
出力信号によって指定される。例えば、制御回路から出力された電圧レベルを表すデジタ
ル信号を入力信号とするデジタルアナログコンバータ(DAC)を有していてもよい。
電位Vreadを出力しても良い。例えば、書き込み回路211が複数ある場合で、それ
ぞれに異なる電位を書き込む必要がある場合には、複数の書き込み電位Vwriteによ
って、それぞれの書き込み回路211に、適切な電位を供給することができる。また、例
えば、読み出し回路212が複数ある場合で、図19に示すように、比較結果をフィード
バックして繰り返し比較する方法を取る場合には、複数の読み出し電位Vreadによっ
て、それぞれの読み出し回路212に、適切な電位を供給することができる。
力される制御信号を入力信号とし、制御信号に従って、所定のタイミングで所定の列アド
レスや行アドレスを出力する。アドレスレジスタを有していても良い。
の出力信号や制御回路216から出力される制御信号を入力信号とし、書き込み回路21
1に入力する信号や半導体装置から出力されるDout信号や制御回路216に入力する
信号を出力信号とする。データバッファ218は、データレジスタを有し、制御信号に従
って、所定のタイミングで各種入力信号をデータレジスタに格納する。制御回路216に
入力する出力信号は、書き込み電位Vwriteや読み出し電位Vreadを選択するた
めに必要な信号で、メモリセルに書き込むデータやメモリセルから読み出したデータ等で
ある。
ァ218からの出力信号を入力信号とし、電位生成回路217、アドレスバッファ215
、データバッファ218、列デコーダ214、第2信号線及びワード線の駆動回路213
等へ各種制御信号を出力する。制御信号は、データ書き込み動作やデータ読み出し動作を
実行するためのタイミング制御信号や使用する電位等の情報を有する制御信号である。特
に、第2の書き込み動作においては、書き込み電位の情報と補正電圧の情報から補正した
書き込み電位の情報を生成し、出力する。制御回路216は、書き込み電位の情報と補正
電圧の情報から補正した書き込み電位の情報を生成するためのROMを有していても良い
。例えば、書き込み電位の情報を4ビット、補正電圧の情報を3ビット、補正した書き込
み電位を6ビットで表す場合には、8kbitのROMを有していてもよい。或いは、書
き込み電位の情報と補正電圧の情報から補正した書き込み電位の情報を生成するための演
算回路を有していてもよい。
としたが、読み出し電位Vreadを他の構成によって生成することも可能である。例え
ば、メモリセルとVinを生成する回路と同じ構成の参照回路を設けて、参照回路が有す
るメモリセルのノードAの電位を制御することで、Vreadを生成することが可能であ
る。なお、読み出し回路212がセンスアンプ回路を一つ有する構成を示したが、複数の
センスアンプ回路を有しても良い。読み出し回路212が複数のセンスアンプ回路を有す
ることで、読み出し回数を減らすことが可能である。
長時間にわたり情報を保持することが可能である。つまり、DRAMなどで必要とされる
リフレッシュ動作が不要であり、消費電力を抑制することができる。また、実質的な不揮
発性の記憶装置として用いることが可能である。
高い電圧を必要とせず、素子の劣化の問題もない。さらに、トランジスタのオン、オフに
よって、情報の書き込みや消去が行われるため、高速な動作も容易に実現しうる。また、
トランジスタに入力する電位を制御することで情報を直接書き換えることが可能である。
これにより、フラッシュメモリなどにおいて必要とされる消去動作が不要であり、消去動
作に起因する動作速度の低下を抑制することができる。
タと比較して、さらなる高速動作が可能なため、これを用いることにより、記憶内容の読
み出しを高速に行うことが可能である。
ることができる。よって、半導体装置の小型化、高集積化を図ることができる。
位をメモリセルに書き込むことによって、書き込み後のメモリセルの状態の分布を狭くす
ることができる。その結果、多値の度合を向上させることが可能である。本発明の一態様
である書き込み動作では、フローティングとなるノードの電位を直接制御することができ
るので、第1の書き込み、第1の読み出し、第2の書き込みという3ステップの書き込み
動作によって高精度のしきい値電圧制御を実現することができる。その結果、従来のベリ
ファイ書き込み動作において書き込みと読み出しを何回も繰り返すのと比較して、高速な
書き込みを実現することができる。
本実施の形態では、先の実施の形態で得られる半導体装置を搭載した電子機器の例につい
て図22を用いて説明する。先の実施の形態で得られる半導体装置は、電力の供給がない
場合でも、情報を保持することが可能である。また、書き込み、消去に伴う劣化が生じな
い。さらに、その動作も高速である。このため、当該半導体装置を用いて新たな構成の電
子機器を提供することが可能である。なお、先の実施の形態に係る半導体装置は、集積化
されて回路基板などに実装され、各電子機器の内部に搭載されることになる。
ータであり、本体301、筐体302、表示部303、キーボード304などによって構
成されている。本発明の一態様に係る半導体装置をノート型のパーソナルコンピュータに
適用することで、電力の供給がない場合でも、情報を保持することが可能である。また、
書き込み、消去に伴う劣化が生じない。さらに、その動作も高速である。このため、本発
明の一態様に係る半導体装置をノート型のパーソナルコンピュータに適用することは好適
である。
、本体311には表示部313と、外部インターフェイス315と、操作ボタン314等
が設けられている。また操作用の付属品としてスタイラス312がある。本発明の一態様
に係る半導体装置をPDAに適用することで、電力の供給がない場合でも、情報を保持す
ることが可能である。また、書き込み、消去に伴う劣化が生じない。さらに、その動作も
高速である。このため、本発明の一態様に係る半導体装置をPDAに適用することは好適
である。
電子書籍320を示す。電子書籍320は、筐体321および筐体323の2つの筐体で
構成されている。筐体321および筐体323は、軸部337により一体とされており、
該軸部337を軸として開閉動作を行うことができる。このような構成により、電子書籍
320は、紙の書籍のように用いることが可能である。本発明の一態様に係る半導体装置
を電子ペーパーに適用することで、電力の供給がない場合でも、情報を保持することが可
能である。また、書き込み、消去に伴う劣化が生じない。さらに、その動作も高速である
。このため、本発明の一態様に係る半導体装置を電子ペーパーに適用することは好適であ
る。
いる。表示部325および表示部327は、続き画面を表示する構成としてもよいし、異
なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば
右側の表示部(図22(C)では表示部325)に文章を表示し、左側の表示部(図22
(C)では表示部327)に画像を表示することができる。
体321は、電源331、操作キー333、スピーカー335などを備えている。操作キ
ー333により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポ
インティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部
接続用端子(イヤホン端子、USB端子、またはACアダプタおよびUSBケーブルなど
の各種ケーブルと接続可能な端子など)、記録媒体挿入部などを備える構成としてもよい
。さらに、電子書籍320は、電子辞書としての機能を持たせた構成としてもよい。
子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも
可能である。
である。例えば、電子書籍以外にも、ポスター、電車などの乗り物の車内広告、クレジッ
トカード等の各種カードにおける表示などに適用することができる。
話機は、筐体340および筐体341の二つの筐体で構成されている。筐体341は、表
示パネル342、スピーカー343、マイクロフォン344、ポインティングデバイス3
46、カメラ用レンズ347、外部接続端子348などを備えている。また、筐体340
は、当該携帯電話機の充電を行う太陽電池セル349、外部メモリスロット350などを
備えている。また、アンテナは筐体341に内蔵されている。本発明の一態様に係る半導
体装置を携帯電話機に適用することで、電力の供給がない場合でも、情報を保持すること
が可能である。また、書き込み、消去に伴う劣化が生じない。さらに、その動作も高速で
ある。このため、本発明の一態様に係る半導体装置を携帯電話機に適用することは好適で
ある。
る複数の操作キー345を点線で示している。なお、当該携帯電話は、太陽電池セル34
9で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路を実装している。ま
た、上記構成に加えて、非接触ICチップ、小型記録装置などを内蔵した構成とすること
もできる。
42と同一面上にカメラ用レンズ347を備えているため、テレビ電話が可能である。ス
ピーカー343およびマイクロフォン344は音声通話に限らず、テレビ電話、録音、再
生などが可能である。さらに、筐体340と筐体341はスライドし、図22(D)のよ
うに展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可
能である。
り、充電やデータ通信が可能になっている。また、外部メモリスロット350に記録媒体
を挿入し、より大量のデータの保存および移動に対応できる。また、上記機能に加えて、
赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
ジタルカメラは、本体361、表示部(A)367、接眼部363、操作スイッチ364
、表示部(B)365、バッテリー366などによって構成されている。本発明の一態様
に係る半導体装置をデジタルカメラに適用することで、電力の供給がない場合でも、情報
を保持することが可能である。また、書き込み、消去に伴う劣化が生じない。さらに、そ
の動作も高速である。このため、本発明の一態様に係る半導体装置をデジタルカメラに適
用することは好適である。
ビジョン装置370では、筐体371に表示部373が組み込まれている。表示部373
により、映像を表示することが可能である。なお、ここでは、スタンド375により筐体
371を支持した構成を示している。
操作機380により行うことができる。リモコン操作機380が備える操作キー379に
より、チャンネルや音量の操作を行うことができ、表示部373に表示される映像を操作
することができる。また、リモコン操作機380に、当該リモコン操作機380から出力
する情報を表示する表示部377を設ける構成としてもよい。本発明の一態様に係る半導
体装置をテレビジョン装置に適用することで、電力の供給がない場合でも、情報を保持す
ることが可能である。また、書き込み、消去に伴う劣化が生じない。さらに、その動作も
高速である。このため、本発明の一態様に係る半導体装置をテレビジョン装置に適用する
ことは好適である。
る。受信機により、一般のテレビ放送の受信を行うことができる。また、モデムを介して
有線または無線による通信ネットワークに接続することにより、一方向(送信者から受信
者)または双方向(送信者と受信者間、あるいは受信者間同士など)の情報通信を行うこ
とが可能である。
合わせて用いることができる
102 保護層
104 半導体領域
106 素子分離絶縁層
108 ゲート絶縁層
110 ゲート電極
112 絶縁層
114 不純物領域
116 チャネル形成領域
118 サイドウォール絶縁層
120 高濃度不純物領域
122 金属層
124 金属化合物領域
126 層間絶縁層
128 層間絶縁層
130a ソース電極またはドレイン電極
130b ソース電極またはドレイン電極
130c 電極
132 絶縁層
134 導電層
136a 電極
136b 電極
136c 電極
136d ゲート電極
138 ゲート絶縁層
140 酸化物半導体層
142a ソース電極またはドレイン電極
142b ソース電極またはドレイン電極
144 保護絶縁層
146 層間絶縁層
148 導電層
150a 電極
150b 電極
150c 電極
150d 電極
150e 電極
152 絶縁層
154a 電極
154b 電極
154c 電極
154d 電極
160 トランジスタ
162 トランジスタ
200 メモリセル
201 トランジスタ
202 トランジスタ
203 トランジスタ
210 メモリセルアレイ
211 書き込み回路
212 読み出し回路
213 駆動回路
214 列デコーダ
215 アドレスバッファ
216 制御回路
217 電位生成回路
218 データバッファ
219 マルチプレクサ
301 本体
302 筐体
303 表示部
304 キーボード
311 本体
312 スタイラス
313 表示部
314 操作ボタン
315 外部インターフェイス
320 電子書籍
321 筐体
323 筐体
325 表示部
327 表示部
331 電源
333 操作キー
335 スピーカー
337 軸部
340 筐体
341 筐体
342 表示パネル
343 スピーカー
344 マイクロフォン
345 操作キー
346 ポインティングデバイス
347 カメラ用レンズ
348 外部接続端子
349 太陽電池セル
350 外部メモリスロット
361 本体
363 接眼部
364 操作スイッチ
365 表示部(B)
366 バッテリー
367 表示部(A)
370 テレビジョン装置
371 筐体
373 表示部
375 スタンド
377 表示部
379 操作キー
380 リモコン操作機
Claims (2)
- 第1及び2のトランジスタを有し、
前記第1のトランジスタは、チャネル形成領域にシリコンを有し、
前記第2のトランジスタは、チャネル形成領域に酸化物半導体を有する半導体装置であって、
前記第1のトランジスタのゲート電極の上方に、第1の絶縁層を有し、
前記第1の絶縁層の上方に、前記酸化物半導体を有し、
前記酸化物半導体の上方に、第2の絶縁層を有し、
前記第1の絶縁層は、第1の開口部を有し、
前記第2の絶縁層は、第2の開口部及び第3の開口部を有し、
前記第1の開口部は、前記第2の開口部と重なる領域を有し、
前記第1の開口部は、前記第3の開口部と重ならず、
前記第1のトランジスタのゲートは、前記第1乃至第3の開口部を介して前記第2のトランジスタのソース又はドレインの一方と電気的に接続される半導体装置。 - チャネル形成領域を有するシリコンと、
前記シリコン上方の第1及び第2の導電層と、
前記第1及び第2の導電層上方の第1の絶縁層と、を有し、
前記第1及び第2の導電層は、前記第1の絶縁層の下面と接し、
前記第2の導電層は、前記第1の絶縁層を介して酸化物半導体層と重なる領域を有し、
前記酸化物半導体層の上方に、第2の絶縁層を有し、
前記第1の絶縁層は、第1の開口部を有し、
前記第2の絶縁層は、第2の開口部及び第3の開口部を有し、
前記第1の開口部は、前記第2の開口部と重なる領域を有し、
前記第1の開口部は、前記第3の開口部と重ならず、
前記第1の導電層は、前記第1乃至第3の開口部を介して前記酸化物半導体層と電気的に接続された半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021095737A JP7122435B2 (ja) | 2009-11-13 | 2021-06-08 | 半導体装置 |
JP2022126249A JP7376651B2 (ja) | 2009-11-13 | 2022-08-08 | 半導体装置 |
JP2023184229A JP2024001267A (ja) | 2009-11-13 | 2023-10-26 | 半導体装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009260341 | 2009-11-13 | ||
JP2009260341 | 2009-11-13 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017123868A Division JP6602819B2 (ja) | 2009-11-13 | 2017-06-26 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021095737A Division JP7122435B2 (ja) | 2009-11-13 | 2021-06-08 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020074386A true JP2020074386A (ja) | 2020-05-14 |
JP7071952B2 JP7071952B2 (ja) | 2022-05-19 |
Family
ID=43991593
Family Applications (9)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010251039A Withdrawn JP2011123986A (ja) | 2009-11-13 | 2010-11-09 | 半導体装置および半導体装置の駆動方法 |
JP2012198520A Active JP5235242B2 (ja) | 2009-11-13 | 2012-09-10 | 半導体装置 |
JP2015008813A Expired - Fee Related JP5922807B2 (ja) | 2009-11-13 | 2015-01-20 | 半導体装置 |
JP2016071290A Expired - Fee Related JP6167200B2 (ja) | 2009-11-13 | 2016-03-31 | 半導体装置 |
JP2017123868A Active JP6602819B2 (ja) | 2009-11-13 | 2017-06-26 | 半導体装置 |
JP2019185871A Active JP7071952B2 (ja) | 2009-11-13 | 2019-10-09 | 半導体装置 |
JP2021095737A Active JP7122435B2 (ja) | 2009-11-13 | 2021-06-08 | 半導体装置 |
JP2022126249A Active JP7376651B2 (ja) | 2009-11-13 | 2022-08-08 | 半導体装置 |
JP2023184229A Pending JP2024001267A (ja) | 2009-11-13 | 2023-10-26 | 半導体装置 |
Family Applications Before (5)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010251039A Withdrawn JP2011123986A (ja) | 2009-11-13 | 2010-11-09 | 半導体装置および半導体装置の駆動方法 |
JP2012198520A Active JP5235242B2 (ja) | 2009-11-13 | 2012-09-10 | 半導体装置 |
JP2015008813A Expired - Fee Related JP5922807B2 (ja) | 2009-11-13 | 2015-01-20 | 半導体装置 |
JP2016071290A Expired - Fee Related JP6167200B2 (ja) | 2009-11-13 | 2016-03-31 | 半導体装置 |
JP2017123868A Active JP6602819B2 (ja) | 2009-11-13 | 2017-06-26 | 半導体装置 |
Family Applications After (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021095737A Active JP7122435B2 (ja) | 2009-11-13 | 2021-06-08 | 半導体装置 |
JP2022126249A Active JP7376651B2 (ja) | 2009-11-13 | 2022-08-08 | 半導体装置 |
JP2023184229A Pending JP2024001267A (ja) | 2009-11-13 | 2023-10-26 | 半導体装置 |
Country Status (6)
Country | Link |
---|---|
US (2) | US8576620B2 (ja) |
JP (9) | JP2011123986A (ja) |
KR (1) | KR101893332B1 (ja) |
CN (1) | CN102612714B (ja) |
TW (1) | TWI508229B (ja) |
WO (1) | WO2011058934A1 (ja) |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102612714B (zh) * | 2009-11-13 | 2016-06-29 | 株式会社半导体能源研究所 | 半导体器件及其驱动方法 |
WO2011065258A1 (en) | 2009-11-27 | 2011-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
CN104022115B (zh) * | 2009-12-25 | 2017-04-12 | 株式会社半导体能源研究所 | 半导体装置 |
KR101870119B1 (ko) | 2009-12-25 | 2018-06-25 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
WO2011086871A1 (en) * | 2010-01-15 | 2011-07-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8664658B2 (en) | 2010-05-14 | 2014-03-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP5743790B2 (ja) | 2010-08-06 | 2015-07-01 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US8520426B2 (en) | 2010-09-08 | 2013-08-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for driving semiconductor device |
JP2012256821A (ja) | 2010-09-13 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | 記憶装置 |
US8659957B2 (en) * | 2011-03-07 | 2014-02-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of driving semiconductor device |
JP2012209543A (ja) | 2011-03-11 | 2012-10-25 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US8848464B2 (en) | 2011-04-29 | 2014-09-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of driving semiconductor device |
JP6081171B2 (ja) | 2011-12-09 | 2017-02-15 | 株式会社半導体エネルギー研究所 | 記憶装置 |
TWI536388B (zh) * | 2012-01-12 | 2016-06-01 | Sharp Kk | Semiconductor memory circuits and devices |
KR102083380B1 (ko) * | 2012-01-25 | 2020-03-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
JP6259575B2 (ja) * | 2012-02-23 | 2018-01-10 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
WO2013153853A1 (ja) * | 2012-04-12 | 2013-10-17 | シャープ株式会社 | 半導体記憶装置 |
US9208849B2 (en) | 2012-04-12 | 2015-12-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for driving semiconductor device, and electronic device |
US8929128B2 (en) | 2012-05-17 | 2015-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Storage device and writing method of the same |
KR102119914B1 (ko) | 2012-05-31 | 2020-06-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
EP2867387A4 (en) * | 2012-06-29 | 2016-03-09 | Semiconductor Energy Lab | METHOD OF USING CATHODIC SPUTTER TARGET AND METHOD OF MANUFACTURING OXIDE FILM |
US9437273B2 (en) | 2012-12-26 | 2016-09-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9286953B2 (en) | 2013-02-28 | 2016-03-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
KR20150128823A (ko) * | 2013-03-14 | 2015-11-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 구동 방법 및 반도체 장치 |
US9887212B2 (en) | 2014-03-14 | 2018-02-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
JP6487738B2 (ja) | 2014-03-31 | 2019-03-20 | 株式会社半導体エネルギー研究所 | 半導体装置、電子部品 |
JP6739150B2 (ja) * | 2014-08-08 | 2020-08-12 | 株式会社半導体エネルギー研究所 | 半導体装置、発振回路、位相同期回路及び電子機器 |
KR102481037B1 (ko) | 2014-10-01 | 2022-12-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 배선층 및 그 제작 방법 |
JP6667267B2 (ja) * | 2014-12-08 | 2020-03-18 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9633710B2 (en) | 2015-01-23 | 2017-04-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for operating semiconductor device |
JP6115882B1 (ja) * | 2016-03-04 | 2017-04-19 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
KR102458660B1 (ko) | 2016-08-03 | 2022-10-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 전자 기기 |
JP6963463B2 (ja) * | 2016-11-10 | 2021-11-10 | 株式会社半導体エネルギー研究所 | 半導体装置、電子部品、及び電子機器 |
EP3621078B1 (en) * | 2018-09-10 | 2021-10-27 | IMEC vzw | Non-volatile memory based on ferroelectric fets |
US11422886B2 (en) * | 2020-01-09 | 2022-08-23 | Microsoft Technology Licensing, Llc | Die level data redundancy in solid state storage devices |
CN111785723B (zh) * | 2020-07-24 | 2023-07-11 | 上海华虹宏力半导体制造有限公司 | 一种分栅式存储器的制造方法 |
KR102405521B1 (ko) * | 2021-01-06 | 2022-06-03 | 연세대학교 산학협력단 | 강유전체 메모리 장치 및 이의 리드/라이트 방법 |
CN116133407B (zh) * | 2022-05-17 | 2023-07-21 | 北京超弦存储器研究院 | 一种半导体器件结构及其制造方法、dram和电子设备 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003060060A (ja) * | 2001-08-21 | 2003-02-28 | Fujitsu Ltd | 半導体集積回路装置 |
JP2007115902A (ja) * | 2005-10-20 | 2007-05-10 | Canon Inc | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
US20080283873A1 (en) * | 2007-05-14 | 2008-11-20 | Samsung Electronics Co., Ltd. | Semiconductor device and method of manufacturing the same |
JP2009038368A (ja) * | 2007-07-11 | 2009-02-19 | Semiconductor Energy Lab Co Ltd | 半導体装置、電子機器、半導体装置の作製方法 |
JP2009060087A (ja) * | 2007-08-29 | 2009-03-19 | Samsung Electronics Co Ltd | 逆転構造の不揮発性メモリ素子、そのスタックモジュール及びその製造方法 |
JP2009158528A (ja) * | 2007-12-25 | 2009-07-16 | Sharp Corp | 半導体装置 |
Family Cites Families (167)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56163585A (en) * | 1980-05-17 | 1981-12-16 | Semiconductor Res Found | Semiconductor memory |
EP0049326A1 (en) * | 1980-10-03 | 1982-04-14 | Rockwell International Corporation | Semi-conductor memory device for digital and analog memory application using single MOSFET memory cells |
JPS6034199B2 (ja) | 1980-12-20 | 1985-08-07 | 株式会社東芝 | 半導体記憶装置 |
EP0053878B1 (en) | 1980-12-08 | 1985-08-14 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
JPS60130160A (ja) * | 1983-12-19 | 1985-07-11 | Hitachi Ltd | 半導体記憶装置 |
JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
JPS62274773A (ja) | 1986-05-23 | 1987-11-28 | Hitachi Ltd | 半導体記憶装置 |
JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法 |
JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JP2775040B2 (ja) | 1991-10-29 | 1998-07-09 | 株式会社 半導体エネルギー研究所 | 電気光学表示装置およびその駆動方法 |
JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
KR960701449A (ko) * | 1993-03-17 | 1996-02-24 | 더글라스 클린트 | 랜덤 액세스 메모리에 기초하여 구성할 수 있는 어레이(random access memory(ram) based configurable arrays) |
JP3311092B2 (ja) * | 1993-07-23 | 2002-08-05 | 株式会社東芝 | 多値メモリ |
JPH07211084A (ja) * | 1994-01-18 | 1995-08-11 | Sunao Shibata | 半導体装置 |
JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
JP3153730B2 (ja) * | 1995-05-16 | 2001-04-09 | 株式会社東芝 | 不揮発性半導体記憶装置 |
WO1997006554A2 (en) | 1995-08-03 | 1997-02-20 | Philips Electronics N.V. | Semiconductor device provided with transparent switching element |
JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
US5808932A (en) * | 1996-12-23 | 1998-09-15 | Lsi Logic Corporation | Memory system which enables storage and retrieval of more than two states in a memory cell |
KR100219519B1 (ko) | 1997-01-10 | 1999-09-01 | 윤종용 | 페로일렉트릭 플로팅 게이트 램을 구비하는 반도체 메모리 디바이스 및 그 제조방법 |
US6016268A (en) * | 1997-02-18 | 2000-01-18 | Richard Mann | Three transistor multi-state dynamic memory cell for embedded CMOS logic applications |
US5995410A (en) * | 1997-06-20 | 1999-11-30 | Micron Technology, Inc. | Multiplication of storage capacitance in memory cells by using the Miller effect |
KR100339023B1 (ko) * | 1998-03-28 | 2002-09-18 | 주식회사 하이닉스반도체 | 문턱전압을조절할수있는플래쉬메모리장치의센싱회로 |
JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Hoya株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
JP3110397B2 (ja) | 1998-09-30 | 2000-11-20 | 日本電気アイシーマイコンシステム株式会社 | 不揮発性半導体記憶装置の書き込み方法および記録媒体 |
JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
JP3955409B2 (ja) * | 1999-03-17 | 2007-08-08 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
WO2000070683A1 (fr) * | 1999-05-13 | 2000-11-23 | Hitachi, Ltd. | Mémoire à semi-conducteurs |
TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
JP3749101B2 (ja) | 2000-09-14 | 2006-02-22 | 株式会社ルネサステクノロジ | 半導体装置 |
JP2002133876A (ja) * | 2000-10-23 | 2002-05-10 | Hitachi Ltd | 半導体記憶装置 |
KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
JP2002368226A (ja) * | 2001-06-11 | 2002-12-20 | Sharp Corp | 半導体装置、半導体記憶装置及びその製造方法、並びに携帯情報機器 |
JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
US7061014B2 (en) | 2001-11-05 | 2006-06-13 | Japan Science And Technology Agency | Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
JP2003151298A (ja) * | 2001-11-13 | 2003-05-23 | Sharp Corp | 電気的消去・書き込み可能な不揮発性半導体記憶装置の試験装置 |
JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | LnCuO(S,Se,Te)単結晶薄膜の製造方法 |
US7049190B2 (en) | 2002-03-15 | 2006-05-23 | Sanyo Electric Co., Ltd. | Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device |
US6560142B1 (en) * | 2002-03-22 | 2003-05-06 | Yoshiyuki Ando | Capacitorless DRAM gain cell |
JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
US6704218B2 (en) * | 2002-04-02 | 2004-03-09 | Agilent Technologies, Inc. | FeRAM with a single access/multiple-comparison operation |
US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
US7189992B2 (en) | 2002-05-21 | 2007-03-13 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures having a transparent channel |
JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
JP4086583B2 (ja) * | 2002-08-08 | 2008-05-14 | シャープ株式会社 | 不揮発性半導体メモリ装置およびデータ書き込み制御方法 |
US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
US6809979B1 (en) * | 2003-03-04 | 2004-10-26 | Fernandez & Associates, Llp | Complete refresh scheme for 3T dynamic random access memory cells |
JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
JP2005050424A (ja) | 2003-07-28 | 2005-02-24 | Renesas Technology Corp | 抵抗値変化型記憶装置 |
US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
CN102867855B (zh) | 2004-03-12 | 2015-07-15 | 独立行政法人科学技术振兴机构 | 薄膜晶体管及其制造方法 |
JP2005268662A (ja) | 2004-03-19 | 2005-09-29 | Seiko Epson Corp | 3次元デバイスの製造方法 |
US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
JP4927321B2 (ja) | 2004-06-22 | 2012-05-09 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
KR100689818B1 (ko) | 2004-11-05 | 2007-03-08 | 삼성전자주식회사 | 절연층상 단결정 반도체 박막 형성방법 및 그에 의해제조된 반도체소자 |
US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
CN102945857B (zh) | 2004-11-10 | 2015-06-03 | 佳能株式会社 | 无定形氧化物和场效应晶体管 |
US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
WO2006051994A2 (en) | 2004-11-10 | 2006-05-18 | Canon Kabushiki Kaisha | Light-emitting device |
CA2585071A1 (en) | 2004-11-10 | 2006-05-18 | Canon Kabushiki Kaisha | Field effect transistor employing an amorphous oxide |
JP5138163B2 (ja) * | 2004-11-10 | 2013-02-06 | キヤノン株式会社 | 電界効果型トランジスタ |
US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
JP5053537B2 (ja) | 2004-11-10 | 2012-10-17 | キヤノン株式会社 | 非晶質酸化物を利用した半導体デバイス |
US7173859B2 (en) * | 2004-11-16 | 2007-02-06 | Sandisk Corporation | Faster programming of higher level states in multi-level cell flash memory |
US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
TWI390735B (zh) | 2005-01-28 | 2013-03-21 | Semiconductor Energy Lab | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
TWI412138B (zh) | 2005-01-28 | 2013-10-11 | Semiconductor Energy Lab | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
US7544967B2 (en) | 2005-03-28 | 2009-06-09 | Massachusetts Institute Of Technology | Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications |
US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
US7206230B2 (en) | 2005-04-01 | 2007-04-17 | Sandisk Corporation | Use of data latches in cache operations of non-volatile memories |
US7196928B2 (en) * | 2005-04-05 | 2007-03-27 | Sandisk Corporation | Compensating for coupling during read operations of non-volatile memory |
US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
JP5127161B2 (ja) | 2005-05-30 | 2013-01-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
TWI429327B (zh) * | 2005-06-30 | 2014-03-01 | Semiconductor Energy Lab | 半導體裝置、顯示裝置、及電子設備 |
KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
JP4163203B2 (ja) | 2005-08-08 | 2008-10-08 | 株式会社日立製作所 | 液晶表示装置 |
JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機el表示装置およびその製造方法 |
JP4560502B2 (ja) | 2005-09-06 | 2010-10-13 | キヤノン株式会社 | 電界効果型トランジスタ |
JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
EP3614442A3 (en) | 2005-09-29 | 2020-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having oxide semiconductor layer and manufactoring method thereof |
JP5064747B2 (ja) * | 2005-09-29 | 2012-10-31 | 株式会社半導体エネルギー研究所 | 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法 |
JP4560505B2 (ja) * | 2005-11-08 | 2010-10-13 | キヤノン株式会社 | 電界効果型トランジスタ |
WO2007058329A1 (en) | 2005-11-15 | 2007-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
EP1796162A3 (en) * | 2005-12-06 | 2010-06-02 | Canon Kabushiki Kaisha | Circuit element having capacitor and field effect transistor comprising nanowires |
TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ZnOフィルム及びこれを用いたTFTの製造方法 |
US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ZnO TFT |
US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
TWI333210B (en) | 2006-06-01 | 2010-11-11 | Sandisk Corp | Non-volatile storage system and verify operation for non-volatile storage using different voltages |
US7440331B2 (en) * | 2006-06-01 | 2008-10-21 | Sandisk Corporation | Verify operation for non-volatile storage using different voltages |
US7457163B2 (en) | 2006-06-01 | 2008-11-25 | Sandisk Corporation | System for verifying non-volatile storage using different voltages |
EP2025004A1 (en) * | 2006-06-02 | 2009-02-18 | Kochi Industrial Promotion Center | Semiconductor device including an oxide semiconductor thin film layer of zinc oxide and manufacturing method thereof |
JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Nec液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
JP2008084471A (ja) * | 2006-09-28 | 2008-04-10 | Toshiba Corp | 半導体記憶装置 |
US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
US7580302B2 (en) * | 2006-10-23 | 2009-08-25 | Macronix International Co., Ltd. | Parallel threshold voltage margin search for MLC memory application |
US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーelディスプレイおよびその製造方法 |
US7561465B2 (en) * | 2006-12-28 | 2009-07-14 | Advanced Micro Devices, Inc. | Methods and systems for recovering data in a nonvolatile memory array |
KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
WO2008133345A1 (en) | 2007-04-25 | 2008-11-06 | Canon Kabushiki Kaisha | Oxynitride semiconductor |
KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ZnO 계 박막 트랜지스터 및 그 제조방법 |
US8354674B2 (en) | 2007-06-29 | 2013-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer |
WO2009034953A1 (ja) * | 2007-09-10 | 2009-03-19 | Idemitsu Kosan Co., Ltd. | 薄膜トランジスタ |
JP5213422B2 (ja) * | 2007-12-04 | 2013-06-19 | キヤノン株式会社 | 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置 |
JP5215158B2 (ja) | 2007-12-17 | 2013-06-19 | 富士フイルム株式会社 | 無機結晶性配向膜及びその製造方法、半導体デバイス |
JP5190275B2 (ja) * | 2008-01-09 | 2013-04-24 | パナソニック株式会社 | 半導体メモリセル及びそれを用いた半導体メモリアレイ |
JP5219529B2 (ja) | 2008-01-23 | 2013-06-26 | キヤノン株式会社 | 電界効果型トランジスタ及び、該電界効果型トランジスタを備えた表示装置 |
JP5121478B2 (ja) | 2008-01-31 | 2013-01-16 | 株式会社ジャパンディスプレイウェスト | 光センサー素子、撮像装置、電子機器、およびメモリー素子 |
JP4519923B2 (ja) | 2008-02-29 | 2010-08-04 | 株式会社東芝 | メモリシステム |
JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
KR101877149B1 (ko) * | 2009-10-08 | 2018-07-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 산화물 반도체층, 반도체 장치 및 그 제조 방법 |
WO2011052488A1 (en) | 2009-10-30 | 2011-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR101753927B1 (ko) | 2009-11-06 | 2017-07-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
WO2011058882A1 (en) | 2009-11-13 | 2011-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Sputtering target and manufacturing method thereof, and transistor |
CN102612714B (zh) * | 2009-11-13 | 2016-06-29 | 株式会社半导体能源研究所 | 半导体器件及其驱动方法 |
WO2011065258A1 (en) * | 2009-11-27 | 2011-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR102450889B1 (ko) | 2009-12-04 | 2022-10-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
KR101904445B1 (ko) | 2010-04-16 | 2018-10-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
JP5351863B2 (ja) | 2010-09-17 | 2013-11-27 | シャープ株式会社 | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の制御方法 |
JP2014203505A (ja) | 2013-04-10 | 2014-10-27 | マイクロンメモリジャパン株式会社 | 半導体装置 |
-
2010
- 2010-11-01 CN CN201080051076.7A patent/CN102612714B/zh not_active Expired - Fee Related
- 2010-11-01 KR KR1020127015026A patent/KR101893332B1/ko active IP Right Grant
- 2010-11-01 WO PCT/JP2010/069773 patent/WO2011058934A1/en active Application Filing
- 2010-11-09 JP JP2010251039A patent/JP2011123986A/ja not_active Withdrawn
- 2010-11-09 TW TW099138513A patent/TWI508229B/zh not_active IP Right Cessation
- 2010-11-12 US US12/945,476 patent/US8576620B2/en not_active Expired - Fee Related
-
2012
- 2012-09-10 JP JP2012198520A patent/JP5235242B2/ja active Active
-
2013
- 2013-10-31 US US14/068,131 patent/US9922685B2/en active Active
-
2015
- 2015-01-20 JP JP2015008813A patent/JP5922807B2/ja not_active Expired - Fee Related
-
2016
- 2016-03-31 JP JP2016071290A patent/JP6167200B2/ja not_active Expired - Fee Related
-
2017
- 2017-06-26 JP JP2017123868A patent/JP6602819B2/ja active Active
-
2019
- 2019-10-09 JP JP2019185871A patent/JP7071952B2/ja active Active
-
2021
- 2021-06-08 JP JP2021095737A patent/JP7122435B2/ja active Active
-
2022
- 2022-08-08 JP JP2022126249A patent/JP7376651B2/ja active Active
-
2023
- 2023-10-26 JP JP2023184229A patent/JP2024001267A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003060060A (ja) * | 2001-08-21 | 2003-02-28 | Fujitsu Ltd | 半導体集積回路装置 |
JP2007115902A (ja) * | 2005-10-20 | 2007-05-10 | Canon Inc | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
US20080283873A1 (en) * | 2007-05-14 | 2008-11-20 | Samsung Electronics Co., Ltd. | Semiconductor device and method of manufacturing the same |
JP2009038368A (ja) * | 2007-07-11 | 2009-02-19 | Semiconductor Energy Lab Co Ltd | 半導体装置、電子機器、半導体装置の作製方法 |
JP2009060087A (ja) * | 2007-08-29 | 2009-03-19 | Samsung Electronics Co Ltd | 逆転構造の不揮発性メモリ素子、そのスタックモジュール及びその製造方法 |
JP2009158528A (ja) * | 2007-12-25 | 2009-07-16 | Sharp Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
CN102612714B (zh) | 2016-06-29 |
US20140092681A1 (en) | 2014-04-03 |
US20110116310A1 (en) | 2011-05-19 |
JP2022166124A (ja) | 2022-11-01 |
JP6602819B2 (ja) | 2019-11-06 |
US9922685B2 (en) | 2018-03-20 |
CN102612714A (zh) | 2012-07-25 |
JP7071952B2 (ja) | 2022-05-19 |
JP7122435B2 (ja) | 2022-08-19 |
US8576620B2 (en) | 2013-11-05 |
JP2024001267A (ja) | 2024-01-09 |
JP2017216034A (ja) | 2017-12-07 |
TWI508229B (zh) | 2015-11-11 |
KR20120093347A (ko) | 2012-08-22 |
JP2015130226A (ja) | 2015-07-16 |
JP2013033974A (ja) | 2013-02-14 |
JP2011123986A (ja) | 2011-06-23 |
TW201140758A (en) | 2011-11-16 |
KR101893332B1 (ko) | 2018-08-31 |
JP5235242B2 (ja) | 2013-07-10 |
JP2016167605A (ja) | 2016-09-15 |
JP5922807B2 (ja) | 2016-05-24 |
JP7376651B2 (ja) | 2023-11-08 |
WO2011058934A1 (en) | 2011-05-19 |
JP6167200B2 (ja) | 2017-07-19 |
JP2021153190A (ja) | 2021-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7376651B2 (ja) | 半導体装置 | |
JP6685436B2 (ja) | 半導体装置 | |
JP6194048B2 (ja) | 半導体装置の作製方法 | |
JP2020017333A (ja) | 半導体装置 | |
JP5723922B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191030 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201006 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210323 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20210608 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20210824 |
|
C13 | Notice of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: C13 Effective date: 20210907 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211018 |
|
C23 | Notice of termination of proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C23 Effective date: 20220308 |
|
C03 | Trial/appeal decision taken |
Free format text: JAPANESE INTERMEDIATE CODE: C03 Effective date: 20220412 |
|
C30A | Notification sent |
Free format text: JAPANESE INTERMEDIATE CODE: C3012 Effective date: 20220412 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220509 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7071952 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |