KR20170091139A

KR20170091139A - 표시 장치, 상기 표시 장치를 갖는 표시 모듈, 및 상기 표시 장치 또는 상기 표시 모듈을 갖는 전자 기기

Info

Publication number: KR20170091139A
Application number: KR1020177018162A
Authority: KR
Inventors: 야스히로 니쿠라; 마코토 이케나가; 다이스케 구보타; 료 하츠미
Original assignee: 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date: 2014-12-01
Filing date: 2015-11-26
Publication date: 2017-08-08
Also published as: WO2016087999A1; JPWO2016087999A1; US10706790B2; US20180336840A1; CN107003582A

Abstract

표시 품위를 손상시키지 않는, 신규의 표시 장치를 제공한다. 또는, 리프레시 레이트를 저감시킨 경우의 플리커를 억제한, 신규 표시 장치를 제공한다.
프레임 주파수를 1Hz 이하로 하여 정지 화상을 표시하는 화소를 갖고, 화소는 액정층을 갖고, 액정층은 쌍극자 모멘트가 0 디바이 이상 3 디바이 이하의 분자를 갖는다. 따라서, 리프레시 레이트를 저감시킨 경우의 플리커를 억제할 수 있고 표시 품위의 향상을 도모할 수 있다.

Description

표시 장치, 상기 표시 장치를 갖는 표시 모듈, 및 상기 표시 장치 또는 상기 표시 모듈을 갖는 전자 기기{DISPLAY DEVICE, DISPLAY MODULE HAVING SAID DISPLAY DEVICE, AND ELECTRONIC DEVICE HAVING SAID DISPLAY DEVICE OR SAID DISPLAY MODULE}

본 발명의 일 형태는 표시 장치에 관한 것이다. 특히 액정 소자를 갖는 액정 표시 장치에 관한 것이다.

또한, 본 발명의 일 형태는 상술한 기술분야에 한정되지 않는다. 본 명세서 등에서 개시(開示)하는 발명의 일 형태의 기술분야는 물건, 방법, 또는 제조 방법에 관한 것이다. 또는, 본 발명은 공정(process), 기계(machine), 제품(manufacture), 또는 조성물(composition of matter)에 관한 것이다. 특히, 본 발명의 일 형태는 반도체 장치, 표시 장치, 발광 장치, 축전 장치, 기억 장치, 이들의 구동 방법, 또는 이들의 제조 방법에 관한 것이다.

또한, 본 명세서 등에서 표시 장치란, 표시 기능을 갖는 장치 전반을 가리킨다. 상기 표시 장치는 트랜지스터 등의 반도체 소자를 비롯하여 반도체 회로, 연산 장치, 기억 장치 등을 가져도 좋다. 또한, 표시 장치는 복수의 화소를 구동시키는 구동 회로 등을 갖는다. 또한, 표시 장치는 다른 기판 위에 배치된 제어 회로, 전원 회로, 신호 생성 회로 등을 갖는다.

표시 장치는 최근의 기술 혁신의 결과 코모디티화가 진행되고 있다. 앞으로는 부가 가치가 더 높은 제품이 요구되므로 여전히 기술 개발이 활발하다.

표시 장치에 요구되는 부가 가치로서, 모바일 기기 등의 사용 시간의 연장을 도모하는 것을 목적으로, 소비전력의 저감이 주목을 받고 있다.

예를 들어 특허문헌 1에는, 동일한 화상(정지 화상)을 연속적으로 표시하는 경우에 동일한 화상의 신호를 기록하는 횟수(리프레시한다라고도 함)를 줄임으로써 소비전력의 저감을 도모한 표시 장치의 구성이 개시되어 있다.

또한, 리프레시 동작 전후에 발생되는 화상의 변화를 사용자가 구별하지 못하도록 리프레시할 필요가 있다. 또한, 리프레시를 수행하는 빈도를 리프레시 레이트라고 한다.

일본국 특개 2011-237760호 공보

리프레시 레이트를 저감시킨 표시 장치의 구동에서는, 정지 화상의 시간에 따른 변화가 사용자에게 인식되지 않도록 할 필요가 있다.

그런데, 화소에 기록한 신호에 대응하는 전압은 시간에 따라 변화된다. 일단 화소에 기록한 전압의 변화가, 동일한 정지 화상의 계조값의 편차로서 허용 가능한 범위보다 크게 되면, 시인자가 화상의 깜박임(플리커)을 지각하게 되고, 결과로서 표시 품위의 저하를 초래한다.

그래서 본 발명의 일 형태에서는, 표시 품위를 손상시키지 않는, 신규의 표시 장치를 제공하는 것을 과제로 한다. 또는 본 발명의 일 형태에서는, 일단 화소에 기록한 전압의 변화를, 동일한 화상의 계조값의 편차로서 허용 가능한 범위 내로 하는 것을 과제로 한다. 또는 본 발명의 일 형태에서는, 리프레시 레이트를 저감시킨 경우의 플리커를 억제하는 것을 과제로 한다. 또는, 본 발명의 일 형태에서는, 소비전력이 저감된 신규의 표시 장치를 제공하는 것을 과제로 한다. 또는, 본 발명의 일 형태에서는, 신규의 표시 장치를 제공하는 것을 과제로 한다. 또한, 이들 과제의 기재는 다른 과제의 존재를 방해하는 것은 아니다. 또한, 본 발명의 일 형태는 반드시 이들 과제 모두를 해결할 필요는 없다. 또한, 이들 외의 과제는 명세서, 도면, 청구항 등의 기재로부터 저절로 명백해지는 것이며, 명세서, 도면, 청구항 등의 기재로부터 이들 외의 과제를 추출할 수 있다.

본 발명의 일 형태는 프레임 주파수를 1Hz 이하로 하여 정지 화상을 표시하는 화소를 갖고, 화소는 액정층을 갖고, 액정층은 쌍극자 모멘트가 0 디바이 이상 3 디바이 이하의 분자를 갖는 것을 특징으로 하는 표시 장치이다.

또한, 본 발명의 다른 일 형태는 프레임 주파수를 1Hz 이하로 하여 정지 화상을 표시하는 화소를 갖고, 화소는 트랜지스터와 액정층을 갖고, 액정층은 쌍극자 모멘트가 0 디바이 이상 3 디바이 이하의 분자를 갖는 것을 특징으로 하는 표시 장치이다.

또한, 본 발명의 다른 일 형태는 프레임 주파수를 1Hz 이하로 하여 정지 화상을 표시하는 화소를 갖고, 화소는 트랜지스터와, 액정층과, 반사 전극을 갖고, 액정층은 쌍극자 모멘트가 0 디바이 이상 3 디바이 이하의 분자를 갖는 것을 특징으로 하는 표시 장치이다.

상기 각 구성에 있어서, 트랜지스터는 반도체층을 갖고, 반도체층은 산화물 반도체를 가지면 바람직하다.

또한, 상기 각 구성에 있어서, 액정층의 비저항이 1.0×10¹⁴(Ω·cm) 이상이면 바람직하다.

또한, 상기 각 구성에 있어서, 화소의 전압 유지율이 98.8% 이상 100% 이하이면 바람직하다.

또한, 상기 각 구성에 있어서, 프레임 주파수는 0.2Hz 이하이면 바람직하다.

또한, 상기 각 구성에 있어서, 반사 전극은 요철을 가지면 바람직하다.

또한, 본 발명의 다른 일 형태는 상기 각 구성의 어느 하나에 기재된 반도체 장치와 표시 소자를 갖는 표시 장치이다. 또한, 본 발명의 다른 일 형태는 상기 표시 장치와 터치 센서를 갖는 표시 모듈이다. 또한, 본 발명의 다른 일 형태는 상기 각 구성의 어느 하나에 기재된 반도체 장치, 상기 표시 장치, 또는 상기 표시 모듈과, 조작 키 또는 배터리를 갖는 전자 기기이다.

본 발명의 일 형태에 의하여, 표시 품위를 손상시키지 않는, 신규의 표시 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여, 일단 화소에 기록한 전압의 변화를, 동일한 화상의 계조값의 편차로서 허용 가능한 범위 내로 할 수 있다. 또는 본 발명의 일 형태에 의하여, 리프레시 레이트를 저감시킨 경우의 플리커를 억제할 수 있다. 또는 본 발명의 일 형태에 의하여, 소비전력이 저감된, 신규의 표시 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여, 신규의 표시 장치를 제공할 수 있다. 또한, 이들 효과의 기재는 다른 효과의 존재를 방해하는 것은 아니다. 또한, 본 발명의 일 형태는 반드시 이들 효과 모두를 가질 필요는 없다. 또한, 이들 외의 효과는 명세서, 도면, 청구항 등의 기재로부터 저절로 명백해지는 것이며, 명세서, 도면, 청구항 등의 기재로부터 이들 외의 효과를 추출할 수 있다.

도 1은 액정층의 비저항과 액정층의 분자의 쌍극자 모멘트의 관계를 나타낸 그래프.
도 2는 액정층의 전압 유지율을 설명한 도면.
도 3은 액정층의 투과율-전압 특성을 나타낸 그래프, 및 액정층의 단면 모식도.
도 4는 액정층의 투과율을 관찰하기 위한 액정층의 단면 모식도.
도 5는 액정층의 잔류 DC 전압을 설명한 도면.
도 6은 본 발명의 일 형태에 따른 표시 기능을 갖는 액정 표시 장치의 구성을 설명한 블록도.
도 7은 본 발명의 일 형태에 따른 표시 기능을 갖는 액정 표시 장치의 표시부의 구성을 설명한 도면.
도 8은 본 발명의 일 형태에 따른 표시 기능을 갖는 액정 표시 장치의 표시부의 구성을 설명한 도면.
도 9는 본 발명의 일 형태에 따른 표시 기능을 갖는 액정 표시 장치를 설명한 회로도.
도 10은 본 발명의 일 형태에 따른 표시 기능을 갖는 액정 표시 장치의 소스 라인 반전 구동 및 도트 반전 구동을 설명한 도면.
도 11은 본 발명의 일 형태에 따른 표시 기능을 갖는 액정 표시 장치의 소스 라인 반전 구동 및 도트 반전 구동을 설명한 타이밍 차트.
도 12는 본 발명의 일 형태에 따른 표시 장치의 구성을 설명한 도면.
도 13은 본 발명의 일 형태에 따른 트랜지스터의 구성예를 설명한 도면.
도 14는 본 발명의 일 형태에 따른 트랜지스터의 제작 방법예를 설명한 도면.
도 15는 본 발명의 일 형태에 따른 트랜지스터의 구성예를 설명한 도면.
도 16은 본 발명의 일 형태에 따른 트랜지스터의 구성예를 설명한 도면.
도 17은 CAAC-OS의 단면에서의 Cs 보정 고분해능 TEM 이미지, 및 CAAC-OS의 단면 모식도.
도 18은 CAAC-OS의 평면에서의 Cs 보정 고분해능 TEM 이미지.
도 19는 CAAC-OS 및 단결정 산화물 반도체의 XRD에 의한 구조 해석을 설명한 도면.
도 20은 표시 장치의 일 형태를 도시한 상면도.
도 21은 표시 장치의 일 형태를 도시한 단면도.
도 22는 표시 장치의 일 형태를 도시한 단면도.
도 23은 실시형태에 따른 입출력 장치의 구성을 설명한 투영도.
도 24는 실시형태에 따른 입출력 장치의 구성을 설명한 단면도.
도 25는 실시형태에 따른 입출력 장치의 구성을 설명한 단면도.
도 26은 실시형태에 따른 검지 회로(839) 및 변환기(CONV)의 구성 및 구동 방법을 설명한 도면.
도 27은 본 발명의 일 형태에 따른 전자 기기를 설명한 도면.
도 28은 본 발명의 일 형태에 따른 표시를 설명하기 위한 도면.
도 29는 본 발명의 일 형태에 따른 표시를 설명하기 위한 도면.
도 30은 중간조 표시 시의 계조 변화를 설명한 도면.
도 31은 흑백 표시 후의 계조 변화를 설명한 도면.
도 32는 실시예의 표시 장치의 표시예를 설명한 도면.
도 32는 실시예의 표시 장치의 표시예를 설명한 도면.
도 33은 실시예의 표시 장치의 화소의 배치를 설명한 도면.
도 34는 액정 배향 시뮬레이션을 설명한 도면.
도 35는 액정 배향 시뮬레이션을 설명한 도면.
도 36은 실시예의 표시 장치의 표시예를 설명한 도면.
도 37은 실시예의 표시 장치의 표시예를 설명한 도면.
도 38은 실시예의 콘트라스트 감도와 시간 주파수의 관계를 나타낸 도면.
도 39는 CAAC-OS의 전자 회절 패턴을 나타낸 도면.
도 40은 In-Ga-Zn 산화물의 전자 조사에 의한 결정부의 변화를 나타낸 도면.
도 41은 실시예의 정세도의 평가용 시험 패턴의 도면.
도 42는 실시예의 정세도 평가의 결과의 도면.
도 43은 실시예의 표시 장치의 광학 특성의 도면.
도 44는 플리커의 발생 상태를 나타낸 도면.
도 45는 실시예의 표시 장치의 표시예를 설명한 도면.
도 46은 실시예의 표시 장치의 전기 광학 특성을 나타낸 도면.
도 47은 실시예의 표시 장치의 광학 특성을 나타낸 도면.
도 48은 실시예의 표시 장치의 표시 화상의 색도도를 나타낸 도면.
도 49는 실시예의 액정 시뮬레이션에서 사용한 화소의 배치를 설명한 도면.
도 50은 액정 배향 시뮬레이션을 설명한 도면.
도 51은 실시예의 액정 시뮬레이션에서 사용한 화소의 배치를 설명한 도면.
도 52는 실시예의 표시 장치의 표시예를 설명한 도면.
도 53은 실시예의 표시 장치의 광학 특성을 나타낸 도면.
도 54는 실시예의 표시 장치의 광학 특성을 나타낸 도면.

아래에, 실시형태에 대하여 도면을 참조하여 설명한다. 다만, 실시형태는 많은 다른 형태로 실시할 수 있고, 취지 및 범위로부터 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 당업자라면 용이하게 이해할 수 있다. 따라서, 본 발명은 아래의 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다.

또한, 도면에 있어서, 크기, 층의 두께, 또는 영역은 명료화를 위하여 과장되어 있는 경우가 있다. 따라서, 그 스케일에 반드시 한정되는 것은 아니다. 또한 도면은 이상적인 예를 모식적으로 도시한 것이고, 도면에 도시된 형상 또는 값 등에 한정되지 않는다. 예를 들어, 노이즈로 인한 신호, 전압, 또는 전류의 편차, 또는, 타이밍의 어긋남으로 인한 신호, 전압, 또는 전류의 편차 등을 포함할 수 있다.

또한 본 명세서 등에서 트랜지스터란, 게이트, 드레인, 및 소스를 포함하는 적어도 3개의 단자를 갖는 소자이다. 그리고, 드레인(드레인 단자, 드레인 영역, 또는 드레인 전극)과 소스(소스 단자, 소스 영역, 또는 소스 전극) 사이에 채널 영역을 가지고, 드레인과 채널 영역과 소스를 통하여 전류를 흘릴 수 있는 것이다.

여기서, 소스와 드레인은 트랜지스터의 구조 또는 동작 조건 등에 따라 변하기 때문에, 어느 쪽이 소스 또는 드레인인지를 한정하는 것은 곤란하다. 그러므로, 소스로서 기능하는 부분 및 드레인으로서 기능하는 부분을 소스 또는 드레인이라고 하지 않고, 소스 및 드레인 중 한쪽을 제 1 전극이라고 표기하고 소스 및 드레인 중 다른 쪽을 제 2 전극이라고 표기하는 경우가 있다.

또한 본 명세서에서 사용되는 '제 1', '제 2', '제 3'이라는 서수사는 구성 요소의 혼동을 피하기 위하여 붙인 것이고, 수적으로 한정하는 것이 아님을 부기한다.

또한 본 명세서에서, 'A와 B가 접속된다'는 것은 A와 B가 직접 접속되는 것 외에도, 전기적으로 접속되는 것을 포함한다. 여기서, A와 B가 전기적으로 접속된다란 A와 B 사이에 어떠한 전기적 작용을 갖는 대상물이 존재할 때 A와 B의 전기 신호의 수수를 가능하게 하는 것을 말한다.

또한 본 명세서에서 '위에', '아래에' 등 배치를 나타내는 어구는 도면을 참조하여 구성들의 위치 관계를 설명하기 위하여 편의상 사용한다. 또한, 구성들 사이의 위치 관계는, 각 구성을 묘사하는 방향에 따라 적절히 달라진다. 따라서, 명세서에서 설명한 어구에 한정되지 않고, 상황에 따라서 적절히 바꿔 말할 수 있다.

또한, 도면에서의 블록도의 각 회로 블록의 배치는 설명을 위하여 위치 관계를 특정한 것이고, 상이한 회로 블록에서 다른 기능을 갖도록 도시되어 있어도, 실제의 회로나 영역에서는 같은 회로 블록에서 다른 기능을 실현하도록 제공되어 있는 경우도 있다. 또한, 도면에서의 블록도의 각 회로 블록의 기능은 설명상 기능을 특정하는 것이고, 한 회로 블록으로서 도시되더라도 실제의 회로나 영역에서는 하나의 회로 블록에서 수행하는 처리를 복수의 회로 블록에서 수행하도록 제공되는 경우도 있다.

또한, 화소란, 하나의 색 요소(예를 들면 R(적색), G(녹색), B(청색) 중 어느 하나)의 명도를 제어할 수 있는 표시 단위에 상당하는 것으로 한다. 따라서, 컬러 표시 장치의 경우에는 컬러 화상의 최소 표시 단위는 R의 화소와 G의 화소와 B의 화소의 3 화소로 구성되는 것으로 한다. 다만, 컬러 화상을 표시하기 위한 색 요소는 3색에 한정되지 않고, 3색 이상을 사용하여도 좋고, RGB 이외의 색(예를 들어 백색(W), 황색(Y))을 사용하여도 좋다.

또한, 본 명세서 등에서, "평행"이란, 2개의 직선이 -10° 이상 10° 이하의 각도로 배치되어 있는 상태를 말한다. 따라서, -5° 이상 5° 이하의 경우도 그 범주에 포함된다. 또한, "실질적으로 평행"이란, 2개의 직선이 -30° 이상 30° 이하의 각도로 배치된 상태를 말한다. 또한, "수직"이란 2개의 직선이 80° 이상 100° 이하의 각도로 배치되어 있는 상태를 말한다. 따라서, 85° 이상 95° 이하의 경우도 그 범주에 포함된다. 또한, "실질적으로 수직"이란, 2개의 직선이 60° 이상 120° 이하의 각도로 배치된 상태를 말한다.

또한, 본 명세서 등에서 오프 전류란, 특별한 설명이 없는 한, 트랜지스터가 오프 상태(비도통 상태나 차단 상태라고도 함)일 때의 드레인 전류를 말한다. 오프 상태란, 특별한 설명이 없는 한, n채널형 트랜지스터의 경우에는 게이트와 소스 사이의 전압(Vgs)이 문턱 전압(Vth)보다 낮은 상태, p채널형 트랜지스터의 경우에는 게이트와 소스 사이의 전압(Vgs)이 문턱 전압(Vth)보다 높은 상태를 말한다. 예를 들어, n채널형 트랜지스터의 오프 전류란, 게이트와 소스 사이의 전압(Vgs)이 문턱 전압(Vth)보다 낮을 때의 드레인 전류를 말하는 경우가 있다.

트랜지스터의 오프 전류는 Vgs에 의존하는 경우가 있다. 따라서, 트랜지스터의 오프 전류가 I 이하이다란, 트랜지스터의 오프 전류가 I 이하가 되는 Vgs의 값이 존재하는 것을 말하는 경우가 있다. 트랜지스터의 오프 전류는 소정의 Vgs에서의 오프 상태, 소정의 범위 내의 Vgs에서의 오프 상태, 또는 충분히 저감된 오프 전류가 얻어지는 Vgs에서의 오프 상태 등에서의 오프 전류를 가리키는 경우가 있다.

예를 들어, 문턱 전압(Vth)이 0.5V이고 Vgs가 0.5V일 때의 드레인 전류가 1×10^-9A이고, Vgs가 0.1V일 때의 드레인 전류가 1×10^-13A이고, Vgs가 -0.5V일 때의 드레인 전류가 1×10^-19A이고, Vgs가 -0.8V일 때의 드레인 전류가 1×10^-22A인 n채널형 트랜지스터를 상정한다. 상기 트랜지스터의 드레인 전류는 Vgs가 -0.5V일 때, 또는 Vgs가 -0.5V 내지 -0.8V의 범위일 때 1×10^-19A 이하이기 때문에, 상기 트랜지스터의 오프 전류는 1×10^-19A 이하이다라고 하는 경우가 있다. 상기 트랜지스터의 드레인 전류가 1×10^-22A 이하가 되는 Vgs가 존재하기 때문에, 상기 트랜지스터의 오프 전류는 1×10^-22A 이하이다라고 하는 경우가 있다.

또한, 본 명세서 등에서는, 채널 폭(W)을 갖는 트랜지스터의 오프 전류를 채널 폭(W)당 전류값으로 나타내는 경우가 있다. 또한, 소정의 채널 폭(예를 들어 1μm)당 전류값으로 나타내는 경우가 있다. 후자의 경우, 오프 전류의 단위는 전류/길이의 차원을 갖는 단위(예를 들어 A/μm)로 표현되는 경우가 있다.

또한, 트랜지스터의 오프 전류는 온도에 의존하는 경우가 있다. 특별히 언급되지 않는 한, 본 명세서 등에서 오프 전류란 실온, 60℃, 85℃, 95℃, 또는 125℃에서의 오프 전류를 가리키는 경우가 있다. 또는, 상기 트랜지스터가 포함되는 반도체 장치 등의 신뢰성이 보증되는 온도 또는 상기 트랜지스터가 포함되는 반도체 장치 등이 사용되는 온도(예를 들어 5℃ 내지 35℃ 중 어느 하나의 온도)일 때의 오프 전류를 나타내는 경우가 있다. 트랜지스터의 오프 전류가 I 이하이다란, 실온, 60℃, 85℃, 95℃, 125℃, 상기 트랜지스터가 포함되는 반도체 장치의 신뢰성이 보증되는 온도, 또는, 상기 트랜지스터가 포함되는 반도체 장치 등이 사용되는 온도(예를 들어, 5℃ 내지 35℃ 중 어느 하나의 온도)에 있어서의 트랜지스터의 오프 전류가 I 이하가 되는 Vgs의 값이 존재하는 것을 가리키는 경우가 있다.

또한, 트랜지스터의 오프 전류는 드레인과 소스 사이의 전압(Vds)에 의존하는 경우가 있다. 본 명세서 등에 있어서, 오프 전류는 특별한 설명이 없는 한, Vds가 0.1V, 0.8V, 1V, 1.2V, 1.8V, 2.5V, 3V, 3.3V, 10V, 12V, 16V, 또는 20V일 때의 오프 전류를 나타내는 경우가 있다. 또는, 상기 트랜지스터가 포함되는 반도체 장치 등의 신뢰성이 보증되는 Vds 또는 상기 트랜지스터가 포함되는 반도체 장치 등에서 사용되는 Vds일 때의 오프 전류를 나타내는 경우가 있다. 트랜지스터의 오프 전류가 I 이하이다란, Vds가 0.1V, 0.8V, 1V, 1.2V, 1.8V, 2.5V, 3V, 3.3V, 10V, 12V, 16V, 20V, 상기 트랜지스터가 포함되는 반도체 장치의 신뢰성이 보증되는 Vds, 또는 상기 트랜지스터가 포함되는 반도체 장치 등에서 사용되는 Vds일 때의 트랜지스터의 오프 전류가 I 이하가 되는 Vgs의 값이 존재하는 것을 말하는 경우가 있다.

상기 오프 전류의 설명에 있어서, 드레인을 소스로 바꿔 읽어도 좋다. 즉, 오프 전류란, 트랜지스터가 오프 상태일 때 소스를 흐르는 전류를 말하는 경우도 있다.

또한, 본 명세서 등에서는 오프 전류와 같은 의미로 누설 전류라고 기재하는 경우가 있다. 또한, 본 명세서 등에서, 오프 전류란, 예를 들어 트랜지스터가 오프 상태일 때 소스와 드레인 사이를 흐르는 전류를 가리키는 경우가 있다.

또한, 본 명세서 등에서 액정층의 유전율의 이방성의 값은 측정 주파수가 1kHz, 측정 온도가 20℃인 환경하에서 측정한 경우로 한다.

(실시형태 1)

본 실시형태에서는, 본 발명의 일 형태에 따른 기본 구성을 설명한다. 본 발명의 일 형태에 의한 기본적 작용에 대해서는, 도 1 내지 도 5에 나타낸 그래프 및 모식도를 참조하면서 설명할 수 있다.

본 발명의 일 형태의 표시 장치(액정 표시 장치라고도 함)는 프레임 주파수를 1Hz 이하로 하여 정지 화상을 표시하는 화소를 갖고, 상기 화소는 액정층을 갖고, 상기 액정층은 쌍극자 모멘트가 0 디바이 이상 3 디바이 이하의 분자를 갖는 것을 특징으로 하는 것이다.

<쌍극자 모멘트에 대하여>

우선, 쌍극자 모멘트를 0 디바이 이상 3 디바이 이하로 하는 분자를 액정층이 갖는 것에 의한 작용에 대하여 설명한다. 도 1에 나타낸 그래프는 쌍극자 모멘트를 0 디바이 이상 3 디바이 이하로 하는 분자를 갖는 액정층의 일례로서, 분자의 쌍극자 모멘트와 비저항의 관계를 나타낸다.

도 1에 나타낸 그래프의 세로축은 분자의 쌍극자 모멘트(Dipole moment)를 나타낸 것이다. 쌍극자 모멘트는 아래 방법으로, 분자의 전자 분포를 계산함으로써 산출하는 것이 가능하다. 도 1의 비저항값의 측정에 있어서, 액정층은 모체 액정과 이에 첨가하는 첨가 재료를 혼합하여 구성하지만, 쌍극자 모멘트는 첨가 재료의 분자의 쌍극자 모멘트이다. 도 1에 나타낸 가로축은 액정층, 즉 모체 액정과 첨가 재료의 혼합물의 비저항(Resistivity)을 나타낸 것이다. 모체 액정과 첨가 재료의 혼합비는 혼합 재료 전체에 대하여 첨가 재료가 20중량%가 되도록 혼합한다. 이하에서, 모체 액정과 첨가 재료의 혼합물을 "혼합 액정"이라고 표기한다. 도 1의 각 점은 모체 액정에 첨가하는 첨가 재료의 종류를 바꾸고, 첨가 재료의 종류마다, 첨가 재료의 분자의 쌍극자 모멘트와, 첨가 재료를 첨가한 각 혼합 액정의 비저항의 관계를 나타낸 것이다.

도 1에서는 첨가 재료의 분자의 쌍극자 모멘트의 값의 감소에 따라, 혼합 액정의 비저항값이 증가한다. 바꿔 말하면, 첨가 재료의 쌍극자 모멘트가 크면 비저항이 감소된다.

도 1에 따르면, 첨가 재료의 분자의 쌍극자 모멘트가 3 디바이 이하의 혼합 액정은 비저항값이 1.0×10¹⁴(Ω·cm) 이상이다. 첨가 재료의 분자의 쌍극자 모멘트가 작으면 비저항값이 크게 되지만, 쌍극자 모멘트가 가장 작은 0란 것은 분자 내에서 전하의 치우침이 없는 상태이다. 예를 들어, 분자 구조가 분자의 중심에 대하여 대칭적인 경우에는 전하 분포에 치우침이 없으므로 쌍극자 모멘트가 0가 된다. 따라서, 본 발명의 일 형태의 표시 장치로서, 첨가 재료의 분자의 영구 쌍극자 모멘트가 0 디바이 이상 3 디바이 이하인 것이 바람직하고, 또한 비저항을 1.0×10¹⁴(Ω·cm) 이상으로 하면 바람직하다.

<쌍극자 모멘트와 액정층의 동작의 관계에 대한 설명>

여기서, 쌍극자 모멘트에 대하여 설명한다. 다른 종류의 원자로 이루어지는 분자의 경우, 일반적으로 각 원자의 전기 음성도는 다르고, 이들이 결합하여 분자가 되면, 전기 음성도의 차이 때문에 분자 내부에서 전하의 분포에 치우침이 발생된다. 이 치우침의 양을 정량적으로 나타내는 양이 쌍극자 모멘트이다. 또한, 분자 내부에서 전하가 치우치는 것을, 영구 쌍극자 모멘트를 갖는다라고 하는 경우도 있다.

전하의 치우침을 극성이 다른 점전하+q, -q가 거리 l만큼 떨어져 있는 상태로서 모식적으로 나타낸 경우, 곱 ql이 쌍극자 모멘트가 된다. 단위는 전하와 길이의 곱인 C·m(Coulomb Meter)이다.

쌍극자 모멘트는 관례적으로 "디바이"로 나타낸다. "디바이"는 경우에 따라 "디바이 단위" 또는 "debye", 또는 알파벳 "D", 또는 알파벳 "DU"로 나타내는 경우도 있다. 디바이와 SI 단위의 관계를 수학식(1)에 나타낸다. 수학식(1)로부터 알 수 있듯이, SI 단위를 사용하면 매우 작은 값이 된다. 분자의 쌍극자 모멘트는 1 디바이 정도의 크기가 되는 것이 일반적이므로, 쌍극자 모멘트의 크기를 나타내는 경우는 디바이 단위를 사용하는 것이 일반적이다. 본 명세서에서도 쌍극자 모멘트의 크기는 디바이로 나타내지만, 수학식(1)의 관계식을 사용하면 SI 단위로 변환하는 것이 가능하다.

[수학식 1]

1디바이=3.33564×10^-30Cm (1)

액정층에 관해서는, 액정층을 구성하는 분자(이하, 액정 분자라고 표기함)는 복수의 다른 원자가 화합함으로써 얻어지는 화합물이고, 이로써 액정 분자 내부에서 전하의 분포에 치우침이 발생되어 그 결과 쌍극자 모멘트를 갖는다.

전하의 분포는 분자 형상에 의존하기 때문에, 전자 밀도 해석 등의 방법으로 분포 상태를 해석하여 값을 얻는 것이 일반적이다. 구체적으로는, 구조 최적화에 의하여 분자의 가장 안정된 구조를 얻고, 또한 가장 안정된 구조에서의 전하의 분포 상태를 계산함으로써, 쌍극자 모멘트를 얻는 것이 가능하다. 계산 방법으로서는 밀도 범함수법(Density Functional Theory, 이하 DFT라고 제시함)이 대표적이다.

DFT의 전 에너지는 퍼텐셜 에너지, 전자간 정전 에너지, 전자의 운동 에너지, 및 복잡한 전자간의 상호 작용을 모두 포함하는 교환 상관 에너지의 합으로 나타내어진다. DFT에서는, 전자 밀도로 표현된 하나의 전자 퍼텐셜의 범함수(함수의 함수의 의미)로 교환 상관 상호 작용을 근사한다. DFT 중에서, 자주 사용되는 것이 B3LYP라고 불리는 범함수이다. B3LYP를 사용하는 경우, 기저 함수로서 6-311G(d,p) 등을 사용할 수 있다.

표시 장치에 적합한 액정층의 액정 분자의 형상은 막대 형상인 것이 일반적이다. 또한, 액정층은 유전체이고, 유전율은 막대 형상의 액정 분자의 배열 방향에 따라 다른, 유전율 이방성을 나타낸다.

유전율 이방성은 분자 내부에서의, 예를 들어 사이아노, 할로젠 등의 전자 흡인성기나, 전자 공여성기가 그 발현에 기여한다. 유전율 이방성은 전기장 등의 외부장에 대한 액정 분자의 동작의 응답성에 직접 관계하는 특성이며, 큰 유전율 이방성을 나타내는 분자 구조가 되도록 적절히 선택한다. 그러나, 유전율 이방성을 크게 하는 것을 겨냥하여 전자 흡인성기를 증가시키는 등 해서 유전율 이방성을 더 크게 하려고 하면, 이번에는 전하의 치우침, 즉 쌍극자 모멘트가 지나치게 크게 되어, 이온성의 불순물을 흡수하기 쉽게 된다.

액정층의 이온성의 불순물 농도가 높아지면, 액정층에서 이온 전도가 일어나기 쉬워져, 액정층의 전압 유지율이 저하된다. 또한 액정층의 표면에 이온성 불순물에 의한 전하가 체류하고, 이것이 액정층 내부에서 전압을 발생시킴으로써 일어나는, 잔류 DC를 증가시키는 원인이 된다. 잔류 DC는 표시 장치의 잔상(burn-in)이 생기기 쉬움의 기준이 되는 양이며, 작은 것이 바람직하다.

불순물 이온을 흡수하는 공정으로서는, 재료의 합성 시를 비롯하여, 패널의 제작 공정 등 여러 가지 있다. 각 공정에서의 불순물 오염을 피하는 것은 물론, 재료 자체의 불순물 이온의 흡수 용이성을 저감시키는 것이 액정층의 전압 유지율의 향상, 잔류 DC의 저감에 유효적이며, 액정 분자 하나 하나의 쌍극자 모멘트를 작게 하도록 재료를 선택하는 것이 바람직하다.

이 결과, 얻어진 재료를 포함하는, 액정층의 비저항과, 액정층에 함유시킨 분자의 쌍극자 모멘트의 관계를 나타낸 것이 도 1이다. 상술한 바와 같이 분자의 쌍극자 모멘트가 3을 초과하면, 액정층에 포함되는 불순물의 영향이 현저해진다. 이 불순물이 액정층에 잔류함으로써, 액정층의 비저항이 저감되어 액정층의 도전율이 증대하고, 표시 장치의 리프레시 레이트를 저감시키는 경우, 화소에 기록한 전압을 유지하는 것이 어려워진다.

액정층이 갖는 분자의 쌍극자 모멘트가 낮으면, 액정층 내의 불순물의 양을 저감시킬 수 있으므로 액정층의 도전율을 저감시킬 수 있다. 그러므로, 액정층이 갖는 분자의 쌍극자 모멘트가 낮은 것이, 리프레시 레이트를 저감시키는 경우에 화소에 기록한 전압을 더 길게 유지할 수 있는 점에서 유리하다.

그러나, 액정층이 갖는 분자의 쌍극자 모멘트를 단순히 작게 하면, 전계와의 상호 작용이 작게 되는 경향이 생기는 경우가 있다. 이 경우, 액정층의 거동이 느리기 때문에, 고속 동작을 촉진하기 위하여 구동 전압을 높게 설정할 필요가 있다. 그러므로 소비전력의 저감을 목적으로, 리프레시 레이트를 저감시키는 액정층의 구성으로서는 바람직하지 않다.

특히, 리프레시 레이트를 저감시키는 구동을, 동영상 표시를 수행하기 위하여 리프레시 레이트를 증대시키는 구동으로 전환한 경우에, 구동 전압이 크면 액정 표시 장치 전체에서 소비전력의 증가가 현저해져 바람직하지 않다.

따라서, 본 실시형태에서의 일 형태로서, 액정층이 갖는 분자의 쌍극자 모멘트를 0 디바이 이상 3 디바이 이하로 하는 구성이 적합하다. 액정층이 갖는 분자의 쌍극자 모멘트를 0 디바이 이상 3 디바이 이하로 하는 구성은, 액정층에 포함되는 불순물의 비율을 저감시킬 수 있음과 함께, 동영상 표시를 수행할 때의 소비전력의 증대를 수반하는 일 없이 액정층의 구동 전압을 적합한 범위로 설정하는 것이 가능하다.

또한, 액정층이 갖는 분자의 쌍극자 모멘트를 0 디바이 이상 3 디바이 이하로 하는 경우, 소비전력의 증대를 수반하지 않는 범위에 있어서 액정층의 구동 전압을 높게 설정하는 것이 바람직하다. 액정층의 구동 전압이 높으면, 계조값의 편차에 대한 허용 범위가 증가한다. 즉, 구동 전압이 높을수록, 전압 변화분에 대한 계조값의 편차가 적을수록 플리커를 저감시킬 수 있다.

또한, 액정층이 갖는 분자의 쌍극자 모멘트를 0 디바이 이상 3 디바이 이하로 하는 구성에 대하여 설명하였지만, 바람직하게는 0 디바이 이상 2.5 디바이 이하이다. 또한, 더 바람직하게는 0 디바이 이상 1.8 디바이 이하이다.

또한 본 실시형태에서 제시한 액정층의 설명은 일례로서 TN(Twisted Nematic) 모드의 액정층에 기초한 것이지만, 다른 모드이어도 좋다.

액정층의 TN 모드 이외의 동작 모드로서, ECB(Electrically Controlled Birefringence) 모드, IPS(In-Plane-Switching) 모드, FFS(Fringe Field Switching) 모드, MVA(Multi-domain Vertical Alignment) 모드, PVA(Patterned Vertical Alignment) 모드, ASM(Axially Symmetric aligned Micro-cell) 모드, OCB(Optical Compensated Birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, AFLC(AntiFerroelectric Liquid Crystal) 등을 이용할 수 있다. 또한 표시 장치의 각 화소의 화소 전극은 각 표시 모드에 따라 전극의 구조 등을 적절히 변경 가능하다.

또한, 도 1에서는 상술한 바와 같이 액정층의 비저항과, 액정층에 함유시킨 분자의 쌍극자 모멘트의 관계를 나타낸 것이고, 상술한 분자의 쌍극자 모멘트가 작으면 액정층의 비저항이 높게 되는 경향이 있는 것을 제시하였지만, 액정 분자의 합성 후에 정제함으로써, 한층 더 비저항이 높게 되는 효과가 있어, 정제를 실시하는 것이 바람직하다.

액정 재료의 정제의 효과의 예를 도 1에 나타내었다. 도 1의 점(302)과 점(304)은 모체 액정에 첨가하는 액정 재료에 대하여, 정제 전의 액정 재료를 첨가하였을 때의 값(점(302))과 정제 후의 액정 재료를 첨가하였을 때의 값(점(304))을 나타낸 것이다. 도 1의 점선(306)은 비저항이 1.0×10¹⁴(Ω·cm)의 값이 되는 위치를 나타낸다. 점(304)이 점(302)보다 비저항의 값이 높고, 게다가 1.0×10¹⁴(Ω·cm)보다 큰 것을 나타내고, 정제를 실시하는 효과를 확인할 수 있다.

상기에 설명한 바와 같이, 액정층에 포함되는 분자의 쌍극자 모멘트를 0 디바이 이상 3 디바이 이하로 하는 구성으로 함으로써, 동일한 정지 화상의 계조값의 편차로서 허용 가능한 범위 내로 할 수 있고 플리커를 억제할 수 있다. 그 결과, 표시 품위의 향상을 도모할 수 있다.

또한, 동일한 정지 화상의 계조값의 편차로서 허용 가능한 범위란, 예를 들어 256단계로 투과율을 제어하여 화상을 표시하는 경우, 0 계조 이상 3 계조 이하의 편차를 말한다. 동일한 정지 화상의 계조값의 편차로서 0 계조 이상 3 계조 이하의 계조값의 편차라면 시인자가 플리커를 지각하기 어렵다. 또한, 다른 예로서는, 1024단계로 투과율을 제어하여 화상을 표시하는 경우, 0 계조 이상 12 계조 이하의 편차를 말한다. 즉, 동일한 정지 화상의 계조값의 편차로서 허용 가능한 범위는 표시하는 최대 계조 수의 1% 내지 1.2% 이내가 바람직하다.

여기서 본 명세서에서 계조값의 편차는, 표시 장치가 원래 표시해야 할 계조값에 대한 실제의 표시 화상의 밝기와의 편차량을 나타낸다. 그리고, 계조값의 편차에 관하여 투과형 액정 소자를 예로 들어 설명하는 경우가 있다. 그러나, 계조값의 편차에 대해서는, 반사형 액정 소자도 반투과형 액정 소자도 입사광에 대한 광의 추출 방향이 다를 뿐이고 투과형과 마찬가지로 논하여 취급할 수 있다. 따라서, 구성 요소 등, 투과형과 반사형, 또는 반투과형 등에서 구조적으로 차이를 갖는 점 이외에 대해서는 본 명세서에서의 "투과"란 말은 "반사"로 바꾸는 것이 가능한 경우가 있다.

또한, 본 발명의 일 형태인, 액정층이 갖는 분자의 쌍극자 모멘트를 0 디바이 이상 3 디바이 이하로 하는 구성에, 리프레시 레이트를 전환하여 동영상 표시 및 정지 화상 표시를 전환하는 구동을 조합하는 것이 특히 바람직하다. 리프레시 레이트를 전환하여 구동을 수행하는 액정 표시 장치는 동영상 표시로부터 정지 화상 표시로 전환할 때, 프레임 주파수를 60Hz로부터 1Hz 이하, 바람직하게는 0.2Hz 이하로 전환하여 소비전력을 저감시킨다. 즉, 정지 화상 표시 시에 있어서, 리프레시 레이트를 저감시키는 구성에 있어서, 본 실시형태의 구성은 특히 바람직하다.

리프레시 레이트를 전환하여 표시를 수행하는 표시 장치에서는, 동영상 표시 시 및 정지 화상 표시 시에 있어서 소비전력의 저감 및 표시 품위의 저하를 방지하는 것이 바람직하다. 정지 화상 표시 시에 있어서 리프레시 레이트를 저감시키면, 화소에 전압을 기록하는 간격이 벌어진다. 바꿔 말하면, 정지 화상 표시 시에 있어서 리프레시 레이트를 저감시키면, 일정 기간 동안 화소에 전압이 기록되지 않는 기간이 존재하게 된다.

그러므로, 정지 화상 표시 시에서의 리프레시 레이트를 저감시키는 구동의 경우, 일단 화소에 기록한 전압을 일정한 값으로 유지할 수 있는 지가 중요하다. 또한, 동영상 표시 시의 리프레시 레이트를 높게 하여 구동하는 경우, 프레임 주파수가 높게 되는 것을 고려하여, 구동 전압을 낮게 설정하고, 소비전력의 저감을 도모하는 것이 중요하다.

상술한 바와 같이 본 발명의 일 형태에서는, 액정층이 갖는 분자의 쌍극자 모멘트가 3 디바이를 초과하는 것에 비하여, 액정층에 포함되는 불순물을 저감시키는 구성으로 한다. 그러므로, 액정층에 포함되는 불순물에 기인한 누설 전류가 작고, 리프레시 레이트를 저감시키는 경우에 화소에 기록한 전압을 유지할 수 있다.

또한, 본 발명의 일 형태는 액정층에 포함되는 불순물에 기인한 누설 전류를 작게 할 수 있으므로, 화소의 유지 용량을 미리 크게 하는 일 없이, 플리커를 저감시키는 구성으로 할 수 있다. 그러므로, 플리커를 저감시키기 위하여, 유지 용량을 크게 설계할 필요가 없다. 따라서, 유지 용량을 작게 설계할 수 있고, 화소의 고정세(高精細)화를 도모할 수 있다. 화소를 고정세화하여 리프레시 레이트를 저감시킴으로써, 눈의 피로를 경감할 수 있다.

<전압 유지율의 설명>

여기서, 액정층이 갖는 분자의 쌍극자 모멘트를 0 디바이 이상 3 디바이 이하로 하는 것과, 액정층의 전압 유지율의 관계에 대하여 설명한다. 도 2에 도시된 그래프는 액정층의 전압 유지율(VHR)의 시간 변화를 나타낸다. 전압 유지율은 액정층을 끼우는 전극에 대하여 3V의 전압을 16.6ms의 기간 인가하고, 상기 전극간을 소정 시간 개방한 후 유지된 전압과의 면적비를 산출한다. 도 2의 가로축은 유지 시간(Holding time)이다.

도 2에 나타낸 그래프는 쌍극자 모멘트를 0 디바이 이상 3 디바이 이하로 하는 분자를 갖는 액정층의 일례이다. 복수의 재료의 분자의 쌍극자 모멘트가 0.05 디바이부터 2.18 디바이까지이며 이들을 혼합하여 얻어지는 재료(이하, "개선 재료"라고 표기함)의 예를 나타낸다. 또한, 비교예로서 종래의 액정 재료의 결과를 나타낸다. 도 2 중의 선(32)은 개선 재료의 전압 유지율의 시간 변화를 나타낸다. 또한, 선(31)은 종래의 재료의 전압 유지율의 시간 변화를 나타낸다.

도 2에 나타낸 그래프에 따르면, 종래의 재료에서는 30초 경과 후의 전압 유지율이 98.0%인 것에 대하여, 개선 재료에서는 30초 경과 후의 전압 유지율이 98.8%이다. 액정층에 전압을 인가하지 않는 기간에도, 계조값의 편차를 억제하기 위해서는 전압 유지율이 큰 것이 바람직하다.

<계조 편차가 개선되는 것의 설명>

다음에, 도 3 및 도 4를 사용하여 도 1 및 도 2에서 설명한 분자의 쌍극자 모멘트를 0 디바이 이상 3 디바이 이하로 함으로써, 화소에 기록되는 전압의 변화에 따른 계조 수의 편차를 허용 가능한 범위 내로 할 수 있는 구성에 대하여 설명한다.

우선, 도 3을 사용하여 액정층의 특성에 대하여 설명한다.

또한, 여기서는 투과형의 액정 소자를 예로 들어 설명하지만, 상술한 바와 같이 반사형 또는 반투과형 액정 소자를 사용하여도 좋다.

도 3의 (A)는 액정층에 사용하는 것이 가능한 TN 모드의 전압-투과율에 대한 그래프이다.

도 3의 (A)에 나타낸 그래프는 소위 노멀리 화이트 액정 소자의 커브를 나타낸 것이다. 액정층은, 액정층을 끼우는 전극에 인가되는 전압에 따른 전계에 의하여, 액정층을 구성하는 액정 분자의 배향 상태가 변화되고, 편광된 광의 투과량을 제어한다. 도 3의 (A)에 있어서, 전압 Vmax는 액정층을 통과하는 광의 투과율을 0로 하기 위한 전압이다. 또한, 전압 Vmin은 액정층을 통과하는 광의 투과율을 최대로 하기 위한 전압이다. 또한 전압 Vmid는 액정층을 통과하는 광의 투과율을 반(50%)으로 하기 위한 전압이다.

또한, 도 3의 (B)에 나타낸 그래프는 액정층에 인가하는 전압과 계조에 대한 그래프이다. 도 3의 (B)에서, 예를 들어 백색 또는 흑색의 화상을 표시하는 경우, 전압 Vmax 또는 Vmin을 인가함으로써, 광의 투과율이 변화되므로, 계조값도 Gmax와 0로 전환하여 표시를 수행할 수 있다.

또한, 도 3의 (B)에서, 색의 짙음과 옅음을 나타내기 위하여 다계조로 화상을 표시하는 경우에는 전압 Vmax, Vmid, Vmin의 복수의 전압을 인가함으로써, 광의 투과율이 변화되고, 계조값도 Gmax, Gmid, 0로 전환하여 표시를 수행할 수 있다. 즉, 더 많은 계조를 표시하기 위해서는, 전압 Vmax와 전압 Vmin간에서 복수의 전압 레벨을 설정하고, 그 전압 레벨에 따라 투과율이 변화되는 것을 이용하여, 복수의 계조값을 표시 가능한 표시 장치를 실현한다.

이 경우, 액정층에 인가하는 전압값이 변화되지 않으면 광의 투과율도 변화되지 않으므로 원하는 계조를 얻을 수 있다. 한편, 액정 소자를 갖는 액티브 매트릭스형 표시 장치에서의 화소의 액정층에서는 상기 액정층을 흐르는 전류에 의하여, 액정층에 인가하는 전압값이 시간에 따라 변화된다. 구체적으로는, 일정 기간 경과함으로써 전압값이 ΔV만큼 변화되면 계조값도 ΔG만큼 변화된다. 일단 화소에 기록한 전압값의 변화가 동일한 정지 화상의 계조값의 편차로서 허용 가능한 범위보다 크게 되면, 시인자가 플리커를 지각하고, 결과로서 표시 품위의 저하를 초래한다.

다음에 도 3의 (C)에, 액정층을 끼우는 전극에 대한 단면 모식도를 도시하였다. 도 3의 (C)에서는, 도 3의 (A)에서 설명한 전압 Vmin의 경우의 액정층의 배향 상태(초기 배향 상태) 및 전압 Vmax의 경우의 액정층의 배향 상태(포화 배향 상태)를 나타낸다.

또한, 초기 배향 상태는 전압이 인가되지 않는 상태에서의 액정 분자의 상태를 나타낸 것이고, TN 액정의 경우, 전극간에서 90° 비틀어진 관계의 액정의 상태가 된다. 또한 포화 배향 상태는 전압이 인가됨으로써 액정 분자가 가로눕거나 또는 상승하는 거동이 더 이상 전압을 인가하여도 거의 거동하지 않는 한계의 상태이다.

도 3의 (C)에서는, 제 1 전극(11), 제 2 전극(12), 배향막(13), 배향막(14), 및 액정 분자(15)의 단면 모식도를 도시하였다. 또한, 제 1 전극(11)은 화소 전극에 상당하는 전극이다. 제 2 전극(12)은 대향 전극에 상당하는 전극이다.

또한, 초기 배향 상태의 유전율을 ε⊥, 포화 배향 상태의 유전율을 ε//로 한다. 초기 배향 상태의 유전율 ε⊥와 포화 배향 상태의 유전율 ε//의 차이를 상술한 유전율 이방성(Δε)으로 표기할 수 있다.

또한, 도 4는 도 3의 (C)에서 도시한 액정층을 끼우는 전극에 전압 Vmid를 인가한 경우의 투과율의 변화를 관찰하기 위한 구성의 모식도이다.

도 4에서는, 도 3의 (A)에서 설명한 전압 Vmid의 경우의 액정층의 배향 상태(중간 배향 상태, 그레이 레벨, 또는 Half Tone이라고도 함)를 나타낸다. 또한, 도 4에서는 도 3의 (C)에서 설명한 제 1 전극(11), 제 2 전극(12), 배향막(13), 배향막(14), 및 액정 분자(15)에 더하여, 편광판(21), 편광판(22), 광검출기(23)를 도시하였다. 또한, 도 4 중에서, 화살표는 광을 나타낸 것이고 화살표(24)는 액정층에 입사하는 광, 화살표(25)는 액정층을 투과하는 광을 나타낸다. 또한 화살표(24)에 의한 광은 표시 장치에서의 백 라이트에 상당하는 광이다. 또한, 도 4에 도시된 제 1 전극(11), 제 2 전극(12), 배향막(13), 배향막(14), 액정 분자(15), 편광판(21), 및 편광판(22)을 포함하는 구성을 액정 소자라고 하는 경우도 있다.

<계조 편차의 허용 범위에 대하여>

다음에, 계조값의 편차로서 허용 가능한 범위에 관하여 설명한다. 밝기가 시간 변화되는 관찰 대상을 볼 때, 실제로는 플리커로서 감지할 수 있는 주파수에 한계가 있고, 또한 주파수 의존이 있다. 이것을 정량화한 것으로서, t-MTF(temporal-Modulation Transfer Function, 시간 변조도 전달 함수)가 있다. 콘트라스트 감도가 클수록 분간하기 쉽고, 작을수록 분간하기 어렵다.

t-MTF의 계산에는 Peter G.J.Barten에 의한 모델(수학식(2))을 채용하고, 콘트라스트 감도 S(u, w)와, 공간 주파수(u), 시간 주파수(w)의 관계를 나타내었다.

[수학식 2]

여기서, S(u, w)는 콘트라스트 감도, u는 공간 주파수, w는 시간 주파수, M_spat는 눈의 공간적 변조도 전달 함수, k는 50% 검출 확률에서의 신호와 노이즈의 비, T는 눈의 적분 시간, X_O는 x 방향의 관찰 대상의 크기, X_max는 x 방향의 최대 적분 영역, N_max는 적분 사이클의 최대 수, η는 양자 효율, p는 광자 전환율, E는 망막 조도, Φ₀는 신경 노이즈의 스펙트럼 밀도, H₁(w)는 광수용체 신호의 시간적 처리의 변조도 전달 함수, H₂(w)는 공간 억제 신호의 시간적 처리의 변조도 전달 함수, F(u)는 공간 억제 필터의 피적분 함수의 변조도 전달 함수이다.

수학식(2)에 따라, 콘트라스트 감도S와 시간 주파수의 관계가 산출되고, 그 결과로부터 플리커로서 감지하는 것이 어려운 휘도 변화량을 계산한다. 이 감지하는 것이 어려운 휘도 변화량이 계조 편차의 허용량이 되고, 이 휘도 변화량에 상당하는, 액정층에 인가되는 전압의 변화량을 산출하면, 일정 시간에 변화되는 전압의 허용량이 얻어져, 이것이 기준이 되고, 이것을 만족시키는 재료의 선택을 수행한다.

<잔류 DC와 계조 편차에 대하여>

여기서, 도 1 및 도 2에서 설명한, 분자의 쌍극자 모멘트를 0 디바이 이상 3 디바이 이하로 함으로써, 화소에 기록되는 전압의 변화에 따른 잔류 DC에 대하여 도 5를 사용하여 설명한다.

또한, 잔류 DC란, 액정층에 전압을 인가함에 따라, 전극간에 체류하는 전하에 기인한 전압을 말한다. 이 전압에 의하여, 액정층에 전압을 인가하는 기간에는 원래 인가한 전압과 별도로 불필요한 전압이 전극간에 인가된다. 또한, 액정층에 전압을 인가하지 않는 기간에도 액정층에 체류하는 전하에 의하여 전극간에 전압이 남아 있게 된다. 또한 전극에 액정 재료를 끼우는 구성에 있어서 전극 위에 배향막을 형성하는 경우, 전극간이란, 배향막간을 말한다.

도 5는, 쌍극자 모멘트가 0 디바이 이상 3 디바이 이하인 분자를 갖는 액정층의 일례로서의, 복수의 재료의 분자의 쌍극자 모멘트가 0.05 디바이부터 2.18 디바이까지이고 이들을 혼합하여 얻어지는 재료(개선 재료)와, 비교예로서의 종래의 재료의 잔류 DC 특성을 나타낸 그래프이다.

도 5에 나타낸 잔류 DC의 측정 방법으로서는, 액정층을 끼우는 전극에 대하여 10초 동안 또는 30초 동안 3V의 전압을 인가하여 충전하고, 그 후 전극간을 1초 동안 단락하고 나서 상기 전극간을 개방한 상태에서의 전압의 시간 변화를 나타낸다. 또한, 도 5에 있어서, 가로축이 시간(Laps Time)을, 세로축이 전압(RDC)을 각각 나타낸다. 도 5 중의 선(33)은 개선 재료의 잔류 DC의 시간 변화에 대하여 충전 시간을 10초로 한 경우, 선(34)은 개선 재료의 잔류 DC의 시간 변화에 대하여 충전 시간을 30초로 한 경우를 나타낸다. 또한, 선(35)은 종래의 재료의 잔류 DC의 시간 변화에 대하여 충전 시간을 10초로 한 경우, 선(36)은 종래의 재료의 잔류 DC의 시간 변화에 대하여 충전 시간을 30초로 한 경우를 나타낸다.

도 5에 나타낸 그래프에서, 액정층으로서, 개선 재료는 더 낮은 잔류 DC 전압을 나타낸다.

도 5에 나타낸 그래프를 비교하면, 분자의 쌍극자 모멘트가 큰 액정층(종래의 재료)이, 전극간을 개방 상태로 한 직후의 전압이 더 큰 것을 알 수 있다. 이 액정 재료에 따른 전압의 차이는, 쌍극자 모멘트가 크면 액정층에 포함되는 불순물의 비율이 크게 되는 것에 기인한다. 그러므로, 본 발명의 일 형태에서의, 액정층에 포함되는 불순물의 비율이 적으며 액정층이 갖는 분자의 쌍극자 모멘트가 취할 수 있는 범위를 0 디바이 이상 3 디바이 이하로 하는 구성이 전극간의 개방 후의 잔류 DC의 영향을 더 저감시킬 수 있다.

또한, Maxwell-Wagner의 다층 유전체의 이론에 따라 도출되는 수학식(3)을 만족시킴으로써, 배향막과 액정층의 계면 근방에 축적되는 전하를 억제하고, 잔류 DC를 저감시킬 수 있다. 또한 수학식(1) 중 ε_LC는 액정층의 유전율, ρ_LC는 액정층의 비저항, ε_AL은 배향막의 유전율, ρ_AL은 배향막의 비저항을 나타낸다.

[수학식 3]

수학식(3)의 조건에 가깝게 하기 위해서는, 액정층의 비저항 및 배향막의 비저항의 양쪽을 가능한 한 가깝게 하는 것이 바람직하다. 배향막의 비저항은 액정층의 비저항에 비하여 크기 때문에, 액정층과 배향막의 비저항을 가깝게 하기 위해서는, 액정층의 비저항을 높이거나 배향막의 비저항을 낮추지만, 상술한 바와 같이 액정층의 비저항을 높이는 것이 바람직하다.

이를 위해서는 불순물 이온을 흡수하기 어려운 재료를 액정층에 사용하는 것이 바람직하고, 쌍극자 모멘트가 취할 수 있는 범위를 0 디바이 이상 3 디바이 이하로 한 분자를 포함하는 액정층을 사용하는 것이 유효적이다.

이상과 같이, 쌍극자 모멘트가 취할 수 있는 범위를 0 디바이 이상 3 디바이 이하로 한 분자를 갖는 액정층을 사용하고, 액정층의 전압 유지율이 높은 재료를 사용함으로써 잔류 DC를 억제할 수 있다. 바꿔 말하면, 일단 화소에 기록한 전압의 변화를, 동일한 화상에서의 계조값의 편차로서 허용 가능한 범위 내로 할 수 있다. 따라서, 표시 품위를 손상시키지 않는, 신규 표시 장치를 제공할 수 있다.

또한, 본 실시형태에 있어서 본 발명의 일 형태에 대하여 제시하였다. 또는, 다른 실시형태에 있어서 본 발명의 일 형태에 대하여 제시한다. 다만, 본 발명의 일 형태는 이들에 한정되지 않는다. 즉, 본 실시형태 및 다른 실시형태에서는 다양한 발명의 형태가 기재되어 있기 때문에, 본 발명의 일 형태는 특정의 형태에 한정되지 않는다. 예를 들어, 본 발명의 일 형태로서 리프레시 레이트가 낮은 표시 장치에 적용한 경우의 예를 제시하였지만, 본 발명의 일 형태는 이들에 한정되지 않는다. 경우 또는 상황에 따라, 본 발명의 일 형태에서는 통상의 60Hz의 리프레시 레이트로 표시하여도 좋고, 배속 구동의 120Hz 이상으로 표시하여도 좋다. 또는 예를 들어, 경우 또는 상황에 따라, 본 발명의 일 형태에서는 리프레시 레이트를 낮추지 않아도 된다.

또한, 본 실시형태는 본 명세서에서 제시하는 다른 실시형태와 적절히 조합될 수 있다.

(실시형태 2)

본 실시형태에서는 실시형태 1에 기재된 액정층을 갖는 액정 표시 장치의 일례에 대하여 도 6 및 도 7을 참조하여 설명한다.

구체적으로는 화소를 선택하는 G 신호를 60Hz 이상의 빈도로 출력하는 제 1 모드와, 1Hz 이하의 빈도, 바람직하게는 0.2Hz 이하의 빈도로 출력하는 제 2 모드를 갖는 액정 표시 장치에 대하여 설명한다.

도 6은 본 발명의 일 형태에 따른 표시 기능을 갖는 액정 표시 장치의 구성을 설명하기 위한 블록도이다.

도 7은 본 발명의 일 형태에 따른 표시 기능을 갖는 액정 표시 장치의 표시부의 구성을 설명하기 위한 블록도 및 회로도이다.

<1. 액정 표시 장치의 구성>

본 실시형태에서 도 6에 예시하여 설명하는 표시 기능을 갖는 액정 표시 장치(600)는, 입력되는 제 1 구동 신호(S 신호라고도 함)(633_S)를 유지하고, S 신호(633_S)에 따라 화상을 표시하는 표시 소자(635)를 포함한 화소 회로(634)를 포함하는 화소부(631)와, S 신호(633_S)를 화소 회로(634)에 출력하는 제 1 구동 회로(S 구동 회로라고도 함)(633)와, 화소 회로(634)를 선택하는 제 2 구동 신호(G 신호라고도 함)(632_G)를 화소 회로(634)에 출력하는 제 2 구동 회로(G 구동 회로라고도 함)(632)를 갖는다.

그리고, G 구동 회로(632)는 G 신호(632_G)를 1초에 30번 이상의 빈도, 바람직하게는 1초에 60번 이상 960번 미만의 빈도로 화소에 출력하는 제 1 모드와, 하루에 1번 이상 1초에 0.1번 미만의 빈도, 바람직하게는 1시간에 1번 이상 1초에 1번 미만의 빈도로 출력하는 제 2 모드를 갖는다.

또한, G 구동 회로(632)는 입력되는 모드 전환 신호에 따라 제 1 모드와 제 2 모드가 전환된다.

또한, 화소 회로(634)는 화소(631p)에 제공되고, 복수의 화소(631p)가 화소부(631)에 제공되고, 화소부(631)는 표시부(630)에 제공된다.

표시 기능을 갖는 액정 표시 장치(600)는 연산 장치(620)를 갖는다. 연산 장치(620)는 일차 제어 신호(625_C)와 일차 화상 신호(625_V)를 출력한다.

액정 표시 장치(600)는 제어부(610)를 갖고 제어부(610)는 S 구동 회로(633)와 G 구동 회로(632)를 제어한다.

표시 소자(635)로서 액정 소자를 적용하는 경우, 광공급부(650)를 표시부(630)에 제공한다. 광공급부(650)는 액정 소자가 제공된 화소부(631)에 광을 공급하며 백 라이트로서 기능한다.

표시 기능을 갖는 액정 표시 장치(600)는 화소부(631)에 제공된 복수의 화소 회로(634) 중에서 하나를 선택하는 빈도를, G 구동 회로(632)가 출력하는 G 신호(632_G)를 사용하여 바꿀 수 있다. 이 결과 액정 표시 장치(600)의 사용자에 대한 눈의 피로가 저감된 표시 기능을 갖는 액정 표시 장치를 제공할 수 있다.

이하에 본 발명의 일 형태에 따른 표시 기능을 갖는 액정 표시 장치를 구성하는 각 요소에 대하여 설명한다.

<2. 연산 장치>

연산 장치(620)는 일차 화상 신호(625_V) 및 일차 제어 신호(625_C)를 생성한다.

또한, 연산 장치(620)는 모드 전환 신호를 포함한 일차 제어 신호(625_C)를 생성한다.

예를 들어 연산 장치(620)는, 입력 수단(500)으로부터 입력되는 화상 전환 신호(500_C)에 따라, 모드 전환 신호를 포함한 일차 제어 신호(625_C)를 출력하여도 좋다.

제 2 모드의 G 구동 회로(632)에 입력 수단(500)으로부터 제어부(610)를 통하여 화상 전환 신호(500_C)가 입력되면, G 구동 회로(632)는 제 2 모드로부터 제 1 모드로 전환되어 G 신호를 1번 이상 출력하고, 그 후 제 2 모드로 전환된다.

예를 들어, 입력 수단(500)이 페이지를 넘기는 동작을 검지한 경우 입력 수단(500)은 화상 전환 신호(500_C)를 연산 장치(620)에 출력한다.

연산 장치(620)는 페이지 넘기기 동작 신호를 포함한 일차 화상 신호(625_V)를 생성하고, 화상 전환 신호(500_C)를 포함한 일차 제어 신호(625_C)와 함께 상기 일차 화상 신호(625_V)를 출력한다.

제어부(610)는 화상 전환 신호(500_C)를 G 구동 회로(632)에 출력하고 페이지 넘기기 동작 신호를 포함한 이차 화상 신호(615_V)를 S 구동 회로(633)에 출력한다.

G 구동 회로(632)는 제 2 모드로부터 제 1 모드로 전환되어, 신호의 재기록 동작이 수행될 때마다 화상이 변화되는 것을 관찰자가 식별할 수 없을 정도의 속도로 G 신호(632_G)를 출력한다.

한편, S 구동 회로(633)는 페이지 넘기기 동작 신호를 포함한 이차 화상 신호(615_V)로부터 생성된 S 신호(633_S)를 화소 회로(634)에 출력한다.

이로써 화소(631p)는 페이지 넘기기 동작 신호를 포함한 이차 화상 신호(615_V)가 공급됨으로써, 페이지 넘기기 동작을 포함한 다수 프레임 화상을 짧은 시간에 표시할 수 있기 때문에 매끄러운 페이지 넘기기 동작을 표시할 수 있다.

또한, 연산 장치(620)가 표시부(630)에 출력하는 일차 화상 신호(625_V)가 동영상인지 정지 화상인지를 판별하고 일차 화상 신호(625_V)가 동영상인 경우에는 제 1 모드를 선택하는 전환 신호를, 정지 화상인 경우에는 제 2 모드를 선택하는 전환 신호를 상기 연산 장치(620)가 출력하는 구성으로 하여도 좋다.

또한, 동영상인지 정지 화상인지를 판별하는 방법으로서는, 일차 화상 신호(625_V)에 포함되는 하나의 프레임과 그 전후의 프레임의 신호의 차분이, 미리 정해진 차분보다 크면 동영상, 그 이하이면 정지 화상인 것으로 판별하면 좋다.

또한, 제 2 모드로부터 제 1 모드로의 전환 시, G 신호(632_G)를 1번 이상의 소정의 횟수 출력하고, 그 후에 제 2 모드로 전환되는 구성으로 하여도 좋다.

<3. 제어부>

제어부(610)는 일차 화상 신호(625_V)로부터 생성된 이차 화상 신호(615_V)를 출력한다(도 6 참조). 또한, 일차 화상 신호(625_V)를 표시부(630)에 직접 출력하는 구성으로 하여도 좋다.

제어부(610)는 수직 동기 신호, 수평 동기 신호 등의 동기 신호를 포함한 일차 제어 신호(625_C)를 사용하여 스타트 펄스 신호, 래치 신호, 펄스 폭 제어 신호 등의 이차 제어 신호(615_C)를 생성하고 표시부(630)에 공급하는 기능을 갖는다. 또한, 이차 제어 신호(615_C)에는 클럭 신호 등도 포함된다.

또한, 반전 제어 회로를 제어부(610)에 제공하고, 반전 제어 회로가 통지하는 타이밍에 맞추어 제어부(610)가 이차 화상 신호(615_V)의 극성을 반전시키는 기능을 갖는 구성으로 할 수도 있다. 구체적으로는 이차 화상 신호(615_V)의 극성 반전은 제어부(610)에서 수행되어도 좋고 제어부(610)로부터의 명령에 따라 표시부(630) 내에서 수행되어도 좋다.

반전 제어 회로는 이차 화상 신호(615_V)의 극성을 반전시키는 타이밍을 동기 신호를 사용하여 정하는 기능을 갖는다. 예시하는 반전 제어 회로는 카운터 및 신호 생성 회로를 갖는다.

카운터는 수평 동기 신호의 펄스를 사용하여 프레임 기간 수를 세는 기능을 갖는다.

신호 생성 회로는 카운터에서 얻어진 프레임 기간 수의 정보를 사용하여 연속된 복수의 프레임 기간마다 이차 화상 신호(615_V)의 극성을 반전시키기 위하여, 이차 화상 신호(615_V)의 극성을 반전시키는 타이밍을 제어부(610)에 통지하는 기능을 갖는다.

<4. 표시부>

표시부(630)는, 각 화소에 표시 소자(635)를 갖는 화소부(631)와, S 구동 회로(633) 및 G 구동 회로(632) 등의 구동 회로를 갖는다. 화소부(631)는 표시 소자(635)가 제공된 화소(631p)를 복수로 갖는다(도 6 참조).

표시부(630)에 입력되는 이차 화상 신호(615_V)는 S 구동 회로(633)에 공급된다. 또한, 전원 전위 및 이차 제어 신호(615_C)는 S 구동 회로(633) 및 G 구동 회로(632)에 공급된다.

또한, 이차 제어 신호(615_C)에는 S 구동 회로(633)의 동작을 제어하는 S 구동 회로용 스타트 펄스 신호, S 구동 회로용 클럭 신호, 래치 신호, G 구동 회로(632)의 동작을 제어하는 G 구동 회로용 스타트 펄스 신호, G 구동 회로용 클럭 신호, 및 펄스 폭 제어 신호 등이 포함된다.

표시부(630)의 구성의 일례를 도 7의 (A)에 도시하였다.

도 7의 (A)에 도시된 표시부(630)에는, 화소부(631)에 복수의 화소(631p)와, 화소(631p)를 행마다 선택하기 위한 복수의 주사선(GL)과, 선택된 화소(631p)에 이차 화상 신호(615_V)로부터 생성된 S 신호(633_S)를 공급하기 위한 복수의 신호선(DL)이 제공되어 있다.

주사선(GL)으로의 G 신호(632_G)의 입력은 G 구동 회로(632)에 의하여 제어된다. 신호선(DL)으로의 S 신호(633_S)의 입력은 S 구동 회로(633)에 의하여 제어된다. 복수의 화소(631p)는 주사선(GL) 중 적어도 하나 및 신호선(DL) 중 적어도 하나 각각에 접속된다.

또한, 화소부(631)에 제공되는 배선의 종류와 그 개수는 화소(631p)의 구성, 개수, 및 배치에 따라 결정할 수 있다. 구체적으로, 도 7의 (A)에 도시된 화소부(631)의 경우 x열×y행의 화소(631p)가 매트릭스 형태로 배치되고, 신호선(DL1) 내지 신호선(DLx), 주사선(GL1) 내지 주사선(GLy)이 화소부(631) 내에 배치되어 있는 경우를 예시하였다.

<4-1. 화소>

각 화소(631p)는 표시 소자(635)와, 이 표시 소자(635)를 포함하는 화소 회로(634)를 갖는다.

<4-2. 화소 회로>

본 실시형태에서는 화소 회로(634)의 일례로서 액정 소자(635LC)를 표시 소자(635)에 적용하는 구성을 도 7의 (B)에 도시하였다.

화소 회로(634)는 액정 소자(635LC)로의 S 신호(633_S)의 공급을 제어하는 트랜지스터(634t)를 갖는다. 트랜지스터(634t)와 표시 소자(635)의 접속 관계의 일례에 대하여 설명한다.

트랜지스터(634t)의 게이트는 주사선(GL1) 내지 주사선(GLy) 중 어느 하나에 전기적으로 접속되어 있다. 트랜지스터(634t)의 소스 및 드레인 중 한쪽은 신호선(DL1) 내지 신호선(DLx) 중 어느 하나에 전기적으로 접속되고, 트랜지스터(634t)의 소스 및 드레인 중 다른 쪽은 표시 소자(635)의 제 1 전극에 전기적으로 접속되어 있다.

또한, 화소(631p)는 액정 소자(635LC)의 제 1 전극과 제 2 전극 사이의 전압을 유지하기 위한 용량 소자(634c) 외에, 필요에 따라 트랜지스터, 다이오드, 저항 소자, 용량 소자, 인덕터 등 기타 회로 소자를 가져도 좋다.

도 7의 (B)에 예시한 화소(631p)는 화소(631p)로의 S 신호(633_S)의 입력을 제어하는 스위칭 소자로서 하나의 트랜지스터(634t)가 사용된다. 다만, 화소(631p)에는 하나의 스위칭 소자로서 기능하는 복수의 트랜지스터를 사용하여도 좋다. 복수의 트랜지스터가 하나의 스위칭 소자로서 기능하는 경우, 상기 복수의 트랜지스터는 병렬로 접속되어 있어도 좋고, 직렬로 접속되어 있어도 좋으며, 직렬과 병렬이 조합되어 접속되어 있어도 좋다.

또한, 화소 회로(634)의 용량은 적절히 조정하면 좋다. 예를 들어, 후술하는 제 2 모드에서 S 신호(633_S)를 비교적 긴 기간(구체적으로는 1/60sec 이상) 동안 유지하는 경우에는 용량 소자(634c)를 제공한다. 또한, 용량 소자(634c) 이외의 구성을 이용하여 화소 회로(634)의 용량을 조정하여도 좋다. 예를 들어, 액정 소자(635LC)의 제 1 전극과 제 2 전극을 중첩시켜 제공하는 구성으로 함으로써 용량 소자로 간주할 수 있는 영역을 형성하여도 좋다.

또한, 화소 회로(634)는 표시 소자(635)의 종류 또는 구동 방법에 따른 구성을 선택하여 사용할 수 있다.

<4-2a. 표시 소자>

액정 소자(635LC)는 제 1 전극 및 제 2 전극, 제 1 전극과 제 2 전극 사이에 전압이 인가되는 액정 재료를 포함한 액정층을 갖는다. 액정 소자(635LC)는 제 1 전극과 제 2 전극 사이에 인가되는 전압의 값에 따라 액정 분자의 배향이 변화되어 투과율이 변화된다. 따라서, 표시 소자(635)는 S 신호(633_S)의 전위에 의하여 그 투과율이 제어됨으로써 계조 표시가 가능하다.

<4-2b. 트랜지스터>

트랜지스터(634t)는 표시 소자(635)의 제 1 전극에 신호선(DL)의 전위를 공급할지 여부를 제어한다. 표시 소자(635)의 제 2 전극에는 소정의 기준 전위(Vcom)가 공급된다.

또한, 본 발명의 일 형태에 따른 액정 표시 장치에 적합한 트랜지스터로서 산화물 반도체를 사용한 트랜지스터를 적용할 수 있다. 산화물 반도체를 사용한 트랜지스터의 자세한 사항에 대해서는 실시형태 6 및 7을 참작할 수 있다.

<5. 광공급부>

광공급부(650)에는 복수의 광원이 제공된다. 제어부(610)는 광공급부(650)가 갖는 광원의 구동을 제어한다. 또한, 반사형 액정 표시 장치로 하는 경우에는 광공급부(650)를 제공하지 않는 구성으로 하여도 좋다.

광공급부(650)의 광원으로서는 냉음극 형광 램프, 발광 다이오드(LED), 전기장의 인가에 의하여 전계발광(Electroluminescence)이 발생되는 OLED 소자 등을 사용할 수 있다. 또한, 광공급부(650)의 광원의 컬러화 방식으로서는 적색, 녹색, 청색의 발광을 각각 사용하는 방식(3색 방식), 청색 발광의 일부를 적색이나 녹색으로 변환하는 방식(색 변환 방식, 퀀텀닷(quantum dot) 방식), 백색 발광의 일부를 컬러 필터를 통과시켜 적색, 녹색, 청색으로 변환하는 방식(컬러 필터 방식) 등을 적용할 수 있다.

<6. 입력 수단>

입력 수단(500)으로서는 터치 패널, 터치 패드, 조이스틱, 트랙볼, 데이터 글로브, 촬상 장치 등을 사용할 수 있다. 연산 장치(620)는 입력 수단(500)으로부터 입력되는 전기 신호와 표시부의 좌표를 연관지을 수 있다. 이에 의하여 사용자가 표시부에 표시되는 정보를 처리하기 위한 명령을 입력할 수 있다.

사용자가 입력 수단(500)으로부터 입력하는 정보로서는 예를 들어, 표시부에 표시되는 화상의 표시 위치를 바꾸기 위하여 드래그하는 명령, 표시되어 있는 화상을 넘겨 다음 화상을 표시하기 위하여 스와이프하는 명령, 두루마리 형태의 화상을 순차적으로 보내기 위하여 스크롤하는 명령, 특정 화상을 선택하는 명령, 화상을 표시하는 크기를 바꾸기 위하여 핀치하는 명령 외에, 필기 입력하는 명령 등을 들 수 있다.

또한, 본 실시형태에 있어서 본 발명의 일 형태에 대하여 제시하였다. 또는, 다른 실시형태에 있어서 본 발명의 일 형태에 대하여 제시한다. 다만, 본 발명의 일 형태는 이들에 한정되지 않는다. 즉, 본 실시형태 및 다른 실시형태에서는 다양한 발명의 형태가 기재되어 있기 때문에, 본 발명의 일 형태는 특정의 형태에 한정되지 않는다. 예를 들어, 본 발명의 일 형태로서 트랜지스터의 채널 형성 영역, 소스 드레인 영역 등이 산화물 반도체를 갖는 경우의 예를 제시하였지만, 본 발명의 일 형태는 이들에 한정되지 않는다. 경우 또는 상황에 따라, 본 발명의 일 형태에서의 다양한 트랜지스터, 트랜지스터의 채널 형성 영역, 또는 트랜지스터의 소스 드레인 영역 등은 다양한 반도체를 가져도 좋다. 경우 또는 상황에 따라, 본 발명의 일 형태에서의 다양한 트랜지스터, 트랜지스터의 채널 형성 영역, 또는 트랜지스터의 소스 드레인 영역 등은 예를 들어 실리콘, 저마늄, 실리콘 저마늄, 탄소화 실리콘, 갈륨비소, 알루미늄갈륨비소, 인듐인, 질화 갈륨, 또는 유기 반도체 등의 적어도 하나를 가져도 좋다. 또는, 예를 들어, 경우 또는 상황에 따라 본 발명의 일 형태에서의 다양한 트랜지스터, 트랜지스터의 채널 형성 영역, 또는 트랜지스터의 소스 드레인 영역 등은 산화물 반도체를 갖지 않아도 된다.

또한, 본 실시형태는 본 명세서에서 제시한 다른 실시형태와 적절히 조합될 수 있다.

(실시형태 3)

본 실시형태에서는 실시형태 2에 기재된 액정 표시 장치의 구동 방법의 일례에 대하여 도 7 및 도 8을 참조하여 설명한다.

도 8은 본 발명의 일 형태에 따른 표시 기능을 갖는 액정 표시 장치의 표시부의 구성의 변형예를 설명하기 위한 블록도이다.

<1. 화소부로의 S 신호 기록 방법>

도 7의 (A) 또는 도 8에 예시된 화소부(631)에, S 신호(633_S)를 기록하는 방법의 일례를 설명한다. 구체적으로는 화소부(631)의 도 7의 (B)에 예시된 화소 회로를 갖는 화소(631p) 각각에 S 신호(633_S)를 기록하는 방법을 설명한다.

<화소부로의 신호의 기록>

제 1 프레임 기간에 주사선(GL1)에 펄스를 갖는 G 신호(632_G)가 입력됨으로써 주사선(GL1)이 선택된다. 선택된 주사선(GL1)에 접속된 복수의 각 화소(631p)에서 트랜지스터(634t)가 도통 상태가 된다.

트랜지스터(634t)가 도통 상태일 때(1 라인 기간), 신호선(DL1) 내지 신호선(DLx)에 이차 화상 신호(615_V)로부터 생성된 S 신호(633_S)의 전위가 공급된다. 그리고, 도통 상태의 트랜지스터(634t)를 통하여, S 신호(633_S)의 전위에 따른 전하가 용량 소자(634c)에 축적되고, S 신호(633_S)의 전위가 액정 소자(635LC)의 제 1 전극에 공급된다.

제 1 프레임 기간 중 주사선(GL1)이 선택되는 기간에 있어서, 양의 극성을 갖는 S 신호(633_S)가 모든 신호선(DL1) 내지 신호선(DLx)에 순차적으로 입력된다. 주사선(GL1)과, 신호선(DL1) 내지 신호선(DLx)에 각각 접속된 화소(631p) 내의 제 1 전극(GL1DL1) 내지 제 1 전극(GL1DLx)에는 양의 극성을 갖는 S 신호(633_S)가 공급된다. 이로써 액정 소자(635LC)의 투과율이 S 신호(633_S)의 전위에 따라 제어되어, 각 화소는 계조를 표시한다.

마찬가지로 주사선(GL2) 내지 주사선(GLy)이 순차적으로 선택되고, 주사선(GL1)이 선택된 기간과 같은 동작이 주사선(GL2) 내지 주사선(GLy)의 각 주사선에 접속된 화소(631p)에서 순차적으로 수행된다. 이 동작에 의하여 화소부(631)에서 제 1 프레임의 화상을 표시할 수 있다.

또한, 본 발명의 일 형태에서는 주사선(GL1) 내지 주사선(GLy)을 반드시 순차적으로 선택할 필요는 없다.

또한, S 구동 회로(633)로부터 신호선(DL1) 내지 신호선(DLx)에 S 신호(633_S)를 순차적으로 입력하는 점순차 구동을 사용할 수 있고, S 신호(633_S)를 일제히 입력하는 선순차 구동을 사용할 수도 있다. 또는, 복수의 신호선(DL)마다 순차적으로 S 신호(633_S)를 입력하는 구동 방법을 이용하여도 좋다.

또한, 프로그레시브 방식을 이용한 주사선(GL)의 선택 방법에 한정되지 않고 인터레이스 방식을 이용하여 주사선(GL)의 선택을 수행하여도 좋다.

또한, 임의의 1프레임 기간에 있어서, 모든 신호선에 입력되는 S 신호(633_S)의 극성이 동일하여도 좋고, 임의의 1프레임 기간에 있어서, 화소에 입력되는 S 신호(633_S)의 극성이 하나의 신호선마다 반전되어도 좋다.

<복수의 영역으로 분할된 화소부로의 신호 기록>

또한, 표시부(630)의 구성의 변형예를 도 8에 도시하였다.

도 8에 도시된 표시부(630)에서는, 복수의 영역으로 분할된 화소부(631)(구체적으로는 제 1 영역(631a), 제 2 영역(631b), 제 3 영역(631c))에 복수의 화소(631p)와, 화소(631p)를 행마다 선택하기 위한 복수의 주사선(GL)과, 선택된 화소(631p)에 S 신호(633_S)를 공급하기 위한 복수의 신호선(DL)이 제공되어 있다.

각 영역에 제공된 주사선(GL)으로의 G 신호(632_G)의 입력은 각각의 G 구동 회로(632)에 의하여 제어된다. 신호선(DL)으로의 S 신호(633_S)의 입력은 S 구동 회로(633)에 의하여 제어된다. 복수의 화소(631p)는 각각 주사선(GL) 중 적어도 하나와 신호선(DL) 중 적어도 하나에 접속된다.

이와 같은 구성으로 함으로써 화소부(631)를 분할하여 구동시킬 수 있다.

예를 들어, 입력 수단(500)으로서 터치 패널을 사용하여 정보를 입력할 때, 상기 정보가 입력된 영역을 특정하는 좌표를 취득하고 그 좌표에 대응하는 영역을 구동하는 G 구동 회로(632)만 제 1 모드로 하고, 다른 영역을 제 2 모드로 하여도 좋다. 이 동작에 의하여 터치 패널에서 정보가 입력되지 않은 영역, 즉 표시 화상을 재기록할 필요가 없는 영역의 G 구동 회로의 동작을 정지할 수 있다.

<2. 제 1 모드와 제 2 모드의 G 구동 회로>

G 구동 회로(632)가 출력하는 G 신호(632_G)가 입력된 화소 회로(634)에는 S 신호(633_S)가 입력된다. G 신호(632_G)가 입력되지 않는 기간 동안 화소 회로(634)는 S 신호(633_S)의 전위를 유지한다. 바꿔 말하면 화소 회로(634)는 S 신호(633_S)의 전위가 기록된 상태를 유지한다.

표시 데이터가 기록된 화소 회로(634)는 S 신호(633_S)에 따른 표시 상태를 유지한다. 또한, 표시 상태를 유지한다는 것은, 표시 상태의 변화가 일정한 범위를 벗어나 크게 되지 않도록 유지하는 것을 말한다. 상기 일정한 범위는 적절히 설정되는 범위이고 예를 들어, 사용자가 표시 화상을 열람할 때 같은 표시 화상인 것으로 인식할 수 있는 표시 상태의 범위로 설정하는 것이 바람직하다.

G 구동 회로(632)는 제 1 모드와 제 2 모드를 갖는다.

<2-1. 제 1 모드>

G 구동 회로(632)의 제 1 모드는 화소에 1초에 30번 이상, 바람직하게는 1초에 60번 이상 960번 미만의 빈도로 G 신호(632_G)를 출력한다.

제 1 모드의 G 구동 회로(632)는 신호의 재기록 동작마다 화상이 변화되는 것을 관찰자가 식별하기 어려울 정도의 속도로 신호를 재기록한다. 이 결과 동영상을 매끄럽게 표시할 수 있다.

<2-2. 제 2 모드>

G 구동 회로(632)의 제 2 모드는 화소에 하루에 1번 이상 1초에 0.1번 미만, 바람직하게는 1시간에 1번 이상 1초에 1번 미만의 빈도로 G 신호(632_G)를 출력한다.

더 바람직하게는 30초에 1번 이상 1초에 1번 미만의 빈도로 출력한다.

G 신호(632_G)가 입력되지 않는 기간, 화소 회로(634)는 S 신호(633_S)를 유지하고, 그 전위에 따른 표시 상태를 계속해서 유지한다.

이에 의하여 제 2 모드에서는 화소의 표시의 재기록에 따른 깜박임(플리커라고도 함)이 없는 표시가 가능하다.

이 결과 상기 표시 기능을 갖는 액정 표시 장치의 사용자의 눈의 피로가 저감될 수 있다.

또한, G 구동 회로(632)가 동작하지 않는 동안, G 구동 회로(632)가 소비하는 전력은 저감된다.

또한, 제 2 모드를 갖는 G 구동 회로(632)를 사용하여 구동되는 화소 회로는, S 신호(633_S)를 장기간에 걸쳐 유지하는 구성을 갖는 것이 바람직하다. 예를 들어, 트랜지스터(634t)의 누설 전류는 오프 상태에서 작을수록 바람직하다.

오프 상태에서의 누설 전류가 작은 트랜지스터(634t)의 구성의 일례에 대하여 실시형태 6 및 7을 참작할 수 있다.

또한, 본 실시형태는 본 명세서에 기재된 다른 실시형태와 적절히 조합될 수 있다.

(실시형태 4)

본 실시형태에서는 실시형태 2에 기재된 액정 표시 장치의 구동 방법의 일례에 대하여 도 9 내지 도 11을 참조하여 설명한다.

도 9는 본 발명의 일 형태에 따른 표시 기능을 갖는 액정 표시 장치를 설명하기 위한 회로도이다.

도 10은 본 발명의 일 형태에 따른 표시 기능을 갖는 액정 표시 장치의 소스 라인 반전 구동 및 도트 반전 구동을 설명하기 위한 도면이다.

도 11은 본 발명의 일 형태에 따른 표시 기능을 갖는 액정 표시 장치의 소스 라인 반전 구동 및 도트 반전 구동을 설명하기 위한 타이밍 차트이다.

<1. 오버드라이브 구동>

액정은 전압이 인가되고 나서 그 투과율이 수속될 때까지의 응답 시간이 일반적으로 십수 msec 정도이다. 따라서, 액정의 응답 지연이 동영상의 흐릿하므로 시인되기 쉽다.

그래서, 본 발명의 일 형태에서는 액정 소자를 사용한 표시 소자(635)에 인가하는 전압을 일시적으로 크게 하여 액정의 배향을 빠르게 변화시키는 오버드라이브 구동을 사용하도록 하여도 좋다. 오버드라이브 구동을 사용함으로써, 액정의 응답 속도를 높이고 동영상의 흐릿함을 방지하며 동영상의 화질을 개선할 수 있다.

또한, 트랜지스터(634t)가 비도통 상태가 된 후에도 액정 소자를 사용한 표시 소자(635)의 투과율이 수속되지 않고 계속 변화되는 경우, 액정의 비유전율이 변화되기 때문에, 액정 소자를 사용한 표시 소자(635)가 유지하는 전압이 변화되기 쉽다.

예를 들어, 액정 소자를 사용한 표시 소자(635)에 용량 소자(634c)를 병렬로 접속시키지 않는 경우, 또는 접속되는 용량 소자(634c)의 용량값이 작은 경우에는 상술한 액정 소자를 사용한 표시 소자(635)가 유지하는 전압의 변화가 현저하게 일어나기 쉽다. 그러나, 상기 오버드라이브 구동을 사용함으로써, 응답 시간을 짧게 할 수 있기 때문에 트랜지스터(634t)가 비도통 상태가 된 후에서의 액정 소자를 사용한 표시 소자(635)의 투과율의 변화를 작게 할 수 있다. 따라서, 액정 소자를 사용한 표시 소자(635)에 병렬로 접속되는 용량 소자(634c)의 용량값이 작은 경우에도, 트랜지스터(634t)가 비도통 상태가 된 후에, 액정 소자를 사용한 표시 소자(635)가 유지하는 전압이 변화되는 것을 방지할 수 있다.

<2. 소스 라인 반전 구동 및 도트 반전 구동>

도 10에 예시한 화소 회로의 신호선(DLi)에 접속되어 있는 화소(631p)에서, 화소 전극(635_1)이 신호선(DLi)과 신호선(DLi)에 인접하는 신호선(DLi+1)에 끼워지도록 화소(631p) 내에 배치되어 있다. 트랜지스터(634t)가 오프 상태라면, 화소 전극(635_1)과 신호선(DLi)은 전기적으로 분리되는 것이 이상적이다. 또한, 화소 전극(635_1)과 신호선(DLi+1)도 전기적으로 분리되는 것이 이상적이다. 그러나, 실제로는 화소 전극(635_1)과 신호선(DLi) 사이에는 기생 용량(634c(i))이 존재하고, 또한 화소 전극(635_1)과 신호선(DLi+1) 사이에는 기생 용량(634c(i+1))이 존재한다(도 10의 (C) 참조). 또한, 도 10의 (C)에는 도 9에 도시된 액정 소자(635LC) 대신에 액정 소자(635LC)의 제 1 전극 또는 제 2 전극으로서 기능하는 화소 전극(635_1)이 도시되어 있다.

액정 소자(635LC)의 제 1 전극과 제 2 전극을 중첩시켜 제공하는 구성으로 하는 경우 등에는, 2개의 전극이 중첩되는 부분을 실질적인 용량 소자로 함으로써, 액정 소자(635LC)에 용량 배선을 사용하여 형성된 용량 소자(634c)를 접속하지 않는 경우, 또는 액정 소자(635LC)에 접속된 용량 소자(634c)의 용량값이 작은 경우가 있다. 이 경우, 액정 소자의 제 1 전극 또는 제 2 전극으로서 기능하는 화소 전극(635_1)의 전위는 기생 용량(634c(i))과 기생 용량(634c(i+1))의 영향을 받기 쉽다.

이 때문에 화상 신호의 전위가 유지되는 기간에 트랜지스터(634t)가 오프 상태인 경우에도, 신호선(DLi) 또는 신호선(DLi+1)의 전위 변화에 연동하여 화소 전극(635_1)의 전위가 변동되는 현상이 일어나기 쉽다.

화상 신호의 전위를 유지하는 기간에 신호선의 전위 변화에 연동하여 화소 전극의 전위가 변동되는 현상을 크로스토크 현상이라고 한다. 크로스토크 현상이 일어나면 표시 콘트라스트가 저하된다. 예를 들어, 액정 소자(635LC)에 노멀리 화이트 액정을 사용한 경우에는 화상이 흐려진다.

그래서 본 발명의 일 형태에서는 임의의 한 프레임 기간에, 화소 전극(635_1)을 사이에 개재(介在)하여 배치된 신호선(DLi)과 신호선(DLi+1)에 서로 반대의 극성을 갖는 화상 신호를 입력하는 구동 방법을 이용하여도 좋다.

또한, 반대의 극성을 갖는 화상 신호란, 액정 소자의 공통 전극의 전위를 기준 전위로 할 때, 기준 전위보다 높은 전위를 갖는 화상 신호와, 기준 전위보다 낮은 전위를 갖는 화상 신호를 말한다.

선택된 복수의 화소에 반대의 극성을 갖는 화상 신호를 교대로 순차적으로 기록하는 방법으로서 2가지 방법(소스 라인 반전 및 도트 반전)을 예로 들 수 있다.

어느 방법에서도 제 1 프레임 기간에 신호선(DLi)에 양(+)의 극성을 갖는 화상 신호를 입력하고, 신호선(DLi+1)에 음(-)의 극성을 갖는 화상 신호를 입력한다. 다음에, 제 2 프레임 기간에 신호선(DLi)에 음(-)의 극성을 갖는 화상 신호를 입력하고, 신호선(DLi+1)에 양(+)의 극성을 갖는 화상 신호를 입력한다. 그리고, 제 3 프레임 기간에 신호선(DLi)에 양(+)의 극성을 갖는 화상 신호를 입력하고, 신호선 (DLi+1)에 음(-)의 극성을 갖는 화상 신호를 입력한다(도 10의 (C) 참조).

이와 같은 구동 방법을 이용하는 경우 한 쌍의 신호선의 전위가 서로 반대의 방향으로 변동하기 때문에 임의의 화소 전극이 받는 전위의 변동이 상쇄된다. 따라서, 크로스토크의 발생을 억제할 수 있다.

<2-1. 소스 라인 반전 구동>

소스 라인 반전은 임의의 한 프레임 기간에, 하나의 신호선에 접속된 복수의 화소와 상기 신호선에 인접된 다른 신호선에 접속된 복수의 화소에 반대의 극성을 갖는 화상 신호를 입력하는 것이다.

도 10의 (A-1) 및 (A-2)는 소스 라인 반전을 이용한 경우에 화소에 공급되는 화상 신호의 극성을 모식적으로 도시한 것이다. 임의의 한 프레임 기간에 공급되는 화상 신호가 양의 극성의 화소를 +로, 음의 극성의 화소를 -로 나타내었다. 도 10의 (A-2)에 도시된 프레임은 도 10의 (A-1)에 도시된 프레임의 다음 프레임이다.

<2-2. 도트 반전 구동>

도트 반전은 임의의 한 프레임 기간에, 하나의 신호선에 접속된 복수의 화소와 상기 신호선에 인접된 다른 신호선에 접속된 복수의 화소에, 반대의 극성을 갖는 화상 신호를 입력하고, 또한 동일한 신호선에 접속된 복수의 화소에서, 인접된 화소에 반대의 극성을 갖는 화상 신호를 입력하는 것이다.

도 10의 (B-1) 및 (B-2)는 도트 반전을 이용한 경우에 화소에 공급되는 화상 신호의 극성을 모식적으로 도시한 것이다. 임의의 한 프레임 기간에 공급되는 화상 신호가 양의 극성의 화소를 +로, 음의 극성 화소를 -로 나타내었다. 도 10의 (B-2)에 도시된 프레임은 도 10의 (B-1)에 도시된 프레임의 다음 프레임이다.

<2-3. 타이밍 차트>

다음에, 도 11에 도 9에 도시된 화소부(631)를 소스 라인 반전으로 동작시킨 경우의 타이밍 차트를 나타낸다. 구체적으로, 도 11은 주사선(GL1)에 공급되는 신호의 전위와, 신호선(DL1) 내지 신호선(DLx)에 공급되는 화상 신호의 전위와, 주사선(GL1)에 접속된 각 화소가 갖는 화소 전극의 전위의 시간에 따른 변화를 나타낸 것이다.

우선, 주사선(GL1)에 펄스를 갖는 신호가 입력됨으로써 주사선(GL1)이 선택된다. 선택된 주사선(GL1)에 접속된 복수의 각 화소(631p)에서 트랜지스터(634t)가 온 상태가 된다. 그리고, 트랜지스터(634t)가 온 상태일 때 신호선(DL1) 내지 신호선(DLx)에 화상 신호의 전위가 공급되면 온 상태의 트랜지스터(634t)를 통하여 화상 신호의 전위가 액정 소자(635LC)의 화소 전극에 공급된다.

도 11의 타이밍 차트에서는 제 1 프레임 기간 중 주사선(GL1)이 선택되는 기간에, 홀수 번째 신호선(DL1), 신호선(DL3),...에 양의 극성의 화상 신호가 순차적으로 입력되고 짝수 번째 신호선(DL2), 신호선(DL4),...신호선(DLx)에 음의 극성의 화상 신호가 입력되는 예를 나타내고 있다. 따라서, 홀수 번째 신호선(DL1), 신호선(DL3),...에 접속된 화소(631p) 내의 화소 전극(PE1), 화소 전극(PE3),...에는 양의 극성의 화상 신호가 공급된다. 또한, 짝수 번째 신호선(DL2), 신호선(DL4),...신호선(DLx)에 접속된 화소(631p) 내의 화소 전극(PE2), 화소 전극(PE4),...화소 전극(PEx)에는 음의 극성의 화상 신호가 공급된다.

액정 소자(635LC)에서는 화소 전극과 공통 전극 사이에 인가되는 전압의 값에 따라 액정 분자의 배향이 변화되고 투과율이 변화한다. 따라서, 표시 소자(635LC)는 화상 신호의 전위에 따라 그 투과율이 제어됨으로써 계조 표시가 가능하다.

신호선(DL1) 내지 신호선(DLx)으로의 화상 신호의 입력이 종료되면, 주사선(GL1)의 선택은 종료된다. 주사선의 선택이 종료되면 상기 주사선을 갖는 화소(631p)에서 트랜지스터(634t)가 오프 상태가 된다. 그러면, 액정 소자(635LC)는 화소 전극과 공통 전극 사이에 인가된 전압을 유지함으로써 계조 표시를 유지한다. 그리고, 주사선(GL2) 내지 주사선(GLy)이 순차적으로 선택되고, 주사선(GL1)이 선택된 기간과 같은 동작이 상기 각 주사선에 접속된 화소에서 수행된다.

다음에, 제 2 프레임 기간에 주사선(GL1)이 다시 선택된다. 그리고, 제 2 프레임 기간 중 주사선(GL1)이 선택되는 기간에는, 제 1 프레임 기간 중 주사선(GL1)이 선택되는 기간과 달리, 홀수 번째 신호선(DL1), 신호선(DL3),...에 음의 극성의 화상 신호가 순차적으로 입력되고 짝수 번째 신호선(DL2), 신호선(DL4),...신호선(DLx)에 양의 극성의 화상 신호가 입력된다. 따라서, 홀수 번째 신호선(DL1), 신호선(DL3),...에 접속된 화소(631p) 내의 화소 전극(PE1), 화소 전극(PE3),...에는 음의 극성의 화상 신호가 공급된다. 또한, 짝수 번째 신호선(DL2), 신호선(DL4),...신호선(DLx)에 접속된 화소(631p) 내의 화소 전극(PE2), 화소 전극(PE4),...화소 전극(PEx)에는 양의 극성의 화상 신호가 공급된다.

제 2 프레임 기간에서도 신호선(DL1) 내지 신호선(DLx)으로의 화상 신호의 입력이 종료되면, 주사선(GL1)의 선택은 종료된다. 그리고, 주사선(GL2) 내지 주사선(GLy)이 순차적으로 선택되고, 주사선(GL1)이 선택된 기간과 같은 동작이 상기 각 주사선에 접속된 화소에서 수행된다.

그리고, 제 3 프레임 기간과 제 4 프레임 기간에도 상기 동작이 마찬가지로 반복된다.

또한, 도 11의 타이밍 차트는 신호선(DL1) 내지 신호선(DLx)에 순차적으로 화상 신호가 입력되는 경우를 예시하고 있지만, 본 발명은 이 구성에 한정되지 않는다. 신호선(DL1) 내지 신호선(DLx)에 화상 신호가 일제히 입력되어도 좋고, 복수의 신호선마다 순차적으로 화상 신호가 입력되어도 좋다.

또한, 본 실시형태에서는 프로그레시브 방식을 이용한 경우의 주사선의 선택에 대하여 설명하였지만, 인터레이스 방식으로 주사선을 선택하여도 좋다.

또한, 화상 신호의 전위의 극성을, 공통 전극의 기준 전위를 기준으로 하여 반전시키는 반전 구동을 함으로써 잔상이라고 불리는 액정의 열화를 방지할 수 있다.

그러나, 반전 구동을 하면, 화상 신호의 극성이 변화될 때 신호선에 공급되는 전위의 변화가 커지기 때문에, 스위칭 소자로서 기능하는 트랜지스터(634t)의 소스 전극과 드레인 전극의 전위차가 커진다. 따라서, 트랜지스터(634t)의 문턱 전압이 시프트하는 등 특성 열화가 발생되기 쉽다.

또한, 액정 소자(635LC)에 유지되는 전압을 유지하기 위해서는, 소스 전극과 드레인 전극의 전위차는 커도 오프 전류는 낮은 것이 요구된다.

(실시형태 5)

본 실시형태에서는 본 발명의 일 형태의 액정 표시 장치로 표시가 가능한 화상의 생성 방법에 대하여 도 12를 사용하여 설명한다. 특히, 화상 전환을 수행할 때 사용자의 눈이 편한 화상의 전환 방법, 사용자의 눈의 피로를 경감시키는 화상의 전환 방법, 사용자의 눈에 부담을 주지 않는 화상의 전환 방법에 대하여 설명한다.

화상을 재빨리 전환하여 표시하는 경우 사용자의 눈의 피로를 유발하는 경우가 있다. 예를 들어, 현저히 상이한 장면이 전환되는 동영상이나 상이한 정지 화상을 전환하는 경우 등이 포함된다.

상이한 화상을 전환하여 표시할 때는 순간적으로 표시를 전환하지 않고 완만하게(조용하게), 자연스럽게 화상을 전환하여 표시하는 것이 바람직하다.

예를 들어, 상이한 제 1 화상에서 제 2 화상으로 표시를 전환하는 경우, 제 1 화상과 제 2 화상 사이에 제 1 화상이 페이드아웃하는 화상 또는/및 제 2 화상이 페이드인하는 화상을 삽입하는 것이 바람직하다. 또한, 제 1 화상이 페이드아웃함과 동시에 제 2 화상이 페이드인(크로스페이드라고도 함)하도록, 이들 화상을 겹친 화상을 삽입하여도 좋고 제 1 화상이 제 2 화상으로 차차 변화되는 모양을 표시하는 동영상(모핑이라고도 함)을 삽입하여도 좋다.

구체적으로는 제 1 정지 화상을 낮은 리프레시 레이트로 표시하고, 이어서 화상 전환을 위한 화상을 높은 리프레시 레이트로 표시한 후에 제 2 정지 화상을 낮은 리프레시 레이트로 표시한다.

<페이드인, 페이드아웃>

이하에서는 상이한 화상 A와 화상 B를 전환하는 방법의 일례에 대하여 설명한다.

도 12의 (A)는 화상의 전환 동작을 수행할 수 있는 표시 장치의 구성을 도시한 블록도이다. 도 12의 (A)에 도시된 표시 장치는 연산 장치(671), 기억 장치(672), 그래픽 유닛(673), 및 표시 수단(674)을 갖는다.

제 1 단계에서 연산 장치(671)는 외부 기억 장치 등으로부터 화상 A 및 화상 B의 각 데이터를 기억 장치(672)에 저장한다.

제 2 단계에서 연산 장치(671)는 미리 설정된 분할 수의 값에 따라 화상 A 및 화상 B의 각 화상 데이터에 기초하여 새로운 화상 데이터를 순차적으로 생성한다.

제 3 단계에서, 생성한 화상 데이터를 그래픽 유닛(673)에 출력한다. 그래픽 유닛(673)은 입력된 화상 데이터를 표시 수단(674)에 표시한다.

도 12의 (B)는 화상 A로부터 화상 B로 단계적으로 화상을 전환할 때 생성되는 화상 데이터를 설명하기 위한 모식도이다.

도 12의 (B)는 화상 A로부터 화상 B로 N(N은 자연수임)개의 화상 데이터를 생성하고 각각 1개당 화상 데이터를 f(f는 자연수임) 프레임 기간 동안 표시한 경우를 도시한 것이다. 따라서, 화상 A로부터 화상 B로 전환될 때까지의 기간은 f×N 프레임이다.

여기서, 상술한 N 및 f 등 파라미터는 사용자에 의한 자유로운 설정이 가능한 것이 바람직하다. 연산 장치(671)는 이들 파라미터를 미리 취득하고 상기 파라미터에 기초하여 화상 데이터를 생성한다.

i번째로 생성되는 화상 데이터(i는 1 이상 N 이하의 정수(整數)임)는 화상 A의 화상 데이터와 화상 B의 화상 데이터를 각각 가중하고 서로 더함으로써 생성할 수 있다. 예를 들어, 한 화소에서 화상 A 표시 시의 휘도(계조)를 a, 화상 B 표시 시의 휘도(계조)를 b로 할 때, i번째로 생성되는 화상 데이터 표시 시의 상기 화소의 휘도(계조) c는 수학식(4)로 나타낸 값이다.

[수학식 4]

(4)

이와 같은 방법으로 생성된 화상 데이터를 사용하여 화상 A로부터 화상 B로 전환함으로써 불연속적인 화상을 완만하게(조용하게), 자연스럽게 전환할 수 있다.

또한, 수학식(4)에 있어서, 모든 화소에서 a=0의 경우가, 흑색 화상으로부터 화상 B로 서서히 전환되는 페이드인에 상당한다. 또한, 모든 화소에서 b=0의 경우가, 화상 A로부터 흑색 화상으로 서서히 전환되는 페이드아웃에 상당한다.

상기에서는 2개의 화상을 일시적으로 중첩시켜 화상을 전환하는 방법에 대하여 설명하였지만 중첩시키지 않는 방법을 이용하여도 좋다.

2개의 화상을 중첩시키지 않는 경우에는 화상 A로부터 화상 B로 전환할 때, 그 사이에 흑색 화상을 삽입하여도 좋다. 이때, 화상 A로부터 흑색 화상으로 천이할 때 또는 흑색 화상으로부터 화상 B로 천이할 때, 또는 그 양쪽의 경우에 상술한 바와 같은 화상의 전환 방법을 이용하여도 좋다. 또한, 화상 A와 화상 B 사이에 삽입하는 화상은 흑색 화상에 한정되지 않고 백색 화상 등 단일 색의 화상을 사용하여도 좋고, 화상 A나 화상 B와는 다른 다양한 색의 화상을 사용하여도 좋다.

화상 A와 화상 B 사이에 다른 화상, 특히 흑색 화상 등 단일 색의 화상을 삽입함으로써 사용자가 화상의 전환을 더 자연스럽게 느낄 수 있게 되고, 사용자에게 스트레스를 주지 않고 화상을 전환할 수 있다.

(실시형태 6)

본 실시형태에서는 액정 표시 장치의 화소에 적용할 수 있는 트랜지스터의 구성예에 대하여 도면을 참조하여 설명한다.

<트랜지스터의 구성예>

도 13의 (A)는 이하에서 예시하는 트랜지스터(100)의 상면 개략도이다. 또한, 도 13의 (B)는 도 13의 (A)에 도시된 절단선 A-B에서의 트랜지스터(100)의 단면 개략도이다. 도 13의 (A) 및 (B)에서 예시한 트랜지스터(100)는 보텀 게이트형 트랜지스터이다.

트랜지스터(100)는 기판(101) 위에 제공된 게이트 전극(102)과, 기판(101) 및 게이트 전극(102) 위에 제공된 절연층(103)과, 절연층(103) 위에 게이트 전극(102)과 중첩되도록 제공된 산화물 반도체층(104)과, 산화물 반도체층(104) 상면에 접촉하는 한 쌍의 전극(105a, 105b)을 갖는다. 또한, 절연층(103), 산화물 반도체층(104), 한 쌍의 전극(105a, 105b)을 덮는 절연층(106)과, 절연층(106) 위에 절연층(107)이 제공되어 있다.

《기판》

기판(101)의 재질 등에 큰 제한이 없지만 적어도 나중의 가열 처리에 견딜 수 있을 정도로 내열성을 갖는 재료를 사용한다. 예를 들어, 유리 기판, 세라믹 기판, 석영 기판, 사파이어 기판, YSZ(이트리아 안정화 지르코니아) 기판 등을 기판(101)으로서 사용하여도 좋다. 또한, 실리콘이나 탄소화 실리콘을 재료로 한 단결정 반도체 기판, 다결정 반도체 기판, 실리콘 저마늄을 재료로 한 화합물 반도체 기판, SOI 기판 등을 적용할 수도 있다. 또한, 이들 기판 위에 반도체 소자가 제공된 것을 기판(101)으로서 사용하여도 좋다.

또한, 기판(101)으로서 플라스틱 등의 가요성 기판을 사용하고 이 가요성 기판 위에 트랜지스터(100)를 직접 형성하여도 좋다. 또는 기판(101)과 트랜지스터(100) 사이에 박리층을 제공하여도 좋다. 박리층은 그 위의 층에 트랜지스터의 일부 또는 모두를 형성한 후에 기판(101)으로부터 분리하고 다른 기판으로 전재(轉載)하는 데 사용될 수 있다. 이 결과 트랜지스터(100)는 내열성이 떨어진 기판이나 가요성 기판에도 전재될 수 있다.

따라서, 예를 들어 본 명세서 등에서는 다양한 기판을 사용하여 트랜지스터를 형성할 수 있다. 기판의 종류는, 특정한 것에 한정되지 않는다. 그 기판의 일례로서는, 반도체 기판(예를 들어 단결정 기판 또는 실리콘 기판), SOI 기판, 유리 기판, 석영 기판, 플라스틱 기판, 사파이어 유리 기판, 금속 기판, 스테인리스·스틸 기판, 스테인리스·스틸·포일을 갖는 기판, 텅스텐 기판, 텅스텐·포일을 갖는 기판, 가요성 기판, 접합 필름, 섬유상의 재료를 포함하는 종이, 또는 기재 필름 등이 있다. 유리 기판의 일례로서는, 바륨보로실리케이트 유리, 알루미노보로실리케이트 유리, 또는 소다 석회 유리 등이 있다. 가요성 기판, 접합 필름, 기재 필름 등의 일례로서는 아래를 들 수 있다. 예를 들어, 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN), 폴리에터설폰(PES), 폴리테트라플루오르에틸렌(PTFE)으로 대표되는 플라스틱이 있다. 또는, 일례로서는, 아크릴 등의 합성 수지 등이 있다. 또는, 일례로서는, 폴리프로필렌, 폴리에스터, 폴리플루오린화바이닐, 또는 폴리염화바이닐 등이 있다. 또는, 일례로서는, 폴리아마이드, 폴리이미드, 아라미드, 에폭시, 무기 증착 필름, 또는 종이류 등이 있다. 특히, 반도체 기판, 단결정 기판, 또는 SOI 기판 등을 사용하여 트랜지스터를 제작함으로써, 특성, 사이즈 또는 형상 등의 편차가 적고, 전류 능력이 높고, 사이즈가 작은 트랜지스터를 제작할 수 있다. 이러한 트랜지스터를 사용하여 회로를 구성하면, 회로의 저소비전력화 또는 회로의 고집적화를 도모할 수 있다.

또한, 기판으로서 가요성 기판을 사용하고, 가요성 기판 위에 트랜지스터를 직접 형성하여도 좋다. 또는, 기판과 트랜지스터 사이에 박리층을 제공하여도 좋다. 박리층은, 그 위에 반도체 장치를 일부 또는 전부 완성시킨 후에 기판으로부터 분리하고 다른 기판에 전재하기 위하여 사용할 수 있다. 이때, 트랜지스터를 내열성이 떨어진 기판이나 가요성 기판에도 전재할 수 있다. 또한, 상술한 박리층에는, 예를 들어 텅스텐막과 산화 실리콘막과의 무기막의 적층 구조의 구성이나, 기판 위에 폴리이미드 등의 유기 수지막이 형성된 구성 등을 사용할 수 있다.

즉, 한 기판을 사용하여 트랜지스터를 형성한 후, 다른 기판으로 트랜지스터를 전치하고, 다른 기판 위에 트랜지스터를 배치하여도 좋다. 트랜지스터가 전치되는 기판의 일례로서는, 트랜지스터가 형성될 수 있는 상술한 기판에 더하여, 종이 기판, 셀로판 기판, 아라미드 필름 기판, 폴리이미드 필름 기판, 석재 기판, 목재 기판, 직물 기판(천연 섬유(견, 면, 마), 합성 섬유(나일론, 폴리우레탄, 폴리에스터) 또는 재생 섬유(아세테이트, 큐프라, 레이온, 재생 폴리에스터) 등을 포함함), 피혁 기판, 또는 고무 기판 등이 있다. 이들 기판을 사용함으로써, 특성이 좋은 트랜지스터의 형성, 소비전력이 작은 트랜지스터의 형성, 깨지기 어려운 장치의 제작, 내열성의 부여, 경량화 또는 박형화를 도모할 수 있다.

≪게이트 전극≫

게이트 전극(102)은 알루미늄, 크로뮴, 구리, 탄탈럼, 타이타늄, 몰리브데넘, 텅스텐 중에서 선택된 금속 또는 상술한 금속을 성분으로 하는 합금이나, 상술한 금속을 조합한 합금 등을 사용하여 형성할 수 있다. 또한, 망가니즈 및 지르코늄 중 어느 하나 또는 복수 중에서 선택된 금속을 사용하여도 좋다. 또한, 게이트 전극(102)은 단층 구조라도 좋고, 2층 이상의 적층 구조라도 좋다. 예를 들어, 실리콘을 포함한 알루미늄막의 단층 구조, 알루미늄막 위에 타이타늄막을 적층한 2층 구조, 질화 타이타늄막 위에 타이타늄막을 적층한 2층 구조, 질화 타이타늄막 위에 텅스텐막을 적층한 2층 구조, 질화 탄탈럼막 또는 질화 텅스텐막 위에 텅스텐막을 적층한 2층 구조, 타이타늄막과, 그 타이타늄막 위에 알루미늄막을 적층하고, 그 위에 타이타늄막을 더 형성한 3층 구조 등이 있다. 또한, 타이타늄, 탄탈럼, 텅스텐, 몰리브데넘, 크로뮴, 네오디뮴, 스칸듐 중에서 선택된 하나 또는 복수를 조합한 합금막 또는 질화막을 사용하여도 좋다.

또한, 게이트 전극(102)은 인듐 주석 산화물, 산화 텅스텐을 포함한 인듐 산화물, 산화 텅스텐을 포함한 인듐 아연 산화물, 산화 타이타늄을 포함한 인듐 산화물, 산화 타이타늄을 포함한 인듐 주석 산화물, 인듐 아연 산화물, 산화 실리콘이 첨가된 인듐 주석 산화물 등 투광성을 갖는 도전성 재료를 적용할 수도 있다. 또한, 상기 투광성을 갖는 도전성 재료와 상기 금속의 적층 구조로 할 수도 있다.

또한, 게이트 전극(102)과 절연층(103) 사이에 In-Ga-Zn계 산질화물 반도체막, In-Sn계 산질화물 반도체막, In-Ga계 산질화물 반도체막, In-Zn계 산질화물 반도체막, Sn계 산질화물 반도체막, In계 산질화물 반도체막, 금속 질화막(InN, ZnN 등) 등을 제공하여도 좋다. 이들 막은 5eV 이상, 바람직하게는 5.5eV 이상의 일함수를 가지고 있고, 트랜지스터의 문턱 전압을 양으로 시프트시킬 수 있고, 소위 노멀리 오프 특성을 갖는 스위칭 소자를 실현할 수 있다. 예를 들어, In-Ga-Zn계 산질화물 반도체막을 사용하는 경우, 적어도 산화물 반도체층(104)보다 높은 질소 농도, 구체적으로는 7at.％ 이상인 In-Ga-Zn계 산질화물 반도체막을 사용한다.

《절연층》

절연층(103)은 게이트 절연막으로서 기능한다. 산화물 반도체층(104)의 하면과 접촉하는 절연층(103)은 산화물 절연막인 것이 바람직하다.

절연층(103)은 예를 들어, 산화 실리콘, 산화 질화 실리콘, 질화 산화 실리콘, 질화 실리콘, 산화 알루미늄, 산화 하프늄, 산화 갈륨, 또는 Ga-Zn계 금속 산화물 등을 사용하면 좋고, 적층 또는 단층으로 제공한다.

또한, 절연층(103)으로서, 하프늄 실리케이트(HfSiO_x), 질소가 첨가된 하프늄실리케이트(HfSi_xO_yN_z), 질소가 첨가된 하프늄 알루미네이트(HfAl_xO_yN_z), 산화 하프늄, 산화 이트륨 등의 high-k 재료를 사용함으로써 트랜지스터의 게이트 누설을 저감시킬 수 있다.

《한 쌍의 전극》

한 쌍의 전극(105a, 105b)은 트랜지스터의 소스 전극 또는 드레인 전극으로서 기능한다.

한 쌍의 전극(105a, 105b)은 도전 재료로서 알루미늄, 타이타늄, 크로뮴, 니켈, 구리, 이트륨, 지르코늄, 몰리브데넘, 은, 탄탈럼, 또는 텅스텐 등의 금속, 또는 이들을 주성분으로 하는 합금을 단층 구조 또는 적층 구조로 사용할 수 있다. 예를 들어, 실리콘을 포함한 알루미늄막의 단층 구조, 알루미늄막 위에 타이타늄막을 적층한 2층 구조, 텅스텐막 위에 타이타늄막을 적층한 2층 구조, 구리-마그네슘-알루미늄 합금막 위에 구리막을 적층한 2층 구조, 타이타늄막 또는 질화 타이타늄막과, 그 타이타늄막 또는 질화 타이타늄막 위에 중첩시켜 알루미늄막 또는 구리막을 적층하고, 그 위에 타이타늄막 또는 질화 타이타늄막을 더 형성한 3층 구조, 몰리브데넘막 또는 질화 몰리브데넘막과, 그 몰리브데넘막 또는 질화 몰리브데넘막 위에 중첩시켜 알루미늄막 또는 구리막을 적층하고 그 위에 몰리브데넘막 또는 질화 몰리브데넘막을 형성하는 3층 구조 등이 있다. 또한, 산화 인듐, 산화 주석, 또는 산화 아연을 포함한 투명 도전 재료를 사용하여도 좋다.

《절연층》

절연층(106)은 화학량론적 조성을 만족시키는 산소보다 많은 산소를 포함하는 산화물 절연막을 사용하는 것이 바람직하다. 화학량론적 조성을 만족시키는 산소보다 많은 산소를 포함한 산화물 절연막은 가열에 의하여 산소의 일부가 탈리된다. 화학량론적 조성을 만족시키는 산소보다 많은 산소를 포함한 산화물 절연막은 TDS(Thermal Desorption Spectroscopy) 분석에 의하여, 산소 원자로 환산한 산소의 탈리량이 1.0×10¹⁸atoms/cm³ 이상, 바람직하게는 3.0×10²⁰atoms/cm³ 이상인 산화물 절연막이다. 또한, 상술한 TDS 분석 시에서의 막의 표면 온도는 100℃ 이상 700℃ 이하, 또는 100℃ 이상 500℃ 이하의 범위가 바람직하다.

절연층(106)으로서는 산화 실리콘, 산화 질화 실리콘 등을 사용할 수 있다.

또한, 절연층(106)은 나중에 형성하는 절연층(107)을 형성할 때의 산화물 반도체층(104)으로의 대미지 완화막으로서도 기능한다.

또한, 절연층(106)과 산화물 반도체층(104) 사이에, 산소를 투과시키는 산화물막을 제공하여도 좋다.

산소를 투과시키는 산화물막으로서는 산화 실리콘, 산화질화 실리콘 등을 사용할 수 있다. 또한, 본 명세서 중에서 산화질화 실리콘막이란, 그 조성으로서 질소보다 산소의 함유량이 많은 막을 말하고 질화산화 실리콘막이란, 그 조성으로서 산소보다 질소의 함유량이 많은 막을 말한다.

절연층(107)은 산소, 수소, 물 등의 블로킹 효과를 갖는 절연막을 사용할 수 있다. 절연층(106) 위에 절연층(107)을 제공함으로써 산화물 반도체층(104)으로부터 산소가 외부로 확산되거나 외부로부터 산화물 반도체층(104)에 수소, 물 등이 침입하는 것을 방지할 수 있다. 산소, 수소, 물 등의 블로킹 효과를 갖는 절연막으로서는 질화 실리콘, 질화산화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 산화 갈륨, 산화질화 갈륨, 산화 이트륨, 산화질화 이트륨, 산화 하프늄, 산화질화 하프늄 등이 있다.

<트랜지스터의 제작 방법의 예>

이어서, 도 13에 예시한 트랜지스터(100)의 제작 방법의 일례에 대하여 설명한다.

우선, 도 14의 (A)에 도시된 바와 같이 기판(101) 위에 게이트 전극(102)을 형성하고 게이트 전극(102) 위에 절연층(103)을 형성한다.

여기서는 기판(101)으로서 유리 기판을 사용한다.

《게이트 전극의 형성》

게이트 전극(102)의 형성 방법을 이하에 기재한다. 먼저, 스퍼터링법, CVD법, 증착법 등으로 도전막을 형성하고, 도전막 위에 제 1 포토마스크를 사용하여 포토리소그래피 공정에 의하여 레지스트마스크를 형성한다. 다음에, 이 레지스트마스크를 사용하여 도전막의 일부를 에칭하여, 게이트 전극(102)을 형성한다. 그 후, 레지스트마스크를 제거한다.

또한, 게이트 전극(102)은 상술한 형성 방법 대신에 전해 도금법, 인쇄법, 잉크젯법 등으로 형성하여도 좋다.

《게이트 절연층의 형성》

절연층(103)은 스퍼터링법, PECVD법, 증착법 등으로 형성한다.

절연층(103)으로서 산화 실리콘막, 산화질화 실리콘막, 또는 질화산화 실리콘막을 형성하는 경우, 원료 가스로서는, 실리콘을 포함한 퇴적성 가스 및 산화성 가스를 사용하는 것이 바람직하다. 실리콘을 포함한 퇴적성 가스의 대표적인 예로서는 실레인, 다이실레인, 트라이실레인, 플루오린화실레인 등이 있다. 산화성 가스로서는 산소, 오존, 일산화 이질소, 이산화질소 등이 있다.

또한, 절연층(103)으로서 질화 실리콘막을 형성하는 경우, 2단계의 형성 방법을 이용하는 것이 바람직하다. 먼저, 실레인, 질소, 및 암모니아의 혼합 가스를 원료 가스로서 사용한 플라스마 CVD법에 의하여, 결함이 적은 제 1 질화 실리콘막을 형성한다. 이어서, 원료 가스를 실레인 및 질소의 혼합 가스로 전환하여, 수소 농도가 적으며 수소를 블로킹할 수 있는 제 2 질화 실리콘막을 형성한다. 이와 같은 형성 방법에 의하여, 절연층(103)으로서 결함이 적으며 수소 블로킹성을 갖는 질화 실리콘막을 형성할 수 있다.

또한, 절연층(103)으로서 산화 갈륨막을 형성하는 경우, MOCVD(Metal Organic Chemical Vapor Deposition)법을 이용하여 형성할 수 있다.

《산화물 반도체층의 형성》

다음에, 도 14의 (B)에 도시된 바와 같이 절연층(103) 위에 산화물 반도체층(104)을 형성한다.

산화물 반도체층(104)의 형성 방법을 이하에서 기재한다. 우선, 산화물 반도체막을 형성한다. 이어서, 산화물 반도체막 위에 제 2 포토마스크를 사용하여 포토리소그래피 공정으로 레지스트마스크를 형성한다. 다음에, 이 레지스트마스크를 사용하여 산화물 반도체막의 일부를 에칭하여 산화물 반도체층(104)을 형성한다. 그 후, 레지스트마스크를 제거한다.

이 후 가열 처리를 수행하여도 좋다. 가열 처리를 수행하는 경우에는 산소를 포함하는 분위기하에서 수행하는 것이 바람직하다. 예를 들어 150℃ 이상 600℃ 이하, 바람직하게는 200℃ 이상 500℃ 이하로 하면 좋다.

《한 쌍의 전극의 형성》

다음에, 도 14의 (C)에 도시된 바와 같이 한 쌍의 전극(105a, 105b)을 형성한다.

한 쌍의 전극(105a, 105b)의 형성 방법을 이하에서 기재한다. 우선, 스퍼터링법, PECVD법, 증착법 등으로 도전막을 형성한다. 이어서, 이 도전막 위에 제 3 포토마스크를 사용하여 포토리소그래피 공정으로 레지스트마스크를 형성한다. 다음에, 이 레지스트마스크를 사용하여 도전막의 일부를 에칭하여, 한 쌍의 전극(105a, 105b)을 형성한다. 그 후, 레지스트마스크를 제거한다.

또한, 도 14의 (B)에 도시된 바와 같이 도전막을 에칭할 때 산화물 반도체층(104)의 상부의 일부가 에칭되어 박막화될 수 있다. 그러므로, 산화물 반도체층(104) 형성 시에 산화물 반도체층을 미리 두껍게 형성해 두는 것이 바람직하다.

《절연층의 형성》

다음에, 도 14의 (D)에 도시된 바와 같이 산화물 반도체층(104) 및 한 쌍의 전극(105a, 105b) 위에 절연층(106)을 형성하고, 다음에 절연층(106) 위에 절연층(107)을 형성한다.

절연층(106)으로서 산화 실리콘막 또는 산화질화 실리콘막을 형성하는 경우, 원료 가스로서 실리콘을 포함한 퇴적성 가스 및 산화성 가스를 사용하는 것이 바람직하다. 실리콘을 포함한 퇴적성 가스의 대표적인 예로서는 실레인, 다이실레인, 트라이실레인, 플루오린화실레인 등이 있다. 산화성 가스로서는 산소, 오존, 일산화 이질소, 이산화질소 등이 있다.

예를 들어, 플라스마 CVD 장치의 진공 배기된 처리실 내에 재치(載置)된 기판을 180℃ 이상 260℃ 이하, 더 바람직하게는 200℃ 이상 240℃ 이하로 유지하고, 처리실에 원료 가스를 도입하여 처리실 내의 압력을 100Pa 이상 250Pa 이하, 더 바람직하게는 100Pa 이상 200Pa 이하로 하고, 처리실 내에 제공된 전극에 0.17W/cm² 이상 0.5W/cm² 이하, 더 바람직하게는 0.25W/cm² 이상 0.35W/cm² 이하의 고주파 전력을 공급하는 조건하에서 산화 실리콘막 또는 산화질화 실리콘막을 형성한다.

성막 조건으로서 상기 압력의 반응실에서 상기 파워 밀도의 고주파 전력을 공급함으로써, 플라스마 내에서 원료 가스의 분해 효율이 높아지고, 산소 라디칼이 증가되고, 원료 가스의 산화가 진행되기 때문에, 산화물 절연막 내의 산소 함유량이 화학량론비보다 많아진다. 그러나, 기판 온도가 상술한 온도인 경우 실리콘과 산소의 결합력이 약하기 때문에, 가열에 의하여 산소의 일부가 탈리된다. 이로써 화학량론적 조성을 만족시키는 산소보다 많은 산소를 포함하고 가열에 의하여 산소의 일부가 탈리되는 산화물 절연막을 형성할 수 있다.

또한, 산화물 반도체층(104)과 절연층(106) 사이에 산화물 절연막이 제공되는 경우에는 절연층(106)의 형성 공정에서 상기 산화물 절연막이 산화물 반도체층(104)의 보호막이 된다. 이 결과, 산화물 반도체층(104)에 대한 대미지를 저감시키면서 파워 밀도가 높은 고주파 전력을 사용하여 절연층(106)을 형성할 수 있다.

예를 들어, PECVD 장치의 진공 배기된 처리실 내에 재치된 기판을 180℃ 이상 400℃ 이하, 더 바람직하게는 200℃ 이상 370℃ 이하로 유지하고, 처리실에 원료 가스를 도입하여 처리실 내의 압력을 20Pa 이상 250Pa 이하, 더 바람직하게는 100Pa 이상 250Pa 이하로 하고, 처리실 내에 제공된 전극에 고주파 전력을 공급하는 조건하에서, 산화물 절연막으로서 산화 실리콘막 또는 산화질화 실리콘막을 형성할 수 있다. 또한, 처리실의 압력을 100Pa 이상 250Pa 이하로 함으로써 상기 산화물 절연층을 형성할 때, 산화물 반도체층(104)에 대한 대미지를 저감시킬 수 있다.

산화물 절연막의 원료 가스로서는 실리콘을 포함한 퇴적성 가스 및 산화성 가스를 사용하는 것이 바람직하다. 실리콘을 포함한 퇴적성 가스의 대표적인 예로서는 실레인, 다이실레인, 트라이실레인, 플루오린화실레인 등이 있다. 산화성 가스로서는 산소, 오존, 일산화 이질소, 이산화질소 등이 있다.

절연층(107)은 스퍼터링법, PECVD법 등으로 형성할 수 있다.

절연층(107)으로서 질화 실리콘막 또는 질화산화 실리콘막을 형성하는 경우, 원료 가스로서 실리콘을 포함한 퇴적성 가스, 산화성 가스, 및 질소를 포함한 가스를 사용하는 것이 바람직하다. 실리콘을 포함한 퇴적성 가스의 대표적인 예로서는 실레인, 다이실레인, 트라이실레인, 플루오린화실레인 등이 있다. 산화성 가스로서는 산소, 오존, 일산화 이질소, 이산화질소 등이 있다. 질소를 포함한 가스로서는 질소, 암모니아 등이 있다.

상술한 공정에 의하여 트랜지스터(100)를 형성할 수 있다.

<트랜지스터의 변형예>

이하에서는 트랜지스터(100)와 일부가 다른 트랜지스터의 구성예에 대하여 설명한다.

《변형예 1》

도 15의 (A)에, 이하에서 예시하는 트랜지스터(110)의 단면 개략도를 도시하였다. 트랜지스터(110)는 산화물 반도체층의 구성이 다른 점에서 트랜지스터(100)와 다르다.

트랜지스터(110)가 갖는 산화물 반도체층(114)은 산화물 반도체층(114a)과 산화물 반도체층(114b)이 적층되어 구성된다.

또한, 산화물 반도체층(114a)과 산화물 반도체층(114b)의 경계는 명확하지 않은 경우가 있으므로 도 15의 (A) 등의 도면 중에는 이들 경계를 파선으로 나타내었다.

산화물 반도체층(114a)은 대표적으로는 In-Ga 산화물, In-Zn 산화물, In-M-Zn 산화물(M은 Al, Ti, Ga, Y, Zr, La, Ce, Nd, 또는 Hf)을 사용한다. 또한, 산화물 반도체층(114a)이 In-M-Zn 산화물일 때, Zn 및 O를 제외한 In과 M의 원자수비율은 바람직하게는 In이 50atomic% 미만이고 M이 50atomic% 이상, 더 바람직하게는 In이 25atomic% 미만이고 M이 75atomic% 이상으로 한다. 또한, 예를 들어 산화물 반도체층(114a)은 에너지 갭이 2eV 이상, 바람직하게는 2.5eV 이상, 더 바람직하게는 3eV 이상인 재료를 사용한다.

산화물 반도체층(114b)은 In 또는 Ga을 포함하고, 대표적으로는 In-Ga 산화물, In-Zn 산화물, In-M-Zn 산화물(M은 Al, Ti, Ga, Y, Zr, La, Ce, Nd, 또는 Hf)이고, 또한 산화물 반도체층(114a)보다 전도대 하단의 에너지가 진공 준위에 가깝고 대표적으로는 산화물 반도체층(114b)의 전도대 하단의 에너지와 산화물 반도체층(114a)의 전도대 하단의 에너지 사이의 차를 0.05eV 이상, 0.07eV 이상, 0.1eV 이상, 또는 0.15eV 이상이고, 또한 2eV 이하, 1eV 이하, 0.5eV 이하, 또는 0.4eV 이하로 하는 것이 바람직하다.

또한, 산화물 반도체층(114b)이 In-M-Zn 산화물일 때 Zn 및 O를 제외한 In과 M의 원자수비율은 바람직하게는 In이 25atomic% 이상이고 M이 75atomic% 미만, 더 바람직하게는 In이 34atomic% 이상이고 M이 66atomic% 미만으로 한다.

예를 들어, 산화물 반도체층(114a)으로서 원자수비가 In:Ga:Zn=1:1:1, In:Ga:Zn=1:1:1.2, 또는 In:Ga:Zn=3:1:2인 In-Ga-Zn 산화물을 사용할 수 있다. 또한, 산화물 반도체층(114b)으로서 원자수비가 In:Ga:Zn=1:3:2, In:Ga:Zn=1:6:4, 또는 In:Ga:Zn=1:9:6인 In-Ga-Zn 산화물을 사용할 수 있다. 또한, 산화물 반도체층(114a) 및 산화물 반도체층(114b)의 원자수비는 각각 오차로서 상술한 원자수비의 ±20%의 변동을 포함한다.

상층에 제공되는 산화물 반도체층(114b)에 스태빌라이저로서 기능하는 Ga의 함유량이 많은 산화물을 사용함으로써 산화물 반도체층(114a) 및 산화물 반도체층(114b)으로부터 산소가 방출되는 것을 억제할 수 있다.

또한, 이에 한정되지 않고 필요로 하는 트랜지스터의 반도체 특성 및 전기 특성(전계 효과 이동도, 문턱 전압 등)에 따라 적절한 조성을 갖는 것을 사용하면 좋다. 또한, 필요로 하는 트랜지스터의 반도체 특성을 얻기 위하여 산화물 반도체층(114a) 및 산화물 반도체층(114b)의 캐리어 밀도나 불순물 농도, 결함 밀도, 금속 원소와 산소의 원자수비, 원자간 거리, 밀도 등을 적절한 것으로 하는 것이 바람직하다.

또한, 상기에서는 산화물 반도체층(114)으로서 2개의 산화물 반도체층이 적층된 구성을 예시하였으나, 3개 이상의 산화물 반도체층을 적층하는 구성으로 하여도 좋다.

《변형예 2》

도 15의 (B)에 이하에서 예시하는 트랜지스터(120)의 단면 개략도를 도시하였다. 트랜지스터(120)는 산화물 반도체층의 구성이 다른 점에서 트랜지스터(100) 및 트랜지스터(110)와 다르다.

트랜지스터(120)가 갖는 산화물 반도체층(124)은 산화물 반도체층(124a), 산화물 반도체층(124b), 및 산화물 반도체층(124c)이 순차적으로 적층되어 구성된다.

산화물 반도체층(124a) 및 산화물 반도체층(124b)은 절연층(103) 위에 적층하여 제공된다. 또한, 산화물 반도체층(124c)은 산화물 반도체층(124b) 상면, 및 한 쌍의 전극(105a, 105b)의 상면 및 측면에 접촉하여 제공된다.

예를 들어, 산화물 반도체층(124b)으로서, 상기 변형예 1에서 예시한 산화물 반도체층(114a)과 같은 구성을 이용할 수 있다. 또한 예를 들어, 산화물 반도체층(124a, 124c)으로서, 상기 변형예 1에서 예시한 산화물 반도체층(114b)과 같은 구성을 사용할 수 있다.

예를 들어, 산화물 반도체층(124b) 하층에 제공되는 산화물 반도체층(124a) 및 상층에 제공되는 산화물 반도체층(124c)에 스태빌라이저로서 기능하는 Ga의 함유량이 많은 산화물을 사용함으로써, 산화물 반도체층(124a), 산화물 반도체층(124b), 및 산화물 반도체층(124c)으로부터 산소가 방출되는 것을 억제할 수 있다.

또한, 예를 들어 주로 산화물 반도체층(124b)에 채널이 형성되는 경우에는 산화물 반도체층(124b)에 In의 함유량이 많은 산화물을 사용하고, 산화물 반도체층(124b)에 접촉하도록 한 쌍의 전극(105a, 105b)을 제공함으로써 트랜지스터(120)의 온 전류를 증대시킬 수 있다.

<트랜지스터의 다른 구성예>

이하에서는 본 발명의 일 형태의 산화물 반도체막을 적용할 수 있는 톱 게이트형 트랜지스터의 구성예에 대하여 설명한다.

또한, 이하에서는 상기와 같은 구성, 또는 같은 기능을 갖는 구성 요소에 관해서는 동일한 부호를 붙이고 중복되는 설명은 생략한다.

《구성예》

도 16의 (A)에, 이하에서 예시하는 톱 게이트형 트랜지스터(150)의 단면 개략도를 도시하였다.

트랜지스터(150)는 절연층(151)이 제공된 기판(101) 위에 제공되는 산화물 반도체층(104)과, 산화물 반도체층(104) 상면에 접촉하는 한 쌍의 전극(105a, 105b)과, 산화물 반도체층(104) 및 한 쌍의 전극(105a, 105b) 위에 제공된 절연층(103)과, 절연층(103) 위에 산화물 반도체층(104)과 중첩하여 제공된 게이트 전극(102)을 갖는다. 또한, 절연층(103) 및 게이트 전극(102)을 덮어 절연층(152)이 제공되어 있다.

절연층(151)은 기판(101)으로부터 산화물 반도체층(104)으로 불순물이 확산되는 것을 억제하는 기능을 갖는다. 예를 들어, 상기 절연층(107)과 같은 구성을 이용할 수 있다. 또한, 절연층(151)은 필요 없으면 제공하지 않아도 된다.

절연층(152)에는, 상기 절연층(107)과 마찬가지로 산소, 수소, 물 등의 블로킹 효과를 갖는 절연막을 적용할 수 있다. 또한, 절연층(107)은 필요 없으면 제공하지 않아도 된다.

《변형예 1》

이하에서는 트랜지스터(150)와 일부가 다른 트랜지스터의 구성예에 대하여 설명한다.

도 16의 (B)에 이하에서 예시하는 트랜지스터(160)의 단면 개략도를 도시하였다. 트랜지스터(160)는 산화물 반도체층의 구성이 다른 점에서 트랜지스터(150)와 다르다.

트랜지스터(160)가 갖는 산화물 반도체층(164)은 산화물 반도체층(164a), 산화물 반도체층(164b), 및 산화물 반도체층(164c)이 이 차례로 적층되어 구성된다.

산화물 반도체층(164a), 산화물 반도체층(164b), 및 산화물 반도체층(164c) 중 어느 하나, 또는 어느 2개, 또는 모두에, 앞에서 설명한 산화물 반도체막을 적용할 수 있다.

예를 들어, 산화물 반도체층(164b)으로서, 상기 변형예 1에서 예시한 산화물 반도체층(114a)과 같은 구성을 사용할 수 있다. 또한 예를 들어, 산화물 반도체층(164a, 164c)으로서 상기 변형예 1에서 예시한 산화물 반도체층(114b)과 같은 구성을 사용할 수 있다.

또한, 산화물 반도체층(164b) 하층에 제공되는 산화물 반도체층(164a) 및 상층에 제공되는 산화물 반도체층(164c)에 스태빌라이저로서 기능하는 Ga의 함유량이 많은 산화물을 사용함으로써, 산화물 반도체층(164a), 산화물 반도체층(164b), 및 산화물 반도체층(164c)으로부터 산소가 방출되는 것을 억제할 수 있다.

《변형예 2》

도 16의 (C)에 이하에서 예시하는 트랜지스터(170)의 단면 개략도를 도시하였다. 트랜지스터(170)는 산화물 반도체층(104)에 접촉되는 한 쌍의 전극(105a, 105b)의 형상 및 게이트 전극(102)의 형상 등이 트랜지스터(150)와 다르다.

트랜지스터(170)는 절연층(151)이 제공된 기판(101) 위에 제공된 산화물 반도체층(104)과, 산화물 반도체층(104) 위의 절연층(103)과, 절연층(103) 위의 게이트 전극(102)과, 절연층(151) 및 산화물 반도체층(104) 위의 절연층(154)과, 절연층(154) 위의 절연층(156)과, 절연층(154, 156)에 제공된 개구부를 통하여 산화물 반도체층(104)에 전기적으로 접속된 한 쌍의 전극(105a, 105b)과, 절연층(156) 및 한 쌍의 전극(105a, 105b) 위의 절연층(152)을 갖는다.

절연층(154)으로서는, 예를 들어 수소를 포함한 절연막으로 형성된다. 이 수소를 포함한 절연막으로서는 질화 실리콘막 등을 들 수 있다. 절연층(154)에 포함되는 수소는 산화물 반도체층(104) 내의 산소 결손과 결합함으로써, 산화물 반도체층(104) 내에서 캐리어가 된다. 따라서, 도 16의 (C)에 도시된 구성에서는 산화물 반도체층(104)과 절연층(154)이 접촉되는 영역을 n형 영역(104b) 및 n형 영역(104c)으로 나타낸다. 또한, n형 영역(104b)과 n형 영역(104c)에 끼워지는 영역은 채널 영역(104a)이 된다.

산화물 반도체층(104) 내에 n형 영역(104b, 104c)을 제공함으로써, 한 쌍의 전극(105a, 105b)과의 접촉 저항을 저감시킬 수 있다. 또한, n형 영역(104b, 104c)으로서는, 게이트 전극(102)을 형성할 때 게이트 전극(102)을 덮는 절연층(154)을 사용하여 자기 정합적으로 형성할 수 있다. 도 16의 (C)에 도시된 트랜지스터(170)는 소위 셀프 얼라인형 톱 게이트 트랜지스터이다. 셀프 얼라인형 톱 게이트 트랜지스터 구조로 함으로써, 게이트 전극(102)과 소스 전극 및 드레인 전극으로서 기능하는 한 쌍의 전극(105a, 105b)이 중첩되지 않기 때문에, 전극 사이에 발생되는 기생 용량을 저감시킬 수 있다.

또한, 트랜지스터(170)가 갖는 절연층(156)으로서는, 예를 들어 산화질화 실리콘막 등으로 형성할 수 있다.

본 실시형태는 본 명세서 내에 기재되는 다른 실시형태와 적절히 조합하여 실시할 수 있다.

(실시형태 7)

본 실시형태에서는 본 발명의 일 형태의 표시 장치에 적용할 수 있는 산화물 반도체막의 구성에 대하여 이하에서 자세히 설명한다.

산화물 반도체는 에너지 갭이 3.0eV 이상으로 크고, 산화물 반도체를 적절한 조건하에서 가공하고 그 캐리어 밀도를 충분히 저감시켜 얻어진 산화물 반도체막이 적용된 트랜지스터에서는, 종래의 실리콘을 사용한 트랜지스터에 비하여, 오프 상태 시의 소스와 드레인간의 누설 전류(오프 전류)를 매우 낮은 것으로 할 수 있다.

산화물 반도체막을 트랜지스터에 적용하는 경우, 산화물 반도체막의 막 두께는 2nm 이상 40nm 이하로 하는 것이 바람직하다.

적용할 수 있는 산화물 반도체로서는, 적어도 인듐(In) 또는 아연(Zn)을 포함하는 것이 바람직하다. 특히, In과 Zn을 포함하는 것이 바람직하다. 또한, 상기 산화물 반도체를 사용한 트랜지스터의 전기 특성의 편차를 줄이기 위한 스태빌라이저로서, 이들에 더하여 갈륨(Ga), 주석(Sn), 하프늄(Hf), 지르코늄(Zr), 타이타늄(Ti), 스칸듐(Sc), 이트륨(Y), 란타노이드(예를 들어, 세륨(Ce), 네오디뮴(Nd), 가돌리늄(Gd)) 중에서 선택된 하나 또는 복수 종류가 포함되는 것이 바람직하다.

예를 들어, 산화물 반도체로서 산화 인듐, 산화 주석, 산화 아연, In-Zn계 산화물, Sn-Zn계 산화물, Al-Zn계 산화물, Zn-Mg계 산화물, Sn-Mg계 산화물, In-Mg계 산화물, In-Ga계 산화물, In-Ga-Zn계 산화물(IGZO라고도 표기함), In-Al-Zn계 산화물, In-Sn-Zn계 산화물, Sn-Ga-Zn계 산화물, Al-Ga-Zn계 산화물, Sn-Al-Zn계 산화물, In-Hf-Zn계 산화물, In-Zr-Zn계 산화물, In-Ti-Zn계 산화물, In-Sc-Zn계 산화물, In-Y-Zn계 산화물, In-La-Zn계 산화물, In-Ce-Zn계 산화물, In-Pr-Zn계 산화물, In-Nd-Zn계 산화물, In-Sm-Zn계 산화물, In-Eu-Zn계 산화물, In-Gd-Zn계 산화물, In-Tb-Zn계 산화물, In-Dy-Zn계 산화물, In-Ho-Zn계 산화물, In-Er-Zn계 산화물, In-Tm-Zn계 산화물, In-Yb-Zn계 산화물, In-Lu-Zn계 산화물, In-Sn-Ga-Zn계 산화물, In-Hf-Ga-Zn계 산화물, In-Al-Ga-Zn계 산화물, In-Sn-Al-Zn계 산화물, In-Sn-Hf-Zn계 산화물, In-Hf-Al-Zn계 산화물을 사용할 수 있다.

여기서 In-Ga-Zn계 산화물이란, In과 Ga과 Zn을 주성분으로서 갖는 산화물을 뜻하며, In과 Ga과 Zn의 비율은 불문한다. 또한, In과 Ga과 Zn 외의 금속 원소가 포함되어도 좋다.

또한, 산화물 반도체로서, InMO₃(ZnO)_m(m>0, 또한, m은 정수가 아님)으로 표기되는 재료를 사용하여도 좋다. 또한, M은 Ga, Fe, Mn, 및 Co 중에서 선택된 하나의 금속 원소 또는 복수의 금속 원소, 또는 상술한 스태빌라이저로서의 원소를 나타낸다. 또한, 산화물 반도체로서 In₂SnO₅(ZnO)_n(n>0, 또한 n은 정수임)으로 표기되는 재료를 사용하여도 좋다.

예를 들어, 원자수비가 In:Ga:Zn=1:1:1, In:Ga:Zn=1:3:2, In:Ga:Zn=3:1:2, 또는 In:Ga:Zn=2:1:3인 In-Ga-Zn계 산화물이나 이 근방의 조성을 갖는 산화물을 사용하면 좋다.

산화물 반도체막에 다량의 수소가 포함되면, 산화물 반도체와 결합하여 수소의 일부가 도너가 되어, 캐리어인 전자를 발생시킨다. 그러므로, 트랜지스터의 문턱 전압이 음 방향으로 변동된다. 따라서, 산화물 반도체막을 형성한 후, 탈수화 처리(탈수소화 처리)를 수행하여 산화물 반도체막으로부터 수소 또는 수분을 제거함으로써 불순물이 가능한 한 포함되지 않도록 고순도화하는 것이 바람직하다.

또한, 산화물 반도체막을 탈수화 처리(탈수소화 처리)함으로써 산화물 반도체막으로부터 산소도 동시에 감소되는 경우가 있다. 따라서, 산화물 반도체막에 대한 탈수화 처리(탈수소화 처리)에 의하여 증가된 산소 결손을 보전하기 위하여, 산화물 반도체막에 산소를 첨가하는 처리를 수행하는 것이 바람직하다. 본 명세서 등에서 산화물 반도체막에 산소를 공급하는 경우를 가(加)산소화 처리라고 기재하는 경우가 있고, 또는 산화물 반도체막에 포함되는 산소를 화학량론적 조성보다 많게 하는 경우를 과(過)산소화 처리라고 기재하는 경우가 있다.

상술한 바와 같이, 산화물 반도체막은 탈수화 처리(탈수소화 처리)에 의하여 수소 또는 수분이 제거되고 가산소화 처리에 의하여 산소 결손이 보전됨으로써, i형(진성)화되거나 또는 i형에 한없이 가깝고 실질적으로 i형(진성)인 산화물 반도체막으로 할 수 있다. 또한, 실질적으로 진성이란, 산화물 반도체막 내에 도너에서 유래하는 캐리어가 매우 적고(제로에 가깝고) 캐리어 밀도가 1×10¹⁷/cm³ 이하, 1×10¹⁶/cm³ 이하, 1×10¹⁵/cm³ 이하, 1×10¹⁴/cm³ 이하, 1×10¹³/cm³ 이하임을 말한다.

또한 이와 같이 i형 또는 실질적으로 i형인 산화물 반도체막을 구비한 트랜지스터는 매우 우수한 오프 전류 특성을 구현할 수 있다. 예를 들어, 산화물 반도체막이 사용된 트랜지스터가 오프 상태일 때의 드레인 전류를 실온(25℃)에서 1×10^-18A이하, 바람직하게는 1×10^-21A이하, 더 바람직하게는 1×10^-24A이하, 또는 85℃에서 1×10^-15A이하, 바람직하게는 1×10^-18A이하, 더 바람직하게는 1×10^-21A이하로 할 수 있다. 또한, 트랜지스터가 오프 상태란, n채널형 트랜지스터의 경우, 게이트 전압이 문턱 전압보다 충분히 낮은 상태를 말한다. 구체적으로는 게이트 전압이 문턱 전압보다 1V 이상, 2V 이상, 또는 3V 이상 낮으면 트랜지스터는 오프 상태가 된다.

다음에, 이하에서 산화물 반도체막이 가질 수 있는 구조에 대하여 설명한다.

산화물 반도체는, 단결정 산화물 반도체와, 그 이외의 비단결정 산화물 반도체로 나뉜다.

비단결정 산화물 반도체로서는 CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor), 다결정 산화물 반도체, 미결정 산화물 반도체, 비정질 산화물 반도체 등이 있다. 또한, 결정성 산화물 반도체로서는, 단결정 산화물 반도체, CAAC-OS, 다결정 산화물 반도체, 및 미결정 산화물 반도체 등이 있다.

또한, 다른 관점에서 보면 산화물 반도체는 비정질 산화물 반도체와 그 외의 결정성 산화물 반도체로 나뉜다. 결정성 산화물 반도체로서는 단결정 산화물 반도체, CAAC-OS, 다결정 산화물 반도체, 미결정 산화물 반도체 등이 있다.

<CAAC-OS>

우선, CAAC-OS에 대하여 설명한다. 또한, CAAC-OS는 CANC(C-Axis Aligned nanocrystals)를 갖는 산화물 반도체라고 부를 수도 있다.

CAAC-OS는 c축 배향된 복수의 결정부(펠릿이라고도 함)를 갖는 산화물 반도체 중 하나이다.

투과 전자 현미경(TEM: Transmission Electron Microscope)에 의하여 CAAC-OS의 명시야상과 회절 패턴의 복합 해석상(고분해능 TEM 이미지라고도 함)을 관찰하면 복수의 펠릿을 확인할 수 있다. 한편, 고분해능 TEM 이미지에서는 펠릿들의 경계, 즉 결정 입계(그레인 바운더리(grain boundary)라고도 함)는 명확히 확인할 수 없다. 그러므로, CAAC-OS는 결정 입계에 기인하는 전자 이동도의 저하가 일어나기 어렵다고 할 수 있다.

예를 들어, 도 17의 (A)와 같이 시료면에 실질적으로 평행한 방향으로부터 CAAC-OS의 단면의 고분해능 TEM 이미지를 관찰한다. 여기서는 구면 수차 보정(Spherical Aberration Corrector) 기능을 이용하여 TEM 이미지를 관찰한다. 또한, 구면 수차 보정 기능을 이용한 고분해능 TEM 이미지를 이하에서는 특히 Cs 보정 고분해능 TEM 이미지라고 부른다. 또한, Cs 보정 고분해능 TEM 이미지는 예를 들어, 원자 분해능 분석 전자 현미경(JEM-ARM200F, JEOL Ltd.제) 등에 의하여 얻을 수 있다.

이하에서는, TEM에 의하여 관찰한 CAAC-OS에 대하여 설명한다. 도 17의 (A)에 시료 면에 실질적으로 평행한 방향으로부터 관찰한 CAAC-OS의 단면의 고분해능 TEM 이미지를 나타내었다. 고분해능 TEM 이미지의 관찰에는, 구면 수차 보정(Spherical Aberration Corrector) 기능을 이용하였다. 구면 수차 보정 기능을 이용한 고분해능 TEM 이미지를 특히 Cs 보정 고분해능 TEM 이미지라고 부른다. Cs 보정 고분해능 TEM 이미지는, 예를 들어, 원자 분해능 분석 전자 현미경 (JEM-ARM200F, JEOL Ltd.제) 등에 의하여 얻을 수 있다.

도 17의 (A)의 영역 (1)을 확대한 Cs 보정 고분해능 TEM 이미지를 도 17의 (B)에 나타내었다. 도 17의 (B)로부터, 펠릿에서 금속 원자가 층상으로 배열되어 있는 것을 확인할 수 있다. 금속 원자의 각 층의 배열은, CAAC-OS의 막이 형성되는 면(피형성면이라고도 함) 또는 상면의 요철이 반영되고, CAAC-OS의 피형성면 또는 상면에 평행하다.

도 17의 (B)에 나타낸 바와 같이, CAAC-OS는 특징적인 원자 배열을 갖는다. 도 17의 (C)는 특징적인 원자 배열을 보조선으로 나타낸 것이다. 도 17의 (B) 및 (C)로부터, 펠릿 하나의 크기는 1nm 이상 3nm 이하 정도이고, 펠릿과 펠릿의 기울기에 의하여 생기는 간극의 크기는 0.8nm 정도임을 알 수 있다. 따라서, 펠릿을 나노 결정(nc: nanocrystal)이라고 부를 수도 있다.

여기서, Cs 보정 고분해능 TEM 이미지로부터, 기판(5120) 위의 CAAC-OS의 펠릿(5100)의 배치를 모식적으로 도시하면, 벽돌 또는 블록이 쌓인 것과 같은 구조가 된다(도 17의 (D) 참조). 도 17의 (C)에서 관찰된 펠릿들 사이에서 기울기가 생긴 부분은 도 17의 (D)에 나타낸 영역(5161)에 상당한다.

또한, 도 18의 (A)에, 시료 면에 실질적으로 수직인 방향으로부터 관찰한 CAAC-OS의 평면의 Cs 보정 고분해능 TEM 이미지를 나타내었다. 도 18의 (A) 중 영역 (1), 영역 (2), 및 영역 (3)을 확대한 Cs 보정 고분해능 TEM 이미지를 각각 도 18의 (B), 도 18의 (C), 및 도 18의 (D)에 나타내었다. 도 18의 (B) 내지 (D)로부터 펠릿은 금속 원자가 삼각형, 사각형, 또는 육각형으로 배열되는 것을 확인할 수 있다. 그러나, 다른 펠릿간에서, 금속 원자의 배열에 규칙성은 관찰되지 않는다.

다음에, X선 회절(XRD: X-Ray Diffraction)에 의하여 해석한 CAAC-OS에 대하여 설명한다. 예를 들어, InGaZnO₄의 결정을 갖는 CAAC-OS에 대하여, out-of-plane법에 의한 구조 해석을 수행하면, 도 19의 (A)에 나타낸 바와 같이 회절각(2θ)이 31° 근방일 때 피크가 나타나는 경우가 있다. 이 피크는 InGaZnO₄의 결정의 (009)면에 귀속되기 때문에, CAAC-OS의 결정이 c축 배향성을 갖고, c축이 피형성면 또는 상면에 실질적으로 수직인 방향을 향하는 것을 확인할 수 있다.

또한, out-of-plane법에 의한 CAAC-OS의 구조 해석에서는, 2θ가 31° 근방일 때의 피크 외에도, 2θ가 36° 근방일 때에도 피크가 나타나는 경우가 있다. 2θ가 36° 근방일 때의 피크는 CAAC-OS 내의 일부에 c축 배향성을 갖지 않는 결정이 포함되는 것을 나타낸다. 더 바람직한 CAAC-OS에서는, out-of-plane법에 의한 구조 해석에서 2θ가 31° 근방일 때 피크가 나타나고 2θ가 36° 근방일 때 피크가 나타나지 않는다.

한편, c축에 실질적으로 수직인 방향으로부터 X선을 입사시키는 in-plane법에 의하여 CAAC-OS에 대하여 구조 해석을 수행하면, 2θ가 56° 근방일 때 피크가 나타난다. 이 피크는 InGaZnO₄의 결정의 (110)면에 귀속된다. CAAC-OS의 경우는, 2θ를 56° 근방에 고정하고, 시료면의 법선 벡터를 축(φ축)으로 하여 시료를 회전시키면서 분석(φ스캔)을 수행하여도, 도 19의 (B)에 나타낸 바와 같이 명료한 피크가 나타나지 않는다. 한편, InGaZnO₄의 단결정 산화물 반도체에서는, 2θ를 56° 근방에 고정하여 φ스캔을 수행한 경우, 도 19의 (C)에 나타낸 바와 같이 (110)면과 등가인 결정면에 귀속되는 피크가 6개 관찰된다. 따라서, XRD를 이용한 구조 해석으로부터, CAAC-OS는 a축 및 b축의 배향이 불규칙하다는 것을 확인할 수 있다.

다음에, 전자 회절에 의하여 해석한 CAAC-OS에 대하여 설명한다. 예를 들어, InGaZnO₄의 결정을 갖는 CAAC-OS에 대하여, 프로브 직경이 300nm인 전자 빔을 시료 면에 평행한 방향으로부터 입사하면, 도 39의 (A)에 나타낸 바와 같은 회절 패턴(제한 시야 투과 전자 회절 패턴이라고도 함)이 나타나는 경우가 있다. 이 회절 패턴에는 InGaZnO₄의 결정의 (009)면에 기인한 스폿이 포함된다. 따라서, 전자 회절에 의해서도, CAAC-OS에 포함되는 펠릿이 c축 배향성을 갖고, c축이 피형성면 또는 상면에 실질적으로 수직인 방향을 향하는 것을 알 수 있다. 한편, 같은 시료에 대하여, 프로브 직경이 300nm인 전자 빔을 시료 면에 수직인 방향으로부터 입사한 경우의 회절 패턴을 도 39의 (B)에 나타내었다. 도 39의 (B)로부터, 고리형의 회절 패턴이 확인된다. 따라서, 전자 회절에 의해서도, CAAC-OS에 포함되는 펠릿의 a축 및 b축이 배향성을 갖지 않는 것을 알 수 있다. 또한, 도 39의 (B) 중 제 1 고리는 InGaZnO₄의 결정의 (010)면 및 (100)면 등에 기인하는 것으로 생각된다. 또한, 도 39의 (B)에서의 제 2 고리는 (110)면 등에 기인하는 것으로 생각된다.

또한, CAAC-OS는 결함 준위 밀도가 낮은 산화물 반도체이다. 산화물 반도체의 결함으로서는 예를 들어 불순물에 기인한 결함이나 산소 결손 등이 있다. 따라서, CAAC-OS는 불순물 농도가 낮은 산화물 반도체라고 할 수도 있다. 또한, CAAC-OS는 산소 결손이 적은 산화물 반도체라고 할 수도 있다.

산화물 반도체에 포함되는 불순물은 캐리어 트랩이 되거나 캐리어 발생원이 되는 경우가 있다. 또한, 산화물 반도체 내의 산소 결손은 캐리어 트랩이 되거나, 수소를 포획함으로써 캐리어 발생원이 되는 경우가 있다.

또한, 불순물은 산화물 반도체의 주성분 이외의 원소이며, 수소, 탄소, 실리콘, 천이 금속 원소 등이 있다. 산화물 반도체를 구성하는 금속 원소보다 산소와의 결합력이 강한 원소(예를 들어 실리콘 등)는 산화물 반도체로부터 산소를 빼앗음으로써 산화물 반도체의 원자 배열을 흐트러지게 하여 결정성을 저하시키는 요인이 된다. 또한, 철이나 니켈 등 중금속, 아르곤, 이산화 탄소 등은 원자 반경(또는 분자 반경)이 크기 때문에, 산화물 반도체의 원자 배열을 흐트러지게 하여 결정성을 저하시키는 요인이 된다.

또한, 결함 준위 밀도가 낮은(산소 결손이 적은) 산화물 반도체는 캐리어 밀도를 낮게 할 수 있다. 이와 같은 산화물 반도체를 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체라고 부른다. CAAC-OS는 불순물 농도가 낮으며 결함 준위 밀도가 낮다. 즉, 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체가 되기 쉽다. 따라서, CAAC-OS를 사용한 트랜지스터는 문턱 전압이 음이 되는 전기 특성(노멀리 온이라고도 함)이 되는 경우가 적다. 또한, 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체는 캐리어 트랩이 적다. 산화물 반도체의 캐리어 트랩에 포획된 전하는 방출될 때까지 걸리는 시간이 길고, 마치 고정 전하처럼 작용하는 경우가 있다. 그러므로, 불순물 농도가 높고, 결함 준위 밀도가 높은 산화물 반도체를 사용한 트랜지스터는 전기 특성이 불안정해지는 경우가 있다. 한편, CAAC-OS를 사용한 트랜지스터는 전기 특성의 변동이 작으며 신뢰성이 높은 트랜지스터가 된다.

또한, CAAC-OS는 결함 준위 밀도가 낮기 때문에, 광 조사에 의하여 결함 준위에 포획되는 캐리어는 적게 된다. 따라서, CAAC-OS를 사용한 트랜지스터는 가시광이나 자외광의 조사에 의한 전기 특성의 변동이 작다.

＜미결정 산화물 반도체＞

다음에, 미결정 산화물 반도체에 대하여 설명한다.

미결정 산화물 반도체는 고분해능 TEM 이미지에서 결정부를 확인할 수 있는 영역과 명확한 결정부를 확인할 수 없는 영역을 갖는다. 미결정 산화물 반도체에 포함되는 결정부는 1nm 이상 100nm 이하, 또는 1nm 이상 10nm 이하의 크기인 경우가 많다. 특히, 1nm 이상 10nm 이하, 또는 1nm 이상 3nm 이하의 미결정인 나노 결정을 갖는 산화물 반도체를, nc-OS(nanocrystalline Oxide Semiconductor)라고 부른다. 또한, nc-OS는 예를 들어, 고분해능 TEM 이미지에서 결정 입계를 명확히 확인할 수 없는 경우가 있다. 또한, 나노 결정은 CAAC-OS에서의 펠릿과 같은 기원을 가질 가능성이 있다. 따라서, 이하에서는 nc-OS의 결정부를 펠릿이라고 부르는 경우가 있다.

nc-OS는 미소한 영역(예컨대, 1nm 이상 10nm 이하의 영역, 특히 1nm 이상 3nm 이하의 영역)에서 원자 배열에 주기성을 갖는다. 또한, nc-OS는 다른 펠릿간에서 결정 방위에 규칙성이 관찰되지 않는다. 그러므로, 막 전체에서 배향성을 찾을 수 없다. 따라서, nc-OS는, 분석 방법에 따라서는, 비정질 산화물 반도체와 구별되지 않는 경우가 있다. 예를 들어, 펠릿보다 직경이 큰 X선을 사용하는 XRD 장치를 사용하여 nc-OS에 대하여 구조 해석을 수행하면, out-of-plane법에 의한 해석에서는 결정면을 나타내는 피크가 검출되지 않는다. 또한, nc-OS에 대하여, 펠릿보다 큰 프로브 직경(예를 들어 50nm 이상)의 전자 빔을 사용하는 전자 회절(제한 시야 전자 회절이라고도 함)을 수행하면 헤일로 패턴(halo pattern)과 같은 회절 패턴이 관측된다. 한편, nc-OS에 대하여, 펠릿의 크기와 가깝거나 펠릿보다 작은 프로브 직경의 전자 빔을 사용하는 나노 빔 전자 회절을 수행하면 스폿이 관측된다. 또한, nc-OS에 대하여 나노 빔 전자 회절을 수행하면 원을 그리듯이(고리형으로) 휘도가 높은 영역이 관측되는 경우가 있다. 또한, 고리형 영역 내에 복수의 스폿이 관측되는 경우가 있다.

이와 같이 펠릿(나노 결정)간에서는 결정 방위가 규칙성을 갖지 않기 때문에, nc-OS를 RANC(Random Aligned nanocrystals)를 갖는 산화물 반도체 또는 NANC(Non-Aligned nanocrystals)를 갖는 산화물 반도체라고 부를 수도 있다.

nc-OS는 비정질 산화물 반도체보다 규칙성이 높은 산화물 반도체이다. 그러므로, nc-OS는 비정질 산화물 반도체보다 결함 준위 밀도가 낮다. 다만, nc-OS는 다른 펠릿간에서 결정 방위에 규칙성이 관찰되지 않는다. 따라서, nc-OS는 CAAC-OS와 비교하여 결함 준위 밀도가 높다.

＜비정질 산화물 반도체＞

다음에, 비정질 산화물 반도체에 대하여 설명한다.

비정질 산화물 반도체는 막 내의 원자 배열이 불규칙하고 결정부를 갖지 않는 산화물 반도체이다. 석영과 같은 무정형 상태를 갖는 산화물 반도체가 그 일례이다.

비정질 산화물 반도체는 고분해능 TEM 이미지에서 결정부를 확인할 수 없다.

비정질 산화물 반도체에 대하여 XRD 장치를 사용한 구조 해석을 수행하면, out-of-plane법에 의한 해석에서는, 결정면을 나타내는 피크가 검출되지 않는다. 또한, 비정질 산화물 반도체에 대하여 전자 회절을 수행하면 헤일로 패턴이 관측된다. 또한, 비정질 산화물 반도체에 대하여 나노 빔 전자 회절을 수행하면 스폿이 관측되지 않고 헤일로 패턴이 관측된다.

비정질 구조에 대해서는 다양한 견해가 있다. 예를 들어, 원자 배열에 완전히 질서성을 갖지 않는 구조를 완전한 비정질 구조(completely amorphous structure)라고 부르는 경우가 있다. 또한, 최근접 원자간 거리 또는 제 2 근접 원자간 거리까지 질서성을 갖고, 또한 장거리 질서성을 갖지 않는 구조를 비정질 구조라고 부르는 경우도 있다. 따라서, 가장 엄격한 정의에 따르면, 조금이라도 원자 배열에 질서성을 갖는 산화물 반도체를 비정질 산화물 반도체라고 부를 수는 없다. 또한, 적어도, 장거리 질서성을 갖는 산화물 반도체를 비정질 산화물 반도체라고 부를 수는 없다. 따라서, 결정부를 갖기 때문에, 예를 들어 CAAC-OS 및 nc-OS를 비정질 산화물 반도체 또는 완전한 비정질 산화물 반도체라고 부를 수는 없다.

<a-like OS>

또한, 산화물 반도체는 nc-OS와 비정질 산화물 반도체 사이의 물성을 나타내는 구조를 갖는 경우가 있다. 이와 같은 구조를 갖는 산화물 반도체를, 특히 a-like OS(amorphous-like Oxide Semiconductor)라고 부른다.

a-like OS는, 고분해능 TEM 이미지에서 공동(보이드(void)라고도 함)이 관찰되는 경우가 있다. 또한, 고분해능 TEM 이미지에서 결정부를 명확히 확인할 수 있는 영역과 결정부를 확인할 수 없는 영역을 갖는다.

a-like OS는 공동을 가지므로 불안정한 구조이다. 이하에서는, a-like OS가 CAAC-OS 및 nc-OS에 비하여 불안정한 구조임을 나타내기 위하여, 전자 조사에 의한 구조의 변화를 나타낸다.

전자 조사를 수행하는 시료로서 a-like OS(시료 A로 표기함), nc-OS(시료 B로 표기함), 및 CAAC-OS(시료 C로 표기함)를 준비한다. 시료는 모두 In-Ga-Zn계 산화물이다.

우선, 각 시료의 고분해능 단면 TEM 이미지를 취득한다. 고분해능 단면 TEM 이미지로부터, 각 시료는 모두 결정부를 갖는 것을 알 수 있다.

또한, 결정부의 판정은 이하와 같이 수행하면 좋다. 예를 들어, InGaZnO₄의 결정의 단위 격자는 In-O층 3층과 Ga-Zn-O층 6층의 총 9층이 c축 방향으로 층상으로 적층된 구조를 갖는 것이 알려져 있다. 이들 근접하는 층들의 간격은 (009)면의 격자면 간격(d값이라고도 함)과 같은 정도이며, 결정 구조 해석으로부터 그 값은 0.29nm로 산출된다. 따라서, 격자 줄무늬(lattice fringe)의 간격이 0.28nm 이상 0.30nm 이하인 부분을 InGaZnO₄의 결정부로 간주할 수 있다. 또한, 격자 줄무늬는 InGaZnO₄의 결정의 a-b면에 대응한다.

도 40은 각 시료의 결정부(22군데 내지 45군데)의 평균 크기를 조사한 예이다. 다만, 상술한 격자 줄무늬의 길이를 결정부의 크기로 한다. 도 40으로부터, a-like OS는 전자의 누적 조사량에 따라 결정부가 커지는 것을 알 수 있다. 구체적으로는, 도 40 중 (1)에 나타낸 바와 같이, TEM에 의한 관찰 초기에 1.2nm 정도의 크기였던 결정부가, 누적 조사량이 4.2×10⁸e^-／nm²가 될 때는 2.6nm 정도의 크기까지 성장하는 것을 알 수 있다. 한편, nc-OS 및 CAAC-OS는, 전자 조사 시작 시점으로부터 누적 전자 조사량이 4.2×10⁸e^-/nm²가 될 때까지의 범위에서 결정부의 크기가 변화되지 않는 것을 알 수 있다. 구체적으로는, 도 40 중 (2) 및 (3)으로 표시된 바와 같이 누적 전자 조사량에 상관없이 nc-OS 및 CAAC-OS의 결정부의 크기는 각각 1.4nm 정도 및 2.1nm 정도임을 알 수 있다.

이와 같이 a-like OS에서는 전자 조사에 의하여 결정부의 성장이 관찰되는 경우가 있다. 한편, nc-OS 및 CAAC-OS에서는 전자 조사에 의한 결정부의 성장이 거의 관찰되지 않는 것을 알 수 있다. 즉, a-like OS는 nc-OS 및 CAAC-OS에 비하여 불안정한 구조임을 알 수 있다.

또한, a-like OS는 공동을 가지므로 nc-OS 및 CAAC-OS에 비하여 밀도가 낮은 구조이다. 구체적으로는, a-like OS의 밀도는 같은 조성을 갖는 단결정의 밀도의 78.6% 이상 92.3% 미만이다. 또한, nc-OS의 밀도 및 CAAC-OS의 밀도는 같은 조성을 갖는 단결정의 밀도의 92.3% 이상 100% 미만이다. 단결정의 밀도의 78% 미만인 산화물 반도체는 성막 자체가 어렵다.

예를 들어, In:Ga:Zn=1:1:1[원자수비]을 만족시키는 산화물 반도체에서, 능면체정 구조를 갖는 단결정 InGaZnO₄의 밀도는 6.357g/cm³가 된다. 따라서, 예를 들어, In:Ga:Zn=1:1:1[원자수비]을 만족시키는 산화물 반도체에서, a-like OS의 밀도는 5.0g/cm³ 이상 5.9g/cm³ 미만이 된다. 또한, 예를 들어 In:Ga:Zn=1:1:1[원자수비]를 만족시키는 산화물 반도체에서, nc-OS의 밀도 및 CAAC-OS의 밀도는 5.9g/cm³ 이상 6.3g/cm³ 미만이 된다.

또한, 같은 조성을 갖는 단결정이 존재하지 않는 경우가 있다. 이 경우에는 조성이 다른 단결정을 임의의 비율로 조합함으로써, 원하는 조성을 갖는 단결정에 상당하는 밀도를 어림잡을 수 있다. 원하는 조성을 갖는 단결정에 상당하는 밀도는, 조성이 다른 단결정을 조합하는 비율에 대하여 가중 평균을 이용하여 어림잡으면 좋다. 다만, 밀도는, 가능한 한 적은 종류의 단결정을 조합하여 어림잡는 것이 바람직하다.

상술한 바와 같이 산화물 반도체는 다양한 구조를 가지며 각각 다양한 특성을 갖는다. 또한, 산화물 반도체는 예를 들어, 비정질 산화물 반도체, a-like OS, 미결정 산화물 반도체, CAAC-OS 중 2종 이상을 갖는 적층막이어도 좋다.

상술한 어느 구성을 갖는 산화물 반도체막을 사용하여 본 발명의 일 형태에 따른 반도체 장치를 구성할 수 있다.

상술한 바와 같이, 본 실시형태에 기재된 구성, 방법은 다른 실시형태에 기재되는 구성, 방법과 적절히 조합하여 사용될 수 있다.

(실시형태 8)

본 실시형태에서는 표시 모듈의 일례에 대하여 도 20, 도 21, 및 도 22를 사용하여 이하에서 설명한다.

도 20은 표시 모듈의 일례를 도시한 상면도다. 도 20에 도시된 표시 모듈(700)은 제 1 기판(701) 위에 제공된 화소부(702)와, 제 1 기판(701)에 제공된 소스 드라이버 회로부(704) 및 게이트 드라이버 회로부(706)와, 화소부(702), 소스 드라이버 회로부(704), 및 게이트 드라이버 회로부(706)를 둘러싸도록 배치되는 실재(712)와, 제 1 기판(701)에 대향하도록 제공되는 제 2 기판(705)을 갖는다. 또한, 제 1 기판(701)과 제 2 기판(705)은 실재(712)에 의하여 밀봉된다. 즉, 화소부(702), 소스 드라이버 회로부(704), 및 게이트 드라이버 회로부(706)는 제 1 기판(701)과 실재(712)와 제 2 기판(705)에 의하여 밀봉된다. 또한, 도 20에는 도시하지 않았지만, 제 1 기판(701)과 제 2 기판(705) 사이에는 표시 소자가 제공된다.

또한, 표시 모듈(700)은 제 1 기판(701) 위의 실재(712)로 둘러싸인 영역과 다른 영역에 화소부(702), 소스 드라이버 회로부(704), 게이트 드라이버 회로부(706), 게이트 드라이버 회로부(706)와 전기적으로 접속되는 FPC 단자부(708)(FPC: Flexible printed circuit)가 제공된다. 또한, FPC 단자부(708)에는 FPC(716)가 접속되고, FPC(716)에 의하여 화소부(702), 소스 드라이버 회로부(704), 및 게이트 드라이버 회로부(706)에 각종 신호 등이 공급된다. 또한, 화소부(702), 소스 드라이버 회로부(704), 게이트 드라이버 회로부(706), 및 FPC 단자부(708)에는 각각 신호선(710)이 접속된다. FPC(716)에 의하여 공급되는 각종 신호 등은, 신호선(710)을 통하여 화소부(702), 소스 드라이버 회로부(704), 게이트 드라이버 회로부(706), 및 FPC 단자부(708)에 공급된다.

또한, 표시 모듈(700)에 게이트 드라이버 회로부(706)를 복수로 제공하여도 좋다. 또한, 표시 모듈(700)로서는 소스 드라이버 회로부(704) 및 게이트 드라이버 회로부(706)를 화소부(702)와 같은 제 1 기판(701)에 형성한 예를 제시하지만, 이 구성에 한정되지 않는다. 예를 들어, 게이트 드라이버 회로부(706)만을 제 1 기판(701)에 형성하여도 좋고, 또는 소스 드라이버 회로부(704)만을 제 1 기판(701)에 형성하여도 좋다. 이 경우, 소스 드라이버 회로 또는 게이트 드라이버 회로 등이 형성된 기판(예를 들어 단결정 반도체막, 다결정 반도체막으로 형성된 구동 회로 기판)을, 제 1 기판(701)에 실장하는 구성으로 하여도 좋다. 또한, 별도 형성한 구동 회로 기판의 접속 방법은, 특별히 한정되는 것이 아니라 COG(Chip On Glass) 방법, 와이어 본딩 방법 등을 이용할 수 있다.

또한 표시 모듈(700)이 갖는 화소부(702), 소스 드라이버 회로부(704), 및 게이트 드라이버 회로부(706)는 복수의 트랜지스터를 갖는다. 이 복수의 트랜지스터로서는 상술한 실시형태에서 설명한 트랜지스터를 적용할 수 있다.

또한, 표시 모듈(700)은 액정 소자를 가질 수 있다. 이 액정 소자를 사용한 표시 장치의 일례로서는 액정 디스플레이(투과형 액정 디스플레이, 반투과형 액정 디스플레이, 반사형 액정 디스플레이, 직시형 액정 디스플레이, 투사형 액정 디스플레이) 등이 있다. 또한, 반투과형 액정 디스플레이나 반사형 액정 디스플레이를 구현하는 경우에는, 화소 전극의 일부 또는 모두가 반사 전극으로서의 기능을 갖도록 하면 좋다. 예를 들어, 화소 전극의 일부 또는 모두가 알루미늄, 은 등을 갖도록 하면 좋다. 또한 이 경우, 반사 전극 아래에 SRAM 등 기억 회로를 제공할 수도 있다. 이로써, 소비전력을 더 저감시킬 수 있다.

또한, 표시 모듈(700)에 있어서의 표시 방식으로서는, 프로그레시브 방식, 인터레이스 방식 등을 이용할 수 있다. 또한, 컬러 표시할 때, 화소에서 제어하는 색 요소로서는 RGB(R는 적색, G는 녹색, B는 청색을 나타냄)의 3색에 한정되지 않는다. 예를 들어, R 화소와 G 화소와 B 화소와 W(백색) 화소의 4화소로 구성되어도 좋다. 또는 펜타일(pentile) 배열과 같이, RGB 중 2색으로 하나의 색 요소를 구성하고, 색 요소에 따라 다른 2색을 선택함으로써 구성하여도 좋다. 또는 RGB에 황색, 시안, 마젠타 등을 하나 이상을 추가하여도 좋다. 또한, 색 요소의 도트마다 그 표시 영역의 크기가 상이하여도 좋다. 다만, 개시하는 발명은 컬러 표시의 표시 장치에 한정되지 않고, 흑백 표시의 표시 장치에 적용할 수도 있다.

또한, 백라이트(유기 EL 소자, 무기 EL 소자, LED, 형광등 등)에 백색광(W)을 사용하여 표시 장치를 풀컬러 표시하기 위하여 착색층(컬러 필터라고도 함)을 사용하여도 좋다. 착색층은 예를 들어 적색(R), 녹색(G), 청색(B), 황색(Y) 등을 적절히 조합하여 사용할 수 있다. 착색층을 사용하면, 착색층을 사용하지 않는 경우에 비하여 색 재현성을 높일 수 있다. 이 경우, 착색층을 갖는 영역과, 착색층을 갖지 않는 영역을 배치함으로써, 착색층을 갖지 않는 영역에서의 백색광을 직접 표시에 이용하여도 좋다. 일부에 착색층을 갖지 않는 영역을 배치함으로써, 밝은 표시를 수행할 때 착색층에 기인한 휘도 저하를 저감시킬 수 있고 소비전력을 20% 내지 30% 정도 저감시킬 수 있는 경우가 있다. 다만, 유기 EL 소자나 무기 EL 소자 등의 자발광 소자를 사용하여 풀컬러 표시하는 경우, R, G, B, Y, 및 화이트(W)를 각 발광색을 갖는 소자로부터 발광시켜도 좋다. 자발광 소자를 사용하면, 착색층을 사용하는 경우보다 소비전력을 더 저감시킬 수 있는 경우가 있다. 또한, 본 실시형태에서는 백라이트 등을 제공하지 않은 구성, 소위 반사형 액정 표시 모듈에 대하여 아래에서 설명한다.

도 20에 도시된 일점쇄선 Q-R에서의 단면도를 도 21에 도시하였다. 도 21에 도시된 표시 모듈의 상세한 내용에 대하여 아래에서 설명한다.

<표시 모듈에 관한 설명>

도 21에 도시된 표시 모듈(700)은 리드 배선부(711), 화소부(702), 소스 드라이버 회로부(704), 및 FPC 단자부(708)를 갖는다. 또한, 리드 배선부(711)는 신호선(710)을 갖는다. 또한, 화소부(702)는 트랜지스터(750) 및 용량 소자(790)를 갖는다. 또한, 소스 드라이버 회로부(704)는 트랜지스터(752)를 갖는다.

트랜지스터(750) 및 트랜지스터(752)는 상술한 트랜지스터를 사용할 수 있다.

본 실시형태에서 사용하는 트랜지스터는 고순도화되고, 산소 결손의 형성이 억제된 산화물 반도체막을 갖는다. 이 트랜지스터는 오프 상태에서의 전류값(오프 전류값)을 낮게 할 수 있다. 따라서, 화상 신호 등의 전기 신호의 유지 시간을 길게 할 수 있고, 전원이 온 상태 시에는 기록 간격도 길게 설정할 수 있다. 따라서, 리프레시 동작의 빈도를 줄일 수 있기 때문에, 소비전력을 저감시키는 효과가 있다.

또한, 본 실시형태에서 사용하는 트랜지스터는 비교적 높은 전계 효과 이동도를 얻을 수 있기 때문에, 고속 구동이 가능하다. 예를 들어, 이러한 고속 구동이 가능한 트랜지스터를 액정 표시 장치에 사용함으로써, 화소부의 스위칭 트랜지스터와, 구동 회로부에 사용하는 드라이버 트랜지스터를 동일한 기판 위에 형성할 수 있다. 즉, 별도 구동 회로로서, 실리콘 웨이퍼 등에 의하여 형성된 반도체 장치를 사용할 필요가 없기 때문에, 반도체 장치의 부품 점수를 삭감할 수 있다. 또한, 화소부에 있어서도, 고속 구동이 가능한 트랜지스터를 사용함으로써, 고화질의 화상을 제공할 수 있다.

용량 소자(790)는 한 쌍의 전극 사이에 유전체를 갖는 구조이다. 더 자세하게 말하면 용량 소자(790)의 한쪽 전극으로서는 트랜지스터(750)의 게이트 전극으로서 기능하는 도전막과 동일한 공정으로 형성된 도전막을 사용하고, 용량 소자(790)의 다른 쪽 전극으로서는 트랜지스터(750)의 소스 전극 및 드레인 전극으로서 기능하는 도전막을 사용한다. 또한, 한 쌍의 전극 사이에 끼워지는 유전체로서는, 트랜지스터(750)의 게이트 절연막으로서 기능하는 절연막을 사용한다.

또한, 도 21에 있어서 트랜지스터(750), 트랜지스터(752), 및 용량 소자(790) 위에 절연막(764), 절연막(766), 절연막(768), 및 평탄화 절연막(770)이 제공된다.

절연막(764)으로서는, 예를 들어 PECVD 장치를 사용하여 산화 실리콘막, 산화질화 실리콘막 등을 형성하면 좋다. 또한, 절연막(768)으로서는 예를 들어 PECVD 장치를 사용하여 질화 실리콘막 등을 형성하면 좋다. 또한, 평탄화 절연막(770)으로서는 폴리이미드 수지, 아크릴 수지, 폴리이미드아마이드 수지, 벤조사이클로뷰테인 수지, 폴리아마이드 수지, 에폭시 수지 등의 내열성을 갖는 유기 재료를 사용할 수 있다. 또한, 이들 재료로 형성되는 절연막을 복수로 적층시킴으로써 평탄화 절연막(770)을 형성하여도 좋다. 또한, 평탄화 절연막(770)을 제공하지 않는 구성으로 하여도 좋다.

또한, 신호선(710)은 트랜지스터(750, 752)의 소스 전극 및 드레인 전극으로서 기능하는 도전막과 같은 공정으로 형성된다. 또한, 신호선(710)은 트랜지스터(750, 752)의 소스 전극 및 드레인 전극과 다른 공정으로 형성된 도전막, 예를 들어 게이트 전극으로서 기능하는 도전막으로 하여도 좋다. 신호선(710)으로서 예를 들어 구리 원소를 포함한 재료를 사용한 경우, 배선 저항에 기인한 신호 지연 등이 적으므로 대화면 표시가 가능하게 된다.

또한, FPC 단자부(708)는 접속 전극(760), 이방성 도전막(780), 및 FPC(716)를 갖는다. 또한, 접속 전극(760)은 트랜지스터(750, 752)의 소스 전극 및 드레인 전극으로서 기능하는 도전막과 같은 공정으로 형성된다. 또한, 접속 전극(760)은 이방성 도전막(780)을 통하여 FPC(716)가 갖는 단자와 전기적으로 접속된다.

또한, 제 1 기판(701) 및 제 2 기판(705)으로서는 예를 들어 유리 기판을 사용할 수 있다. 또한, 제 1 기판(701) 및 제 2 기판(705)으로서 가요성을 갖는 기판을 사용하여도 좋다. 이 가요성을 갖는 기판으로서는 예를 들어 플라스틱 기판 등을 들 수 있다.

또한, 제 1 기판(701)과 제 2 기판(705) 사이에는 구조체(778)가 제공된다. 구조체(778)는 절연막을 선택적으로 에칭함으로써 얻어지는 기둥상 스페이서이며, 제 1 기판(701)과 제 2 기판(705) 사이의 거리(셀 갭)를 제어하기 위하여 제공된다. 또한, 구조체(778)로서 구상(球狀) 스페이서를 사용하여도 좋다. 또한, 본 실시형태에서는 구조체(778)를 제 1 기판(701) 측에 제공하는 구성을 예시하였지만, 이것에 한정되지 않는다. 예를 들어 제 2 기판(705) 측에 구조체(778)를 제공하는 구성 또는 제 1 기판(701) 및 제 2 기판(705) 양쪽 모두에 구조체(778)를 제공하는 구성으로 하여도 좋다.

또한, 제 2 기판(705) 측에는 블랙 매트릭스로서 기능하는 차광막(738)과, 컬러 필터로서 기능하는 착색막(736)과, 차광막(738) 및 착색막(736)에 접촉된 절연막(734)이 제공된다.

<표시 소자로서 액정 소자를 사용하는 구성예>

도 21에 도시된 표시 모듈(700)은 액정 소자(775)를 갖는다. 액정 소자(775)는 도전막(772), 도전막(774), 및 액정층(776)을 갖는다. 액정층(776)으로서는 앞에서 설명한 쌍극자 모멘트가 0 이상 3 이하인 분자를 갖는 액정 재료를 사용한다. 도전막(774)은 제 2 기판(705) 측에 제공되고 대향 전극으로서의 기능을 갖는다. 도 21에 도시된 표시 모듈(700)은 도전막(772)과 도전막(774)에 인가되는 전압에 따라 액정층(776)의 배향 상태가 바뀌어 광의 투과 및 비투과가 제어됨으로써 화상을 표시할 수 있다.

또한, 도전막(772)은 트랜지스터(750)가 갖는 소스 전극 및 드레인 전극으로서 기능하는 도전막에 접속된다. 도전막(772)은 평탄화 절연막(770) 위에 형성되며 화소 전극, 즉 표시 소자의 하나의 전극으로서 기능한다. 또한, 도전막(772)은 반사 전극으로서의 기능을 갖는다. 도 21에 도시된 표시 모듈(700)은 외광을 이용하여 도전막(772)으로 광을 반사하여 착색막(736)을 개재하여 표시하는, 소위 반사형 컬러 액정 표시 장치이다.

도전막(772)으로서는 가시광에 대하여 투광성이 있는 도전막 또는 가시광에 대하여 반사성이 있는 도전막을 사용할 수 있다. 가시광에 대하여 투광성이 있는 도전막으로서는 예를 들어 인듐(In), 아연(Zn), 주석(Sn) 중에서 선택된 1종을 포함한 재료를 사용하면 좋다. 가시광에 대하여 반사성이 있는 도전막으로서는 예를 들어 알루미늄 또는 은을 포함한 재료를 사용하면 좋다. 본 실시형태에서는 도전막(772)으로서 가시광에 대하여 반사성이 있는 도전막을 사용한다.

또한, 도전막(772)으로서 가시광에 대하여 반사성이 있는 도전막을 사용하는 경우, 이 도전막을 적층 구조로 하여도 좋다. 예를 들어 하층에 막 두께가 100nm인 알루미늄막을 형성하고, 상층에 막 두께가 30nm인 은 합금막(예를 들어 은, 팔라듐, 및 구리를 포함한 합금막)을 형성한다. 상술한 구조로 함으로써 아래와 같은 뛰어난 효과를 갖는다.

(1) 하지막과 도전막(772)의 밀착성을 향상시킬 수 있다. (2) 화학 용액에 의하여 알루미늄막과 은 합금막을 한꺼번에 에칭할 수 있다. (3) 도전막(772)의 단면 형상을 양호한 형상(예를 들어 테이퍼 형상)으로 할 수 있다. (3)의 이유는 알루미늄막은 은 합금막보다 화학 용액에 의한 에칭 속도가 느리거나 또는 상층의 은 합금막의 에칭 후 하층의 알루미늄막이 노출된 경우에 은 합금막보다 비(卑)금속, 바꿔 말하면 이온화 경향이 높은 금속인 알루미늄으로부터 전자를 뽑아냄으로써 은 합금막의 에칭이 억제되고 하층의 알루미늄막의 에칭의 진행이 빨라지기 때문이다.

또한, 도 21에 도시된 표시 모듈(700)에서는 화소부(702)의 평탄화 절연막(770)의 일부에 요철을 제공하여도 좋다. 이 요철을 제공하는 경우에는 예를 들어 평탄화 절연막(770)을 유기 수지막 등으로 형성하고, 이 유기 수지막의 표면에 요철을 제공함으로써 형성할 수 있다. 또한, 반사 전극으로서 기능하는 도전막(772)은 상기 요철을 따라 형성된다. 따라서, 외광이 도전막(772)에 입사한 경우에, 도전막(772)의 표면에서 광을 난반사할 수 있어 시인성을 향상시킬 수 있다. 도 21에 도시된 바와 같이, 반사형 컬러 액정 표시 장치로 함으로써 백라이트를 사용하지 않고 표시할 수 있기 때문에 소비전력을 저감시킬 수 있다.

또한, 상술한 요철을 제공하지 않고 반사 전극을 평탄하게 하는 경우 표시 모듈의 외부에 미도시의 산란 필름 등을 배치하여도 좋다. 이에 의하여 광을 난반사시킬 수 있다.

또한, 표시 모듈(700)의 외측에 도 22에 도시된 바와 같이 보호막(717)을 형성하여도 좋다. 보호막(717)의 형성 방법으로서는 일례로서는 Atomic Layer Deposition법(이하 'ALD법'이라고 표기함)으로 형성되는 것이 바람직하다.

ALD법은 성막면에 대하여 매우 균일하게 성막할 수 있다. ALD법을 이용함으로써, 예를 들어 산화 알루미늄, 산화 하프늄, 산화 지르코늄, 산화 타이타늄, 산화 아연, 산화 인듐, 산화 주석, 산화 주석 인듐(ITO), 산화 탄탈럼, 산화 실리콘, 산화 망가니즈, 산화 니켈, 산화 어븀, 산화 코발트, 산화 텔루륨, 타이타늄산 바륨, 질화 타이타늄, 질화 탄탈럼, 질화 알루미늄, 질화 텅스텐, 질화 코발트, 질화 망가니즈, 질화 하프늄 등을 보호막으로서 형성할 수 있다. 또한, 보호막은 절연막에 한정되지 않고 도전막을 형성하여도 좋다. 예를 들어, 루테늄, 백금, 니켈, 코발트, 망가니즈, 구리 등을 성막할 수 있다.

또한, FPC 단자부(708) 등 전기적으로 접속되는 부분에 대해서는 성막되지 않도록 마스킹하는 것이 바람직하다. 마스킹 방법으로서는 유기막, 무기막, 금속 등을 사용할 수 있다. 예를 들어, 산화 실리콘, 산화질화 실리콘, 산화 갈륨, 산화질화 갈륨, 산화 이트륨, 산화질화 이트륨, 산화 하프늄, 산화질화 하프늄 등의 산화물 절연막, 질화 실리콘, 질화 알루미늄 등의 질화물 절연막, 포토레지스트, 폴리이미드 수지, 아크릴 수지, 폴리이미드아마이드 수지, 벤조사이클로뷰테인 수지, 폴리아마이드 수지, 에폭시 수지 등의 유기 재료를 사용할 수 있다. 이들 막을 마스크로 사용한 경우에는 상기 보호막을 형성한 후에 제거할 수 있다.

또한, ALD법으로 성막되는 영역을 메탈 마스크로 마스킹할 수 있다. 상기 메탈 마스크는 철, 크로뮴, 니켈, 코발트, 코발트, 텅스텐, 몰리브데넘, 알루미늄, 구리, 탄탈럼, 타이타늄 중에서 선택된 금속 원소, 또는 상술한 금속 원소를 성분으로 하는 합금, 또는 상술한 금속 원소를 조합한 합금 등을 사용하여 형성할 수 있다. 메탈 마스크와 표시 패널을 근접시켜도 좋고 접촉시켜도 좋다.

ALD법으로 형성되는 막은 매우 균일하고, 치밀한 막을 형성할 수 있다. 표시 패널의 측면부에 ALD법으로 형성한 보호막(717)을 형성함으로써 수분 등의 외적 성분의 침입을 억제할 수 있다. 이 결과, 트랜지스터 특성의 변동을 억제할 수 있어, 주변 회로의 동작을 안정시킬 수 있다. 또한, 프레임을 좁게 할 수 있고, 화소 영역의 확대, 또한 표시 장치를 고정세화할 수 있다.

또한, 도 21 또는 도 22에 도시된 표시 모듈(700)은 반사형 컬러 액정 표시 모듈에 대하여 예시하였지만, 이에 한정되지 않는다. 예를 들어 도전막(772)을 가시광에 대하여 투광성이 있는 도전막을 사용함으로써 투과형 컬러 액정 표시 모듈로 하여도 좋다. 투과형 컬러 액정 표시 모듈의 경우, 평탄화 절연막(770)에 제공되는 요철에 대해서는 제공하지 않는 구성으로 하여도 좋다.

또한, 도 21 또는 도 22에 도시되지 않았지만, 도전막(772, 774) 중 액정층(776)과 접촉되는 측에 각각 배향막을 제공하는 구성으로 하여도 좋다. 또한, 도 21 또는 도 22에 도시되지 않았지만, 편광 부재, 위상차 부재, 반사 방지 부재 등의 광학 부재(광학 기판) 등은 적절히 제공하여도 좋다. 예를 들어, 편광 기판 및 위상차 기판에 의한 원편광을 사용하여도 좋다. 또한, 투과형 표시 모듈 또는 반투과형 표시 모듈의 경우, 광원으로서 백라이트나 사이드 라이트 등을 제공하여도 좋다.

액정 소자로서는, 서모트로픽 액정, 저분자 액정, 고분자 액정, 고분자 분산형 액정, 강유전성 액정, 반강유전성 액정 등을 사용할 수 있다. 이들 액정 재료는 조건에 따라 콜레스테릭상, 스멕틱상, 큐빅상, 키랄 네마틱상, 등방상 등을 나타낸다.

또한, 횡전계 방식을 채용하는 경우, 배향막을 사용하지 않는 블루상을 나타내는 액정을 사용하여도 좋다. 블루상은 액정상들 중 하나이며, 콜레스테릭 액정이 승온되면서 콜레스테릭상으로부터 등방상으로 전이하기 직전에 발현하는 상이다. 블루상은 좁은 온도 범위에서만 발현하기 때문에, 수 중량% 이상의 키랄제가 혼합된 액정 조성물이 온도 범위를 개선하기 위하여 액정층에 사용된다. 블루상을 나타내는 액정과 키랄제를 포함한 액정 조성물은 응답 속도가 짧고, 광학적 등방성을 가지므로 배향 처리가 불필요하다. 또한 블루상을 나타내는 액정 재료는 시야각 의존성이 작다. 또한, 배향막을 제공하지 않아도 되므로 러빙 처리도 불필요하게 되고, 러빙 처리로 인한 정전 파괴를 방지할 수 있고, 제작 공정 중의 액정 표시 장치의 불량이나 파손을 경감할 수 있다.

또한, 표시 소자로서 액정 소자를 사용하는 경우, TN(Twisted Nematic) 모드, ECB(Electrically Controlled Birefringence) 모드, IPS(In-Plane-Switching) 모드, FFS(Fringe Field Switching) 모드, ASM(Axially Symmetric aligned Micro-cell) 모드, OCB(Optical Compensated Birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, AFLC(AntiFerroelectric Liquid Crystal) 등을 이용할 수 있다.

또한, 노멀리 블랙형 액정 표시 장치, 예를 들어 수직 배향(VA) 모드를 채용한 투과형 액정 표시 장치로 하여도 좋다. 수직 배향 모드로서는 몇 가지를 들 수 있지만, 예를 들어 MVA(Multi-Domain Vertical Alignment) 모드, PVA(Patterned Vertical Alignment) 모드, ASV 모드 등을 이용할 수 있다.

본 실시형태에 기재된 구성은 다른 실시형태에 기재되는 구성과 적절히 조합하여 사용될 수 있다.

(실시형태 9)

본 실시형태에서는 상술한 실시형태에서 설명한 표시 모듈에 터치 센서(접촉 검출 장치)를 제공함으로써, 입출력 장치(터치 패널이라고도 함)로서 기능시킬 수 있는 구성에 대하여 도 23, 도 24, 및 도 25를 사용하여 설명한다. 아래에서 상술한 실시형태와 중복되는 부분에 대해서는 설명을 생략하는 경우가 있다.

도 23은 입출력 장치의 구성을 설명한 투영도다.

도 23의 (A)는 입출력 장치(800)의 투영도이며, 도 23의 (B)는 입출력 장치(800)가 구비한 검지 유닛(820U)의 구성을 설명한 투영도다.

도 24는 도 23의 (A)에 도시된 입출력 장치(800)의 Z1-Z2를 따른 단면도이다.

<입출력 장치의 구성예 1>

본 실시형태에서 설명하는 입출력 장치(800)는 가시광을 투과시키는 창문부(834)를 구비하고, 또한 매트릭스상으로 배치되는 복수의 검지 유닛(820U), 행 방향(도면 중 화살표 Rx로 나타냄)으로 배치되는 복수의 검지 유닛(820U)과 전기적으로 접속되는 주사선(GL1), 열 방향(도면 중 화살표 Ry로 나타냄)으로 배치되는 복수의 검지 유닛(820U)과 전기적으로 접속되는 신호선(DL), 및 검지 유닛(820U), 주사선(GL1), 및 신호선(DL)을 지지하는 제 1 기재(836)를 구비한 입력 장치(850)와, 창문부(834)와 중첩되며 매트릭스상으로 배치되는 복수의 화소(802) 및 화소(802)를 지지하는 제 2 기재(810)를 구비한 표시 모듈(801)을 갖는다(도 23의 (A) 내지 (C) 참조).

검지 유닛(820U)은 창문부(834)와 중첩되는 검지 소자(C)와, 검지 소자(C)와 전기적으로 접속되는 검지 회로(839)를 구비한다(도 23의 (B) 참조).

검지 소자(C)는 절연층(823), 절연층(823)(도 23의 (B)에는 도시하지 않았음)을 끼는 제 1 전극(821) 및 제 2 전극(822)을 구비한다(도 23의 (B) 참조).

검지 회로(839)는 선택 신호가 공급되고, 또한 검지 소자(C)의 용량의 변화에 따라 검지 신호 DATA를 공급한다.

주사선(GL1)은 선택 신호를 공급할 수 있고, 신호선(DL)은 검지 신호 DATA를 공급할 수 있고, 검지 회로(839)는 복수의 창문부(834)의 간격과 중첩되도록 배치된다.

또한, 본 실시형태에서 설명하는 입출력 장치(800)는 검지 유닛(820U) 및 검지 유닛(820U)의 창문부(834)와 중첩되는 화소(802) 사이에 착색층을 구비한다.

본 실시형태에서 설명하는 입출력 장치(800)는 가시광을 투과시키는 창문부(834)를 구비한 검지 유닛(820U)을 복수로 갖는 입력 장치(850)와, 창문부(834)와 중첩되는 화소(802)를 복수로 구비하는 표시 모듈(801)을 갖고, 창문부(834)와 화소(802) 사이에 착색층을 포함하여 구성된다.

이로써, 입출력 장치는 용량의 변화에 의거하는 검지 신호 및 이것을 공급하는 검지 유닛의 위치 정보를 공급하는 것, 및 검지 유닛의 위치 정보와 관련지어진 화상 정보를 표시할 수 있다. 결과적으로, 편리성 또는 신뢰성이 뛰어난 신규 입출력 장치를 제공할 수 있다.

또한, 입출력 장치(800)는 입력 장치(850)가 공급하는 신호가 공급되는 플렉시블 기판(FPC1) 또는/및 화상 정보를 포함한 신호를 표시 모듈(801)에 공급하는 플렉시블 기판(FPC2)을 구비하여도 좋다.

또한, 흠집의 발생을 방지하고 입출력 장치(800)를 보호하는 보호 기재(837), 보호층(837p) 또는/및 입출력 장치(800)가 반사하는 외광의 강도를 약화시키는 반사 방지층(867p)을 구비하여도 좋다.

또한, 입출력 장치(800)는 표시 모듈(801)의 주사선에 선택 신호를 공급하는 주사선 구동 회로(803g), 신호를 공급하는 배선(811), 및 플렉시블 기판(FPC2)에 전기적으로 접속되는 단자(819)를 갖는다.

아래에서 입출력 장치(800)를 구성하는 각 요소에 대하여 설명한다. 또한, 이들 구성은 명확히 분리할 수 없으며, 하나의 구성이 다른 구성을 겸하는 경우나 다른 구성의 일부를 포함하는 경우가 있다. 예를 들어 복수의 창문부(834)와 중첩되는 위치에 착색층을 구비하는 입력 장치(850)는 입력 장치(850)임과 동시에 컬러 필터이기도 하다.

≪입출력 장치 전체의 구성≫

입출력 장치(800)는 입력 장치(850)와, 표시 모듈(801)을 구비한다(도 23의 (A) 참조).

≪입력 장치≫

입력 장치(850)는 복수의 검지 유닛(820U) 및 검지 유닛(820U)을 지지하는 제 1 기재(836)를 구비한다. 예를 들어 40행 15열의 매트릭스상으로 복수의 검지 유닛(820U)을 제 1 기재(836)에 배치한다.

≪창문부, 착색층, 및 차광성의 층≫

창문부(834)는 가시광을 투과시킨다.

창문부(834)와 중첩되는 위치에 소정의 색의 광을 투과시키는 착색층을 구비한다. 예를 들어 청색의 광을 투과시키는 착색층(CFB), 착색층(CFG), 또는 착색층(CFR)을 구비한다(도 23의 (B) 참조).

또한, 청색, 녹색 또는/및 적색 외에, 백색의 광을 투과하는 착색층 또는 황색의 광을 투과하는 착색층 등 다양한 색의 광을 투과하는 착색층을 구비할 수 있다.

착색층에 금속 재료, 안료, 또는 염료 등을 사용할 수 있다.

복수의 창문부(834) 사이에는 차광성의 층(BM)을 구비한다. 차광성의 층(BM)은 창문부(834)보다 광을 투과시키기 어렵다. 차광성의 층(BM)은 창문부(834) 외의 영역에서 발생되는 광 누설을 차광하기 위한 것이고, 광 누설 상태에 따라 형상을 변화시킬 수 있다.

카본 블랙, 금속 산화물, 복수의 금속 산화물의 고용체를 포함한 복합 산화물 등을 차광성의 층(BM)에 사용할 수 있다.

차광성의 층(BM)과 중첩되는 위치에 주사선(GL1), 신호선(DL), 배선(VPI), 배선(RES), 및 배선(VRES), 및 검지 회로(839)를 구비한다.

또한, 착색층 및 차광성의 층(BM)을 덮는 투광성 오버코트층을 구비할 수 있다.

≪창문부의 변형예≫

이하에서는, 창문부(834)의 배치 방향이 도 23과 다른 예를 제시한다. 도 23에서 창문부(834)의 긴 변이 Z1-Z2 방향에 평행하게 되도록 배치하는 예(이하, "세로 화소 배치"라고 표기함)를 제시하지만, 이에 한정되는 것이 아니고, 창문부(834)의 짧은 변이 Z1-Z2 방향에 평행하게 되는 배치(이하, "가로 화소 배치"라고 표기함)로 하여도 좋다. 도 33의 (A)에 세로 화소 배치를, 도 33의 (B)에 가로 화소 배치의 예를 도시하였다. 도 33에서는 신호선(900), 주사선(901), 화소(902), 화소 트랜지스터 영역(903)을 도시하였다.

차광성의 층(BM)은 광 누설과 같이, 원래는 표시에 기여하지 않고 오히려 광학 특성을 손상시키는 광을 차광하는 것을 목적으로 하지만, 창문부(834)의 개구 면적을 좁히기도 하고, 광 이용 효율이나 전력 효율의 저하 요인이 되기도 하다. 특히 반사 전극의 경우, 표시의 광원이 입출력 장치의 외부의 환경 광뿐이기 때문에, 창문부(834)의 개구 면적의 저하가 현저한 시인성의 저하로 이어진다.

또한, 리프레시 레이트를 저감시켜 구동하는 방법으로는, 플리커 완화를 위하여, 반전 구동을 실시할 필요가 있다. 이것은 액정 분자의 분극에서 유래하는 플렉소-일렉트릭(flexo-electric) 효과에 의한 플리커의 억제를 목적으로 한다. 또한 소비전력의 관점에서는, 소스 라인 반전 구동이 바람직하지만, 세로 화소 배치에서 같은 구동을 수행한 경우, 인접하는 화소간에 가로 전계가 발생되고, 액정 소자의 액정의 배열이 흐트러져, 광 누설이 발생되기 쉬워진다. 따라서, 이 부분을 차광성의 층(BM)으로 차광할 필요가 있다.

표시 장치에 있어서는, 이것을 차광하기 위한 BM을 형성할 필요가 있고, 개구율의 저하 요인이 된다. 또한, 액정을 끼우기 위한 기판의 얼라인먼트 정밀도도 고려하면, 실제로 발생되는 광 누설 영역보다 넓게 BM을 형성할 필요가 있는 것이 더욱 저하 요인이 된다.

그러나, 가로 화소 배치의 경우, 소스 라인 반전 구동을 실시하여도 가로 전계가 발생되는 것은 화소의 짧은쪽 방향뿐이다. 이 경우, 긴쪽 방향은 광 누설이 발생되지 않기 때문에, 차광성의 층(BM)에 의하여 차광할 필요는 없고, 그만큼 창문부의 개구 영역으로서 추가할 수 있고, 광 이용 효율, 전력 효율의 향상이 가능하다.

또한, 가로 화소 배치로 컬러 표시를 수행하는 경우, 주사선에 평행한 방향의 인접 화소는 동일한 색상으로 하고, 주사선마다 다른 색상의 컬러 필터를 배치하는 것이 가능하다. 반전 구동을 채용한 결과, 만약에 인접 화소의 영향을 받았다고 하더라도, 이와 같이 주사선에 평행한 방향으로는 동일한 색상의 컬러 필터를 배치하고, 주사선마다 다른 색상의 컬러 필터를 배치함으로써, 색 순도의 저하는 억제하는 것이 가능하다.

예를 들어 도 51의 (A)의 세로 화소 배치(Vertical Stripe)와 같이 제 1 색상의 컬러 필터를 갖는 화소(202)와 제 2 색상의 컬러 필터를 갖는 화소(204)와 제 3 색상의 컬러 필터를 갖는 화소(206)에 대하여, 화소(202)와 화소(204), 또는 화소(204)와 화소(206)는 각각 거리가 가깝고, 또한 소스 라인 반전 구동을 수행하는 경우에는, 전압의 양음의 극성이 각각의 화소간에서 반전하므로 인접 화소의 영향이 강하다. 따라서 각 화소의 색상의 독립성이 저하되고, 이 결과, 표시 화상의 색 순도가 저하될 우려가 있다.

그러나, 도 51의 (B)의 가로 화소 배치(Horizontal Stripe)의 경우, 주사선(210)의 방향으로 인접하는 화소의 색상은 같기 때문에, 만약에 반전 구동에 의한 인접 화소의 영향이 있다고 하여도, 색상의 독립성은 유지된다. 인접하는 화소의 색 순도의 저하는 억제되고, 표시 화상으로의 영향이 저감된다.

또한 신호선(208)은 화소의 짧은 변에 평행한 방향으로 배치되므로, 복수의 신호선(208)의 간격은 세로 화소 배치에 비하면 넓다. 따라서, 인접 화소의 영향이 표시 화상에 반영되기 어려워진다. 화소 전극의 면적을 확대하는 것이 용이해져, 광의 이용 효율을 높이는 것이 가능하게 된다.

≪검지 소자≫

검지 소자(C)는 제 1 전극(821), 제 2 전극(822), 및 제 1 전극(821)과 제 2 전극(822) 사이의 절연층(823)을 갖는다(도 24 참조).

제 1 전극(821)은 다른 영역으로부터 분리되도록, 예를 들어 섬 모양으로 형성된다. 특히, 입출력 장치(800)의 사용자에게 제 1 전극(821)이 식별되지 않도록, 제 1 전극(821)과 동일한 공정으로 제작할 수 있는 층을 제 1 전극(821)에 근접시켜 배치하는 구성이 바람직하다. 더 바람직하게는, 제 1 전극(821)과 제 1 전극(821)에 근접시켜 배치하는 층 사이의 틈에 배치하는 창문부(834)의 개수를 가능한 한 적게 하면 좋다. 특히, 이 틈에 창문부(834)가 배치되지 않은 구성이 바람직하다.

예를 들어 대기 중에 놓여진 검지 소자(C)의 제 1 전극(821) 또는 제 2 전극(822)에 대기와 상이한 유전율을 갖는 것이 근접하면, 검지 소자(C)의 용량이 변화된다. 구체적으로는, 손가락 등이 검지 소자(C)에 근접하면, 검지 소자(C)의 용량이 변화된다. 따라서, 근접 검지기에 사용할 수 있다.

제 1 전극(821) 및 제 2 전극(822)은 도전성 재료를 포함한다.

예를 들어 무기 도전성 재료, 유기 도전성 재료, 금속, 또는 도전성 세라믹스 등을 제 1 전극(821) 및 제 2 전극(822)에 사용할 수 있다.

구체적으로는, 제 1 전극(821) 및 제 2 전극(822)으로서, 알루미늄, 크로뮴, 구리, 탄탈럼, 타이타늄, 몰리브데넘, 텅스텐, 니켈, 은 또는 망가니즈 중에서 선택된 금속 원소, 상술한 금속 원소를 성분으로 하는 합금, 또는 상술한 금속 원소를 조합한 합금 등을 사용할 수 있다.

또는, 제 1 전극(821) 및 제 2 전극(822)으로서, 산화 인듐, 인듐 주석 산화물, 인듐 아연 산화물, 산화 아연, 갈륨을 첨가한 산화 아연 등의 도전성 산화물을 사용할 수 있다.

또는, 제 1 전극(821) 및 제 2 전극(822)으로서, 그래핀 또는 그래파이트를 사용할 수 있다. 그래핀을 포함한 막은 예를 들어 막 형상으로 형성된 산화 그래핀을 포함한 막을 환원하여 형성할 수 있다. 환원 방법으로서는, 가열하는 방법이나 환원제를 사용하는 방법 등을 들 수 있다.

또는, 제 1 전극(821) 및 제 2 전극(822)으로서, 도전성 고분자를 사용할 수 있다.

≪검지 회로≫

검지 회로(839)는 예를 들어 트랜지스터(M1) 내지 트랜지스터(M3)를 포함한다. 또한, 검지 회로(839)는 전원 전위 및 신호를 공급하는 배선을 포함한다. 예를 들어 신호선(DL), 배선(VPI), 배선(CS), 주사선(GL1), 배선(RES), 배선(VRES), 및 신호선(DL) 등을 포함한다. 또한, 검지 회로(839)의 구체적인 구성은 실시형태 10에서 자세히 설명한다.

또한, 검지 회로(839)를 창문부(834)와 중첩되지 않은 영역에 배치하여도 좋다.

도전성을 갖는 재료를 배선(예를 들어 신호선(DL), 배선(VPI), 배선(CS), 주사선(GL1), 배선(RES), 배선(VRES), 및 신호선(DL) 등)에 적용할 수 있다. 배선으로서, 예를 들어 무기 도전성 재료, 유기 도전성 재료, 금속, 또는 도전성 세라믹스 등을 사용할 수 있다. 또는, 배선으로서, 제 1 전극(821) 및 제 2 전극(822)에 사용할 수 있는 재료와 동일한 재료를 적용하여도 좋다.

또한, 알루미늄, 금, 백금, 은, 니켈, 타이타늄, 텅스텐, 크로뮴, 몰리브데넘, 철, 코발트, 구리, 또는 팔라듐 등의 금속 재료나, 이 금속 재료를 포함한 합금 재료를 주사선(GL1), 신호선(DL), 배선(VPI), 배선(RES), 및 배선(VRES)에 사용할 수 있다.

또한, 제 1 기재(836)에 검지 회로(839)를 형성하여도 좋다. 또는, 다른 기재에 형성된 검지 회로(839)를 제 1 기재(836)로 전치하여도 좋다.

≪제 1 기재 및 제 2 기재≫

제 1 기재(836) 및 제 2 기재(810)로서는, 유리 기판, 또는 가요성 재료(예를 들어 수지, 수지 필름, 또는 플라스틱 필름 등)를 사용할 수 있다.

더 구체적으로는, 제 1 기재(836) 및 제 2 기재(810)로서는, 무알칼리 유리, 소다 석회 유리, 칼리 유리, 또는 크리스털 유리 등을 사용할 수 있다. 또는, 제 1 기재(836)로서는, 폴리에스터, 폴리올레핀, 폴리아마이드, 폴리이미드, 폴리카보네이트, 또는 아크릴 수지 등의 수지 필름 또는 수지판을 사용할 수 있다.

≪보호 기재, 보호층≫

보호 기재(837) 또는/및 보호층(837p)으로서는, 예를 들어 유리, 폴리에스터, 폴리올레핀, 폴리아마이드, 폴리이미드, 폴리카보네이트, 또는 아크릴 수지 등의 수지 필름, 수지판, 또는 적층체 등을 보호 기재(837)에 사용할 수 있다.

보호층(837p)으로서는, 예를 들어 하드 코트층 또는 세라믹 코트층을 사용할 수 있다. 구체적으로는, UV 경화 수지 또는 산화 알루미늄을 포함한 층을 제 2 전극(822)과 중첩되는 위치에 형성하여도 좋다.

≪표시 모듈≫

표시 모듈(801)은 매트릭스상으로 배치된 복수의 화소(802)를 구비한다(도 23의 (C) 참조).

예를 들어 화소(802)는 부화소(802B), 부화소(802G), 및 부화소(802R)를 포함하고, 각 부화소는 표시 소자와 표시 소자를 구동하는 화소 회로를 구비한다.

또한, 화소(802)의 부화소(802B)는 착색층(CFB)과 중첩되는 위치에 배치되고, 부화소(802G)는 착색층(CFG)과 중첩되는 위치에 배치되고, 부화소(802R)는 착색층(CFR)과 중첩되는 위치에 배치된다.

≪화소의 구성≫

착색층(CFR)은 액정 소자(880)와 중첩되는 위치에 있다. 또한, 액정 소자(880)는 한쪽의 전극으로서 반사 전극(872)을 갖는다(도 24 참조). 이로써, 반사 전극(872)에서 반사된 외광의 일부는 착색층(CFR)을 투과하고, 도면에 도시된 화살표의 방향으로 사출된다. 반사 전극(872)으로서는, 상술한 실시형태에 기재된 반사 전극으로서 기능하는 도전막(772)과 같은 구성으로 할 수 있다. 또한, 액정 소자(880)는 쌍극자 모멘트가 0 이상 3 이하인 액정층을 갖는다.

또한, 착색층(예를 들어 착색층(CFR))과 착색층(예를 들어 착색층(CFG)) 사이에는 차광성의 층(BM)이 있다.

차광성의 층(BM)은 복수의 착색층 사이를, 착색층을 둘러싸도록 배치하여도 좋고, 광 누설이 부분적으로 발생된다면 그 부분만 차광하도록 형상을 설정하여 배치하여도 좋다.

≪주사선 구동 회로의 구성≫

주사선 구동 회로(803g)는 트랜지스터(803t) 및 용량 소자(803c)를 포함한다(도 24 참조).

≪변환기≫

검지 유닛(820U)이 공급하는 검지 신호 DATA를 변환하여 플렉시블 기판(FPC1)에 공급할 수 있는 다양한 회로를 변환기(CONV)에 사용할 수 있다(도 23의 (A) 및 도 24 참조).

예를 들어 트랜지스터(M4)를 변환기(CONV)에 사용할 수 있다.

≪다른 구성≫

표시 모듈(801)은 반사 방지층(867p)을 화소와 중첩되는 위치에 구비한다. 반사 방지층(867p)으로서, 예를 들어 원편광판을 사용할 수 있다.

도 23의 (A)에 도시된 바와 같이, 표시 모듈(801)은 신호를 공급할 수 있는 배선(811)을 구비하고, 배선(811)에 단자(819)가 제공되어 있다. 또한, 화상 신호 및 동기 신호 등의 신호를 공급할 수 있는 플렉시블 기판(FPC2)이 단자(819)에 전기적으로 접속되어 있다.

또한, 플렉시블 기판(FPC2)에는 프린트 배선 기판(PWB)이 장착되어 있어도 좋다.

표시 모듈(801)은 주사선, 신호선, 및 전원선 등의 배선을 갖는다. 다양한 도전막을 배선에 사용할 수 있다.

표시 모듈(801)이 갖는 배선으로서는, 예를 들어 알루미늄, 크로뮴, 구리, 탄탈럼, 타이타늄, 몰리브데넘, 텅스텐, 니켈, 이트륨, 지르코늄, 은 또는 망가니즈 중에서 선택된 금속 원소, 상술한 금속 원소를 성분으로 하는 합금, 또는 상술한 금속 원소를 조합한 합금 등을 사용할 수 있다. 특히, 알루미늄, 크로뮴, 구리, 탄탈럼, 타이타늄, 몰리브데넘, 텅스텐 중에서 선택된 하나 이상의 원소를 포함하면 바람직하다. 웨트 에칭법을 이용한 미세 가공에는 특히 구리와 망가니즈의 합금이 적합하다.

표시 모듈(801)이 갖는 배선의 구체적인 구성으로서는, 알루미늄막 위에 타이타늄막을 적층하는 2층 구조, 질화 타이타늄막 위에 타이타늄막을 적층하는 2층 구조, 질화 타이타늄막 위에 텅스텐막을 적층하는 2층 구조, 질화 탄탈럼막 또는 질화 텅스텐막 위에 텅스텐막을 적층하는 2층 구조, 타이타늄막과, 그 타이타늄막 위에 알루미늄막을 적층하고, 또한 그 위에 타이타늄막을 형성하는 3층 구조 등을 사용할 수 있다. 또는, 알루미늄막 위에 타이타늄, 탄탈럼, 텅스텐, 몰리브데넘, 크로뮴, 네오디뮴, 스칸듐 중에서 선택된 하나 또는 복수를 조합한 합금막 또는 질화막을 사용하여도 좋다. 또는, 산화 인듐, 산화 주석, 또는 산화 아연을 포함하는 투광성을 갖는 도전 재료를 사용하여도 좋다.

또한, 표시 모듈(801)의 외측에 도 25에 도시된 바와 같이 보호막(890)을 형성하여도 좋다. 보호막(890)의 성막 방법의 일례로서는 ALD법으로 성막되는 것이 바람직하다.

ALD법은 성막면에 대하여 매우 균일하게 성막할 수 있다. ALD법을 이용함으로써, 예를 들어 산화 알루미늄, 산화 하프늄, 산화 지르코늄, 산화 타이타늄, 산화 아연, 산화 인듐, 산화 주석, 산화 주석 인듐(ITO), 산화 탄탈럼, 산화 실리콘, 산화 망가니즈, 산화 니켈, 산화 어븀, 산화 코발트, 산화 텔루륨, 타이타늄산 바륨, 질화 타이타늄, 질화 탄탈럼, 질화 탄탈럼, 질화 알루미늄, 질화 텅스텐, 질화 코발트, 질화 망가니즈, 질화 하프늄 등을 보호막으로서 형성할 수 있다. 또한, 보호막은 절연막에 한정되지 않고 도전막을 형성하여도 좋다. 예를 들어, 루테늄, 백금, 니켈, 코발트, 망가니즈, 구리 등을 성막할 수 있다.

또한, FPC 단자부(891) 등, 전기적으로 접속되는 부분에 대해서는, 성막되지 않도록 마스킹하는 것이 바람직하다. 마스킹하는 방법으로서는 유기막, 무기막, 금속 등을 사용할 수 있다. 예를 들어, 산화 실리콘, 산화질화 실리콘, 산화 갈륨, 산화질화 갈륨, 산화 이트륨, 산화질화 이트륨, 산화 하프늄, 산화질화 하프늄 등의 산화물 절연막, 질화 실리콘, 질화 알루미늄 등의 질화물 절연막, 포토레지스트, 폴리이미드 수지, 아크릴 수지, 폴리이미드아마이드 수지, 벤조사이클로뷰테인 수지, 폴리아마이드 수지, 에폭시 수지 등의 유기 재료를 사용할 수 있다. 이들 막을 마스크로 사용한 경우에는 상기 보호막을 형성한 후에 제거할 수 있다.

ALD법으로 형성되는 막은 극히 균일하고, 치밀한 막을 형성할 수 있다. 표시 패널의 측면부에 ALD법으로 형성한 보호막(890)을 형성함으로써 수분 등의 외적 성분의 침입을 억제할 수 있다. 이 결과, 트랜지스터 특성의 변동을 억제할 수 있어, 주변 회로의 동작을 안정화시킬 수 있다. 또한, 프레임을 좁게 할 수 있게 되어, 화소 영역을 확대시키고, 또한 표시 장치를 고정세화할 수 있다.

(실시형태 10)

본 실시형태에서는, 앞의 실시형태에서 설명한 입출력 장치(800)의 검지 유닛(820U)에 사용할 수 있는 검지 회로(839)의 구성 및 구동 방법에 대하여, 도 26을 참조하여 설명한다.

도 26은 검지 회로(839) 및 변환기(CONV)의 구성 및 구동 방법을 설명한 도면이다.

도 26의 (A)는 검지 회로(839) 및 변환기(CONV)의 구성을 설명한 회로도이고, 도 26의 (B-1) 및 (B-2)는 구동 방법을 설명한 타이밍 차트이다.

검지 회로(839)는 게이트가 검지 소자(C)의 제 1 전극(821)과 전기적으로 접속되고, 제 1 전극이 예를 들어 접지 전위를 공급할 수 있는 배선(VPI)과 전기적으로 접속되는 제 1 트랜지스터(M1)를 구비한다(도 26의 (A) 참조).

또한, 게이트가 선택 신호를 공급할 수 있는 주사선(GL1)과 전기적으로 접속되고, 제 1 전극이 제 1 트랜지스터(M1)의 제 2 전극과 전기적으로 접속되고, 제 2 전극이 예를 들어 검지 신호 DATA를 공급할 수 있는 신호선(DL)과 전기적으로 접속되는 제 2 트랜지스터(M2)를 구비하는 구성이어도 좋다.

또한, 게이트가 리셋 신호를 공급할 수 있는 배선(RES)과 전기적으로 접속되고, 제 1 전극이 검지 소자(C)의 제 1 전극(821)과 전기적으로 접속되고, 제 2 전극이 예를 들어 접지 전위를 공급할 수 있는 배선(VRES)과 전기적으로 접속되는 제 3 트랜지스터(M3)를 구비하는 구성이어도 좋다.

검지 소자(C)의 용량은, 예를 들어 제 1 전극(821) 또는 제 2 전극(822)에 물건이 근접하거나 또는 제 1 전극(821)과 제 2 전극(822) 사이의 간격이 변화됨으로써 변화된다. 이에 의하여 검지 회로(839)는 검지 소자(C)의 용량의 변화에 따른 검지 신호 DATA를 공급할 수 있다.

또한, 검지 회로(839)는 검지 소자(C)의 제 2 전극(822)의 전위를 제어할 수 있는 제어 신호를 공급할 수 있는 배선(CS)을 구비한다.

또한, 검지 소자(C)의 제 1 전극(821), 제 1 트랜지스터(M1)의 게이트 및 제 3 트랜지스터의 제 1 전극이 전기적으로 접속되는 결절부를 노드(A)라고 한다.

배선(VRES) 및 배선(VPI)은, 예를 들어 접지 전위를 공급할 수 있고, 배선(VPO) 및 배선(BR)은, 예를 들어 고전원 전위를 공급할 수 있다.

또한, 배선(RES)은 리셋 신호를 공급할 수 있고, 주사선(GL1)은 선택 신호를 공급할 수 있고, 배선(CS)은 검지 소자(C)의 제 2 전극(822)의 전위를 제어하는 제어 신호를 공급할 수 있다.

또한, 신호선(DL)은 검지 신호 DATA를 공급할 수 있고, 단자(OUT)는 검지 신호 DATA에 따라 변환된 신호를 공급할 수 있다.

또한, 검지 신호 DATA를 변환하여 단자(OUT)에 공급할 수 있는 다양한 회로를 변환기(CONV)에 사용할 수 있다. 예를 들어, 변환기(CONV)를 검지 회로(839)와 전기적으로 접속하여 소스 폴로어 회로 또는 커런트 미러 회로 등이 구성되도록 하여도 좋다.

구체적으로는, 트랜지스터(M4)를 사용한 변환기(CONV)를 사용하여 소스 폴로어 회로를 구성할 수 있다(도 26의 (A) 참조). 또한, 트랜지스터(M4)에는 제 1 트랜지스터(M1) 내지 제 3 트랜지스터(M3)와 동일한 공정을 거쳐 제작할 수 있는 트랜지스터를 사용하여도 좋다.

또한, 트랜지스터(M1) 내지 트랜지스터(M3)는 반도체층을 갖는다. 예를 들어, 제 14 족 원소, 화합물 반도체, 또는 산화물 반도체를 반도체층에 사용할 수 있다. 구체적으로는 실리콘을 포함하는 반도체, 갈륨 비소를 포함하는 반도체, 또는 인듐을 포함하는 산화물 반도체 등을 적용할 수 있다. 산화물 반도체를 갖는 구성의 트랜지스터에 대해서는, 상술한 실시형태를 참조할 수 있다.

<검지 회로의 구동 방법>

검지 회로(839)의 구동 방법에 대하여 이하에서 설명한다.

≪제 1 단계≫

제 1 단계에서, 제 3 트랜지스터(M3)를 도통 상태로 한 후에 비도통 상태로 하는 리셋 신호를 공급하고 검지 소자(C)의 제 1 전극(821)의 전위를 소정의 전위로 한다(도 26의 (B-1)의 기간(T1) 참조).

구체적으로 리셋 신호는 배선(RES)에 공급된다. 리셋 신호가 공급된 제 3 트랜지스터(M3)는 노드(A)의 전위를 예를 들어 접지 전위로 한다(도 26의 (A) 참조).

≪제 2 단계≫

제 2 단계에서, 제 2 트랜지스터(M2)를 도통 상태로 하는 선택 신호를 게이트에 공급하여, 제 1 트랜지스터(M1)의 제 2 전극을 신호선(DL)에 전기적으로 접속시킨다.

구체적으로 주사선(GL1)에 선택 신호를 공급한다. 선택 신호가 공급된 제 2 트랜지스터(M2)는 제 1 트랜지스터(M1)의 제 2 전극을 신호선(DL)에 전기적으로 접속시킨다(도 26의 (B-1)의 기간(T2) 참조).

≪제 3 단계≫

제 3 단계에서, 제어 신호를 검지 소자(C)의 제 2 전극(822)에 공급하고 제어 신호 및 검지 소자(C)의 용량에 따라 변화되는 전위를 제 1 트랜지스터(M1)의 게이트에 공급한다.

구체적으로 배선(CS)에 구형의 제어 신호를 공급한다. 제 2 전극(822)에 구형의 제어 신호가 공급된 검지 소자(C)는, 검지 소자(C)의 용량에 따라 노드(A)의 전위를 상승시킨다(도 26의 (B-1)의 기간(T2)의 후반 참조).

예를 들어, 검지 소자가 대기 중에 놓여 있는 경우, 대기보다 유전율이 높은 것이 검지 소자(C)의 제 2 전극(822)에 근접하여 배치된 경우, 검지 소자(C)의 용량은 외견상 크게 된다.

이에 의하여 구형의 제어 신호에 의하여 초래되는 노드(A)의 전위 변화는, 대기보다 유전율이 높은 것이 근접하여 배치되지 않는 경우에 비하여 작게 된다(도 26의 (B-2)의 실선 참조).

≪제 4 단계≫

제 4 단계에서, 제 1 트랜지스터(M1)의 게이트 전위의 변화에 따른 신호를 신호선(DL)에 공급한다.

예를 들어, 제 1 트랜지스터(M1)의 게이트의 전위의 변화에 의하여 초래되는 전류의 변화를 신호선(DL)에 공급한다.

변환기(CONV)는 신호선(DL)을 흐르는 전류의 변화를 전압의 변화로 변환하여 공급한다.

≪제 5 단계≫

제 5 단계에서, 제 2 트랜지스터(M2)를 비도통 상태로 하는 선택 신호를 게이트에 공급한다.

(실시형태 11)

본 실시형태에서는 상기 실시형태에서 설명한 액정 표시 장치를 사용하여 제작되는 전자 기기의 구체적인 예에 대하여 도 27을 사용하여 설명한다.

본 발명을 적용할 수 있는 전자 기기의 일례로서, 텔레비전 장치(텔레비전, 또는 텔레비전 수신기라고도 함), 컴퓨터용 등의 모니터, 디지털 카메라, 디지털 비디오 카메라, 디지털 액자, 휴대 전화기, 휴대 게임기, 휴대 정보 단말, 음악 재생 장치, 게임기(파칭코기, 슬롯 머신 등), 게임 하우징을 들 수 있다. 이들 전자 기기의 구체적인 예를 도 27에 도시하였다.

도 27의 (A)는 표시부를 갖는 휴대 정보 단말(1400)을 도시한 것이다. 휴대 정보 단말(1400)은 하우징(1401)에 표시부(1402) 및 조작 버튼(1403)이 포함된다. 본 발명의 일 형태의 액정 표시 장치는 표시부(1402)에 사용할 수 있다.

도 27의 (B)는 휴대 전화기(1410)를 도시한 것이다. 휴대 전화기(1410)는 하우징(1411)에 표시부(1412), 조작 버튼(1413), 스피커(1414), 및 마이크로폰(1415)이 포함된다. 본 발명의 일 형태의 액정 표시 장치는 표시부(1412)에 사용할 수 있다.

도 27의 (C)는 음악 재생 장치(1420)를 도시한 것이다. 음악 재생 장치(1420)는 하우징(1421)에 표시부(1422), 조작 버튼(1423), 및 안테나(1424)가 포함된다. 또한, 무선 신호에 의하여 안테나(1424)는 정보를 송수신할 수 있다. 본 발명의 일 형태의 액정 표시 장치는 표시부(1422)에 사용할 수 있다.

표시부(1402), 표시부(1412), 및 표시부(1422)는 터치 입력 기능을 갖고, 표시부(1402), 표시부(1412), 및 표시부(1422)에 표시된 표시 버튼(미도시)을 손가락 등으로 터치함으로써, 화면을 조작하거나 정보를 입력할 수 있다.

상술한 실시형태에 기재된 액정 표시 장치를 표시부(1402), 표시부(1412), 및 표시부(1422)에 사용함으로써, 표시 품위의 향상을 도모한 표시부(1402), 표시부(1412), 및 표시부(1422)로 할 수 있다.

본 실시형태는 다른 실시형태에 기재되는 구성과 적절히 조합하여 실시할 수 있다.

(실시형태 12)

본 실시형태에서는 상기 실시형태에서 설명한 리프레시 레이트를 저감시키는 의의(意義)에 대하여 설명한다.

눈의 피로에는 신경계 피로와 근육계 피로의 2가지가 있다. 신경계 피로는 액정 표시 장치의 발광, 점멸 화면을 장시간 계속 봄으로써, 그 밝기가 눈의 망막이나 신경, 뇌의 자극에 의한 피로이다. 근육계 피로는 초점을 조절할 때 사용하는 모양체 근육의 혹사에 의한 피로이다.

도 28의 (A)에, 종래의 액정 표시 장치의 표시를 나타낸 모식도를 도시하였다. 도 28의 (A)에 도시된 바와 같이, 종래의 액정 표시 장치의 표시에서는, 1초간에 60회 화상의 재기록이 수행된다. 이와 같은 화면을 장시간 계속 봄으로써 사용자의 눈의 망막이나 신경, 뇌를 자극하여 눈의 피로를 초래할 우려가 있었다.

본 발명의 일 형태에서는 액정 표시 장치의 화소부에 산화물 반도체를 사용한 트랜지스터, 예를 들어 CAAC-OS를 사용한 트랜지스터를 적용한다. 이 트랜지스터의 오프 전류는 매우 작기 때문에 프레임 주파수를 낮게 하여도 액정 표시 장치의 휘도를 유지할 수 있다.

즉, 도 28의 (B)에 도시된 바와 같이, 예를 들어 5초간에 한 번 화상의 재기록이 가능하기 때문에 가능한 한 긴 시간 같은 영상을 볼 수 있게 되어 사용자에게 시인되는 화면 플리커가 저감된다. 이로써, 사용자의 눈의 망막이나 신경, 뇌의 자극이 저감되므로 신경계 피로가 경감된다.

또한, 도 29의 (A)에 도시된 바와 같이 1화소의 크기가 큰 경우(예를 들어, 정세도 150ppi 미만의 경우), 액정 표시 장치에 표시된 문자는 흐릿해진다. 액정 표시 장치에 표시된 흐릿해진 문자를 장시간 계속 보면 모양체 근육이 초점을 맞추려고 끊임없이 움직이는데도 불구하고 초점을 맞추기 어려운 상태가 계속되어, 눈에 부담이 갈 우려가 있다.

한편, 도 29의 (B)에 도시된 바와 같이 본 발명의 일 형태에 따른 액정 표시 장치에서는 1화소의 크기가 작고 고정세의 표시가 가능하기 때문에 치밀하고 매끄러운 표시로 할 수 있다. 이로써, 모양체 근육이 초점을 맞추기 쉬워져 사용자의 근육계 피로가 경감된다.

또한, 눈의 피로를 정량적으로 측정하는 방법이 검토되고 있다. 예를 들어, 신경계 피로의 평가 지표로서는, 임계 융합 주파수(CFF: Critical Flicker(Fusion) Frequency) 등이 알려져 있다. 또한, 근육계 피로의 평가 지표로서는 조절 시간이나 조절 근점 거리 등이 알려져 있다.

그 외에도, 눈의 피로를 평가하는 방법으로서, 뇌파 측정, 서모그래피법, 눈을 깜빡이는 횟수의 측정, 눈물량의 평가, 동공의 수축 반응 속도의 평가나, 자각 증상을 조사하기 위한 설문 조사 등이 있다.

본 발명의 일 형태에 따르면 눈이 편한 액정 표시 장치를 제공할 수 있다.

(실시예 1)

본 실시예에 있어서는 본 발명의 일 형태인 액정 재료를 제작하고 평가를 실시하였다.

액정 재료를 합성함에 있어서, 액정 재료의 전기 특성의 기준이 되는 값을 어림잡았다. 그 방법으로서, 표시 장치의 리프레시 레이트를 저감시켜도 플리커를 감지할 수 없는 휘도 변화량에 상당하는, 액정층에 인가하는 전압의, 1 프레임 내에서의 허용 전압 변화량을 계산하였다.

실시형태 1에서 제시한 수학식(2)을 이용하여 플리커를 감지하기 어려운 휘도 변화량을 계산하였다. 도 38의 (A)에는 크기 10cm×10cm의 관찰 대상을 거리 30cm로 감상하고 그 밝기가 변화된 경우의 콘트라스트 감도(Contrast Sensitivity)와 시간 주파수(Temporal Frequency)의 관계를 나타내었다. 도 38의 (A) 중 선(45)은 관찰 대상의 밝기가 0.1cd/m²인 경우이다. 선(46)은 관찰 대상의 밝기가 0.2cd/m²인 경우이다. 선(47)은 관찰 대상의 밝기가 0.5cd/m²인 경우이다. 선(48)은 관찰 대상의 밝기가 1cd/m²인 경우이다. 선(49)은 관찰 대상의 밝기가 2cd/m²인 경우이다. 선(50)은 관찰 대상의 밝기가 5cd/m²인 경우이다. 선(51)은 관찰 대상의 밝기가 10cd/m²인 경우이다. 선(52)은 관찰 대상의 밝기가 20cd/m²인 경우이다. 선(53)은 관찰 대상의 밝기가 50cd/m²인 경우이다. 선(54)은 관찰 대상의 밝기가 100cd/m²인 경우이다. 선(55)은 관찰 대상의 밝기가 200cd/m²인 경우이다. 선(56)은 관찰 대상의 밝기가 500cd/m²인 경우이다.

콘트라스트 감도 S(u, w)를 나타내는 수학식(2)은 수학식(5)과 같이 변형될 수 있다. 즉, 관찰 대상의 최대의 밝기를 L_max, 최소의 밝기를 L_min으로 하면, 콘트라스트 감도 S(u, w)는 콘트라스트의 역수이므로, 수학식(5)과 같이 표기된다.

[수학식 5]

수학식(5)의 가장 오른쪽 변의 분자는 L_max와 L_min의 합이므로, L_max와 L_min의 평균값 L_ave의 2배의 값과 같게 된다. 또한 수학식(5)의 가장 오른쪽 변의 분모는 L_max와 L_min의 차이이고, 이것을 ΔL로 표기하면, 수학식(5)은 수학식(6)과 같이 변형될 수 있다.

[수학식 6]

이것을 공간적인 양으로서 취급한다면 관찰 대상의 면 내의 밝기의 분포를 나타내는 양이 되고, 또한 시간적인 양으로서 취급한다면 임의 기간당 관찰 대상의 밝기의 변화를 나타내는 양으로서 취급할 수 있다.

플리커는 밝기의 시간적인 변화량이며, 수학식(6)은 임의 기간의 밝기의 변화량을 동일한 기간의 평균의 밝기로 정규화한 값(Luminance change)이 된다. 이 값을 세로축에 취하고, 가로축을 시간 주파수(Temporal Frequency)로 하여 밝기의 변화와 주파수의 관계를 나타낸 것이 도 38의 (B)이다.

도 38의 (B)에 있어서, 선(57)은 관찰 대상의 밝기가 0.5cd/m²인 경우이다. 선(58)은 관찰 대상의 밝기가 5cd/m²인 경우이다. 선(59)은 관찰 대상의 밝기가 50cd/m²인 경우이다. 선(60)은 관찰 대상의 밝기가 500cd/m²인 경우이다.

선(60)의 극소값 1.22%보다 작은 휘도 변화인 것을 나타내는 영역(61)은, 휘도 변화가 있어도 사람이 플리커로서 감지하는 것이 어려운 영역이다.

이 결과를 바탕으로, 사람이 플리커로서 감지하는 것이 어려운 휘도 변화량은 1.22%로 어림잡았다. 또한, 이 휘도 변화량을 전압 변화량으로 변환하면, 10mV 이내의 변화인 것을 알 수 있고, 이것을 허용 전압 변화량으로 하였다.

상기 허용 전압 변화량이 되는 액정 재료를 얻기 위하여, 액정 분자의 쌍극자 모멘트의 크기에 주목하여, 쌍극자 모멘트가 작게 되는 분자 구조에 대하여 소정의 범위가 되도록 표 1에 나타낸 계산 소프트웨어와 계산 방법으로 계산하여 도출하였다.

[표 1]

계산한 재료를 합성하고 재료의 비저항을 산출하였다. 비저항의 측정은 모체 액정 MLC-7030(Merck ltd. Japan제)에 혼합하여 측정하였다. 이때의 혼합비는, 합성한 액정 재료가 전체의 20중량%의 비율이 되도록 하였다.

계산에 의하여 산출한, 합성한 액정 재료의 쌍극자 모멘트와, 상기 모체 액정과의 혼합물의 비저항의 관계를, 합성한 액정 재료마다 제시한 것이 도 1이다.

비저항으로서 1.0×10¹⁴(Ω·cm) 이상으로 하기 위해서는 쌍극자 모멘트를 3 디바이 이하로 하는 것이 유효적인 것을 알았다.

쌍극자 모멘트가 3 디바이 이하가 되는 재료만 복수 사용하여 액정 혼합물을 얻었다(개선 재료). 개선 재료는 복수의 재료의 분자의 쌍극자 모멘트가 0.05부터 2.18까지이며, 이것을 혼합하여 얻었다. 표 2에는 개선 재료와, 종래의 재료의 유전율 이방성, 굴절률 이방성, 액정상(네마틱상)으로부터 등방상으로의 상전이 온도, 비저항을 나타낸다.

[표 2]

또한, 도 1의 점(302)과 점(304)은, 개선 재료의 일 성분에 대하여, 정제 전의 재료를 상술한 모체 액정에 첨가한 경우의 값(점(302))과, 정제 후의 재료를 상술한 모체 액정에 첨가한 경우의 값(점(304))을 나타내었다. 점(304)이 점(302)보다 비저항의 값이 높기 때문에, 정제를 수행하는 효과를 확인할 수 있었다.

도 46에는 개선 재료 또는 종래의 재료를 액정층에 사용한 액정 소자의 반사율(Normalized Reflectance)-전압(Voltage) 특성을 나타내었다. 개선 재료의 특성을 선(62)으로 나타내고, 종래의 재료의 특성을 선(64)으로 나타낸다. 개선 재료는 유전율 이방성이 작게 되고, 중간조 영역에서는 종래의 재료보다 특성이 1V 전후 고전압 측으로 시프트하였다. 그러나, 흑색 표시 상태로 하기 위하여 전압 6V(점선(66))를 인가하였을 때의 반사율의 레벨은 종래의 재료에 가까운 값을 확보할 수 있을 정도가 되고, 화상 표시에 대한 영향을 미칠 정도의 변화가 아니었다.

또한, 도 2에 전압 유지율(VHR: Voltage Holding Ratio라고도 함)의 시간 변화를 나타내었다. 전압 유지율은 액정층을 끼우는 전극에 대하여 3V의 전압을 16.6ms의 기간 인가하고, 상기 전극간을 개방한 후 유지된 전압과의 면적비로서 산출하였다.

도 2에 나타낸 그래프에서, 종래의 재료에서는 30초 경과 후의 전압 유지율(도 2 중 선(31))이 98.0%인 것에 대하여, 개선 재료에서는 30초 경과 후의 전압 유지율(도 2 중 선(32))이 98.8%이었다.

다음에 개선 재료와 종래의 재료의 잔류 DC 특성을 측정하였다. 도 5에 나타낸 그래프는 쌍극자 모멘트가 0 이상 3 이하의 분자를 갖는 액정층의 일례로서의 상기 개선 재료와 비교예로서의 종래의 재료의 잔류 DC 특성이다.

도 5에 나타낸 잔류 DC의 측정 방법으로서는, 액정층을 끼우는 전극에 대하여 10초 동안 또는 30초 동안 3V의 전압을 인가하고, 그 후 전극간을 1초 동안 단락하고 나서 상기 전극간을 개방한 상태에서의 전압의 시간 변화를 나타낸다. 또한, 도 5에 있어서, 가로축이 시간을, 세로축이 전압을 각각 나타낸다.

도 5에 나타낸 그래프에서, 종래의 재료의 특성을 나타내는 선(35) 및 선(36)보다 개선 재료의 특성을 나타내는 선(33) 및 선(34)의 잔류 DC 전압이 낮았다. 또한, 개선 재료의 잔류 DC의 값은 3V의 전압을 10초 동안 인가한 후에 1초 동안 단락한 것에 대해서는 10분 동안 전극간을 개방하여도 잔류 DC는 10mV 미만이고, 3V의 전압을 30초 동안 인가한 후에 1초 동안 단락한 것에 대해서는 30초 동안의 개방 시간이면 잔류 DC는 10mV 미만이며, 상기 플리커를 감지하는 것이 어려운 휘도 변화량에 상당하는 전압 변화량의 범위 내인 것을 확인하였다.

개선 재료는, 개방 시간을 30초보다 길게 하면, 잔류 DC가 증가하여, 최대로 15mV가 된다. 잔류 DC는 종래의 재료보다 작기 때문에 플리커를 감지하기 어렵기는 하지만, 잔류 DC가 10mV 이상이 되지 않도록 개선 재료에서도 개방 시간을 30초 이내로 하는 것이 더 바람직하다고 할 수 있다. 프레임 주파수는 1/30Hz 이상으로 하는 것이 더 바람직하다고 할 수 있다.

본 실시예에서 제시한 구성은 다른 실시형태 및 다른 실시예에서 제시한 구성과 적절히 조합하여 사용할 수 있다.

(실시예 2)

≪액티브 패널에서 계조 편차 측정≫

본 실시예에 있어서는, 본 발명의 일 형태인 표시 장치를 제작하고 평가를 실시하였다.

본 실시예의 표시 장치는 액티브 매트릭스 반사형 흑백 디스플레이로 하였다. 또한, 본 실시예에서 제작한 표시 장치의 백 플레인 측의 FET로서는 CAAC-IGZO를 사용하였다.

우선, 본 실시예에서 제작한 표시 장치의 사양을 표 3에 나타낸다.

[표 3]

또한, 본 실시예에서 제작한 표시 장치는 액티브 매트릭스 반사형 LCD, 흑백 디스플레이이다. 또한, 본 실시예에서 제작한 표시 장치의 백 플레인 측의 FET로서는 CAAC-IGZO를 사용하였다.

또한, 본 실시예에서는 액정 재료가 다른 2개의 표시 장치를 제작하였다. 첫 번째의 표시 장치로서는, 액정 재료로서 실시예 1에서 제시한 복수의 재료의 분자의 쌍극자 모멘트가 0.05부터 2.18까지이며 이들을 혼합하여 얻어지는 재료(이하, "개선 재료"라고 표기함)를 사용하였다. 또한, 두 번째의 표시 장치로서는, 액정 재료에 종래의 재료를 사용하였다.

도 30에, 상기 2종류의 액정 재료를 사용한 표시 장치의 중간 계조 표시 중의 계조 변화를 나타내었다. 또한, 도 30에 있어서, 가로축이 시간(Time)을, 세로축이 중간 계조(그레이 레벨) 변화(Changing in gray level)를 각각 나타낸다. 도 30 중에서 선(37)은 개선 재료의 계조 편차의 시간 변화를, 선(38)은 종래의 재료의 계조 편차의 시간 변화를 나타낸다.

또한, 본 실시예의 표시 장치의 구동 방법으로서는, 프레임 주파수를 0.017Hz로 하였다.

도 30에 나타낸 결과로부터, 종래의 재료에서는 1 프레임(여기서는 50sec) 중에 5계조의 계조 변화가 있지만, 개선 재료에서는 1 프레임 중에 4계조의 계조 변화가 있다. 즉, 종래의 재료와 비교하여 개선 재료에서는 1계조의 계조 변화가 저감되었다. 이에 의하여, 개선 재료를 사용함으로써, 중간 계조 표시에서의 플리커를 억제할 수 있는 것이 확인되었다.

(실시예 3)

≪액티브 패널에서 잔상을 평가≫

다음에, 상기 제작한 2종류의 표시 장치의 잔상을 평가하였다.

평가 방법으로서는, 연속하여 중간조를 표시하였을 때의 계조(Half→Half Tone)에 대한, 백색 표시 후의 중간조 표시(White→Half Tone)와 흑색 표시 후의 중간조 표시(Black→Half Tone)의 계조의 편차를 측정하였다.

도 31의 (A) 및 (B)에 흑백 표시 후의 계조 변화를 나타내었다. 또한, 도 31의 (A) 및 (B)에 있어서, 가로축이 중간조의 기록부터의 시간(Time)을, 세로축이 중간 계조(그레이 레벨) 변화(Changing in gray level)를 각각 나타내었다. 도 31의 (B) 중의 선(39)은 종래의 재료에서의 흑색 표시 후의 중간조 표시의 계조 편차, 선(40)은 종래의 재료에서의 연속의 중간조 표시의 계조 편차, 선(41)은 종래의 재료에서의 백색 표시 후의 중간조 표시의 계조 편차를 나타낸다. 또한, 도 31의 (A) 중의 선(42)은 개선 재료에서의 백색 표시 후의 중간조 표시의 계조 편차, 선(43)은 개선 재료에서의 연속의 중간조 표시의 계조 편차, 선(44)은 개선 재료에서의 흑색 표시 후의 중간조 표시의 계조 편차를 나타낸다.

도 31에 나타낸 결과로부터, 종래의 재료에서는 백색 표시 후의 중간조 표시의 계조 편차와 흑색 표시 후의 중간조 표시의 계조 편차에서 7계조의 편차가 있었다. 또한, 개선 재료에서는 백색 표시 후의 중간조 표시의 계조 편차와 흑색 표시 후의 중간조 표시의 계조 편차에서 1.1계조의 편차가 있었다. 이와 같이, 개선 재료를 사용함으로써 계조의 편차를 억제할 수 있는 것을 확인할 수 있었다. 도 32에 본 실시예에서 제작한 표시 장치의 표시예를 나타내었다. 액정 재료에 개선 재료를 사용하였다. 도 32에 나타낸 바와 같이, 실용상 문제가 없고 양호한 표시를 얻을 수 있었다.

본 실시예에서 제시한 구성은 다른 실시형태 및 다른 실시예에서 제시한 구성과 적절히 조합하여 사용될 수 있다.

(실시예 4)

≪화소 배치의 비교≫

본 실시예에 있어서는, 세로 화소 배치와 가로 화소 배치란 2종류의 화소의 배치 방법을 비교 평가하고, 그 결과를 입각해 표시 장치를 시작(試作)하였다. 본 실시예에서 제작한 표시 장치의 일 형태에 대하여 이하 설명을 수행한다.

화소 영역의 모식도를 도 33의 (A)에 도시하였다. 도 33의 (A)는 화소의 창문부의 짧은 변을 신호선에 평행하게 배치한 경우이며, 도 33의 (B)는 비교를 위하여 화소의 창문부의 긴 변을 신호선에 평행하게 배치한 경우이다.

도 34의 (A) 및 (B) 및 도 35의 (A) 및 (B)는 화소, 신호선, 주사선의 배치 방법에 있어서, 액정의 배향 상태를 액정 배향 시뮬레이터(SHINTECH제 LCD Master)로 조사한 결과이다. 시뮬레이션의 조건을 표 4에 나타낸다.

[표 4]

액정 소자는 소비전력의 관점에서 노멀리 화이트의 동작 모드가 효과적이며, Twisted ECB 모드를 채용한다.

도 35의 (A) 및 (B)는 도 34의 (A) 및 (B) 중의 점선 a-a' 및 b-b'로 나타낸 영역의 단면의, 액정 분자의 배향 상태의 시뮬레이션 결과이다. 도 34의 (A)로부터, 세로 화소 배치의 경우, 화소 끝에 광누설(904)이 발생되는 것을 확인할 수 있다. 액정층에는 수직 방향으로 전계가 인가되고, 액정 분자(905)의 대부분은 그 방향으로 배향되지만, 도 35의 (A)의 결과로부터는 화소 전극(906) 사이에 가로 전계가 발생되고, 그 영역의 액정 분자는 가로 전계의 영향을 받아 기판에 수평으로 배향되는 것을 확인할 수 있다. 도 35의 (A)의 점선으로 둘러싼 영역(907)의 액정 분자가 수평 배향이 되어 광 누설 요인이 된다.

한편, 도 34의 (B)와 같이 가로 화소 배치의 경우, 광누설(904)은 화소의 트랜지스터가 배치된 영역에 집중하고, 신호선의 주변에는 발생되지 않는 것을 확인할 수 있다.

또한, 가로 화소 배치의 경우, 화소 전극 사이에는 가로 전계가 발생되지 않고, 이 때문에 원래는 영역(907)의 액정 분자는 전계를 인가하기 전의 배향을 유지할 것이지만, 실제로는 도 35의 (B)에 도시된 바와 같이 주변의 액정 분자의 배향을 따르게 되어, 영역(907)의 액정 분자가 기판에 수직으로 배향되는 것을 확인할 수 있다.

화소간의 분자가 전압 인가 시에 주변의 액정 분자와의 상호 작용에 의하여 수직 배향됨으로써, 화소 전극간에 차광성의 층(BM)을 형성하지 않아도 차광 상태, 즉, 흑색 표시를 얻는 것이 가능하다. 이 결과를 입각해, 가로 화소 배치를 이용하여 제작한 것이 표시 장치이다.

본 실시예에서 제작한 표시 장치의 사양을 표 5에 나타낸다.

[표 5]

액정 재료로서는, 실시예 1에서 제시한 복수의 재료의 분자의 쌍극자 모멘트가 0.05부터 2.18까지이며 이들을 혼합하여 얻어지는 재료(이하, "개선 재료"라고 표기함)를 사용하였다.

표시 장치의 화소부를 광학 현미경으로 관찰한 결과가 도 36이다. 도 36의 (A)는 흑색 표시 시의 화소부, 도 36의 (B)는 백색 표시 시의 화소부이다. 차광성의 층(BM)의 배치는 화소의 트랜지스터 영역뿐이지만, 광 누설이 없고 양호한 표시 상태를 얻은 것을 확인할 수 있었다.

표시 장치의 표시 사진을 도 37에 나타내었다. 개구율에 관해서는, 상술한 효과를 도입함으로써 82%로 높은 값을 얻었다. 또한, 액정 재료에 개선 재료를 이용함으로써, 리프레시 레이트를 저감시키는 구동 방법으로서 1/60Hz 구동을 실현하였다. 또한, 터치 패널을 조합하여 입출력도 가능하게 하였다.

또한, 본 실시예에서 제작한 표시 장치는 액티브 매트릭스 반사형 LCD, 컬러 디스플레이이다. 또한, 본 실시예에서 제작한 표시 장치의 백 플레인 측의 FET로서는 CAAC-IGZO를 사용하였다.

백 플레인 측의 FET의 오프 전류(Ioff) 특성과, 비교를 위하여 Si를 사용한 종래의 FET의 Ioff 특성을 표 6에 나타낸다.

표 6에는 화소의 유지 전압의 저하량 ΔV를 각 프레임 주파수에 대하여 나타내었다.

[표 6]

표 6에 나타낸 트랜지스터 중에서 CAAC-OS를 사용한 트랜지스터는 화소 FET에 사용되고, 또한 W(채널 폭)/L(채널 길이)=3μm/3μm의 사이즈이다. 표 6에 의하여, 트랜지스터의 Ioff가 매우 작은 것을 알 수 있다. Ioff가 낮기 때문에 정지 화상 표시 시의 IDS 구동(idling stop driving: 데이터의 기록 처리를 실행한 후, 데이터의 재기록을 정지하는 구동)이 가능한 것을 알 수 있다.

또한, Ioff가 낮기 때문에, 프레임 주파수가 0.2Hz로 낮아도 유지 전압의 저하량 ΔV는 5×10^-3V 정도로 작게 되고, 저소비전력 구동이 가능하게 되었다.

표시 장치는 입력 수단과 조합하여 제작하였다. 이 결과, 입출력 장치로서도 이용 가능하게 되었다. 이때의 표시예를 도 37의 (A) 및 (B)에 나타내었다.

(실시예 5)

≪플리커의 발생 상태의 비교≫

본 실시예에 있어서는, 표시 장치의 플리커의 발생 상태를 비교한 결과를 나타낸다.

도 44는 일반적인 비정질 Si 액정 디스플레이(a-Si LCD), 저온 폴리실리콘(LTPS) LCD와, 본 발명의 일 형태인 CAAC-OS를 사용한 LCD의 패널의 플리커의 변동량을 조사한 결과이다. 도 44의 세로축은 표시 장치의 투과광 강도 변동량을 나타내고, 가로축은 시간이다.

a-Si LCD 패널의 투과광 강도 변동량인 선(6401)과 LTPS LCD 패널의 투과광 강도 변동량인 선(6402)은, 60Hz 구동에 있어서도 플리커가 발생되는 것을 제시하는, 16ms 주기의 진동 성분을 포함하는 파형을 나타내지만, CAAC-OS LCD 패널의 투과광 강도 변동량인 선(6403)에서는 선(6401) 및 선(6402)과 같은 16ms 주기의 진동 성분은 확인할 수 없었고, 플리커가 억제되는 것을 확인할 수 있었다.

(실시예 6)

≪표시면의 정세도의 평가≫

본 실시예에 있어서는, 표시 장치 등의 표시면의 최적한 정세도의 평가를 실시하였다. 문자나 도형 등을 인식하는 경우를 모식적으로 표현한 방법으로서, 도 41의 (A) 및 (B)의 2종의 시험 패턴을 사용하고, 이 2종의 시험 패턴을 미소한 크기로 표시하고, 어느 정도의 거리에서 지각할 수 있는지를 평가하였다. 일반적으로 독서 시 등의 감상 거리는 20cm 내지 40cm 정도이므로 평가 시에는 표시 장치와 피검자의 거리를 0cm 내지 45cm까지의 범위로 하였다.

정세도의 평가는 표 7에 나타낸 조건 및 패널을 사용하여 실시하였다.

[표 7]

평가 시의 식별 패턴은 2 내지 8 화소 주기의 4조건에서 실시하였다. 각각1058ppi, 529pppi, 354ppi, 265ppi에 상당하는 해상도의 패널로 표현 가능한 최소 패턴이 된다.

평가 시는 어느 식별 패턴을 임의의 해상도 상당에서 패널에 표시하였다. 그 패널을 먼 데에서 서서히 가깝게 하여, 피검자가 각 패턴을 식별하였다고 판단한 거리의 평균값을 나타낸 결과가 도 42이다. 도 42의 가로축은 표시 장치와 피검자의 거리(감상 거리, Viewing distance)이고, 세로축은 정세도(해상도, Pixel Density)이다. 도 42에 있어서 점(6201)(흑색 동그라미표)은 도 41의 (B)의 스트라이프 패턴을 봤을 때의 평가 결과, 점(6202)(백색 동그라미표)은 도 41의 (A)의 체크 패턴을 봤을 때의 평가 결과이다.

도 42에서는, 사람의 식별 가능한 공간 주파수의 한계가 60cpd(cycle per degree)인 것으로 하였을 때의 식별 가능한 정세도를 감상 거리마다 계산한 결과인 선(6203)도 같이 나타내었다. 계산상 감상 거리가 가까워질수록 시야각당 패턴 사이즈가 확대되므로 식별 가능한 정세도도 상승한다. 그러나 실제로는 근거리에서는 조점을 맞추기 어려운 것이 영향을 미쳐, 이상(理想) 곡선으로부터의 어긋남도 크게 되는 경향을 제시하였다. 이 결과로부터, 독서 시의 거리가 20cm 내지 40cm 상당인 것을 고려하며, 또한 소비전력을 고려하면, 400ppi 정도가 의화감이 없는 문자 표현이며 저소비전력 디바이스를 실현하기 위하여 최적한 정세도라고 할 수 있다.

(실시예 7)

본 실시예에 있어서는, 가로 화소 방식을 채용한 표시 장치를 제작하였다. 표시 장치의 사양은 212ppi-6.05인치 반사형 LCD 및 434ppi-5.9인치 반사형이다. 시작 패널의 사양과 특성을 표 8에 나타낸다.

[표 8]

상기 표시 장치에서는 가로 화소 방식을 이용함으로써, 각각 212ppi로 82% 및 434ppi로 68.8%로 높은 값을 실현하였다. 또한, 고개구율 타입의 경우, 프레임 주파수를 1Hz 구동으로 할 수 있고 초저소비전력화를 실현하였다. 또한, 표 8 왼쪽 절반 부분의 표시 장치의 사양은 표 5의 표시 장치와 같다.

또한 이번의 시작 패널에서는 고반사율 전극의 도입, CF(컬러 필터)의 최적화도 같이 실시하였다. 각 개선 항목의 212ppi 반사형 LCD로의 도입 효과에 대하여 도 43에 나타내었다. 도 43의 세로축은 NTSC비(NTSC Ratio), 가로축은 반사율(Reflectance)이다. 도 43에 있어서 점(6301)(×표)은 개선 전의 표시 장치의 특성, 점(6302)(백색 삼각표)은 CF의 최적화 후의 값, 점(6303)(백색 동그라미표)은 반사 전극을 최적화한 경우, 점(6304)(흑색 동그라미표)은 구동 방법을 최적화한 경우의 특성이다.

다음에 시작한 반사형 LCD의 광학 특성을 표 9에 나타낸다.

[표 9]

여기서 반사율의 측정은, 입사광을 표시 장치의 표시면의 법선 방향에서 30° 기울어진 각도에서 입사시키고, 표시 장치가 반사한 광을, 표시 장치의 표시면의 법선 방향으로 설치한 측정 장치로 측정하였다. 반사율은 표준 백색판의 반사율을 100%로 한 경우의 값이다.

또한, NTSC ratio(NTSC비)는 미국 텔레비전 체계 위원회(National Television System Committee)가 규정한, 적색, 청색, 녹색의 3원색의 (x, y)색도도 좌표의 각 점을 연결하여 얻어지는 삼각형의 면적을 100%로 한 경우의, 측정 대상의 적색, 청색, 녹색의 3원색의 (x, y)색도도 좌표의 각 점을 연결하여 얻어지는 삼각형의 면적의 비이다.

또한, 434ppi의 표시 장치에 대해서는, 입사광의 입사각을 15° 내지 70° 사이에서 1°씩 이동시킨 경우의 반사율의 특성을 측정하고, 그 결과를 나타낸 선(68)을 도 47에 나타내었다.

도 48에는 212ppi의 패널과 434ppi의 패널의 (x, y)색도도를 나타내었다. 도 48은 212ppi의 패널 및 434ppi의 패널 각각에서, 적색, 청색, 녹색 3원색을 표시하였을 때의 (x, y)색도도상의 3점을 연결하여 얻어지는 삼각형(72) 및 삼각형(74)을 나타내었다. 또한 비교하기 위하여, 상술한 NTSC가 규정한 적색, 청색, 녹색의 3원색의 (x, y)색도도 좌표의 각 점을 연결하여 얻어지는 삼각형(70)도 나타내었다.

각종의 개선 효과를 도입함으로써, 고정세 타입에서는 434ppi의 고해상도를 가지며 반사율 25%, NTSC비 37%를 실현하였다. 표시 사진을 도 45의 (A) 및 (B)에 나타내었다. 전자 서적 이용을 목적으로, 터치 패널에 의한 메모 기능도 탑재하였다(도 45의 (C) 참조).

본 실시예에 제시된 표시 장치를 시작함에 있어서는, 실시형태 9 및 실시예 4에서 제시한 것과 마찬가지로 화소 주위에서 발생될 수 있는 광 누설에 대하여 액정 배향 시뮬레이터(SHINTECH제 LCD Master)로 시뮬레이션을 수행하였다. 도 49에는 시뮬레이션에 이용한 화소 배치를 도시하였다. 액정의 동작 모드는 실시예 4와 마찬가지로 비틀림 ECB(Twisted ECB) 모드이다.

도 49의 (A)는 세로 화소 배치(Vertical Stripe)의 예이고, 도 49의 (B)는 가로 화소 배치(Horizontal Stripe)의 예이다. 도 49의 (A)에서는 화소 전극(PE1), (PE2), (PE3)의 긴쪽 방향과 신호선(DL1), (DL2), (DL3)이 평행하고, 또한 주사선(GL1)을 갖는다. 도 49의 (B)에서는 화소 전극(PE1), (PE2), (PE3)의 긴쪽 방향과 주사선(GL1), (GL2), (GL3)이 평행하고, 신호선(DL1)을 갖는다.

또한, 표 10에, 도 49의 (A)의 세로 화소 배치의 화소 전극(PE1), (PE2), (PE3), 신호선(DL1), (DL2), (DL3), 주사선(GL1)의 전압 설정값을 나타내었다. 또한, 표 10에, 도 49의 (B)의 가로 화소 배치의 화소 전극(PE1), (PE2), (PE3), 주사선(GL1), (GL2), (GL3), 신호선(DL1)의 전압 설정값을 나타내었다. 또한, 대향 전극(Counter Electrode)의 전위는 세로 화소 배치 및 가로 화소 배치 어느 것이나 0V이다.

또한, 구동 방법은 세로 화소 배치도 가로 화소 배치도 소스 라인 반전 구동을 상정한 시뮬레이션을 수행하였다.

[표 10]

시뮬레이션 결과를 도 50에 나타내었다. 도 50의 (A)는 세로 화소 배치의 시뮬레이션 결과이고, 도 50의 (B)는 가로 화소 배치의 시뮬레이션 결과이다. 세로축은 반사율(Reflectance)을 나타내고, 가로축은 화소 영역의 주사선에 평행한 방향(X-Direction)에서의 위치를 나타낸다. 도 50의 (A) 및 (B)에 있어서 가는 선이 많이 분포하고 있지만, 이것은 배향 벡터(95)이다.

도 50의 (A)의 반사율을 나타내는 선(96)은 장소에 따라 크게 변화되고, 반사율이 25%에 달하는 장소도 있다. 이것은 주로 화소와 화소의 경계의 영역(97)에서의 광 누설을 나타낸다. 소스 라인 반전 구동 때문에, 인접하는 화소끼리의 전압의 극성이 양 및 음이며 전위 차이가 크게 된다. 또한, 화소의 정세도가 높게 되고, 화소의 개구율도 높게 되면, 그만큼 인접하는 화소의 거리도 짧아지므로 인접 화소의 영향이 화소의 주변으로부터 화소의 내부까지 미치는 경향이 현저하다. 영역(97)의 배향 벡터(95)의 기울기가 다른 영역에 비하여 다른 것이 인접 화소의 영향을 나타낸다.

또한, 세로 화소 배치로 하여 컬러 표시를 수행하는 경우, 인접하는 화소는 다른 색상의 화소이므로, 인접하는 화소의 영향이 크면 화소마다 색상의 독립성이 저하됨으로써 색순도가 저하되고, 색 재현성도 저하된다.

한편, 도 50의 (B)는 반사율을 나타내는 선(98)의 진폭이 대폭으로 축소하고, 커도 2% 내지 3% 정도이다. 가로 화소 배치 때문에 복수의 신호선(DL1)의 간격은 세로 화소 배치보다 넓게 되고, 그만큼 인접하는 화소의 영향을 받기 어렵게 된다. 배향 벡터(95)의 기울기가 크게 변화되지는 않는 것이 이 효과를 반영한다.

또한, 가로 화소 배치로 컬러 표시를 수행하는 경우, 도 51의 (B)와 같이 주사선에 평행한 방향의 인접 화소는 동일한 색상으로 하고 주사선마다 다른 색상의 컬러 필터를 배치하는 것이 가능하다. 이와 같이 배치함으로써, 소스 라인 반전 구동에 의하여 만약에 인접 화소의 영향을 받았다고 하더라도 동일한 색상이므로 색 순도의 저하를 억제하는 것이 가능하다. 한편, 도 51의 (A)의 세로 화소 배치는 인접 화소의 영향을 받기 쉽고 색상의 독립성이 저하하므로 표시 화상의 색순도가 저하될 우려가 있다.

본 실시예의 표시 장치는 상술한 검토의 결과를 참고로 제작한 것이고, 시뮬레이션의 경향이 실제로 얻어지는지를 표시 장치를 시작하여 확인하였다.

도 52의 (A) 및 (B)에는 표시 장치의 화소 영역을 현미경으로 관찰한 결과를 나타내었다. 도 52의 (A)는 적색, 녹색, 청색의 화소가 배열되어 있는 상태를 나타내었다. 또한, 도 52의 (B)는 표시 장치에서 녹색을 표시할 때에 화소 영역을 현미경으로 확대한 것이며, 이 화소 배열의 표시 장치에서 녹색의 화소만 명 상태가 되고, 적색과 청색의 화소는 암 상태가 된다. 가로 화소 배치로 함으로써 개구율을 향상시키며, 또한 화소 주변의 광 누설이 발생되지 않는 것을 확인할 수 있었다.

도 53에는 본 실시예에 제시된 표시 장치에 있어서, 실시형태 3의 제 2 모드에서 프레임 주파수를 1Hz로 하고, 이 주파수로 중간조를 표시시켰을 때의 휘도의 시간 변동을 측정한 결과이다. 세로축은 표시 장치의 중간조를 명암 사이를 256단계로 분할하였을 때의, 각 중간조 레벨의 밝기를 나타내고, 가로축은 경과 시간을 나타낸다. 중간조 레벨은 6종류이며, 각각 0/255는 선(76)이고, 41/255는 선(78), 110/255는 선(80), 165/255는 선(82), 208/255는 선(84), 255/255는 선(86)으로 나타내었다.

어느 중간조 레벨에서도 시간 경과에 따른 휘도의 변동은 작고, 따라서 1초마다 프레임이 전환하여도 휘도의 변동이 억제되는 것을 확인할 수 있었다.

또한 도 54에는 실시형태 3에서 제시한 제 2 모드의 프레임 주파수를 1Hz 이하로 하고, 각 프레임 주파수에 있어서 50% 중간조 레벨을 표시시켰을 때의 휘도의 시간 변동을 측정한 결과를 나타낸다. 각 프레임 주파수와 측정 결과에 대하여, 1Hz 시의 결과를 선(88), 1/5Hz 시의 결과를 선(90), 1/10Hz 시의 결과를 선(92), 1/30Hz 시의 결과를 선(94), 1/60Hz 시의 결과를 선(96)으로 나타내었다. 또한 도 54에서는 비교하기 쉽게 하기 위하여 선(88), (90), (92), (94), (96)을 세로 방향으로 드티어 배치한 것이고, 각 휘도의 절대값이 이와 같이 다른 것은 아니다.

중간조의 단계의 최소 레벨을 1LSB(Least Significant Bit)=1/256으로 하고, 도 54에서는 간격이 2LSB의 눈금(99)을 제시하였다. 도 54에 나타낸 바와 같이, 프레임 주파수가 1Hz 이하이라도, 바꿔 말하면, 1 프레임의 기간이 1초보다 길고, 최대 1분이어도, 휘도의 변동이 2LSB 정도로 억제되는 것을 확인할 수 있었다.

11: 전극
12: 전극
13: 배향막
14: 배향막
15: 액정 분자
21: 편광판
22: 편광판
23: 광검출기
24: 화살표
25: 화살표
31: 선
32: 선
33: 선
34: 선
35: 선
36: 선
37: 선
38: 선
39: 선
40: 선
41: 선
42: 선
43: 선
44: 선
45: 선
46: 선
47: 선
48: 선
49: 선
50: 선
51: 선
52: 선
53: 선
54: 선
55: 선
56: 선
57: 선
58: 선
59: 선
60: 선
61: 영역
62: 선
64: 선
66: 점선
68: 선
70: 삼각형
72: 삼각형
74: 삼각형
76: 선
78: 선
80: 선
82: 선
84: 선
86: 선
88: 선
90: 선
92: 선
94: 선
95: 배향 벡터
96: 선
97: 영역
98: 선
99: 눈금
100: 트랜지스터
101: 기판
102: 게이트 전극
103: 절연층
104: 산화물 반도체층
104a: 채널 영역
104b: n형 영역
104c: n형 영역
105a: 전극
105b: 전극
106: 절연층
107: 절연층
110: 트랜지스터
114: 산화물 반도체층
114a: 산화물 반도체층
114b: 산화물 반도체층
120: 트랜지스터
124: 산화물 반도체층
124a: 산화물 반도체층
124b: 산화물 반도체층
124c: 산화물 반도체층
150: 트랜지스터
151: 절연층
152: 절연층
154: 절연층
156: 절연층
160: 트랜지스터
164: 산화물 반도체층
164a: 산화물 반도체층
164b: 산화물 반도체층
164c: 산화물 반도체층
170: 트랜지스터
202: 화소
204: 화소
206: 화소
208: 신호선
210: 주사선
302: 점
304: 점
306: 점선
500: 입력 수단
500_C: 신호
600: 액정 표시 장치
610: 제어부
615_C: 이차 제어 신호
615_V: 이차 화상 신호
620: 연산 장치
625_C: 일차 제어 신호
625_V: 일차 화상 신호
630: 표시부
631: 화소부
631a: 영역
631b: 영역
631c: 영역
631p: 화소
632: G 구동 회로
632_G: G 신호
633: S 구동 회로
633_S: S 신호
634: 화소 회로
634c: 용량 소자
634c(i): 기생 용량
634c(i+1): 기생 용량
634t: 트랜지스터
635: 표시 소자
635_1: 화소 전극
635LC: 액정 소자
650: 광공급부
671: 연산 장치
672: 기억 장치
673: 그래픽 유닛
674: 표시 수단
700: 표시 모듈
701: 기판
702: 화소부
704: 소스 드라이버 회로부
705: 기판
706: 게이트 드라이버 회로부
708: FPC 단자부
710: 신호선
711: 배선부
712: 실재
716: FPC
717: 보호막
734: 절연막
736: 착색막
738: 차광막
750: 트랜지스터
752: 트랜지스터
760: 접속 전극
764: 절연막
766: 절연막
768: 절연막
770: 평탄화 절연막
772: 도전막
774: 도전막
775: 액정 소자
776: 액정층
778: 구조체
780: 이방성 도전막
790: 용량 소자
800: 입출력 장치
801: 표시 모듈
802: 화소
802B: 부화소
802G: 부화소
802R: 부화소
803c: 용량 소자
803g: 주사선 구동 회로
803t: 트랜지스터
810: 기재
811: 배선
819: 단자
820U: 검지 유닛
821: 전극
822: 전극
823: 절연층
834: 창문부
836: 기재
837: 보호 기재
837p: 보호층
839: 검지 회로
850: 입력 장치
867p: 반사 방지층
872: 반사 전극
880: 액정 소자
890: 보호막
891: FPC 단자부
900: 신호선
901: 주사선
902: 화소
903: 화소 트랜지스터 영역
904: 광누설
905: 액정 분자
906: 화소 전극
907: 영역
1400: 휴대 정보 단말
1401: 하우징
1402: 표시부
1403: 조작 버튼
1410: 휴대 전화기
1411: 하우징
1412: 표시부
1413: 조작 버튼
1414: 스피커
1415: 마이크로폰
1420: 음악 재생 장치
1421: 하우징
1422: 표시부
1423: 조작 버튼
1424: 안테나
5100: 펠릿
5120: 기판
5161: 영역
6201: 점
6202: 점
6203: 선
6301: 점
6302: 점
6303: 점
6304: 점
6401: 선
6402: 선
6403: 선
BM: 차광성의 층
BR: 배선
CS: 배선
DATA: 검지 신호
DL: 신호선
DL1: 신호선
DL2: 신호선
DL3: 신호선
DL4: 신호선
DLi: 신호선
DLx: 신호선
FPC1: 플렉시블 기판
FPC2: 플렉시블 기판
GL: 주사선
GL1: 주사선
GL2: 주사선
GL3: 주사선
GLy: 주사선
M1: 트랜지스터
M2: 트랜지스터
M3: 트랜지스터
M4: 트랜지스터
OUT: 단자
PE1: 화소 전극
PE2: 화소 전극
PE3: 화소 전극
PE4: 화소 전극
PEx: 화소 전극
RES: 배선
Rx: 화살표
Ry: 화살표
VPI: 배선
VPO: 배선
VRES: 배선

Claims

프레임 주파수를 1Hz 이하로 하여 정지 화상을 표시하는 화소를 갖고,
상기 화소는 액정층을 갖고,
상기 액정층은,
쌍극자 모멘트가 0 디바이 이상 3 디바이 이하의 분자를 갖는 것을 특징으로 하는 표시 장치.
프레임 주파수를 1Hz 이하로 하여 정지 화상을 표시하는 화소를 갖고,
상기 화소는 트랜지스터와 액정층을 갖고,
상기 액정층은,
쌍극자 모멘트가 0 디바이 이상 3 디바이 이하의 분자를 갖는 것을 특징으로 하는 표시 장치.
프레임 주파수를 1Hz 이하로 하여 정지 화상을 표시하는 화소를 갖고,
상기 화소는 트랜지스터와, 액정층과, 반사 전극을 갖고,
상기 액정층은,
쌍극자 모멘트가 0 디바이 이상 3 디바이 이하의 분자를 갖는 것을 특징으로 하는 표시 장치.
제 2 항 또는 제 3 항에 있어서,
상기 트랜지스터는,
반도체층을 갖고,
상기 반도체층은,
산화물 반도체를 갖는 것을 특징으로 하는 표시 장치.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 액정층은,
비저항이 1.0×10¹⁴(Ω·cm) 이상인 것을 특징으로 하는 표시 장치.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 화소는,
전압 유지율이 98.8% 이상 100% 이하인 것을 특징으로 하는 표시 장치.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 프레임 주파수는,
0.2Hz 이하인 것을 특징으로 하는 표시 장치.
제 3 항에 있어서,
상기 반사 전극은,
요철을 갖는 것을 특징으로 하는 표시 장치.
제 1 항 내지 제 3 항 중 어느 한 항에 기재된 표시 장치와,
터치 센서를 갖는 것을 특징으로 하는 표시 모듈.
제 1 항 내지 제 3 항 중 어느 한 항에 기재된 표시 장치와,
조작 키 또는 배터리를 갖는 것을 특징으로 하는 전자 기기.